KR20190025706A - 반도체 층 시퀀스 - Google Patents

반도체 층 시퀀스 Download PDF

Info

Publication number
KR20190025706A
KR20190025706A KR1020197003349A KR20197003349A KR20190025706A KR 20190025706 A KR20190025706 A KR 20190025706A KR 1020197003349 A KR1020197003349 A KR 1020197003349A KR 20197003349 A KR20197003349 A KR 20197003349A KR 20190025706 A KR20190025706 A KR 20190025706A
Authority
KR
South Korea
Prior art keywords
quantum well
thickness
main
semiconductor layer
barrier layer
Prior art date
Application number
KR1020197003349A
Other languages
English (en)
Other versions
KR102233927B1 (ko
Inventor
베르너 베르크바우어
요아힘 헤르트코른
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20190025706A publication Critical patent/KR20190025706A/ko
Application granted granted Critical
Publication of KR102233927B1 publication Critical patent/KR102233927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3408—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by specially shaped wells, e.g. triangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3425—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising couples wells or superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers

Abstract

하나의 실시 형태에서 반도체 층 시퀀스(2)는 AlInGaN을 기초로 하고, 광전자 반도체 칩(1)을 위해 제공되어 있으며, n-전도성 n-측면(20)으로부터 볼 때, 제시된 순서로 다음의 층들:
- AlGaN으로 이루어진 선행 장벽 층(pre-barrier layer)(21),
- 방사선 발생을 위해 설계되어 있지 않은 제1 밴드 갭(band gap)을 구비한 InGaN으로 이루어진 선행 양자 우물(pre-quantum well)(23),
- 다수의 서로 교대하는 제2 밴드 갭을 구비한 InGaN으로 이루어진 주 양자 우물(main quantum well)(32)과 AlGaN 또는 AlInGaN으로 이루어진 주 장벽 층(main barrier layer)(31)을 포함하는 다중 양자 우물 구조(multi-quantum well structure)(3)를 포함하고, 이때 상기 제2 밴드 갭은 상기 제1 밴드 갭보다 크고, 상기 주 양자 우물들(32)은 365㎚ 이상 내지 490㎚ 미만의 최대 강도의 파장을 갖는 방사선을 발생하기 위해 설계되어 있으며, 그리고
- AlGaN으로 이루어진 전자 차단 층(electron-blocking layer)(29)을 포함하고, 이때 상기 선행 장벽 층(21)의 알루미늄 함량 및 두께로 이루어진 생성물이 상기 주 장벽 층들(31)의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.3배만큼 더 크다.

Description

반도체 층 시퀀스
반도체 층 시퀀스가 제시된다.
해결해야 할 과제는 단파 방사선을 발생하기 위한 고품질의 반도체 층 시퀀스를 제시하는 것이다.
이와 같은 과제는 무엇보다 독립 특허 청구항의 특징들을 갖는 반도체 층 시퀀스에 의해 해결된다. 바람직한 개선예들은 종속 청구항들의 대상이다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 AlInGaN을 기초로 한다. 다시 말해, 상기 반도체 층 시퀀스의 개별 층들은 AlxInyGa1 -x- yN으로 이루어져 있고, 이때 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 0 ≤ x ＋ y ＜ 1이다. 이 경우, 실리콘 또는 마그네슘과 같은 추가 도펀트들이 존재할 수 있다. 그러나 소량의 다른 요소들로 대체될 수 있다 하더라도, 단순 명료성을 위해, 단지 상기 반도체 층 시퀀스의 결정 격자의 주요 성분들만이, 즉 Al, In, Ga 및 N만이 언급되어 있다. 특히 다음에서는, AlInGaN에서 최대 0.1 질량-％의 비율을 차지하는 경우에 불순물들 또는 혼합물들이 고려되지 않는다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 선행 장벽 층(pre-barrier layer)을 포함한다. 상기 선행 장벽 층은 AlGaN으로 이루어져 있다. 이 경우, 상기 선행 장벽 층의 알루미늄 함량은 바람직하게 적어도 2％ 또는 20％ 및/또는 최대 50％ 또는 40％ 또는 30％이다. 특히 상기 알루미늄 함량은 20％ 이상 내지 30％ 미만이다. 상기 선행 장벽 층은 바람직하게 인듐을 포함하지 않는다. 이와 같은 맥락에서 퍼센트 지표들은 AlxInyGa1 -x- yN에서 지수 x, y를 나타낸다. 예를 들어 30％의 알루미늄 함량은 x ＝ 0.30을 의미하고, 인듐 함량을 나타내는 y에 대해서도 그에 상응하게 적용된다.
선택적으로, 상기 선행 장벽 층이 소량의 인듐을 포함하고 그에 따라 AlxInyGa1-x-yN으로 이루어져 있는 것이 가능하다. 이와 같은 경우에 AlGaN-선행 장벽 층에서 알루미늄에 대해 위에 언급된 값들이 동일한 방식으로 적용된다. 인듐 함량은 바람직하게 최대 1％ 또는 0.5％ 또는 0.2％이다.
적어도 하나의 실시 형태에 따르면, 선행 장벽 층은 적어도 1㎚ 또는 2.5㎚ 및/또는 최대 4㎚ 또는 10㎚의 두께를 갖는다. 특히 선행 장벽 층의 두께는 2.5㎚ 이상 내지 3.5㎚ 미만이다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 선행 양자 우물(pre-quantum well)을 포함한다. 상기 선행 양자 우물은 InGaN으로부터 형성되어 있다. 상기 선행 양자 우물은 제1 방출 에너지가 할당될 수 있는 제1 밴드 갭(band gap)을 포함한다. 반도체 층 시퀀스의 용도에 따른 사용에서 상기 선행 양자 우물이 방사선 발생을 위해 전혀 설계되어 있지 않은 것이 가능하다. 다시 말해, 이와 같은 경우에 반도체 층 시퀀스의 용도에 따른 사용에서 상기 선행 양자 우물 내에서 방사선이 전혀 발생하지 않거나 또는 두드러진 방사선 비율이 발생하지 않으며, 상기 선행 양자 우물은 어두운 양자 우물로 지칭될 수 있다. 대안적으로, 상기 선행 양자 우물이 예컨대 주 양자 우물들(main quantum wells)과 다른 파장에서 방사선 발생에 기여하는 것이 가능하다.
적어도 하나의 실시 형태에 따르면, 선행 양자 우물은 적어도 0.2％ 또는 1％ 또는 2％의 인듐 함량을 갖거나, 대안적으로 인듐을 포함하지 않는다. 대안적으로 또는 추가적으로 상기 선행 양자 우물의 인듐 함량은 최대 6％ 또는 15％이다. 특히 상기 인듐 함량은 4％ 이상 내지 5.5％ 미만이다. 특히 바람직하게 상기 선행 양자 우물은 알루미늄을 포함하지 않는다.
적어도 하나의 실시 형태에 따르면, 선행 양자 우물은 적어도 1.5㎚ 또는 2.2㎚ 및/또는 최대 5㎚ 또는 3.4㎚의 두께를 갖는다. 특히 상기 선행 양자 우물의 두께는 2.4㎚ 이상 내지 2.8㎚ 미만이다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 다중 양자 우물 구조(multi-quantum well structure)를 포함한다. 상기 다중 양자 우물 구조는 다수의 서로 교대하는 주 양자 우물과 주 장벽 층을 포함한다. 이 경우, 상기 주 양자 우물들은 바람직하게 InGaN으로부터 형성되어 있고, 상기 주 장벽 층들은 바람직하게 AlGaN 또는 AlInGaN으로부터 형성되어 있다. 상기 주 양자 우물들은 제2 방출 에너지에 상응하는 제2 밴드 갭을 포함하고, 상기 제2 밴드 갭은 선행 양자 우물의 제1 밴드 갭보다 크거나 같다. 상기 주 양자 우물들은 적어도 365㎚ 또는 375㎚ 또는 385㎚ 및/또는 최대 490㎚ 또는 410㎚ 또는 395㎚의 최대 강도의 파장을 갖는 방사선을 발생하기 위해 설계되어 있다.
적어도 하나의 실시 형태에 따르면, 주 양자 우물들의 인듐 함량은 적어도 0.2％ 또는 2％ 또는 4％이거나, 대안적으로 상기 주 양자 우물들은 인듐을 포함하지 않는다. 대안적으로 또는 추가적으로 상기 주 양자 우물들의 인듐 함량은 최대 5％ 또는 15％이다. 특히 상기 주 양자 우물들의 인듐 함량은 5％ 이상 내지 6.5％ 미만이다. 상기 주 양자 우물들은 특히 바람직하게 알루미늄을 포함하지 않는다.
적어도 하나의 실시 형태에 따르면, 주 양자 우물들은 적어도 1.5㎚ 또는 2.2㎚ 및/또는 최대 5㎚ 또는 3.4㎚의 두께를 갖는다. 특히 상기 주 양자 우물들의 두께는 2.4㎚ 이상 내지 2.8㎚ 미만이다.
적어도 하나의 실시 형태에 따르면, 주 장벽 층들은 적어도 2％ 또는 10％ 및/또는 최대 20％ 또는 30％의 알루미늄 함량을 갖는다. 특히 상기 주 장벽 층들의 알루미늄 함량은 12％ 이상 내지 18％ 미만이다. 바람직하게 상기 주 장벽 층들은 인듐을 포함하지 않지만, 최대 1％ 또는 0.5％ 또는 0.2％의 적은 인듐 비율을 가질 수도 있다.
적어도 하나의 실시 형태에 따르면, 주 장벽 층들은 적어도 0.5㎚ 또는 0.9㎚ 및/또는 최대 5㎚ 또는 2.3㎚의 두께를 갖는다. 특히 상기 주 장벽 층들의 두께는 1.5㎚ 이상 내지 2㎚ 미만이다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 전자 차단 층(electron-blocking layer)을 포함한다. 상기 전자 차단 층은 AlGaN으로부터 형성되어 있고, 인듐을 포함하지 않거나, 예를 들어 최대 0.5％ 또는 1％ 또는 2％의 적은 인듐 비율을 가질 수 있다. 상기 전자 차단 층의 두께는 바람직하게 적어도 6㎚ 또는 8㎚ 또는 10㎚ 및/또는 최대 20㎚ 또는 15㎚ 또는 12㎚이다. 계속해서, 상기 전자 차단 층의 알루미늄 함량 또는 평균 알루미늄 함량이 적어도 15％ 또는 20％ 또는 30％ 및/또는 최대 80％ 또는 70％ 또는 60％인 것이 바람직하다.
적어도 하나의 실시 형태에 따르면, 선행 장벽 층의 알루미늄 함량 및 두께로 이루어진 생성물이 주 장벽 층들 또는 가장 가까운 주 장벽 층의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.3배만큼 더 크다. 바람직하게 이와 같은 인수는 적어도 1.5 또는 2 또는 2.5 또는 3이다. 계속해서, 이와 같은 인수가 최대 7 또는 5 또는 4인 것이 가능하다.
적어도 하나의 실시 형태에서 반도체 층 시퀀스는 AlInGaN을 기초로 하고, 광전자 반도체 칩, 특히 발광 다이오드 또는 레이저 다이오드를 위해 제공되어 있다. 상기 반도체 층 시퀀스는 n-전도성 n-측면으로부터 볼 때, 제시된 순서로 다음의 층들:
- AlGaN으로 이루어진 선행 장벽 층,
- 제1 밴드 갭을 구비한 InGaN으로 이루어진 선행 양자 우물,
- 다수의 서로 교대하는 제2 밴드 갭을 구비한 InGaN으로 이루어진 주 양자 우물과 AlGaN 또는 AlInGaN으로 이루어진 주 장벽 층을 포함하는 다중 양자 우물 구조를 포함하고, 이때 상기 제2 밴드 갭은 상기 제1 밴드 갭보다 크거나 상기 제1 밴드 갭과 같고, 상기 주 양자 우물들은 365㎚ 이상 내지 490㎚ 미만의 최대 강도의 파장을 갖는 방사선을 발생하기 위해 설계되어 있으며, 그리고
- AlGaN으로 이루어진 전자 차단 층을 포함하고, 이때 상기 선행 장벽 층의 알루미늄 함량 및 두께로 이루어진 생성물이 상기 주 장벽 층들 또는 가장 가까운 주 장벽 층의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.3배만큼 더 크다.
UVA-스펙트럼 범위의 발광 다이오드에 대해 특수하게, 광학적으로 활성인 층들, 특히 양자 막들 또는 양자 우물들 내 감소한 인듐 함량에서 지나치게 높은 알루미늄 함량은 인장 응력을 받는 층 스택들을 야기한다. 이는, 특히 기판이 없는 박막 발광 다이오드들에서 예를 들어 균열 형성 및 그에 따라 품질 문제들을 야기할 수 있다.
계속해서, 양자 우물들에서 전하 캐리어 운반 및 전하 캐리어 포착이 상기 양자 우물들 사이의 장벽들에서 알루미늄을 첨가함으로써 설정되어야 한다는 사실에 주의해야 한다. 지나치게 높은 알루미늄 농도는 다중 양자 우물 구조 내 균일한 전하 캐리어 분포에 부정적으로 작용한다. 알루미늄 함량이 지나치게 낮으면, 지나치게 낮은 전하 캐리어 포착률로 인해 특히 높은 전류 밀도 및 더 높은 온도에서 비방사성 손실이 증가한다. 이 경우, 전자뿐만 아니라 정공도 다중 양자 우물 구조를 벗어나서, 후속하여 인접하는 층들 내에서 비방사성으로 재결합하는 것이 가능하다.
본원에서 기술되는 반도체 층 시퀀스는 선행 장벽 층과 선행 양자 우물, 그리고 바람직하게는 후행 장벽 층(post-barrier layer)과 후행 양자 우물(post-quantum well)로도 구성된 조합물을 포함한다. 상기 선행 장벽 층, 상기 후행 장벽 층, 상기 선행 양자 우물 및 상기 후행 양자 우물은 다중 양자 우물 구조의 직접적인 주변에 위치한다. 상기 선행 장벽 층 및/또는 상기 후행 장벽 층의 더 높은 알루미늄 함량 및/또는 더 큰 두께에 의해 압전계(piezoelectric field)로 인해 직접 인접하는 양자 우물들의 밴드 갭들에 상응하는 전이 에너지가 에너지적으로 더 낮으며, 이는 상기 양자 우물들 내부에 불균일한 전하 캐리어 분포를 야기할 수 있다.
이와 같은 이유로, 본원에서 기술되는 반도체 층 시퀀스의 경우, 다중 양자 우물 구조에 직접 인접하고, 그리고 선행 장벽 층 및 후행 장벽 층에 직접 인접하는 선행 양자 우물들 및 후행 양자 우물들은 더 적은 인듐 및/또는 더 작은 층 두께를 갖고 성장한다. 대안적으로 이와 같은 선행 양자 우물들 및 후행 양자 우물들은 적합한 큰 압전 효과에서 대등한 인듐 함량에서 더 얇을 수도 있다. 또한, 주 양자 우물들 사이의 주 장벽 층들은 선행 장벽 층 및 후행 장벽 층보다 더 작은 두께 및/또는 더 낮은 알루미늄 함량을 갖는다.
적어도 하나의 실시 형태에 따르면, 선행 양자 우물의 인듐 함량 및/또는 두께는 주 양자 우물들의 인듐 함량 및/또는 두께보다 작다. 예를 들어 상기 주 양자 우물들의 두께 및/또는 인듐 함량을 기준으로, 인듐 함량 및/또는 두께는 서로 적어도 5％ 또는 10％만큼 및/또는 최대 40％ 또는 25％만큼 차이난다.
적어도 하나의 실시 형태에 따르면, n-측면으로부터 멀어지는 방향으로 다중 양자 우물 구조에 후행 양자 우물이 연결된다. 상기 후행 양자 우물은 제3 밴드 갭을 포함하고, 상기 제3 밴드 갭은 주 양자 우물들의 제2 밴드 갭보다 작다. 상기 후행 양자 우물은 선행 양자 우물과 정확히 동일하게 설계될 수 있음으로써, 결과적으로 상기 제3 밴드 갭은 제1 밴드 갭과 동일할 수 있다. 따라서 선행 양자 우물의 두께, 인듐 함량 및 알루미늄 함량과 관련한 위의 지시 사항들은 상기 후행 양자 우물에 대해 동일한 방식으로 적용된다. 대안적으로, 상기 선행 양자 우물과 상기 후행 양자 우물이 서로 다르게 설계되는 것이 가능하다.
특히 상기 후행 양자 우물은 알루미늄을 포함하지 않고, 상기 후행 양자 우물의 인듐 함량은 적어도 0.2％ 또는 1％ 및/또는 최대 6％ 또는 15％이거나, 상기 후행 양자 우물은 인듐을 포함하지 않는다. 특히 상기 인듐 함량은 4％ 이상 내지 5.5％ 미만이다. 예를 들어 상기 후행 양자 우물은 적어도 1.5㎚ 또는 2.2㎚ 및/또는 최대 5㎚ 또는 3.4㎚의 두께를 갖는다. 특히 선행 양자 우물의 두께는 2.4㎚ 이상 내지 2.8㎚ 미만이다.
적어도 하나의 실시 형태에 따르면, n-측면으로부터 멀어지는 방향으로 다중 양자 우물 구조에 후행 장벽 층이 후속한다. 상기 후행 장벽 층은 AlGaN 또는 AlInGaN으로부터 제조되어 있다. 상기 후행 장벽 층은 선행 장벽 층과 정확히 동일하게 설계될 수 있다. 바람직하게 선행 장벽 층의 두께, 조성 및 밴드 갭과 관련하여 위에 언급된 설명들은 상기 후행 장벽 층에 대해 정확히 동일하게 적용된다. 바람직하게 상기 후행 장벽 층은 후행 양자 우물 상으로 후속함으로써, 결과적으로 상기 후행 양자 우물은 상기 다중 양자 우물 구조와 상기 후행 장벽 층 사이에 위치한다.
적어도 하나의 실시 형태에 따르면, n-측면으로부터 멀어지는 방향으로 후행 장벽 층에 전자 차단 층이 후속한다. 이 경우, 상기 전자 차단 층은 전자에 대해 상기 후행 장벽 층보다 바람직하게 적어도 1.5배 또는 2배 또는 3배만큼 및/또는 최대 10배 또는 6배 또는 4배만큼 더 큰 두께를 갖는다. 바람직하게 상기 전자 차단 층의 장벽 높이도 상기 후행 장벽 층의 장벽 높이와 적어도 같거나, 특히 바람직하게 적어도 1.25배 또는 1.5배 또는 2배만큼 더 높다. 다른 말로 하면, 상기 전자 차단 층이 상기 후행 장벽 층보다 전자를 더 강하게 차단한다.
적어도 하나의 실시 형태에 따르면, 전자 차단 층과 후행 장벽 층 사이에 간극 층이 위치한다. 바람직하게 상기 간극 층은 상기 전자 차단 층 및/또는 상기 후행 장벽 층에 직접 인접한다. 상기 간극 층은 GaN 또는 InGaN 또는 AlGaN 또는 AlInGaN으로 이루어져 있다. 바람직하게 상기 간극 층의 두께는 적어도 5㎚ 또는 8㎚ 및/또는 최대 20㎚ 또는 15㎚ 또는 12㎚이다. 상기 간극 층의 알루미늄 함량은 바람직하게 최대 5％ 또는 2％ 또는 0.5％이거나, 상기 간극 층은 알루미늄을 포함하지 않는다. 상기 간극 층의 인듐 함량은 바람직하게 최대 5％ 또는 2％ 또는 1％ 및/또는 적어도 0.5％ 또는 1％이고, 대안적으로 상기 간극 층은 인듐을 포함하지 않는다.
적어도 하나의 실시 형태에 따르면, 전자 차단 층은 다단식(multi-step)으로 설계되어 있다. 대안적으로, 상기 전자 차단 층이 서로 간격을 둔 다수의 부분 층으로 구성되는 것이 가능하다. 상기 전자 차단 층의 알루미늄 함량 또는 평균 알루미늄 함량은 바람직하게 적어도 15％이다. n-측면으로부터 멀어지는 방향으로 상기 전자 차단 층의 부분 층들 내 알루미늄 함량 또는 전체적으로 볼 때 전자 차단 층의 알루미늄 함량이 단조롭게(monotonic) 또는 엄격히 단조롭게 감소하는 것이 가능하다.
적어도 하나의 실시 형태에 따르면, 특히 제조 허용 오차의 범주 내에서 선행 장벽 층 및/또는 주 장벽 층들 및/또는 후행 장벽 층 내부의 알루미늄 함량은 일정하다. 대안적으로 또는 추가적으로, 재차 제조 허용 오차의 범주 내에서 선행 양자 우물, 주 양자 우물들 및 후행 양자 우물 내 인듐 함량이 일정한 것이 가능하다.
적어도 하나의 실시 형태에 따르면, 선행 양자 우물의 하나의 측면 또는 양 측면에 컨디셔닝 층(conditioning layer)이 위치한다. 상기 컨디셔닝 층의 두께는 바람직하게 적어도 0.1㎚ 또는 1㎚ 및/또는 최대 5㎚ 또는 2㎚, 특히 1.6㎚ 이상 내지 2㎚ 미만이다. 상기 컨디셔닝 층은 바람직하게 GaN을 기초로 한다. 대안적으로, 상기 컨디셔닝 층이 예를 들어 최대 2％ 또는 1％, 특히 0.1％ 이상 내지 0.3％ 미만의 소량의 인듐을 포함하는 것이 가능하다. 상기 컨디셔닝 층은 알루미늄을 포함하지 않을 수 있다.
대안적으로, 상기 컨디셔닝 층이 알루미늄을 함유하는 것이 가능하다. 이 경우, 상기 컨디셔닝 층의 알루미늄 함량은 바람직하게 가장 가까운 주 장벽 층의 알루미늄 함량의 최대 100％ 또는 50％ 또는 20％ 또는 5％이다.
적어도 하나의 실시 형태에 따르면, 하나의 컨디셔닝 층 또는 2개의 컨디셔닝 층이 각각 주 양자 우물들에 직접 존재한다. 상기 주 양자 우물들에 있는 컨디셔닝 층들은 선행 양자 우물 및/또는 후행 양자 우물에 있는 컨디셔닝 층들과 정확히 동일하게 설계될 수 있다. 이와 다르게, 선행 양자 우물 및/또는 후행 양자 우물에 있는 컨디셔닝 층들이 주 양자 우물들에 있는 컨디셔닝 층들과 다르게 설계되는 것이 가능하다.
적어도 하나의 실시 형태에 따르면, 컨디셔닝 층들에 의해 주 장벽 층들과 인접하는 선행 양자 우물 또는 인접하는 주 양자 우물 사이에서 각 하나의 밴드 갭 점프(band gap jump)가 2개의 더 작은 점프로 분할된다. 상기 2개의 더 작은 점프는 각각 더 큰 전체 밴드 갭 점프의 50％일 수 있다. 대안적으로 상기 2개의 점프 중 하나의 점프는 더 큰 전체 밴드 갭 점프의 적어도 25％ 또는 35％ 또는 40％ 및/또는 최대 45％ 또는 40％이다.
적어도 하나의 실시 형태에 따르면, 컨디셔닝 층들 또는 컨디셔닝 층들의 일부는 인접하는 선행 양자 우물 또는 주 양자 우물 또는 후행 양자 우물 쪽 방향으로 증가하는 인듐 함량을 갖는 인듐 구배를 갖는다. 대안적으로 또는 추가적으로, 인접하는 선행 양자 우물 또는 주 양자 우물 또는 후행 양자 우물로부터 멀어지는 방향으로 증가하는 알루미늄 함량을 갖는 알루미늄 구배가 존재한다. 이러한 구배들에 의해 양자 우물들 쪽으로 반도체 층 시퀀스 내 향상된 결정 품질이 달성될 수 있고, 그리고/또는 향상된 전기 광학적 특징들이 달성될 수 있다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 정확히 하나의 선행 양자 우물 및/또는 정확히 하나의 후행 양자 우물을 포함한다. 대안적으로 다수의 선행 양자 우물 및/또는 다수의 후행 양자 우물이 존재한다. 선행 양자 우물 및/또는 후행 양자 우물의 개수는 바람직하게 각각 최대 5개 또는 3개이다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스는 다중 양자 우물 구조 내에 적어도 4개 또는 8개 또는 12개 및/또는 최대 50개 또는 30개 또는 20개의 주 양자 우물을 포함한다. 주 양자 우물의 개수는 선행 양자 우물 및 후행 양자 우물의 개수의 총합을 바람직하게 적어도 2배 또는 4배 또는 8배만큼 초과한다.
적어도 하나의 실시 형태에 따르면, 주 장벽 층들과 주 양자 우물들, 그리고 선택적으로 존재하는 컨디셔닝 층들로 이루어진 모든 쌍들이 다중 양자 우물 구조 내에서 동일하게 설계되어 있다. 대안적으로, 상기 주 장벽 층들과 상기 주 양자 우물들, 그리고 선택적으로 상기 컨디셔닝 층들이 상기 다중 양자 우물 구조에 걸쳐서 변경되도록 설계되는 것이 가능하다.
적어도 하나의 실시 형태에 따르면, 특히 최대 20％ 또는 10％ 또는 2％의 허용 오차에서, 혹은 제조 정확도의 범주 내에서 선행 장벽 층과 선택적으로 후행 장벽 층, 그리고 주 장벽 층들은 동일한 알루미늄 함량을 갖는다. 다른 말로 하면, 이때 오로지 상기 주 장벽 층들의 두께만이 상기 선행 장벽 층 및/또는 상기 후행 장벽 층의 두께와 구분된다.
적어도 하나의 실시 형태에 따르면, 주 양자 우물들의 제2 밴드 갭은 각각 선행 양자 우물 및/또는 후행 양자 우물의 제1 밴드 갭의 적어도 70％ 또는 80％ 또는 85％ 및/또는 최대 95％ 또는 90％ 또는 85％이다. 상기 주 양자 우물들은 바람직하게 제조 허용 오차의 범주 내에서 모두 동일한 밴드 갭을 갖는다.
다음에서는 본원에서 기술되는 반도체 층 시퀀스가 도면의 참조하에 실시예들에 의해 더 상세하게 설명된다. 이 경우, 개별 도면들에서 동일한 도면 부호들은 동일한 요소들을 지시한다. 그러나 이때 척도에 따른 관계들이 도시되어 있지 않으며, 오히려 개별 요소들은 더 나은 이해를 위해 과도하게 크게 도시될 수 있다.
도 1은 하나의 밴드 갭의 프로파일에 따른 본원에서 기술되는 반도체 층 시퀀스의 개략도이고,
도 2는 본원에서 기술되는 반도체 층 시퀀스를 구비한 반도체 칩의 하나의 실시예의 개략적인 단면도이며, 그리고
도 3은 본원에서 기술되는 반도체 층 시퀀스들의 주 장벽 층들과 선행 장벽 층의 두께비에 따른 광도의 개략도이다.
도 1에는 성장 방향(G)을 따라서 진행하는 하나의 밴드 갭의 프로파일에 따른 반도체 층 시퀀스(2)의 하나의 실시예가 개략적으로 나타나 있다. 상기 성장 방향(G)은 n-전도성 n-측면(20)으로부터 p-전도성 p-측면(40) 쪽으로 진행한다.
선택적으로 상기 반도체 층 시퀀스(2)는 선행 장벽 층(21) 앞에 서로 교대하는 층들을 구비한 초격자(superlattice)를 포함한다. 상기 성장 방향(G)을 따라서 상기 초격자에 완충 층들(puffer layers), 핵 생성 층들(nucleation layers) 또는 성장 층들과 같은 추가 층들이 선행할 수 있으며, 이때 이와 같은 층들은 도면의 단순화를 위해 도 1에 나타나 있지 않다.
선행 장벽 층(21)은 정공 차단 층으로써 이용된다. 상기 선행 장벽 층(21)의 두께는 예를 들어 2.9㎚이다. 상기 선행 장벽 층(21)은 30％의 알루미늄 함량을 갖는 AlGaN으로 이루어져 있는데, 즉 Al0.3Ga0.7N으로 이루어져 있다.
상기 선행 장벽 층(21)에는 컨디셔닝 층(22)이 후속한다. 상기 컨디셔닝 층(22)으로는 0.2％의 낮은 인듐 함량을 갖는 InGaN으로 이루어진 얇은 층이 고려된다. 상기 컨디셔닝 층(22)의 두께는 1.8㎚이다.
상기 컨디셔닝 층 상으로 방사선 발생을 위해 본래 제공되어 있지 않은 선행 양자 우물(23)이 후속한다. 상기 선행 양자 우물(23)은 5％의 인듐 비율 및 2.6㎚의 두께를 갖고 InGaN으로 이루어져 있다.
상기 선행 양자 우물(23) 상으로 다중 양자 우물 구조(3)가 후속하고, 상기 다중 양자 우물 구조는 방사선 발생을 위해 제공되어 있는데, 예를 들어 390㎚ 이상 내지 395㎚ 미만의 최대 강도의 파장을 갖는 근자외선을 발생하기 위해 제공되어 있다. 상기 다중 양자 우물 구조(3) 내에서 주 장벽 층들(31)과 주 양자 우물들(32)이 서로 교대한다.
이 경우, 바람직하게 이웃한 주 장벽 층들(31)과 해당 주 양자 우물들(32) 사이에 각각 상기 컨디셔닝 층들(22) 중 하나의 컨디셔닝 층이 위치한다. 이때 모든 컨디셔닝 층들(22)은 서로 동일하게 설계될 수 있다. 상기 다중 양자 우물 구조(3)는 예를 들어 20개의 주 양자 우물(32)을 포함한다. 바람직하게 상기 다중 양자 우물 구조(3)는 상기 주 장벽 층들(31) 중 하나의 주 장벽 층으로 시작하고 하나의 주 장벽 층으로 끝난다.
이 경우, 상기 주 양자 우물들(32)의 밴드 갭 또는 방출 에너지는 상기 선행 양자 우물(23)의 밴드 갭 또는 방출 에너지와 정확히 동일하거나, 더 작다.
상기 선택적으로 존재하는 컨디셔닝 층들(22)은 도 1에서 파선으로 나타나 있는 것과 같이, 각각 하나의 인듐 구배 및/또는 알루미늄 구배를 가질 수 있음으로써, 결과적으로 상기 컨디셔닝 층들(22) 내에서 밴드 에너지의 프로파일이 성장 방향(G)에 대해 비스듬히 방향 설정되어 있고, 결과적으로 해당 장벽 층들(21, 31, 27)로부터 뒤 양자 우물들(23, 32, 26) 쪽으로 밴드 갭의 균일한 전이가 구현된다. 특히 상기 컨디셔닝 층들(22)은 해당 양자 우물(23, 32, 26)에 대해 대칭적으로 설계될 수 있다.
상기 다중 양자 우물 구조(3) 내부의 상기 주 양자 우물들(32) 및 상기 주 장벽 층들(31)은 서로 동일하게 설계되어 있다. InGaN으로 이루어진 상기 주 양자 우물들(32)은 예를 들어 2.6㎚의 두께 및 6％의 인듐 함량을 갖는다. 상기 AlGaN-주 장벽 층들(31)의 두께는 1.7㎚이고 알루미늄 함량은 15％이다.
마지막 주 장벽 층(31) 및 해당 컨디셔닝 층(22) 상으로 후행 양자 우물(26)이 직접적으로 후속한다. 상기 후행 양자 우물(26)은 상기 선행 양자 우물(23)과 정확히 동일하게 설계될 수 있고, 예를 들어 2.6㎚의 두께 및 5％의 인듐 함량을 가질 수 있다. 상기 후행 양자 우물(26)의 양측에도 컨디셔닝 층들(22)이 위치한다.
성장 방향(G)을 따라서 상기 컨디셔닝 층들(22) 중 마지막 컨디셔닝 층 또는 해당 양자 우물(23, 32, 26)에 후속하는 모든 컨디셔닝 층들(22)은 선택적으로 해당 양자 우물(23, 32, 26)에 선행하는 컨디셔닝 층들(22)보다 더 두껍고 그리고/또는 더 많은 인듐을 포함할 수 있고, 예를 들어 적어도 1％ 및/또는 최대 15％ 또는 6％의 인듐 함량을 갖거나 인듐을 포함하지 않을 수 있으며, 적어도 1.5㎚ 또는 2.2㎚ 및/또는 최대 3.4㎚ 또는 5㎚의 두께를 가질 수 있다.
특히 바람직하게, 성장 방향(G)을 따라서 상기 후행 양자 우물(26)에 후속하는 마지막 컨디셔닝 층(22) 바로 뒤에 후행 장벽 층(27)이 위치한다. 상기 후행 장벽 층(27)으로는, 후속하는 전자 차단 층(29)과 비교하여 상대적으로 낮은 장벽 높이를 갖는 전자에 대한 장벽 층이 고려된다. 예를 들어 상기 후행 장벽(27)은 선행 장벽 층(21)과 동일하게 설계되어 있거나, 또는 상기 선행 장벽 층(21)과 다를 수도 있다. 도 1에 따르면, 상기 AlGaN-후행 장벽 층(27)은 15％의 알루미늄 함량 및 2.9㎚의 두께를 갖는다.
상기 후행 장벽 층(27)에는 간극 층(28)이 직접적으로 후속하는데, 상기 간극 층은 InGaN으로 이루어져 있고, 바람직하게 알루미늄을 포함하지 않으며, 예를 들어 최대 1％의 낮은 인듐 함량을 갖는다. 상기 간극 층(28)의 두께는 10㎚이다.
상기 간극 층(28)에는 2단 전자 차단 층(29)이 직접적으로 후속한다. 상기 전자 차단 층(29)의 두께는 전체적으로 11㎚이다. 상기 전자 차단 층(29) 내 평균 알루미늄 함량은 25％이고, 이때 상기 알루미늄 함량은 성장 방향(G)을 따라서 계단형으로 감소한다.
상기 전자 차단 층(29)에는 바람직하게 p-도핑 된 GaN-층 및 고도로 도핑 된 GaN으로부터 형성될 수 있는 접촉 층이 연결된다.
도 1에 도시된 층들은 바람직하게 연속한다. 선택적으로 상기 컨디셔닝 층들(22) 및/또는 상기 전자 차단 층(29)을 제외한 모든 도시된 층들은 바람직하게 일정한 재료 조성을 갖는다. 성장 방향(G)을 따라서 상기 다중 양자 우물 구조(3) 앞에 배치된 모든 층들은 바람직하게 n-도핑 되었고, 뒤에 배치된 모든 층들은 바람직하게 p-도핑 되었다. 상기 다중 양자 우물 구조(3)는 도핑 되거나 도핑 되지 않을 수도 있다.
본원에서 기술되는 반도체 층 시퀀스의 경우, 특히 선행 양자 우물(23) 및/또는 후행 양자 우물(26)과 조합된 특히 선행 장벽 층(21) 및 선택적으로 후행 장벽 층(27)으로 인해 주 장벽 층들(31)이 더 얇게 구현될 수 있으며, 그럼으로써 발생한 방사선에 대해 다중 양자 우물 구조(3)의 영역 내에서 더 높은 투과성이 달성될 수 있다. 계속해서 더 높은 전류 밀도에서 두드러진 장점들이 나타나는데, 그 이유는 전하 캐리어가 주 양자 우물들(32)에 걸쳐서 더 우수하게 분포할 수 있기 때문이다. 그럼에도, 선행 장벽 층(21) 및 후행 장벽 층(27)에 의해 전하 캐리어는 다중 양자 우물 구조(3) 내에서 유지되고 누설 전류가 방지된다. 전하 캐리어가 더 높은 주변 온도에서도 선행 장벽 층(21) 및/또는 후행 장벽 층(27)을 통해 다중 양자 우물 구조로부터 두드러지게 누출될 수 없기 때문에, 향상된 온도 안정성이 설정된다. 그럼으로써, 주 장벽 층들(31), 그리고 선행 장벽 층(21) 및 후행 장벽 층(27)의 알루미늄 함량 및 두께에 의해 주 양자 우물들(32)의 각각의 목표한 방출 파장에 대해 적합하게 조정될 수 있는 고효율의 구조가 주어진다.
도 2에는 이러한 반도체 층 시퀀스(2)를 포함하는 광전자 반도체 칩(1)의 하나의 실시예가 나타나 있다. 상기 반도체 층 시퀀스(2)는 기판(6)에 위치하는데, 상기 기판으로는 성장 기판이 고려될 수 있다. 예를 들어 상기 기판(6)은 구조화된 성장 표면을 구비한 사파이어 기판이다. 상기 반도체 층 시퀀스(2)는 전기 접촉부들(5)을 통해 전기적으로 접촉될 수 있다. 바람직하게 상기 반도체 층 시퀀스(2)는 상기 전체 기판(6)에 걸쳐서 동일하게 유지되는 조성으로 연장된다.
도 3에는 하나의 비율(Q)에 따른 임의 단위의 광도(L)가 나타나 있다. 상기 비율(Q)은 퍼센트로 지시되어 있고, 주 장벽 층들(31)의 두께를 선행 장벽 층(21)의 두께로 나눈 값에 상응한다. 도 3에 따르면, 상기 선행 장벽 층(21)의 두께는 3㎚에 고정되어 있고, 상기 주 장벽 층들(31)의 두께는 변경된다.
이 경우, 각각 1㎟의 칩 면적에서 도 3a에는 1A의 전류에서 하나의 곡선이 도시되어 있고, 도 3b에는 파선으로 0.35A의 전류에서 하나의 곡선 및 실선으로 1.5A의 전류에 대해 하나의 곡선이 도시되어 있다.
도 3a 및 도 3b로부터, 50％ 내지 60％의 비율(Q)의 값에 대해 최적의 결과가 달성된다는 사실을 알 수 있다. 다시 말해, 선행 장벽 층(21) 및 바람직하게 후행 장벽 층(27)도 주 장벽 층들(31)보다 대략 2배 더 두껍다. 특히 상기 주 장벽 층들(31)의 두께는 상기 선행 장벽 층(21)의 두께의 40％ 이상 내지 65％ 미만 또는 45％ 이상 내지 60％ 미만이다.
또한, 도 3a 및 도 3b로부터, 더 높은 전류에 대한 비율(Q)이 더 두꺼운 주 장벽 층들(31) 쪽으로 더 두드러진 강하를 나타낸다는 사실을 알 수 있다. 다시 말해, 본원에서 기술되는 선행 장벽 층들(21) 및 주 장벽 층들(31)에 의해 특히 더 높은 전류 밀도에서 향상된 효율이 달성될 수 있다.
본원에서 기술되는 발명은 실시예들을 참조하는 설명에 의해 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하고, 이는 비록 이와 같은 특징 또는 이와 같은 조합 자체가 특허 청구항들 또는 실시예들에 명시적으로 제시되어 있지 않더라도, 특히 특징들의 각각의 조합을 특허 청구항들에 포함한다는 사실을 의미한다.
본 특허 출원서는 독일 특허 출원서 10 2016 117 477.7의 우선권을 청구하며, 그에 따라 상기 출원서의 공개 내용은 인용의 방식으로 본 특허 출원서에 수용된다.
1 광전자 반도체 칩
2 반도체 층 시퀀스
20 n-측면
21 선행 장벽 층
22 컨디셔닝 층
23 선행 양자 우물
26 후행 양자 우물
27 후행 장벽 층
28 간극 층
29 전자 차단 층
3 다중 양자 우물 구조
31 주 장벽 층
32 주 양자 우물
40 p-측면
5 전기 접촉부
6 기판
G 반도체 층 시퀀스의 성장 방향
L 임의 단위(a.u.)의 광도
Q 주 장벽 층들의 두께와 선행- 또는 후행 장벽 층의 두께의 비율

Claims (14)

  1. AlInGaN을 기초로 하는 광전자 반도체 칩(1)용 반도체 층 시퀀스(2)에 있어서,
    n-측면(20)으로부터 제시된 순서로 다음의 층들:
    - AlGaN으로 이루어진 선행 장벽 층(pre-barrier layer)(21),
    - 제1 밴드 갭(band gap)을 구비한 InGaN으로 이루어진 선행 양자 우물(pre-quantum well)(23),
    - 다수의 서로 교대하는 제2 밴드 갭을 구비한 InGaN으로 이루어진 주 양자 우물(main quantum well)(32)과 AlGaN 또는 AlInGaN으로 이루어진 주 장벽 층(main barrier layer)(31)을 포함하는 다중 양자 우물 구조(multi-quantum well structure)(3)를 포함하고, 상기 제2 밴드 갭은 상기 제1 밴드 갭보다 작고, 상기 주 양자 우물들(32)은 365㎚ 이상 내지 490㎚ 미만의 최대 강도의 파장을 갖는 방사선을 발생하기 위해 설계되어 있으며, 그리고
    - AlGaN으로 이루어진 전자 차단 층(electron-blocking layer)(29)을 포함하고, 상기 선행 장벽 층(21)의 알루미늄 함량 및 두께로 이루어진 생성물이 상기 주 장벽 층들(31)의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.3배만큼 더 큰,
    반도체 층 시퀀스.
  2. 제1항에 있어서,
    상기 최대 강도의 파장은 365㎚ 이상 내지 395㎚ 미만이고, 상기 선행 장벽 층(21)의 알루미늄 함량 및 두께로 이루어진 생성물이 상기 주 장벽 층들(31)의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.25배만큼 및 최대 5배만큼 더 크며, 상기 선행 양자 우물(23)은 방사선 발생을 위해 전혀 설계되어 있지 않거나 본래 설계되어 있지 않으며, 그리고 상기 선행 양자 우물(23)의 인듐 함량 및/또는 두께는 상기 주 양자 우물들(32)의 인듐 함량 및/또는 두께보다 작은,
    반도체 층 시퀀스.
  3. 제1항 또는 제2항에 있어서,
    n-측면(20)으로부터 멀어지는 방향으로 상기 다중 양자 우물 구조(3)에 제3 밴드 갭을 구비한 후행 양자 우물(post-quantum well)(26)이 연결되고, 상기 제3 밴드 갭은 상기 주 양자 우물들(32)의 제2 밴드 갭보다 큰,
    반도체 층 시퀀스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전자 차단 층(29)의 알루미늄 함량은 적어도 20％이고, 상기 전자 차단 층(29)의 두께는 적어도 8㎚ 및 최대 15㎚인,
    반도체 층 시퀀스.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전자 차단 층(29)은 다단식(multi-step)이고, n-측면(20)으로부터 멀어지는 방향으로 상기 전자 차단 층(29)의 알루미늄 함량이 단조롭게(monotonic) 또는 엄격히 단조롭게 감소하는,
    반도체 층 시퀀스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    n-측면(20)으로부터 멀어지는 방향으로 상기 다중 양자 우물 구조(3)에 AlGaN 또는 AlInGaN으로 이루어진 후행 장벽 층(post-barrier layer)(27)이 후속하고, 상기 후행 장벽 층(27)의 알루미늄 함량 및 두께로 이루어진 생성물이 상기 주 장벽 층들(31)의 알루미늄 함량 및 두께로 이루어진 생성물보다 적어도 1.3배만큼 더 큰,
    반도체 층 시퀀스.
  7. 제6항에 있어서,
    n-측면(20)으로부터 멀어지는 방향으로 상기 후행 장벽 층(27)에 상기 전자 차단 층(29)이 후속하고, 상기 전자 차단 층(29)과 상기 후행 장벽 층(27) 사이에 직접적으로 5㎚ 이상 내지 15㎚ 미만의 두께 및 최대 5％의 알루미늄 함량을 갖는 GaN 또는 AlGaN 또는 AlInGaN으로 이루어진 간극 층(28)이 위치하며, 상기 전자 차단 층(29)은 전자에 대해 상기 후행 장벽 층(27)보다 적어도 1.5배만큼 더 두꺼운 그리고/또는 더 높은 장벽을 나타내는,
    반도체 층 시퀀스.
  8. 제6항 또는 제7항에 있어서,
    상기 선행 장벽 층(21), 상기 주 장벽 층들(31) 및 상기 후행 장벽 층(27) 내부의 알루미늄 함량, 그리고 상기 선행 양자 우물(23), 상기 주 양자 우물들(32) 및 상기 후행 양자 우물(26) 내 인듐 함량은 각각 일정한,
    반도체 층 시퀀스.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 선행 양자 우물(23)의 양측에 직접, 그리고 상기 주 양자 우물들(32)의 양측에 직접 각각 하나의 컨디셔닝 층(conditioning layer)(22)이 위치하고, 컨디셔닝 층들(22)은 각각 1㎚ 이상 내지 2㎚ 미만의 두께를 가지며, 그리고 상기 컨디셔닝 층들(22)에 의해 상기 주 장벽 층들(31)과 상기 인접하는 선행 양자 우물(23) 또는 주 양자 우물(32) 사이에서 각 하나의 밴드 갭 점프(band gap jump)가 2개의 더 작은 점프로 분할되는,
    반도체 층 시퀀스.
  10. 제9항에 있어서,
    상기 컨디셔닝 층들(22)은 상기 인접하는 선행 양자 우물(23) 또는 주 양자 우물(32) 쪽 방향으로 증가하는 인듐 함량을 갖는 인듐 구배를 갖고, 그리고/또는 상기 인접하는 선행 양자 우물(23) 또는 주 양자 우물(32)로부터 멀어지는 방향으로 증가하는 알루미늄 함량을 갖는 알루미늄 구배를 갖는,
    반도체 층 시퀀스.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 주 장벽 층들(31)은 0.9㎚ 이상 내지 2.3㎚ 미만의 두께 및 10％ 이상 내지 20％ 미만의 알루미늄 함량을 갖고, 상기 정확히 하나의 선행 장벽 층(21)은 2.5㎚ 이상 내지 4㎚ 미만의 두께 및 20％ 이상 내지 40％ 미만의 알루미늄 함량을 갖는,
    반도체 층 시퀀스.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 정확히 하나의 선행 양자 우물(23)은 2.2㎚ 이상 내지 3.4㎚ 미만의 두께 및 0.5％ 이상 내지 6％ 미만의 인듐 함량을 갖고, 상기 적어도 4개 및 최대 30개의 주 양자 우물(32)은 각각 2.2㎚ 이상 내지 3.4㎚ 미만의 두께 및 1％ 이상 내지 7％ 미만의 인듐 함량을 갖는,
    반도체 층 시퀀스.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 주 양자 우물들(32)의 제2 밴드 갭은 상기 선행 양자 우물(23)의 제1 밴드 갭의 80％ 이상 내지 95％ 미만인,
    반도체 층 시퀀스.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    주 장벽 층들(31)과 주 양자 우물들(32)로 이루어진 모든 쌍들은 상기 다중 양자 우물 구조(3) 내에서 동일하게 설계되어 있는,
    반도체 층 시퀀스.
KR1020197003349A 2016-09-16 2017-09-04 반도체 층 시퀀스 KR102233927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016117477.7 2016-09-16
DE102016117477.7A DE102016117477A1 (de) 2016-09-16 2016-09-16 Halbleiterschichtenfolge
PCT/EP2017/072083 WO2018050466A1 (de) 2016-09-16 2017-09-04 Halbleiterschichtenfolge

Publications (2)

Publication Number Publication Date
KR20190025706A true KR20190025706A (ko) 2019-03-11
KR102233927B1 KR102233927B1 (ko) 2021-03-29

Family

ID=59859053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003349A KR102233927B1 (ko) 2016-09-16 2017-09-04 반도체 층 시퀀스

Country Status (6)

Country Link
US (1) US10720549B2 (ko)
JP (1) JP6735409B2 (ko)
KR (1) KR102233927B1 (ko)
CN (1) CN109690793B (ko)
DE (1) DE102016117477A1 (ko)
WO (1) WO2018050466A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962132A (zh) * 2017-12-22 2019-07-02 展晶科技(深圳)有限公司 发光二极管外延片及其制造方法
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
CN111477729B (zh) * 2020-05-30 2023-03-14 海南师范大学 带有五阶梯型量子阱和v型电子阻挡层结构的发光二极管
CN111477730B (zh) * 2020-05-30 2023-04-07 海南师范大学 带有五阶梯型量子阱和倒v型电子阻挡层的发光二极管
CN111477731B (zh) * 2020-05-30 2023-04-07 海南师范大学 带有五阶梯型量子阱和三角形电子阻挡层的发光二极管
JP2023031164A (ja) * 2021-08-24 2023-03-08 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子
CN116344692B (zh) * 2023-05-26 2023-08-01 中诚华隆计算机技术有限公司 一种led外延结构、led芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114683A (ko) * 2003-08-26 2006-11-07 소니 가부시끼 가이샤 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자
US20150041760A1 (en) * 2012-03-29 2015-02-12 Seoul Viosys Co., Ltd. Near uv light emitting device
KR101645057B1 (ko) * 2009-03-30 2016-08-02 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체칩

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467364A (en) * 1992-02-05 1995-11-14 Mitsui Petrochemical Industries, Ltd. Semiconductor laser element and laser device using the same element
US5583878A (en) * 1993-06-23 1996-12-10 The Furukawa Electric Co., Ltd. Semiconductor optical device
JPH08316588A (ja) 1995-05-23 1996-11-29 Furukawa Electric Co Ltd:The 歪量子井戸構造を有する半導体光素子
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
US6240114B1 (en) * 1998-08-07 2001-05-29 Agere Systems Optoelectronics Guardian Corp. Multi-quantum well lasers with selectively doped barriers
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
KR100691283B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 질화물 반도체 소자
US7804869B2 (en) * 2006-05-22 2010-09-28 Agere Systems Inc. Gallium nitride based semiconductor device with electron blocking layer
CN101604716A (zh) * 2008-06-10 2009-12-16 北京大学 一种深紫外发光二极管及其制备方法
US8143614B2 (en) * 2009-04-22 2012-03-27 Dr. Samal's Lab LLC GaN based light emitters with band-edge aligned carrier blocking layers
US20120235116A1 (en) * 2009-07-31 2012-09-20 Jie Su Light emitting diode with enhanced quantum efficiency and method of fabrication
US20110104843A1 (en) * 2009-07-31 2011-05-05 Applied Materials, Inc. Method of reducing degradation of multi quantum well (mqw) light emitting diodes
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法
US8779412B2 (en) 2011-07-20 2014-07-15 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US8648384B2 (en) * 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
KR101997020B1 (ko) 2012-03-29 2019-07-08 서울바이오시스 주식회사 근자외선 발광 소자
US9024292B2 (en) * 2012-06-02 2015-05-05 Xiaohang Li Monolithic semiconductor light emitting devices and methods of making the same
US8975616B2 (en) * 2012-07-03 2015-03-10 Liang Wang Quantum efficiency of multiple quantum wells
KR101953716B1 (ko) * 2012-08-23 2019-03-05 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
US9219189B2 (en) 2012-09-14 2015-12-22 Palo Alto Research Center Incorporated Graded electron blocking layer
CN103137805B (zh) * 2013-03-12 2015-11-25 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
KR20140117117A (ko) * 2013-03-26 2014-10-07 인텔렉추얼디스커버리 주식회사 질화물 반도체 발광소자
US10923623B2 (en) * 2013-05-23 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
KR102053388B1 (ko) * 2013-06-11 2019-12-06 엘지이노텍 주식회사 발광소자
KR20140146887A (ko) * 2013-06-18 2014-12-29 엘지이노텍 주식회사 발광소자
US20170125632A1 (en) * 2014-07-04 2017-05-04 Sharp Kabushiki Kaisha Nitride-semiconductor light-emitting element
KR102224116B1 (ko) 2014-07-28 2021-03-09 엘지이노텍 주식회사 발광소자 및 조명시스템
US20160359086A1 (en) * 2015-06-05 2016-12-08 Ostendo Technologies, Inc. Light Emitting Structures with Multiple Uniformly Populated Active Layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114683A (ko) * 2003-08-26 2006-11-07 소니 가부시끼 가이샤 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법
KR101645057B1 (ko) * 2009-03-30 2016-08-02 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체칩
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자
US20150041760A1 (en) * 2012-03-29 2015-02-12 Seoul Viosys Co., Ltd. Near uv light emitting device

Also Published As

Publication number Publication date
KR102233927B1 (ko) 2021-03-29
DE102016117477A1 (de) 2018-03-22
WO2018050466A1 (de) 2018-03-22
US20190267511A1 (en) 2019-08-29
US10720549B2 (en) 2020-07-21
CN109690793B (zh) 2021-09-03
CN109690793A (zh) 2019-04-26
JP6735409B2 (ja) 2020-08-05
JP2019525474A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
KR102233927B1 (ko) 반도체 층 시퀀스
US8173991B2 (en) Optoelectronic semiconductor chip having a multiple quantum well structure
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8908733B2 (en) Optoelectronic semiconductor chip
TW201724560A (zh) 氮化物半導體發光元件
JP2009545865A (ja) Ｌｅｄ半導体基体
US11322654B2 (en) Nitride semiconductor light-emitting element
US10121936B2 (en) Optoelectronic semiconductor chip comprising a multi-quantum well comprising at least one high barrier layer
US10522699B2 (en) Optoelectronic semiconductor chip
US20200350465A1 (en) Semiconductor Heterostructure with P-type Superlattice
US10027090B2 (en) Laser diode chip
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
US8581236B2 (en) Electrically pumped optoelectronic semiconductor chip
US20220384680A1 (en) Method for Producing Optoelectronic Semiconductor Chips, and Optoelectronic Semiconductor Chip
JP6829235B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2019517133A (ja) 発光領域の少なくとも１つの障壁層に配置された少なくとも１つの広いバンドギャップの中間層を含む発光ダイオード
US20150200328A1 (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
JP5787851B2 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
TWI440216B (zh) 具有量子阱結構之光電半導體本體
JP6670401B2 (ja) 半導体積層体
JP2023178173A (ja) Ｉｉｉ族窒化物半導体の製造方法
TW202343828A (zh) 氮化物半導體紫外光發光元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant