KR20190025156A - 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법 - Google Patents

플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20190025156A
KR20190025156A KR1020170110390A KR20170110390A KR20190025156A KR 20190025156 A KR20190025156 A KR 20190025156A KR 1020170110390 A KR1020170110390 A KR 1020170110390A KR 20170110390 A KR20170110390 A KR 20170110390A KR 20190025156 A KR20190025156 A KR 20190025156A
Authority
KR
South Korea
Prior art keywords
conductive
conductive type
trench gate
shield
thickness
Prior art date
Application number
KR1020170110390A
Other languages
English (en)
Other versions
KR101960077B1 (ko
Inventor
강태영
경신수
홍영성
남태진
이명환
Original Assignee
파워큐브세미 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워큐브세미 (주) filed Critical 파워큐브세미 (주)
Priority to KR1020170110390A priority Critical patent/KR101960077B1/ko
Publication of KR20190025156A publication Critical patent/KR20190025156A/ko
Application granted granted Critical
Publication of KR101960077B1 publication Critical patent/KR101960077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체에 관한 것이다. 본 발명의 일측면에 따른 실시예는 트렌치 게이트 트랜지스터를 제공한다. 트렌치 게이트 트랜지스터는, 제1 도전형 기판, 상기 제1 도전형 기판상에서 성장된 제1 도전형 에피층, 상기 제1 도전형 에피층의 상부에 형성된 제2 도전형 웰, 상기 제2 도전형 웰의 상부에 형성된 제1 도전형 채널 영역, 상기 제2 도전형 웰의 상부에 형성되며, 상기 제1 도전형 채널 영역의 외곽에 형성된 제2 도전형 소스 영역, 상기 제2 도전형 웰을 관통하여 상기 제1 도전형 에피층까지 연장되며, 게이트 절연막에 의해 절연된 트렌치 게이트 및 상기 트렌치 게이트의 저면으로부터 이격되어 상기 제1 도전형 에피층 내에 형성된 제2 도전형 쉴드를 포함할 수 있다.

Description

플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법{SiC trench gate MOSFET with a floating shield and method of fabricating the same}
본 발명은 전력 반도체에 관한 것이다.
실리콘카바이드(SiC) 트렌치 게이트 MOSFET의 항복전압 특성을 향상 또는 개선하기 위해서는, 공핍층의 면적을 최대한 확보하면서 동시에 전계(Electrical Field)가 집중되지 않도록 분산시키야 한다. 그러나 트렌치 게이트의 코너에 필연적으로 전계가 집중되는 현상은, 다양한 구조가 제안되었음에도 불구하고 크게 개선되고 있지 않다. 트렌치 게이트 코너에 집중되는 전계는 트렌치 게이트 코너 부군의 절연막을 파괴하여 소자의 항복전압 성능을 저하시키는 주요 원인 중 하나이다.
이를 보완하기 위한 다양한 기술 중 하나로서, 트렌치 게이트 하부에 PN 접합을 형성하는 P-shielding 기술이 제안되었다. P-shielding 기술은 트렌치 게이트 코너에 집중되는 전계를 상당 부분 완화해 준다. 그러나 SiC 소자의 경우 트렌치 게이트 하부에 P-shielding을 위한 접합 형성이 매우 어렵다. 또한 P-shield가 트렌치 게이트와 접하게 형성되므로, P-shield를 충분히 두껍게 형성하지 못한다. 이로 인해, P-shield가 있음에도 불구하고, 트렌치 게이트 절연막에 지속적인 손상이 가해지게 되어 소자의 성능이 저하될 수 있다. 한편, P-shielding는 이온 주입(Implant) 공정에 의해 형성되는데, 이를 위해서는 Gate 폭에 제한이 있을 수 밖에 없다. 또한 P-shielding 농도를 진하게 형성하는 데에는 한계점이 존재하게 된다.
본 발명은 트렌치 게이트 트랜지스터의 항복 전압 특성을 개선하고자 한다.
본 발명의 일측면에 따른 실시예는 트렌치 게이트 트랜지스터를 제공한다. 트렌치 게이트 트랜지스터는, 제1 도전형 기판, 상기 제1 도전형 기판상에서 성장된 제1 도전형 에피층, 상기 제1 도전형 에피층의 상부에 형성된 제2 도전형 웰, 상기 제2 도전형 웰의 상부에 형성된 제1 도전형 채널 영역, 상기 제2 도전형 웰의 상부에 형성되며, 상기 제1 도전형 채널 영역의 외곽에 형성된 제2 도전형 소스 영역, 상기 제2 도전형 웰을 관통하여 상기 제1 도전형 에피층까지 연장되며, 게이트 절연막에 의해 절연된 트렌치 게이트 및 상기 트렌치 게이트의 저면으로부터 이격되어 상기 제1 도전형 에피층 내에 형성된 제2 도전형 쉴드를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전형 쉴드는 플로팅될 수 있다.
일 실시예에 있어서, 상기 제2 도전형 쉴드의 폭은 상기 트렌치 게이트의 저면의 폭보다 작으며, 상기 제2 도전형 쉴드의 두께는 상기 제1 도전형 에피층의 두께의 1/10 내지 1/15일 수 있다.
본 발명의 일측면에 따른 실시예는 트렌치 게이트 트랜지스터 제조 방법을 제공한다. 트렌치 게이트 트랜지스터 제조 방법은, 제1 도전형 기판의 상부에 제1 두께로 제1 도전형 에피층을 성장시키는 단계, 상기 제1 두께로 성장된 상기 제1 도전형 에피층의 상면으로부터 내부로 연장된 제2 도전형 쉴드를 형성하는 단계, 상기 제1 도전형 에피층을 제2 두께로 재성장시키는 단계, 상기 제2 두께로 성장된 상기 제1 도전형 에피층의 상부에 제2 도전형 웰을 형성하는 단계, 상기 제2 도전형 웰을 관통하여 상기 제1 도전형 에피층까지 연장된 트렌치 게이트를 형성하는 단계 및 상기 트렌치 게이트에 접한 제1 도전형 채널 영역 및 상기 제1 도전형 채널 영역에 접한 제2 도전형 소스 영역을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 두께로 성장된 상기 제1 도전형 에피층의 상면으로부터 내부로 연장된 제2 도전형 쉴드를 형성하는 단계는, 폭은 상기 트렌치 게이트의 저면의 폭보다 작으며, 두께는 상기 제1 도전형 에피층의 두께의 1/10 내지 1/15가 되도록 상기 제2 도전형 쉴드를 형성하는 단계일 수 있다.
일 실시예에 있어서, 상기 제2 도전형 쉴드는 이온 주입에 의해 형성되며, 상기 제2 도전형 웰과 동시에 확산되어 상기 제1 도전형 에피층과 PN 접합될 수 있다.
본 발명의 실시예에 따르면, 기존 공정에 비해 P-shielding를 상대적으로 용이하게 형성할 수 있으며, 트렌치 게이트 트랜지스터의 항복 전압 특성이 개선될 수 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 트렌치 게이트 하부에 제2 도전형 쉴드가 형성된 SiC 소자의 단면을 도시한 단면도이다.
도 2는 도 1에 도시된 SiC 소자에서 쉴드에 의한 전계 분산 효과를 나타내는 그래프이다.
도 3은 도 1에 도시된 SiC 소자에서 쉴드에 의한 전기적 특성을 나타내는 그래프이다.
도 4a 내지 4i는 도 1의 트렌치 게이트 하부에 제2 도전형 쉴드가 형성된 SiC 소자를 제조하는 과정을 나타낸 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 이해를 돕기 위해, 일반적인 구조의 전력 반도체 소자를 예를 들어 설명하지만, 본 발명은 전력 반도체 장치에 한정되지 않는다.
도 1은 트렌치 게이트 하부에 제2 도전형 쉴드가 형성된 SiC 소자의 단면을 도시한 단면도이다.
도 1을 참조하면, SiC 소자는 제1 도전형 SiC 기판(100), 제1 도전형 Epi 층(110), 제2 도전형 쉴드(120), 트렌치 게이트(130), 제2 도전형 웰 영역(140), 제2 도전형 소스 영역(150), 제1 도전형 채널 영역(160), 소스 메탈(170), 및 드레인(180)을 포함한다. 여기서, 제1 도전형은 N형 불순물로 도핑되며, 제2 도전형은 P형 불순물로 도핑될 수 있으나, 그 반대로 도핑될 수도 있음은 물론이다.
제1 도전형 Epi 층(110)은 전하가 이동하는 드리프트 영역으로, 제1 도전형 불순물로 도핑된 SiC를 제1 도전형 기판(100)의 상면으로부터 에피텍셜 성장하여 형성된다.
제2 도전형 쉴드(120)는 제1 도전형 Epi 층(110)에 위치하며, 트렌치 게이트(130)의 하부로부터 거리 g만큼 이격되어 형성된다. 예를 들어, 제2 도전형 쉴드(120)는 P+ 도전형일 수 있다. 제2 도전형 쉴드(120)의 폭은 트렌치 게이트(130)의 저면의 폭과 실질적으로 같거나 작을 수 있다. 한편, 제2 도전형 쉴드(120)의 두께는 제1 도전형 Epi 층(110)의 1/10 내지 1/15일 수 있다.
제2 도전형 쉴드(120)는 플로팅되어 있어서, 소자의 온/오프와 상관 없이 일정한 결핍 영역(125)을 형성한다. 결핍 영역(125)은 제2 도전형 쉴드(120)의 내부까지 확장될 수 있다. 제2 도전형 쉴드(120)를 도핑하는 제2 도전형 불순물의 도즈를 조절하면, 제2 도전형 쉴드(120)의 내부 영역의 일부는 결핍되지 않을 수 있다. 제2 도전형 쉴드(120)의 내부 영역의 일부는 결핍되지 않은 상태에서 소자에 인가된 전계 강도를 살펴보면, 가장 강한 전계가 제2 도전형 쉴드(120)의 하부 모서리에 집중되며, 트렌치 게이트(130)에는 상대적으로 약한 전계가 집중됨을 알 수 있다.
트렌치 게이트(130)는 게이트 절연막(135)에 의해 소자의 다른 영역들로부터 절연된다. 트렌치 게이트(130)는 소자의 상면으로부터 제2 도전형 베이스(140)를 관통하여 제1 도전형 Epi 층(110)까지 연장되게 형성되며, 내부는 금속 또는 폴리 실리콘 등으로 충진된다.
제2 도전형 웰 영역(140)은 상면으로부터 제1 도전형 Epi 층(110)의 내부를 향해 연장된다. 제2 도전형 웰 영역(140)은 제1 도전형 Epi 층(110)의 상면에 제2 도전형 불순물을 이온 주입하여 형성될 수 있다. 제2 도전형 웰 영역(140)에는, 오믹 컨택을 위한 제2 도전형 소스 영역(150) 및 제1 도전형 채널로 동작하는 제1 도전형 채널 영역(160)이 형성된다. 제2 도전형 웰 영역(140)은 P로 도핑되고, 제2 도전형 소스 영역(150)은 P+로 도핑되며, 제1 도전형 채널 영역(160)은 N+로 도핑된다.
소스 컨택(170)은 제2 도전형 웰 영역(140)의 상부에 금속 또는 금속 합금으로 형성되며, 드레인(180)은 기판(100)의 하면에 금속 또는 금속 합금으로 형성된다.
상술한 SiC 소자의 온 상태에서, 트렌치 게이트(130)의 측면에 채널이 형성되어 제1 도전형 채널 영역(160)-측면 채널- 제1 도전형 Epi 층(110)-드레인(180)으로 전류가 흐르게 된다. 상술한 SiC 소자의 오프 상태에서, 제1 도전형 Epi층(110)-제2 도전형 웰 영역(140)-제1 도전형 채널 영역(160)간 PN 접합에 의한 결핍 영역이 생성되어 채널이 차단된다. 이 때, 제2 도전형 쉴드(120)와 트렌치 게이트(130)의 저면 사이의 영역으로 인해 게이트 절연막(135)에 걸리는 전계가 감소하게 된다.
도 2는 도 1에 도시된 SiC 소자에서 쉴드에 의한 전계 분산 효과를 나타내는 그래프로서, 제2 도전형(P) 쉴드를 포함하지 않는 트렌치 게이트 소자, P 형 쉴드를 포함하되 트렌치 게이트에 접하도록 형성된 트렌치 게이트 소자, 및 도 1에 도시된 SiC 소자의 깊이에 따른 전계 강도 EF_Trench MOS, EF_Normal P-Shielding, EF_P-Shielding가 도시되어 있다. 여기서, 도 1에 도시된 SiC 소자는 트렌치 게이트(130)와 P 쉴드간 간격이 0.5um이다. 도시된 그래프에서 알 수 있듯이, 세 소자 모두 동일한 패턴의 전계가 형성됨을 알 수 있다. 그러나 트렌치 게이트(130)의 저면 부근과 P 쉴드의 저면에서의 전계는 확대된 부분에 알 수 있듯이, 쉴드가 형성되지 않은 소자에서 가장 강한 전계가 트렌치 게이트의 저면에 작용하며, 쉴드가 있는 경우에는 상대적으로 약한 전계가 인가됨을 알 수 있다. 트랜치 게이트(130)의 저면과 P 쉴드간 거리가 증가할수록 트렌치 게이트의 저면에 작용하는 전계가 상대적으로 감소함을 알 수 있다.
도 3은 도 1에 도시된 SiC 소자에서 쉴드에 의한 전기적 특성을 나타내는 그래프이다.
도 3을 참조하면, 제2 도전형(P) 쉴드를 포함하지 않는 트렌치 게이트 소자, P 형 쉴드를 포함하되 트렌치 게이트에 접하도록 형성된 트렌치 게이트 소자, 및 도 1에 도시된 SiC 소자의 항복 전압 BV 역시 동일한 패턴을 보임을 알 수 있다. 그러나 쉴드가 형성되지 않은 경우보다 P 쉴드가 형성된 소자의 항복 전압 BV가 상승하며, 트랜치 게이트(130)의 저면과 P 쉴드간 거리가 증가하면 항복 전압도 증가함을 알 수 있다.
도 4a 내지 4i는 도 1의 트렌치 게이트 하부에 제2 도전형 쉴드가 형성된 SiC 소자를 제조하는 과정을 나타낸 단면도이다.
도 4a를 참조하면, 제1 도전형(N+) 기판(100)상에 제1 도전형(N-) Epi 층(110)을 제2 도전형(P+) 쉴드(120)가 형성되는 높이까지 에피택셜 성장시킨다. 제1 도전형 Epi 층(110)의 성장이 1차 완료되면, 마스크를 이용하여 마스크 패턴(200)을 제1 도전형 Epi 층(110)의 상면에 형성한다. 마스크 패턴(200)은, 예를 들어, PR(Photo-resist)나 금속으로 형성될 수 있다. 마스크 패턴(200)이 형성되면, 제2 도전형(P+) 불순물을 이온 주입(Ion implantation)하여 제2 도전형 쉴드(120)를 소정 두께로 형성한다. 여기서, 제2 도전형 쉴드(120)의 두께(또는 깊이)는 제1 도전형 Epi 층(110)의 두께의 1/10 내지 1/15일 수 있다.
도 4b를 참조하면, 제2 도전형 쉴드(120)를 소정 두께로 형성한 후, 제1 도전형 Epi 층(110)을 재성장(Regrowth)시킨다. 제1 도전형 Epi 층(110)은 설계된 항복 전압 사양에 부합하는 두께로 재성장된다.
도 4c를 참조하면, 재성장이 완료되면, 제1 도전형 Epi 층(110)의 상면에 제2 도전형(P) 불순물을 이온 주입하여 제2 도전형층(140')을 형성한다. 이온 주입 후, 주입된 이온을 확산(또는 활성화)하고 손상된 표면을 평탄화하기 위해 열 처리 공정이 진행된다. 열 처리에 의해 제2 도전형층(140')뿐 아니라 제2 도전형 쉴드(120) 역시 확산되어 주변의 제1 도전형 Epi 층(110) 사이에 PN 접합이 형성된다.
도 4d를 참조하면, 열 처리 후 마스크를 이용하여 마스크 패턴(210)을 제2 도전형층(140')의 상면에 형성한다. 습식 및/또는 건식 에칭 공정을 통해 소정 깊이로 트렌치(131)를 형성한다. 트렌치(131)는 제2 도전형층(140')을 관통하여 제1 도전형 Epi 층(110)까지 연장되도록 형성된다.
도 4e를 참조하면, 트렌치(131) 형성 후, 제1 도전형 Epi 층(110)에 발생한 손상을 감소시키는 열 처리 공정을 수행한다. 열 처리 공정이 완료되면, 게이트 절연막(135)을 트렌치(131)의 내면에 소정 두께로 형성한다.
도 4f를 참조하면, 트렌치(131) 내부에 전극을 형성한다. 트렌치(131)는 금속, 금속 합금 또는 폴리 실리콘으로 충진될 수 있다.
도 4g를 참조하면, 마스크를 이용하여 마스크 패턴(220)을 제2 도전형 웰(140)의 상면에 형성한다. 제1 도전형(N+) 불순물을 이온 주입하여 제1 도전형 채널 영역(160)을 형성한다.
도 4h를 참조하면, 마스크를 이용하여 마스크 패턴(220)을 제2 도전형 웰(140)의 상면에 형성한다. 제1 도전형(N+) 불순물을 이온 주입하여 제1 도전형 채널 영역(160)을 형성한다.
도 4i를 참조하면, 트렌치 게이트(140)의 상부에 절연막을 형성하고, 금속 또는 금속 합금으로 소스 메탈(170) 및 드레인(180)을 형성한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 제1 도전형 기판;
    상기 제1 도전형 기판상에서 성장된 제1 도전형 에피층;
    상기 제1 도전형 에피층의 상부에 형성된 제2 도전형 웰;
    상기 제2 도전형 웰의 상부에 형성된 제1 도전형 채널 영역;
    상기 제2 도전형 웰의 상부에 형성되며, 상기 제1 도전형 채널 영역의 외곽에 형성된 제2 도전형 소스 영역;
    상기 제2 도전형 웰을 관통하여 상기 제1 도전형 에피층까지 연장되며, 게이트 절연막에 의해 절연된 트렌치 게이트; 및
    상기 트렌치 게이트의 저면으로부터 이격되어 상기 제1 도전형 에피층 내에 형성된 제2 도전형 쉴드를 포함하는 트렌치 게이트 트랜지스터.
  2. 청구항 1에 있어서, 상기 제2 도전형 쉴드는 플로팅되는 트렌치 게이트 트랜지스터.
  3. 청구항 2에 있어서, 상기 제2 도전형 쉴드의 폭은 상기 트렌치 게이트의 저면의 폭보다 작으며, 상기 제2 도전형 쉴드의 두께는 상기 제1 도전형 에피층의 두께의 1/10 내지 1/15인 트렌치 게이트 트랜지스터.
  4. 제1 도전형 기판의 상부에 제1 두께로 제1 도전형 에피층을 성장시키는 단계;
    상기 제1 두께로 성장된 상기 제1 도전형 에피층의 상면으로부터 내부로 연장된 제2 도전형 쉴드를 형성하는 단계;
    상기 제1 도전형 에피층을 제2 두께로 재성장시키는 단계;
    상기 제2 두께로 성장된 상기 제1 도전형 에피층의 상부에 제2 도전형 웰을 형성하는 단계;
    상기 제2 도전형 웰을 관통하여 상기 제1 도전형 에피층까지 연장된 트렌치 게이트를 형성하는 단계; 및
    상기 트렌치 게이트에 접한 제1 도전형 채널 영역 및 상기 제1 도전형 채널 영역에 접한 제2 도전형 소스 영역을 형성하는 단계를 포함하는 트렌치 게이트 트랜지스터 제조 방법.
  5. 청구항 4에 있어서, 상기 제1 두께로 성장된 상기 제1 도전형 에피층의 상면으로부터 내부로 연장된 제2 도전형 쉴드를 형성하는 단계는,
    폭은 상기 트렌치 게이트의 저면의 폭보다 작으며, 두께는 상기 제1 도전형 에피층의 두께의 1/10 내지 1/15가 되도록 상기 제2 도전형 쉴드를 형성하는 단계인 트렌치 게이트 트랜지스터 제조 방법.
  6. 청구항 5에 있어서, 상기 제2 도전형 쉴드는 이온 주입에 의해 형성되며, 상기 제2 도전형 웰과 동시에 확산되어 상기 제1 도전형 에피층과 PN 접합되는 트렌치 게이트 트랜지스터 제조 방법.
KR1020170110390A 2017-08-30 2017-08-30 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법 KR101960077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170110390A KR101960077B1 (ko) 2017-08-30 2017-08-30 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170110390A KR101960077B1 (ko) 2017-08-30 2017-08-30 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190025156A true KR20190025156A (ko) 2019-03-11
KR101960077B1 KR101960077B1 (ko) 2019-03-21

Family

ID=65758751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110390A KR101960077B1 (ko) 2017-08-30 2017-08-30 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101960077B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164118A (ko) * 2021-06-03 2022-12-13 파워큐브세미 (주) 두꺼운 트렌치 바닥에서 이격된 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
KR20230092061A (ko) 2021-12-16 2023-06-26 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531554B1 (ko) 2020-07-01 2023-05-11 서강대학교산학협력단 실리콘카바이드 트랜지스터 및 이의 제조방법
KR102446171B1 (ko) * 2022-03-03 2022-09-23 (주) 트리노테크놀로지 확장된 헤일로 영역을 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080173876A1 (en) * 2007-01-18 2008-07-24 Fuji Electric Device Technology Co., Ltd. Insulated gate silicon carbide semiconductor device
KR20100133868A (ko) * 2009-06-12 2010-12-22 페어차일드 세미컨덕터 코포레이션 공정 민감도가 감소된 전극-반도체 정류기
KR20120003019A (ko) * 2003-12-30 2012-01-09 페어차일드 세미컨덕터 코포레이션 전력용 반도체소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003019A (ko) * 2003-12-30 2012-01-09 페어차일드 세미컨덕터 코포레이션 전력용 반도체소자 및 그 제조방법
US20080173876A1 (en) * 2007-01-18 2008-07-24 Fuji Electric Device Technology Co., Ltd. Insulated gate silicon carbide semiconductor device
KR20100133868A (ko) * 2009-06-12 2010-12-22 페어차일드 세미컨덕터 코포레이션 공정 민감도가 감소된 전극-반도체 정류기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164118A (ko) * 2021-06-03 2022-12-13 파워큐브세미 (주) 두꺼운 트렌치 바닥에서 이격된 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
KR20230092061A (ko) 2021-12-16 2023-06-26 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법

Also Published As

Publication number Publication date
KR101960077B1 (ko) 2019-03-21

Similar Documents

Publication Publication Date Title
KR102216528B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
JP6320545B2 (ja) 半導体装置
US9543379B2 (en) Semiconductor device with peripheral breakdown protection
CN106972050B (zh) 半导体装置中的局部自偏压隔离
US20150179764A1 (en) Semiconductor device and method for manufacturing same
JP2023524028A (ja) セグメント化されたトレンチとシールドとを伴うトレンチ型パワー・デバイス
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
KR101960077B1 (ko) 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
JP2008004643A (ja) 半導体装置
US9698217B1 (en) Semiconductor device
CN103035673A (zh) 用于功率半导体装置的边缘终端结构
US11610991B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US12009389B2 (en) Edge termination for power semiconductor devices and related fabrication methods
US11869940B2 (en) Feeder design with high current capability
US9466665B2 (en) High voltage diode
US7939881B2 (en) Semiconductor device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
CN114744049A (zh) 碳化硅mosfet半导体器件及制作方法
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
KR102564713B1 (ko) 두꺼운 트렌치 바닥에서 이격된 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
KR102532142B1 (ko) 높은 항복전압을 갖는 4H-SiC 기반의 트렌치 게이트 트랜지스터
KR101776319B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
GRNT Written decision to grant