KR20190019990A - 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법 - Google Patents

기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20190019990A
KR20190019990A KR1020190018887A KR20190018887A KR20190019990A KR 20190019990 A KR20190019990 A KR 20190019990A KR 1020190018887 A KR1020190018887 A KR 1020190018887A KR 20190018887 A KR20190018887 A KR 20190018887A KR 20190019990 A KR20190019990 A KR 20190019990A
Authority
KR
South Korea
Prior art keywords
layer
protrusions
conductive pattern
protrusion
planarization
Prior art date
Application number
KR1020190018887A
Other languages
English (en)
Other versions
KR102084493B1 (ko
Inventor
심승보
공향식
주진호
김준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190018887A priority Critical patent/KR102084493B1/ko
Publication of KR20190019990A publication Critical patent/KR20190019990A/ko
Application granted granted Critical
Publication of KR102084493B1 publication Critical patent/KR102084493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판의 평탄화 방법은 베이스 기판의 제1 면 상에 도전성 패턴을 형성하는 단계, 상기 베이스 기판 및 상기 도전성 패턴 상에 포지티브 포토레지스트층을 형성하는 단계, 상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계, 상기 포지티브 포토레지스트층을 현상하여 상기 도전성 패턴 상에 돌출부를 형성하는 단계, 상기 베이스 기판 및 상기 돌출부 상에 평탄화층을 형성하는 단계 및 상기 돌출부를 제거하는 단계를 포함한다.

Description

기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법{METHOD OF PLANARIZING SUBSTRATE AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR USING THE SAME}
본 발명은 기판의 평탄화 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 제조 공정의 신뢰성을 향상시킬 수 있는 기판의 평탄화 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로, 표시 장치는 스위칭 소자를 포함하는 어레이 기판과 상기 어레이 기판에 대향하는 대향 기판을 포함한다. 상기 스위칭 소자는 게이트 라인과 연결된 게이트 전극, 상기 게이트 전극과 절연된 반도체층, 상기 데이터 라인과 연결되어 상기 반도체층과 전기적으로 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 반도체층과 전기적으로 연결된 드레인 전극을 포함한다.
상기 어레이 기판 및 상기 스위칭 소자는 복수의 층들을 적층하여 형성한다. 상기 층의 상면이 평탄하지 않은 경우, 상기 평탄하지 않은 상면에 형성되는 패턴에 단선이 발생하여 표시 장치의 신뢰성이 감소하는 문제점이 있다.
또한, 상기 어레이 기판 및 상기 대향 기판을 평탄화하지 않으면, 상기 어레이 기판 및 상기 대향 기판 사이의 셀 갭이 불균일하게 되어 표시 패널에 얼룩이 발생할 수 있다. 따라서, 표시 장치의 표시 품질이 감소하는 문제점이 있다.
본 발명의 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 도전성 패턴 상에 돌출부를 형성하여 기판을 효과적으로 평탄화할 수 있는 기판의 평탄화 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 기판의 평탄화 방법을 이용하는 박막 트랜지스터의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 기판의 평탄화 방법은 베이스 기판의 제1 면 상에 도전성 패턴을 형성하는 단계, 상기 베이스 기판 및 상기 도전성 패턴 상에 포지티브 포토레지스트층을 형성하는 단계, 상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계, 상기 포지티브 포토레지스트층을 현상하여 상기 도전성 패턴 상에 돌출부를 형성하는 단계, 상기 베이스 기판 및 상기 돌출부 상에 평탄화층을 형성하는 단계 및 상기 돌출부를 제거하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 도전성 패턴의 두께는 1μm 내지 3μm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 평탄화층은 점성을 갖는 액체를 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 평탄화층은 상기 도전성 패턴과 반응하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부와 상기 평탄화층 중 상기 돌출부와 선택적으로 반응하는 스트립 용액을 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 감싸는 상기 평탄화층으로부터 상기 돌출부를 노출시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 노출시키는 단계는 애싱(ashing) 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 노광하는 단계 및 상기 돌출부를 현상하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 감싸는 상기 평탄화층으로부터 상기 돌출부를 노출시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 노출시키는 단계는 애싱(ashing) 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 균열시키는 단계 및 상기 균열된 돌출부를 상기 도전성 패턴으로부터 분리하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 균열시키는 단계는 상기 돌출부에 자외선을 조사하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 균열시키는 단계는 상기 돌출부를 가열하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 균열된 돌출부를 상기 도전성 패턴으로부터 분리하는 단계는 스트립 용액을 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 균열된 돌출부를 상기 도전성 패턴으로부터 분리하는 단계는 상기 균열된 돌출부를 롤러 또는 스크러버를 이용하여 물리적으로 분리할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 기판의 평탄화 방법은 베이스 기판의 제1 면 상에 도전성 패턴을 형성하는 단계, 상기 베이스 기판 및 상기 도전성 패턴 상에 보호층을 형성하는 단계, 상기 보호층 상에 포지티브 포토레지스트층을 형성하는 단계, 상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계, 상기 포지티브 포토레지스트층을 현상하여 상기 도전성 패턴에 대응하는 보호층 상에 돌출부를 형성하는 단계, 상기 보호층 및 상기 돌출부 상에 평탄화층을 형성하는 단계 및 상기 돌출부를 제거하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 보호층은 투명한 재질을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 박막트랜지스터의 제조 방법은 베이스 기판의 제1 면 상에 게이트 전극을 형성하는 단계, 상기 베이스 기판 및 상기 게이트 전극 상에 포지티브 포토레지스트층을 형성하는 단계, 상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계, 상기 포지티브 포토레지스트층을 현상하여 상기 게이트 전극 상에 돌출부를 형성하는 단계, 상기 베이스 기판 및 상기 돌출부 상에 평탄화층을 형성하는 단계, 상기 돌출부를 제거하는 단계, 상기 평탄화층 및 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 상기 게이트 전극과 중첩되는 반도체층을 형성하는 단계 및 상기 반도체층 상에 상기 반도체층과 중첩되는 소스 전극 및 상기 반도체층과 중첩되고 상기 소스 전극과 이격되는 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극의 두께는 1μm 내지 3μm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 평탄화층은 점성을 갖는 액체를 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 평탄화층은 상기 게이트 전극과 반응하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부와 상기 평탄화층 중 상기 돌출부와 선택적으로 반응하는 스트립 용액을 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 노광하는 단계 및 상기 돌출부를 현상하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 돌출부를 제거하는 단계는 상기 돌출부를 균열시키는 단계 및 상기 균열된 돌출부를 상기 게이트 전극으로부터 분리하는 단계를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 박막트랜지스터의 제조 방법은 베이스 기판의 제1 면 상에 도전성 패턴을 형성하는 단계, 상기 베이스 기판 및 상기 도전성 패턴 상에 보호층을 형성하는 단계, 상기 보호층 상에 포지티브 포토레지스트층을 형성하는 단계, 상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계, 상기 포지티브 포토레지스트층을 현상하여 상기 도전성 패턴에 대응하는 보호층 상에 돌출부를 형성하는 단계, 상기 보호층 및 상기 돌출부 상에 평탄화층을 형성하는 단계, 상기 돌출부를 제거하는 단계, 상기 게이트 전극과 중첩되는 반도체층을 형성하는 단계 및 상기 반도체층 상에 상기 반도체층과 중첩되는 소스 전극 및 상기 반도체층과 중첩되고 상기 소스 전극과 이격되는 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 박막트랜지스터의 제조 방법은 상기 반도체층을 형성하기 전에 상기 평탄화층 상에 게이트 절연층을 형성하는 단계를 더 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 박막트랜지스터의 제조 방법은 상기 게이트 절연층을 형성하기 전에 상기 보호층을 식각하여 상기 게이트 전극을 노출시키는 단계를 더 포함할 수 있다.
본 발명에 따른 상기 기판의 평탄화 방법 및 상기 박막 트랜지스터의 제조 방법에 따르면, 배면 노광을 통해 상기 도전성 패턴 상에 돌출부를 형성하여 상기 평탄화층의 평탄화 특성을 향상시킬 수 있다.
따라서, 표시 장치의 신뢰성을 향상시킬 수 있고, 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판의 단면도이다.
도 2a 내지 도 2e는 상기 도 1의 기판을 평탄화하는 방법을 나타내는 단면도들이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
도 4a 내지 도 4f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
도 5a 내지 도 5f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
도 6a 내지 도 6f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 기판의 단면도이다.
도 8a 내지 도 8f는 상기 도 7의 기판을 평탄화하는 방법을 나타내는 단면도들이다.
도 9a 내지 도 9f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 11a 내지 도 11j는 도 10의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
도 12는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 13a 내지 도 13k는 도 12의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
도 14는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 15a 내지 도 15j는 도 14의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
도 16은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 17a 내지 도 17k는 도 16의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
이하, 도면들을 참조하여 본 발명에 따른 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 기판의 단면도이다.
도 1을 참조하면, 상기 기판은 베이스 기판(110) 및 상기 베이스 기판(110) 상에 배치되는 도전성 패턴(GE) 및 평탄화층(130)을 포함한다. 예를 들어, 상기 도전성 패턴(GE)은 표시 장치의 스위칭 소자인 박막 트랜지스터의 게이트 전극일 수 있다.
상기 도전성 패턴(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 도전성 패턴(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 도전성 패턴(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 도전성 패턴(GE)을 두껍게 형성하여, 상기 도전성 패턴(GE)의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 도전성 패턴(GE)을 두껍게 형성하므로, 상기 도전성 패턴(GE)의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 평탄화층(130)은 상기 기판을 평탄화한다. 상기 평탄화층(130)은 상기 도전성 패턴(GE)이 형성된 영역을 제외한 상기 베이스 기판(110)의 전 영역에 대응하여 형성될 수 있다.
상기 평탄화층(130)은 상기 도전성 패턴(GE) 상에는 형성되지 않을 수 있다. 이와는 달리, 상기 평탄화층(130)은 상기 도전성 패턴(GE) 상에 상대적으로 얇게 형성될 수 있다.
도 2a 내지 도 2e는 상기 도 1의 기판을 평탄화하는 방법을 나타내는 단면도들이다.
이하에서는 도 2a 내지 도 2e를 참조하여 상기 기판을 평탄화하는 방법을 구체적으로 설명한다.
도 2a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다. 상기 도전성 패턴(GE)은 제1 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다. 이와는 달리, 상기 도전성 패턴(GE)은 상기 도전성 패턴(GE)의 형상에 대응하는 제1 트렌치를 포함하는 유기층을 이용하여 형성될 수 있다. 상기 제1 트렌치는 상기 유기층 내에 드라이 에칭을 통해 형성될 수 있다.
상기 도전성 패턴(GE)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속 또는 이들의 합금 등을 포함할 수 있다. 예를 들어, 상기 도전성 패턴(GE)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO), 알루미늄 도핑된 징크 옥사이드(Aluminium doped Zinc Oxide, AZO)와 같은 가시 광을 투과시키는 투명 도전체를 포함할 수 있다. 반면, 상기 도전성 패턴(GE)은 상기 베이스 기판(110)의 배면에서 입사하는 광은 부분적으로 또는 전체적으로 차단한다. 단, 본 발명은 상기 도전성 패턴(GE)의 물질에 한정되지 않는다.
상기 도전성 패턴(GE)은 단층 구조를 가질 수 있다. 상기 도전성 패턴(GE)은 복수의 도전층들이 적층되거나 도전층과 절연층이 적층되는 다층 구조를 가질 수 있다.
도 2b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 포지티브 포토레지스트층(150)은 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 코팅될 수 있다.
상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 즉, 상기 포지티브 포토레지스트층(150)은 배면 노광된다. 상기 포지티브 포토레지스트층(150) 중 상기 도전성 패턴(GE)에 대응하는 부분은 광을 받지 않고, 상기 도전성 패턴(GE)에 대응하지 않는 부분은 광을 받는다.
도 2c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상한다. 상기 포지티브 포토레지스트층(150)은 포지티브 포토레지스트 물질을 포함하므로, 상기 현상 과정에서 광을 받은 부분은 제거되고, 광을 받지 않은 부분은 남는다. 따라서, 상기 도전성 패턴(GE)에 대응하지 않는 부분은 제거되고, 상기 도전성 패턴(GE)에 대응하는 부분은 상기 도전성 패턴(GE) 상에 남는다. 결과적으로, 상기 도전성 패턴(GE) 상에 돌출부(150)가 형성된다.
상기 포지티브 포토레지스트층(150)은 현상액을 이용하여 현상될 수 있다. 상기 포지티브 포토레지스트층(150)에 현상액을 일정 시간동안 접촉시켜 상기 포지티브 포토레지스트층(150)의 상기 도전성 패턴(GE)에 대응하지 않는 부분을 제거할 수 있다.
예를 들어, 상기 돌출부(150)의 두께는 상기 도전성 패턴(GE)의 두께와 동일하게 형성할 수 있다. 상기 돌출부(150)의 두께는 상기 도전성 패턴(GE)의 두께보다 크게 형성할 수 있다. 상기 돌출부(150)의 두께는 상기 평탄화층(130)의 점성 및 평탄화 특성 등에 따라 조절될 수 있다.
도 2d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하여 상기 돌출부(150)를 제거할 수 있다. 상기 스트립 용액을 이용하면, 상기 평탄화층(130) 및 상기 도전성 패턴(GE)은 상기 베이스 기판(110) 상에 남고 상기 돌출부(150)는 제거된다.
도 2e를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판의 평탄화 방법은 돌출부를 제거하는 방법을 제외하면 도 1, 도 2a 내지 도 2e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
이하에서는 도 3a 내지 도 3e를 참조하여 상기 기판의 평탄화 방법을 구체적으로 설명한다.
도 3a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 3b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다.
도 3c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE) 상에 돌출부(150)를 형성한다.
도 3d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 상기 돌출부(150)를 노광하고, 현상하여 상기 돌출부(150)를 제거할 수 있다. 이때, 상기 돌출부(150)는 전면 노광된다.
상기 돌출부(150)의 상부 및 측부가 일부 노출되므로, 상기 돌출부(150)에 광을 조사하고 현상하면, 상기 돌출부(150)는 포지티브 포토레지스트 물질을 포함하므로 상기 돌출부(150)는 제거된다. 결과적으로, 상기 평탄화층(130) 및 상기 도전성 패턴(GE)은 상기 베이스 기판(110) 상에 남고 상기 돌출부(150)는 제거된다.
도 3e를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 4a 내지 도 4f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판의 평탄화 방법은 돌출부를 제거하는 방법을 제외하면 도 1, 도 2a 내지 도 2e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
이하에서는 도 4a 내지 도 4f를 참조하여 상기 기판의 평탄화 방법을 구체적으로 설명한다.
도 4a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 4b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다.
도 4c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE) 상에 돌출부(150)를 형성한다.
도 4d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킨다. 상기 돌출부(150)의 상부 및 상기 베이스 기판(110) 상에 형성된 상기 평탄화층(130)을 애싱(ashing)하여 상기 돌출부(150)를 노출시킬 수 있다. 예를 들어, 상기 평탄화층(130)은 산소 플라즈마를 이용하여 애싱(ashing)될 수 있다.
도 4e를 참조하면, 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하여 상기 노출된 돌출부(150)를 제거할 수 있다. 상기 스트립 용액을 이용하면, 상기 평탄화층(130) 및 상기 도전성 패턴(GE)은 상기 베이스 기판(110) 상에 남고 상기 돌출부(150)는 제거된다.
도 4f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 5a 내지 도 5f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판의 평탄화 방법은 돌출부를 제거하는 방법을 제외하면 도 1, 도 2a 내지 도 2e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
이하에서는 도 5a 내지 도 5f를 참조하여 상기 기판의 평탄화 방법을 구체적으로 설명한다.
도 5a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 5b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다.
도 5c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE) 상에 돌출부(150)를 형성한다.
도 5d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
예를 들어, 상기 평탄화 물질은 유기 무기 복합 물질을 포함할 수 있다. 예를 들어, 상기 평탄화 물질은 실록산(Siloxane)을 포함할 수 있다. 예를 들어, 상기 평탄화 물질은 실세스퀴옥산(Silsesquioxane)을 포함할 수 있다.
상기 도전성 패턴(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킨다. 상기 돌출부(150)의 상부 및 상기 베이스 기판(110) 상에 형성된 상기 평탄화층(130)을 애싱(ashing)하여 상기 돌출부(150)를 노출시킬 수 있다. 예를 들어, 상기 평탄화층(130)은 산소 플라즈마를 이용하여 애싱(ashing)될 수 있다.
도 5e를 참조하면, 상기 돌출부(150)를 노광하고, 현상하여 상기 돌출부(150)를 제거할 수 있다. 이때, 상기 돌출부(150)는 전면 노광된다.
상기 돌출부(150)의 상부가 완전히 노출되므로, 상기 돌출부(150)에 광을 조사하고 현상하면, 상기 돌출부(150)는 포지티브 포토레지스트 물질을 포함하므로 상기 돌출부(150)는 제거된다. 결과적으로, 상기 평탄화층(130) 및 상기 도전성 패턴(GE)은 상기 베이스 기판(110) 상에 남고 상기 돌출부(150)는 제거된다.
도 5f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 6a 내지 도 6f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판의 평탄화 방법은 돌출부를 제거하는 방법을 제외하면 도 1, 도 2a 내지 도 2e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
이하에서는 도 6a 내지 도 6f를 참조하여 상기 기판의 평탄화 방법을 구체적으로 설명한다.
도 6a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 6b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다.
도 6c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE) 상에 돌출부(150)를 형성한다.
도 6d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다.
도 6e를 참조하면, 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 도전성 패턴(GE)으로부터 분리시킬 수 있다.
상기 돌출부(150)를 균열시키는 단계는 상기 돌출부(150)에 자외선을 조사할 수 있다. 이와는 달리, 상기 돌출부(150)를 균열시키는 단계는 상기 돌출부(150)를 가열할 수 있다.
상기 돌출부(150)의 포지티브 포토레지스트 물질은 상기 자외선 또는 열에 의해 균열을 일으켜, 상기 돌출부(150)를 커버하는 상기 평탄화층(130)을 균열시킨다. 또한, 상기 자외선 또는 열에 의해 상기 돌출부(150) 및 상기 도전성 패턴(GE)의 결합력이 감소한다.
상기 균열된 돌출부(150)를 상기 도전성 패턴(GE)으로부터 분리하는 단계는 스트립 용액을 이용할 수 있다. 상기 스트립 용액은 상기 균열된 상기 평탄화층(130) 사이로 흡수되어 상기 균열된 돌출부(150)를 상기 도전성 패턴(GE)으로부터 분리할 수 있다.
이와는 달리, 상기 균열된 돌출부(150)를 상기 도전성 패턴(GE)으로부터 분리하는 단계는 상기 균열된 돌출부(150)를 롤러(roller) 또는 스크러버(scrubber)를 이용하여 물리적으로 분리할 수 있다. 상기 균열된 돌출부(150) 및 상기 도전성 패턴(GE) 사이의 결합력이 감소하였으므로, 상기 롤러 또는 상기 스크러버를 이용하여 상기 돌출부(150)를 일 방향으로 밀어내면, 상기 돌출부(150)는 상기 도전성 패턴(GE)으로부터 분리될 수 있다.
도 6f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 기판의 단면도이다. 도 8a 내지 도 8f는 상기 도 7의 기판을 평탄화하는 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판은 보호층을 더 포함하는 것을 제외하면 도 1의 기판과 실질적으로 동일하므로, 중복되는 설명은 생략한다. 본 실시예에 따른 기판의 평탄화 방법은 보호층을 형성하는 단계를 더 포함하는 것을 제외하면 도 2a 내지 도 2e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 7을 참조하면, 상기 기판은 베이스 기판(110) 및 상기 베이스 기판(110) 상에 배치되는 도전성 패턴(GE), 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 배치되는 보호층(120) 및 상기 보호층(120) 상에 평탄화층(130)을 포함한다. 예를 들어, 상기 도전성 패턴(GE)은 표시 장치의 스위칭 소자인 박막 트랜지스터의 게이트 전극일 수 있다.
상기 도전성 패턴(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 도전성 패턴(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 도전성 패턴(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 도전성 패턴(GE)을 두껍게 형성하여, 상기 도전성 패턴(GE)의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 도전성 패턴(GE)을 두껍게 형성하므로, 상기 도전성 패턴(GE)의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 보호층(120)은 상기 도전성 패턴(GE)이 상기 평탄화층(130)과 반응하는 것을 방지한다. 상기 보호층(120)은 상기 도전성 패턴(GE)의 물질이 상기 평탄화층(130)으로 확산되어 상기 도전성 패턴(GE)의 도전 특성이 감소하는 것을 방지한다.
상기 보호층(120)은 투명 물질을 포함한다. 상기 보호층(120)은 광을 통과시킨다. 상기 보호층(120)은 상기 베이스 기판(110)의 배면에서 입사하는 광을 통과시킨다.
상기 보호층(120)은 절연 물질을 포함할 수 있다. 상기 도전성 패턴(GE)이 게이트 전극인 경우, 상기 보호층(120)은 게이트 절연층일 수 있다.
상기 평탄화층(130)은 상기 기판을 평탄화한다. 상기 평탄화층(130)은 상기 도전성 패턴(GE)이 형성된 영역을 제외한 상기 베이스 기판(110)의 전 영역에 대응하여 형성될 수 있다.
상기 평탄화층(130)은 상기 도전성 패턴(GE) 상에는 형성되지 않을 수 있다. 이와는 달리, 상기 평탄화층(130)은 상기 도전성 패턴(GE) 상에 상대적으로 얇게 형성될 수 있다.
이하에서는 도 8a 내지 도 8f를 참조하여 상기 기판을 평탄화하는 방법을 구체적으로 설명한다.
도 8a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 8b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 보호층(120)을 형성한다.
도 8c를 참조하면, 상기 보호층(120) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 이 때, 상기 광은 상기 보호층(120)을 통과할 수 있다.
도 8d를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE)에 대응하는 상기 보호층(120) 상에 돌출부(150)를 형성한다.
도 8e를 참조하면, 상기 보호층(120) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 보호층(120) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 보호층(120) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE)에 대응하여 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 보호층(120)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 보호층(120)에 의해 상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 도 2d를 참조하여 설명한 바와 같이 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하거나, 도 3d를 참조하여 설명한 바와 같이 노광 및 현상 공정을 통하여 상기 돌출부(150)를 제거할 수 있다.
도 8f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 9a 내지 도 9f는 본 발명의 또 다른 실시예에 따른 기판의 평탄화 방법을 나타내는 단면도들이다.
본 실시예에 따른 기판의 평탄화 방법은 돌출부를 제거하는 방법을 제외하면 도 7, 도 8a 내지 도 8e에 따른 기판의 평탄화 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
이하에서는 도 9a 내지 도 9f를 참조하여 상기 기판을 평탄화하는 방법을 구체적으로 설명한다.
도 9a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 9b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 보호층(120)을 형성한다.
도 9c를 참조하면, 상기 보호층(120) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 이 때, 상기 광은 상기 보호층(120)을 통과할 수 있다.
도 9d를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE)에 대응하는 상기 보호층(120) 상에 돌출부(150)를 형성한다.
도 9e를 참조하면, 상기 보호층(120) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 보호층(120) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 보호층(120) 상의 상기 도전성 패턴(GE)의 주변부로 흘러 내려간다.
상기 도전성 패턴(GE)에 대응하여 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 보호층(120)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 보호층(120)에 의해 상기 평탄화층(130)은 상기 도전성 패턴(GE)과 반응하지 않는다. 따라서, 상기 도전성 패턴(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킬 수 있다. 상기 돌출부를 노출시킨 후에는, 도 4e를 참조하여 설명한 바와 같이 스트립 용액을 이용하거나, 도 5e를 참조하여 설명한 바와 같이 노광 및 현상하여 상기 돌출부(150)를 제거할 수 있다. 이와는 달리, 상기 돌출부(150)를 제거하기 위해, 도 6e를 참조하여 설명한 바와 같이 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 보호층(120)으로부터 분리시킬 수 있다.
도 9f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
본 실시예에 따르면, 배면 노광을 통해 상기 도전성 패턴(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다. 도 11a 내지 도 11j는 도 10의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
본 실시예에 따른 박막 트랜지스터는 도 1에 따른 기판을 포함하고, 박막 트랜지스터의 제조 방법은 도 2a 내지 도 2e에 따른 기판의 평탄화 방법을 포함하므로, 중복되는 설명은 생략한다.
도 10을 참조하면, 상기 박막 트랜지스터는 게이트 라인 및 데이터 라인에 전기적으로 연결된다. 상기 박막 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인이 교차하는 영역에 배치될 수 있다.
상기 박막 트랜지스터는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(CH)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인과 전기적으로 연결된다.
예를 들어, 상기 게이트 전극(GE)은 상기 게이트 라인과 일체로 형성될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 라인으로부터 돌출된 형상을 가질 수 있다.
상기 게이트 전극(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 게이트 전극(GE)을 두껍게 형성하여, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 게이트 전극(GE)을 두껍게 형성하므로, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 게이트 전극(GE)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속 또는 이들의 합금 등을 포함할 수 있다. 예를 들어, 상기 게이트 전극(GE)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO), 알루미늄 도핑된 징크 옥사이드(Aluminium doped Zinc Oxide, AZO)와 같은 가시 광을 투과시키는 투명 도전체를 포함할 수 있다. 반면, 상기 게이트 전극(GE)은 상기 베이스 기판(110)의 배면에서 입사하는 광은 부분적으로 또는 전체적으로 차단한다. 단, 본 발명은 상기 게이트 전극(GE)의 물질에 한정되지 않는다.
상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 상기 박막 트랜지스터의 채널층으로 사용된다.
상기 반도체층(CH)은 비정질 실리콘(amorphous silicon) 반도체를 포함할 수 있다. 상기 반도체층(CH)은 액티브층과 오믹 콘택층을 포함할 수 있다. 상기 액티브층은 비정질 실리콘을 포함하고, 상기 오믹 콘택층은 불순물이 도핑된 비정질 실리콘을 포함할 수 있다.
상기 반도체층(CH)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 반도체층(CH)은 아연 산화물(Zinc Oxide), 주석 산화물(Tin Oxide), 갈륨-인듐-아연 산화물(Ga-In-Zn Oxide), 인듐-아연 산화물(In-Zn Oxide), 인듐-주석 산화물(In-Sn Oxide), 인듐-주석-아연 산화물(In-Sn-Zn Oxide) 등과 같은 산화물 반도체를 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 이들 산화물 반도체 물질에 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈륨(Ta), 몰리브덴(Mo), 하프늄(Hf), 티타늄(Ti), 니오븀(Nb), 크롬(Cr), 텅스텐(W) 등과 같은 금속을 도핑한 물질을 포함할 수도 있다. 그러나, 본 발명에 사용될 수 있는 산화물 반도체 물질은 여기에 한정되지 않는다.
상기 소스 전극(SE)은 상기 데이터 라인과 일체로 형성될 수 있다. 상기 소스 전극(SE)은 상기 데이터 라인으로부터 돌출된 형상을 가질 수 있다. 상기 소스 전극(SE)은 상기 반도체층(CH)과 중첩된다.
상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩되고, 상기 소스 전극(SE)과 이격된다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 게이트 전극(GE)에 비해 상대적으로 얇은 두께를 가질 수 있다. 이와는 달리, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 게이트 전극(GE)과 동일한 두께를 가질 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속 또는 이들의 합금 등을 포함할 수 있다. 예를 들어, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO), 알루미늄 도핑된 징크 옥사이드(Aluminium doped Zinc Oxide, AZO)와 같은 가시 광을 투과시키는 투명 도전체를 포함할 수 있다. 단, 본 발명은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)의 물질에 한정되지 않는다.
화소 전극(180)은 상기 박막 트랜지스터의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(180)은 상기 드레인 전극(DE)과 콘택홀(CNT)을 통하여 연결된다. 상기 박막 트랜지스터가 턴온이 되면, 상기 데이터 라인에 인가되는 데이터 전압은 상기 화소 전극(180)으로 전달된다.
이하에서는 도 11a 내지 도 11j를 참조하여 상기 박막 트랜지스터를 제조하는 방법을 구체적으로 설명한다.
도 11a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 게이트 전극(GE)을 형성한다. 상기 게이트 전극(GE)은 제1 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다. 이와는 달리, 상기 게이트 전극(GE)은 상기 게이트 전극(GE)의 형상에 대응하는 제1 트렌치를 포함하는 유기층을 이용하여 형성될 수 있다. 상기 제1 트렌치는 상기 유기층 내에 드라이 에칭을 통해 형성될 수 있다.
도 11b를 참조하면, 상기 베이스 기판(110) 및 상기 게이트 전극(GE) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 게이트 전극(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다.
도 11c를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 게이트 전극(GE) 상에 돌출부(150)를 형성한다.
도 11d를 참조하면, 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 베이스 기판(110) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화층(130)은 점성을 갖는 액체를 이용하여 형성될 수 있다. 즉, 상기 평탄화층(130)을 형성할 때, 상기 점성을 갖는 액체의 평탄화 물질은 상기 베이스 기판(110) 상의 상기 게이트 전극(GE)의 주변부로 흘러 내려간다.
상기 게이트 전극(GE) 상에는 상기 돌출부(150)가 형성되므로, 위치 에너지에 의해 상기 평탄화 물질이 상기 돌출부(150)로부터 상기 베이스 기판(110)으로 흘러 내리는 에너지가 증가한다. 따라서, 상기 평탄화층(130)의 평탄화 특성이 향상된다.
상기 평탄화층(130)은 상기 게이트 전극(GE)과 반응하지 않는 물질을 포함할 수 있다. 상기 게이트 전극(GE)의 물질이 상기 평탄화층(130) 내로 확산되지 않는다. 따라서, 상기 게이트 전극(GE)의 도전 특성이 감소하지 않는다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 도 2d를 참조하여 설명한 바와 같이 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하거나, 도 3d를 참조하여 설명한 바와 같이 노광 및 현상 공정을 통하여 상기 돌출부(150)를 제거할 수 있다.
도시한 바와 달리, 상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킬 수 있다. 상기 돌출부를 노출시킨 후에는, 도 4e를 참조하여 설명한 바와 같이 스트립 용액을 이용하거나 도 5e를 참조하여 설명한 바와 같이 노광 및 현상하여 상기 돌출부(150)를 제거할 수 있다. 이와는 달리, 상기 돌출부(150)를 제거하기 위해, 도 6e를 참조하여 설명한 바와 같이 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 게이트 전극(GE)으로부터 분리시킬 수 있다.
도 11e를 참조하면, 상기 돌출부(150)가 제거되어, 상기 게이트 전극(GE)이 형성된 기판이 평탄화된다.
도 11f를 참조하면, 상기 게이트 전극(GE) 및 상기 평탄화층(130) 상에 게이트 절연층(160)을 형성한다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 서로 절연시킨다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 반도체층(CH)을 서로 절연시킨다.
예를 들어, 상기 게이트 절연층(160)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(160)은 산화 실리콘(SiOx)을 포함할 수 있다.
도 11g를 참조하면, 상기 게이트 절연층(160) 상에 상기 반도체층(CH)을 형성한다. 상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 제2 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 11h를 참조하면, 상기 게이트 절연층(160) 및 상기 반도체층(CH) 상에 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 제3 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 11i를 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH) 상에 패시베이션층(170)을 형성한다. 도시한 바와 달리, 상기 패시베이션층(170)은 평평한 상면을 가질 수 있다.
상기 패시베이션층(170)에는 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)이 형성된다. 상기 콘택홀(CNT)은 제4 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 11j를 참조하면, 상기 콘택홀(CNT)에 대응하여 상기 화소 전극(180)을 형성한다. 상기 화소 전극(180)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 연결된다.
본 실시예에 따르면, 배면 노광을 통해 상기 게이트 전극(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도시한 바와 달리, 도 2a 내지 도 2e에 따른 기판의 평탄화 방법은 본 실시예의 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 평탄화하기 위해 사용될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다. 도 13a 내지 도 13k는 도 12의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
본 실시예에 따른 박막 트랜지스터는 도 7에 따른 기판을 포함하고, 박막 트랜지스터의 제조 방법은 도 8a 내지 도 8f에 따른 기판의 평탄화 방법을 포함하므로, 중복되는 설명은 생략한다.
도 12를 참조하면, 상기 박막 트랜지스터는 게이트 라인 및 데이터 라인에 전기적으로 연결된다. 상기 박막 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인이 교차하는 영역에 배치될 수 있다.
상기 박막 트랜지스터는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(CH)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인과 전기적으로 연결된다.
상기 게이트 전극(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 게이트 전극(GE)을 두껍게 형성하여, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 게이트 전극(GE)을 두껍게 형성하므로, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 상기 박막 트랜지스터의 채널층으로 사용된다.
상기 소스 전극(SE)은 상기 반도체층(CH)과 중첩된다. 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩되고, 상기 소스 전극(SE)과 이격된다.
화소 전극(180)은 상기 박막 트랜지스터의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(180)은 상기 드레인 전극(DE)과 콘택홀(CNT)을 통하여 연결된다. 상기 박막 트랜지스터가 턴온이 되면, 상기 데이터 라인에 인가되는 데이터 전압은 상기 화소 전극(180)으로 전달된다.
이하에서는 도 13a 내지 도 13k를 참조하여 상기 박막 트랜지스터를 제조하는 방법을 구체적으로 설명한다.
도 13a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 13b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 보호층(120)을 형성한다.
도 13c를 참조하면, 상기 보호층(120) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 이 때, 상기 광은 상기 보호층(120)을 통과할 수 있다.
도 13d를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE)에 대응하는 상기 보호층(120) 상에 돌출부(150)를 형성한다.
도 13e를 참조하면, 상기 보호층(120) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 보호층(120) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 도 2d를 참조하여 설명한 바와 같이 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하거나, 도 3d를 참조하여 설명한 바와 같이 노광 및 현상 공정을 통하여 상기 돌출부(150)를 제거할 수 있다.
도시한 바와 달리, 상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킬 수 있다. 상기 돌출부를 노출시킨 후에는, 도 4e를 참조하여 설명한 바와 같이 스트립 용액을 이용하거나, 도 5e를 참조하여 설명한 바와 같이 노광 및 현상하여 상기 돌출부(150)를 제거할 수 있다. 이와는 달리, 상기 돌출부(150)를 제거하기 위해, 도 6e를 참조하여 설명한 바와 같이 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 보호층(120)으로부터 분리시킬 수 있다.
도 13f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
도 13g를 참조하면, 상기 보호층(120) 및 상기 평탄화층(130) 상에 게이트 절연층(160)을 형성한다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 서로 절연시킨다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 반도체층(CH)을 서로 절연시킨다.
예를 들어, 상기 게이트 절연층(160)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(160)은 산화 실리콘(SiOx)을 포함할 수 있다.
본 실시예에서, 상기 보호층(120) 상에 상기 게이트 절연층(160)을 형성하여 상기 게이트 전극(GE)을 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH)으로부터 안정적으로 절연시킬 수 있고, 상기 기판을 더욱 평탄화 시킬 수 있다.
도 13h를 참조하면, 상기 게이트 절연층(160) 상에 상기 반도체층(CH)을 형성한다. 상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 제2 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 13i를 참조하면, 상기 게이트 절연층(160) 및 상기 반도체층(CH) 상에 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 제3 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 13j를 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH) 상에 패시베이션층(170)을 형성한다. 도시한 바와 달리, 상기 패시베이션층(170)은 평평한 상면을 가질 수 있다.
상기 패시베이션층(170)에는 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)이 형성된다. 상기 콘택홀(CNT)은 제4 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 13k를 참조하면, 상기 콘택홀(CNT)에 대응하여 상기 화소 전극(180)을 형성한다. 상기 화소 전극(180)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 연결된다.
본 실시예에 따르면, 배면 노광을 통해 상기 게이트 전극(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도시한 바와 달리, 도 8a 내지 도 8f에 따른 기판의 평탄화 방법은 본 실시예의 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 평탄화하기 위해 사용될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다. 도 15a 내지 도 15j는 도 14의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
본 실시예에 따른 박막 트랜지스터는 상기 게이트 절연층(160)을 포함하지 않는 것을 제외하면 도 12의 박막 트랜지스터와 실질적으로 동일하므로, 중복되는 설명은 생략한다. 본 실시예에 따른 박막 트랜지스터의 제조 방법은 상기 게이트 절연층(160)을 형성하는 단계를 포함하지 않는 것을 제외하면 도 13a 내지 도 13k의 박막 트랜지스터와 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 14를 참조하면, 상기 박막 트랜지스터는 게이트 라인 및 데이터 라인에 전기적으로 연결된다. 상기 박막 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인이 교차하는 영역에 배치될 수 있다.
상기 박막 트랜지스터는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(CH)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인과 전기적으로 연결된다.
상기 게이트 전극(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 게이트 전극(GE)을 두껍게 형성하여, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 게이트 전극(GE)을 두껍게 형성하므로, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 상기 박막 트랜지스터의 채널층으로 사용된다.
상기 소스 전극(SE)은 상기 반도체층(CH)과 중첩된다. 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩되고, 상기 소스 전극(SE)과 이격된다.
화소 전극(180)은 상기 박막 트랜지스터의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(180)은 상기 드레인 전극(DE)과 콘택홀(CNT)을 통하여 연결된다. 상기 박막 트랜지스터가 턴온이 되면, 상기 데이터 라인에 인가되는 데이터 전압은 상기 화소 전극(180)으로 전달된다.
이하에서는 도 15a 내지 도 15j를 참조하여 상기 박막 트랜지스터를 제조하는 방법을 구체적으로 설명한다.
도 15a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 15b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 보호층(120)을 형성한다.
도 15c를 참조하면, 상기 보호층(120) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 이 때, 상기 광은 상기 보호층(120)을 통과할 수 있다.
도 15d를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE)에 대응하는 상기 보호층(120) 상에 돌출부(150)를 형성한다.
도 15e를 참조하면, 상기 보호층(120) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 보호층(120) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 도 2d를 참조하여 설명한 바와 같이 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하거나, 도 3d를 참조하여 설명한 바와 같이 노광 및 현상 공정을 통하여 상기 돌출부(150)를 제거할 수 있다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킬 수 있다. 상기 돌출부를 노출시킨 후에는, 도 4e를 참조하여 설명한 바와 같이 스트립 용액을 이용하거나, 도 5e를 참조하여 설명한 바와 같이 노광 및 현상하여 상기 돌출부(150)를 제거할 수 있다. 이와는 달리, 상기 돌출부(150)를 제거하기 위해, 도 6e를 참조하여 설명한 바와 같이 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 보호층(120)으로부터 분리시킬 수 있다.
도 15f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
이때, 상기 보호층(120)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 서로 절연시킨다. 상기 보호층(120)은 상기 게이트 전극(GE)과 상기 반도체층(CH)을 서로 절연시킨다.
예를 들어, 상기 보호층(120)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 보호층(120)은 산화 실리콘(SiOx)을 포함할 수 있다.
본 실시예에서, 상기 보호층(120) 상에 별도의 게이트 절연층을 형성하지 않고 상기 보호층(120)을 이용하여 상기 게이트 전극(GE)을 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH)으로부터 절연시켜 공정을 단순화시킬 수 있다.
도 15g를 참조하면, 상기 보호층(120) 및 상기 평탄화층(130) 상에 상기 반도체층(CH)을 형성한다. 상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 제2 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 15h를 참조하면, 상기 반도체층(CH) 상에 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 제3 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 15i를 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH) 상에 패시베이션층(170)을 형성한다. 도시한 바와 달리, 상기 패시베이션층(170)은 평평한 상면을 가질 수 있다.
상기 패시베이션층(170)에는 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)이 형성된다. 상기 콘택홀(CNT)은 제4 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 15j를 참조하면, 상기 콘택홀(CNT)에 대응하여 상기 화소 전극(180)을 형성한다. 상기 화소 전극(180)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 연결된다.
본 실시예에 따르면, 배면 노광을 통해 상기 게이트 전극(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다. 도 17a 내지 도 17k는 도 16의 박막 트랜지스터를 제조하는 방법을 나타내는 단면도들이다.
본 실시예에 따른 박막 트랜지스터는 상기 게이트 전극(GE)의 상부를 덮고 있는 상기 보호층(120)의 일부가 제거되는 것을 제외하면 도 12의 박막 트랜지스터와 실질적으로 동일하므로, 중복되는 설명은 생략한다. 본 실시예에 따른 박막 트랜지스터의 제조 방법은 상기 보호층(120) 및 상기 평탄화층(130)을 식각하는 단계를 더 포함하는 것을 제외하면 도 13a 내지 도 13k의 박막 트랜지스터와 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 16을 참조하면, 상기 박막 트랜지스터는 게이트 라인 및 데이터 라인에 전기적으로 연결된다. 상기 박막 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인이 교차하는 영역에 배치될 수 있다.
상기 박막 트랜지스터는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(CH)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인과 전기적으로 연결된다.
상기 게이트 전극(GE)은 상대적으로 두꺼운 두께를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 이상일 수 있다. 예를 들어, 상기 게이트 전극(GE)의 두께는 1μm 내지 3μm일 수 있다.
상기 게이트 전극(GE)을 두껍게 형성하여, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 배선 저항을 감소시킬 수 있다. 따라서, 표시 패널을 상대적으로 고속으로 구동할 수 있다. 또한, 상기 게이트 전극(GE)을 두껍게 형성하므로, 상기 게이트 전극(GE)을 포함하는 게이트 패턴의 면적을 감소시킬 수 있다. 따라서, 상기 표시 패널의 개구율을 향상시킬 수 있다.
상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 상기 박막 트랜지스터의 채널층으로 사용된다.
상기 소스 전극(SE)은 상기 반도체층(CH)과 중첩된다. 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩되고, 상기 소스 전극(SE)과 이격된다.
화소 전극(180)은 상기 박막 트랜지스터의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(180)은 상기 드레인 전극(DE)과 콘택홀(CNT)을 통하여 연결된다. 상기 박막 트랜지스터가 턴온이 되면, 상기 데이터 라인에 인가되는 데이터 전압은 상기 화소 전극(180)으로 전달된다.
이하에서는 도 17a 내지 도 17k를 참조하여 상기 박막 트랜지스터를 제조하는 방법을 구체적으로 설명한다.
도 17a를 참조하면, 상기 베이스 기판(110)의 제1 면 상에 도전성 패턴(GE)을 형성한다.
도 17b를 참조하면, 상기 베이스 기판(110) 및 상기 도전성 패턴(GE) 상에 보호층(120)을 형성한다.
도 17c를 참조하면, 상기 보호층(120) 상에 포지티브 포토레지스트층(150)을 형성한다. 상기 도전성 패턴(GE)이 형성된 상기 베이스 기판(110)의 상기 제1 면에 반대되는 제2 면으로 입사하는 광을 조사한다. 상기 포지티브 포토레지스트층(150)은 상기 제2 면에서 노광된다. 이 때, 상기 광은 상기 보호층(120)을 통과할 수 있다.
도 17d를 참조하면, 상기 노광된 포지티브 포토레지스트층(150)을 현상하여 상기 도전성 패턴(GE)에 대응하는 상기 보호층(120) 상에 돌출부(150)를 형성한다.
도 17e를 참조하면, 상기 보호층(120) 및 상기 돌출부(150) 상에 평탄화층(130)을 형성한다. 상기 평탄화층(130)은 상기 보호층(120) 및 상기 돌출부(150) 상에 코팅될 수 있다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부의 일부를 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부의 일부를 커버하는 경우, 도 2d를 참조하여 설명한 바와 같이 상기 돌출부(150)와 상기 평탄화층(130) 중 상기 돌출부(150)와 선택적으로 반응하는 스트립 용액을 이용하거나, 도 3d를 참조하여 설명한 바와 같이 노광 및 현상 공정을 통하여 상기 돌출부(150)를 제거할 수 있다.
상기 평탄화 물질의 특성에 따라 상기 평탄화층(130)은 상기 돌출부(150)의 상부 및 측부를 완전히 커버할 수 있다. 상기 평탄화층(130)이 상기 돌출부(150)의 상부 및 측부를 완전히 커버하는 경우, 상기 돌출부(150)를 제거하기 위해, 상기 돌출부(150)를 감싸는 상기 평탄화층(130)으로부터 상기 돌출부(150)를 노출시킬 수 있다. 상기 돌출부를 노출시킨 후에는, 도 4e를 참조하여 설명한 바와 같이 스트립 용액을 이용하거나, 도 5e를 참조하여 설명한 바와 같이 노광 및 현상하여 상기 돌출부(150)를 제거할 수 있다. 이와는 달리, 상기 돌출부(150)를 제거하기 위해, 도 6e를 참조하여 설명한 바와 같이 상기 돌출부(150)를 균열시키고, 상기 균열된 돌출부(150)를 상기 보호층(120)으로부터 분리시킬 수 있다.
도 17f를 참조하면, 상기 돌출부(150)가 제거되어, 상기 도전성 패턴(GE)이 형성된 기판이 평탄화된다.
도 17g를 참조하면, 상기 게이트 전극(GE)의 상부가 노출되도록, 상기 보호층(120) 및 상기 평탄화층(130)을 식각한다.
상기 게이트 전극(GE) 및 상기 평탄화층(130) 상에 게이트 절연층(160)을 형성한다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 서로 절연시킨다. 상기 게이트 절연층(160)은 상기 게이트 전극(GE)과 상기 반도체층(CH)을 서로 절연시킨다.
예를 들어, 상기 게이트 절연층(160)은 질화 실리콘(SiNx)을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(160)은 산화 실리콘(SiOx)을 포함할 수 있다.
본 실시예에서, 상기 보호층(120)의 일부를 식각하고 상기 게이트 절연층(160)을 형성하여 상기 게이트 전극(GE)을 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH)으로부터 안정적으로 절연시킬 수 있고, 상기 기판을 더욱 평탄화 시킬 수 있다.
도 17h를 참조하면, 상기 게이트 절연층(160) 상에 상기 반도체층(CH)을 형성한다. 상기 반도체층(CH)은 상기 게이트 전극(GE)과 중첩된다. 상기 반도체층(CH)은 제2 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 17i를 참조하면, 상기 게이트 절연층(160) 및 상기 반도체층(CH) 상에 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 반도체층(CH)과 중첩된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 제3 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 17j를 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체층(CH) 상에 패시베이션층(170)을 형성한다. 도시한 바와 달리, 상기 패시베이션층(170)은 평평한 상면을 가질 수 있다.
상기 패시베이션층(170)에는 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)이 형성된다. 상기 콘택홀(CNT)은 제4 마스크를 이용하여 포토레지스트 공정에 의해 형성될 수 있다.
도 17k를 참조하면, 상기 콘택홀(CNT)에 대응하여 상기 화소 전극(180)을 형성한다. 상기 화소 전극(180)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 연결된다.
본 실시예에 따르면, 배면 노광을 통해 상기 게이트 전극(GE) 상에 일시적으로 돌출부(150)를 형성한 뒤, 평탄화층(130)을 형성하여 상기 평탄화층(130)의 평탄화 특성을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따르면, 배면 노광을 통해 상기 도전성 패턴 상에 돌출부를 형성하여 상기 평탄화층의 평탄화 특성을 향상시킬 수 있다.
따라서, 표시 장치의 신뢰성을 향상시킬 수 있고, 표시 장치의 표시 품질을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 보호층
130: 평탄화층 150: 포지티브 포토레지스트층
160: 게이트 절연층 170: 패시베이션층
180: 화소 전극 GE: 도전성 패턴, 게이트 전극
SE: 소스 전극 DE: 드레인 전극
CH: 반도체층 CNT: 콘택홀

Claims (13)

  1. 베이스 기판의 제1 면 상에 도전성 패턴을 형성하는 단계;
    상기 베이스 기판 및 상기 도전성 패턴 상에 포지티브 포토레지스트층을 형성하는 단계;
    상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계;
    상기 포지티브 포토레지스트층을 현상하여 상기 도전성 패턴 상에 돌출부를 형성하는 단계;
    상기 베이스 기판 및 상기 돌출부 상에 평탄화층을 형성하는 단계; 및
    상기 돌출부를 제거하는 단계를 포함하고,
    상기 평탄화층은 전체적으로 평평한 상면을 갖는 것을 특징으로 하는 기판의 평탄화 방법.
  2. 제1항에 있어서, 상기 도전성 패턴의 두께는
    1μm 내지 3μm인 것을 특징으로 하는 기판의 평탄화 방법.
  3. 제1항에 있어서, 상기 평탄화층은
    점성을 갖는 액체를 이용하여 형성되는 것을 특징으로 하는 기판의 평탄화 방법.
  4. 제1항에 있어서, 상기 평탄화층은
    상기 도전성 패턴과 반응하지 않는 것을 특징으로 하는 기판의 평탄화 방법.
  5. 제1항에 있어서, 상기 돌출부를 제거하는 단계는
    상기 돌출부와 상기 평탄화층 중 상기 돌출부와 선택적으로 반응하는 스트립 용액을 이용하는 것을 특징으로 하는 기판의 평탄화 방법.
  6. 제5항에 있어서, 상기 돌출부를 제거하는 단계는
    상기 돌출부를 감싸는 상기 평탄화층으로부터 상기 돌출부를 노출시키는 단계를 포함하는 것을 특징으로 하는 기판의 평탄화 방법.
  7. 제1항에 있어서, 상기 돌출부를 제거하는 단계는
    상기 돌출부를 노광하는 단계; 및
    상기 돌출부를 현상하는 단계를 포함하는 것을 특징으로 하는 기판의 평탄화 방법.
  8. 제7항에 있어서, 상기 돌출부를 제거하는 단계는
    상기 돌출부를 감싸는 상기 평탄화층으로부터 상기 돌출부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 기판의 평탄화 방법.
  9. 제1항에 있어서, 상기 돌출부를 제거하는 단계는
    상기 돌출부를 균열시키는 단계; 및
    상기 균열된 돌출부를 상기 도전성 패턴으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 기판의 평탄화 방법.
  10. 제9항에 있어서, 상기 돌출부를 균열시키는 단계는
    상기 돌출부에 자외선을 조사하는 단계를 포함하는 것을 특징으로 하는 기판의 평탄화 방법.
  11. 베이스 기판의 제1 면 상에 게이트 전극을 형성하는 단계;
    상기 베이스 기판 및 상기 게이트 전극 상에 보호층을 형성하는 단계;
    상기 보호층 상에 포지티브 포토레지스트층을 형성하는 단계;
    상기 베이스 기판의 상기 제1 면에 반대인 제2 면에서 상기 포지티브 포토레지스트층을 노광하는 단계;
    상기 포지티브 포토레지스트층을 현상하여 상기 게이트 전극에 대응하는 보호층 상에 돌출부를 형성하는 단계;
    상기 보호층 및 상기 돌출부 상에 평탄화층을 형성하는 단계;
    상기 돌출부를 제거하는 단계;
    상기 게이트 전극과 중첩되는 반도체층을 형성하는 단계; 및
    상기 반도체층 상에 상기 반도체층과 중첩되는 소스 전극 및 상기 반도체층과 중첩되고 상기 소스 전극과 이격되는 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  12. 제11항에 있어서, 상기 반도체층을 형성하기 전에 상기 평탄화층 상에 게이트 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제12항에 있어서, 상기 게이트 절연층을 형성하기 전에 상기 보호층을 식각하여 상기 게이트 전극을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020190018887A 2019-02-19 2019-02-19 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법 KR102084493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190018887A KR102084493B1 (ko) 2019-02-19 2019-02-19 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190018887A KR102084493B1 (ko) 2019-02-19 2019-02-19 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014935A Division KR101951707B1 (ko) 2012-02-14 2012-02-14 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190019990A true KR20190019990A (ko) 2019-02-27
KR102084493B1 KR102084493B1 (ko) 2020-03-05

Family

ID=65561007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018887A KR102084493B1 (ko) 2019-02-19 2019-02-19 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR102084493B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252139A (ja) * 1990-03-01 1991-11-11 Fujitsu Ltd 半導体基板の平坦化方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
KR20050058594A (ko) * 2003-12-12 2005-06-17 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR20060092772A (ko) * 2005-02-19 2006-08-23 삼성에스디아이 주식회사 탄소나노튜브의 합성을 위한 촉매층 형성방법 및 이를 이용한 탄소나노튜브 합성방법
US7491569B2 (en) * 2006-04-26 2009-02-17 Gernot Fattinger Method for manufacturing a patterned bottom electrode in a piezoelectric device
US20100173247A1 (en) * 2009-01-08 2010-07-08 International Business Machines Corporation Substrate planarization with imprint materials and processes
US20100317147A1 (en) * 2006-10-24 2010-12-16 Commissariat A L'energie Atomique Metallizing device and method
JP2019192337A (ja) * 2018-04-18 2019-10-31 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252139A (ja) * 1990-03-01 1991-11-11 Fujitsu Ltd 半導体基板の平坦化方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
KR20050058594A (ko) * 2003-12-12 2005-06-17 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR20060092772A (ko) * 2005-02-19 2006-08-23 삼성에스디아이 주식회사 탄소나노튜브의 합성을 위한 촉매층 형성방법 및 이를 이용한 탄소나노튜브 합성방법
US7491569B2 (en) * 2006-04-26 2009-02-17 Gernot Fattinger Method for manufacturing a patterned bottom electrode in a piezoelectric device
US20100317147A1 (en) * 2006-10-24 2010-12-16 Commissariat A L'energie Atomique Metallizing device and method
US20100173247A1 (en) * 2009-01-08 2010-07-08 International Business Machines Corporation Substrate planarization with imprint materials and processes
JP2019192337A (ja) * 2018-04-18 2019-10-31 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法

Also Published As

Publication number Publication date
KR102084493B1 (ko) 2020-03-05

Similar Documents

Publication Publication Date Title
US7172913B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100825102B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP5302555B2 (ja) 薄膜トランジスタ基板の製造方法
KR20160039040A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20000033047A (ko) 박막트랜지스터의제조방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN113725157B (zh) 阵列基板及其制作方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
KR101951707B1 (ko) 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법
KR102084493B1 (ko) 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법
CN112271189B (zh) 一种显示基板及其制作方法和显示装置
KR102120171B1 (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20080047935A (ko) 박막트랜지스터 기판과 이의 제조방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN115939151A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant