KR20190015150A - Lidar 시스템용 샘플-앤-홀드 회로 - Google Patents

Abstract

LIDAR 시스템을 위한 샘플 앤 홀드 회로
본 발명은 병렬로 배열되는 복수의 샘플-앤-홀드 브랜치를 포함하는 샘플-앤-홀드 회로에 관한 것으로서, 각각의 샘플-앤-홀드 브랜치는 하나 이상의 샘플-앤-홀드 셀을 포함하는 샘플-앤-홀드(sample-and-hold) 블록 및 버퍼를 포함하고, 상기 샘플-앤-홀드 회로는 각 샘플-앤-홀드 블록에 대한 샘플링 위상 및 샘플링 실현을 위한 적응 가능한 시간 지연을 설정하도록 배치된 클럭 및 타이밍 회로를 더 포함하며, 이에 따라 적어도 하나의 샘플-앤-홀드 블록의 시간 지연은 하나의 샘플링 클럭 주기보다 큰 값으로 설정될 수 있다.

Description

LIDAR 시스템용 샘플-앤-홀드 회로 {Sample-and-Hold Circuit for a LIDAR System}

본 발명은 일반적으로 샘플-앤-홀드 회로 분야에 관한 것이다. 보다 상세하게는, 본 발명은 광 검출 및 측량 시스템에서 사용하기 위한 샘플-앤-홀드 회로에 관한 것이다.

'광 레이더(light radar)'시스템으로부터 파생된) LIDAR 시스템은 당 업계에 잘 알려져 있다. 용어 LIDAR 시스템은 광 검출 및 측량 시스템의 약자로 사용된다. 이러한 시스템은 입사 광선을 표적으로 지향시켜서 반사 광선을 검출함으로써 표적 물체에 대한 거리 측정을 수행하도록 설계된다. 목표물까지의 거리는 입사광 빔과 반사광 빔의 비행 시간 측정에 기초하여 계산될 수 있다. LIDAR 시스템은 응급 차단, 적응형 순항 제어, 사각 지대 모니터링과 같은 다양한 적응형 운전 보조(ADAS) 애플리케이션에 사용할 수 있다: LIDAR 시스템은 차량 항법을 보조하기 위해 자율 주행 시스템의 주요 감지 구성 요소 중 하나 일 수 있다. 그러나 거리 측정 계측, 3D 매핑, 가상 현실, 증강 현실, 로봇 공학, 자동화, 보안 감시와 같은 응용 프로그램 역시 LIDAR 시스템을 사용한다는 점에 유의해야 한다.

라이다(LIDAR)는 본질적으로 임의의 광 파장, 예를 들어 자외선, 가시광, 근적외선 또는 적외선을 물체의 이미징에 사용할 수 있다. 사용되는 파장은 응용예의 사양 및 광원 및 광 검출기와 같은(저렴한) 광학 구성 요소의 가용성에 따라 달라진다. 센서는 펄스가 방출된 시간부터 시작하여 광 진폭을 기록하고 진폭 대 시간 신호는 장면에 위치한 반사된 펄스 모양을 찾는 데 사용된다.

LIDAR 시스템이 당 업계에 제안되어있다. 포토다이오드(들)로부터의 신호는 아날로그 프론트 엔드 블록에서 수신되고, 최종적으로 표적 물체까지의 거리를 결정하기 위해 처리될 수 있는 신호로 변환된다. 아날로그 프런트 엔드 블록의 전형적인 예는 포토다이오드 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기다.

도 1은 포토다이오드 어레이(202) 및 블록(201)을 포함하는 LIDAR 시스템(200)을 도시하며, 여기서 신호는 포토다이오드 어레이로부터 수신되어 처리된다. 조명 소스(207)는 광 펄스 또는 변조된 광을 장면으로 방출하는데, 이는 도 1의 예에서 고 반사 물체(204) 및 저 반사 물체(206)를 포함한다. 도시된 예에서, 장면은 렌즈(203)를 통해 LIDAR 시스템 내 감광 요소(202) 상에 투사된다. 그 후, 수신된 신호는 블록(201)에서 변환되고 처리된다. 이것은 전형적으로 증폭, 아날로그-디지털 변환, 저역 통과 필터링 및 펄스 검출(예를 들어, 곡선 피팅 또는 상관을 적용함으로써)을 포함한다. 결국 거리는 왕복 시간의 절반에 빛의 속도를 곱하여 결정된다.

거리 측정에서 양호한 정확도를 달성하기 위해, LIDAR 시스템은 높은 샘플 속도를 요구한다. 선행 기술 시스템은 낮은 샘플 레이트 데이터를 인터리빙하거나 매우 고속의 ADC를 사용하여 높은 샘플 속도를 달성한다. 인터리빙된 데이터를 사용하면 프레임 속도가 크게 감소하고 고속 ADC를 사용하면 시스템 비용과 복잡성이 크게 증가한다. 사실, 기존 시스템은 구성할 수 없는 샘플-앤-홀드 배열을 사용하고 약간의 시간 오프셋을 갖는 여러 데이터 세트를 수집한다. 이 데이터 세트는 데이터를 인터리빙하여 높은 유효 샘플 속도로 완전한 데이터 세트를 작성함으로써 조립된다. 그러나, 이러한 접근법은 유효 샘플 속도를 N만큼 증가시키기 위해 N개의 샘플을 취할 필요가 있으며, 이는 프레임 레이트를 N의 인자만큼 감소시킨다.

US7206062는 N 개의 개별 샘플을 사용하여 광 신호 검출기로 전기 신호를 생성하는 회로를 포함하는 레이저 검출 및 측량 시스템을 개시한다; M개의 병렬 샘플/홀드 회로 단위 셀들의 뱅크의 각각의 개별 셀들은 관련 샘플/홀드 클럭으로 동작하며, 각각의 샘플/홀드 클럭은 인접한 샘플/홀드 회로 단위 셀의 샘플/홀드 클럭에 관련하여 작은 고정된 또는 프로그래밍 가능한 양 Δt만큼 시간 시프트된다. 따라서, Δt는 클럭주기보다 작다. 상기 시스템은 M 개의 병렬 샘플/홀드 회로 단위 셀들 중 적어도 일부의 개별적인 것의 제 1 출력으로부터의 전기 신호의 샘플링된 값을 아날로그-디지털 변환기 회로(ADC)에 순차적으로 결합하는 회로를 더 포함한다.

US5179286에는 대상물까지의 거리를 측정하기 위한 거리 측정 장치가 개시되어 있다. 이 장치는 다음에 A/D 변환될 반사된 펄스를 검출하기 위한 광 검출 회로를 포함한다. 프로세싱 유닛은 데이터를 처리하여 물체까지의 거리를 산술적으로 결정한다.

데이터 수집은 일반적으로 다음과 같이 수행된다.

1. 제 1 광 펄스가 시간 T_L1에서 론칭된 후에, 반사된 신호의 진폭이 샘플링되어 시간: T_L1 + n * SP에 저장되며, 여기서 SP = 샘플주기 및 n = 0, 1, 2 .... N_full, 여기서 N_full은 샘플-앤-홀드 셀의 총 수를 나타낸다.

2. 제 2 광 펄스가 시간 T_L2> T_L1에서 론칭된 후, 반사된 신호의 진폭이 샘플링되어 T_L2 + 1 * SP/4 + n * SP 시간에 저장된다

3. 제 3 광 펄스가 시간 TL3> T_L2에서 론칭된 후, 반사된 신호의 진폭이 샘플링되어 다음의 시간들에 저장된다: TL3 + 2 * SP/4 + n * SP

4. 네 번째 광 펄스가 시간 TL4> TL3에서 론칭된 후, 반사된 신호의 진폭이 샘플링되어 다음 시간에 저장된다. TL4 + 3 * SP/4 + n * SP

5. 단계 1-4는 평균을 수행함으로써 SNR을 개선하기 위해 각각 여러 번 반복될 수 있다.

6. 수집된 데이터를 이제 조합하여 시간 T₀ + n * SP/4에서 샘플링된 신호와 동등한 데이터 세트를 생성할 수 있다. n = 0,1,2, ... 4 * N_full, 여기서 T₀는 일반적으로 T_L1과 동일하게 설정된다

7. 각 샘플링 작업에 대해 저장된 샘플의 수 N_full은 검출기의 전체 거리 범위에서 반사된 펄스를 포착하기에 충분히 크다는 점에 유의해야 한다.

이 접근법은 거리 측정에서 충분한 정확도를 얻는데 필요한 데이터를 수집하기 위해 수 개의 샘플 런(sample runs)을 필요로한다.

따라서, 이러한 결점들이 회피되거나 극복되는 개선된 방식이 필요하다.

본 발명의 실시예들의 목적은 구성 가능한 샘플-앤-홀드 회로를 제공하는 것이다.

상기 목적은 본 발명에 따른 해결책에 의해 달성된다.

제 1 실시형태에서, 발명은 병렬로 배열되는 복수의 샘플-앤-홀드 브랜치를 포함하는 샘플-앤-홀드 회로에 관한 것으로서, 각각의 샘플-앤-홀드 브랜치는 하나 이상의 샘플-앤-홀드 셀을 포함하는 샘플-앤-홀드 블록 및 버퍼를 포함한다. 상기 샘플-앤-홀드 회로는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상과, 샘플링 실현을 위한 적응가능한 시간 지연을 설정하도록 배열되는 클럭 및 타이밍 회로를 더 포함하며, 적어도 하나의 샘플-앤-홀드 블록의 시간 지연은 1 샘플링 클럭 주기보다 큰 값으로 설정될 수 있다.

제안되는 해법에서는 각각의 브랜치에서 (샘플링 시작을 위해) 상이한 시간 지연 및 샘플링 위상을 가질 수 있다. 이러한 방식으로, 샘플들은 신호가 시간에 걸쳐 샘플링되는 사실상 임의의 응용예에서 사용하기 위한 상이한 해상도를 갖도록 샘플들이 수집될 수 있다.

유리한 실시예에서, 클럭 및 타이밍 회로는 또한 복수의 샘플-앤-홀드 블록 중 하나의 샘플-앤-홀드 브랜치의 상기 샘플-앤-홀드 블록에 인가된 샘플링 주파수를 적응시키도록 또한 구성된다.

일 실시예에서, 상기 샘플-앤-홀드 회로는 샘플-앤-홀드 블록에 의해 출력되는 샘플들의 평균화를 수행하도록 배열되는 디지털 처리 블록을 포함한다.

일 실시예에서, 클럭 및 타이밍 회로는 상기 시간 지연 및 상기 샘플링 위상을 사용하여 수행될 다수의 반복을 설정하기 위해 배치된다.

다른 실시예에서, 클럭 및 타이밍 회로는 상기 샘플-앤-홀드 회로에 인가되는 다수의 입력 신호를 설정하기 위해 배치된다.

선호 실시예에서, 샘플-앤-홀드 회로는 샘플-앤-홀드 셀의 판독 및 기입 동작을 제어하기 위한 스위칭 블록을 포함한다.

일 실시예에서, 각각의 샘플-앤-홀드 셀은 기입 스위치, 판독 스위치 및 저장 요소를 포함한다.

다른 실시형태에서, 발명은 포토다이오드, 증폭기, 및 앞서 기술된 샘플-앤-홀드 회로를 포함하는 광 검출 및 측량 시스템에 관한 것이다.

일 실시예에서, 광 검출 및 측량 시스템은 상기 샘플-앤-홀드 블록들에 의해 출력된 샘플들의 평균화를 수행하도록 배치된 디지털 처리 블록을 포함한다.

다른 실시형태에서, 발명은 병렬로 배열되는 복수의 샘플-앤-홀드 블록을 포함하는 샘플-앤-홀드 어레이를 사용하여 상이한 시간 해상도로 샘플링된 데이터를 수집하는 방법에 관한 것으로서, 각각의 샘플-앤-홀드 블록은 하나 이상의 샘플-앤-홀드 셀을 포함하고, 상기 샘플-앤-홀드 어레이는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상 및 샘플링 실현을 위한 적응 가능한 시간 지연을 설정하도록 배치된 클럭 및 타이밍 회로를 더 포함하며, 상기 방법은,

제 1 전압 신호를 수신하는 단계와,

상기 클럭 및 타이밍 회로에 의해 설정된 제 1 시간 지연 값 및 제 1 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 2 시간 지연 값 및 제 2 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 1 전압 신호를 샘플링 및 저장하여, 제 1 세트의 저장 샘플을 도출하는 단계와,

제 2 전압 신호를 수신하는 단계와,

상기 클럭 및 타이밍 회로에 의해 설정된 제 3 시간 지연 값 및 제 3 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 4 시간 지연 값 및 제 4 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 2 전압 신호를 샘플링 및 저장하여, 제 2 세트의 저장 샘플을 도출하는 단계 - 상기 제 3 및 제 4 시간 지연 값은 하나의 샘플링 클럭 주기보다 큼 - 와,

이전 단계들에서 획득된 상기 제 1 및 제 2 세트의 저장 샘플을 수집하고, 시간 지연 값 및 위상 값에 따라 상기 저장 샘플을 상이한 해상도의 부분으로 분할하는 단계를 포함한다.

일 실시예에서, 상기 제 1 전압 신호를 샘플링 및 저장하는 단계에서, 상기 제 1 및 제 2 시간 지연 값들은 동일하다.

일 실시예에서, 상기 제 2 전압 신호를 샘플링 및 저장하는 단계에서, 상기 제 3 및 제 4 시간 지연 값은 서로 다르다.

유리하게도, 상기 방법은 상기 샘플링된 데이터를 평균화하는 단계를 포함하며, 상기 제 1 및 제 2 전압 신호의 수신, 샘플링 및 저장은 다수 회 반복된다.

일 실시예에서, 상기 방법은 수집되는 샘플링된 데이터로부터 물체의 거리를 결정하는 단계를 포함한다.

다른 실시형태에서, 발명은 병렬로 배열되는 복수의 샘플-앤-홀드 블록을 포함하는 샘플-앤-홀드 어레이를 사용하여 상이한 시간 해상도로 샘플링된 데이터를 수집하는 방법에 관한 것으로서, 각각의 샘플-앤-홀드 블록은 하나 이상의 샘플-앤-홀드 셀을 포함하고, 상기 샘플-앤-홀드 어레이는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상 및 샘플링 주파수와, 샘플링 실현을 위한 적응 가능한 시간 지연을 설정하도록 배치된 클럭 및 타이밍 회로를 더 포함하며, 상기 방법은,

제 1 전압 신호를 수신하는 단계와,

상기 클럭 및 타이밍 회로에 의해 설정된 제 1 샘플링 주파수 값, 제 1 시간 지연 값 및 제 1 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 2 샘플링 주파수 값, 제 2 시간 지연 값 및 제 2 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 1 전압 신호를 샘플링 및 저장하여, 제 1 세트의 저장 샘플을 도출하는 단계와,

획득되는 제 1 세트의 저장 샘플을 수집하는 단계 - 저장 샘플들은 샘플링 주파수 값, 시간 지연 값 및 샘플링 위상 값에 따라 상이한 시간 해상도의 부분으로 분할됨 - 을 포함한다.

본 발명 및 종래 기술에 대해 달성된 장점을 요약하기 위해, 본 발명의 특정 목적 및 잇점이 상기에서 설명되었다. 물론, 반드시 그러한 모든 목적 또는 이점이 본 발명의 임의의 특정 실시예에 따라 달성될 필요는 없다는 것을 이해해야 한다. 따라서, 예를 들어, 당업자는 본 발명이 교시되거나 제안될 수 있는 다른 목적 또는 이점을 반드시 달성하지 않으면서 본원에서 교시 또는 암시된 일 장점 또는 장점들을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다.

본 발명의 상기 및 다른 실시형태는 이후에 설명되는 실시예(들)로부터 명백 해지고 설명될 것이다.

본 발명은 첨부된 도면을 참조하여 예로서 추가로 설명될 것이며, 동일한 도면 부호는 다양한 도면에서 동일한 요소를 나타낸다.
도 1은 전형적인 LIDAR 시스템 구성을 도시한다.
도 2는 LIDAR 시스템에 적용된 본 발명에 따른 샘플-앤-홀드 회로의 실시예를 도시한다.
도 3은 단일 샘플-앤-홀드 블록의 가능한 구현을 도시한다.
도 4는 샘플-앤-홀드 셀의 가능한 구현을 도시한다.
도 5는 다양한 브랜치들에 대한 샘플링 인스턴트들을 갖는 타임 라인을 도시한다.
도 6은 또한 샘플링 주파수가 적응성 인 샘플-앤-홀드 회로의 실시예를 도시한다.
도 7은 샘플링 주파수가 적응성 인 샘플-앤-홀드 회로의 다른 실시예를 도시한다.

예시적인 실시예의 상세한 설명

본 발명은 특정 실시예 및 특정 도면을 참조하여 설명될 것이나, 본 발명은 이에 한정되지 않고 청구항에 의해서만 기술된다.

또한, 상세한 설명 및 청구의 범위에서의 제 1, 제 2 등의 용어는 유사한 요소를 구별하기 위해 사용되고, 시간적으로, 공간적으로, 또는 임의의 다른 방식으로 시퀀스를 설명하기 위해 반드시 사용되는 것은 아니다. 그렇게 사용되는 용어는 적절한 환경 하에서 교환 가능하고, 본 명세서에 기술된 본 발명의 실시예는 본 명세서에 기재되거나 예시된 것 이외의 다른 순서로 동작할 수 있음을 이해해야 한다.

특허 청구 범위에서 사용된 용어 "포함하는"은 이후 열거된 수단에 한정되는 것으로 해석되어서는 안된다는 점에 유의해야 한다. 다른 요소나 단계를 제외하지는 않는다. 따라서 언급된 특징, 정수, 단계 또는 구성 요소의 존재를 명시하는 것으로서 해석되지만 하나 이상의 다른 특징, 정수, 단계 또는 구성 요소 또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 따라서, "수단 A 및 B를 포함하는 장치"라는 표현의 범위는 성분 A 및 B만을 포함하는 장치로 제한되어서는 안된다. 이는 본 발명과 관련하여 장치의 유일한 관련 구성 요소는 A 및 B임을 의미한다.

본 명세서에서 "일 실시예"또는 "실시예"는 본 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳에서 "일 실시예에서"또는 "실시예에서"라는 표현의 출현은 반드시 동일한 실시예를 지칭하는 것이 아니지만, 동일한 실시예를 지칭할 수도 있다. 또한, 특정 특징들, 구조들 또는 특성들은 하나 이상의 실시예들에서 본 개시 내용으로부터 당업자에게 명백한 바와 같이 임의의 적절한 방식으로 결합될 수 있다.

유사하게, 본 발명의 예시적인 실시예의 설명에서, 다양한 발명의 실시형태들 중 하나 이상의 이, 이 돕고 본 발명을 능률화하기 위해 본 발명의 다양한 특징이 단일의 실시예, 도면 또는 설명으로 함께 그룹화되는 경우가 있음을 이해해야 한다. 그러나, 이 개시 방법은 청구된 발명이 각 청구항에 명시 적으로 언급된 것보다 많은 특징을 요구한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구 범위가 반영하는 바와 같이, 진보적인 실시형태는 단일한 전술한 실시 형태의 모든 특징보다 적다. 따라서, 상세한 설명에 이어지는 청구 범위는 상세한 설명에 명백하게 포함되며, 각 청구항은 본 발명의 개별적인 실시예로서 독자적으로 기재된다.

또한, 본 명세서에 설명된 일부 실시예는 다른 실시예에 포함된 일부 특징을 포함하지만 다른 특징을 포함하지는 않지만, 다른 실시예의 특징의 조합은 본 발명의 범위 내에 있고 다른 실시예를 형성하는 것으로 의도되며, 이는 당 업자에게 이해가능한 것이다. 예를 들어, 다음의 청구항들에서, 청구된 실시예들 중 임의의 것이 임의의 조합으로 사용될 수 있다.

본 발명의 특정 특징 또는 실시형태를 설명할 때 특정 용어의 사용은 관련 용어를 가진 발명의 실시형태 또는 특징의 구체적 특성을 포함하도록 제한되는 것으로 여기에서 재정의되고 있음을 암시하는 것으로 받아 들여서는 안된다.

본 명세서에 제공된 설명에서, 다수의 특정 세부 사항이 설명된다. 그러나, 본 발명의 실시예들은 이들 특정 세부 사항 없이도 실시될 수 있음이 이해된다. 다른 예들에서, 잘 알려진 방법, 구조 및 기술은 이 설명의 이해를 모호하게하지 않기 위해 상세하게 도시되지 않았다.

종래 기술에서 마주치게 되는 전술한 제한을 극복하기 위해, 본 발명은 다수의 파라미터를 구성하기 위한 다양한 옵션을 제공하는 샘플-앤-홀드 회로를 제안한다.

제안된 샘플-앤-홀드 회로(100)의 실시예의 블록도가 도 2에 제공된다. 도 2의 특정 및 비 제한적인 경우에, 본 발명의 샘플-앤-홀드 회로는 LIDAR 시스템에 적용된다. 클럭 및 타이밍 회로(109)는 광원(112)으로부터 광 펄스를 시작시키는 트리거 신호를 생성한다. 광 펄스는 대상물에 의해 반사되고, 반사된 광 펄스(121)는 포토다이오드(101)에 의해 검출된다. 포토다이오드와, 피드백 저항기(105)를 갖는 트랜스 임피던스 증폭기와 같은 증폭기(103)는, 반사된 광 펄스를 본 발명의 샘플-앤-홀드 회로(100)에 공급되는 과도 전압 신호로 변환한다. 이는 연산 증폭기(104)의 음의 단자를 통해 행해지며, 도 2에 도시된 실시예에서는 기준 신호로서 일정 전압(106)을 양 단자에서 수신한다. 대안으로서, 이 양극 단자가 접지에 연결될 수 있다. 회로 내의 버퍼(107)는이 아날로그 전압 신호를 복제하고 다수의 서로 다른 샘플-앤-홀드(S/H) 블록(108)을 구동한다. S/H 블록의 최소 수는 2이지만, 도 2에 도시된 비 제한적인 예에서는 4 개의 블록이 사용된다.

도 3은 복수의 S/H- 블록(108)을 포함하는 샘플-앤-홀드 어레이의 실시예를 도시한다. 각각의 S/H- 블록(108)은 하나 이상의 샘플-앤-홀드 셀(130)을 포함한다. 기입 및 판독 동작은 스위칭 블록(140)에 의해 제어되고, 이는 개별적인 셀이 동작하도록 제어한다. 서로 다른 유형의 스위치 구성을 갖는 스위칭 블록(140)을 구현하는 상이한 방식들이 당업자에게 공지되어있다. 셀은 예를 들어 각 요소의 입력 노드(134)를 함께 연결하는 단일 와이어를 통해 입력에 접속될 수 있다. 또 다른 옵션은 이 구조를 멀티플렉서로 구축하는 것이다. 아날로그-디지털 변환기(ADC)(113)는 스위칭 블록(140)을 통해 어레이에 연결될 수 있다. 판독 동안 ADC 출력은 디지털 처리 블록(114)으로 보내진다.

도 4는 개별 S/H 셀(130)의 기능을 도시한다. S/H 셀(130)은 기입 스위치(133) 및 판독 스위치(131) 및 저장 요소(132)를 포함할 수 있으며, 저장 요소는 도 4에서 커패시터로 표현된다. 원칙적으로, 스위치(133)는 S/H- 블록의 입력(134)에서 값이 저장 요소(132)로 샘플링될 때 닫힌다. 저장 요소(132)의 값이 블록 출력(135)으로 판독되면 스위치(131)는 닫히고 스위치(133)는 열린다.

본 발명의 샘플-앤-홀드 회로의 코어 구성 요소는 클럭 및 타이밍 회로(109)이다. 이 회로는 블록(108)의 개별 S/H 셀(130)에 타이밍 신호를 생성하도록 구성된다. 타이밍 신호는 샘플-앤-홀드 블록이 수신된 전압 신호를 샘플링하는 시간을 결정한다. 사용자는 적어도 두 개의 파라미터를 설정하여 샘플링 순간을 결정함으로써 클럭 및 타이밍 회로를 구성할 수 있다. 제 1 파라미터(T_start)는 샘플링 동작을 가능하게하는 지연을 설정하며, 지연은 광 펄스가 시작될 때의 시간(T₀)에 대한 값이다. 제 2 파라미터 T_phase는 실제 샘플링 단계를 설정한다. 이들 파라미터를 적절하게 설정함으로써, 적어도 2 개의 병렬 샘플-앤-홀드 블록으로부터 상이한 해상도를 갖는 샘플 데이터를 얻을 수 있다. 그렇게 얻어진 정보는 다음에, 예를 들어 근거리 필드에서 더 멀리 떨어진 필드에서보다 더 정확한 측정이 달성되는 거리 측정에서 사용될 수 있다.

기입을 위한 타이밍 신호가 어떻게 구성될 수 있는지를 예시하는 예로서, 약간 다른 위상 클럭을 갖는 각각의 S/H 블록(108)과 동시에 샘플링되는 전압 신호를 고려하면, 매우 높은 샘플 속도가 상대적으로 짧은 기간 동안 달성되었다. 제 2 동작에서, 타이밍 신호는 비교적 긴 시간주기가 낮은 샘플 속도로 샘플링될 수 있도록 동일한 위상 클럭을 사용하여 순차적으로 전압 신호를 샘플링하도록 구성된다. 이 두 세트의 샘플 데이터를 결합하여 높은 샘플링 속도가 필요한 부분에서 높은 샘플링 속도로 많은 시간을 커버하는 단일 데이터 세트를 생성할 수 있다. 이 예에서 이 전체 데이터 세트는 두 번의 샘플 실행만으로 수집된다. 샘플 실행은 동일한 구성으로 반복되는 획득 세트를 설명한다.

상기 예에서, 제 1 샘플링 작업에서, 예를 들어, 반사된 신호의 100 회의 수집은 모든 S/H 블록이 위상 클럭의 차이만으로 동시에 샘플링되며 얻어지고, 제 2 샘플링 작업에서 반사된 신호에 대한 100회의 수집은 모든 S/H 블록이 순차적으로 샘플링되어 얻어진다. 전형적인 실시예에서, 디지털 처리 블록(114)은 예를 들어, 노이즈를 줄이기 위해 동일한 데이터의 여러 샘플을 평균 처리한다. 동일한 구성이 단일 샘플 실행을 수행하는 데 사용되므로 필요한 평균을 쉽게 수행할 수 있다.

클럭 및 타이밍 회로의 구성 능력은 더 많은 예를 사용하여 아래의 상세한 설명에서 상세하게 설명된다.

이미 언급된 바와 같이, 최소 셋업에서, 시스템은 각각 버퍼(107) 및 샘플-앤-홀드 블록(108)을 포함하는 2 개의 병렬 브랜치만을 포함한다. 2 개의 브랜치를 갖는 이러한 샘플-앤-홀드 회로가 이제 고려된다. 본 발명의 샘플-앤-홀드 시스템은 사용자가 불필요한 데이터 포인트를 무시하고 프레임 레이트를 향상시키도록 시스템을 구성할 수 있도록 구현된다. 클럭 및 타이밍 회로는 사용자 설정 지연 및 위상을 제 1 샘플-앤-홀드 블록으로 전달하고, 각각의 인가된 신호에 대해(즉, 각각의 샘플 런에 대해) 제 2 샘플-앤-홀드 블록에 상이한 지연 및 위상을 전달하도록 구성된다. 이러한 방식으로, 특정 데이터 부분이 다른 데이터 부분보다 다른 해상도를 갖는 샘플링된 데이터 세트를 갖는 것이 가능해진다.

2 개의 병렬 브랜치들을 갖는 샘플-홀드 회로는 다음과 같이 동작하도록 구성될 수 있다:

1. 송신된 신호가 시간 T_L1에서 시작된 후, 수신된 신호의 진폭이 샘플링되어 다음과 같이 2 개의 샘플-앤-홀드 블록에 동시에 저장된다:

a. SH0 샘플 시간 = T_L1 + m * SP; 여기서 m = 0,1,2 ... .M_part, M_part = N_full/2

b. SH1 샘플 시간 = T_L1 + 1 * SP/2 + m * SP = T_L1 +(2m + 1) * SP/2

c. 셀(130)에 저장된 신호를 A/D 컨버터(113)에 인가.

2. 제 2 송신 신호가 시간 T_L2에서 론치된 후, 수신된 신호 진폭이 샘플링되어 다음과 같이 2 개의 샘플-앤-홀드 블록에 동시에 저장된다. T_L2는 반드시 T_L1 + SP * M_part와 같을 필요는 없다. 실제로 약간의 지연이 있을 수 있다.

a. SH0 샘플 시간 = T_L2 + 1 * del + m * SP, 여기서 m = 0,1,2 ... .M_part 및 del = SP * M_part

b. SH1 샘플 시간 = T_L2 + 2 * del + m * SP

c. 셀(130)에 저장된 신호를 A/D 컨버터(113)에 인가.

제 1 샘플 실행에서 얻은 샘플은 최고 해상도(= SP/2)를 갖는다. 이것은 회로에서 병렬 분기의 존재를 이용함으로써 달성된다. 제 2 실행에서 얻은 샘플은 절반의 해상도(= SP)를 갖는다. 따라서, 제 2 범위의 해상도가 제 1 범위와 비교하여 절반인 2 개의 범위를 얻는다.

이전에 이미 언급한 바와 같이, 바람직한 실시예에서, 평균화 단계가 수행되며, 상기 두 단계가 여러 번 반복된다.

이제 다른 예가 고려된다. 일반적인 LIDAR 응용예는 검출기에 가까운 물체에 대해서는 매우 좋은 거리 해상도를 필요로할 수 있지만 검출기로부터 중간 및 먼 거리에 있는 물체에는 더 낮은 해상도가 필요할 수 있다. 이 예에서 고려된 검출기는 N_full과 동일한 총 샘플-앤-홀드 셀(130)을 갖는 4 개의 S/H 블록(108)을 갖는다. 각 S/H- 블록은 M_part 개의 셀을 포함한다. 샘플 앤 홀드 회로는 다음과 같이 데이터를 수집하도록 구성할 수 있다.

1. 시간 T_L1에서 제 1 광 펄스가 론칭된 후, 반사된 신호의 진폭이 샘플링되어 다음과 같이 네 개의 샘플-앤-홀드 블록에 동시에 저장된다.

a. SH0 샘플 시간 = T_L1 + m * SP; 여기서 m = 0,1,2 ... .M_part, M_part = N_full/4

b. SH1 샘플 시간 = T_L1 + 1 * SP/4 + m * SP = T_L1 +(4m + 1) * SP/4

c. SH2 샘플 시간 = T_L1 + 2 * SP/4 + m * SP = T_L1 +(4m + 2) * SP/4

d. SH3 샘플 시간 = T_L1 + 3 * SP/4 + m * SP = T_L1 +(4m + 3) * SP/4

e. 모든 셀(130)을 A/D 컨버터(113)로 판독.

2. 시간 T_L2 = T_L1 + SP * M_part에서 두 번째 광 펄스가 시작된 후 반사된 신호 진폭이 샘플링되어 다음과 같이 네 개의 샘플-앤-홀드 블록에 동시에 저장된다.

a. SH0 샘플 시간 = T_L2 + 1 * del + m * SP, 여기서 m = 0,1,2 ... .M_part 및 del = SP * M_part

b. SH1 샘플 시간 = T_L2 + 1 * del + SP/2 + m * SP

c. SH2 샘플 시간 = T_L2 + 2 * del + m * SP

d. SH3 샘플 시간 = T_L2 + 3 * del + m * SP

e. A/D 컨버터(113) 로의 판독

3. 1 단계와 2 단계는 신호 평균화를 위해 여러 번 반복될 수 있다.

4. 수집된 데이터를 이제 결합하여 때때로 샘플링된 신호와 동등한 데이터 세트를 생성할 수 있다.

a. 근거리 범위(0 ~ 1 * del): T₀ + m * SP/4; m = 0,1,2, ..., 4 * M_part

b. 중간 범위(1 * del ~ 2 * del): T₀ + m * SP/2; m = 0,1,2, ..., 2 * M_part

c. 원거리 범위(2 * del ~ 4 * del): T₀ + m * SP; m = 0,1,2, ..., 2 * M_part

여기서 T₀는 다른 실행에서 데이터를 결합하는 데 사용된 기준 시점을 나타낸다. 보다 일반적으로는 펄스가 시작된 시간과 동일한 시점이며 고정 오프셋을 고려해야 한다. 이 예에서 T₀는 T_L1과 같다.

이 예에서, 근거리 범위에 대해 풀 해상도, 중간 범위에 절반 해상도 및 원거리 범위에 대해 1/4 해상도가 제공된다. 물체가 멀리 있을 때 풀 해상도가 필요하지 않으므로 대부분의 응용예에 적합한다. 또한, 수집되는 데이터가 더 적기 때문에, 프레임 속도는 종래의 방식에서 요구되는 것보다 2배 빠르다. 즉, 4회가 아닌 2회의 샘플 런만이 필요하다. 이 구현예에서, 복수의 샘플-앤-홀드 블록(108)의 샘플-앤-홀드 블록(i)은 다음에 의해 정의된 시간에 샘플링한다:

SHi 샘플 시간 = T_L + Δt_start,i + Δt_phase,i + m * SP

여기에서 Δt_phase,i는 J * SP/K로 정의되며 J와 K는 모두 상수이고 Δt_start,i는 인덱스 i를 갖는 샘플 앤 홀드 블록에 적용되는 지연을 나타낸다. 따라서 클럭 및 타이밍 회로(109)에서 파라미터 Δt_start,i 및 Δt_phase,i를 적절히 설정하면 이를 달성하는 데 충분한다.

도 5는 N_full = 16의 수를 갖는 이전의 예를 도시한다. 최상위 타임 라인은 샘플링주기 SP를 나타낸다. 중앙의 그림은 첫 번째 샘플 실행의 샘플링 순간을 보여준다. 이 샘플 런에서 첫 번째 샘플링은 t = T_L1에서 발생하고, 그 샘플은 SH0- 블록, 등으로 판독된다. 도 5 하단의 그림은 두 번째 샘플 실행과 샘플을 읽는 샘플링 블록을 나타낸다.

지금까지 제안된 실시예들은 사용자가 각각의 샘플 실행 중에 각 샘플-앤-홀드 블록(108)에 대한 파라미터 Δt_start,i 및 Δt_phase,i를 정의할 수 있게 한다. 이를 통해 각 거리 범위에 대해 원하는 만큼 해상도를 구성할 수 있다. 예를 들어 사용자는 모든 거리에서 최소 해상도를 선택하여 최대 프레임 속도로 시스템을 구성할 수 있다. 물체가 감지되면 물체 거리에서 최대 해상도와, 프레임 레이트 유지를 위해 모든 다른 곳에서 최소 해상도로 구성될 수 있다.

부가적으로, 본 발명의 해결책은 평균화를 위해 획득된 샘플의 수를 각 거리에 대해 최적화할 수 있게 한다. 예를 들어, 검출기에 근접한 물체는 더 큰 진폭 반사를 가지므로, 적절한 SNR을 달성하기 위해 획득해야 하는 시료가 더 적다. 따라서 위의 1 단계에서 수집한 샘플을 프레임 속도를 향상시키기 위해 100 대신 50 샘플을 축적하도록 설정할 수 있다. 이것은 중간 및 원거리에서 수집된 샘플 수에는 영향을 미치지 않는다. 이는 근거리, 중간 및 원거리 범위의 데이터가 동일한 획득에서 수집되는 기존 구현과는 대조적이므로 각 범위에 대해 다른 수의 샘플을 가질 수 없다. 사실. 2 단계의 샘플 수를 150으로 늘려 장거리에서의 감도를 더욱 향상시킬 수 있다. 이미 언급 된 도 1은 검출 시스템(200)으로부터 상이한 거리에 있는 물체들이 존재하는 전형적인 상황을 도시한다.

각각의 광 펄스 이후에 각 샘플-앤-홀드 블록(108)에 대해 사용된 파라미터 Δt_start 및 Δt_phase를 제외하고, 사용된 광 펄스의 수(L) 및 각각의 광 펄스에 대해 데이터 수집 과정을 반복한 횟수(A(x))를 표시함으로써 구성을 추가로 규정할 수 있다:

Δt_start(1,1) = 제 1 광 펄스 후의 첫 번째 블록(108)에 대한 시작 시간

Δt_phase(1,1) = 제 1 광 펄스 이후 첫 번째 블록(108)에 사용된 클럭 위상을 정의한다

Δt_start(2,1) = 제 1 광 펄스 이후의 제 2 블록(108)에 대한 시작 시간

Δt_phase(2,1) = 제 1 광 펄스 이후의 제 2 블록(108)에 대해 사용된 클럭 위상을 규정한다

Δt_start(3,1) = 제 1 광 펄스 이후의 제 3 블록(108)에 대한 시작 시간

Δt_phase(3,1) = 제 1 광 펄스 후의 제 3 블록(108)에 대해 사용된 클럭 위상을 규정한다

Δt_start(4,1) = 제 1 광 펄스 이후의 제 4 블록(108)에 대한 시작 시간

Δt_phase(4,1) = 제 1 광 펄스 이후의 제 4 블록(108)에 대해 사용된 클럭 위상을 규정한다

Δt_start(1,2) = 제 2 광 펄스 후의 제 1 블록(108)에 대한 시작 시간

Δt_phase(1,2) = 제 2 광 펄스 후의 제 1 블록(108)에 대해 사용된 클럭 위상을 규정한다

Δt_start(2,2) = 제 2 광 펄스 이후의 제 2 블록(108)에 대한 시작 시간

Δt_phase(2,2) = 제 2 광 펄스 이후의 제 2 블록(108)에 대해 사용된 클럭 위상을 규정한다

... 등등 사용된 각 광 펄스에 대해서도 마찬가지이다.

이 파라미터들을 조정함으로써 사용자는 광 펄스 이후의 모든 시간 동안 유효 샘플 속도를 변경할 수 있다. 예를 들어, 사용자가 센서 근처의 물체에 대해 매우 높은 해상도를 원할 경우, 시스템은 상기 도 5에서 설명한 바와 같이 구성될 수 있다. 이 구성은 가까운 물체에 해당하는 기간 동안 최대 해상도를 제공하고 멀리 있는 물체에 대해서는 프레임 속도를 최적화하기 위해 더 낮은 해상도를 제공한다.

다른 예로서, 사용자가 비행 시간 T_obj에 대응하는 거리에 관심 대상이 있음을 알고 있다면, 매우 높은 프레임 속도로 관심 대상의 고해상도 스캔을 제공하기 위해 샘플-앤-홀드 회로가 다음과 같이 구성될 수 있다 :

● L = 1, 즉 단일 광 펄스

● Δt_start(1,1) = Δt_start(1,2) = Δt_start(1,3) = Δt_start(1,4) = Tobj

● Δt_phase(1,1) = 0, Δt_phase(1,2) = SP/4, Δt_phase(1,3) = 2 * SP/4, Δt_phase(1,4) = 3 * SP/4

● A(1) = 100

추가의 예가 다음일 수 있다. 사용자는 노이즈를 줄이기 위해 센서에서 멀리 떨어진 물체에 대해 많은 양의 평균을 제공하도록 시스템을 구성할 수 있다. 소량의 평균화는 프레임 속도를 최적화하기 위해 리턴 신호가 강한 센서 근처의 물체에 사용될 수 있다.

● L = 4, 네 개의 광 펄스

● Δt_start(1,1) = 0, Δt_start(1,2) = 10, Δt_start(1,3) = 20, Δt_start(1,4) = 30

● Δt_phase(1,1) = Δt_phase(1,2) = Δt_phase(1,3) = Δt_phase(1,4) = 0

● A(1) = 20, A(2) = 40, A(3) = 80, A(4) = 200

다른 많은 구성이 가능하다는 것이 명백하다.

구성은 각각의 광 펄스 동안 각 S/H 블록에 대해 사용된 파라미터 Δt_start, Δt_phase에 의해 정의된다. 또한 각 섹션에 대해 사용된 평균을 모델링하기 위해 각 광 펄스에 대해 이 프로세스가 반복되는 횟수를 정의할 수 있다. 이는 작동 중에 사용자가 구성할 수 있다. 사용자가 서로 상이한 장면들에 맞게 시스템을 최적화할 수 있다.

LIDAR 시스템에 다시 적용되는 샘플-앤-홀드 회로의 다른 실시예에서, 채널들중 하나(예를 들어, 입력 TIA 또는 버퍼들(107) 중 하나)는 펄스 위치를 위한 적분기로서 구성된다. 적분기 기반 아날로그 프론트 엔드(AFE)는 잠재적으로 더 높은 유효 트랜스 임피던스를 가질 수 있다. 적분기 커패시터의 잡음은 단지 일정한 오프셋(ktC)으로 보여 지므로 시간 잡음 성능을 저하시키지 않는다.

입력단에서 수신된 짧은 광 펄스는 적분기 출력에 전압 계단으로서 나타난다. 이 출력 단계는 적분기 출력의 저해상도 샘플로 감지할 수 있다. 따라서 적분기 기반의 아날로그 프런트 엔드는 샘플링 순간 사이에 있는 경우에도 짧은 펄스를 감지하는 수단을 제공한다. 따라서 샘플링 속도 요구 사항을 완화할 수 있다. 일단 펄스의 위치가 대략적으로 식별되면, 높은 샘플 속도이지만 짧은 메모리 샘플러는 정확한 피크 위치를 허용하기 위해 트레이스를 "국지적으로" 샘플링한다.

적분 증폭기에 대한 하나의 문제점은 큰 신호가 증폭기 출력을 포화시키고 다른 신호가 검출되는 것을 방지할 수 있다는 것이다. 다른 실시예에서, 적분기는 시간에 걸쳐 출력을 0으로 되 돌리는 소량의 선형 피드백으로 만들어 질 수 있다. 이 구성은 큰 신호가 증폭기 출력을 포화시키는 것을 방지하고 큰 근거리 신호가 있을 때 신호 검출을 개선하는 데 도움이 된다.

또 다른 예는 다음 일 수 있다. 사용자는 센서 근처의 물체에 대해 중간 정도의 높은 프레임 속도를 제공하고 센서의 중간 및 먼 물체에 대해서는 낮은 해상도를 제공하도록 시스템을 구성할 수 있다.

● L = 1, 단일 광 펄스

● Δt_start(1,1) = 0, Δt_start(2,1) = 0, Δt_start(3,1) = 10, Δt_start(4,1) = 20

● Δt_phase(1,1) = 0, Δt_phase(2,1) = SP/2, Δt_phase(3,1) = 0, Δt_phase(4,1) = 0

● A(1) = 50

또 다른 실시예에서, 샘플-앤-홀드 회로의 클럭 및 타이밍 발생기(109)는 각각의 샘플-앤-홀드 블록에 대한 시간 지연 Δt_start 및 위상 Δt_phase뿐만 아니라 샘플링 주파수 역시 적응시킬 수 있다. 샘플-앤-홀드 회로의 그러한 실시예의기법이 도 6에 도시된다. 이 실시예에서, 다중 주파수 클럭 소스(115)는 타이밍 블록(109)에 의한 사용을 위해 다수의 클럭 주파수를 제공한다. 클럭 소스(115)는 가변 주파수를 갖는 다수의 클럭 소스로서, 또는 소정 범위의 클럭 주파수들을 생성하는데 사용되는 다수의 주파수 디바이더를 갖춘 단일 클럭 소스로서 구현될 수 있다.

파라미터로서 주파수를 갖는 것은 샘플-앤-홀드 회로를 사용하기 위한 추가 옵션을 열어 준다. 첫 번째 예로서 최소 2 개의 병렬 브랜치((널 0'및 '채널 1')가 있는 샘플 앤 홀드 회로를 생각해보자. 총 셀 수는 여전히 N_full 이다. 채널 0에서 M_part 개의 샘플은 적절하게 설정된 파라미터를 사용하여, f_samp = 1/SP로, 각 SP 초마다 얻는다.

T_L1 + m * SP; 여기서 m = 0,1,2 ... .M_part, M_part = N_full/2

샘플들은 N_full x SP/2 초의 시간 간격을 커버한다.

채널 1에서도, 예를 들어, 2 개의 샘플 사이의 2 * SP로, 즉, 사용된 샘플링 주파수의 절반에서, M_part 개의 샘플이 얻어지진다.

T_L1 + N_full × SP/2 + m * 2 * SP; 여기서 m = 0,1,2 ... .M_part, M_part = N_full/2

채널 1의 샘플에 의해 커버되는 시간 간격은 N × SP 초이다.

이 예에서 채널 1에 대해 Δt_start = T_L1 + N_full x SP/2 및 Δt_phase = 2SP를 설정해야 한다. 또한 샘플링 주파수는 채널 0의 경우 1/SP로 설정되고 채널 1의 경우 1/(2 * SP)로 설정된다.

따라서 두 채널의 샘플은 N_full x SP x 3/2와 같은 총 시간 간격을 커버한다.

샘플들은 다음에 A/D 컨버터(113)에 판독된다.

그 후 이 접근법은 근거리 범위(0 ~ N_full x SP/2)와 중간 범위(N_full x SP/2 ~ N_full x SP x 3/2)를 구별할 수 있게 한다. 이 예는 샘플링 주파수가 조절될 수 있는 샘플-앤-홀드 회로의 실시예에서, 단일 실행으로도 상이한 해상도로 결과를 유도하는 데이터를 수집할 수 있음을 나타낸다. 또한, 이은 이시예는 주어진 샘플 수의 셀에 대해 보다 긴 유효 범위를 제공하는 더 긴 시간주기 동안 출력을 샘플링할 수 있음을 설명한다.

예시적인 구현이 도 6에 도시된다. 블록(115)은 상이한 주파수를 갖는 다수의 클럭을 제공한다. 각 브랜치는 클럭 소스 중 하나를 사용하도록 구성되어 각 브랜치에 대해 서로 다른 클럭 주파수를 선택할 수 있다. 이 구성에서 각 브랜치에서 사용된 시간 지연 Δt_phase 및 Δt_start는 해당 브랜치가 사용하는 클럭 주파수에서 파생되어야 한다. 각 브랜치의 Δt_start는 해당 브랜치에서 사용되는 클럭주기의 짝수 배가 되가 도므로 브랜치간에 데이터에 간격이 있을 수 있다. 이는 데이터 세트가 겹치도록 Δt_start를 설정하여 관리될 수 있다. 이렇게하면 수집된 데이터에 차이가 없음을 확인할 수 있다.

또 다른 구현 예가 도로 이 도시되어 있는데, 여기서 단일 소스 클럭이 사용되고 주파수 디바이더는 각 브랜치에 대해 사용되는 클럭 주파수를 변경한다.

본 발명은 도면 및 전술한 설명에서 상세하게 도시되고 설명되었지만, 그러한 예시 및 설명은 예시 적이거나 예시적인 것으로 고려되어야 하며 제한적이지는 않다. 전술한 설명은 본 발명의 특정 실시예를 상술한다. 그러나, 전술한 내용이 본문에 얼마나 상세하게 나타나 있더라도, 본 발명은 많은 방법으로 실시될 수 있음을 이해할 것이다. 본 발명은 개시된 실시예들에 한정되지 않는다.

개시된 실시 형태에 대한 다른 변형은 도면, 개시 및 첨부된 청구항의 연구로부터 청구된 발명을 실시하는 당업자에 의해 이해되고 영향을받을 수 있다. 청구 범위에서, "포함한다"라는 단어는 다른 요소 또는 단계를 배제하지 않으며, 부정된 조항 "a"또는 "an"은 복수를 배제하지 않는다. 단일 프로세서 또는 다른 유닛은 청구 범위에 언급된 여러 항목의 기능을 수행할 수 있다. 특정 측정 값이 서로 다른 종속 항에서 인용된다는 단순한 사실만으로 이 측정 값의 조합을 활용할 수 없다는 것을 의미하지는 않습니다. 컴퓨터 프로그램은 다른 저장 장치와 함께 또는 다른 하드웨어의 일부로서 제공되는 광학 저장 매체 또는 고체 상태 매체와 같은 적절한 매체 상에 저장/분배될 수 있지만, 인터넷 또는 다른 형태로 배포될 수 있다. 다른 유선 또는 무선 통신 시스템. 청구 범위 내의 모든 참조 부호는 범위를 제한하는 것으로 해석되어서는 안된다.

Claims (14)

1. 병렬로 배열되는 복수의 샘플-앤-홀드 브랜치를 포함하는 샘플-앤-홀드 회로에 있어서, 각각의 샘플-앤-홀드 브랜치는 하나 이상의 샘플-앤-홀드 셀을 포함하는 샘플-앤-홀드 블록 및 버퍼를 포함하고, 상기 샘플-앤-홀드 회로는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상과, 샘플링 실현을 위한 적응가능한 시간 지연을 설정하도록 배열되는 클럭 및 타이밍 회로를 더 포함하고, 적어도 하나의 샘플-앤-홀드 블록의 시간 지연은 1 샘플링 클럭 주기보다 큰 값으로 설정될 수 있는
   샘플-앤-홀드 회로.
2. 제 1 항에 있어서, 상기 클럭 및 타이밍 회로는 또한 상기 복수의 샘플-앤-홀드 브랜치 중 각각의 샘플-앤-홀드 브랜치의 상기 샘플-앤-홀드 블록에 인가된 샘플링 주파수를 적응시키도록 구성되는 것을 특징으로 하는 샘플-앤-홀드 회로.
3. 제 1 항에 있어서, 상기 클럭 및 타이밍 회로는 상기 시간 지연 및 상기 샘플링 위상을 사용하여 수행될 다수의 반복을 설정하기 위해 배치되는 것을 특징으로 하는 샘플-앤-홀드 회로.
4. 제 1 항에 있어서, 상기 클럭 및 타이밍 회로는 상기 샘플-앤-홀드 회로에 인가되는 다수의 입력 신호를 설정하기 위해 배치되는 것을 특징으로 하는 샘플-앤-홀드 회로.
5. 제 1 항에 있어서, 상기 샘플-앤-홀드 셀의 판독 및 기입 동작을 제어하기 위한 스위칭 블록을 포함하는 것을 특징으로 하는 샘플-앤-홀드 회로.
6. 제 1 항에 있어서, 각각의 샘플-앤-홀드 셀은 기입 스위치, 판독 스위치 및 저장 요소를 포함하는 것을 특징으로 하는 샘플-앤-홀드 회로.
7. 포토다이오드, 증폭기, 및 제 1 항에 따른 샘플-앤-홀드 회로를 포함하는 광 검출 및 측량 시스템.
8. 제 7 항에 있어서, 상기 샘플-앤-홀드 블록들에 의해 출력된 샘플들의 평균화를 수행하도록 배치된 디지털 처리 블록을 포함하는 것을 특징으로 하는 광 검출 및 측량 시스템.
9. 병렬로 배열되는 복수의 샘플-앤-홀드 블록을 포함하는 샘플-앤-홀드 어레이를 사용하여 상이한 시간 해상도로 샘플링된 데이터를 수집하는 방법에 있어서, 각각의 샘플-앤-홀드 블록은 하나 이상의 샘플-앤-홀드 셀을 포함하고, 상기 샘플-앤-홀드 어레이는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상과 샘플링 실현을 위한 적응 가능한 시간 지연을 설정하도록 배치된 클럭 및 타이밍 회로를 더 포함하며, 상기 방법은,
   제 1 전압 신호를 수신하는 단계와,
   상기 클럭 및 타이밍 회로에 의해 설정된 제 1 시간 지연 값 및 제 1 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 2 시간 지연 값 및 제 2 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 1 전압 신호를 샘플링 및 저장하여, 제 1 세트의 저장 샘플을 도출하는 단계와,
   제 2 전압 신호를 수신하는 단계와,
   상기 클럭 및 타이밍 회로에 의해 설정된 제 3 시간 지연 값 및 제 3 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 4 시간 지연 값 및 제 4 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 2 전압 신호를 샘플링 및 저장하여, 제 2 세트의 저장 샘플을 도출하는 단계 - 상기 제 3 및 제 4 시간 지연 값은 하나의 샘플링 클럭 주기보다 큼 - 와,
   이전 단계들에서 획득된 상기 제 1 및 제 2 세트의 저장 샘플을 수집하고, 시간 지연 값 및 위상 값에 따라 상기 저장 샘플을 상이한 해상도의 부분으로 분할하는 단계를 포함하는 샘플링된 데이터 수집 방법.
10. 제 9 항에 있어서, 상기 제 1 전압 신호를 샘플링 및 저장하는 단계에서, 상기 제 1 및 제 2 시간 지연 값들은 동일함을 특징으로 하는 샘플링된 데이터 수집 방법.
11. 제 9 항에 있어서, 상기 제 2 전압 신호를 샘플링 및 저장하는 단계에서, 상기 제 3 및 제 4 시간 지연 값은 서로 다른 것을 특징으로 하는 샘플링된 데이터 수집 방법.
12. 제 9 항에 있어서, 상기 샘플링된 데이터를 평균화하는 단계를 포함하며, 상기 제 1 및 제 2 전압 신호의 수신, 샘플링 및 저장은 다수 회 반복되는, 샘플링된 데이터 수집 방법.
13. 제 9 항에 있어서, 수집되는 샘플링된 데이터로부터 물체의 거리를 결정하는 단계를 포함하는 것을 특징으로 하는 샘플링된 데이터 수집 방법.
14. 병렬로 배열되는 복수의 샘플-앤-홀드 블록을 포함하는 샘플-앤-홀드 어레이를 사용하여 상이한 시간 해상도로 샘플링된 데이터를 수집하는 방법에 있어서, 각각의 샘플-앤-홀드 블록은 하나 이상의 샘플-앤-홀드 셀을 포함하고, 상기 샘플-앤-홀드 어레이는 각각의 샘플-앤-홀드 블록에 대한 샘플링 위상 및 샘플링 주파수와, 샘플링 실현을 위한 적응 가능한 시간 지연을 설정하도록 배치된 클럭 및 타이밍 회로를 더 포함하며, 상기 방법은,
    제 1 전압 신호를 수신하는 단계와,
    상기 클럭 및 타이밍 회로에 의해 설정된 제 1 샘플링 주파수 값,제 1 시간 지연 값 및 제 1 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 1 샘플-앤-홀드 블록에, 그리고, 상기 클럭 및 타이밍 회로에 의해 설정된 제 2 샘플링 주파수 값, 제 2 시간 지연 값 및 제 2 위상 값을 이용하여 상기 복수의 샘플-앤-홀드 블록 중 제 2 샘플-앤-홀드 블록에, 상기 제 1 전압 신호를 샘플링 및 저장하여, 제 1 세트의 저장 샘플을 도출하는 단계와,
    획득되는 제 1 세트의 저장 샘플을 수집하는 단계 - 저장 샘플들은 샘플링 주파수 값, 시간 지연 값 및 샘플링 위상 값에 따라 상이한 시간 해상도의 부분으로 분할됨 - 을 포함하는 샘플링된 데이터 수집 방법.

Images