KR20190014224A - 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20190014224A
KR20190014224A KR1020170096434A KR20170096434A KR20190014224A KR 20190014224 A KR20190014224 A KR 20190014224A KR 1020170096434 A KR1020170096434 A KR 1020170096434A KR 20170096434 A KR20170096434 A KR 20170096434A KR 20190014224 A KR20190014224 A KR 20190014224A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
focus
images
focus offset
Prior art date
Application number
KR1020170096434A
Other languages
English (en)
Other versions
KR102368435B1 (ko
Inventor
안정호
오재만
이성실
양유신
임동철
조형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170096434A priority Critical patent/KR102368435B1/ko
Priority to US15/959,347 priority patent/US10393672B2/en
Priority to JP2018137334A priority patent/JP7201354B2/ja
Priority to CN201810843480.6A priority patent/CN109309021B/zh
Publication of KR20190014224A publication Critical patent/KR20190014224A/ko
Application granted granted Critical
Publication of KR102368435B1 publication Critical patent/KR102368435B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95692—Patterns showing hole parts, e.g. honeycomb filtering structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications
    • G02B21/002—Scanning microscopes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/263—Contrast, resolution or power of penetration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

본 발명은 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 기판을 지지 및 이동시키는 지지부, 상기 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지들을 이용하여 상기 기판 상의 패턴의 결함을 검출하는 광학 장치, 상기 패턴은 상기 기판의 상면에 수직한 방향으로 연장하는 개구부를 구비하는 제1 패턴, 및 서로 다른 높이의 상면들을 구비하는 제2 패턴을 포함하고, 상기 기판으로 조사되는 입사광의 포커스 위치를 조절하는 포커스 조정부 및 상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 획득된 상기 제2 패턴의 상기 상면들의 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하도록 구성되는 이미지 처리 시스템을 포함하는 기판 검사 장치를 제공한다.

Description

기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법{Substrate inspection apparatus, method of inspecting substrate, and method of manufacturing semiconductor device using the same}
본 발명은 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 기판 상의 패턴의 결함을 검출할 수 있는 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 공정이 미세화 및 복잡화됨에 따라, 반도체 소자에 생성된 결함을 검사하는 것이 필수적이다. 반도체 기판 상의 결함을 검출함으로써, 반도체 소자의 신뢰성을 향상시키고, 공정 수율을 높일 수 있다. 이 때, 반도체 기판 상의 결함은 광(optic)을 이용하여 검사할 수 있다.
본원 발명이 해결하고자 하는 일 과제는 검출력이 향상된 기판 검사 장치 및 이를 이용한 기판 검사 방법을 제공하는데 있다.
본원 발명이 해결하고자 하는 다른 과제는 생산성 및 품질 안정성이 향상된 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 실시예들에 따른 기판 검사 장치는 기판을 지지 및 이동시키는 지지부; 상기 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지들을 이용하여 상기 기판 상의 패턴의 결함을 검출하는 광학 장치, 상기 패턴은 상기 기판의 상면에 수직한 방향으로 연장하는 개구부를 구비하는 제1 패턴, 및 서로 다른 높이의 상면들을 구비하는 제2 패턴을 포함하고; 상기 기판으로 조사되는 입사광의 포커스 위치를 조절하는 포커스 조정부; 및 상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 획득된 상기 제2 패턴의 상기 상면들의 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하도록 구성되는 이미지 처리 시스템을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 실시예들에 따른 기판 검사 방법은 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지를 이용하여 상기 기판 상의 패턴의 결함을 검출하는 것, 상기 패턴은 상기 기판의 상면에 수직한 방향으로 연장하는 개구부를 구비하는 제1 패턴, 및 서로 다른 높이의 상면들을 구비하는 제2 패턴을 포함하고; 및 상기 결함의 검출 전에, 상기 기판 상의 패턴의 결함을 검출하는 동안 상기 기판으로 조사되는 입사광의 포커스 위치를 결정하기 위한 최적의 포커스 오프셋 선정 작업을 수행하는 것을 포함하되, 상기 최적의 포커스 오프셋 선정 작업을 수행하는 것은: 상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 상기 제2 패턴의 상기 상면들의 포커스 오프셋 이미지들을 획득하는 것; 및 상기 포커스 오프셋 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하는 것을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 소자의 제조 방법은 기판 상에 예비 박막 구조체를 형성하는 것; 상기 예비 박막 구조체를 패터닝하여 계단 구조의 말단부들을 갖는 박막 구조체를 형성하는 것; 상기 박막 구조체를 관통하여 상기 기판을 노출하는 수직 홀들을 형성하는 것; 및 기판 검사 공정을 수행하는 것을 포함하되, 상기 기판 검사 공정을 수행하는 것은: 상기 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지를 이용하여 상기 수직 홀들의 패턴 불량을 검출하는 것; 및 상기 수직 홀들의 패턴 불량의 검출 전에, 상기 기판으로 조사되는 입사광의 포커스 위치를 결정하기 위한 최적의 포커스 오프셋 선정 작업을 수행하는 것을 포함하되, 상기 최적의 포커스 오프셋 선정 작업을 수행하는 것은: 상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 상기 말단부들의 상면들의 포커스 오프셋 이미지들을 획득하는 것; 및 상기 포커스 오프셋 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하는 것을 포함한다.
본 발명의 실시예들에 따르면, 기판 검사 장치는 기판 상에 형성된 단차 구조 또는 계단 구조의 상면들의 이미지를 이용하여 검출하고자 하는 결함의 수직적 높이에 따른 포커스 오프셋 최적값을 용이하게 산출할 수 있다. 이에 따라, 기판 검사 시간이 단축되어 고종횡비를 갖는 패턴의 불량 여부를 효과적으로 검출할 수 있다. 결과적으로, 결함의 검출력이 증대된 기판 검사 장치를 제공할 수 있다.
본 발명의 실시예에 따른 기판 검사 방법을 이용하여 반도체 소자를 제조하는 경우, 최적의 포커스 오프셋을 용이하게 선정할 수 있으므로 기판 검사 공정 시간이 단축되어 반도체 소자의 패턴 불량을 효과적으로 모니터링 할 수 있다. 그 결과, 반도체 소자 제조의 생산성 및 품질 안정성이 증대될 수 있다.
도 1은 본 발명의 실시예들에 따른 기판 검사 장치의 블록도이다.
도 2는 도 1의 기판 검사 장치를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 기판 검사 방법을 설명하기 위한 순서도이다.
도 4a는 도 3의 단계 S20을 구체적으로 나타내는 순서도이다.
도 4b는 도 3의 단계 S30을 구체적으로 나타내는 순서도이다.
도 5는 검사 대상인 기판을 설명하기 위한 사시도이다. 도 6은 최적의 포커스 오프셋 선정 작업을 설명하기 위한 도면이다.
도 7은 도 5의 기판에 대해 획득한 포커스 오프셋 이미지를 나타내는 도면이다.
도 8은 포커스 오프셋 이미지에서 비교 영역을 선정하는 방법을 설명하기 위한 도면이다.
도 9는 포커스 위치 별로 획득한 포커스 오프셋 이미지들을 나타내는 도면이다.
도 10은 도 9의 비교 이미지들에 상응하는 포커스 오프셋 값들에 대한 이미지 콘트라스트를 도시한 그래프이다.
도 11은 결함 검출 작업을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예들에 따른 기판 검사 방법을 이용하여 획득된 개구부들의 패턴 불량을 도시하는 SEM 이미지들이다.
도 13은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 14는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 평면도이다.
도 15 내지 도 21은 도 14의 I-I' 선에 대응하는 단면도들이다.
이하 도면들을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 실시예들에 따른 기판 검사 장치의 블록도이다. 도 2는 도 1의 기판 검사 장치를 개략적으로 나타내는 도면이다.
도 1 및 도 2를 참조하면, 기판 검사 장치(10)는 기판(100)으로 입사광(L1)을 제공하고, 기판(100)으로부터 반사되는 반사광(L2)을 수광하여 획득된 이미지를 이용하여 기판(100)의 결함을 검출하는 광학 검사 장치일 수 있다. 예컨대, 기판 검사 장치(10)는 명시야(Bright Field) 조명계 검사 장치, 암시야(Dark Field) 조명계 검사 장치, 또는 레이저 스캔 검사 장치를 포함할 수 있다. 검사 대상인 기판(100)은 웨이퍼와 같은 반도체 기판을 포함할 수 있으며, 반도체 기판 상에는 반도체 소자를 구성하는 다양한 형태의 패턴들이 형성될 수 있다. 상기 패턴들은 홀(hole), 홈(home), 트렌치(trench), 및/또는 라인 앤드 스페이스(line and space) 패턴과 같은 3차원 구조물들을 포함할 수 있다. 이와 달리, 기판(100)은 유리 기판일 수 있으나, 이에 제한되지 않는다. 본 발명의 실시예들에 따른 기판 검사 장치(10)는 반도체 패키지, 반도체 칩, 디스플레이 패널 등 3차원적인 검사가 요구되는 다양한 반도체 장치들의 결함의 검출을 위해 사용될 수 있다. 이하, 검사 대상인 기판(100)은 반도체 소자를 구성하는 패턴들이 형성된 반도체 기판을 포함하는 개념으로 설명한다.
일 실시예에 따르면, 기판 검사 장치(10)는 지지부(200), 광학 장치(300), 포커스 조정부(400)), 및 이미지 처리 시스템(500)을 포함할 수 있다. 광학 장치(300)는 예컨대, 광원부(310), 광학계(320) 및 검출부(330)를 포함할 수 있다.
지지부(200)는 기판(100)을 지지 및 이동시킬 수 있다. 일 예로, 지지부(200)는 기판(100)이 놓이는 스테이지(210) 및 스테이지(210)의 하부에 연결되어 스테이지(210)를 수평 방향 및/또는 수직 방향으로 이동시키는 스테이지 이동부(220)를 포함할 수 있다. 즉, 스테이지 이동부(220)는 제1 방향(x), 제1 방향(x)과 직교하는 제2 방향(y), 및 제1 방향(x)과 제2 방향(y) 모두에 수직한 제3 방향(z)으로 스테이지(210)을 이동시킬 수 있다. 포커스 조정부(400) 및 이미지 처리 시스템(500)은 스테이지 이동부(220)의 수평 이동(즉, x-y 평면 이동) 또는 수직 이동(즉, z축 이동)을 제어할 수 있다.
광원부(310)는 입사광(L1)을 제공할 수 있다. 광원부(310)로부터 제공된 입사광(L1)은 광학계(320)를 거쳐 기판(100)으로 조사될 수 있다. 일 예로, 광원부(310)는 광원(311), 제1 반사 미러(312), 복수의 필터들(313, 314, 315), 및 제1 조명 렌즈들(illumination lens, 316)을 포함할 수 있다. 광원(311)은 입사광(L1)을 생성할 수 있다. 광원(311)은 램프 또는 레이저 일 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따르면, 입사광(L1)은 자외선 영역의 단파장을 가질 수 있다. 예컨대, 입사광(L1)은 약 100nm 내지 약 300nm의 파장을 가질 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 다른 실시예에 따르면, 입사광(L1)은 가시광선에서 근적외선 영역까지의 장파장을 가질 수도 있다. 예컨대, 입사광(L1)은 약 700nm 내지 900nm의 파장을 가질 수 있다.
제1 반사 미러(312)는 광원(311)으로부터 출사된 입사광(L1)을 광학계(320)로 반사할 수 있다. 복수의 필터들(313, 314, 315) 및 제1 조명 렌즈들(316)은 제1 반사 미러(312)와 광학계(320) 사이에 배치될 수 있다. 복수의 필터들(313, 314, 315)은 예컨대, 분광 필터(Spectral filter, 313), 편광 필터(314), 및 ND 필터(Neutral density filter, 315)를 포함할 수 있다. 분광 필터(313)는 특정 파장의 입사광(L1)만을 필터링할 수 있다. 편광 필터(314)는 입사광(L1)의 편광 조건을 제어할 수 있다. ND 필터(315)는 입사광(L1)의 밝기를 제어할 수 있다. 공정 환경에 따라 적합한 조명 조건을 설정하기 위해, 각 필터들(313, 314, 315)이 제공될 수 있다. 필터들(313, 314, 315)은 교체 가능하고, 이들 중 일부는 생략 가능할 수 있다. 제1 조명 렌즈들(316)은 필터들을 통과한 입사광(L1)을 광학계(320)(즉, 제1 빔 스플리터(321))로 평행하게 진행시킬 수 있다.
광학계(320)는 광원부(310)로부터 제공되는 입사광(L1)을 기판(100)으로 전달하고, 기판(100)으로부터 반사되는 반사광(L2)을 검출부(330) 또는 포커스 조정부(400)로 전달할 수 있다. 일 예로, 광학계(320)는 제1 빔 스플리터(321), 대물 렌즈(322), 제2 빔 스플리터(323), 및 제2 조명 렌즈들(324)을 포함할 수 있다. 제1 빔 스플리터(321)는 광원부(310)와 지지부(200) 사이의 광 경로 상에 제공될 수 있다. 제1 빔 스플리터(321)는 입사되는 광의 일부는 반사시키고, 다른 일부는 투과시킬 수 있다. 즉, 제1 빔 스플리터(321)는 광원부(310)가 제공하는 입사광(L1)을 반사시켜 대물 렌즈(322)로 공급하고, 기판(100)에서 반사되어 대물 렌즈(322)를 통과한 반사광(L2)은 투과시킬 수 있다. 제1 빔 스플리터(321)는 예컨대, 하프 미러(Half Mirror)를 포함할 수 있다.
대물 렌즈(322)는 입사광(L1)을 기판(100)의 상면 상(예컨대, 기판(100) 상에 형성된 패턴의 상면 또는 패턴 내의 일 지점)에 집중시킬 수 있다. 입사광(L1)이 기판(100) 상에 집중된 지점은 포커스 위치로 지칭될 수 있다. 입사광(L1)의 포커스 위치는 포커스 조정부(400)의 제어에 따라 변경될 수 있다. 대물 렌즈(322)는 기판(100)으로부터 반사되는 반사광(L2)을 수광하여 기판(100)의 상면을 확대시킬 수 있다. 기판(100)의 확대 배율은 대물 렌즈(322)의 개구수(NA) 및/또는 입사광(L1)의 파장에 의해 결정될 수 있다. 대물렌즈(50)는 반사광(L2)을 평행하게 변환할 수 있다. 도시하지는 않았지만, 제1 빔 스플리터(321)와 대물 렌즈(322) 사이에는 조리개(미도시)가 제공되어 대물 렌즈(322)로 제공되는 입사광(L1)의 광량을 조절할 수 있다.
제2 빔 스플리터(323)는 제1 빔 스플리터(321)의 전방에 배치될 수 있다. 제2 빔 스플리터(323)는 제1 빔 스플리터(321)에 의해 반사된 반사광(L2)의 일부는 포커스 조정부(400)로 반사시키고, 다른 일부는 투과시켜 검출부(330)로 제공할 수 있다. 제2 빔 스플리터(323)는 예컨대, 하프 미러(Half Mirror)를 포함할 수 있다. 제2 조명 렌즈들(324)은 제2 빔 스플리터(323)와 포커스 조정부(400) 사이에 배치될 수 있다. 제2 조명 렌즈들(324)은 제2 빔 스플리터(323)에 의해 반사된 반사광(L2)을 포커스 조정부(400)로 평행하게 진행시킬 수 있다.
검출부(330)는 기판(100)으로부터 반사된 광을 수용하여 기판(100)에 대한 이미지(즉, 기판(100) 상의 패턴에 대한 이미지)를 획득할 수 있다. 일 예로, 검출부(330)는 배율 변경 장치(331), 제2 반사 미러(332), 릴레이 렌즈들(333), 제3 빔 스플리터(334), 제1 검출기(335), 및 제2 검출기(336)를 포함할 수 있다. 배율 변경 장치(331)는 제2 빔 스플리터(323)를 통과한 반사광(L2)을 제2 반사 미러(332)로 결상시킬 수 있다. 배율 변경 장치(331)는 단일의 줌 렌즈 또는 서로 다른 배율을 갖는 복수의 튜브 렌즈들을 포함할 수 있다. 일 예로, 배율 변경 장치(331)가 단일의 줌 렌즈인 경우, 검출부(330)는 줌 렌즈의 초점을 변경하여 최적화된 기판(100)의 이미지를 획득할 수 있다. 다른 예로, 배율 변경 장치(331)가 복수의 튜브 렌즈들을 포함하는 경우, 검출부(330)는 각각의 배율에 최적화된 튜브 렌즈들 중 어느 하나를 선택함으로써 최적화된 기판(100)의 이미지를 획득할 수 있다.
제2 반사 미러(332)는 배율 변경 장치(331)의 전방에 배치될 수 있다. 제2 반사 미러(332)는 배율 변경 장치(331)를 통과한 반사광(L2)을 제3 빔 스플리터(334)로 반사할 수 있다. 릴레이 렌즈들(333)은 제2 반사 미러(332)와 제3 빔 스플리터(334) 사이에 배치될 수 있다. 릴레이 렌즈들(333)은 제2 반사 미러(332)와 제3 빔 스플리터(334) 사이의 이격 거리를 연장시킬 수 있다. 반사광(L2)은 릴레이 렌즈들(333) 사이에서 평행하게 진행될 수 있다. 이와 달리, 릴레이 렌즈들(333)은 반사 광(36)의 결상(image)을 반전시킬 수 있다. 제3 빔 스플리터(334)는 반사광(L2)을 제1 및 제2 검출기들(335, 336)의 각각으로 유도할 수 있다. 예를 들어, 제3 빔 스플리터(334)는 제2 반사 미러(332)에 의해 반사된 반사광(L2)의 일부를 투과시켜 제1 검출기(335)로 유도하고, 반사광(L2)의 다른 일부는 반사시켜 제2 검출기(336)로 유도할 수 있다. 제3 빔 스플리터(334)는 예컨대, 하프 미러(Half Mirror)를 포함할 수 있다.
제1 검출기(335)는 기판(100)의 결함 검사를 위한 이미지를 획득활 수 있다. 일 예로, 제1 검출기(335)는 TDI 카메라 또는 CCD(Charge Coupled Device) 카메라를 포함할 수 있다. 결함 검사를 위한 이미지는, SNR이 향상된 상태로 검출되고, 이러한 이미지는 검사 알고리즘에 의해 결함의 존재 유무가 판단된다. 제2 검출기(336)는 기판(100)를 관찰하기 위한 리뷰용 검출기일 수 있다. 제2 검출기(336)는 소형 패턴 및 정밀한 정렬에 사용될 수 있다. 제2 검출기(336)는 결함의 검출 후, 리뷰용으로 사용될 수 있다.
포커스 조정부(400))는 지지부(200)의 일측에 배치될 수 있다. 예컨대, 포커스 조정부(400)는 광원부(310)와 대향되는 위치에 배치될 수 있다. 포커스 조정부(400))는 기판(100)으로부터 반사된 반사광(L2)의 일부를 수광하여, 입사광(L1)의 포커스 정보를 수집할 수 있다. 포커스 조정부(400)는 수집된 포커스 정보를 기반으로 기판(100)으로 조사되는 입사광(L1)의 포커스 위치를 조절할 수 있다. 일 실시예에 따르면, 포커스 조정부(400)는 스테이지 이동부(220)를 통해 기판(100)의 z축 위치를 변경(달리 얘기하면, 대물 렌즈(322)와 기판(100) 사이의 이격 거리를 변경)함으로써, 입사광(L1)의 포커스 위치를 변경할 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 포커스 조정부(400)는 여러 가지 방법을 통해 포커스의 위치를 소정 단위로 변경할 수 있다. 일 예로, 포커스 조정부(400)는 대물 렌즈(322)의 z축 위치를 변경함으로써, 입사광(L1)의 포커스 위치를 변경할 수 있다. 다른 예로, 포커스 조정부(400)는 광원(311)의 파장을 변경하거나 광의 경로를 변경함으로써, 입사광(L1)의 포커스 위치를 변경할 수도 있다. 포커스 조정부(400))는 수집한 포커스 정보를 이미지 처리 시스템(500)로 실시간으로 피드백 할 수 있다.
이미지 처리 시스템(500)은 검출하고자 하는 결함의 수직적 위치에 따른 포커스 오프셋의 최적값을 산출하여, 결함의 검출을 위한 최적의 포커스 위치를 결정할 수 있다. 예컨대, 기판(100) 상의 패턴들은 서로 다른 높이의 상면들로 형성되는 계단 구조(또는 단차 구조)를 포함할 수 있으며, 포커스 오프셋의 최적값은 계단 구조의 상면들의 이미지들을 이용하여 산출될 수 있다. 이에 대해서는 뒤에서 기판 검사 방법을 통해 상세히 설명한다.
본 발명의 실시예들에 따르면, 이미지 처리 시스템(500)은 제어기(controller, 510), 저장 장치(520, memory device), 입출력 유닛(530, input/output unit) 및 인터페이스 유닛(540, interface unit)을 포함할 수 있다. 제어기(510)는 포커스 오프셋의 최적값을 산출하기 위한 다양한 작업들(예컨대, 포커스 오프셋 이미지들에서 비교 영역 선정, 비교 영역의 이미지들에 대한 이미지 콘트라스트 분석 등)을 수행할 수 있다. 즉, 포커스 오프셋의 최적값의 산출 작업은 제어기(510)에 미리 설정된 알고리즘에 따라 구동될 수 있다. 요컨대, 이미지 처리 시스템(500)은 최적의 포커스 오프셋 산출 알고리즘이 설치된 컴퓨터 시스템을 포괄하는 개념일 수 있다.
저장 장치(520)는 포커스 오프셋의 최적값의 산출 작업을 위한 다양한 데이터(예컨대, 기판(100) 상의 패턴들에 대한 레이아웃 정보, 검출하고자 하는 결함의 수직적 위치 정보, 포커스 오프셋 이미지들, 비교 영역의 이미지들 등)를 저장할 수 있다. 더하여, 저장 장치(520)는 제어기(510), 또는 포커스 조정부(400)에서 처리된 데이터(예컨대, 포커스 오프셋의 최적값, 입사광(L1)의 포커스 정보 등)를 저장할 수 있다. 저장 장치(524)는 비휘발성 기억 매체를 포함할 수 있다. 일 예로, 저장 장치(524)는 하드디스크 및/또는 비휘발성 반도체 기억 소자(예컨대, 플래쉬 메모리 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)을 포함할 수 있다.
입출력 유닛(530)은 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 광학 장치(300)으로부터 획득된 이미지 데이터는 인터페이스 유닛(540)을 통해 이미지 처리 시스템(500)으로 전달될 수 있다. 또한, 이미지 처리 시스템(500)에서 처리된 데이터는 인터페이스 유닛(540)을 통해 포커스 조정부(400) 또는 다른 외부 장치로 전달될 수도 있다. 인터페이스 유닛(540)은 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 제어기(510), 저장 장치(520), 입출력 유닛(530), 및 인터페이스 유닛(540)은 데이터 버스(data bus)를 통하여 서로 결합될 수 있다. 이하 상술한 기판 검사 장치(10)를 이용한 기판 검사 방법에 대해 설명한다.
도 3은 본 발명의 실시예들에 따른 기판 검사 방법을 설명하기 위한 순서도이다. 도 4a는 도 3의 단계 S20을 구체적으로 나타내는 순서도이다. 도 4b는 도 3의 단계 S30을 구체적으로 나타내는 순서도이다. 도 5는 검사 대상인 기판을 설명하기 위한 사시도이다. 도 6은 최적의 포커스 오프셋 선정 작업을 설명하기 위한 도면이다. 도 7은 도 5의 기판에 대해 획득한 포커스 오프셋 이미지를 나타내는 도면이다. 도 8은 포커스 오프셋 이미지에서 비교 영역을 선정하는 방법을 설명하기 위한 도면이다. 도 9는 포커스 위치 별로 획득한 포커스 오프셋 이미지들을 나타내는 도면이다. 도 10은 도 9의 비교 이미지들에 상응하는 포커스 오프셋 값들에 대한 이미지 콘트라스트를 도시한 그래프이다. 도 11은 결함 검출 작업을 설명하기 위한 도면이다.
도 1, 도 2, 도 3 및 도 5를 참조하면, 기판 검사 방법은 박막 구조체(TS)가 형성된 기판(100)을 스테이지(210)에 로딩하는 것(S10), 최적의 포커스 오프셋 선정 작업을 수행하는 것(S20) 및 결함 검출 작업을 수행하는 것(S30)을 포함할 수 있다.
박막 구조체(TS)는 복수의 절연막 및/또는 도전막이 적층되어 형성될 수 있다. 일 실시예에 따르면, 박막 구조체(TS)는 기판(100)의 제1 영역(R1)에 형성되는 제1 패턴(P1) 및 기판(100)의 제2 영역(R2)에 형성되는 제2 패턴(P2)를 포함할 수 있다. 제1 패턴(P1)은 기판(100)의 상면에 수직한 방향으로 연장되는 개구부들(OP)을 포함하고, 제2 패턴(P2)은 서로 다른 높이의 제1 내지 제4 상면들(S1, S2, S3, S4)을 포함할 수 있다. 예컨대, 개구부들(OP)은 박막 구조체(TS) 관통하여 기판(100)을 노출하는 오픈 홀 형태를 가질 수 있으나, 이에 한정되는 것은 아니다. 이와 달리, 개구부들(OP)은 트렌치 또는 홈의 형태를 가질 수 있다. 제1 내지 제4 상면들(S1, S2, S3, S4)은 제1 패턴(P1)으로부터 멀어질수록 낮아지는 높이들을 갖는 계단 구조를 형성할 수 있다. 제1 패턴(P1)의 상면은 제2 패턴(P2)의 제1 상면(S1)과 동일한 높이를 가질 수 있다. 즉, 제1 패턴(P1)의 상면과 제2 패턴(P2)의 제1 상면(S1)은 공면을 이룰 수 있다. 도 5에서 제2 패턴(P2)의 계단 구조가 4개의 계단층 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 제2 패턴(P2)의 계단층의 개수는 4개보다 더 많을 수 있다.
반도체 소자를 구성하는 패턴들이 미세화 됨에 따라 개구부들(OP)은 높은 종횡비(즉, 개구부들(OP)의 폭 대 높이의 비율)를 가지도록 형성될 수 있다. 일 예로, 개구부들(OP)은 1:5 내지 1: 100의 높은 종횡비를 갖도록 형성될 수 있다. 이에 따라, 개구부들(OP)의 형성을 위한 식각 공정의 공정 산포를 균일하게 제어하는 것은 용이하지 않을 수 있다. 이는 식각 공정의 진행 동안 개구부들(OP)이 정상적인 패턴으로 형성되지 않는 패턴 불량을 초래할 수 있다. 개구부들(OP)의 패턴 불량은 높이(혹은 깊이)에 따른 개구부들(OP) 형상의 불균일함을 의미할 수 있다. 일 예로, 개구부들(OP)의 패턴 불량은 개구부들(OP)의 높이에 따른 직경의 불균일함, 개구부들(OP)의 높이에 따른 장축 길이와 단축 길이의 차이, 인접한 개구부들(OP) 간의 브리지(bridge) 또는 개구부들(OP)의 낫-오픈(not-open)을 포함할 수 있다. 본 발명의 실시예들에 따른 기판 검사 방법은, 상술한 바와 같은 개구부들(OP)의 패턴 불량을 효과적으로 검출하기 위한 것일 수 있다.
또한, 반도체 소자의 패턴들이 미세화 됨에 따라, 검출하고자 하는 결함(예컨대, 개구부들(OP)의 패턴 불량)의 크기 또한 수십 nm 수준으로 미세할 수 있다. 수십~수백 nm의 포커스 변동(focus variation)에 따라, 결함 검출 작업 동안 획득되는 결함 신호(defect signal)는 변화하게 된다. 따라서, 검출력 향상을 위해서는 검출하고자 하는 결함에 최적화된 포커스 면(focus plane)(또는, 포커스 위치)에 광학계의 포커스를 정확히 맞추는 것이 요구되며, 최적의 포커스 오프셋 선정 작업은 이러한 요구를 충족하기 위해 수행되는 것일 수 있다.
본 발명의 실시예들에 따르면, 최적의 포커스 오프셋 선정 작업은, 검출하고자 결함의 수직적 위치에 상응하는 높이를 갖는 제2 패턴(P2)의 상면에 대한 이미지를 이용하여 수행될 수 있다. 이하, 도 4a 및 도 5 내지 도 8을 참조하여, 최적의 포커스 오프셋 선정 작업에 대해 상세히 설명한다.
도 1, 도 2, 도 4a 및 도 5 내지 도 8을 참조하면, 먼저 스테이지(210)에 로딩된 기판(100)에 대해 기판 얼라인먼트 작업이 수행될 수 있다(S21). 기판 얼라인먼트 작업은, 입사광(L1)이 제1 및 제2 패턴들(P1, P2) 상으로 조사될 수 있도록, 대물 렌즈(322) 또는 스테이지(210)의 수평적 위치(즉, x-y 평면 위치)를 조절하는 것을 포함할 수 있다. 예컨대, 포커스 조정부(400) 또는 이미지 처리 시스템(500)은, 미리 확보한 기판(100) 상에 형성된 패턴들(P1, P2)의 레이아웃 정보를 이용하여 스테이지 이동부(220)를 제1 방향(x) 및/또는 제2 방향(y)으로 이동시킴으로써, 기판 얼라인먼트 작업을 제어할 수 있다.
이어서, 포커스 위치를 변경하면서, 박막 구조체(TS)의 제1 및 제2 패턴들(P1, P2)에 대한 포커스 오프셋 이미지들이 획득될 수 있다(S22). 즉, 기준 포커스 위치를 기준으로 입사광(L1)의 포커스 위치를 변경하면서, 각각의 포커스 위치들에서 제1 및 제2 패턴들(P1, P2)에 대한 포커스 오프셋 이미지들이 획득될 수 있다. 기준 포커스 위치는 미리 설정될 수 있으며, 포커스 조정부(400)는 기준 포커스 위치 및 변경된 포커스 위치들로 입사광(L1)이 집중되도록 스테이지(210)의 z축 위치(즉, 제3 방향(z)의 위치)를 조절할 수 있다. 포커스 오프셋 이미지들의 획득은 광학 장치(300)에 의해 수행될 수 있다.
일반적으로, 기준 포커스 위치는 기판(100)에 형성된 패턴들의 최상면의 위치일 수 있으나, 이에 한정되는 것은 아니다. 검출하고자 하는 결함의 수직적 위치를 이미 알고 있는 경우, 결함이 위치하는 부분을 기준 포커스 위치로 설정할 수도 있다. 예컨대, 기준 포커스 위치는 도 6에 도시된 포커스 위치들(FS1, FS2, … ,FSn) 중 어느 하나일 수 있다. 포커스 위치들(FS1, FS2,…, FSn)이 많을수록, 그리고 포커스 위치들(FS1, FS2,…, FSn) 사이의 이격 거리가 작을수록 최적의 포커스 오프셋 선정 작업의 정확성 및 신뢰성은 증대될 수 있다. 기준 포커스 위치를 z=0으로 하는 경우, 변경된 포커스 위치들은 z축 방향(즉, 제3 방향(z))으로 ±수㎛ 범위, 예컨대, ±3㎛ 이내에 위치될 수 있다. 여기서, 포커스 오프셋 값은 기준 포커스 위치와 변경된 포커스 위치 간의 수직적 거리로 정의될 수 있다. 이 때, 변경된 포커스 위치가 기판(100)에 가까워지면(즉, 대물 렌즈(322)와 기판(100) 사이의 거리가 작아지면) 포커스 오프셋 값은 (+)값을 갖고, 변경된 포커스 위치가 기판(100)으로부터 멀어지면(즉, 대물 렌즈(322)와 기판(100) 사이의 거리가 커지면), 포커스 오프셋 값은 (-)값을 갖는 것으로 정의될 수 있다. 포커스 오프셋 이미지들의 각각은, 도 7에 도시된 바와 같이, 제1 및 제2 패턴들(P1, P2)의 상면들(S1-S4)에 대한 2차원 이미지를 도시할 수 있다.
단계 S22을 통해 획득된 각각의 포커스 오프셋 이미지들에서 비교 영역(CR)이 선정될 수 있다(S23). 비교 영역(CR)은 계단 구조를 이루는 제2 패턴(P2)들의 상면들 중 검출하고자 하는 결함의 수직적 위치에 가장 인접한 높이의 상면을 도시하는, 포커스 오프셋 이미지의 일 영역일 수 있다. 예컨대, 도 7 및 도 8에 도시된 바와 같이, 제1 높이(h1)를 갖는 제1 결함(DEF1)을 검출하고자 하는 경우, 제1 높이(h1)에 상응하는(예컨대, 가장 인접한) 상면인 제4 상면(S4)의 이미지를 도시하는, 포커스 오프셋 이미지의 일 영역이 비교 영역(CR)으로 선정될 수 있다. 마찬가지로, 제2 높이(h2)를 갖는 제2 결함(DEF2)을 검출하고자 하는 경우, 제2 높이(h2)에 상응하는 상면인 제3 상면(S3)의 이미지를 도시하는, 포커스 오프셋 이미지의 다른 영역이 비교 영역(CR)으로 선정될 수 있고, 제3 높이(h3)를 갖는 제3 결함(DEF3)의 검출하고자 하는 경우, 제3 높이(h3)에 상응하는 상면인 제2 상면(S2)의 이미지를 도시하는, 포커스 오프셋 이미지의 또 다른 영역이 비교 영역(CR)으로 선정될 수 있다. 이미지 처리 시스템(500)은 스테이지(210)에 로딩된 기판(100)에 대해 검출하고자 하는 결함의 수직적 위치 정보를 미리 확보하여, 포커스 오프셋 이미지의 일 영역을 비교 영역(CR)으로 선정할 수 있다. 비교 영역(CR)의 이미지는 비교 이미지들로 정의되어 이미지 처리 시스템(500)의 저장 장치(520)에 저장될 수 있다.
선정된 비교 영역(CR)의 이미지들(즉, 비교 이미지들)을 이용하여, 검출하고자 하는 결함의 수직적 위치에 따른 포커스 오프셋의 최적값이 산출될 수 있다(S24). 예컨대, 포커스 오프셋의 최적값을 산출하는 것은, 포커스 위치들에 따라 획득된 비교 이미지들 각각에 대한 콘트라스트를 구하고, 최고의 콘트라스트를 갖는 비교 이미지에 상응하는 포커스 오프셋 값을 포커스 오프셋의 최적값으로 선정하는 것을 포함할 수 있다.
예컨대, 도 5에 도시된 제1 패턴(P1)에서 개구부들(OP)의 낫-오픈 여부를 검출하고자 하는 경우, 도 9에 도시된 바와 같이, 포커스 위치들(FS1, FS2,...FS14)에 따른 포커스 오프셋 이미지들을 획득하고, 각각의 포커스 오프셋 이미지들에서 제4 상면(S4)을 도시하는 영역을 비교 영역(CR)으로 선정할 수 있다. 이와 같이 선정된 비교 영역(CR)의 비교 이미지들에 대한 이미지 콘트라스트를 구하고 이를 도시하면 도 10에 도시된 바와 같은 그래프를 획득할 수 있다. 여기서, 최고의 콘트라스트를 갖는 비교 이미지에 상응하는 포커스 오프셋 값(즉, 1.6um)이 포커스 오프셋의 최적값으로 선정될 수 있다. 이 때, 기준 포커스 위치는 제1 및 제2 패턴들(P1, P2)의 최상면의 위치(FS1, 도 6 참조) 일 수 있다. 상술한 비교 영역(CR)의 선정 및 포커스 오프셋 최적값의 산출 작업은 이미지 처리 시스템(500)(즉, 제어기(510))에 미리 설정된 알고리즘에 따라 구동될 수 있다.
포커스 오프셋의 최적값이 산출되면, 이를 이용하여 결함 검출 작업이 수행될 수 있다(S30). 구체적으로, 도 4b를 참조하면, 결함 검출 작업을 수행하는 것은 포커스 오프셋의 최적값을 이용하여 검출 포커스 위치를 설정하는 것(S31), 설정된 검출 포커스 위치를 기준으로 기판(100)을 스캐닝하여 기판 상의 결함을 검출하는 것(S32), 및 검출된 결함의 유형을 분류하는 것(S33)을 포함할 수 있다.
검출 포커스 위치는 기준 포커스 위치에 단계 S21 내지 단계 S24를 통해 산출된 포커스 오프셋의 최적값을 가감하여 결정될 수 있다. 결정된 검출 포커스 위치는 검출 결함 작업을 위한 포커스 오프셋 조건(recipe)으로 설정되어, 기판(100)의 스캐닝 동안 입사광(L1)의 포커스 위치로 이용될 수 있다. 즉, 결함 검출 작업의 수행 동안, 입사광(L1)은 검출 포커스 위치로 집중되도록 조절될 수 있으며, 이에 따라 결함의 검출력이 증대될 수 있다.
기판(100)의 스캐닝은, 도 11에 도시된 바와 같이, 기판(100)의 전면에 대해 수행될 수 있다. 기판(100)은 복수의 칩 영역들(102)을 포함하며, 기판(100)의 스캐닝을 통해 복수의 칩 영역들(102)의 결함(DEF)이 검출될 수 있다. 기판(100)의 스캐닝은 스테이지(210)의 이동에 의해 구현되며, 스캔 방식은 립-앤-스캔(leap and scan), 온 타임(on time) 스캔, TDI 스캔, 스팟(spot) 스캔, 멀티-스팟(multi-spot) 스캔, 및 라인 스캔 등 다양한 방식들을 포함할 수 있다.
기판(100)의 스캐닝을 통해 결함이 검출된 경우, 이에 대한 리뷰를 통해 결함의 유형이 분류될 수 있다. 결함의 리뷰는 기판 검사 장치(10)의 제2 검출기(336) 또는 추가적인 리뷰 장치(예컨대, 전자 현미경(SEM, Scanning Electron Microscope))을 이용하여 수행될 수 있다.
도 12는 본 발명의 실시예들에 따른 기판 검사 방법을 이용하여 획득된 개구부들의 패턴 불량을 도시하는 SEM 이미지들이다. 도 12를 참조하면, 상술한 기판 검사 방법을 이용하여 개구부들(OP)의 패턴 불량을 검출한 결과, 단일의 낫-오픈(Single Not-Open, 이미지 1), 복수의 낫-오픈(Multi Not-Open, 이미지 2), 임계 치수(CD) 불량(Small CD, 이미지 3) 및 브릿지(Bridege, 이미지 4)와 같은 개구부들(OP)의 패턴 불량이 검출되었다. 이를 통해 본 발명의 실시예들에 따른 기판 검사 방법의 정합성이 인정됨을 알 수 있다.
본 발명의 실시예들에 따르면, 기판 검사 장치는 기판 상에 형성된 단차 구조 또는 계단 구조의 상면들의 이미지를 이용하여 검출하고자 하는 결함의 수직적 높이에 따른 포커스 오프셋 최적값을 용이하게 산출할 수 있다. 이에 따라, 기판 검사 시간이 단축되어 고종횡비를 갖는 패턴의 불량 여부를 효과적으로 검출할 수 있다. 결과적으로, 결함의 검출력이 증대된 기판 검사 장치 및 기판 검사 방법이 제공될 수 있다.
이하, 상술한 기판 검사 방법을 이용한 반도체 소자의 제조 방법에 대해 살펴본다. 도 13은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다. 도 14는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 평면도이다. 도 15 내지 도 21은 도 14의 I-I' 선에 대응하는 단면도들이다.
도 13, 도 14 및 도 15를 참조하면, 셀 어레이 영역(CAR), 및 연결 영역(CNR)을 포함하는 기판(100)이 제공될 수 있다. 기판(100)은 제1 도전형, 예를 들면 p형을 갖는 반도체 기판일 수 있다.
기판(100) 상에 예비 박막 구조체(110)가 형성될 수 있다(S110). 예비 박막 구조체(110)는 기판(100) 상에 번갈아 반복적으로 적층된 희생막들(SC) 및 절연막들(ILD)을 포함할 수 있다. 희생막들(SC)은 절연막들(ILD)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 예로, 희생막들(SC)은 실리콘막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 절연막들(ILD)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 희생막들(SC)과 다른 물질일 수 있다. 일 실시예에 있어서, 희생막들(SC)은 실리콘 질화막으로 형성되고, 절연막들(ILD)은 실리콘 산화막으로 형성될 수 있다. 다른 실시예에 있어서, 희생막들(SC)은 실리콘막으로 형성되고, 절연막들(ILD)은 실리콘 산화막으로 형성될 수 있다. 희생막들(SC) 및 절연막들(ILD)은 일 예로, 화학적 기상 증착 방법에 의하여 형성될 수 있다. 절연막들(ILD)은 동일한 두께를 가지거나, 절연막들(ILD) 중 일부는 두께가 다를 수도 있다. 예컨대, 최상층의 절연막의 두께는 다른 절연막들의 두께보다 두꺼울 수 있다.
예비 박막 구조체(110)의 형성 전에, 기판(100) 상에 버퍼 절연막(105)이 형성될 수 있다. 일 예로, 버퍼 절연막(105)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수 있다. 이와 달리, 버퍼 절연막(105)은 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다. 버퍼 절연막(105)은 그 위에 형성되는 희생막들(SC) 및 절연막들(ILD)보다 얇은 두께를 가질 수 있다.
도 13, 도 14 및 도 16을 참조하면, 예비 박막 구조체(110)를 패터닝하여, 계단 구조를 갖는 박막 구조체(115)가 형성될 수 있다(S120). 예컨대, 박막 구조체(115)는 연결 영역(CNR) 상에서 계단 구조의 말단부들을 가질 수 있다. 일 실시예에 따르면, 예비 박막 구조체(110)의 패터닝은, 마스크 패턴(미도시)의 수평적 면적을 감소시키는 공정과, 예비 박막 구조체(110)를 이방성 식각하는 공정을 번갈아 반복적으로 수행하는 것을 포함할 수 있다. 이와 같은 공정들을 번갈아 반복적으로 수행함에 따라, 연결 영역(CNR)에서 절연막들(ILD)의 끝단 부분들이 하부에서부터 순차적으로 노출될 수 있다. 다시 말해, 연결 영역(CNR)에서 절연막들(ILD) 각각의 상면이 노출될 수 있다.
기판(100) 상에 박막 구조체(115)를 덮는 매립 절연막(130)이 형성될 수 있다. 매립 절연막(130)은 증착 기술을 이용하여 박막 구조체(115)를 덮는 절연막을 형성한 후 평탄화 공정을 수행하여 형성될 수 있다. 이에 따라, 매립 절연막(130)은 평탄화된 상면을 가질 수 있다. 매립 절연막(130)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 및 실리콘 산화막보다 낮은 유전율을 갖는 low-k 절연막 중 적어도 하나를 포함할 수 있다.
도 13, 도 14 및 도 17을 참조하면, 박막 구조체(115)를 관통하여 셀 어레이 영역(CAR)의 기판(100)을 노출하는 수직 홀들(VH)이 형성될 수 있다(S130). 일 실시예에 따르면, 수직 홀들(VH)은 박막 구조체(115) 상에 마스크 패턴(미도시)을 형성하고, 이를 식각 마스크로 이용하는 이방성 식각 공정을 수행하여 형성될 수 있다. 이방성 식각 공정에 의해 기판(100)의 상면까지 과도 식각(over-etch)될 수 있으며, 이에 따라, 수직 홀들(VH) 아래의 기판(100)은 소정의 깊이로 리세스될 수 있다. 수직 홀들(VH)이 높은 종횡비를 갖도록 형성될 수 있다. 일 예로, 수직 홀들(VH)은 1:5 내지 1: 100의 높은 종횡비를 가질 수 있다. 수직 홀들(VH)이 높은 종횡비를 갖도록 형성됨에 따라, 이의 형성을 위한 식각 공정의 공정 산포를 균일하게 제어하는 것이 용이하지 않을 수 있다. 상기 식각 공정의 산포 불균일은 수직 홀들(VH)의 패턴 불량을 초래할 수 있다.
수직 홀들(VH)의 형성 후, 기판 검사 공정이 수행될 수 있다(S140). 본 단계에서의 기판 검사 공정은 수직 홀들(VH)의 패턴 불량 여부를 검출하기 위해 수행될 수 있다. 즉, 기판 검사 공정을 통해 수직 홀들(VH)의 높이에 따른 직경의 불균일함, 수직 홀들(VH)의 높이에 따른 장축 길이와 단축 길이의 차이, 인접한 수직 홀들(VH) 간의 브리지(bridge) 또는 수직 홀들(VH)의 낫-오픈(not-open) 여부를 검출할 수 있다. 기판 검사 공정은 도 1 내지 도 11을 참조하여 설명한 기판 검사 방법을 이용하여 수행될 수 있다. 이 경우, 최적의 포커스 오프셋 선정 작업은 계단 구조를 이루는 박막 구조체(115)의 말단부들의 상면 이미지들을 이용할 수 있다. 전술한 바와 같이, 본 발명의 실시예에 따른 기판 검사 방법을 이용하는 경우, 최적의 포커스 오프셋을 용이하게 선정할 수 있으므로 기판 검사 공정 시간이 단축될 수 있다. 그 결과, 수직 홀들(VH)의 높이에 따른 패턴 불량을 효과적으로 모니터링 할 수 있게 되어, 반도체 소자 제조의 생산성 및 품질 안정성이 증대될 수 있다.
도 13, 도 14 및 도 18을 참조하면, 수직 홀들(VH) 내에 수직 절연막들(VL) 및 수직 기둥들(VP)이 형성될 수 있다(S150). 수직 절연막들(VL)의 각각은 복수의 절연막들을 포함할 수 있고, 수직 기둥들(VP)의 각각은 하부 반도체 패턴(LSP) 및 상부 반도체 패턴(USP)을 포함할 수 있다.
구체적으로, 수직 홀들(VH)에 의해 노출된 기판(100)을 시드(seed)로 이용하는 선택적 에피택시얼 성장(SEG) 공정을 수행하여 하부 반도체 패턴들(LSP)이 형성될 수 있다. 하부 반도체 패턴들(LSP)은 기판(100)과 같은 도전형의 반도체 물질로 이루어질 수 있으며, 수직 홀들(VH)의 하부 영역을 채우는 필라(pillar) 형태로 형성될 수 있다.
하부 반도체 패턴들(LSP)이 형성된 수직 홀들(VH)의 측벽 상에 수직 절연막들(VL) 및 상부 반도체 패턴들(USP)이 차례로 형성될 수 있다. 수직 절연막들(VL)의 각각은 예컨대, 수직 홀들(VH)의 측벽 상에 차례로 적층된 블로킹 절연막, 터널 절연막 및 전하 저장막을 포함할 수 있다. 전하 저장막은 전하 트랩막 또는 도전성 나노 입자를 포함하는 절연막일 수 있다. 더 구체적인 예로, 전하 저장막은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride) 또는 나노크리스탈 실리콘(nanocrystalline Si) 중의 적어도 하나를 포함할 수 있다. 터널 절연막은 전하 저장막보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 터널 절연막은 실리콘 산화막일 수 있다. 블로킹 절연막은 실리콘 산화막을 포함하는 제1 불로킹 절연막, 및 알루미늄 산화막 또는 하프늄 산화막과 같은 고유전막을 포함하는 제2 블로킹 절연막 중 적어도 하나를 포함할 수 있다. 상부 반도체 패턴(USP)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)로 형성될 수 있다. 상부 반도체 패턴(USP)의 하단은 닫힌 상태(closed state)일 수 있다. 상부 반도체 패턴(USP)의 내부는 충진 절연막(135)으로 채워질 수 있다. 상부 반도체 패턴(USP)의 바닥면은 하부 반도체 패턴(LSP)의 상면보다 낮은 레벨에 위치할 수 있다. 즉, 상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)에 삽입된 구조를 가질 수 있다.
수직 기둥들(VP)의 상단에 도전 패드들(D)이 형성될 수 있다. 도전 패드들(D)은 수직 기둥들(VP)의 상부 영역을 리세스한 후, 리세스된 영역 내에 도전 물질을 채워서 형성될 수 있다. 또한, 도전 패드들(D)은 그것의 아래에 위치하는 수직 기둥들(VP)과 다른 도전형의 불순물(예컨대, n형 불순물)로 도핑될 수 있다. 이에 따라, 도전 패드들(D)은 그 하부 영역과 다이오드를 구성할 수 있다.
도 13, 도 14 및 도 19를 참조하면, 희생막들(SC)을 제거하여 절연막들(ILD) 사이에 게이트 영역들(GR)이 형성될 수 있다(S160). 게이트 영역들(GR)은 절연막들(ILD) 및 수직 기둥(VP)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 희생막들(SC)을 등방적으로 식각하여 형성될 수 있다. 희생막들(SC)은 등방성 식각 공정에 의해 완전히 제거될 수 있다. 예를 들어, 희생막들(SC)이 실리콘 질화막이고, 절연막들(ILD)이 실리콘 산화막인 경우, 식각 단계는 인산을 포함하는 식각액을 사용하여 등방성 식각 공정이 수행될 수 있다. 도시하지는 않았으나, 게이트 영역들(GR)의 형성 전에, 박막 구조체(115)를 관통하여 기판(100)을 노출하는 분리 트렌치(미도시)가 형성될 수 있으며, 게이트 영역들(GR)은 분리 트렌치(미도시)에 의해 노출된 희생막들(SC)이 선택적으로 제거되어 형성될 수 있다.
도 13, 도 14 및 도 20을 참조하면, 게이트 영역들(GR)에 게이트 전극들(EL)이 형성될 수 있다(S170). 예컨대, 게이트 전극들(EL)은 분리 트렌치(미도시)을 통하여 게이트 영역들(GR) 내에 도전막을 형성한 후 분리 트렌치(미도시) 내에 형성된 도전막의 일부를 제거하여 형성될 수 있다. 도전막은 도핑된 폴리실리콘, 금속 물질(예컨대, 텅스텐) 및 도전성 금속질화물(예컨대, 티타늄 질화물, 탄탈늄 질화물 또는 텅스텐 질화물) 중 적어도 하나로 형성될 수 있다. 도전막은 원자층 증착 방법에 의하여 형성될 수 있다. 일 실시예에 따르면, 도전막의 형성 전에, 게이트 영역들(GR)의 내벽을 콘포말하게 덮는 수평 절연층(HL)이 형성될 수 있다. 예컨대, 수평 절연층(HL)은 알루미늄 산화막 및/또는 하프늄 산화막과 같은 고유전막으로 형성될 수 있다.
게이트 영역들(GR) 내에 게이트 전극들(EL)이 형성됨에 따라, 기판(100) 상에 번갈아 반복적으로 적층된 게이트 전극들(EL) 및 절연막들(ILD)을 포함하는 적층 구조체(120)가 형성될 수 있다.
도 14 및 도 21을 참조하면, 연결 영역(CNR) 상에, 매립 절연막(130)을 관통하여 게이트 전극들(EL)의 말단부들에 연결되는 워드라인 플러그들(WPLG)이 형성될 수 있다. 워드라인 플러그들(WPLG)은 서로 다른 높이에 형성된 게이트 전극들(EL) 각각에 접속될 수 있다. 즉, 적층 구조체(120)는 연결 영역(CNR)에서 계단 구조를 가지므로, 워드라인 플러그들(WPLG)은 서로 다른 높이에 위치하는 게이트 전극들(EL) 각각의 끝단 부분에 접속될 수 있다.
매립 절연막(130) 상에 층간 절연막(140)을 형성한 후, 셀 어레이 영역(CAR)의 수직 기둥들(VP)와 접속되는 비트라인 플러그들(BPLG)이 형성될 수 있다. 또한, 연결 영역(CNR)에 워드라인 플러그들(WPLG)과 접속되는 워드라인 콘택들(WCT)이 형성될 수 있다. 이어서, 층간 절연막(140) 상에 비트 라인들(BL)과 연결 라인들(CL)이 형성될 수 있다. 비트 라인들(BL)은 비트라인 플러그들(BPLG)에 접속될 수 있으며, 연결 라인들(CL)은 워드라인 콘택들(WCT)에 접속될 수 있다. 예컨대, 비트 라인들(BL) 및 연결 라인들(CL)은 층간 절연막(140) 상에 도전막을 증착하고, 이를 패터닝하여 형성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다

Claims (20)

  1. 기판을 지지 및 이동시키는 지지부;
    상기 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지들을 이용하여 상기 기판 상의 패턴의 결함을 검출하는 광학 장치, 상기 패턴은 상기 기판의 상면에 수직한 방향으로 연장하는 개구부를 구비하는 제1 패턴, 및 서로 다른 높이의 상면들을 구비하는 제2 패턴을 포함하고;
    상기 기판으로 조사되는 입사광의 포커스 위치를 조절하는 포커스 조정부; 및
    상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 획득된 상기 제2 패턴의 상기 상면들의 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하도록 구성되는 이미지 처리 시스템을 포함하는 기판 검사 장치.
  2. 제 1 항에 있어서,
    상기 이미지 처리 시스템은 제어기를 포함하되,
    상기 제어기는 상기 제2 패턴의 상기 상면들의 이미지들의 각각에 대해서 비교 영역을 선정하고, 상기 비교 영역의 이미지들의 이미지 콘트라스트 분석을 통해 상기 포커스 오프셋의 최적값을 산출하도록 구성되는 기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 비교 영역의 이미지들 중 최고의 콘트라스트를 갖는 비교 영역의 이미지에 상응하는 포커스 오프셋 값이 상기 포커스 오프셋의 최적값으로 산출되는 기판 처리 장치.
  4. 제 2 항에 있어서,
    상기 제2 패턴의 상기 상면들 중에서 검출하고자 하는 결함의 수직적 위치에 가장 인접한 상면의 이미지를 도시하는 부분이 상기 비교 영역으로 선정되는 기판 검사 장치.
  5. 제 4 항에 있어서,
    상기 검출하고자 하는 결함은 수직적 높이에 따른 상기 개구부의 패턴 불량인 기판 검사 장치.
  6. 제 5 항에 있어서,
    상기 개구부의 패턴 불량은 상기 개구부의 낫-오픈(not-open)이고,
    상기 비교 영역은 상기 제2 패턴의 상기 상면들 중 최하면의 상면의 이미지를 도시하는 부분인 기판 검사 장치.
  7. 제 2 항에 있어서,
    상기 이미지 처리 시스템은 저장 장치를 더 포함하되,
    상기 저장 장치는 상기 제1 및 제2 패턴들의 레이아웃 정보, 상기 제2 패턴의 상기 상면들의 이미지들, 상기 비교 영역의 이미지들, 및 상기 포커스 오프셋의 최적값을 저장하도록 구성되는 기판 검사 장치.
  8. 제 1 항에 있어서,
    상기 광학 장치는, 상기 포커스 오프셋의 최적값이 반영되어 설정된 포커스 위치로 집중되는 입사광을 조사한 후 반사된 반사광을 수광하여 획득된 상기 제1 패턴의 이미지를 이용하여 상기 개구부의 패턴 불량을 검출하도록 구성되는 기판 검사 장치.
  9. 제 1 항에 있어서,
    상기 광학 장치는:
    상기 기판으로 조사되는 입사광을 생성하는 광원;
    상기 기판으로부터 반사되는 반사광을 수광하여 상기 기판 상의 패턴에 대한 이미지들을 획득하는 검출부; 및
    상기 입사광을 상기 기판으로 전달하고, 상기 반사광을 상기 포커스 조정부 및 상기 검출부로 전달하는 광학계를 포함하는 기판 검사 장치.
  10. 제 9 항에 있어서,
    상기 광학계는 상기 기판으로 조사되는 입사광을 상기 기판 상으로 집중시키는 대물 렌즈를 포함하되,
    상기 포커스 조정부는 상기 대물 렌즈와 상기 기판 사이의 거리를 변경시킴으로써 상기 기판으로 조사되는 입사광의 포커스 위치를 조절하도록 구성되는 기판 검사 장치.
  11. 기판으로 입사광을 조사하고, 상기 기판으로부터 반사된 반사광을 수광하여 획득된 이미지를 이용하여 상기 기판 상의 패턴의 결함을 검출하는 것, 상기 패턴은 상기 기판의 상면에 수직한 방향으로 연장하는 개구부를 구비하는 제1 패턴, 및 서로 다른 높이의 상면들을 구비하는 제2 패턴을 포함하고; 및
    상기 결함의 검출 전에, 상기 기판 상의 패턴의 결함을 검출하는 동안 상기 기판으로 조사되는 입사광의 포커스 위치를 결정하기 위한 최적의 포커스 오프셋 선정 작업을 수행하는 것을 포함하되,
    상기 최적의 포커스 오프셋 선정 작업을 수행하는 것은:
    상기 기판으로 조사되는 입사광의 포커스 위치를 변경하면서 상기 제2 패턴의 상기 상면들의 포커스 오프셋 이미지들을 획득하는 것; 및
    상기 포커스 오프셋 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하는 것을 포함하는 기판 검사 방법.
  12. 제 11 항에 있어서,
    상기 포커스 오프셋 이미지들을 이용하여 포커스 오프셋의 최적값을 산출하는 것은:
    상기 포커스 오프셋 이미지들에서 비교 영역들을 선정하는 것;
    상기 비교 영역들의 이미지들 각각의 콘트라스트를 구하는 것; 및
    상기 비교 영역들의 이미지들 중에서 최고의 콘트라스트를 갖는 비교 영역의 이미지에 상응하는 포커스 오프셋 값을 상기 포커스 오프셋의 최적값으로 선정하는 것을 포함하는 기판 검사 방법.
  13. 제 12 항에 있어서,
    각각의 상기 비교 영역들의 이미지들에 상응하는 포커스 오프셋 값은 미리 설정된 기준 포커스 위치와 각각의 변경된 포커스 위치들 간의 수직적 거리의 차이로 정의되는 기판 검사 방법.
  14. 제 12 항에 있어서,
    상기 비교 영역들은 상기 제2 패턴의 상기 상면들 중에서 검출하고자 하는 결함의 수직적 위치에 가장 인접한 상면의 이미지를 도시하는, 상기 포커스 오프셋 이미지들의 일부 영역들인 기판 검사 방법.
  15. 제 14 항에 있어서,
    상기 검출하고자 하는 결함은 수직적 높이에 따른 상기 개구부의 패턴 불량인 기판 검사 방법.
  16. 제 15 항에 있어서,
    상기 개구부의 패턴 불량은 상기 개구부의 낫-오픈(not-open)이고,
    상기 비교 영역들은 상기 제2 패턴의 상기 상면들 중 최하면의 상면의 이미지를 도시하는, 상기 포커스 오프셋 이미지들의 일부 영역들인 기판 검사 방법.
  17. 제 11 항에 있어서,
    상기 최적의 포커스 오프셋 선정 작업을 수행하는 것은,
    상기 포커스 오프셋 이미지들의 획득 전에, 상기 제1 및 제2 패턴들로 입사광이 조사되도록 상기 기판의 평면적 위치를 조절하는 기판 얼라인먼트 작업을 수행하는 것을 더 포함하는 기판 검사 방법.
  18. 제 11 항에 있어서,
    상기 제2 패턴의 상기 상면들은 상기 제1 패턴으로부터 멀어질수록 낮아지는 높이들을 갖는 계단 구조를 형성하는 기판 검사 방법.
  19. 제 11 항에 있어서,
    상기 기판 상의 패턴의 결함을 검출하는 것은:
    상기 포커스 오프셋의 최적값을 이용하여 검출 포커스 위치를 설정하는 것; 및
    상기 검출 포커스 위치로 집중되도록 입사광을 조사하여 상기 기판을 스캐닝하는 것을 포함하는 기판 검사 방법.
  20. 제 20 항에 있어서,
    상기 검출 포커스 위치는 미리 설정된 기준 포커스 위치에 상기 포커스 오프셋의 최적값을 가감한 위치로 정의되는 기판 검사 방법.
KR1020170096434A 2017-07-28 2017-07-28 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법 KR102368435B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170096434A KR102368435B1 (ko) 2017-07-28 2017-07-28 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
US15/959,347 US10393672B2 (en) 2017-07-28 2018-04-23 System and method of inspecting substrate and method of fabricating semiconductor device using the same
JP2018137334A JP7201354B2 (ja) 2017-07-28 2018-07-23 基板検査装置、基板検査方法、及びこれを利用する半導体素子の製造方法
CN201810843480.6A CN109309021B (zh) 2017-07-28 2018-07-27 检查基板的系统和方法及使用其制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096434A KR102368435B1 (ko) 2017-07-28 2017-07-28 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190014224A true KR20190014224A (ko) 2019-02-12
KR102368435B1 KR102368435B1 (ko) 2022-03-02

Family

ID=65038230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096434A KR102368435B1 (ko) 2017-07-28 2017-07-28 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US10393672B2 (ko)
JP (1) JP7201354B2 (ko)
KR (1) KR102368435B1 (ko)
CN (1) CN109309021B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021113273A1 (en) * 2019-12-03 2021-06-10 Kla Corporation Apparatus and method for gray field imaging
KR20220051964A (ko) * 2020-10-20 2022-04-27 한양대학교 산학협력단 3차원 플래시 메모리에서의 수직 홀 불량 개선 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641806B (zh) * 2017-11-29 2018-11-21 勝麗國際股份有限公司 感測器封裝結構的檢測方法、與檢測設備及其對焦式擷取器
JP2021010936A (ja) * 2019-07-09 2021-02-04 株式会社ディスコ レーザ加工装置
JP7237432B2 (ja) * 2019-07-26 2023-03-13 株式会社ディスコ 比較方法及びレーザー加工装置
CN110832631A (zh) * 2019-10-12 2020-02-21 长江存储科技有限责任公司 用于检测深度特征中的缺陷的方法
WO2021126866A1 (en) * 2019-12-16 2021-06-24 Schlumberger Technology Corporation Patterned substrate for use in image-based classification of rock cuttings
JP2023027927A (ja) * 2021-08-18 2023-03-03 株式会社オキサイド パタン検査装置およびパタン検査方法
CN114325289B (zh) * 2022-03-10 2022-06-17 合肥晶合集成电路股份有限公司 一种goi测试电路结构
US20240087135A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Clog detection via image analytics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247938B1 (ko) * 1997-11-19 2000-03-15 윤종용 영상처리 시스템의 디지탈 초점 조절방법 및 장치
KR20060109307A (ko) * 2005-04-15 2006-10-19 삼성전자주식회사 향상된 포토리소그래피 공정 윈도우를 제공하는 포토마스크구조 및 그 제조 방법
KR20110080390A (ko) * 2010-01-05 2011-07-13 삼성전자주식회사 자동초점 조절 장치 및 카메라 시스템
KR20160034131A (ko) * 2014-09-19 2016-03-29 삼성전자주식회사 최적의 포커스 및 도즈를 결정하기 위한 노광 공정 계측 방법 및 이를 이용한 노광 공정 모니터링 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248876A (en) 1992-04-21 1993-09-28 International Business Machines Corporation Tandem linear scanning confocal imaging system with focal volumes at different heights
US5960107A (en) * 1995-12-28 1999-09-28 Vlsi Technology, Inc. Method for verifying an average topography height function of a photostepper
JP3501672B2 (ja) 1999-04-02 2004-03-02 株式会社東京精密 表面画像投影装置及び方法
JP3903889B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 欠陥検査方法及びその装置並びに撮像方法及びその装置
JP2006250845A (ja) * 2005-03-14 2006-09-21 Topcon Corp パターン欠陥検査方法とその装置
US7642019B2 (en) * 2005-04-15 2010-01-05 Samsung Electronics Co., Ltd. Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore
JP4812484B2 (ja) 2006-03-24 2011-11-09 株式会社日立ハイテクノロジーズ ボルテージコントラストを伴った欠陥をレビューする方法およびその装置
JP2008249921A (ja) * 2007-03-30 2008-10-16 Advanced Mask Inspection Technology Kk レチクル欠陥検査装置およびレチクル欠陥検査方法
US8243273B2 (en) 2008-06-04 2012-08-14 Kla-Tencor Corporation Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods
JP2010073703A (ja) 2008-09-16 2010-04-02 Hitachi High-Technologies Corp パターンの検査装置、およびパターンの検査方法
SG164292A1 (en) 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
US8605275B2 (en) 2009-01-26 2013-12-10 Kla-Tencor Corp. Detecting defects on a wafer
JP5687014B2 (ja) * 2010-09-24 2015-03-18 株式会社日立ハイテクノロジーズ 光学式表面欠陥検査装置及び光学式表面欠陥検査方法
JP5924267B2 (ja) * 2010-12-14 2016-05-25 株式会社ニコン 検査方法、検査装置、露光管理方法、露光システムおよび半導体デバイスの製造方法
JP5287891B2 (ja) 2011-02-04 2013-09-11 株式会社ニコン 欠陥検査方法
JP6119963B2 (ja) 2012-11-21 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 自動焦点制御装置、半導体検査装置および顕微鏡
JP5944850B2 (ja) * 2013-03-11 2016-07-05 株式会社日立ハイテクノロジーズ 欠陥検査方法及びこれを用いた装置
US9696264B2 (en) 2013-04-03 2017-07-04 Kla-Tencor Corporation Apparatus and methods for determining defect depths in vertical stack memory
US9726617B2 (en) 2013-06-04 2017-08-08 Kla-Tencor Corporation Apparatus and methods for finding a best aperture and mode to enhance defect detection
WO2014200648A2 (en) * 2013-06-14 2014-12-18 Kla-Tencor Corporation System and method for determining the position of defects on objects, coordinate measuring unit and computer program for coordinate measuring unit
US10083069B2 (en) 2013-06-27 2018-09-25 Sandisk Technologies Llc Word line defect detection and handling for a data storage device
JP6499898B2 (ja) 2014-05-14 2019-04-10 株式会社ニューフレアテクノロジー 検査方法、テンプレート基板およびフォーカスオフセット方法
JP6459431B2 (ja) * 2014-11-25 2019-01-30 大日本印刷株式会社 光学式検査方法
US9797846B2 (en) 2015-04-17 2017-10-24 Nuflare Technology, Inc. Inspection method and template

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247938B1 (ko) * 1997-11-19 2000-03-15 윤종용 영상처리 시스템의 디지탈 초점 조절방법 및 장치
KR20060109307A (ko) * 2005-04-15 2006-10-19 삼성전자주식회사 향상된 포토리소그래피 공정 윈도우를 제공하는 포토마스크구조 및 그 제조 방법
KR20110080390A (ko) * 2010-01-05 2011-07-13 삼성전자주식회사 자동초점 조절 장치 및 카메라 시스템
KR20160034131A (ko) * 2014-09-19 2016-03-29 삼성전자주식회사 최적의 포커스 및 도즈를 결정하기 위한 노광 공정 계측 방법 및 이를 이용한 노광 공정 모니터링 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021113273A1 (en) * 2019-12-03 2021-06-10 Kla Corporation Apparatus and method for gray field imaging
US11397153B2 (en) 2019-12-03 2022-07-26 Kla Corporation Apparatus and method for gray field imaging
KR20220051964A (ko) * 2020-10-20 2022-04-27 한양대학교 산학협력단 3차원 플래시 메모리에서의 수직 홀 불량 개선 방법

Also Published As

Publication number Publication date
US20190033232A1 (en) 2019-01-31
JP7201354B2 (ja) 2023-01-10
KR102368435B1 (ko) 2022-03-02
CN109309021A (zh) 2019-02-05
CN109309021B (zh) 2023-04-07
JP2019028067A (ja) 2019-02-21
US10393672B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
KR102368435B1 (ko) 기판 검사 장치, 기판 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
JP7273121B2 (ja) 垂直スタックメモリにおいて欠陥深さを決定するための方法及びシステム
US9305341B2 (en) System and method for measurement of through silicon structures
KR102027627B1 (ko) 수직 메모리에서의 결함들을 검출하기 위한 장치 및 방법들
TWI277163B (en) Evaluating a multi-layered structure for voids
US9110039B2 (en) Auto-focus system and methods for die-to-die inspection
WO2021068232A1 (en) Method for detecting defects in deep features
KR20140122608A (ko) 디펙의 깊이 정보 추출 장치 및 방법과 그 디펙의 깊이 정보를 이용한 반도체 공정 개선방법
KR100706811B1 (ko) 실리콘 식각량 측정을 위한 테스트 패턴, 그리고 이를이용한 실리콘 식각량 측정 방법
US7115426B2 (en) Method and apparatus for addressing thickness variations of a trench floor formed in a semiconductor substrate
EP2733721B1 (en) Automated sample orientation
JP2023521884A (ja) トレンチの光測定用ターゲット
KR102670531B1 (ko) 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
US20230184691A1 (en) Wafer inspection apparatus using three-dimensional image and method of inspecting wafer using the same
TW202200961A (zh) 判定用於樣本掃描之焦點設置
KR20240080453A (ko) 부도체 샘플의 sem 자동 검사를 위한 자동초점 조정방법 및 부도체 샘플의 sem 자동 검사 시스템
KR20080082696A (ko) 반도체 장치의 콘택 오픈 결함 검사 방법
KR20040038560A (ko) 콘택홀 깊이 측정 방법
JP2009164336A (ja) 電子部品の検査方法、電子部品、及び、電子部品の製造方法
KR20090070669A (ko) 반도체 소자의 웨이퍼 결함 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant