JP2009164336A - 電子部品の検査方法、電子部品、及び、電子部品の製造方法 - Google Patents

電子部品の検査方法、電子部品、及び、電子部品の製造方法 Download PDF

Info

Publication number
JP2009164336A
JP2009164336A JP2008000379A JP2008000379A JP2009164336A JP 2009164336 A JP2009164336 A JP 2009164336A JP 2008000379 A JP2008000379 A JP 2008000379A JP 2008000379 A JP2008000379 A JP 2008000379A JP 2009164336 A JP2009164336 A JP 2009164336A
Authority
JP
Japan
Prior art keywords
covering
cavity
electronic component
covering portion
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008000379A
Other languages
English (en)
Inventor
Takashi Mori
岳志 森
Akira Sato
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008000379A priority Critical patent/JP2009164336A/ja
Publication of JP2009164336A publication Critical patent/JP2009164336A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】内部に機能素子が配置された減圧された空洞部を備えた電子部品の検査方法において、当該空洞部の減圧封止状態の検査・確認を製造プロセス途中において容易に行うことができる新規の検査方法を実現する。
【解決手段】本発明の電子部品の検査方法は、内部に機能素子12が配置された減圧された第1の空洞部C1を備えた電子部品の検査方法であって、少なくとも前記第1の空洞部C1と共通する減圧封止工程で減圧された第2の空洞部C3、C4を予め形成し、前記第2の空洞部C3、C4を被覆する被覆部32C、33Cの撓み状況を外部より検出することを特徴とする。
【選択図】図3

Description

本発明は電子部品の検査方法、電子部品、及び、電子部品の製造方法に係り、特に、MEMS(微小電気機械システム)素子を減圧された空洞内に封入してなる構造を含む電子部品に対して好適な製造技術に関する。
一般に、MEMS(微小電気機械システム)は、半導体製造プロセス等で用いられる微細パターニング技術を利用した種々の電子部品として製造されているが、空気の粘性によるダンピングに敏感なMEMSレゾネータ(共振子)などのMEMS素子は通常の微細パターニング技術だけでなく、MEMS素子を減圧された空間内に封止する減圧封止工程が別途必要とされる。
この場合、水晶振動子などの通常の電子部品のように、チップ単位で減圧封止を行うことが考えられる。このとき、高品位の製品を安定して製造するには、減圧封止部分の減圧レベルを検査・確認するための方法が重要となる。
従来の減圧封止レベルの検査方法としては、水晶振動子などの素子をパッケージ内に減圧封止してなる電子部品に適用させたものが知られている。例えば、以下の特許文献1乃至3に記載されたものが挙げられる。特許文献1には、試料の周囲の気体を加圧してから試料を試験液中に浸漬させ、その後、周囲を減圧することによって試料より浸出する気体を試験液中に生ずる気泡の有無により把握するといった、試料の封止性能を評価する方法が記載されている。また、特許文献2には、電子部品を耐圧容器内の液体中に浸漬させ、一旦加圧した後に常圧まで戻すことで、封止不良の電子部品中に液体を浸透させて機能の劣化若しくは破壊を生じさせ、その後、電気的測定を行って良品の選別を行う方法が記載されている。さらに、特許文献3には、加圧したヘリウムガス中にリファレンス品を配置した後、真空容器中でリファレンス品から放出されるヘリウムガスを検出する方法が記載されている。
特開2004−245752号公報 特開2005−5350号公報 特開2007−3295号公報
ところで、本発明者らは先に上記の微細パターニング技術を用いた製造プロセス中でMEMS素子を内部に配置してなる微細な空洞部(キャビティ)を減圧封止する技術を開発し、これによって従来の減圧封止方法で製品ごとにパッケージ化することによる製造の非効率性を回避することが可能にした。すなわち、微細パターニング技術による製造プロセス中で空洞部を減圧封止することで例えば多数の製品予定領域を一括して形成してなるウエハ単位での減圧封止処理が可能になり、この減圧封止処理を行った後にウエハを分割して個々の製品を製造できるため、製造効率を大幅に向上させることが可能になった。
しかしながら、前述の各特許文献に記載された減圧レベルの検出技術は、本来的に個々のチップ状の電子部品をパッケージ化してなる製品に対してリークテストを行うものであるため、従来の微細パターニング技術を用いた製造プロセス中で当該検出方法を実施することは難しく、また、当該製造プロセス途中において検査を行うことでその後の製造プロセスから不良品を排除したり、その前の製造プロセスの条件を変更したりすることにより、製造効率や製品の品位を高めるといったことができないという問題点がある。さらに、微細パターニング技術の製造プロセス中で空洞部を形成して減圧封止する場合には多数の製品予定領域を一括して処理できるという利点があるが、従来の検査方法では多数の製品予定領域を一括して検査すると、個々の製品予定領域に着目した検査を実施することが不可能で、ウエハ内の製品予定領域別の良否の判断をすることができないという問題点もある。
具体的には、上記の空洞部を備えた電子部品については、所定の減圧状態が得られない封止不良や、減圧による内外圧力差によって被覆部が内側に撓んで陥没し、被覆部が機能素子に接触することによる素子不良が発生する場合があるが、上記従来の方法で検査を行う場合には、通常、減圧封止工程での封止不良や素子不良が発生しても最終製品に近い状態(パッケージ体)となるまで確認できないため、これによって製造効率の低下を招く虞がある。
そこで、本発明は上記問題点を解決するものであり、その課題は、内部に機能素子が配置された減圧された空洞部を備えた電子部品の検査方法において、当該空洞部の減圧封止状態の検査・確認を製造プロセス途中において容易に行うことができる新規の検査方法を実現することにある。
斯かる実情に鑑み、本発明の電子部品の検査方法は、内部に機能素子が配置された減圧された第1の空洞部を備えた電子部品の検査方法であって、少なくとも前記第1の空洞部と共通する減圧封止工程で減圧された第2の空洞部を、当該第2の空洞部を被覆する被覆部の被覆面積が前記第1の空洞部を被覆する被覆部の被覆面積より大きくなるように予め形成し、前記第2の空洞部を被覆する被覆部の撓み状況を外部より検出することを特徴とする。
この発明によれば、機能素子を内在させた第1の空洞部とは別に、当該第1の空洞部と共通の減圧封止工程で減圧された第2の空洞部を形成し、当該第2の空洞部を被覆する被覆部の被覆面積を第1の空洞部を被覆する被覆部の被覆面積より大きくすることにより、第2の空洞部を被覆する被覆部を撓みやすく構成できるため、その減圧封止による被覆部の撓みの有無や撓み量を容易に確認することが可能になる。したがって、第1の空洞部の減圧封止状態(減圧されているか否か、内部圧力の大小など)や第1の空洞部を被覆する被覆部の撓みによる機能素子の不具合等を推定し、これによって第1の空洞部の減圧不良や機能素子の良否を判定することが容易になる。
この場合に、上記機能素子とは、何らかの電気的若しくは機械的機能を有する素子を言い、共振子などのレゾネータ、振動子、フィルタ、マイクロアクチュエータなどが含まれる。典型的には、MEMS素子とよばれる微細パターニング技術を用いて形成された微細な機能素子が挙げられる。また、撓み状況の検出とは、肉眼による目視、顕微鏡等による観察、画像撮影等の光学的検出、プローブによる触診などの機械的検出、音波による検出などの音響的検出等といった、被覆部の撓み状態を外部より把握するための全ての方法を含む。
本発明の一つの態様においては、前記第2の空洞部を被覆する被覆部の被覆形状を前記第1の空洞部を被覆する被覆部の被覆形状の相似形とする。これによって、第2の空洞部を被覆する被覆部の被覆面積を大きくしたときに、その被覆形状が第1の空洞部を被覆する被覆部の被覆形状と相似形であるために、より確実に被覆部が類似の態様で撓みやすくなることから、第2空洞部を被覆する被覆部の撓み状態から第1の空洞部の減圧状態や第1の空洞部を被覆する被覆部の撓み状態をより確実に確認することが可能になる。
また、本発明の他の態様においては、前記第2の空洞部を被覆する被覆部を前記第1の空洞部を被覆する被覆部と同じ厚み及び素材構成とする。これによって、第2の空洞部を被覆する被覆部の撓み特性を第1の空洞部を被覆する被覆部の撓み特性にさらに近い状態とすることができるため、第1の空洞部の減圧封止状態や被覆部の撓み状態をより確実に判定することが可能になる。
本発明の他の態様においては、前記被覆部の撓み状況の検出を前記被覆部の光学的計測により行う。これによれば、光学的計測で検出を行うことにより、被覆部の撓み状態を非接触で把握することができる。ここで、光学的計測とは、光を用いて被覆部を計測する方法を意味し、目視による観察、光学系を用いた拡大観察、画像撮影、反射光計測などを含む。
この場合においては、前記光学的計測を前記第2の空洞部を被覆する被覆部の撮影画像を処理することで行うときがある。たとえば、被覆部の撮影画像から被覆部の明度値や明度分布を導出し、その態様に応じて撓み状態を把握、算出することができる。
次に、本発明の電子部品は、内部に機能素子が配置された減圧された第1の空洞部を備えた電子部品であって、前記第1の空洞部とは別に設けられた、減圧された第2の空洞部を具備し、前記第2の空洞部を被覆する被覆部の被覆面積は、前記第1の空洞部を被覆する被覆部の被覆面積より大きいことを特徴とする。
この発明の電子部品としては、第1の空洞部を備えた個々の製品を構成する電子部品、たとえば振動子製品やフィルタ製品の外に、複数の製品相当部分を含むウエハなどの中間製品、たとえば半導体ウエハをも含む。
本発明の一態様では、前記第2の空洞部を被覆する被覆部の被覆形状が前記第1の空洞部を被覆する被覆部の被覆形状の相似形である。これによれば、第2の空洞部を被覆する被覆部の撓み量をより確実かつ高精度に検出可能となる。
本発明の一つの態様においては、前記被覆部の被覆面積が相互に異なる被覆面積を備えた複数の前記第2の空洞部が形成される。これによって、被覆面積に応じて異なる複数種の撓み状態を知ることができるため、第1の空洞部の減圧封止状態や被覆部の撓み量などをより高い精度で推定できる。
本発明の別の態様においては、前記第2の空洞部を被覆する被覆部と同じ厚み及び素材構成を有し、前記被覆部の被覆形状及び被覆面積が前記第1の空洞部を被覆する被覆部の被覆形状及び被覆面積と等しい第3の空洞部が含まれる。このように、その被覆部の被覆形状及び被覆面積が第1の空洞部を被覆する被覆部と等しい第3の空洞部を設けることで、第1の空洞部の形状や周囲構造等と第2の空洞部の形状や周囲構造等とが何らかの点で異なっている場合でも、第2の空洞部と第3の空洞部の被覆部の撓み状態を外部より対比することで、当該相違点による影響の有無を確認することができる。
本発明の他の態様においては、前記第2の空洞部を被覆する被覆部は、前記第1の空洞部を被覆する被覆部と同構造、すなわち、同じ厚み及び素材構成とされる。これによれば、被覆部が同構造とされることで、第2の空洞部を被覆する被覆部の撓み状態で第1の空洞部を被覆する被覆部の撓み状態の判定をより確実かつ高精度に行うことができる。
[第1実施形態]
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1は本発明に係る第1実施形態の電子部品の一部を拡大して示す拡大部分縦断面図である。本実施形態では、シリコンや化合物半導体などの半導体基板等よりなる基板11上に、共振器(レゾネータ)、フィルタ、アクチュエータ、センサ等を構成するMEMS素子12が形成されている。ただし、本発明において基板11はガラス、セラミックス、サファイア、ダイヤモンド、合成樹脂等の他の素材で構成される場合もありうる。
図示例のMEMS素子12は、基板11の表面上に形成された下部電極12aと、この下部電極12aと間隔を有して対向し、基板11の表面上に形成された可動電極12bとを有する。可動電極12bは、基板11上に固定された支持部12b―1と、この支持部12b−1の上部に一体に接続された可動部12b−2とを備え、当該可動部12b−2が支持部12b−1より周囲に張り出すことで、下部電極12aと対向するように構成されている。
下部電極12a及び可動電極12bの材料は特に限定されないが、MEMS素子12を構成する要素としては導電体であることが好ましく、例えば、導電性シリコン膜(ドーピングされた多結晶シリコン)で構成されることが望ましい。導電性シリコン膜は半導体製造プロセスにおいて形成される機能層を構成する素材であり、たとえばCMOS回路等の半導体回路をMEMS素子12と一体に構成する場合に当該半導体回路中の機能層(たとえばゲート電極)と同時に形成することで製造工程を共通化できるという利点がある。
MEMS素子12の製造方法の一例としては、例えば、下部電極12aを基板11上に形成した後、下部電極12a上及び下部電極12aの形成されていない領域上に酸化シリコンやPSG等よりなる犠牲層を形成し、当該犠牲層の形成されていない領域及び犠牲層の上に上記支持部12b−1及び可動部12b−2を形成し、上記犠牲層を後述するリリース工程により除去することで、図示のように支持部12b−1の上に周囲に張り出した動作可能な可動部12b−2が形成される。なお、上記リリース工程は、後述する第1の空洞部C1を形成するためのエッチングと同時に行われる。
基板11上には、絶縁層である酸化シリコン(SiO)、より詳細にはPSG(リンドープガラス)やTEOS(テトラエトキシシランなどを原料ガスとして形成されるCVD膜)等よりなる層間絶縁膜13、14、15、及び、酸化シリコン(SiO)や窒化シリコン(Si)などからなる表面保護膜22が積層され、必要に応じてアルミニウム等よりなる配線層16、17が各層間絶縁膜13,14,15のいずれかの上に形成される。配線層16,17は基板11の表層部や基板11上に所定の回路(CMOSなど)や配線を形成するための導電パターンとされる。
上記層間絶縁膜13,14,15には開口部が設けられ、この開口部によって上記MEMS素子12が内部に配置された第1の空洞部C1が構成される。第1の空洞部C1は第1の被覆層21と第2の被覆層23とから構成される被覆部により上方から被覆されることで密閉されている。第1の被覆層21には第1の空洞部C1に連通する複数の細孔21aが形成され、これらの細孔21aは、第2の被覆層23が上方から覆われることで閉鎖されている。
上記第1の被覆層21は例えば同層において配線層17と同時に形成され、アルミニウム等の金属膜で構成される。たとえば、金属層を成膜し、その後、パターニングすることで、配線層17と同時に細孔21aを備えた第1の被覆層21が形成される。
なお、実際には上記層間絶縁膜13,14,15を形成した後に上記第1の被覆層21を形成し、当該第1の被覆層21の細孔21aを通してウエットエッチングやドライエッチング等で上記層間絶縁膜13,14,15をエッチング除去し、その後、洗浄するといった処理を行うリリース工程で、上記開口部である第1の空洞部C1が形成される。
また、第2の被覆層23は、第1の被覆層21上に真空蒸着、スパッタリング、CVD法等の気相成長法により減圧下で成膜され、これによって、上記第1の空洞部C1が細孔21aを通して減圧された状態で細孔21aが閉鎖される。第2の被覆層23は、酸化シリコン、窒化シリコン等の絶縁体やアルミニウム、チタン、タングステン等の金属により形成される。この第2の被覆層23の形成工程が第1の空洞部C1の減圧封止工程となる。
なお、上記のように成膜された第2の被覆層23をパターニングすると同時に、他の配線層や接続パッドなどを形成してもよい。
本実施形態では、上記の第1の空洞部C1と並行して、第3の空洞部C2及び第2の空洞部C3、C4を形成している。第3の空洞部C2及び第2の空洞部C3、C4は第1の空洞部C1と同構造(厚み及び素材構成が同一の構造)により画成されている。すなわち、基板上に上記層間絶縁膜13,14,15が除去されてなる開口部が設けられ、第3の空洞部C2及び第2の空洞部C3,C4は、上から細孔31a,32a,33aを備えた第1の被覆層31,32,33と第2の被覆層34,35,36とからなる被覆部で上記開口部が密閉された構造で形成される。
図2は、図1に示す構造の平面形状の例を示す拡大部分平面図である。本実施形態において、上記第1の空洞部C1と同様の被覆形状乃至寸法(空洞部を被覆部が覆う部分の形状)、すなわち、図示例のように平面視矩形状の被覆形状を有する場合には、第3の空洞部C2を覆う被覆部31Cの被覆形状及び被覆面積は第1の空洞部を覆う被覆部21Cと同一である。したがって、被覆部31Cの被覆形状の長さ及び幅は被覆部21Cの被覆形状の長さL1及び幅W1と同一となっている。また、第2の空洞部C3、C4を被覆する被覆部32C、34Cの被覆形状は被覆部21Cの被覆形状と相似であり、その被覆面積は被覆部21Cよりも大きく構成されている。すなわち、図示例の場合、L2>L1及びW2>W1、並びに、L3>L2及びW3>W2であって、被覆部32Cの被覆面積は被覆部21C、31Cの被覆面積より大きく、被覆部33Cの被覆面積は被覆部32Cよりさらに大きくなっている。
本実施形態では、図2に示すように、第1の空洞部C1内に配置されたMEMS素子12の下部電極12aと配線D1を介して導電接続された端子E1が設けられ、また、可動電極12bと配線F1を介して導電接続された端子G1が設けられている。なお、MEMS素子12は上記端子E1,G1ではなく、或いは、端子E1,G1とともに、基板11の表層部若しくは基板11上に設けられた内部回路に接続されていてもよい。なお、被覆部を構成する第1の被覆層21と第2の被覆層23の少なくとも一方が導電体で構成されている場合、当該少なくとも一方は、図示しない配線を介して所定電位(例えば接地電位)に導電接続されていることが好ましい。これによって第1の空洞部C1の内部を電気的に遮蔽することができ、MEMS素子12に対する外部電磁界の影響を低減することができる。
本実施形態では、上記の第1の空洞部C1、第3の空洞部C2、第2の空洞部C3、C4が並行して形成されると共に、共通の減圧封止工程において減圧され、封止されている。特に、本実施形態の場合、各空洞部を画成する周囲構造は全て同一工程かつ同一素材で構成されている。したがって、通常は、第2の空洞部に減圧不良、封止不良等があれば第1の空洞部にも同様の不良が存在する可能性が高いことになる。
上記各空洞部が封止された後には、各空洞部と外部の間に内外圧力差が生じるので、この内外圧力差によって被覆部が内側に陥没する態様で撓むことになる。この被覆部の撓みは各空洞部が減圧されていることを示すものであるが、被覆部の撓み量が大きくなると、第1の空洞部C1では被覆部21C(特に内側の第1の被覆層21)が内部のMEMS素子12に接触して素子不良を招くことがある。したがって、第1の空洞部C1においては被覆部21Cの撓み量を或る程度小さくする必要がある。
一方、各空洞部の被覆部の撓み量が少なすぎると、外部からは空洞部が減圧されているか否かを確認することができなくなる。したがって、第1の空洞部C1では被覆部の撓み量を外部より(すなわち、空洞部の外側から)確認可能で、しかも素子不良を防止できる範囲に設定する必要があるが、実際には上記撓み量を当該範囲内に設定することは極めて困難である。
本実施形態では、上記の第3の空洞部C2及び第2の空洞部C3、C4を設け、この第3の空洞部及び第2の空洞部を被覆する被覆部31C、32C、33Cの撓み状態を外部より観察することで、第1の空洞部C1の減圧封止状態を確認できるようにしている。特に、第2の空洞部C3、C4を被覆する被覆部32C、33Cの被覆面積は第1の空洞部C1を被覆する被覆部21Cの被覆面積より大きいため、内外圧力差が同様であっても撓み量が大きくなるから、当該撓みの状態を外部より確認しやすくなる。例えば、図3に示すように、被覆部21C及び31Cの撓み量が小さく、外部より撓みが確認できない場合でも、被覆面積の大きい被覆部32C、33Cの撓みは大きくなるので、これらの撓みを確認することで、これらの第2の空洞部C3、C4と同時に減圧封止された第1の空洞部C1も減圧封止されていることが推定される。
一方、被覆部21Cと同じ被覆面積を有する被覆部31Cで撓み量が小さければ、第1の空洞部C1内で被覆部21CがMEMS素子12と接触するような不良が発生していないことを推定することができる。この第3の空洞部C2を覆う被覆部31Cを設ける意義は、主として、同構造で構成された被覆部32C、33Cでは撓みが大きいが被覆部31Cでは撓みが小さいことで、各被覆部の撓みの大小が被覆面積の大小に起因するものであることを確認することができることから、被覆部31と同一の被覆形状及び被覆面積を有する被覆部21Cでも撓みが小さく、MEMS素子12の不良が発生していないであろうということをより確実に推定できるというものである。
被覆部31C、32C、33Cの撓みを外部よりを検出する方法としては、たとえば顕微鏡等により目視で被覆部31C、32C、33Cの外観を観察し、撓み量を検査することが考えられる。この場合、被覆部31C、32C、33Cの撓みがないか極めて小さければ、図4(a)に示すように入射光ILの入射方向を垂直方向とすれば反射光RLの反射方向も垂直方向となるが、被覆部の撓みが大きくなると図4(b)に示すように入射光ILの入射方向を垂直方向としても反射光RLは異なる方向に反射するようになるので、特定方向の反射光RLの強度が異なることとなるため、明らかに外観が異なって見える。もちろん、入射光ILの入射方向は垂直方向とは限らないが、当該入射方向の如何に拘わらず、被覆部の撓みの有無で外観上区別することが可能である。通常、撓み量の差は反射光の大小による明度の差で判別できる。
ここで、上記の外観による被覆部の撓み量の観察を容易にするために、被覆部の表面、すなわち露出する第2の被覆層31、35、36を凹凸の視認しやすい表面態様、たとえば、粗面状に構成することが好ましい。ただし、顕微鏡等の光学系を介して被覆部を観察する場合には、当該光学系にフィルタ等を配置して表面凹凸を視認しやすくすることも可能である。さらに、特定方向への反射光による反射率測定によって被覆部の撓み量を計測する場合には、反射率の高い素材、たとえば、アルミニウム等の金属で被覆部の表面を構成することが望ましい。
なお、図1乃至図3に示す各空洞部の相対配置は特に意味を有するものではなく、あくまでも模式的に描いたものであり、各空洞部の位置関係は基板11上において任意である。また、被覆部21C、31C、32C、33C以外の表面は、リリース工程のエッチングに耐性ないし充分な選択性を有する素材よりなる表面保護膜22に覆われている。これは、リリース工程において各被覆部の第1の被覆層21、31,32,33に設けられた細孔21a、31a、32a、33aを通した内部エッチングのみが生じ、それ以外の表面エッチングが実質的に行われないようにするためである。
上述の被覆部の被覆面積と撓み量の関係について図12乃至図14を用いて説明する。図12(a)及び(b)はシリコン単結晶よりなる基板1の表面に凹部1aが形成され、この凹部1aをアルミニウム膜よりなる被覆部2が覆うように構成された構造を示す。そして、当該構造において被覆形状は一辺の長さLの正方形であり、被覆部の厚みはtである。この構造で厚みtを4.5μmとして構造計算を行った結果、図13及び図14に示す関係を得た。
図13は内外圧力差が0.1MPa(真空と大気圧の圧力差)の場合の長さLと被覆部2の中央の変位量(撓み量)の関係を示すグラフ、図14は長さL=150μmとした場合の内外圧力差と被覆部2の中央の変位量(撓み量)の関係を示すグラフである。
図13をみると、被覆寸法を示す一辺の長さLが増大すると被覆部2の中央の変位量は急激に増加することがわかる。具体的には一辺の長さLと前記変位量との関係を示す指数関数的な曲線態様からすれば、当該変位量は被覆面積のn乗(nは1より大きな整数)に比例するものと思われる。この図13に示す関係を用いることにより、たとえば、被覆部21Cとは被覆面積の異なる被覆部32C、33Cの変位量に基づいて第1の空洞部C1の変位量を算出することも可能になる。
また、図14に示すように、被覆部2の上記変位量は内外圧力差にほぼ比例する。この図14に示す関係を用いることにより、被覆部31Cの変位量に基づいて被覆部21Cの内外圧力差を算出することができる。また、図13に示す関係を用いることで、被覆部21Cとは被覆面積の異なる被覆部32C、33Cの変位量に基づいて被覆部21Cの内外圧力差を算出することもできる。
本実施形態の場合、上記の被覆部の撓み状況は外部より検出される。当該検出方法は、光を用いた光学的方法、音波を用いた音響的方法、その他の放射線(電子等の荷電粒子など)を用いた方法、プローブ等を用いた機械的方法など、各種の方法で行うことができるが、本実施形態ではそれらの一例として光学的方法で被覆部の撓みを外部より検出する場合について説明する。当該光学的方法としては、単に光学顕微鏡等で目視で撓み状態を観察してもよいが、以下ではより精密な撓み量の測定が可能な方法について詳細に説明する。
上述の被覆部の撓み量を測定する機器の一例を図15に示す。図15は拡大観察(顕微鏡)システム50の概略構成を示す概略構成ブロック図である。当該システム50は、レーザ発振器等よりなる第1光源51L及びフォトダイオード等よりなる第1光検出器51Dを含み、第1光源51Lの光を試料Sを経て第1光検出器51Dへ導く第1光学系51を備えている。また、白色ランプ等よりなる第2光源52L及びCCD(電化結合素子)等の撮像素子よりなる第2光検出器52Dを含み、第1光源52Lの光を試料Sを経て第2光検出器52Dへ導く第2光学系52を備えている。
試料Sはステージ55上に設置され、このステージ55は駆動機構56によって光軸方向に移動可能に構成される。また、第1光源51Lは駆動電源53を介して、第2光検出器52Dは画像処理回路54を介して、駆動機構56は制御回路57を介して、その他の第2光源52L及び第1光検出器51Dはそれぞれ直接に、入出力回路58aを通して制御装置58に接続されている。なお、制御装置58には、表示モニタ59A、記憶装置59B及び操作部59Cも接続されている。
上記の第1光学系51は、コリメートレンズ511、偏光ビームスプリッタ512、1/4波長板513、ガルバノミラー等よりなる水平偏向器514及び垂直偏向器515、リレーレンズ516、対物レンズ517、結像レンズ518及びピンホール519を含む。この第1光学系51により、第1光源51Lから放出された光はコリメートレンズ511で集光された後、偏光ビームスプリッタ512で反射されて1/4波長板513を経て、水平偏向器513及び垂直偏向器514で試料Sに対する所定位置に向けて光束位置が設定された状態で、リレーレンズ516及び対物レンズ517を経て試料Sに照射される。試料Sからの反射光は対物レンズ517及びリレーレンズ516を経て上記の光路を戻り、偏光ビームスプリッタ512を通して結像レンズ518で収束され、ピンホール519を通して第1光検出器51Dにて検出される。
この第1光学系51は試料Sに対する焦点位置を検出することが可能であり、第1光源51Lから照射される光が試料S上で合焦したとき、反射光がピンホール519を通して第1光検出器51Dにて所定強度で検出されるが、試料S上で合焦しないときには、反射光の収束位置はピンホール519からずれるので、第1光検出器51Dにおける検出光量は小さくなる。このとき、上述のようにステージ55は光軸方向に移動可能とされているので、駆動機構56によってステージ55を移動させて試料S上で合焦状態を得ることができる。また、試料Sの表面に凹凸が存在する場合には、照射スポットの範囲内で焦点深度内の異なる位置に焦点を合わせ、その反射光強度を第1光検出器51Dで検出することも可能である。いずれにしても、ステージ55を光軸方向に移動させながら第1光検出器51Dの光検出値を測定し、その最大値若しくは極大値が得られる場所でステージ55を停止させることで、試料Sの表面若しくはその一部に焦点が合った状態とすることができる。
ここで、試料Sの表面に照射される第1光学系51の光スポットを水平偏向器514及び垂直偏向器515で平面的に走査していく場合、走査ステップごとに第1光学系51を介して第1光検出器51Dの検出光量を測定し、試料Sに対する焦点位置を検出することができる。したがって、光スポットの走査を行いながら焦点位置を検出していくことで、試料Sの表面の凹凸形状分布を求めることができる。これは、上記被覆部の撓み形状を光学的に測定することができることを意味する。
上記の試料Sの表面の凹凸形状分布は、高さデータを明度や色相に変換することで適宜の凹凸形状を表す画像を得るために用いることができ、また、適宜の画像処理により3次元形状を示すデータを求め、当該3次元形状を表す画像を合成することも可能にする。
一方、試料Sの表面の走査データから走査範囲内の各点(画素)について得られた受光量を輝度データとし、試料Sの表面画像を得ることもできる。この画像は、各点において焦点が合った被写界深度の非常に高い共焦点画像となる。また、任意の注目画素で最大光検出値が得られた高さに固定した画像を合成した場合には、注目画素の焦点位置との高低差が大きい焦点位置を有する画素の光検出値は著しく小さくなるので、上記注目画素と同じ高さの部分は明るく、これと高低差の大きい部分は暗く表示される。
第2光学系52は、コリメートレンズ521、第1ハーフミラー522、集光レンズ523、第2ハーフミラー524を含み、第2光源52Lから放出される照明光をコリメートレンズ521を経て第1ハーフミラー522で反射させ、対物レンズ517を介して試料Sに照射し、その反射光を対物レンズ517を経て第1ハーフミラー522を透過させて集光レンズ523を経て第2ハーフミラー524で反射させることで、第2光検出器52Dで検出することができる。ここで、第2光検出器52DはCCD等の撮像素子で構成されるので、試料Sの表面画像を撮影することが可能になる。
ここで、第1光学系51と第2光学系52の光軸は相互に一致し、また、第2光検出器52Dは、第1光学系51の第1光検出器51Dの前に配置されたピンホール519と共役又は共役に近い位置に設けられている。第2光検出器52Dで撮影された画像(カラー画像)は画像処理回路54によって読み出されてデジタルデータに変換される。そして、このデータは表示モニタ59Aに表示される。
この場合、第1光学系51で得られた共焦点画像と、第2光学系52で得られたカラー画像とを組み合わせて、全ての画素でピントの合った被写界深度の大きいカラー共焦点画像を得ることも可能である。たとえば、上記カラー画像を構成する輝度信号を上記共焦点画像の輝度信号で置き換えることにより、簡易にカラー共焦点画像を生成することができる。
なお、上記拡大観察システムでは、共焦点光学系である第1光学系51と、非共焦点光学系である第2光学系52とが設けられているが、拡大観察システムとしてはこのような構成に限らず、第1光学系51のみ、或いは、第2光学系52のみを設けたものとしてもよい。
本実施形態では、上記の拡大観察システム50を用いて微細な第3の空洞部C2及び第2の空洞部C3、C4を被覆する被覆部31C、32C、33Cの撓み状況を各種画像の形で表示モニタ59A等で観察し、第1の空洞部C1の減圧封止状態の良否、MEMS素子12の良否を判定する。これによって、製品の品位向上や製造条件の最適化による製造効率の向上を図ることができる。また、被覆部の撓み状況の検査において、上記の画像を観察する場合に限らず、上記拡大観察システム50等により得られたデータを用いて手動判定(例えば、判断の基準となる検査データを表示させ、これを視認した検査員が良否を判断する。)若しくは自動判定(例えば、判断の基準となる検査データを所定の基準値と自動的に比較して判定結果を報知する。)を行うようにしてもかまわない。
[第2実施形態]
次に、図5を参照して本発明に係る第2実施形態について説明する。この実施形態では、基本的に第1実施形態と同様の部分には同一符号を付し、それらの説明は省略する。本実施形態では、基板11上にMEMS素子12を内部に収容した第1の空洞部C1、第3の空洞部C2、及び、第2の空洞部C3、C4が、配線層の一部で構成された導電体よりなる隔壁WL1、WL2、WL3、WL4で画成されている点で第1実施形態とは異なる。これらの隔壁WL1,WL2,WL3,WL4は上記第1の被覆層21、31、32、33と連結され、層間絶縁膜13,14,15が直接第1の空洞部C1、第3の空洞部C2、及び、第2の空洞部C3、C4に臨まないように構成されている。
上記のように構成すると、第1実施形態において説明したリリース工程において層間絶縁膜13,14,15や犠牲層などをエッチングする際に、不要なサイドエッチングを低減することができるため、各空洞部をコンパクトに構成することができ、また、各空洞部の被覆面積を小さく、しかも再現性よく構成することができるという効果が得られる。
さらに、各空洞部が導電体で囲まれるように構成されるので、外部の電磁界に対する遮蔽効果が得られるので、第1の空洞部C1ではMEMS素子12の外部電磁界による影響を低減できるという利点もある。
なお、図示例では第1の空洞部C1、第3の空洞部C2、及び、第3の空洞部C3、C4の全てにおいて上記隔壁WL1、WL2、WL3、WL4を設けているが、以下の第3実施形態及び第4実施形態のように、第1の空洞部C1は第1実施形態と同様に隔壁を有しない態様で構成し、第3の空洞部及び第2の空洞部を本実施形態と同様に隔壁を設けるなど、隔壁を設ける空洞部を適宜に設定しても構わない。
[第3実施形態]
次に、図6乃至図8を参照して本発明に係る第3実施形態として製造方法についてより詳細に説明する。この実施形態は、第1実施形態及び第2実施形態の構成の組み合わせよりなる構造を製造する工程を示すものであるので、同一部分には同一符号を付し、それらの説明は省略する。
本実施形態においては、図6に示すように、基板11の表面上に導電性ポリシリコン等からなる下部電極12aを形成し、その後、基板11上に酸化シリコン等よりなる犠牲層13Gの成膜及びパターニングを行う。
次に、犠牲層13G上及びその非形成部に導電性シリコン等で支持部12b−1及び可動部12b−2からなる可動電極12bを形成して、MEMS素子12を設ける。なお、電子部品として上記のMEMS素子とともにCMOS回路などの半導体回路を構成する場合には、MOSトランジスタ等の半導体素子を同時並行して形成する。たとえば、MOSトランジスタを構成する場合には、ソース領域及びドレイン領域を基板11の表層部に形成するとともに、基板11上にはゲート絶縁膜やゲート電極を形成する。これらの形成工程は、上記のMEMS素子の形成工程と同時に行うことで、製造プロセスの複雑化を回避できる。
しかる後に層間絶縁膜13を成膜し、層間絶縁膜13にパターニングにより開口部を形成し、この開口部内及び層間絶縁膜13の表面上にアルミニウム等の導電体の成膜及びパターニング等により配線層16及び隔壁WL2、WL3、WL4の下部を形成する。
そして、必要に応じて上記の層間絶縁膜の形成、配線層及び隔壁の形成を繰り返すことにより、層間絶縁膜13、14、15及び配線層16、17の積層構造を構成し、適宜の配線構造と上記隔壁WL2、WL3、WL4を形成する。なお、このときに上層の層間絶縁膜15上の配線層と同時に細孔21a,31a,32a,33aを備えた第1の被覆層21、31、32、33がそれぞれ上記のMEMS素子12の上方位置、或いは、適宜の上方位置(隔壁WL2〜WL4で囲まれた部分の上方位置)に形成される。また、最上層には、上記第1の被覆層の細孔21a,31a,32a,33aを露出した態様で、上記層間絶縁膜13,14,15や犠牲層13Gとの間にエッチング選択性を有する素材(たとえば窒化シリコンなど)で構成された表面保護膜22が形成される。
次に、図7に示すように、第1の被覆層21,31,32,33の細孔21a,31a,32a,33aを通してエッチング処理を施すことでリリース工程を実施する。リリース工程では、酸化シリコンをエッチング除去するために沸酸系のウエットエッチング液若しくはエッチングガスを用いる。そして、このエッチング後、各空洞部を水洗等により洗浄する。
最後に、図8に示すように、減圧された容器内において蒸着法、スパッタリング法、CVD法などの気相成膜法によって第2の被覆層23、34、35、36を成膜し、細孔21a,31a,32a,33aを閉鎖する。この工程により、第1の空洞部C1、第3の空洞部C2及び第2の空洞部C3、C4は減圧された状態で同時に封止される。第2の被覆層は、アルミニウム等の金属、TEOSなどの酸化シリコン、或いは、窒化シリコン等の絶縁体によって形成することができる。各空洞部の減圧状態は気相成膜時の容器内の圧力によって決定される。通常、各空洞部の圧力は133.3Pa(1Torr)−1333.2Pa(10mTorr)の範囲内とされることが好ましい。
[第4実施形態]
次に、図9乃至図11を参照して、本発明に係る第4実施形態について説明する。この実施形態では、第3実施形態とは異なる構造に関する製造方法を示す。ただし、第3実施形態と同様の部分には同一符号を付し、それらの説明は省略する。
図9に示すように、本実施形態では、基板11上にMEMS素子12を形成するとともに層間絶縁膜13、14、15を形成し、上記MEMS素子12の上方位置において層間絶縁膜上に第1の被覆層21を形成している点では第3実施形態と同様である。しかしながら、第1の被覆層31,32,33は、層間絶縁膜15が形成されていない領域(パターニングで除去されている領域)において下層の層間絶縁膜14上に形成されている点で第3実施形態とは異なる。なお、図示例では第1の被覆層31,32,33が層間絶縁膜14上に形成されているが、上記領域において層間絶縁膜14をも形成しないで最下層の層間絶縁膜13上に第1の被覆層31,32、33を形成してもよい。
その後、第3実施形態と同様にしてリリース工程を実施し、図10に示すように第1の空洞部C1と、第3の空洞部C2′と、第2の空洞部C3′、C4′を形成する。さらに、図11に示すように、第3実施形態と同様にして第2の被覆層23,34,35,36を形成し、各空洞部を減圧封止する。
本実施形態では、上述のように第3の空洞部C2′、及び、第2の空洞部C3′、C4′上の第1の被覆層31,32,33が第1の空洞部C1上の第1の被覆層21よりも下層に配置されているので、被覆部の高さを第3実施形態の場合よりも低くすることができるから、外部より第3の空洞部C2′及び第2の空洞部C3′、C4′の撓み状況を検出する際に、検出位置(たとえば焦点位置)が第1の空洞部C1の被覆部21Cと異なるため、当該被覆部21Cとの混同を防止できるという利点がある。したがって、第3の空洞部及び第2の空洞部における被覆部の撓み量をより容易かつ確実に検出することができ、これによって第1の空洞部の被覆部の撓みの有無、減圧封止状態の良否などをより確実に推定することができる。
[第5実施形態]
最後に、上記各実施形態で説明した電子部品の検査方法について、より具体的な態様を第5実施形態として説明する。図16は本実施形態の半導体ウエハ110の概略平面図、図17はその一部拡大平面図である。
図16に示すように、本実施形態では、上記基板11を構成する半導体ウエハ110内に複数の製品(チップ)予定領域111が縦横に配列形成され、各製品予定領域111には、上記のMEMS素子12及びこれを内部に収容する第1の空洞部C1が必要に応じて設けられる半導体回路とともに形成される。また、半導体ウエハ110には位置決め基準(図示例ではオリエンテーションフラット)110aが設けられ、当該位置決め基準によって検査工程における所定の位置決めがなされる。また、この位置決めがなされた状態で既定の位置に既定数の検査ポイントP1〜P5が設定される。
図17に示すように、半導体ウエハ110には、製品予定領域111を分離する仮想分離線111T、111Hが縦横に設定され、これらの仮想分離線111T、111Hは、検査工程の後に行われる製品分割工程(たとえばダイシング又はブレイク工程)において分割される位置を示すものである。これらの仮想分離線の間には上記製品予定領域111が構成され、また、この製品予定領域111の周囲には上記仮想分離線を含みその両側に既定の幅を有する境界領域112が構成される。ここで、境界領域112には、上記の第1の空洞部C1、MEMS素子12、半導体回路などの製品(チップ)の一部となるべき構造は形成されない。
各検査ポイントP1〜P5には、上記の境界領域112において第3の空洞部C2、及び、第2の空洞部C3、C4を被覆する被覆部31C、32C、33Cが形成される。これらの検査用の構造は、仮想分離線111T、111Hを中心とする境界領域112に設けられる。もっとも、これらの検査用の構造の一部が製品の機能に影響を与えない範囲で製品予定領域111の内部に形成されていても構わない。ここで、上記検査用の構造の主要部分が仮想分離線111T、111Hと交差するように構成される場合、半導体ウエハ110が分割されて各製品(チップ)になったときには当該構造は破壊されてもはや機能しない状態となる。ただし、上記構造の主要部分を仮想分離線と交差しないように構成し、製品化後においても再検査を行うことができるようにすることは可能である。
上記のように構成すると、検査用の構造を境界領域112内に設けることで製品予定領域111の構造に影響を与えなくなり、製品のコンパクト化や設計自由度の向上を図ることができる。もっとも、製品予定領域111の内部に上記検査用の構造を設け、製品(チップ)に分離させた後においても当該検査用の構造が残存するように構成してもよい。
なお、本明細書において、上記の半導体ウエハ110は最終製品ではないが、これも本明細書においては上記電子部品の一態様であり、また、この半導体ウエハ110から分割された各製品(チップ)もまた電子部品の一態様である。
また、本実施形態では、半導体ウエハ110内に設定された検査ポイントP1〜P5に上記検査用の構造を設けたが、製品予定領域111の内部或いは製品にそれぞれ上記検査用の構造を設けて、各製品予定領域111又は製品ごとに検査を実施できるように構成してもよい。
さらに、本実施形態では被覆面積の異なる複数の第2の空洞部C3、C4を設けているが、単一の第2の空洞部のみを設けても構わない。また、本実施形態では、第2の空洞部のほかに第3の空洞部C2を設け、この第3の空洞部C2を被覆する被覆部31Cを外部からの撓み検出の対象としているが、第3の空洞部C2を設けずに、上記第2の空洞部のみを設けても構わない。
次に、上記検査用の構造を用いた検査方法についてより詳細に説明する。本実施形態の検査方法においては、上述のように光学的方法で被覆部の撓み状況を直接若しくは表示画像で観察したり、光検出値から得られる各種の検査データによる手動判定若しくは自動判定などによって行うが、図18及び図19には、その際の判定対象となる視界若しくは画像を表し、或いは、当該判定対象となる上記各種の検査データに相当する検査用の構造の状況例を視覚的に表現したものを示す。
図18は、被覆部21C、31C、32C、33Cの拡大画像を示すものである。当該拡大画像では、各被覆部の撓み形状に応じて光の反射方向が異なるため、図示例では、観察方向への反射光の大小により、撓み量の大きい被覆部32C、33Cの周縁部EGの明度は高いが、中央部CTの明度が低下した様子が観察される。この図18に示す態様は、たとえば、通常の光学顕微鏡での観察、上記拡大観察システム50の第2光学系52(非共焦点光学系)を用いて得られる画像、上記拡大観察システム50の第1光学系51(共焦点光学系)における焦点位置を固定したときの輝度データなどで得られる。
上記の図18に示す状況では、周縁部EGと中央部CTの明度の差により被覆部の撓み部分が示されているため、当該撓み部分(中央部CT)の面積の大小により撓み量の大小を検出することができる。図示例では、被覆部33Cの上記撓み部分の面積が最も大きいためにその撓み量が大きいことがわかり、被覆部32Cの上記撓み部分の面積がその次に大きいために撓み量がそれに続き、被覆部31Cの上記撓み部分の面積が小さいためにその撓み量が最も小さいことがわかる。この場合、単に拡大視野や拡大画像を観察して検査員が被覆部21Cの良否判定を行ってもよく、或いは、画像処理によって検査データを自動的に算出することで検査員が当該検査データを見て被覆部21Cの良否判定を行ってもよく、さらには、上記検査データを所定の基準値に応じて自動判定するようにしてもよい。
図19(a)、(b)及び(c)に示す態様は、相互に異なる焦点位置における拡大画像を示すものである。図19(a)は各被覆部31C、32C、33Cの周縁部の表面に焦点を合わせたときの画像を示すものである。ここで、撓み量が少ない被覆部31Cではほぼ全体に亘り焦点が合った状態で鮮明に視認されるが、撓み量の大きい被覆部32C、33Cでは、それらの周縁部EGのみで焦点が合って鮮明な画質が得られているが、中央部CTの撓み部分では焦点が合っていないために鮮明な画質が得られていない。
また、図19(b)は図19(a)よりも深い位置に焦点を合わせたときの画像を示すものである。ここでは、撓み量の少ない被覆部31Cでは全体が不鮮明な状態とされる一方、それよりも撓み量の多い被覆部32Cでは中央部CTの撓み部分に焦点が合って鮮明に視認され、周縁は不鮮明な状態となっている。そして、さらに撓み量の多い被覆部33Cでは中央外側部CTOの撓み部分に焦点が合って鮮明に視認されるが、中央内側部CTIの撓み部分には焦点が合わずに不鮮明となるとともに、周縁部EGも焦点が合わずに不鮮明な状態となっている。
さらに、図19(c)は図19(b)よりもさらに深い位置に焦点を合わせたときの画像を示すものである。ここでは、被覆部31C、32Cの全体が不鮮明な状態とされる一方、被覆部33Cにおいては、中央外側部CTO及び周縁部EGは不鮮明な状態であるものの、中央内側部CTIでは焦点が合って鮮明な画質が得られている。
この場合、上記の各画像について各被覆部のうち鮮明な画像が得られている範囲と不鮮明な画像が得られている範囲とを識別した上で、各範囲の面積の大小により撓み量を求めることが可能であり、その結果、図18の場合と同様の種々の方法で良否判定を行うことができる。また、上記の各画像間の焦点位置の変化量からそれぞれの被覆部の撓み量を導出するようにしてもよい。ここで、上記の拡大観察システム50を利用する場合には、第1光学系51と第2光学系52の少なくともいずれか一方を用いることができるが、特に、第1光学系51を利用することで、各被覆部の撓み形状の縁部分と底部分の焦点位置を容易に検出することができるので、被覆部の撓み量を迅速かつ確実に求めることができる。
尚、本発明の電子部品の検査方法及び電子部品は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
第1実施形態の断面構造を模式的に示す拡大部分縦断面図。 第1実施形態の平面構造を模式的に示す拡大部分平面図。 第1実施形態の一部の被覆部が撓み状態にある様子を示す拡大部分縦断面図。 第1実施形態の被覆部の撓み状態を外部より検出する原理を示す拡大部分縦断面図。 第2実施形態の断面構造を模式的に示す拡大部分縦断面図。 第3実施形態の製造工程を模式的に示す工程断面図。 第3実施形態の製造工程を模式的に示す工程断面図。 第3実施形態の製造工程を模式的に示す工程断面図。 第4実施形態の製造工程を模式的に示す工程断面図。 第4実施形態の製造工程を模式的に示す工程断面図。 第4実施形態の製造工程を模式的に示す工程断面図。 計算において設定された仮想的な空洞部及び被覆構造を示す平面図(a)及び縦断面図(b)。 被覆形状の一辺の長さと被覆部中央の変位量との関係を示すグラフ。 空洞部の内外圧力差と被覆部中央の変位量との関係を示すグラフ。 第5実施形態の検査方法に用いる拡大観察システムの構成ブロック図。 第6実施形態の半導体ウエハの平面図。 第6実施形態の半導体ウエハの拡大部分平面図。 第6実施形態の観察態様の一例を示す拡大視野図。 第6実施形態の観察態様の他の例を示す拡大視野図。
符号の説明
11…基板、12…MEMS素子、13、14、15…層間絶縁膜、13G…犠牲層、16、17…配線層、19…表面保護膜、21、31、32、33…第1の被覆層、21a,31a,32a,33a…細孔、23,34、35、36…第2の被覆層、110…半導体ウエハ、111…製品予定領域、112…境界領域、P1〜P5…検査ポイント、EG…周縁部、CT…中央部、CTO…中央外側部、CTI…中央内側部

Claims (10)

  1. 内部に機能素子が配置された減圧された第1の空洞部を備えた電子部品の検査方法であって、
    少なくとも前記第1の空洞部と共通する減圧封止工程で減圧された第2の空洞部を、当該第2の空洞部を被覆する被覆部の被覆面積が前記第1の空洞部を被覆する被覆部の被覆面積より大きくなるように予め形成し、
    前記第2の空洞部を被覆する被覆部の撓み状況を外部より検出することを特徴とする電子部品の検査方法。
  2. 前記第2の空洞部を被覆する被覆部の被覆形状を前記第1の空洞部を被覆する被覆部の被覆形状の相似形とすることを特徴とする請求項1に記載の電子部品の検査方法。
  3. 前記第2の空洞部を被覆する被覆部を前記第1の空洞部を被覆する被覆部と同じ厚み及び素材構成とすることを特徴とする請求項1又は2に記載の電子部品の検査方法。
  4. 前記被覆部の撓み状況の検出を前記被覆部の光学的計測により行うことを特徴とする請求項1乃至3のいずれか一項に記載の電子部品の検査方法。
  5. 前記反射光計測を前記第2の空洞部を被覆する被覆部の撮影画像を処理することで行うことを特徴とする請求項4に記載の電子部品の検査方法。
  6. 内部に機能素子が配置された減圧された第1の空洞部を備えた電子部品であって、
    前記第1の空洞部とは別に設けられた、減圧された第2の空洞部を具備し、
    前記第2の空洞部を被覆する被覆部の被覆面積は、前記第1の空洞部を被覆する被覆部の被覆面積より大きいことを特徴とする電子部品。
  7. 前記第2の空洞部を被覆する被覆部の被覆形状が前記第1の空洞部を被覆する被覆部の被覆形状の相似形であることを特徴とする請求項6に記載の電子部品。
  8. 前記被覆部の被覆面積が相互に異なる被覆面積を備えた複数の前記第2の空洞部を有することを特徴とする請求項6又は7に記載の電子部品。
  9. 前記第2の空洞部を被覆する被覆部と同じ厚み及び素材構成を有し、前記被覆部の被覆形状及び被覆面積が前記第1の空洞部を被覆する被覆部の被覆形状及び被覆面積と等しい第3の空洞部がさらに設けられていることを特徴とする請求項6乃至8のいずれか一項に記載の電子部品。
  10. 前記第2の空洞部を被覆する被覆部は前記第1の空洞部を被覆する被覆部と同じ厚み及び素材構成とされていることを特徴とする請求項6乃至9の何れか一項に記載の電子部品。
JP2008000379A 2008-01-07 2008-01-07 電子部品の検査方法、電子部品、及び、電子部品の製造方法 Withdrawn JP2009164336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008000379A JP2009164336A (ja) 2008-01-07 2008-01-07 電子部品の検査方法、電子部品、及び、電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008000379A JP2009164336A (ja) 2008-01-07 2008-01-07 電子部品の検査方法、電子部品、及び、電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2009164336A true JP2009164336A (ja) 2009-07-23

Family

ID=40966616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008000379A Withdrawn JP2009164336A (ja) 2008-01-07 2008-01-07 電子部品の検査方法、電子部品、及び、電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2009164336A (ja)

Similar Documents

Publication Publication Date Title
US9305341B2 (en) System and method for measurement of through silicon structures
JP5525336B2 (ja) 欠陥検査方法および欠陥検査装置
CN111406206B (zh) 光检查装置及光检查方法
US11624902B2 (en) Wafer inspection method and wafer
JP2019028067A (ja) 基板検査装置、基板検査方法、及びこれを利用する半導体素子の製造方法
JP2008249386A (ja) 欠陥検査装置および欠陥検査方法
KR20140122608A (ko) 디펙의 깊이 정보 추출 장치 및 방법과 그 디펙의 깊이 정보를 이용한 반도체 공정 개선방법
CN111373303A (zh) 异物除去方法及光检测装置的制造方法
CN110832631A (zh) 用于检测深度特征中的缺陷的方法
JP2011191285A (ja) 光が透過可能な材料の段差構造測定方法
US7314767B2 (en) Method for local wafer thinning and reinforcement
TWI558976B (zh) 導電結構製造方法及盲孔關鍵尺寸資訊檢測方法
TW202415969A (zh) 多重模式系統及方法
JP2009164336A (ja) 電子部品の検査方法、電子部品、及び、電子部品の製造方法
TWI797351B (zh) 用於製造具有控制尺寸之半導體晶圓特徵之系統及方法
KR102658807B1 (ko) 전기적 검사 방법
US20150168132A1 (en) Method and system for use in optical measurements in deep three-dimensional structures
Chen et al. Detection of bonding voids in multi-tier stacks with scanning acoustic microscope
US12123799B2 (en) Electrical inspection method
KR20160015543A (ko) 다이 검사 장치
KR20150073512A (ko) 다이 검사 장치
Myalitsin et al. Raman Spectroscopy and Hyperspectral Imaging for Wafer-On-Wafer (WOW) Processing
JP2006128371A (ja) 固体撮像素子及びその測定方法
JP2005003545A (ja) 高さ測定方法及びその装置
KR100989879B1 (ko) 단면결합소자의 제조방법 및 이를 이용한 단면결합소자의 제조장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405