KR20190012888A - 복합 기능소자 - Google Patents

Abstract

소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자가 개시된다. 상기 배리스터의 내부전극은 수평방향으로 적어도 둘 이상 이격되어 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진은 상기 배리스터의 내부전극 사이의 이격 거리보다 크게 형성된다.

Description

복합 기능소자{Multi Functional Device}

본 발명은 복합 기능소자에 관한 것으로, 특히 정전기 방전에 신뢰성 있게 대응 가능한 복합 기능소자에 관련한다.

최근 전자 장치는 사용자의 편리성과 휴대성 요구에 따라서 지속적으로 슬림화 및 소형화가 진행 중이다. 전자 장치는 높은 기능을 구현할 수 있도록 수많은 전자 부품들이 회로에 집적되어 장착되고 있으며, 공간 활용을 위하여 부품의 소형화와 더불어서 2가지 이상의 전기적인 특성을 기대할 수 있는 복합 기능소자 등이 적용되고 있다.

상기한 복합 기능소자는 다양한 전기적 특성을 갖는 세라믹 기능소자 중에서 2개 이상의 소자를 선택하여 제작될 수 있다. 더 다양한 특성 구현을 할 수 있도록 세라믹 소자 내부에는 내부전극이 일정 패턴으로 구성될 수 있다.

상기와 같이, 세라믹 기능소자의 내부전극은 정격전압, 정전용량 등 전기적 특성을 위해 다양한 패턴과 다수의 개수로 설계된다.

도 1(a)은 종래의 복합 기능소자의 사시도이고, 도 1(b)은 단면도이다.

2개의 기능소자(110, 120)는 접합제(140)에 의해 접합되어 있으며, 공통 외부전극(130)을 가진다.

2개의 기능소자(110, 120)는 각각 내부에 내부전극(111a, 111b)(121a, 121b)를 구비하며, 이들은 외부전극(112, 122)에 전기적으로 연결된다.

제2기능소자(120) 위에 제1기능소자(110)를 적층하고, 경화 등의 열처리와 같은 후처리 공정을 거치게 된다. 이후, 상기와 같은 공통 외부전극(130)의 형성을 위해 접합제(140)에 의해 일체화된 2개의 기능소자(110, 120)를 액상의 전도성 페이스트 내에 일정 깊이만큼 디핑한다.

설명의 편리성을 위하여, 제1기능소자(110)는 적층형 칩 배리스터(이하, 배리스터), 제2기능소자(120)는 적층형 세라믹 커패시터(이하, 커패시터)를 예로 들어 설명한다.

커패시터의 정전용량이 1.0㎋ 미만일 때, 유입되는 정전기에 대해서 커패시터는 내성이 취약하여 정전용량의 감소 또는 절연성 파괴까지 발생될 수 있다. 이 때문에, 커패시터의 정전기에 대한 내성 향상이 요구되는 분야에서는 도 1과 같이 배리스터와 커패시터의 복합 기능소자를 구성함으로써, 이에 대응하고 있다.

커패시터는 재질의 종류에 따라서, 단위 두께당 유전체 강도 즉 내전압은 10 ~ 100V/㎛로 다양하기 때문에, 배리스터와 커패시터의 복합 기능소자를 구성할 때, 커패시터의 설계 조건에 관계없이 항상 배리스터를 통해 정전기 유입으로부터 커패시터가 보호될 수 있다고 생각하기 쉽다.

하지만, 배리스터가 상용전압 AC 110V ~ 220V 환경에서도 사용 가능한 수준의 정격 전압으로 설계되기 위해서는, 프로세듐 산화물 첨가제를 포함하는 산화 아연계 배리스터에 있어서 도 1의 이격 거리 LV1는 200㎛ ~ 300㎛ 이상으로 설계되어야 한다. 이러한 배리스터의 내부전극 패턴 설계는, 복합 기능소자의 사이즈가 작아질 때 더 많은 제약 사항이 있게 되며, 배리스터와 커패시터의 복합 기능소자를 구성할 때에는 다음과 같은 사항의 문제점을 고려하여야 한다.

배리스터는 수많은 입경과 입계를 가지는 다결정체이기 때문에, 상기와 같은 이격 거리 LV1는 내부전극 사이의 입경과 입계의 개수 증가와 연관되며, 과전압을 배출하는 경로이기 때문에, 이격 거리 LV1의 증가는 과전압을 배출하는 시간의 증가와 직접 연결된다. 과전압을 배출하는 시간은, 다시 말하자면, 과전압이 가지고 있는 에너지가 이격 거리 LV1에 존재하는 배리스터 세라믹 체적 내에서 머무르는 시간일 수 있으며, 일정 시간 이내에 에너지가 배출되지 않는다고 하면, 이격 거리 LV1에 존재하는 결함 부위에서 절연 파괴가 발생하거나 커패시터 소자의 표면을 따라서 기중 방전이 발생할 수 있다.

즉, 이격 거리 LV1는 배리스터 내부의 전극간 이격 거리이며, 커패시터와 병렬 연결되는 복합 기능소자에서, 도 1과 같이 LV1 > LC1 (LC2)의 관계를 가지도록 제품이 설계되는 경우가 있다. 이 경우, 외부로부터 정전기가 유입되는 때, 정전기는 배리스터를 통해 방전되지 못하고 커패시터의 표면을 따라 방전하는 경로 이탈 현상이 나타날 수 있다. 즉, 유입된 정전기가 배리스터를 통해 방전하기 위한 거리 LV1보다 커패시터 내부전극의 마진 LC1/LC2, 또는 외부전극 밴드 폭 T1/T2와의 거리 LC2-T2/LC1-T1가 짧기 때문에, 커패시터의 표면을 따라 기중 방전이 우선 발생할 우려가 있다.

따라서, 본 발명의 목적은 적어도 칩 배리스터를 포함하는 복합 기능소자에서, 정전기 방전에 신뢰성 있게 대응 가능한 내부전극 구성을 함으로써, 소자 자체 및 회로를 보호하는 복합 기능소자를 제공하는 것이다.

본 발명의 다른 목적은 외부전극의 길이 변화에 대해서도, 안정적인 정전기 방전 경로를 배리스터 내부로 유도 가능한 복합 기능소자를 제공하는 것이다.

본 발명의 제1측면에 의하면, 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서, 상기 배리스터의 내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV1과 LV2이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자가 제공된다.

LV1, LV2 < LC1

LV1, LV2 < LC2

본 발명의 제2측면에 의하면, 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서, 상기 배리스터의 내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자가 제공된다.

LV1, LV2 < LC1

LV1, LV2 < LC2

본 발명의 제3측면에 의하면, 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서, 상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고, 상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자가 제공된다.

LC1 > TV1, TV2, LV1, LV2, LV3, LV4

LC2 > TV1, TV2, LV1, LV2, LV3, LV4

여기서, TV1과 TV2는 상기 제1내부전극과 상기 제2내부전극 사이의 수직 방향의 이격 거리를 의미함.

본 발명의 제4측면에 의하면, 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서, 상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고, 상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자가 제공된다.

(LC1 - T1) > LV1, LV2, TV1, TV2, LV3, LV4

또는, (LC2 - T2) > LV1, LV2, TV1, TV2, LV3, LV4

여기서, T1과 T2는 각각 상기 외부전극의 밴드 폭임.

본 발명의 제5측면에 의하면, 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서, 상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고, 상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고, 상기 커패시터의 내부전극은, 중간에 배치되고 상기 외부전극과 전기적으로 연결되지 않은 제3내부전극, 상기 제3내부전극의 상부와 하부 중 적어도 어느 하나에 배치되어 이격 거리 LC1로 이격되어 상기 외부전극과 전기적으로 연결되는 제4내부전극으로 이루어지며, 상기 외부전극의 밴드 폭 T1과 T2가 각각 상기 제4내부전극의 길이 L1과 L2보다 크지 않는 것을 특징으로 하는 복합 기능소자가 제공된다.

상기한 구조에 의하면, 칩 배리스터와 커패시터가 적층되어 구성된 복합 기능소자에서, 정전기 방전에 신뢰성 있게 대응 가능한 내부전극 구성을 함으로써 소자 자체 및 회로를 보호할 수 있다.

또한, 외부전극의 길이 변화에 대해서도 안정적인 정전기 방전 경로를 배리스터 내부로 유도할 수 있다.

도 1(a)은 종래의 복합 기능소자의 사시도이고, 도 1(b)은 단면도이다.
도 2(a)와 2(b)는 각각 본 발명의 일 실시 예에 따른 복합 기능소자를 나타낸다.
도 3(a)과 3(b)은 각각 본 발명의 다른 실시 예에 따른 복합 기능소자를 나타낸다.
도 4(a)와 4(b)는 각각 본 발명의 다른 실시 예에 따른 복합 기능소자를 나타낸다.

본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세하게 설명한다.

도 2(a)와 2(b)는 각각 본 발명의 일 실시 예에 따른 복합 기능소자를 나타낸다.

도 2(a)와 2(b)는 모두 배리스터(110)의 내부전극 패턴이 변형된 것으로서, 종래의 내부전극(111a, 111b) 사이에 각각 하나의 내부전극(111c)과 두 개의 내부전극(111c, 111d)을 개재함으로써, 유입된 정전기가 가지는 에너지가 배리스터(110) 내부에서 더욱 원활하게 전달되도록 하고 있다.

이를 위한 이격 거리의 상관 관계는 다음과 같다.

LV1 = LV2 + LV3 = LV4 + LV5 + LV6

LV2, LV3 < LC1 (LC2)

LV4, LV5, LV6 < LC1 (LC2)

도 2(a)에 의하면, 배리스터(110)의 내부전극(111a, 111b) 사이의 이격 거리는 LV2과 LV3에 의해 직렬 연결되어 도 1의 이격 거리 LV1과 같기 때문에, 전체적인 정격 전압은 도 1에서와 동일하게 유지할 수 있다.

또한, 이격 거리 LV2과 LV3가 커패시터(120)의 내부전극(121a, 121b)의 마진 LC1과 LC2와 비교하여 작게 형성되기 때문에, 유입되는 정전기에 대하여 배리스터(110)의 저항 변화를 더욱 빠르게 유도할 수 있다. 따라서, 상기와 같은 복합 기능소자에 정전기가 유입되는 경우, 커패시터 표면을 통한 기중 방전이 억제될 수 있는 효과를 가진다.

도 2(b)는 도 2(a)의 변형된 예로서, 배리스터(110)의 내부전극(111a, 111c)(111c, 111d)(111b, 111d) 사이의 이격 거리 LV4, LV5 및 LV6을 더욱 작게 형성한 것이며, 도 2(a)보다 안정적인 정전기 방전 경로 형성을 기대할 수 있다.

도 3(a)과 3(b)은 각각 본 발명의 다른 실시 예에 따른 복합 기능소자를 나타낸다.

도 3(a)을 참조하면, 배리스터(110)의 내부전극(114)의 양단은 외부전극(112)과 이격되어 전기적으로 연결되지 않으며 이격 거리는 각각 LV7와 LV8이다. 따라서, 이격 거리 LV7과 LV8의 합에 의해 정격 전압을 유지할 수 있는 정도의 내부전극의 이격 거리를 확보할 수 있으며, LV7, LV8 < LC1 (LC2)에 의해 안정적인 정전기 방전 경로 형성을 기대할 수 있다.

도 3(b)은 배리스터(110)의 내부전극 패턴을 도 2(a)와 도 3(a)의 조합으로 변형한 예로 내부전극(111a, 111b, 111c, 115)을 갖는다.

내부전극(111a, 111b, 111c, 115)은 중간에 배치되고 외부전극(112)과 전기적으로 연결되지 않는 내부전극(115)과, 내부전극(115)의 상하에 배치되어 외부전극(112)에 전기적으로 연결되는 내부전극(111a, 111b, 111c)으로 이루어진다.

내부전극(111a, 111b, 111c, 115) 사이의 이격 거리의 관계는 다음과 같다.

LV1 = TV1 + TV2 = LV2 + LV3 = LV7 + LV8

LC1 (LC2) > TV1, TV2, LV2, LV3, LV7, LV8

여기서, TV1과 TV2는 각각 중간에 배치된 내부전극(115)과 상하에 배치된 내부전극(111a, 111b, 111c) 사이의 수직 방향의 이격 거리를 의미한다.

도 3(b)의 경우는, 배리스터로 유입되는 정전기는 내부전극(111a, 111b, 111c, 115) 사이에서 수평방향 또는 수직방향으로의 전달에 의해 더욱 효율적인 경로를 제공할 수 있다.

도 4(a)와 4(b)는 각각 본 발명의 다른 실시 예에 따른 복합 기능소자를 나타낸다.

외부전극의 밴드 폭(band width) T1, T2에 의한 정전기 방전 경로 이탈을 미연에 방지하기 위한 것이며, 이를 위한 내부전극 패턴을 가지는 복합 기능소자의 단면을 나타낸 것이다.

도 4(a)를 참조하면, 배리스터(110)의 내부전극은 도 3(b)에서 도시한 것과 동일하게 구성될 수 있으며, 커패시터(120)의 내부전극(121a, 121b)의 마진 LC3, LC4는 각각 외부전극(122)의 밴드 폭 T1과 T2보다 크게 형성함으로써 커패시터(120)의 표면은 높은 절연 상태로 유지할 수 있다.

이러한 구조의 복합 기능소자는, 정전기 유입시 배리스터로 방전을 유도하게 되며, 커패시터 표면에서의 기중 방전을 방지할 수 있고, 상기와 같은 특성을 만족하기 위한 내부전극 간 거리의 상관 관계는 다음과 같다.

(LC3 - T1) > LV2, LV3, TV1, TV2, LV7, LV8

또는, (LC4 - T2) > LV2, LV3, TV1, TV2, LV7, LV8

도 4(b)는 도 4(a)의 구조에서 커패시터(120)의 내부전극 패턴을 달리하여 구성한 복합 기능소자의 단면을 나타낸 것이다.

커패시터(120)의 내부전극 패턴을 보면, 중간에 배치되고 외부전극(122)과 전기적으로 연결되지 않은 내부전극(124)를 중심으로 상부와 하부에 각각 외부전극(122)와 전기적으로 연결되고 이격 거리 LC7로 떨어진 내부전극(123a, 123b)으로 이루어진다.

외부전극(122)의 마진 T1과 T2가 내부전극(123a, 123b)의 길이 L2보다 크지 않는 한 커패시터(120)의 전기적 특성에는 영향을 미치지 않는다. 즉, 복합 기능소자에 정전기 유입이 있는 경우, 배리스터(110)에 의해 방전 경로가 형성될 수 있도록 커패시터(120) 표면의 전계 집중에 의한 기중 방전은 방지될 수 있어서, 방전 경로의 이탈이 방지된다.

전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

110: 배리스터
111a, 111b, 111c, 111d, 115: 내부전극
112: 외부전극
120: 커패시터
121a, 121b, 123a, 123b, 124: 내부전극
122: 외부전극
130: 공통 외부전극

Claims (5)

1. 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서,
   상기 배리스터의 내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV1과 LV2이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자.
   LV1, LV2 < LC1
   LV1, LV2 < LC2
2. 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서,
   상기 배리스터의 내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자.
   LV1, LV2 < LC1
   LV1, LV2 < LC2
3. 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서,
   상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고,
   상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자.
   LC1 > TV1, TV2, LV1, LV2, LV3, LV4
   LC2 > TV1, TV2, LV1, LV2, LV3, LV4
   여기서, TV1과 TV2는 상기 제1내부전극과 상기 제2내부전극 사이의 수직 방향의 이격 거리를 의미함.
4. 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서,
   상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고,
   상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 커패시터의 내부전극의 일단과 상기 외부전극 사이의 전기적으로 연결되지 않은 내부전극 마진 LC1과 LC2와 다음의 관계를 갖는 것을 특징으로 하는 복합 기능소자.
   (LC1 - T1) > LV1, LV2, TV1, TV2, LV3, LV4
   또는, (LC2 - T2) > LV1, LV2, TV1, TV2, LV3, LV4
   여기서, T1과 T2는 각각 상기 외부전극의 밴드 폭임.
5. 소성된 세라믹 본체와, 상기 본체의 대향하는 양측에 형성된 외부전극을 구비하는 커패시터와 배리스터가 상기 외부전극 사이에 전기적으로 연결되도록 적층되어 구성된 복합 기능소자로서,
   상기 배리스터의 내부전극은, 중간에 배치되는 제1내부전극과, 상기 제1내부전극의 상하 중 적어도 어느 하나에 배치되는 제2내부전극으로 이루어지고,
   상기 제1내부전극은 양단이 상기 외부전극과 이격되어 전기적으로 연결되지 않고 이격 거리가 각각 LV1과 LV2이며, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 제2내부전극은 수평방향으로 적어도 둘 이상 이격되어 이격 거리가 각각 LV3과 LV4이고, 이들의 합에 의해 정격 전압을 유지할 수 있는 내부전극 간의 이격 거리를 제공하고,
   상기 커패시터의 내부전극은, 중간에 배치되고 상기 외부전극과 전기적으로 연결되지 않은 제3내부전극, 상기 제3내부전극의 상부와 하부 중 적어도 어느 하나에 배치되어 이격 거리 LC1로 이격되어 상기 외부전극과 전기적으로 연결되는 제4내부전극으로 이루어지며,
   상기 외부전극의 밴드 폭 T1과 T2가 각각 상기 제4내부전극의 길이 L1과 L2보다 크지 않는 것을 특징으로 하는 복합 기능소자.
   
   

Images