KR20180134127A - 전기적 과부하 보호소자 - Google Patents

전기적 과부하 보호소자 Download PDF

Info

Publication number
KR20180134127A
KR20180134127A KR1020170071609A KR20170071609A KR20180134127A KR 20180134127 A KR20180134127 A KR 20180134127A KR 1020170071609 A KR1020170071609 A KR 1020170071609A KR 20170071609 A KR20170071609 A KR 20170071609A KR 20180134127 A KR20180134127 A KR 20180134127A
Authority
KR
South Korea
Prior art keywords
package
electrodes
input
pair
protection
Prior art date
Application number
KR1020170071609A
Other languages
English (en)
Other versions
KR102044408B1 (ko
Inventor
이재욱
황윤호
구유경
구자윤
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020170071609A priority Critical patent/KR102044408B1/ko
Priority to PCT/KR2017/006799 priority patent/WO2018004242A1/ko
Publication of KR20180134127A publication Critical patent/KR20180134127A/ko
Application granted granted Critical
Publication of KR102044408B1 publication Critical patent/KR102044408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Filters And Equalizers (AREA)

Abstract

전기적 과부하 보호소자가 제공된다. 본 발명의 일 실시예에 따른 전기적 과부하 보호소자는 고속신호를 필터링하는 필터부; 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부; 보호부에 직렬 연결되는 순방향 다이오드; 및 순방향 다이오드를 몰딩하는 몰딩부;를 포함한다. 여기서, 제1패키지는 필터부를 포함하고, 제2패키지는 순방향 다이오드를 포함하며, 제1패키지 상에 플립칩 적층되고, 제1패키지 및 제2패키지 중 어느 하나는 보호부를 포함한다.

Description

전기적 과부하 보호소자{Electrical overstress protection device}
본 발명은 전기적 과부하 보호소자에 관한 것으로, 더욱 상세하게는 고속 신호라인에 적합하도록 낮은 커패시턴스 및 정전기 및 전기적 과부하에 대한 보호기능을 동시에 구현할 수 있는 전기적 과부하 보호소자에 관한 것이다.
일반적으로, 전기적 과부하(EOS; electric overstress)는 예를 들면, 충전, 변압 및 모터 구동 회로 등 다양한 환경에서, 돌입 전류, 또는 기동 전류 형태로 발생한다. 이때, 비정상적인 전압의 증가로 인해 시스템에 스파크(spark)가 발생하여 구성 요소와 부품, 시스템에 손상을 초래한다.
이와 같은 전기적 과부하는 정전기 방전(ESD; Electro Static Discharge)에 비하여 상대적으로 낮은 전압이지만, 상대적으로 긴 시간 동안 인가되는 것으로, 내부회로의 절연층의 파괴를 야기할 수 있어 내부회로로의 유입을 차단하는 것이 필요하다.
이와 같이 주요 회로에서 발생하는 전기적 과부하에 대한 보호를 위해 TVS(transient voltage suppressor)나 바리스터와 같은 소자를 이용하고 있으나, 이러한 소자들은 높은 커패시턴스를 갖기 때문에, 고속 신호라인에서 사용하는 경우, 신호에 악영향을 미친다.
따라서, 전기적 과부하 또는 정전기에 대한 보호기능과 함께 낮은 커패시턴스를 갖는 소자의 개발이 절실한 실정이다.
KR 10-2016-0038648 A (2016.04.07 공개)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 전기적 과부하 및 정전기에 대한 보호기능은 물론 고속 신호라인에서 사용이 적합하도록 낮은 커패시턴스를 갖는 전기적 과부하를 제공하는데 그 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 고속신호를 필터링하는 필터부; 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부; 상기 보호부에 직렬 연결되는 순방향 다이오드; 및 상기 순방향 다이오드를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자를 제공한다. 여기서, 제1패키지는 상기 필터부를 포함하고, 제2패키지는 상기 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 적층되고, 상기 제1패키지 및 상기 제2패키지 중 어느 하나는 상기 보호부를 포함한다.
한편, 본 발명은 고속신호를 필터링하는 필터부, 및 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부를 포함하는 제1패키지; 상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및 상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자를 제공한다.
또한, 본 발명은 고속신호를 필터링하는 필터부를 포함하는 제1패키지; 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부, 및 상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및 상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자를 제공한다.
또한, 본 발명은 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부를 포함하는 제1패키지; 상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및 상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제2패키지는 상기 순방향 다이오드가 단일 패키지로 구성될 수 있다.
또한, 상기 보호부는 바리스터이고, 상기 제1패키지는 상기 필터부 및 상기 바리스터 중 적어도 하나를 포함할 수 있다.
또한, 상기 보호부는 제너다이오드이고, 상기 제2패키지는 상기 제너다이오드와 상기 순방향 다이오드를 포함할 수 있다.
또한, 상기 제1패키지는, 일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극; 상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극; 복수 개의 시트층을 포함하는 소체; 최상위의 제1시트층 상에서 상기 한 쌍의 접지전극 사이에 일정간격 이격배치되는 제1전극; 상기 제1시트층 아래의 제2시트층 상에 상기 제1전극과 일부 중첩되게 배치되고, 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 제2전극; 및 상기 제2시트층 아래의 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 저항체;를 포함하고, 서로 인접한 시트층 상에 구비되는 저항체는 비아홀을 통하여 연결되며, 서로 대향하는 입출력전극에 연결될 수 있다.
또한, 상기 제1패키지는 일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극; 상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극; 복수 개의 순차 적층되는 시트층을 포함하는 소체; 및 상기 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 코일패턴;을 포함하고, 상기 복수 개의 시트층 중 교차 적층되는 시트층 상에 구비되는 코일패턴은 비아홀을 통하여 연결되며, 서로 대향하는 입출력전극에 연결될 수 있다.
또한, 상기 제1패키지는, 일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극; 상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극; 복수 개의 시트층을 포함하는 소체; 및 상기 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 커패시터전극;을 포함하고, 상기 복수 개의 시트층 중 교차 적층되는 시트층 상에 구비되는 커패시터전극은 서로 중첩되도록 배치될 수 있다.
또한, 상기 제1패키지는, 일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극; 상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극; 복수 개의 시트층을 포함하는 소체; 최상위의 제1시트층 상에서 상기 한 쌍의 접지전극 사이에 일정간격 이격배치되는 제1전극; 및 상기 제1시트층 아래의 제2시트층 상에 상기 제1전극과 일부 중첩되게 배치되고, 상기 복수 개의 입출력전극 중 서로 대향하는 입출력전극에 연결되는 복수 개의 제2전극;을 포함할 수 있다.
또한, 상기 제2패키지는, 하면에서 일방향의 양측에 구비되는 한 쌍 인출전극; 및 상기 한 쌍의 인출전극과 직각을 이루는 타방향의 적어도 일측에 구비되는 복수 개의 다이오드전극을 포함할 수 있다.
또한, 상기 고속신호는 LVDS(Low voltage differential signaling), HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus), V by 1, 및 USB 3.0/3.1 중 어느 하나의 신호라인의 신호일 수 있다.
본 발명에 의하면, 보호기능부와 직렬로 순방향 다이오드를 연결하여 전체 커패시턴스를 감소시킴으로써 고속 데이터 신호의 감쇠를 억제하면서도 전기적 과전압 보호 및 정전기 보호 기능을 수행할 수 있다.
또한, 본 발명은 고속 신호라인의 종류에 따른 필터를 패키지화하고 패키지 상에 순방향 다이오드를 플립칩 적층함으로써, 단일 패키지를 용이하게 구현할 수 있는 동시에 제조 효율을 향상시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 전기적 과부하 소자를 나타낸 사시도,
도 2는 도 1의 보호부의 사시도,
도 3은 도 2의 보호부의 분해사시도,
도 4는 도 1의 등가회로도,
도 5는 본 발명의 제2실시예에 따른 전기적 과부하 소자를 나타낸 사시도,
도 6은 도 5의 보호부의 사시도,
도 7은 도 6의 보호부의 분해사시도,
도 8은 도 5의 제2패키지의 저면사시도,
도 9는 도 8의 제2패키지의 등가회로도,
도 10은 도 5의 등가회로도,
도 11은 본 발명의 제3실시예에 따른 전기적 과부하 소자를 나타낸 사시도,
도 12는 도 11의 보호부의 분해사시도,
도 13은 도 11의 등가회로도,
도 14는 본 발명의 제4실시예에 따른 전기적 과부하 소자를 나타낸 사시도,
도 15는 도 14의 보호부의 분해사시도, 그리고,
도 16은 도 14의 등가회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명에 따른 전기적 과부하 보호소자(100,200,300,400)는 도 1, 도 5, 도 11 및 도 14에 도시된 바와 같이, 제1패키지(110,210,310,410), 제2패키지(120,220,320,420) 및 몰딩부(130,230,330,430)를 포함한다.
상기 전기적 과부하 보호소자(100,200,300,400)는 고속 신호라인용 보호소자로서, LVDS(Low voltage differential signaling), HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus), V by 1, 및 USB 3.0/3.1 중 어느 하나의 신호라인용 보호소자일 수 있다.
여기서, 상기 전기적 과부하 보호소자(100,200,300,400)는 전기적 과부하(EOS) 및 정전기(ESD)에 대한 보호기능을 가지며, 상술한 바와 같은 신호라인 상에 배치되며, 회로기판의 접지에 연결된다.
제1패키지(110,410)는 고속신호를 필터링하는 필터부 및 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부를 포함하고, 제2패키지(120,420)는 보호부에 직렬 연결되는 순방향 다이오드를 포함한다.
여기서, 상기 보호부는 바리스터 또는 제너다이오드를 포함하며, 높은 커패시턴스를 갖고, 상기 순방향 다이오드는 별도의 패키지로 이루어지며, 낮은 커패시턴스를 갖는다.
이와 같이, 높은 커패시턴스의 보호부가 낮은 커패시턴스의 순방향 다이오드와 직렬 연결됨으로써, 신호출력단과 접지 사이의 전체 커패시턴스는 상기 순방향 다이오드의 커패시턴스보다 작게 된다.
이에 의해, 높은 커패시턴스를 갖는 보호부를 사용하면서도, 고속 신호라인에 적합한 낮은 커패시턴스를 구현함으로써, 고속 데이터 신호의 감쇠를 억제하면서도 전기적 과부하(EOS) 및 정전기(ESD) 보호 기능을 수행할 수 있다.
이때, 상기 순방향 다이오드는 제1패키지(110,410) 상에 플립칩 적층된다. 즉, 상기 순방향 다이오드는 단일 부품의 패키지이므로, 상기 순방향 다이오드를 제1패키지(110,410) 상에 플립칩 적층함으로써, 전기적 과부하 보호소자(100,400)를 단일 패키지로 용이하게 구현할 수 있는 동시에 제조 효율을 향상시킬 수 있다.
상기 필터부는 고속 신호라인의 종류에 따라 구현되는 필터이며, 하이패스필터일 수 있다. 여기서, 상기 필터부는 커패시터와 저항, 트랜스포머, 또는 커패시터로 이루어질 수 있다.
대안적으로, 상기 보호부는 제2패키지(220,320)에 구현될 수 있다. 즉, 제1패키지(210,310)는 상기 필터부만을 포함하고, 제2패키지(220,320)는 상기 순방향 다이오드와 함께 상기 보호부를 포함한다.
이때, 상기 보호부는 제너다이오드일 수 있다. 즉, 제2패키지(220,320)는 상기 순방향 다이오드와 제너다이오드로 이루어진 단일 패키지일 수 있다. 여기서, 제2패키지(220,320)는 제1패키지(210,310)에 플립칩 적층가능하도록 전극이 패키지의 하면에 배치될 수 있다.
이에 의해, 제1패키지(210,310)는 기존의 필터 제조 공정을 이용하고, 제2패키지(220,320)는 다이오드 제조 공정을 이용하여 제조함으로써, 전기적 과부하 보호소자(200,300)의 단일 패키지를 용이하게 구현할 수 있는 동시에, 제2패키지(220,320)를 별도로 외주제작함으로써 제조효율을 향상시킬 수 있다.
몰딩부(130,230,330,430)는 제2패키지(120,220,320,420) 상에 적층되는 제1패키지(110,210,310,410) 및 제2패키지(120,220,320,420)의 상면을 덮도록 몰딩된다. 즉, 몰딩부(130,230,330,430)는 상기 순방향 다이오드를 몰딩한다.
이하, 전기적 과부하 보호소자(100,200,300,400)가 적용되는 고속 신호라인의 종류별에 따른 실시예를 보다 상세하게 설명한다.
본 발명의 제1실시예에 따른 전기적 과부하 보호소자(100)는 LVDS 또는 HDMI 신호라인용 보호소자로서, 도 1에 도시된 바와 같이, 제1패키지(110), 제2패키지(120), 및 몰딩부(130)를 포함한다.
여기서, 제1패키지(110)는 보호부 및 필터부를 포함하고, 제2패키지(120)는 단일 패키지로 이루어진 순방향 다이오드를 포함할 수 있다. 즉, 제1패키지(110)는 보호소자 형태의 패키지이고, 제2패키지(120)는 단일 부품으로 이루어진 패키지일 수 있다.
이때, 상기 보호부는 바리스터일 수 있고, 상기 필터부는 저항과 커패시터로 이루어진 하이패스필터일 수 있다.
제1패키지(110)는 복수 개의 시트층(111-1~111-7), 한 쌍의 접지전극(112a,112b), 한 쌍의 입출력전극(113a,113b), 제1전극(114), 복수 개의 제2전극(115a,115b), 및 복수 개의 저항체(116a~119a,116b~119b)를 포함할 수 있다.
복수 개의 시트층(111-1~111-7)은 소체일 수 있다. 여기서, 제1시트층(111-1) 및 제2시트층(111-2)은 상기 보호부에 대응하고, 제3시트층(111-3)은 보호부와 필터부를 구분하기 위한 버퍼층이며, 나머지 시트층(111-4~111-7)은 필터부에 대응한다(도 3 참조). 여기서, 복수 개의 시트층(111-1~111-7)은 바리스터 물질층 및 유전체를 포함할 수 있다.
한 쌍의 접지전극(112a,112b)은 제1패키지(110)의 일방향의 양측에 'ㄷ'자 형상으로 구비될 수 있다. 즉, 한 쌍의 접지전극(112a,112b) 각각은 제1패키지(110)의 측면, 상면 및 하면의 일부에 걸쳐 형성될 수 있다(도 2 참조). 이러한 접지전극(112a,112b)은 전기적 과부하 보호소자(100)가 고속 신호라인 상에 배치되는 경우, 회로기판의 접지에 연결된다.
복수 개의 입출력전극(113a,113b)은 한 쌍의 접지전극(112a,112b)과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비될 수 있다. 즉, 복수 개의 입출력전극(113a,113b) 각각은 제1패키지(110)의 측면, 상면 및 하면의 일부에 걸쳐 형성될 수 있다(도 2 참조). 이러한 입출력전극(113a,113b)은 고속 신호라인에 연결된다.
제1전극(114)은 복수 개의 시트층(111-1~111-7) 중 최상위에 배치되는 제1시트층(111-1) 상에서 한 쌍의 접지전극(112a,112b) 사이에 일정간격 이격배치될 수 있다(도 2 참조). 이러한 제1전극(114)은 바리스터의 일측 전극으로서 순방향 다이오드와 연결하기 위한 전극이다.
복수 개의 제2전극(115a,115b)은 제1시트층(111-1)의 아래의 제2시트층(111-2) 상에 제1전극(114)과 일부 중첩되게 배치될 수 있다(도 3 참조). 이러한 제2전극(115a,115b)은 바리스터의 타측 전극으로서 복수 개의 입출력전극(113a,113b) 중 하나에 각각 연결될 수 있다.
복수 개의 저항체(116a~119a,116b~119b)는 제2시트층(111-2)의 아래의 복수 개의 시트층(111-4~111-7)에 배치될 수 있다(도 3 참조). 이때, 복수 개의 저항체(116a~119a,116b~119b)는 복수 개의 입출력전극(113a,113b) 중 하나에 각각 연결될 수 있다.
즉, 저항체(116a,116b)는 제4시트층(111-4) 상에 배치되며, 일측이 입출력전극(113b)에 연결되도록 제4시트층(111-4)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
저항체(117a,117b)는 제5시트층(111-5) 상에 배치되며, 일측이 입출력전극(113b)에 대향하는 입출력전극(113a)에 연결되도록 제5시트층(111-5)의 타측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 일정 형상으로 연장될 수 있다.
여기서, 서로 인접한 시트층에 구비되는 저항체(116a)와 저항체(117a)는 중앙부에서 비아홀(116a-1,117a-1)을 통하여 연결되고, 저항체(116b)와 저항체(117b)는 중앙부에서 비아홀(116b-1,117b-1)을 통하여 연결될 수 있다.
이와 유사하게, 저항체(118a,118b)는 제6시트층(111-6) 상에 배치되며, 일측이 입출력전극(113a)에 연결되도록 제6시트층(111-6)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 일정 형상으로 연장될 수 있다.
저항체(119a,119b)는 제7시트층(111-7) 상에 배치되며, 일측이 입출력전극(113a)에 대향하는 입출력전극(113b)에 연결되도록 제7시트층(111-7)의 타측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
여기서, 서로 인접한 시트층에 구비되는 저항체(118a)와 저항체(119a)는 중앙부에서 비아홀(118a-1,119a-1)을 통하여 연결되고, 저항체(118b)와 저항체(119b)는 중앙부에서 비아홀(118b-1,119b-1)을 통하여 연결될 수 있다.
이때, 저항체(116a~119a,116b~119b)는 상술한 바와 같은 형상에 한정되지 않고, 다양한 형태를 가질 수 있다.
제2패키지(120)는 하나의 단일 부품으로 이루어진 순방향 다이오드일 수 있다. 여기서, 전기적 과부하 보호소자(100)는 두 개의 제2패키지(120)를 포함할 수 있다. 즉, 전기적 과부하 보호소자(100)는 두 개의 순방향 다이오드를 포함할 수 있다.
각각의 제2패키지(120)는 제1전극(114)과 한 쌍의 접지전극(112a,112b) 사이에 배치될 수 있다. 이때, 제2패키지(120)는 플립칩 형태로 제1전극(114)과 접지전극(112a) 또는 제1전극(114)과 접지전극(112b) 상에 적층될 수 있다.
즉, 상기 순방향 다이오드는 입출력전극(113a,113b)과 접지전극(112a,112b) 사이에서 보호부와 직렬로 연결될 수 있다.
몰딩부(130)는 제2패키지(120) 및 제1패키지(110)의 상면을 덮도록 몰딩된다. 이에 의해, 전기적 과부하 보호소자(100)는 복수 개의 개별 패키지를 하나의 패키지로 형성할 수 있다.
이와 같이 구성된 전기적 과부하 보호소자(100)는 도 4에 도시된 바와 같이, 입출력전극(c~j) 사이에 하나의 저항과 바리스터의 쌍 및 접지전극(a,b)에 연결되는 순방향 다이오드의 등가회로로 나타낼 수 있다.
여기서, 입출력전극(c~j)과 접지전극(a,b) 사이에서, 바리스터와 순방향 다이오드는 각각 직렬 연결됨으로써, 입출력전극(c~j)과 접지전극(a,b) 사이의 전체 커패시턴스는 낮은 커패시턴스를 갖는 순방향 다이오드보다 작은 커패시턴스를 형성할 수 있다.
또한, 입출력전극(c~j)과 접지전극(a,b) 사이의 커패시턴스와 입출력전극(c~j) 전극 사이의 저항에 의해 하이패스 필터가 형성될 수 있다. 이에 의해, 전기적 과부하 보호소자(100)는 고속 신호에 대하여 신호의 감쇠를 최소화하는 동시에 전기적 과부하(EOS) 및 정전기(ESD)의 보호기능을 제공할 수 있다.
본 발명의 제2실시예에 다른 전기적 과부하 보호소자(200)는 도 5에 도시된 바와 같이, LVDS, HDMI, 및 USB 중 어느 하나의 신호라인용 보호소자로서, 제1패키지(210), 제2패키지(220), 및 몰딩부(230)를 포함한다.
여기서, 제1패키지(210)는 필터부만을 포함하고, 제2패키지(220)는 보호부 및 복수 개의 순방향 다이오드를 포함할 수 있다. 이때, 상기 보호부는 제너다이오드일 수 있고, 상기 필터부는 트랜스포머로 이루어진 하이패스 필터일 수 있다.
즉, 제1패키지(210)는 필터 형태의 패키지이고, 제2패키지(220)는 복수 개의 순방향 다이오드와 하나의 제너다이오드가 단일 부품으로 이루어진 패키지일 수 있다.
제1패키지(210)는 복수 개의 시트층(211-1~211-5), 한 쌍의 접지전극(212a,212b), 한 쌍의 입출력전극(213a,213b), 및 복수 개의 코일패턴(215a~217a,215b~217b)을 포함할 수 있다.
복수 개의 시트층(211-1~211-5)은 소체일 수 있다. 여기서, 제1시트층(211-1)은 최상층으로서 보호층이고, 나머지 시트층(211-2~211-5)은 필터부에 대응한다(도 7 참조). 여기서, 복수 개의 시트층(211-1~211-5)은 자성체를 포함할 수 있다.
한 쌍의 접지전극(212a,212b) 및 복수 개의 입출력전극(213a,213b)은 제1실시예의 한 쌍의 접지전극(112a,112b) 및 복수 개의 입출력전극(113a,113b)의 구성과 동일하므로 여기서 구체적인 설명은 생략한다(도 6 참조).
복수 개의 코일패턴(214a~217a,214b~217b)은 제1시트층(211-1)의 아래의 복수 개의 시트층(211-2~211-5)에 배치될 수 있다(도 7 참조). 이때, 복수 개의 코일패턴(214a~217a,214b~217b)은 복수 개의 입출력전극(213a,213b) 중 하나에 각각 연결될 수 있다.
즉, 코일패턴(214a,214b)은 제2시트층(211-2) 상에 배치되며, 일측이 입출력전극(213b)에 연결되도록 제2시트층(211-2)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
코일패턴(215a,215b)은 제3시트층(211-3) 상에 배치되며, 일측이 입출력전극(213b)에 연결되도록 제3시트층(211-3)의 타측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
이와 유사하게, 코일패턴(216a,216b)은 제4시트층(211-4) 상에 배치되며, 일측이 입출력전극(213b)에 대향하는 입출력전극(213a)에 연결되도록 제4시트층(211-4)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
코일패턴(217a,217b)은 제5시트층(211-5) 상에 배치되며, 일측이 입출력전극(213b)에 대향하는 입출력전극(213a)에 연결되도록 제5시트층(211-5)의 타측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 나선 형상으로 연장될 수 있다.
이때, 복수 개의 시트층(211-2~211-5) 중 교차 적층되는 시트층에 구비되는 코일패턴(214a)과 코일패턴(216a)은 중앙부에서 비아홀(214a-1,216a-1) 및 그 사이의 배치되는 시트층(211-3)의 관통홀(215a-2)을 통하여 연결되고, 코일패턴(214b)과 코일패턴(216b)은 중앙부에서 비아홀(214b-1,216b-1) 및 시트층(211-3)의 관통홀(215b-2)을 통하여 연결될 수 있다.
이와 유사하게, 코일패턴(215a)과 코일패턴(217a)은 중앙부에서 비아홀(215a-1,217a-1) 및 그 사이의 배치되는 시트층(211-4)의 관통홀(216a-2)을 통하여 연결되고, 코일패턴(215b)과 코일패턴(217b)은 중앙부에서 비아홀(215b-1,217b-1) 및 시트층(211-4)의 관통홀(216b-2)을 통하여 연결될 수 있다.
이때, 코일패턴(214a~217a,214b~217b)은 상술한 바와 같은 형상에 한정되지 않고, 다양한 형태를 가질 수 있다.
제2패키지(220)는 복수 개의 순방향 다이오드 및 하나의 제너다이오드를 포함한다. 여기서, 복수 개의 순방향 다이오드 각각의 음극은 제너다이오드의 음극에 연결되고, 복수 개의 순방향 다이오드 각각의 양극은 다이오드전극(223b)에 연결되며, 제너다이오드의 양극은 인출전극(222a,222b)에 연결될 수 있다(도 9 참조).
이때, 순방향 다이오드는 제2패키지(220)의 일측 다이오드전극(223b)에만 연결되는 것으로 도시되고 설명되었으나 이에 한정되지 않고 양측 다이오드전극(223a,223b) 모두에 연결되도록 구비될 수 있다.
제2패키지(220)는 제1패키지(210) 상에 플립칩 적층될 수 있도록 제1패키지(210)의 상면에 구비되는 접지전극(212a,212b) 및 입출력전극(213a,213b)에 대응하는 한 쌍의 인출전극(222a,222b) 및 복수 개의 다이오드전극(223a,223b)이 하면에 구비된다.
여기서, 한 쌍의 인출전극(222a,222b)은 제2패키지(220)의 일방향의 양측에 구비되며, 복수 개의 다이오드전극(223a,223b)은 인출전극(222a,222b)과 직각을 이루는 타방향의 적어도 일측에 구비될 수 있다.
이때, 제1패키지(210) 상에 제2패키지(220)가 플립칩 적층됨으로써, 각각의 순방향 다이오드는 다이오드전극(223a,223b)을 통하여 입출력전극(213a,213b)에 연결되고, 제너다이오드를 경유하여 인출전극(222a,222b)을 통하여 접지전극(212a,212b)에 연결될 수 있다. 따라서, 순방향 다이오드 각각은 입출력전극(213a,213b)과 접지전극(212a,212b) 사이에서 보호부인 제너다이오드와 직렬로 연결될 수 있다.
몰딩부(230)는 제2패키지(220) 및 제1패키지(210)의 상면을 덮도록 몰딩된다. 이에 의해, 전기적 과부하 보호소자(200)는 복수 개의 개별 패키지를 하나의 패키지로 형성할 수 있다.
이와 같이 구성된 전기적 과부하 보호소자(200)는 도 10에 도시된 바와 같이, 입출력전극(c1~j1) 사이에 트랜스포머 및 접지전극(a,b)에 연결되는 순방향 다이오드 및 제너다이오드의 등가회로로 나타낼 수 있다.
여기서, 입출력전극(c1~j1)과 접지전극(a1,b1) 사이에서, 제너다이오드와 순방향 다이오드는 각각 직렬 연결됨으로써, 입출력전극(c1~j1)과 접지전극(a1,b1) 사이의 전체 커패시턴스는 낮은 커패시턴스를 갖는 순방향 다이오드보다 작은 커패시턴스를 형성할 수 있다.
또한, 입출력전극(c1~j1)과 접지전극(a1,b1) 사이의 커패시턴스와 입출력전극(c1~j1) 전극 사이의 트랜스포머에 의해 하이패스 필터가 형성될 수 있다. 이에 의해, 전기적 과부하 보호소자(200)는 고속 신호에 대하여 신호의 감쇠를 최소화하는 동시에 전기적 과부하(EOS) 및 정전기(ESD)의 보호기능을 제공할 수 있다.
본 발명의 제3실시예에 다른 전기적 과부하 보호소자(300)는 V by 1 또는 USB 3.0/3.1 신호라인용 보호소자로서, 도 11에 도시된 바와 같이, 제1패키지(310), 제2패키지(320) 및 몰딩부(330)를 포함한다.
여기서, 제1패키지(310)는 필터부만을 포함하고, 제2패키지(320)는 보호부 및 복수 개의 순방향 다이오드를 포함할 수 있다. 이때, 상기 보호부는 제너다이오드일 수 있고, 상기 필터부는 커패시터로 이루어진 하이패스 필터일 수 있다.
즉, 제1패키지(310)는 필터 형태의 패키지이고, 제2패키지(320)는 복수 개의 순방향 다이오드와 하나의 제너다이오드가 단일 부품으로 이루어진 패키지일 수 있다.
제1패키지(310)는 복수 개의 시트층(311-1~311-5), 한 쌍의 접지전극(312a,312b), 한 쌍의 입출력전극(313a,313b), 및 복수 개의 커패시터전극(314a,315a,314b,315b)을 포함할 수 있다.
복수 개의 시트층(311-1~311-5)은 소체일 수 있다. 여기서, 제1시트층(311-1)은 최상층으로서 보호층이고, 나머지 시트층(311-2~311-5)은 필터부에 대응한다(도 12 참조). 여기서, 복수 개의 시트층(311-1~311-5)은 유전체를 포함할 수 있다.
한 쌍의 접지전극(312a,312b) 및 복수 개의 입출력전극(313a,313b)은 제1실시예의 한 쌍의 접지전극(112a,112b) 및 복수 개의 입출력전극(113a,113b)의 구성과 동일하므로 여기서 구체적인 설명은 생략한다(도 11 참조).
복수 개의 커패시터전극(314a,315a,314b,315b)은 제1시트층(311-1)의 아래의 복수 개의 시트층(311-2~311-5)에 배치될 수 있다(도 12 참조). 이때, 복수 개의 커패시터전극(314a,315a,314b,315b)은 복수 개의 입출력전극(313a,313b) 중 하나에 각각 연결될 수 있다.
즉, 커패시터전극(314a)은 제2시트층(311-2) 상에 배치되며, 일측이 입출력전극(313b)에 연결되도록 제2시트층(311-2)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 직선 형상으로 연장될 수 있다.
커패시터전극(314b)은 제3시트층(311-3) 상에 배치되며, 일측이 입출력전극(313b)에 대향하는 입출력전극(313a)에 연결되도록 제3시트층(311-3)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 직선 형상으로 연장될 수 있다.
이와 유사하게, 커패시터전극(315a)은 제4시트층(311-4) 상에 배치되며, 일측이 입출력전극(313b)에 연결되도록 제4시트층(311-4)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 직선 형상으로 연장될 수 있다.
커패시터전극(315b)은 제5시트층(311-5) 상에 배치되며, 일측이 입출력전극(313b)에 대향하는 입출력전극(313a)에 연결되도록 제5시트층(311-5)의 일측 가장자리에 배치되고, 타측은 중앙부에 배치되며, 그 사이는 직선 형상으로 연장될 수 있다.
이때, 복수 개의 시트층(311-2~311-5) 중 교차 적층되는 시트층에 구비되는 커패시터전극(314a)과 커패시터전극(315a)은 서로 중첩되도록 배치될 수 있다.
제2패키지(320)는 복수 개의 순방향 다이오드 및 하나의 제너다이오드를 포함한다. 여기서, 제2패키지(320)는 제2실시예의 제2패키지(220)의 구성과 동일하므로 여기서 구체적인 설명은 생략한다.
몰딩부(330)는 제2패키지(320) 및 제1패키지(310)의 상면을 덮도록 몰딩된다. 이에 의해, 전기적 과부하 보호소자(300)는 복수 개의 개별 패키지를 하나의 패키지로 형성할 수 있다.
같이 구성된 전기적 과부하 보호소자(300)는 도 13에 도시된 바와 같이, 입출력전극(c2~j2) 사이에 커패시터 및 접지전극(a2,b2)에 연결되는 순방향 다이오드 및 제너다이오드의 등가회로로 나타낼 수 있다.
여기서, 입출력전극(c2~j2)과 접지전극(a2,b2) 사이에서, 제너다이오드와 순방향 다이오드는 각각 직렬 연결됨으로써, 입출력전극(c2~j2)과 접지전극(a2,b2) 사이의 전체 커패시턴스는 낮은 커패시턴스를 갖는 순방향 다이오드보다 작은 커패시턴스를 형성할 수 있다.
또한, 입출력전극(c2~j2)과 접지전극(a2,b2) 사이의 커패시턴스와 입출력전극(c2~j2) 전극 사이의 커패시터에 의해 하이패스필터가 형성될 수 있다. 이에 의해, 전기적 과부하 보호소자(300)는 고속 신호에 대하여 신호의 감쇠를 최소화하는 동시에 전기적 과부하(EOS) 및 정전기(ESD)의 보호기능을 제공할 수 있다.
본 발명의 제4실시예에 다른 전기적 과부하 보호소자(400)는 V by 1 또는 USB 3.0/3.1 신호라인용 보호소자로서, 도 14에 도시된 바와 같이, 제1패키지(410), 제2패키지(420), 및 몰딩부(430)를 포함한다.
여기서, 제1패키지(410)는 보호부 및 필터부를 포함하고, 제2패키지(420)는 단일 패키지로 이루어진 순방향 다이오드를 포함할 수 있다. 즉, 제1패키지(410)는 보호소자 형태의 패키지이고, 제2패키지(420)는 단일 부품으로 이루어진 패키지일 수 있다.
이때, 상기 보호부는 바리스터일 수 있고, 상기 필터부는 바리스터와 순방향 다이오드에 의해 형성되는 커패시터로 이루어진 하이패스필터일 수 있다.
제1패키지(410)는 복수 개의 시트층(411-1~411-2), 한 쌍의 접지전극(412a,412b), 한 쌍의 입출력전극(413a,413b), 제1전극(414), 및 복수 개의 제2전극(415)을 포함할 수 있다.
복수 개의 시트층(411-1~111-2)은 소체일 수 있다. 여기서, 복수 개의 시트층(411-1~411-2)은 바리스터 물질층을 포함할 수 있다(도 15 참조).
한 쌍의 접지전극(412a,412b), 복수 개의 입출력전극(413a,413b), 및 제1전극(414)은 제1실시예의 한 쌍의 접지전극(112a,112b), 복수 개의 입출력전극(113a,113b), 및 제1전극(114)의 구성과 동일하므로 여기서 구체적인 설명은 생략한다(도 14 참조).
복수 개의 제2전극(415)은 제1시트층(411-1)의 아래의 제2시트층(411-2) 상에 제1전극(414)과 일부 중첩되게 배치될 수 있다(도 15 참조). 이러한 제2전극(415)은 제1전극(414)에 대향하는 바리스터의 타측 전극으로서 복수 개의 입출력전극(413a,413b)에 각각 연결될 수 있다. 즉, 복수 개의 제2전극(415)은 제2시트층(411-2)의 양측 가장자리에 연결되는 직선 형상으로 구비될 수 있다.
제2패키지(420)는 하나의 단일 부품으로 이루어진 순방향 다이오드일 수 있다. 여기서, 제2패키지(420)는 제1실시예의 제2패키지(120)의 구성과 동일하므로 여기서 구체적인 설명은 생략한다.
이때, 제1패키지(410) 상에 제2패키지(420)가 플립칩 적층됨으로써, 상기 순방향 다이오드는 입출력전극(413a,413b)과 접지전극(412a,412b) 사이에서 보호부와 직렬로 연결될 수 있다.
몰딩부(430)는 제2패키지(420) 및 제1패키지(410)의 상면을 덮도록 몰딩된다. 이에 의해, 전기적 과부하 보호소자(400)는 복수 개의 개별 패키지를 하나의 패키지로 형성할 수 있다.
이와 같이 구성된 전기적 과부하 보호소자(400)는 도 16에 도시된 바와 같이, 입출력전극(c3~j3)과 접지전극(a3,b3) 사이에 직렬 연결되는 바리스터와 순방향 다이오드의 등가회로로 나타낼 수 있다.
여기서, 입출력전극(c3~j3)과 접지전극(a3,b3) 사이에서, 바리스터와 순방향 다이오드는 각각 직렬 연결됨으로써, 입출력전극(c3~j3)과 접지전극(a3,b3) 사이의 전체 커패시턴스는 낮은 커패시턴스를 갖는 순방향 다이오드보다 작은 커패시턴스를 형성할 수 있다.
또한, 입출력전극(c3~j3)과 접지전극(a3,b3) 사이의 커패시턴스에 의해 하이패스 필터가 형성될 수 있다. 이에 의해, 고속 신호에 대하여 신호의 감쇠를 최소화하는 동시에 전기적 과부하(EOS) 및 정전기(ESD)의 보호기능을 제공할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100,200,300,400 : 전기적 과부하 보호소자
110,210,310,410 : 제1패키지 120,220,320,420 : 제2패키지
130,230,330,430 : 몰딩부
111-1~111-7,211-1~211-5,311-1~311-5,411-1~411-2 : 시트층
112a,112b,212a,212b,312a,312b,412a,412b : 접지전극
113a,113b,213a,213b,313a,313b,413a,413b : 입출력전극
222a,222b,322a,322b : 인출전극
223a,223b,323a,323b : 다이오드전극

Claims (13)

  1. 고속신호를 필터링하는 필터부;
    전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부;
    상기 보호부에 직렬 연결되는 순방향 다이오드; 및
    상기 순방향 다이오드를 몰딩하는 몰딩부;를 포함하고,
    제1패키지는 상기 필터부를 포함하고,
    제2패키지는 상기 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 적층되고,
    상기 제1패키지 및 상기 제2패키지 중 어느 하나는 상기 보호부를 포함하는 전기적 과부하 보호소자.
  2. 고속신호를 필터링하는 필터부, 및 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부를 포함하는 제1패키지;
    상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및
    상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자.
  3. 고속신호를 필터링하는 필터부를 포함하는 제1패키지;
    전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부, 및 상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및
    상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자.
  4. 전기적 과부하 및 정전기에 대한 보호기능을 갖는 보호부를 포함하는 제1패키지;
    상기 보호부에 직렬 연결되는 순방향 다이오드를 포함하며, 상기 제1패키지 상에 플립칩 형태로 적층되는 제2패키지; 및
    상기 제2패키지를 몰딩하는 몰딩부;를 포함하는 전기적 과부하 보호소자.
  5. 제1항, 제2항 및 제4항 중 어느 한 항에 있어서,
    상기 제2패키지는 상기 순방향 다이오드가 단일 패키지로 구성되는 전기적 과부하 보호소자.
  6. 제1항, 제2항 및 제4항 중 어느 한 항에 있어서,
    상기 보호부는 바리스터이고,
    상기 제1패키지는 상기 필터부 및 상기 바리스터 중 적어도 하나를 포함하는 전기적 과부하 보호소자.
  7. 제1항 또는 제3항에 있어서,
    상기 보호부는 제너다이오드이고,
    상기 제2패키지는 상기 제너다이오드와 상기 순방향 다이오드를 포함하는 전기적 과부하 보호소자.
  8. 제1항 또는 제2항에 있어서, 상기 제1패키지는,
    일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극;
    상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극;
    복수 개의 시트층을 포함하는 소체;
    최상위의 제1시트층 상에서 상기 한 쌍의 접지전극 사이에 일정간격 이격배치되는 제1전극;
    상기 제1시트층 아래의 제2시트층 상에 상기 제1전극과 일부 중첩되게 배치되고, 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 제2전극; 및
    상기 제2시트층 아래의 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 저항체;를 포함하고,
    서로 인접한 시트층 상에 구비되는 저항체는 비아홀을 통하여 연결되며, 서로 대향하는 입출력전극에 연결되는 전기적 과부하 보호소자.
  9. 제1항 또는 제2항에 있어서, 상기 제1패키지는,
    일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극;
    상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극;
    복수 개의 순차 적층되는 시트층을 포함하는 소체; 및
    상기 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 코일패턴;을 포함하고,
    상기 복수 개의 시트층 중 교차 적층되는 시트층 상에 구비되는 코일패턴은 비아홀을 통하여 연결되며, 서로 대향하는 입출력전극에 연결되는 전기적 과부하 보호소자.
  10. 제1항 또는 제2항에 있어서, 상기 제1패키지는,
    일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극;
    상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극;
    복수 개의 시트층을 포함하는 소체; 및
    상기 복수 개의 시트층에서 상기 복수 개의 입출력전극 중 어느 하나에 연결되는 복수 개의 커패시터전극;을 포함하고,
    상기 복수 개의 시트층 중 교차 적층되는 시트층 상에 구비되는 커패시터전극은 서로 중첩되도록 배치되는 전기적 과부하 보호소자.
  11. 제1항 또는 제4항에 있어서, 상기 제1패키지는,
    일방향의 양측에 'ㄷ'자 형상으로 구비되는 한 쌍의 접지전극;
    상기 한 쌍의 접지전극과 직각을 이루는 타방향의 양측에 'ㄷ'자 형상으로 구비되는 복수 개의 입출력전극;
    복수 개의 시트층을 포함하는 소체;
    최상위의 제1시트층 상에서 상기 한 쌍의 접지전극 사이에 일정간격 이격배치되는 제1전극; 및
    상기 제1시트층 아래의 제2시트층 상에 상기 제1전극과 일부 중첩되게 배치되고, 상기 복수 개의 입출력전극 중 서로 대향하는 입출력전극에 연결되는 복수 개의 제2전극;을 포함하는 전기적 과부하 보호소자.
  12. 제1항 또는 제3항에 있어서, 상기 제2패키지는,
    하면에서 일방향의 양측에 구비되는 한 쌍 인출전극; 및
    상기 한 쌍의 인출전극과 직각을 이루는 타방향의 적어도 일측에 구비되는 복수 개의 다이오드전극을 포함하는 전기적 과부하 보호소자.
  13. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 고속신호는 LVDS(Low voltage differential signaling), HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus), V by 1, 및 USB 3.0/3.1 중 어느 하나의 신호라인의 신호인 전기적 과부하 보호소자.
KR1020170071609A 2016-06-29 2017-06-08 전기적 과부하 보호소자 KR102044408B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170071609A KR102044408B1 (ko) 2017-06-08 2017-06-08 전기적 과부하 보호소자
PCT/KR2017/006799 WO2018004242A1 (ko) 2016-06-29 2017-06-28 전기적 과부하 보호소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170071609A KR102044408B1 (ko) 2017-06-08 2017-06-08 전기적 과부하 보호소자

Publications (2)

Publication Number Publication Date
KR20180134127A true KR20180134127A (ko) 2018-12-18
KR102044408B1 KR102044408B1 (ko) 2019-11-14

Family

ID=64952519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170071609A KR102044408B1 (ko) 2016-06-29 2017-06-08 전기적 과부하 보호소자

Country Status (1)

Country Link
KR (1) KR102044408B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096633A (ko) * 2009-02-25 2010-09-02 주식회사 아모텍 적층형 칩 소자
KR20120127460A (ko) * 2010-01-18 2012-11-21 마벨 월드 트레이드 리미티드 반도체 기판을 갖는 패키지 조립체
WO2014132937A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 Ｅｓｄ保護デバイス
KR20160038648A (ko) 2014-09-30 2016-04-07 서울바이오시스 주식회사 과전압 보호장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096633A (ko) * 2009-02-25 2010-09-02 주식회사 아모텍 적층형 칩 소자
KR20120127460A (ko) * 2010-01-18 2012-11-21 마벨 월드 트레이드 리미티드 반도체 기판을 갖는 패키지 조립체
WO2014132937A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 Ｅｓｄ保護デバイス
KR20160038648A (ko) 2014-09-30 2016-04-07 서울바이오시스 주식회사 과전압 보호장치

Also Published As

Publication number Publication date
KR102044408B1 (ko) 2019-11-14

Similar Documents

Publication Publication Date Title
US9450428B2 (en) Package module of battery protection circuit
KR20150135909A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP2006115460A (ja) バリスター、ｌｃフィルター兼用複合素子
KR101640907B1 (ko) 적층칩 소자
JP2017073481A (ja) 電子部品
JP2006286731A (ja) 積層コンデンサ
TWI464756B (zh) 可抑制突波之過電流保護元件
JP2016225369A (ja) 電子部品
KR20170141631A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR20060108460A (ko) 적층형 다련 바리스터-노이즈 필터 복합 소자
JP2001308586A (ja) 電子機器
KR101197393B1 (ko) 적층형 칩 소자
KR20180134127A (ko) 전기적 과부하 보호소자
US11670940B2 (en) Electrostatic discharge, ESD, protection device for a Universal Serial Bus, USB, interface
KR102085654B1 (ko) 다이오드 복합소자 및 그의 제조 방법
CN115551179A (zh) 印刷电路板结构
JP2017208531A (ja) コンデンサモジュール
JP2013120894A (ja) 電子部品の実装構造
US11757281B2 (en) Electrostatic discharge protection device with integrated series resistors
KR20170141039A (ko) 기판 및 그 제조방법
US20190150274A1 (en) Galvanic isolation for isolation transformer
KR102609147B1 (ko) 복합 전자 부품
KR102593571B1 (ko) 다이오드 복합소자
US20170330691A1 (en) Capacitor Module
JP2011198793A (ja) 複合電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right