KR20180123169A - 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션 - Google Patents

차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션 Download PDF

Info

Publication number
KR20180123169A
KR20180123169A KR1020187031813A KR20187031813A KR20180123169A KR 20180123169 A KR20180123169 A KR 20180123169A KR 1020187031813 A KR1020187031813 A KR 1020187031813A KR 20187031813 A KR20187031813 A KR 20187031813A KR 20180123169 A KR20180123169 A KR 20180123169A
Authority
KR
South Korea
Prior art keywords
silicon
layer
forming
region
thin dielectric
Prior art date
Application number
KR1020187031813A
Other languages
English (en)
Other versions
KR102401087B1 (ko
Inventor
데이비드 디 스미스
티모시 웨이드맨
스콧 해링턴
벤카타수브라마니 발루
Original Assignee
선파워 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선파워 코포레이션 filed Critical 선파워 코포레이션
Publication of KR20180123169A publication Critical patent/KR20180123169A/ko
Application granted granted Critical
Publication of KR102401087B1 publication Critical patent/KR102401087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table comprising porous silicon as part of the active layer(s)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

차별화된 P형 및 N형 영역 아키텍처를 갖는 태양 전지 이미터 영역의 제조 방법, 및 생성되는 태양 전지가 기술되어 있다. 일례에서, 배면 접점 태양 전지는 수광 표면 및 배면 표면을 갖는 기판을 포함할 수 있다. 제1 전도형의 제1 다결정 규소 이미터 영역이 기판의 배면 표면 상에 배치된 제1 얇은 유전체 층 상에 배치된다. 제2 상이한 전도형의 제2 다결정 규소 이미터 영역이 기판의 배면 표면 상에 배치된 제2 얇은 유전체 층 상에 배치된다. 제3 얇은 유전체 층은 제1 다결정 규소 이미터 영역의 노출된 외부 위로 배치되고, 제1 및 제2 다결정 규소 이미터 영역 사이에 측면으로 직접 배치된다. 제1 전도성 접촉 구조물이 제1 다결정 규소 이미터 영역 상에 배치된다. 제2 전도성 접촉 구조물이 제2 다결정 규소 이미터 영역 상에 배치된다. 제1 및 제2 전도성 접촉 구조물을 형성하기 위한 에칭 기술을 포함한 메탈라이제이션 방법도 또한 설명되어 있다.

Description

차별화된 P형 및 N형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션
통상 태양 전지로서 알려진 광기전 전지(photovoltaic(PV) cell)는 전기 에너지로의 태양 방사선의 변환을 위한 장치이다. 일반적으로, 태양 전지의 기판의 표면 상에 충돌하고 기판 내로 진입하는 태양 방사선은 기판의 대부분에서 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된(doped) 영역 및 n-도핑된 영역으로 이동함으로써, 도핑된 영역들 사이에 전압차를 생성한다. 도핑된 영역들은 태양 전지 상의 전도성 영역들에 연결되어, 전지로부터 외부 회로로 전류를 보낸다. PV 전지들이 PV 모듈과 같은 어레이 내에 조합될 때, 모든 PV 전지들로부터 수집된 전기 에너지는 소정의 전압 및 전류를 갖는 전력을 공급하도록 직렬 및 병렬 배열로 조합될 수 있다.
효율은 태양 전지의 발전 능력에 직접 관련되므로 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지 생산 효율은 이러한 태양 전지의 비용 효율성과 직접적으로 관련이 있다. 따라서, 태양 전지의 효율을 증가시키는 기술, 또는 태양 전지의 제조 효율을 증가시키는 기술이 일반적으로 바람직하다. 본 개시의 일부 실시예는 태양 전지 구조물을 제조하기 위한 신규 공정을 제공함으로써 태양 전지 제조 효율을 증가시킨다. 본 개시의 일부 실시예들은 신규 태양 전지 구조물을 제공함으로써 태양 전지 효율을 증가시킨다.
도 1은 일부 실시예들에 따른 배면 접점 태양 전지 일부의 단면도를 예시한다.
도 2는 일부 실시예들에 따른 도 5-16에 대응하는 태양 전지를 제조하는 방법에서의 작업들을 열거하는 흐름도이다.
도 3은 일부 실시예들에 따른 도 11-13에 대응하는 태양 전지의 패턴화 공정 작업들을 열거하는 흐름도이다.
도 4는 일부 실시예들에 따른 도 14-16에 대응하는 태양 전지의 또 다른 패턴화 공정 작업들을 열거하는 흐름도이다.
도 5-10는 일부 실시예들에 따른 태양 전지 제조에 있어서 다양한 단계의 단면도를 예시한다.
도 11-13은 일부 실시예들에 따른 태양 전지 패턴화 공정의 단면도를 예시한다.
도 14-16은 일부 실시예들에 따른 태양 전지의 또 다른 패턴화 공정의 다양한 단계에 대한 단면도를 예시한다.
하기의 상세한 설명은 사실상 단지 예시적인 것이며, 본 출원의 요지의 실시예들 또는 그러한 실시예들의 사용들을 제한하도록 의도되지 않는다. 본원에서 사용되는 바와 같이, 단어 "예시적인"은 "예, 사례, 또는 실례로서 역할하는 것"을 의미한다. 본원에서 예시로서 기술된 임의의 실시예가 반드시 다른 실시예들에 비해 바람직하거나 유리한 것으로 해석될 필요는 없다. 또한, 전술한 기술분야, 배경기술, 발명의 내용 또는 하기의 상세한 설명에서 제시되는 임의의 명시적 또는 암시적 이론에 구속되고자 하는 것은 아니다.
본 명세서는 “하나의 실시예” 또는 “일 실시예”에 대한 언급을 포함한다. “하나의 실시예에서” 또는 “일 실시예에서”라는 어구의 등장이 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징, 구조, 또는 특성은 본 발명과 일치하는 임의의 적절한 방식으로 조합될 수 있다.
용어. 하기의 단락들은 본 개시(첨부된 청구범위를 포함)에서 발견되는 용어들에 대한 정의 및/또는 관계를 제공한다.
“포함하는.” 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이 용어는 추가적인 구조물 또는 단계를 배제하지 않는다.
"~하도록 구성된." 다양한 유닛 또는 구성요소가 작업 또는 작업들을 수행“하도록 구성된” 것으로 기술되거나 청구될 수 있다. 이러한 맥락에서, “~하도록 구성된”은 유닛/구성요소가 작동 중에 이들 작업 또는 작업들을 수행하는 구조물을 포함한다는 것을 나타냄으로써 구조물을 포함하는 데 사용된다. 이와 같이, 유닛/구성요소는 명시된 유닛/구성요소가 현재 작동하지 않을 때에도(예를 들어, 온(on)/활성(active) 상태가 아닐 때에도) 작업을 수행하도록 구성되었다고 할 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행“하도록 구성된다”고 기재하는 것은 해당 유닛/구성요소에 대해 35 U.S.C. §112, 6번째 단락을 적용하지 않도록 명백히 의도된다.
“제1”, “제2” 등. 본원에서 사용되는 바와 같이, 이들 용어는 뒤에 오는 명사에 대한 표지로서 사용되는 것으로서, 어떤 유형(예컨대, 공간적, 시간적, 논리적 등)의 순서화를 암시하지 않는다. 예를 들어, "제1" 규소 영역에 대한 언급은 반드시 이러한 규소 영역이 순서에 있어서 첫 번째 규소 영역임을 암시하지는 않으며; 대신에 용어 "제1"은 이러한 규소 영역을 다른 규소 영역(예컨대, "제2" 규소 영역)과 구별하는 데 사용된다. 일례에서, 규소 영역은 다결정 규소 이미터 영역이 될 수 있다. 하나의 예에서, 제1 규소 영역은 제1 다결정 규소 이미터 영역일 수 있으며, 여기에서 복수의 규소 영역들이 형성될 수 있다(예컨대, 제2 규소 영역, 제2 다결정 규소 이미터 영역).
“~에 기초하여.” 본원에서 사용되는 바와 같이, 이러한 용어는 결정에 영향을 미치는 하나 이상의 인자를 기술하는 데 사용된다. 이 용어는 결정에 영향을 미칠 수 있는 추가의 인자들을 배제하지 않는다. 즉, 결정은 이들 인자에만 기초할 수 있거나, 이들 인자에 적어도 부분적으로 기초할 수 있다. 문구 “B에 기초하여 A를 결정한다”를 고려한다면, B가 A의 결정에 영향을 미치는 인자일 수 있지만, 그러한 문구는 A의 결정이 또한 C에 기초하는 것을 배제하지 않는다. 다른 경우에서, A는 오직 B에 기초하여 결정될 수 있다.
"결합된" - 하기 설명은 함께 "결합되는" 요소들 또는 노드(node)들 또는 특징부(feature)들관련된다. 본원에서 사용되는 바와 같이, 명시적으로 달리 언급되지 않는 한, “결합된”은 기계적일 필요는 없지만 하나의 요소/노드/특징부가 다른 요소/노드/특징부에 직접 또는 간접적으로 결합(또는 그와 직접 또는 간접적으로 연통)된 것을 의미한다.
"억제하다" - 본원에서 사용되는 바와 같이, "억제하다"는 효과를 감소 또는 최소화시키는 것을 기술하는 데 사용된다. 구성요소 또는 특징부가 작용, 동작 또는 조건을 억제하는 것으로 기술되는 경우, 이는 결과 또는 결과물 또는 미래의 상태를 완전히 예방할 수 있다. 부가적으로, "억제하다"는 그렇지 않을 경우에 발생할 수도 있는 성과, 성능 및/또는 효과의 감소 또는 완화 또한 지칭할 수 있다. 따라서, 구성요소, 요소 또는 특징부가 결과 또는 상태를 억제하는 것으로 언급되는 경우, 이는 결과 또는 상태를 완전히 예방하거나 제거할 필요는 없다.
또한, 특정 용어가 단지 참조의 목적으로 하기 설명에 사용될 수도 있으며, 따라서 제한적인 것으로 의도된 것은 아니다. 예를 들어, "상부", "하부", "위", 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. "전방", "뒤", "후방", "측방", "외측", 및 "내측"과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 연관 도면을 참조함으로써 명확해지는, 일관적이나 임의적인 기준틀 내에서 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 이러한 용어는 위에서 구체적으로 언급된 단어, 이의 파생어, 및 유사한 의미의 단어를 포함할 수 있다.
하기 설명에서, 본 개시의 실시예들의 완전한 이해를 제공하기 위해, 특정 작업들과 같은 다수의 특정 상세 사항이 기재된다. 본 공개의 실시예들이 이러한 특정 세부사항 없이 실시될 수 있음은 당업자에게 명백할 것이다. 다른 사례에서, 잘 알려진 기술들은 본 개시의 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다.
차별화된 P형 및 N형 영역 아키텍처를 갖는 태양 전지 이미터 영역의 제조 방법 및 생성되는 태양 전지가 본원에 기술되어 있다. 하기 설명에서, 본 발명의 실시예들의 완전한 이해를 제공하기 위해, 다수의 특정 세부사항, 예컨대 특정 페이스트 조성물 및 공정 흐름 작업이 제시된다. 본 공개의 실시예들이 이러한 특정 세부사항 없이 실시될 수 있음은 당업자에게 명백할 것이다. 다른 경우에, 리소그래피(lithography) 및 패턴화 기술과 같은 잘 알려진 제조 기술은 본 개시의 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현이며 반드시 일정한 축척으로 작성된 것은 아닌 것으로 이해해야 한다.
태양 전지가 본원에 개시된다. 하나의 실시예에서, 배면 접점 태양 전지는 수광 표면(light-receiving surface) 및 배면 표면을 갖는 기판을 포함한다. 일 실시예에서, 제1 전도형의 제1 다결정 규소 이미터 영역이 기판의 배면 표면 상에 배치된 제1 얇은 유전체 층 상에 배치된다. 하나의 실시예에서, 제2 상이한 전도형의 제2 다결정 규소 이미터 영역이 기판의 배면 표면 상에 배치된 제2 얇은 유전체 층 상에 배치된다. 일례에서, 제1 전도형은 P형이 될 수 있고 제2 전도형은 N형이 될 수 있다. 일 실시예에서, 제3 얇은 유전체 층은 제1 다결정 규소 이미터 영역의 노출된 외부 위로 배치되고, 제1 및 제2 다결정 규소 이미터 영역 사이에 측면으로 직접 배치된다. 일 실시예에서, 제1 전도성 접촉 구조물이 제1 다결정 규소 이미터 영역 상에 배치된다. 하나의 실시예에서, 제2 전도성 접촉 구조물이 제2 다결정 규소 이미터 영역 상에 배치된다.
일례에서, 도 1은 일부 실시예들에 따른 배면 접점 태양 전지(100) 일부의 단면도를 예시한다. 일 실시예에서, 태양 전지(100)는 수광 표면(102) 및 배면 표면(104)을 갖는 기판(106)을 포함한다. 하나의 실시예에서, 기판(106)의 배면 표면(104) 상에 배치된 제1 얇은 유전체 층(114) 상에 제1 전도형의 제1 다결정 규소 이미터 영역(108)이 배치된다. 특정 실시예에서, 제1 전도형은 (예컨대, 붕소 불순물 원자를 사용하여 형성되는) P형이다. 일 실시예에서, 기판(106)의 배면 표면(104) 상에 배치된 제2 얇은 유전체 층(120) 상에 제2 상이한 전도형의 제2 다결정 규소 이미터 영역(112)이 배치된다. 특정 실시예에서, 제2 전도형은 (예컨대, 인 원자 또는 비소 불순물 원자를 사용하여 형성되는) N형이다. 하나의 실시예에서, 제3 얇은 유전체 층(116, 118)은 제1 다결정 규소 이미터 영역의 노출된 외부(117) 위로(118) 배치되고, 제1 다결정 규소 이미터 영역의 측면(115) 위 측면으로(116) 배치되고 제1(108) 및 제2(112) 다결정 규소 이미터 영역 사이에 직접 배치될 수 있다. 일 실시예에서, 제1 전도성 접촉 구조물(128)이 제1 다결정 규소 이미터 영역(108) 위로 배치될 수 있다. 일 실시예에서, 제2 전도성 접촉 구조물(129)이 제2 다결정 규소 이미터 영역(112) 위로 배치될 수 있다 일 실시예에서, 제1 및 제2 전도성 접촉 구조물(128, 129)은 도금된 금속을 포함할 수 있다. 하나의 예에서, 제1 및 제2 전도성 접촉 구조물(128, 129)은 다른 금속 중 구리, 주석 및 니켈을 포함할 수 있다. 일부 실시예에서, 제1 및 제2 전도성 접촉 구조물(128, 129)은 금속 박막을 포함할 수 있다. 일례에서, 제1 및 제2 전도성 접촉 구조물(128, 129)은 알루미늄 또는 알루미늄 박막을 포함할 수 있다. 일 실시예에서, 분리 영역(124)은 제1 전도성 접촉 구조물(128)을 제2 전도성 접촉 구조물(129)로부터 분리할 수 있다. 일부 실시예에서, 레이저 융삭 공정은 제1 전도성 접촉 구조물(128)을 제2 전도성 접촉 구조물(129)로부터 분리하는(124) 데 사용할 수 있다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 제1 다결정 규소 이미터 영역(108) 상에 배치되는 절연 층(110)을 추가로 포함할 수 있다. 하나의 예에서, 절연 층(110)은 산질화물 또는 질화물일 수 있다. 일 실시예에서, 제1 전도성 접촉 구조물(128)은 절연 층(110)을 통해 배치될 수 있다. 하나의 실시예에서, 제2 다결정 규소 이미터 영역(111)의 일부분이 절연 층(110)과 중첩될 수 있으나, 제1 전도성 접촉 구조물(128)로부터는 떨어져 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 제2 전도형의 제2 다결정 규소 이미터 지역(111) 일부가 절연 층(110) 상에 배치될 수 있고, 제1 전도성 접촉 구조물(128)은 제2 전도형의 다결정 규소 층(111)을 통해 그리고 절연 층(110)을 통해 배치될 수 있다. 하나의 실시예에서, 제2 다결정 규소 이미터 영역(111)의 일부분과 제2 다결정 규소 이미터 영역(112)은 전면적으로 배치된 동일한 층에서 형성될 수 있다.
도 1과 관련하여, 추가 규소 영역(113)이 제2 다결정 규소 이미터 영역(111, 112) 상에 배치될 수 있다. 일 실시예에서, 추가 규소 영역(113)은 비정질 규소 또는 질화규소일 수 있다. 하나의 실시예에서, 추가 규소 영역(113)은 패시베이션 영역 및/또는 반사 방지 코팅(ARC)일 수 있다. 일부 실시예들에서, 추가 규소 영역(113)은 형성될 필요가 없다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 기판(106)의 배면 표면(104)에 배치되는 리세스(recess)(131)를 추가로 포함한다. 일 실시예에서, 제2 다결정 규소 이미터 영역(112) 및 제2 얇은 유전체 층(120)은 리세스(131) 내에 배치될 수 있다. 그러한 하나의 실시예에서, 도 1에 도시된 바와 같이, 리세스(131)는 텍스처화된(texturized) 표면을 갖고, 제2 다결정 규소 이미터 영역(112) 및 제2 얇은 유전체 층(120)은 텍스처화된 표면을 따를 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 제1 다결정 규소 이미터 영역(108) 및 제1 얇은 유전체 층(114)은 기판(106)의 배면 표면(104)의 평탄 부분 상에 배치되고, 제2 다결정 규소 이미터 영역(112) 및 제2 얇은 유전체 층(120)은 기판(106)의 배면 표면(104)의 텍스처화된 부분 상에 배치된다. 그러나, 다른 실시예들이 텍스처화된 표면을 포함하지 않을 수 있거나 리세스를 전혀 포함하지 않을 수 있다는 것이 이해될 것이다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 기판(106)의 수광 표면(130) 상에 배치되는 제4 얇은 유전체 층(132)을 추가로 포함한다. 제4 얇은 유전체 층(132) 상에 제2 전도형의 다결정 규소 층(134)이 배치될 수 있다. 질화규소의 층과 같은 반사 방지 코팅(anti-reflective coating, ARC) 층(135)이 다결정 규소 층(134) 상에 배치될 수 있다. 그러한 하나의 실시예에서, 제4 얇은 유전체 층(132)은 제2 얇은 유전체 층(120) 및/또는 제3 얇은 유전체 층(116, 118)을 형성하기 위해 사용된 본질적으로 동일한 공정으로 형성될 수 있다. 일 실시예에서, 다결정 규소 층(134)은 제2 다결정 규소 이미터 영역(111, 112)을 형성하기 위해 사용된 본질적으로 동일한 공정으로 형성될 수 있다.
일부 실시예에서, 제1 다결정 규소 이미터 영역(108)은 P형 다결정 규소 이미터 영역이 될 수 있다. 하나의 실시예에서, 제2 다결정 규소 이미터 영역(112)은 N형 다결정 규소 이미터 영역이 될 수 있다. 일 실시예에서, 기판(106)은 N형 단결정 규소 기판일 수 있다. 일 실시예에서, 제1 얇은 유전체 층(114), 제2 얇은 유전체 층(120) 및 제3 얇은 유전체 층(116, 118)은 이산화규소를 포함할 수 있다. 그러나, 다른 실시예에서, 제1 얇은 유전체 층(114) 및 제2 얇은 유전체 층(120)은 이산화규소를 포함하는 반면, 제3 얇은 유전체 층(116, 118)은 질화규소를 포함할 수 있다. 일 실시예에서, 절연 층(110)은 이산화규소를 포함한다.
일 실시예에서, 금속 시드 영역(126, 127)은 제1 및 제2 다결정 규소 이미터 영역(108, 112)과 제1 및 제2 전도성 접촉 구조물(128, 129) 사이에 배치될 수 있다. 일 실시예에서, 제1 및 제2 전도성 접촉 구조물(128, 129)은 각기 금속 시드 층 일부(126, 127)를 포함할 수 있다. 일 실시예에서, 금속 시드 층(126, 127)은 알루미늄계 금속 시드 층이 될 수 있다. 하나의 이러한 실시예에서, 알루미늄계 금속 시드 층은 각각 약 0.3 내지 20 마이크로미터 범위의 두께를 갖고, 약 97% 초과 양의 알루미늄 및 약 0~2% 범위 양의 규소를 포함할 수 있다. 일례에서, 금속 시드 층(126, 127)은 다른 금속 중 구리, 티타늄, 티타늄 텅스텐, 니켈 및/또는 알루미늄을 포함할 수 있다. 일 실시예에서, 금속 시드 층(126, 127)은 전면적 배치 공정으로 형성될 수 있다. 일 실시예에서, 금속 시드 층의 제1 및 제2 일부분(126, 127)은 각기 제1(108) 및 제2(112) 다결정 규소 이미터 영역 위로 배치될 수 있다. 하나의 실시예에서, 제1 전도성 접촉 구조물(128) 및 제2 전도성 접촉 구조물(128)은 각기 다른 금속 중 구리, 주석, 니켈 및/또는 알루미늄을 포함할 수 있다.
태양 전지를 제조하는 방법이 본원에 개시된다. 예시적 공정 흐름에서, 도 5-16은 본 개시의 일 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다. 도 2는 일부 실시예들에 따른 도 5-16에 대응하는 태양 전지를 제조하는 방법에서의 작업들을 열거하는 흐름도(200)이다. 다양한 실시예들에서, 도 2의 방법은 예시된 것보다 추가적인(또는 더 적은) 블록들을 포함할 수 있다. 예를 들어, 일부 실시예에서, 금속 시드 층은 블록(216)에서 형성될 필요가 없고, 여기에서는 대신 전도성 접촉 구조물이 태양 전지의 배면 표면에 직접 형성될 수 있다.
태양 전지를 패턴화하는 공정이 본원에 개시된다. 하나의 예시적 공정 흐름에서, 도 11-13은 본 개시의 일 실시예에 따른, 태양 전지의 전도성 접촉 구조물 형성에서의 다양한 단계의 단면도를 예시한다. 도 3는 일부 실시예들에 따른 도 11-13에 대응하는 태양 전지의 하나의 패턴화 공정 작업들을 열거하는 흐름도(300)이다.
또한, 태양 전지를 패턴화하는 또 다른 공정이 본원에 개시된다. 예시적 공정 흐름에서, 도 14-16은 본 개시의 일 실시예에 따른, 태양 전지의 전도성 접촉 구조물 형성에서의 다양한 단계의 단면도를 예시한다. 도 4는 일부 실시예들에 따른 도 14-16에 대응하는 태양 전지의 패턴화 공정 작업들을 열거하는 흐름도(400)이다.
도 5 및 흐름도(200)의 대응하는 작업(202)을 참조하면, 태양 전지의 교번적인 N형 및 P형 이미터 영역들의 제조 방법은 기판(506)의 배면 표면(504) 상에 형성되는 제1 얇은 유전체 층(514) 상에 제1 전도형의 제1 규소 층(505)을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 기판(506)은 벌크 단결정 N형 도핑된 규소 기판과 같은 단결정 규소 기판일 수 있다. 그러나, 기판(506)이 전체 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은 층일 수 있다는 것이 이해될 것이다. 일 실시예에서, 기판(506)은 전면(502) 및 배면(504)을 가질 수 있으며, 여기서 전면(502)은 배면(504) 반대편에 있다. 하나의 실시예에서, 전면(502)은 수광 표면(502)으로 지칭될 수 있고 배면은 배면 표면(504)으로 지칭될 수 있다. 일 실시예에서, 제1 얇은 유전체 층(514)은 대략 2나노미터 이하의 두께를 갖는 터널 유전체 산화규소 층과 같은 얇은 산화물 층일 수 있다.
일 실시예에서, 제1 규소 층(505)은 현장에서의 도핑, 침착후 주입(post deposition implanting), 또는 이들의 조합을 통해 제1 전도형을 갖도록 도핑되는 다결정 규소 층일 수 있다. 다른 실시예에서, 제1 규소 층(505)은 비정질 규소 층의 침착에 후속하여 제1 전도형의 도펀트가 주입되는 a-Si:H로 표시되는 수소화된 규소 층과 같은 비정질 규소 층일 수 있다. 이러한 하나의 실시예에서, 제1 규소 층(505)은 궁극적으로 다결정 규소 층을 형성하기 위해 (적어도 공정도의 일부 후속 단계에서) 후속하여 어닐링될 수 있다. 일 실시예에서, 다결정 규소 층 또는 비정질 규소 층에 대해, 침착후 주입이 수행되는 경우, 주입은 이온 빔 주입 또는 플라즈마 침지 주입을 사용함으로써 수행될 수 있다. 그러한 하나의 실시예에서, 주입을 위해 섀도우 마스크가 사용될 수 있다. 특정 실시예에서, 제1 전도형은 (예컨대, 붕소 불순물 원자를 사용하여 형성되는) P형이다.
다시 도 5 및 이제 흐름도(200)의 대응하는 작업(204)을 참조하면, 제1 규소 층(505) 상에 절연 층(509)이 형성될 수 있다. 일 실시예에서, 절연 층(509)은 이산화규소일 수 있다. 일례에서, 제1 규소 층(505)을 형성하기 위해 배치 공정이 실행될 수 있다.
도 6 및 흐름도(200)의 대응하는 작업(206)을 참조하면, 도 5의 절연 층(509) 및 제1 규소 층(505)은 상부에 절연 캡(510)을 갖는 제1 전도형의 제1 규소 영역(508)을 형성하도록 패턴화될 수 있다. 일 실시예에서, 절연 캡(510)은 절연 층(509) 패턴화를 통해 형성될 수 있다. 일 실시예에서, 절연 층(509) 및 제1 규소 층(505)을 패턴화하는 데 리소그래피 또는 스크린 인쇄 마스킹 및 후속의 에칭 공정이 사용될 수 있다. 다른 실시예에서, 절연 층(509) 및 제1 규소 층(505)을 패턴화하는 데 레이저 융삭 공정(laser ablation process)(예컨대, 직접 묘화법(direct write))이 사용될 수 있다. 어느 경우에나, 하나의 실시예에서, 제1 얇은 유전체 층(514)은 또한 에칭 공정을 통해 패턴화될 수 있다. 일 실시예에서, 패턴화는 제1 규소 영역(508)의 노출된 외부(517) 및 측면부(515) 형성을 포함할 수 있다.
도 7을 참조하면, 선택적으로, 절연 층(509) 및 제1 규소 층(505)의 패턴화 동안(또는 이에 후속하여) 리세스(503)가 기판(506)에 형성될 수 있다. 또한, 하나의 실시예에서, 리세스(541)의 표면(503)이 텍스처화될 수 있다. 동일하거나 유사한 공정에서, 기판(506)의 수광 표면(530)이 또한 도 7에 도시된 바와 같이 텍스처화될 수 있다. 일 실시예에서, 리세스(503)들의 적어도 일부분을 형성하기 위해 그리고/또는 기판(506)의 노출된 부분들을 텍스처화하기 위해 수산화물계 습식 에칭제가 사용될 수 있다. 텍스처화된 표면은, 입사광을 산란시켜 태양 전지의 수광 표면 및/또는 노출된 표면으로부터 반사되는 광의 양을 감소시키기 위한 규칙적인 또는 불규칙한 형상의 표면을 갖는 것일 수 있다. 그러나, 배면 표면의 텍스처화 및 심지어 리세스 형성이 공정 흐름에서 생략될 수 있음이 이해될 것이다.
도 8 및 흐름도(200)의 대응하는 작업(208)을 참조하면, 제2 얇은 유전체 층(520)이 기판(506)의 배면 표면(504) 상에 형성될 수 있다. 일 실시예에서, 제2 얇은 유전체 층(520)은 산화 공정에서 형성될 수 있고, 터널 유전체 층(예컨대, 산화규소)과 같은 얇은 산화물 층이다. 하나의 실시예에서, 제2 얇은 유전체 층(520)은 배치 공정을 통해 형성될 수 있다. 일 실시예에서, 제2 얇은 유전체 층(520)은 얇은 산화물 층 또는 규소 산질화물 층이다. 일 실시예에서, 제2 얇은 유전체 층은 두께가 대략 2나노미터 이하일 수 있다.
다시 도 8 및 이제 흐름도(200)의 대응하는 작업(210)을 참조하면, 일 실시예에서, 제3 얇은 유전체 층(508)의 제1 부분(516)은 제1 규소 영역(508)의 측면부(515)에서 형성될 수 있다. 하나의 실시예에서, 제3 얇은 유전체 층의 제2 부분(518)은 제1 규소 영역(508)의 노출된 외부(517)에서 형성될 수 있다. 일 실시예에서, 제3 얇은 유전체 층은 제1 및 제2 부분(516, 518)을 포함할 수 있다. 하나의 실시예에서, 제3 얇은 유전체 층(516, 518)은 산화 공정에서 형성될 수 있고, 터널 유전체 층(예컨대, 산화규소)과 같은 얇은 산화물 층일 수 있다. 일 실시예에서, 제3 얇은 유전체 층은 두께가 대략 3나노미터 이하일 수 있다. 일 실시예에서, 제3 얇은 유전체 층(516, 518)은 배치 공정을 통해 형성될 수 있다. 일 실시예에서, 제3 얇은 유전체 층(516, 518)은 얇은 산화물 층 또는 규소 산질화물 층일 수 있다. 일 실시예에서, 제2 및 제3 얇은 유전체 층(516, 518)은 동일한 산화 및/또는 배치 공정을 통해 형성될 수 있다.
다시 도 8 및 이제 흐름도(200)의 대응하는 작업(212)을 참조하면, 제3 얇은 유전체 층(516, 518) 상에, 그리고 제2 얇은 유전체 층(520) 상 및 제1 규소 영역(508)의 절연 캡(510)에 제2 상이한 전도형의 제2 규소 층(507)이 형성될 수 있다. 일 실시예에서, 도 8에 도시된 바와 같이, 대응하는 제2 전도형의 제2 얇은 유전체 층(532)은 기판(506)의 수광 표면(530) 상에서, 제2 규소 층(507), 제2 얇은 유전체 층(530) 그리고 제3 얇은 절연 층(516, 518)을 형성하기 위해 사용된 동일하거나 유사한 공정 작업을 통해 형성된다. 부가적으로, 도시되지 않았지만, 반사 방지(ARC) 층은 도 1과 관련하여 기술된 바와 같이 대응하는 제2 규소 층(534) 상에 형성될 수 있다. 일 실시예에서, 제2 규소 층(507)은 현장에서의 도핑, 침착후 주입(post deposition implanting), 또는 이들의 조합을 통해 제2 전도형을 갖도록 도핑되는 다결정 규소 층일 수 있다. 다른 실시예에서, 제2 규소 층(507)은 비정질 규소 층의 침착에 후속하여 제2 전도형의 도펀트가 주입되는 a-Si:H로 표시되는 수소화된 규소 층과 같은 비정질 규소 층일 수 있다. 이러한 하나의 실시예에서, 제2 규소 층(507)은 궁극적으로 다결정 규소 층을 형성하기 위해 (적어도 공정도의 일부 후속 단계에서) 후속하여 어닐링될 수 있다. 일 실시예에서, 다결정 규소 층 또는 비정질 규소 층에 대해, 침착후 주입이 수행되는 경우, 주입은 이온 빔 주입 또는 플라즈마 침지 주입을 사용함으로써 수행될 수 있다. 그러한 하나의 실시예에서, 주입을 위해 섀도우 마스크가 사용될 수 있다. 특정 실시예에서, 제2 전도형은 (예컨대, 인 원자 또는 비소 불순물 원자를 사용하여 형성되는) N형이다. 부가적으로, 도시되지 않았고 제2 규소 층(507) 형성에 후속인 것은 아니지만, 추가 규소 지역은 도 1과 관련하여 기술된 바와 같이 제2 규소 층(507) 상에 형성될 수 있다. 하나의 실시예에서, 추가 규소 영역은 비정질 규소 또는 질화규소일 수 있다. 일부 실시예에서, 추가 규소 영역은 패시베이션 영역 및/또는 반사 방지 코팅(ARC)일 수 있다. 일부 실시예들에서, 추가 규소 영역은 형성될 필요가 없다.
다시 도 9 및 이제 흐름도(200)의 대응하는 작업(214)을 참조하면, 절연 캡(510)은 제1 규소 영역(508)들의 일부분들을 노출시키기 위해 접촉 개구(522)들을 통해 패턴화될 수 있다. 일 실시예에서, 절연 캡(510)은 레이저 융삭 공정을 사용하여 패턴화된다. 하나의 실시예에서, 접촉 개구(522)의 형성을 포함한 제2 규소 층(507)의 패턴화를 위해 제1 레이저 패스(pass)가 사용될 수 있다. 일 실시예에서, 제1 레이저 패스 수행에 후속하여, 접촉 개구(522)와 동일한 위치에서 제2 레이저 패스가 절연 캡(510)을 패턴화하는 데 사용될 수 있다.
다시 도 10 및 이제 흐름도(200)의 대응하는 작업(216)을 참조하면, 제1(508) 및 제2 규소 층(507) 위로 금속 시드 층(525)이 형성될 수 있다. 일 실시예에서, 금속 시드 층(525)을 형성하기 위해 배치 공정이 실행될 수 있다. 일례에서, 금속 시드 층(525)을 형성하기 위해 스퍼터링(sputtering) 공정이 실행될 수 있다. 하나의 예에서, 금속 시드 층(5257)은 전면적 배치 공정으로 형성될 수 있다. 일 실시예에서, 금속 시드 층(525)은 한 개 이상의 금속 및/또는 금속 합금을 포함할 수 있다. 일례에서, 금속 시드 층은 다른 금속 중, 알루미늄, 티타늄 텅스텐 및/또는 구리를 포함할 수 있다. 일 실시예에서, 금속 시드 층(525)은 한 개, 두 개 또는 그 이상의 층을 포함할 수 있다. 일례에서, 금속 시드 층(525)은 구리를 포함하는 제1 층, 텅스텐을 포함하는 제2 층, 그리고 알루미늄을 포함하는 제3 층을 포함할 수 있다. 일부 실시예에서, 제1 규소 영역(508) 및 제2 규소 층(507) 위로 금속 시드 층(525)의 알루미늄 부분이 배치될 수 있다.
일부 실시예에서, 금속 시드 층(525)은 형성될 필요가 없다. 하나의 예에서, 제1 규소 영역(508) 및 제2 규소 층(507) 상에 직접 접촉하는 금속 층이 대신 형성될 수 있다.
도 11-16 및 이제 흐름도(200)의 대응하는 작업(218)을 참조하면, 패턴화 공정이 수행될 수 있다. 일 실시예에서, 패턴화 공정은 제2 전도형의 격리된 제2 규소 영역 형성을 포함할 수 있다. 하나의 실시예에서, 패턴화 공정은 제1 규소 영역의 제1 전도성 접촉 구조물 및 격리된 제2 규소 영역의 제2 전도성 접촉 구조물 형성을 포함할 수 있다. 일 실시예에서, 패턴화 공정은 레이저 융삭 공정 수행을 포함할 수 있다.
예시적 공정 흐름에서, 도 11-13은 본 개시의 일 실시예에 따른, 태양 전지의 패턴화 공정의 하나의 예에서 다양한 단계의 단면도를 예시한다. 일 실시예에서, 도 11-13의 패턴화 공정은 도금 및 에칭 공정 수행을 포함할 수 있다. 예시적 공정 흐름에서, 도 14-16은 본 개시의 일 실시예에 따른, 태양 전지의 다른 패턴화 공정에서 다양한 단계의 단면도를 예시한다. 일 실시예에서, 도 14-16의 패턴화 공정은 금속 박막 기반 본딩 및 에칭 공정 수행을 포함할 수 있다.
예시적 공정 흐름에서, 도 3은 일부 실시예들에 따른, 도 11-13에 대응하는 태양 전지의 패턴화 공정 작업들을 열거하는 흐름도(300)이다. 다양한 실시예들에서, 도 3의 방법은 예시된 것보다 추가적인(또는 더 적은) 블록들을 포함할 수 있다. 예를 들, 일부 실시예에서, 마스크는 블록(306)에서 제거될 필요가 없고, 여기에서는 대신 블록(308)에서 패턴화 공정 중 제거될 수 있다. 따라서, 예시적 공정 흐름은 도 10의 구조물로부터 도 11의 구조물로 이동한다.
도 11 및 흐름도(300)의 대응하는 작업(302)을 참조하면, 일부 실시예에 따라 금속 시드 층(525) 위로 마스크(536)가 형성될 수 있다. 일 실시예에서, 마스크(536)는 후속 도금 공정 중 금속 시드 층(525)의 일부(550)를 보호할 수 있는 반면, 노출된 영역(552)은 언급한 도금 공정 중 도금될 수 있다. 일 실시예에서, 마스크(536)는 기타 인쇄 공정 중 스크린 인쇄, 잉크젯 인쇄를 통해 형성될 수 있다. 일 실시예에서, 마스크(536)는 에칭 레지스트(etch resist)일 수 있다. 하나의 실시예에서, 에칭 레지스트는 태양 전지의 제작 또는 제조에서 흔히 사용되는 에칭 레지스트(536)일 수 있다. 일부 실시예에서, 에칭 레지스트(536)는 도금 레지스트일 수 있다.
도 12 및 흐름도(300)의 대응하는 작업(304)을 참조하면, 금속 시드 층(525)의 노출된 부분 상에 금속 층(528)이 형성될 수 있다. 일 실시예에서, 도금 공정은 금속 시드 층(525)의 노출된 부분(552)에 금속 층(528)을 형성하기 위해 수행될 수 있고, 여기에서 마스크(536)는 도금 공정 중 금속 시드 층의 일부(550)를 보호할 수 있다. 일례에서, 기타 금속 중 구리, 주석 및/또는 니켈은 금속 시드 층(525)의 노출된 부분(552)에 도금될 수 있다.
도 13 및 흐름도(300)의 대응하는 작업(306)을 참조하면, 도 12의 마스크(536)를 제거할 수 있다. 일 실시예에서, 마스크(536)는 습식 화학 공정을 통해 제거될 수 있다. 일례에서, 마스크(536)를 제거하기 위하여 잉크스트립(ink stripping) 공정이 수행될 수 있다.
다시 도 13 및 흐름도(308)의 대응하는 작업을 참조하면, 도 12의 금속 시드 층(525) 및 제2 규소 층(507)은 제2 전도형의 격리된 제2 규소 영역(511, 512)을 형성하고 제1 규소 영역(508) 및 격리된 제2 규소 영역(512)에 각기 해당되는 전도성 접촉 구조물(538, 539)을 형성하도록 패턴화될 수 있다. 일 실시예에서, 패턴화는 제2 전도형의 격리된 제2 규소 영역(511, 512)을 형성하고 제1 규소 영역(508) 및 격리된 제2 규소 영역(512)에 전도성 접촉 구조물(538, 539)을 형성하기 위해 도 12의 금속 시드 층(525) 및 제2 규소 층(507)에 대한 에칭을 포함할 수 있다. 일 실시예에서, 에칭은 한 가지 이상의 에칭제를 사용하여 도 12의 금속 시드 층(525) 및/또는 제2 규소 층(507)에 대한 에칭을 포함할 수 있다. 일 실시예에서, 수산화물계 습식 에칭제가 사용될 수 있다. 하나의 예에서, 에칭제는 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 및/또는 수산화나트륨을 포함할 수 있다. 일부 실시예에서, 에칭제는 중량 퍼센트가 2%를 초과하는 수산화칼륨을 갖는 에칭제를 포함할 수 있다.
일 실시예에서, 도 12 및 13을 참조하면, 금속 시드 층(525)을 에칭하기 위해 제1 에칭제가 사용될 수 있다. 일례에서, 제1 에칭제는 수산화칼륨일 수 있다. 일 실시예에서, 제1 에칭제를 사용하는 금속 시드 층(525) 에칭 후에 제2 규소 층(507)을 에칭하기 위해 제2 에칭제가 사용될 수 있다. 하나의 실시예에서, 제1 및/또는 제2 에칭제는 알칼리성 에칭제일 수 있다. 일 실시예에서, 제2 에칭제는 산화제를 포함할 수 있다. 일 실시예에서, 산화제는 금속 시드 층(525)의 에칭을 억제할 수 있다. 하나의 실시예에서, 산화제는 금속 시드 층(525)의 언더커팅을 억제할 수 있다. 일례에서, 제2 규소 층(507)의 에칭 중, 산화제는 제2 규소 층(507) 에칭에 인접한 영역에서 상당한 언더커팅을 방지하기 위해 금속 시드 층(525)의 측면부(543)의 에칭을 억제할 수 있다. 하나의 예에서, 패턴화는 수산화칼륨을 사용하는 알루미늄계 금속 시드 층(525) 에칭을 포함할 수 있다. 알루미늄계 금속 시드 층(525) 에칭 후, 패턴화는 제2 규소 층(507) 에칭을 포함할 수 있는데, 여기에서 산화제는 에칭 공정 중 알루미늄계 금속 시드 층(525)의 측면부(543) 에칭을 억제할 수 있다. 일례에서, 패턴화는 수산화칼륨을 사용하는 제2 규소 층(507) 에칭을 포함할 수 있다. 일 실시예에서, 산화제는 과산화수소 및/또는 과산화이황산암모늄일 수 있다.
일 실시예에서, 에칭은 섭씨 40-80도 온도 범위에서의 에칭을 포함할 수 있다. 일 실시예에서, 도 12 및 마스크(536) 제거 후속을 참조하면, 에칭은 금속 시드 층(525)의 부분(550)을 에칭할 수 있고, 여기에서 금속 층(528)은 에칭 공정 중 금속 시드 층(525)의 다른 부분(552) 에칭을 방지할 수 있다.
일 실시예에서, 금속 시드 층(525)은 한 개, 두 개 또는 그 이상의 부분을 포함할 수 있다. 일례에서, 금속 시드 층(525)은 구리를 포함하는 제1 부분, 텅스텐을 포함하는 제2 층, 그리고 알루미늄을 포함하는 제3 층을 포함할 수 있다. 일 실시예에서, 기타 부분 중 제1, 제2, 제3 부분들은 또한 기타 층들 중 제1, 제2, 제3 층으로 지칭될 수 있다.
일 실시예에서, 에칭은 금속 시드 층(525)의 제1 부분 에칭을 포함할 수 있다. 일 실시예에서, 에칭은 금속 시드 층의 구리 부분 에칭을 포함할 수 있다. 제1 부분 에칭에 후속하여, 에칭은 금속 시드 층의 제2 부분 에칭을 포함할 수 있다. 하나의 예에서, 금속 시드 층 구리 부분 에칭에 후속하여, 에칭은 금속 시드 층의 알루미늄 부분 에칭을 포함할 수 있다. 일 실시예에서, 제1 규소 영역(508) 및 제2 규소 층(507) 위로 금속 시드 층(525)의 알루미늄 부분이 배치될 수 있다. 일 실시예에서, 금속 시드 층의 제 2 부분 에칭은 동일한 에칭제로 금속 시드 층 및 제 2 실리콘 층(507)의 제2 부분에 대한 에칭 및/또는 동일한 에칭 공정 단계에서 양쪽 층에 대한 에칭을 포함할 수있다. 일례에서, 에칭은 금속 시드 층의 알루미늄 부분과 동일한 에칭제를 사용하는 n형 도핑된 규소 층에 대한 에칭을 포함할 수 있으며, 여기에서 금속 시드 층의 알루미늄 부분은 n-형 도핑된 규소 층 상에 배치된다.
다시 도 13을 참조하면, 태양 전지(500)는 도 1-13의 방법을 이용하고 도 2 및 3의 흐름도(200 및 300)의 작업에 각기 대응하여 제조되는 것으로 예시된다. 예시된 바와 같이, 도 13의 태양 전지(500)는 도 1의 태양 전지(100) 요소와 유사한 참조 번호를 가지며, 여기에서 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 나타낸다. 일 실시예에서, 도 5의 태양 전지(500)의 구조는 전술한 것을 제외하고 도 1의 태양 전지(100)의 구조와 실질적으로 유사하다. 따라서, 도 1의 대응 부분에 대한 설명은 도 13의 설명에 동일하게 적용된다. 일례에서, 도 13 및 1을 참조하면, 제1 규소 영역(508)은 제1 다결정 규소 이미터 영역(108)에 대응할 수 있다. 하나의 예에서, 다시 도 13 및 1을 참조하면, 격리된 제2 규소 영역(526, 527)은 제2 다결정 규소 이미터 영역(126, 127)에 대응할 수 있다.
예시적 공정 흐름에서, 도 4는 일부 실시예들에 따른 도 14-16에 대응하는 태양 전지의 다른 패턴화 공정 작업들을 열거하는 흐름도(400)이다. 따라서, 예시적 공정 흐름은 도 10의 구조물로부터 도 14의 구조물로 이동한다. 예시된 바와 같이, 도 14-16의 태양 전지는 도 1-13의 태양 전지 요소와 유사한 참조 번호를 가지며, 여기에서 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 나타낸다. 일 실시예에서, 도 14-16의 태양 전지의 구조는 전술한 것을 제외하고 도 1-13의 태양 전지의 구조와 실질적으로 유사하다. 따라서, 도 1-13의 대응 부분에 대한 설명은 아래에서 설명한 것을 제외하고 도 14-16의 설명에 동일하게 적용된다. 다양한 실시예들에서, 도 4의 방법은 예시된 것보다 추가적인(또는 더 적은) 블록들을 포함할 수 있다. 예를 들, 일부 실시예에서, 마스크는 블록(410)에서 제거될 필요가 없다.
도 14 및 흐름도(400)의 대응하는 작업(402)을 참조하면, 금속 층(640)은 금속 시드 층(625) 위로 형성될 수 있다. 일 실시예에서, 금속 층(640) 형성은 금속 시드 층(625) 위로 금속 박막(640)에 대한 배치를 포함할 수 있다. 일례에서, 알루미늄(예컨데, 알루미늄 박막)은 금속 시드 층(625) 위로 배치될 수 있다. 일 실시예에서, 금속 시드 층(625) 위로 금속 박막(640) 배치는 금속 시드 층(625) 위로 금속 박막(640)을 배치하기 위한 압축 공정 수행을 포함할 수 있다. 일부 실시예에서, 금속 시드 층(625)은 형성될 필요가 없으며, 여기에서 금속 박막(640)은 제1 규소 영역(608) 및/또는 제2 규소 층(607) 상에 직접 배치될 수있다.
다시 도 14 및 흐름도(400)의 대응하는 작업(404)을 참조하면, 금속 층(640)은 금속 시드 층(625) 상에 본딩될 수 있다. 일 실시예에서, 금속 시드 층(625)에 대한 금속 층(640) 본딩은 금속 시드 층(625)에 대한 금속 박막(640) 본딩을 포함할 수 있다. 일 실시예에서, 본딩은 금속 시드 층(625)에 대한 금속 박막(640) 용접을 포함할 수 있다. 일부 실시예에서, 레이저가 금속 시드 층(625)에 금속 박막(640)을 본딩하는 데 사용될 수 있다. 일례에서, 레이저 용접 공정은 금속 시드 층(625)에 금속 박막(640)을 본딩하는 데 사용될 수 있다. 일부 실시예에서, 금속 박막(640)은 제1 규소 영역(608) 및/또는 제2 규소 층(607) 상에 직접 본딩될 수있다.
도 15 및 흐름도(400)의 대응하는 작업(406)을 참조하면, 일부 실시예에 따라 금속 층(640) 위로 마스크(636)가 형성될 수 있다. 일 실시예에서, 마스크(636) 형성은 금속 박막(640) 위로 마스크 형성을 포함할 수 있다. 일 실시예에서, 마스크(636)는 후속 도금 공정 중 금속 박막(640)의 일부(650)를 보호할 수 있는 반면, 노출된 영역(652)은 언급한 에칭 공정 중 에칭될 수 있다. 일 실시예에서, 마스크(636)는 기타 인쇄 공정 중 스크린 인쇄, 잉크젯 인쇄를 통해 형성될 수 있다. 일 실시예에서, 마스크(636)는 에칭 레지스트(etch resist)일 수 있다. 하나의 실시예에서, 마스크(636)는 태양 전지의 제작 또는 제조에서 흔히 사용되는 에칭 레지스트일 수 있다.
도 16 및 흐름도(400)의 대응하는 작업(408)을 참조하면, 금속 층(640) 및 제2 규소 층(607)은 제2 전도형의 격리된 제2 규소 영역(611, 612)을 형성하고 제1 규소 영역(608) 및 격리된 제2 규소 영역(512)에 각기 해당되는 전도성 접촉 구조물(638, 639)을 형성하도록 패턴화될 수 있다. 일 실시예에서, 금속 층 패턴화는 금속 박막(640) 패턴화를 포함할 수 있다. 일 실시예에서, 패턴화는 제2 전도형의 격리된 제2 규소 영역(611, 612)을 형성하고 제1 규소 영역(608) 및 격리된 제2 규소 영역(612)에 전도성 접촉 구조물(638, 639)을 형성하기 위해 금속 박막(640), 금속 시드 층(625) 및 제2 규소 층(607)의 노출된 부분에 대한 에칭을 포함할 수 있다. 일 실시예에서, 에칭은 한 개 이상의 에칭제를 사용하여 금속 박막(640), 금속 시드 층(625) 및
제2 규소 층(607)에 대한 에칭을 포함할 수 있다. 일례에서, 에칭제는 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 및/또는 수산화나트륨을 포함할 수 있다. 일부 실시예에서, 에칭제는 중량 퍼센트가 2%를 초과하는 수산화칼륨을 갖는 에칭제를 포함할 수 있다.
일 실시예에서, 에칭은 단일 또는 복수 에칭 공정 단계에서 금속 박막(640), 금속 시드 층(625) 및 제2 규소 층(607)에 대한 에칭을 포함할 수 있다. 일례에서, 에칭 공정 단계는 한 가지 이상의 에칭제를 사용한 에칭을 포함할 수 있다. 일 실시예에서, 제1 에칭제는 금속 층(640) 및 금속 시드 층(625)에 에칭하는 데 사용될 수 있다. 일례에서, 제1 에칭제는 수산화칼륨일 수 있다. 일 실시예에서, 제1 에칭제를 사용하는 금속 층(640) 및 금속 시드 층(625) 에칭에 후속하여 제2 규소 층(607)을 에칭하기 위해 제2 에칭제가 사용될 수 있다. 하나의 실시예에서, 제1 및/또는 제2 에칭제는 알칼리성 에칭제일 수 있다. 일 실시예에서, 제2 에칭제는 산화제를 포함할 수 있다. 일 실시예에서, 산화제는 금속 층(640) 및/또는 금속 시드 층(625)의 에칭을 억제할 수 있다. 일례에서, 금속 층(640)은 금속 박막(640)일 수 있다. 하나의 실시예에서, 산화제는 금속 시드 층(625)의 언더커팅을 억제할 수 있다. 일례에서, 제2 실리콘 층(607)의 에칭 동안, 산화제는 각각 금속 시드 층(625) 및/또는 금속 박막(640)의 측면부(643, 645)의 에칭을 억제할 수 있다. 일 실시예에서, 산화제는 제2 규소 층(607) 에칭에 인접한 영역에서 상당한 언더커팅을 방지하기 위해 금속 시드 층(625)의 측면부(643)의 에칭을 억제할 수 있다. 일부 실시예에서, 금속 시드 층(625)은 형성될 필요가 없으며, 여기에서 금속 박막(640)은 기판(606)의 배면 표면(606) 위로 직접 배치될 수있다. 하나의 예에서, 패턴화는 알루미? 박막 및 수산화칼륨을 사용하는 알루미늄계 금속 시드 층 에칭을 포함할 수 있다. 알루미늄 박막 및 알루미늄계 금속 시드 층(625) 에칭에 후속하여, 패턴화는 제2 규소 층(607) 에칭을 포함할 수 있는데, 여기에서 제2 에칭제는 알루미늄계 금속 시드 층 및 알루미늄 박막의 측면부(643, 645) 에칭을 억제하기 위해 산화제를 포함할 수 있다. 일부 실시예에서, 알루미늄계 금속 시드 층은 형성될 필요가 없다. 일 실시예에서, 산화제는 과산화수소 및/또는 과산화이황산암모늄일 수 있다.
일 실시예에서, 에칭은 섭씨 40-80도 온도 범위에서의 에칭을 포함할 수 있다. 일부 실시예에서, 에칭은 동일한 에칭 공정 단계에서 금속 박막(640), 금속 시드 층(625) 및 제2 규소 층(607)의 노출된 부분에 대한 에칭을 포함할 수 있다.
도 16 및 흐름도(400)의 대응하는 작업(410)을 다시 참조하면, 마스크(636)를 제거할 수 있다. 일 실시예에서, 마스크는 습식 화학 공정을 통해 제거될 수 있다. 일례에서, 마스크(636)를 제거하기 위하여 잉크스트립(ink stripping) 공정이 수행될 수 있다. 일부 실시예에서, 마스크(636)는 제거될 필요가 없다.
다시 도 16을 참조하면, 태양 전지(600)는 도 1-10 및 14-16의 방법을 사용하고 도 2 및 4의 흐름도(200 및 400)의 작업에 상응한 제조를 예시한다. 예시된 바와 같이, 도 16의 태양 전지(600)는 도 1의 태양 전지(100) 요소와 유사한 참조 번호를 가지며, 여기에서 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 나타낸다. 일 실시예에서, 도 16의 태양 전지(600)의 구조는 전술한 것을 제외하고 도 1의 태양 전지(100)의 구조와 실질적으로 유사하다. 따라서, 도 1의 대응 부분에 대한 설명은 도 16의 설명에 동일하게 적용된다. 일례에서, 도 16 및 1을 참조하면, 제1 규소 영역(608)은 제1 다결정 규소 이미터 영역(108)에 대응할 수 있다. 하나의 예에서, 다시 도 16 및 1을 참조하면, 격리된 제2 규소 영역(626, 627)은 제2 다결정 규소 이미터 영역(126, 127)에 대응할 수 있다.
특정 실시예들이 전술되었지만, 특정 특징부에 대해 하나의 실시예만이 기술된 경우에도, 이들 실시예가 본 발명의 범위를 제한하고자 하는 것은 아니다. 본 개시에 제공된 특징부들의 예들은, 달리 언급되지 않는 한, 제한적이기보다는 예시적인 것으로 의도된다. 본 발명의 이익을 갖는 당업자에게 명백한 바와 같이, 상기 설명은 이러한 대안예, 수정예 및 균등물을 포함하고자 하는 것이다.
본원에서 다루어지는 문제들 중 임의의 것 또는 전부를 완화하는지 여부에 관계없이, 본 발명의 범위는 본원에 (명시적으로 또는 암시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 본 출원(또는 이에 대해 우선권을 주장하는 출원)의 절차 진행 동안 임의의 이러한 특징들의 조합에 대해 새로운 청구항이 만들어질 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징들이 독립 청구항의 특징들과 조합될 수 있고, 각각의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.

Claims (55)

  1. 배면 접점 태양 전지(back contact solar cell)로서,
    수광 표면 및 배면 표면을 갖는 기판;
    기판의 배면 표면 상에 배치된 제1 얇은 유전체 층 상에 배치되는 제1 전도형(conductivity type)의 제1 다결정 규소 이미터 영역;
    기판의 배면 표면 상에 배치된 제2 얇은 유전체 층 상에 배치되는 제2 상이한 전도형의 제2 다결정 규소 이미터 영역;
    제1 다결정 규소 이미터 영역의 노출된 외부 위로 배치되고, 제1 및 제2 다결정 규소 이미터 영역 사이에 측면으로 직접 배치되는 제3 얇은 유전체 층;
    제1 다결정 규소 이미터 영역 위로 배치되는 제1 전도성 접촉 구조물; 및
    제2 다결정 규소 이미터 영역 위로 배치되는 제2 전도성 접촉 구조물을 포함하는, 배면 접점 태양 전지.
  2. 제1항에 있어서,
    제1 다결정 규소 이미터 영역 상에 배치되는 절연 층을 추가로 포함하고, 상기 제1 전도성 접촉 구조물은 절연 층을 통해 배치되며, 상기 제2 다결정 규소 이미터 영역의 일부분이 절연 층과 중첩되지만 제1 전도성 접촉 구조물로부터 떨어져 있는, 배면 접점 태양 전지.
  3. 제2항에 있어서, 상기 절연 층은 산질화물 또는 질화물을 포함하는, 배면 접점 태양 전지.
  4. 제1항에 있어서,
    제2 다결정 규소 이미터 영역 위로 배치되는 비정질 규소 영역을 추가로 포함하는, 배면 접점 태양 전지.
  5. 제1항에 있어서,
    제2 다결정 규소 이미터 영역 위로 배치되는 질화규소 영역을 추가로 포함하는, 배면 접점 태양 전지.
  6. 제1항에 있어서,
    제1 다결정 규소 이미터 영역 상에 배치되는 절연 층; 및
    절연 층 상에 배치되는 제2 전도형의 다결정 규소 층을 추가로 포함하고, 상기 제1 전도성 접촉 구조물은 제2 전도형의 다결정 규소 층을 통해 그리고 절연 층을 통해 배치되는, 배면 접점 태양 전지.
  7. 제1항에 있어서, 상기 제2 다결정 규소 이미터 영역 및 상기 제2 얇은 유전체 층은 기판에 배치된 리세스(recess)에 배치되는, 배면 접점 태양 전지.
  8. 제7항에 있어서, 상기 리세스는 텍스처화된(texturized) 표면을 갖는, 배면 접점 태양 전지.
  9. 제1항에 있어서, 상기 제1 다결정 규소 이미터 영역 및 상기 제1 얇은 유전체 층은 기판의 배면 표면의 평탄 부분 상에 배치되고, 상기 제2 다결정 규소 이미터 영역 및 상기 제2 얇은 유전체 층은 기판의 배면 표면의 텍스처화된 부분 상에 배치되는, 배면 접점 태양 전지.
  10. 제1항에 있어서, 상기 제1 및 제2 전도성 접촉 구조물들 각각은 제1 및 제2 다결정 규소 이미터 영역들 상에 각각 배치되는 알루미늄계 금속 시드 층(seed layer)을 포함하고, 각각은 알루미늄계 금속 시드 층 상에 배치되는 금속 층을 추가로 포함하는, 배면 접점 태양 전지.
  11. 제1항에 있어서,
    기판의 수광 표면 상에 배치되는 제4 얇은 유전체 층;
    제4 얇은 유전체 층 상에 배치되는 제2 전도형의 다결정 규소 층; 및
    제2 전도형의 다결정 규소 층 상에 배치되는 반사 방지 코팅(anti-reflective coating, ARC) 층을 추가로 포함하는, 배면 접점 태양 전지.
  12. 제1항에 있어서, 상기 기판은 N형 단결정 규소 기판이고, 상기 제1 전도형은 P형이며, 상기 제2 전도형은 N형인, 배면 접점 태양 전지.
  13. 제1항에 있어서, 상기 제1, 제2 및 제3 얇은 유전체 층들 모두는 이산화규소를 포함하는, 배면 접점 태양 전지.
  14. 태양 전지의 교번하는 N형 및 P형 이미터 영역들을 제조하는 방법으로서,
    기판의 배면 표면 상에 형성되는 제1 얇은 유전체 층 상에 제1 전도형의 제1 규소 층을 형성하는 단계;
    제1 규소 층 상에 절연 층을 형성하는 단계;
    절연 캡을 상부에 갖는 제1 전도형의 제1 규소 영역들을 형성하기 위해 절연 층 및 제1 규소 층을 패턴화하는 단계로서, 상기 패턴화는 제1 규소 영역의 외부 및 측면부 노출을 포함함;
    기판의 배면 표면 상에 제2 얇은 유전체 층을 형성하는 단계;
    제1 실리콘 영역의 노출된 외부 및 측면부 상에 제3 얇은 유전체 층을 형성하는 단계;
    제3 얇은 유전체 층 상에 제2 얇은 유전체 층 상에, 그리고 제1 규소 영역의
    절연 캡 상에, 제2 상이한 전도형의 제2 규소 층을 형성하는 단계;
    제2 규소 층의 영역들에 접촉 개구들을 형성하고 제1 규소 영역들의 부분들을 노출시키기 위해 제2 규소 층 및 절연 캡을 패턴화하는 단계;
    제1 규소 영역 및 제2 규소 층 위로 금속 시드 층을 형성하는 단계;
    금속 시드 층 상에 금속 층을 형성하는 단계; 및
    제2 전도형의 격리된 제2 규소 영역을 형성하고 제1 규소 영역 및 격리된 제2 규소 영역에 대한 전도성 접촉 구조물을 형성하기 위해 금속 층, 금속 시드 층 및 제2 규소 층을 패턴화하는 단계를 포함하는 방법.
  15. 제14 항에 있어서, 상기 제2 규소 층 위로 비정질 규소를 형성하는 단계를 추가로 포함하는 방법.
  16. 제14 항에 있어서, 상기 제2 규소 층 위로 질화규소를 형성하는 단계를 추가로 포함하는 방법.
  17. 제14항에 있어서, 상기 제1 및 제2 규소 층들은 비정질 규소 층들로서 형성되고, 상기 방법은
    제1 및 제2 다결정 규소 층들을 각각 형성하도록 제1 및 제2 규소 층들을 어닐링하는 단계를 추가로 포함하는 방법.
  18. 제14항의 방법에 따라 제조된 태양 전지.
  19. 태양 전지의 교번하는 N형 및 P형 이미터 영역들을 제조하는 방법으로서,
    기판의 배면 표면 상에 형성되는 제1 얇은 유전체 층 상에 제1 전도형의 제1 규소 층을 형성하는 단계;
    제1 규소 층 상에 절연 층을 형성하는 단계;
    절연 캡을 상부에 갖는 제1 전도형의 제1 규소 영역들을 형성하기 위해 절연 층 및 제1 규소 층을 패턴화하는 단계로서 상기 패턴화는 제1 규소 영역의 외부 및 측면부 노출을 포함함;
    기판의 배면 표면 상에 제2 얇은 유전체 층을 형성하는 단계;
    제1 실리콘 영역의 노출된 외부 및 측면부 상에 제3 얇은 유전체 층을 형성하는 단계;
    제3 얇은 유전체 층 상에, 제2 얇은 유전체 층 상에, 그리고 제1 규소 영역들의 절연 캡 상에, 제2 상이한 전도형의 제2 규소 층을 형성하는 단계;
    제2 규소 층의 영역들에 접촉 개구들을 형성하고 제1 규소 영역들의 부분들을 노출시키기 위해 제2 규소 층 및 절연 캡을 패턴화하는 단계;
    기판의 배면 표면 위로 금속 층을 형성하는 단계; 및
    제2 전도형의 격리된 제2 규소 영역을 형성하고 제1 규소 영역 및 격리된 제2 규소 영역에 대한 전도성 접촉 구조물을 형성하기 위해 금속 층 및 제2 규소 층을 패턴화하는 단계로서, 상기 패턴화는 동일한 에칭제를 사용하는 금속 층 및 제2 규소 층 에칭을 포함하는 방법.
  20. 제19항에 있어서, 상기 에칭제는 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 또는 수산화나트륨인 방법.
  21. 제19항에 있어서, 금속 층 에칭은 기판의 배면 표면에 금속 박막 에칭을 포함하는 방법.
  22. 제21항에 있어서, 기판의 배면 표면 상에 금속 박막 에칭은 기판의 배면 표면 상에 알루미늄 박막 에칭을 포함하는 방법.
  23. 제19항에 있어서, 금속 층 에칭은 금속 시드 층의 알루미늄 부분 에칭을 포함하는 방법.
  24. 제19항에 있어서, 상기 제1 및 제2 규소 층들은 비정질 규소 층들로서 형성되고, 상기 방법은
    제1 및 제2 다결정 규소 층들을 각각 형성하도록 제1 및 제2 규소 층들을 어닐링하는 단계를 추가로 포함하는 방법.
  25. 제19항에 있어서, 상기 패턴화는 N형인 전도형을 갖는 알루미늄 및 제2 규소 층을 포함하는 금속 층 에칭을 포함하는 방법.
  26. 제19항에 있어서, 상기 제2 규소 층 위로 비정질 규소를 형성하는 단계를 추가로 포함하는 방법.
  27. 제19항에 있어서, 상기 제2 규소 층 위로 질화규소를 형성하는 단계를 추가로 포함하는 방법.
  28. 제19항의 방법에 따라 제조된 태양 전지.
  29. 태양 전지의 교번하는 N형 및 P형 이미터 영역들을 제조하는 방법으로서,
    기판의 배면 표면 상에 형성되는 제1 얇은 유전체 층 상에 제1 전도형의 제1 규소 층을 형성하는 단계;
    제1 규소 층 상에 절연 층을 형성하는 단계;
    절연 캡을 상부에 갖는 제1 전도형의 제1 규소 영역들을 형성하기 위해 절연 층 및 제1 규소 층을 패턴화하는 단계로서, 상기 패턴화는 제1 규소 영역의 외부 및 측면부 노출을 포함함;
    기판의 배면 표면 상에 제2 얇은 유전체 층을 형성하는 단계;
    제1 실리콘 영역의 노출된 외부 및 측면부 상에 제3 얇은 유전체 층을 형성하는 단계;
    제3 얇은 유전체 층 상에, 제2 얇은 유전체 층 상에, 그리고 제1 규소 영역들의 절연 캡 상에, 제2 상이한 전도형의 제2 규소 층을 형성하는 단계;
    제2 규소 층의 영역들에 접촉 개구들을 형성하고 제1 규소 영역들의 부분들을 노출시키기 위해 제2 규소 층 및 절연 캡을 패턴화하는 단계;
    제1 규소 영역 및 제2 규소 층 위로 금속 시드 층을 형성하는 단계;
    금속 시드 층 위로 마스크를 형성하는 단계;
    금속 시드 층의 노출된 부분 상에 금속 층을 도금하는 단계;
    마스크를 제거하는 단계; 및
    제2 전도형의 격리된 제2 규소 영역을 형성하고 제1 규소 영역 및 격리된 제2 규소 영역에 대한 전도성 접촉 구조물을 형성하기 위해 금속 시드 층 및 제2 규소 층을 에칭하는 단계로서, 상기 에칭이 동일한 에칭제를 사용하는 금속 시드 층 부분 및 제2 규소 층 에칭을 포함하는 방법.
  30. 제29항에 있어서, 상기 에칭제는 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 또는 수산화나트륨인 방법.
  31. 제29항에 있어서, 상기 에칭제는 중량 퍼센트가 2%를 초과하는 수산화칼륨을 갖는 방법.
  32. 제29항에 있어서, 상기 에칭은 섭씨 40-80도 온도 범위에서의 에칭을 포함하는 방법.
  33. 제29항에 있어서, 상기 제1 및 제2 규소 층들은 비정질 규소 층들로서 형성되고, 상기 방법은
    제1 및 제2 다결정 규소 층들을 각각 형성하도록 제1 및 제2 규소 층들을 어닐링하는 단계를 추가로 포함하는 방법.
  34. 제29항에 있어서, 상기 에칭은 N형인 전도형을 갖는 알루미늄 및 제2 규소 층을 포함하는 금속 시드 층 에칭을 포함하는 방법.
  35. 제29 항에 있어서, 상기 제2 규소 층 위로 비정질 규소를 형성하는 단계를 추가로 포함하는 방법.
  36. 제29항에 있어서, 상기 제2 규소 층 위로 질화규소를 형성하는 단계를 추가로 포함하는 방법.
  37. 제29항의 방법에 따라 제조된 태양 전지.
  38. 태양 전지의 교번하는 N형 및 P형 이미터 영역들을 제조하는 방법으로서,
    기판의 배면 표면 상에 형성되는 제1 얇은 유전체 층 상에 제1 전도형의 제1 규소 층을 형성하는 단계;
    제1 규소 층 상에 절연 층을 형성하는 단계;
    절연 캡을 상부에 갖는 제1 전도형의 제1 규소 영역들을 형성하기 위해 절연 층 및 제1 규소 층을 패턴화하는 단계로, 상기 패턴화는 제1 규소 영역의 외부 및 측면부 노출을 포함함;
    기판의 배면 표면 상에 제2 얇은 유전체 층을 형성하는 단계;
    제1 실리콘 영역의 노출된 외부 및 측면부 상에 제3 얇은 유전체 층을 형성하는 단계;
    제3 얇은 유전체 층 상에, 제2 얇은 유전체 층 상에, 그리고 제1 규소 영역들의 절연 캡 상에, 제2 상이한 전도형의 제2 규소 층을 형성하는 단계;
    제2 규소 층의 영역들에 접촉 개구들을 형성하고 제1 규소 영역들의 부분들을 노출시키기 위해 제2 규소 층 및 절연 캡을 패턴화하는 단계;
    제1 규소 영역 및 제2 규소 층 위로 금속 시드 층을 형성하는 단계;
    금속 시드 층 위로 금속 층을 배치하는 단계;
    금속 층 상에 마스크를 형성하는 단계;
    제2 전도형의 격리된 제2 규소 영역을 형성하고 제1 규소 영역 및 격리된 제2 규소 영역에 대한 전도성 접촉 구조물을 형성하기 위해 금속 층, 금속 시드 층 및 제2 규소 층의 노출된 부분을 에칭하는 단계로서, 상기 에칭이 단일의 에칭 공정을 통해 금속 층, 금속 시드 층 및 제2 규소 층 에칭을 포함함; 및
    마스크를 제거하는 단계를 포함하는 방법.
  39. 제38항에 있어서, 금속 층 에칭은 금속 박막 에칭을 포함하는 방법.
  40. 제39항에 있어서, 금속 박막 에칭은 알루미늄 박막 에칭을 포함하는 방법.
  41. 제38항에 있어서, 에칭은 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 또는 수산화나트륨을 사용한 에칭을 포함하는 방법.
  42. 제38항에 있어서, 에칭은 중량 퍼센트가 2%를 초과하는 수산화칼륨을 갖는 에칭제를 사용한 에칭을 포함하는 방법.
  43. 제438항에 있어서, 에칭은 대략 섭씨 40-80도 온도 범위에서의 에칭을 포함하는 방법.
  44. 제38항에 있어서, 금속 시드 층 형성은 알루미늄계 금속 시드 층 배치를 포함하는 방법.
  45. 제38항에 있어서, 상기 제1 및 제2 규소 층들은 비정질 규소 층들로서 형성되고, 상기 방법은
    제1 및 제2 다결정 규소 층들을 각각 형성하도록 제1 및 제2 규소 층들을 어닐링하는 단계를 추가로 포함하는 방법.
  46. 제38 항에 있어서, 상기 제2 규소 층 위로 비정질 규소를 형성하는 단계를 추가로 포함하는 방법.
  47. 제38항에 있어서, 상기 제2 규소 층 위로 질화규소를 형성하는 단계를 추가로 포함하는 방법.
  48. 제38항의 방법에 따라 제조된 태양 전지.
  49. 태양 전지의 교번하는 N형 및 P형 이미터 영역들을 제조하는 방법으로서,
    기판의 배면 표면 상에 형성되는 제1 얇은 유전체 층 상에 제1 전도형의 제1 규소 층을 형성하는 단계;
    제1 규소 층 상에 절연 층을 형성하는 단계;
    절연 캡을 상부에 갖는 제1 전도형의 제1 규소 영역들을 형성하기 위해 절연 층 및 제1 규소 층을 패턴화하는 단계로서, 상기 패턴화는 제1 규소 영역의 외부 및 측면부 노출을 포함함;
    기판의 배면 표면 상에 제2 얇은 유전체 층을 형성하는 단계;
    제1 실리콘 영역의 노출된 외부 및 측면부 상에 제3 얇은 유전체 층을 형성하는 단계;
    제3 얇은 유전체 층 상에, 제2 얇은 유전체 층 상에, 그리고 제1 규소 영역들의 절연 캡 상에, 제2 상이한 전도형의 제2 규소 층을 형성하는 단계;
    제2 규소 층의 영역들에 접촉 개구들을 형성하고 제1 규소 영역들의 부분들을 노출시키기 위해 제2 규소 층 및 절연 캡을 패턴화하는 단계;
    제1 규소 영역 및 제2 규소 층 위로 금속 시드 층을 형성하는 단계;
    금속 시드 층 위로 마스크를 형성하는 단계;
    금속 시드 층의 노출된 부분 상에 금속 층을 도금하는 단계;
    마스크를 제거하는 단계;
    제1 에칭제를 사용하여 금속 시드 층을 에칭하는 단계; 및
    제2 전도형의 격리된 제2 규소 영역을 형성하고 제1 규소 영역 및 격리된 제2 규소 영역에 대한 전도성 접촉 구조물을 형성하기 위해 금속 시드 층 측면부 에칭을 억제하는 산화제를 포함하는 제2 에칭제를 사용하여 제2 규소 층을 에칭하는 단계를 포함하는 방법.
  50. 제49항에 있어서, 제1 또는 제2 에칭제는 수산화칼륨, 수산화테트라메틸암모늄, 수산화암모늄 또는 수산화나트륨인 방법.
  51. 제49항에 있어서, 제1 또는 제2 에칭제는 중량 퍼센트가 2%를 초과하는 수산화칼륨을 갖는 방법.
  52. 제49항에 있어서, 제1 또는 제2 에칭제를 사용하는 에칭은 섭씨 40-80도 온도 범위에서의 에칭을 포함하는 방법.
  53. 제49항에 있어서, 제1 및 제2 에칭제가 동일한 에칭제인 방법.
  54. 제49항에 있어서, 산화제는 과산화수소 또는 과산화이황산암모늄인 방법.
  55. 제49항의 방법에 따라 제조된 태양 전지.
KR1020187031813A 2016-04-01 2017-03-31 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션 KR102401087B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/089,382 US9502601B1 (en) 2016-04-01 2016-04-01 Metallization of solar cells with differentiated P-type and N-type region architectures
US15/089,382 2016-04-01
PCT/US2017/025574 WO2017173385A1 (en) 2016-04-01 2017-03-31 Metallization of solar cells with differentiated p-type and n-type region architectures

Publications (2)

Publication Number Publication Date
KR20180123169A true KR20180123169A (ko) 2018-11-14
KR102401087B1 KR102401087B1 (ko) 2022-05-24

Family

ID=57287805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031813A KR102401087B1 (ko) 2016-04-01 2017-03-31 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션

Country Status (5)

Country Link
US (3) US9502601B1 (ko)
KR (1) KR102401087B1 (ko)
CN (1) CN109417101B (ko)
DE (1) DE112017001687T5 (ko)
WO (1) WO2017173385A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
WO2018236885A1 (en) * 2017-06-20 2018-12-27 Natcore Technology, Inc. SYSTEM AND METHODS FOR FORMING SINGLE-CONTACT BACK-EMITTING SOLAR CELLS WITH SELECTIVE CONTACTS OF CARRIERS
WO2019053957A1 (ja) * 2017-09-13 2019-03-21 株式会社カネカ 太陽電池、太陽電池の製造方法、および太陽電池モジュール
US20190207040A1 (en) * 2017-12-29 2019-07-04 Sunpower Corporation Chemical polishing of solar cell surfaces and the resulting structures
WO2020069458A1 (en) * 2018-09-28 2020-04-02 Sunpower Corporation Solar cells having hybrid architectures including differentiated p-type and n-type regions
US11735678B2 (en) 2019-03-29 2023-08-22 Maxeon Solar Pte. Ltd. Solar cells having hybrid architectures including differentiated p-type and n-type regions with offset contacts
JPWO2021230227A1 (ko) * 2020-05-13 2021-11-18
WO2022123431A1 (en) * 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
CN115050856A (zh) * 2022-06-23 2022-09-13 苏州迈为科技股份有限公司 异质结太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193350A (ja) * 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
JP2013531371A (ja) * 2010-06-03 2013-08-01 サニーバ，インコーポレイテッド 拡散とイオン注入とのハイブリッドプロセスによって形成される選択エミッタ太陽電池
KR20140106701A (ko) * 2011-12-21 2014-09-03 선파워 코포레이션 하이브리드 폴리실리콘 이종접합 배면 접점 전지
US20160043267A1 (en) * 2013-12-20 2016-02-11 Seung Bum Rim Solar cell emitter region fabrication with differentiated p-type and n-type region architectures

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718888B2 (en) 2005-12-30 2010-05-18 Sunpower Corporation Solar cell having polymer heterojunction contacts
US7737357B2 (en) 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
EP2100336A4 (en) 2006-12-22 2013-04-10 Applied Materials Inc INTERCONNECTION TECHNOLOGIES FOR REAR CONTACT SOLAR CELLS AND MODULES
KR20100136542A (ko) * 2008-04-09 2010-12-28 어플라이드 머티어리얼스, 인코포레이티드 폴리실리콘 에미터 태양전지용의 단순화된 후면 접촉부
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
EP2541617B1 (en) 2010-02-26 2017-03-22 Panasonic Intellectual Property Management Co., Ltd. Solar cell and method for manufacturing solar cell
KR101661768B1 (ko) 2010-09-03 2016-09-30 엘지전자 주식회사 태양전지 및 이의 제조 방법
US8962424B2 (en) * 2011-03-03 2015-02-24 Palo Alto Research Center Incorporated N-type silicon solar cell with contact/protection structures
WO2012132615A1 (ja) 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
WO2012132854A1 (ja) 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
WO2012132995A1 (ja) 2011-03-25 2012-10-04 三洋電機株式会社 光電変換素子の製造方法
GB2491209B (en) * 2011-05-27 2013-08-21 Renewable Energy Corp Asa Solar cell and method for producing same
WO2012169319A1 (ja) 2011-06-06 2012-12-13 三洋電機株式会社 太陽電池の製造方法
US20140318611A1 (en) * 2011-08-09 2014-10-30 Solexel, Inc. Multi-level solar cell metallization
US8679889B2 (en) * 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8597970B2 (en) * 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
WO2013133006A1 (ja) * 2012-03-08 2013-09-12 三洋電機株式会社 太陽電池の製造方法
KR101889775B1 (ko) 2012-09-27 2018-08-20 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10014425B2 (en) * 2012-09-28 2018-07-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation
KR101622089B1 (ko) * 2013-07-05 2016-05-18 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102098100B1 (ko) 2013-09-17 2020-04-08 엘지이노텍 주식회사 태양전지 및 이의 제조 방법
WO2015040780A1 (ja) 2013-09-19 2015-03-26 パナソニックＩｐマネジメント株式会社 太陽電池および太陽電池モジュール
WO2015045242A1 (ja) 2013-09-25 2015-04-02 パナソニックＩｐマネジメント株式会社 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
KR20150035295A (ko) 2013-09-27 2015-04-06 엘지이노텍 주식회사 태양전지
KR101622090B1 (ko) * 2013-11-08 2016-05-18 엘지전자 주식회사 태양 전지
JP6350858B2 (ja) * 2014-05-26 2018-07-04 パナソニックＩｐマネジメント株式会社 太陽電池の製造方法及び太陽電池
KR101622091B1 (ko) 2014-08-20 2016-05-18 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9837576B2 (en) * 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
JP6337352B2 (ja) 2014-09-25 2018-06-06 パナソニックＩｐマネジメント株式会社 太陽電池
KR20160052270A (ko) 2014-11-04 2016-05-12 엘지전자 주식회사 태양 전지
US9722104B2 (en) 2014-11-28 2017-08-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR20160064692A (ko) 2014-11-28 2016-06-08 엘지전자 주식회사 태양 전지 및 그 제조 방법
US11355657B2 (en) 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
CN108140680B (zh) * 2015-12-07 2020-08-28 株式会社钟化 光电转换装置及其制造方法
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193350A (ja) * 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
JP2013531371A (ja) * 2010-06-03 2013-08-01 サニーバ，インコーポレイテッド 拡散とイオン注入とのハイブリッドプロセスによって形成される選択エミッタ太陽電池
KR20140106701A (ko) * 2011-12-21 2014-09-03 선파워 코포레이션 하이브리드 폴리실리콘 이종접합 배면 접점 전지
US20160043267A1 (en) * 2013-12-20 2016-02-11 Seung Bum Rim Solar cell emitter region fabrication with differentiated p-type and n-type region architectures

Also Published As

Publication number Publication date
KR102401087B1 (ko) 2022-05-24
US11437530B2 (en) 2022-09-06
CN109417101B (zh) 2022-05-03
US20190267499A1 (en) 2019-08-29
US9502601B1 (en) 2016-11-22
US20170288074A1 (en) 2017-10-05
DE112017001687T5 (de) 2018-12-20
CN109417101A (zh) 2019-03-01
WO2017173385A1 (en) 2017-10-05
US10224442B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
KR102401087B1 (ko) 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션
US11502208B2 (en) Solar cell emitter region fabrication with differentiated P-type and N-type region architectures
KR20170048515A (ko) 개선된 전면 접점 이종접합 공정
CN109716535B (zh) 用于在太阳能电池上图案化特征的三层半导体堆叠
TW201705504A (zh) 具有差異化p型及n型架構並整合多用途之鈍化層與接觸層之太陽能電池射極區的製造
US12009441B2 (en) Solar cells with differentiated p-type and n-type region architectures
US11195964B2 (en) Voltage breakdown device for solar cells
KR20190082152A (ko) 태양 전지 표면의 화학적 폴리싱 및 생성된 구조체
US20190207041A1 (en) Solar cells having differentiated p-type and n-type architectures fabricated using an etch paste
KR20190082109A (ko) 태양 전지의 다결정 실리콘 피처를 위한 전도성 접촉자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant