KR20180123122A - Semiconductor package and semiconductor device using same - Google Patents

Semiconductor package and semiconductor device using same Download PDF

Info

Publication number
KR20180123122A
KR20180123122A KR1020187029979A KR20187029979A KR20180123122A KR 20180123122 A KR20180123122 A KR 20180123122A KR 1020187029979 A KR1020187029979 A KR 1020187029979A KR 20187029979 A KR20187029979 A KR 20187029979A KR 20180123122 A KR20180123122 A KR 20180123122A
Authority
KR
South Korea
Prior art keywords
base
ground
terminal
wiring board
signal terminal
Prior art date
Application number
KR1020187029979A
Other languages
Korean (ko)
Other versions
KR102164911B1 (en
Inventor
타카유키 시라사키
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20180123122A publication Critical patent/KR20180123122A/en
Application granted granted Critical
Publication of KR102164911B1 publication Critical patent/KR102164911B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Geometry (AREA)
  • Light Receiving Elements (AREA)

Abstract

반도체 패키지는 기체와, 신호 단자와, 배선 기판과, 접지 단자를 구비하고 있다. 기체는 두께 방향으로 관통하는 관통 구멍을 갖는다. 신호 단자는 관통 구멍에 설치되어 있다. 배선 기판은 기체의 하면과의 사이인 상면에 접지 도체층과, 하면에 접지 도체층과 겹치도록 신호 단자와 접속된 선로 도체가 설치되어 있다. 접지 단자는 배선 기판을 관통하여 접지 도체층과 접속되어 있다. 접지 단자는 기체의 외측 가장자리와 겹치는 위치로부터 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다.The semiconductor package includes a base, a signal terminal, a wiring board, and a ground terminal. The base has through holes penetrating in the thickness direction. The signal terminal is provided in the through hole. The wiring board is provided with a ground conductor layer on the upper surface between the lower surface of the base and the line conductor connected to the signal terminal so as to overlap with the ground conductor layer. The ground terminal is connected to the ground conductor layer through the wiring board. The ground terminal is disposed at a distance of less than one quarter of the wavelength of the high frequency signal transmitted through the line conductor from a position overlapping the outer edge of the base.

Description

반도체 패키지 및 그것을 사용한 반도체 장치Semiconductor package and semiconductor device using same

본 발명은 광 통신 분야 등에 사용되는 반도체 소자 등을 수납하기 위한 반도체 패키지 및 그것을 사용한 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package for accommodating semiconductor elements and the like used in optical communication fields and the like, and a semiconductor device using the same.

최근 광 통신 장치를 사용하여 광 신호를 수발신하는 반도체 장치 등의 고속화가 주목되어 있다. 이러한 반도체 장치는 보다 고출력화시켜서 고속화시키는 것이 요구되어 있다.Recently, attention has been paid to the speeding up of semiconductor devices and the like which transmit and receive optical signals by using optical communication devices. Such a semiconductor device is required to have higher output and higher speed.

반도체 장치는 반도체 패키지와, LD(Laser Diode: 레이저 다이오드)나 PD(Photo Diode: 포토 다이오드) 등의 반도체 소자로 구성된다(일본 특허공개 2011-119634호 공보를 참조).A semiconductor device is composed of a semiconductor package and semiconductor elements such as LD (Laser Diode) and PD (Photo Diode) (see Japanese Patent Application Laid-Open No. 11-119634).

일본 특허공개 2011-119634호 공보에 개시된 기술에서는 반도체 패키지에 있어서 관통 구멍을 갖는 기체와, 관통 구멍에 고정된 신호 단자와, 신호 단자와 접속된 신호 선로 도체를 갖는 배선 기판과, 기체와 접합된 접지 단자를 구비하고 있다. 신호 단자와 접지 단자는 평면 투시에 있어서, 기체의 중심 부근에 설치되어 있다. 그러나 특허문헌 1의 기술에서는 신호 단자와 접지 단자가 기체의 중심에 있음으로써 고주파 신호가 신호 단자와 접지 단자를 통해 전송될 때에 기체와 접지 단자 사이에 발생하는 전위차에 의해 기체와 접지 단자 사이에서 공진 현상이 발생하는 경우가 있었다. 그때에는 반도체 패키지의 주파수 특성이 열화되는 경우가 있었다.Japanese Unexamined Patent Publication No. 2011-119634 discloses a semiconductor package in which a wiring board having a substrate having a through hole, a signal terminal fixed to the through hole, and a signal line conductor connected to the signal terminal, And a ground terminal. The signal terminal and the ground terminal are provided in the vicinity of the center of the gas in the planar perspective. However, in the technique of Patent Document 1, since the signal terminal and the ground terminal are located at the center of the gas, when a high-frequency signal is transmitted through the signal terminal and the ground terminal, resonance occurs between the gas and the ground terminal due to the potential difference generated between the gas and the ground terminal There has been a case where a phenomenon occurs. At that time, the frequency characteristics of the semiconductor package deteriorated.

본 발명의 실시형태에 의한 반도체 패키지는 기체와, 신호 단자와, 배선 기판과, 접지 단자를 구비하고 있다. 기체는 두께 방향으로 관통하는 관통 구멍을 갖는다. 신호 단자는 관통 구멍에 설치되어 있다. 배선 기판은 기체의 하면과의 사이인 상면에 접지 도체층과, 하면에 접지 도체층과 겹치도록 신호 단자와 접속된 선로 도체가 설치되어 있다. 접지 단자는 배선 기판을 관통하여 접지 도체층과 접속되어 있다. 접지 단자는 기체의 외측 가장자리와 겹치는 위치로부터 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다.A semiconductor package according to an embodiment of the present invention includes a substrate, a signal terminal, a wiring substrate, and a ground terminal. The base has through holes penetrating in the thickness direction. The signal terminal is provided in the through hole. The wiring board is provided with a ground conductor layer on the upper surface between the lower surface of the base and the line conductor connected to the signal terminal so as to overlap with the ground conductor layer. The ground terminal is connected to the ground conductor layer through the wiring board. The ground terminal is disposed at a distance of less than one quarter of the wavelength of the high frequency signal transmitted through the line conductor from a position overlapping the outer edge of the base.

본 발명의 실시형태에 의한 반도체 장치는 상기 각 구성의 본 발명의 실시형태에 의한 반도체 패키지와, 상기 반도체 패키지 내에 실장된 반도체 소자와, 상기 반도체 패키지의 상기 기체에 접합된 덮개체를 구비하고 있다.A semiconductor device according to an embodiment of the present invention includes a semiconductor package according to an embodiment of the present invention having the above-described structure, a semiconductor element mounted in the semiconductor package, and a lid member bonded to the base body of the semiconductor package .

도 1은 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이며, 도 1(a)는 상면으로부터의 사시도이며, 도 1(b)는 하면으로부터의 사시도이다.
도 2는 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이며, 도 2(a)는 상면으로부터의 사시도이며, 도 2(b)는 하면으로부터의 사시도이다.
도 3은 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 배선 기판의 평면도이며, 도 3(a)는 배선 기판의 상면의 평면도, 도 3(b)는 배선 기판의 하면의 평면도이다.
도 4는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 상면 투시도이다.
도 5는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지의 하면 투시도이다.
도 6은 본 발명의 다른 실시형태에 의한 반도체 패키지를 나타내는 사시도이다.
도 7은 본 발명의 일실시형태에 의한 반도체 패키지를 나타내는 사시도이다.
도 8은 본 발명의 다른 실시형태에 의한 반도체 장치를 나타내는 사시도이다.FIG. 1 is a perspective view showing a semiconductor package according to an embodiment of the present invention. FIG. 1 (a) is a perspective view from an upper surface, and FIG. 1 (b) is a perspective view from a lower surface.
Fig. 2 is a perspective view showing a semiconductor package according to an embodiment of the present invention. Fig. 2 (a) is a perspective view from a top surface, and Fig. 2 (b) is a perspective view from a bottom surface.
Fig. 3 is a plan view of the wiring board of the semiconductor package according to the embodiment of the present invention shown in Fig. 1, Fig. 3 (a) is a plan view of the upper surface of the wiring board, and Fig. 3 .
4 is a top perspective view of a semiconductor package according to an embodiment of the present invention shown in Fig.
5 is a bottom perspective view of a semiconductor package according to an embodiment of the present invention shown in Fig.
6 is a perspective view showing a semiconductor package according to another embodiment of the present invention.
7 is a perspective view showing a semiconductor package according to an embodiment of the present invention.
8 is a perspective view showing a semiconductor device according to another embodiment of the present invention.

본 발명의 반도체 패키지 및 반도체 장치에 대해서 도면을 참조하면서 설명한다.A semiconductor package and a semiconductor device of the present invention will be described with reference to the drawings.

<반도체 패키지의 구성><Configuration of Semiconductor Package>

도 1은 본 발명의 일실시형태에 의한 반도체 패키지(1)의 사시도이며, 도 1(a)는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 상면측을 나타낸 사시도이다. 또한, 도 1(b)는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 하면측을 나타낸 사시도이다. 또한, 도 2는 도 1에 나타낸 본 발명의 일실시형태에 의한 반도체 패키지(1)에 있어서, 땜납 등으로 각 단자를 고정했을 경우의 사시도이며, 도 2(a)는 상면측을 나타낸 사시도이며, 도 2(b)는 하면측을 나타낸 사시도이다. 또한, 도 3은 배선 기판(4)의 평면도이며, 도 3(a)가 상면의 평면도, 도 3(b)가 하면의 평면도이다. 이들의 도면에 있어서, 본 발명의 일실시형태에 의한 반도체 패키지(1)는 기체(2)와, 신호 단자(3)와, 배선 기판(4)과, 접지 단자(5)를 구비하고 있다.FIG. 1 is a perspective view of a semiconductor package 1 according to an embodiment of the present invention. FIG. 1 (a) is a perspective view showing a top surface side of a semiconductor package 1 according to an embodiment of the present invention. 1 (b) is a perspective view showing a bottom surface side of the semiconductor package 1 according to the embodiment of the present invention. 2 is a perspective view of a semiconductor package 1 according to an embodiment of the present invention shown in Fig. 1, in which terminals are fixed by solder or the like. Fig. 2 (a) is a perspective view showing the upper surface side And Fig. 2 (b) is a perspective view showing the lower side. 3 is a plan view of the wiring board 4. Fig. 3 (a) is a plan view of the upper surface, and Fig. 3 (b) is a plan view of the lower surface. In these figures, the semiconductor package 1 according to the embodiment of the present invention includes a base 2, a signal terminal 3, a wiring board 4, and a ground terminal 5.

기체(2)는 도 1에 나타내는 바와 같이 두께 방향으로 관통하는 관통 구멍(21)을 갖고 있다. 기체(2)는, 예를 들면 열전도성이 좋은 금속 등으로 이루어진다. 기체(2)는 반도체 장치가 작동할 때에 반도체 소자로부터 발생하는 열을 반도체 패키지(1)의 외부에 방산할 수 있다. 기체(2)는 실장되는 반도체 소자나 기체(2)와 접속되는 내부 배선 기판(9)의 열팽창 계수에 가까운 것이다.As shown in Fig. 1, the base 2 has a through hole 21 penetrating in the thickness direction. The base body 2 is made of, for example, a metal having good thermal conductivity. The base 2 can dissipate the heat generated from the semiconductor element to the outside of the semiconductor package 1 when the semiconductor device operates. The base 2 is close to the thermal expansion coefficient of the semiconductor element to be mounted or the internal wiring board 9 connected to the base body 2. [

기체(2)는, 예를 들면 Fe-Ni-Co 합금이나 Fe-Mn 합금 등의 철계의 합금이나 순철 등의 금속으로 이루어진다. 보다 구체적으로는 Fe 99.6질량%-Mn 0.4질량%계의 SPC(Steel Plate Cold)재가 있다.The base body 2 is made of an iron-based alloy such as Fe-Ni-Co alloy or Fe-Mn alloy, or a metal such as pure iron. More specifically, there is an SPC (Steel Plate Cold) material of Fe 99.6 mass% -Mn 0.4 mass% system.

기체(2)의 형상은, 예를 들면 평면으로부터 볼 때에 있어서 원형상, 반원형상, 직사각형상 등이다. 기체(2)는, 예를 들면 두께가 0.5㎜~2㎜인 평판상이며, 직경이 3㎜~10㎜인 원형상, 반경이 1.5㎜~8㎜인 원주의 일부를 잘라 낸 반원형상, 1변이 3㎜~15㎜인 직사각형상 등이다. 기체(2)의 두께는 같지 않아도 좋고, 예를 들면 기체(2)의 외측의 두께를 두껍게 하면 반도체 장치를 수납하는 하우징체 등의 방열체가 되는 것을 밀착시키기 쉬워지므로 반도체 소자 등으로부터 발생한 열을 기체(2)를 통해 외부로 보다 방출하기 쉬워진다.The shape of the substrate 2 is, for example, circular, semicircular, rectangular or the like when viewed from the plane. The base 2 is, for example, a flat plate having a thickness of 0.5 mm to 2 mm, a circular shape having a diameter of 3 mm to 10 mm, a semicircular shape having a part of a circumference having a radius of 1.5 mm to 8 mm cut out, And a rectangular shape with a side length of 3 mm to 15 mm. For example, if the thickness of the substrate 2 outside the substrate 2 is made thick, it becomes easy to closely contact the substrate 2 to be a heat dissipating member such as a housing for housing the semiconductor device. Therefore, (2).

기체(2)의 두께가 0.5㎜ 이상일 경우에는 반도체 소자를 보호하기 위한 덮개체를 기체(2)의 상면에 접합할 때에 접합 온도 등의 접합 조건에 의해 기체(2)가 구부러지는 등의 변형이 어려워진다. 또한, 기체(2)의 두께가 2㎜ 이하일 경우에는 반도체 패키지(1) 및 반도체 장치가 대형화되는 것을 억제할 수 있다. 즉, 반도체 패키지(1) 및 반도체 장치의 소형화를 도모할 수 있다.When the thickness of the base body 2 is 0.5 mm or more, when the cover body for protecting the semiconductor element is bonded to the upper surface of the base body 2, deformation such as bending of the base body 2 by bonding conditions such as bonding temperature It gets harder. Further, when the thickness of the substrate 2 is 2 mm or less, it is possible to suppress the semiconductor package 1 and the semiconductor device from being enlarged. That is, miniaturization of the semiconductor package 1 and the semiconductor device can be achieved.

또한, 기체(2)의 표면에는 내식성이 우수하고, 내부 배선 기판(9) 또는 덮개체를 접합하여 고정하기 위한 납재와의 젖음성이 우수한 두께가 0.5㎛~9㎛인 Ni층과 두께가 0.5㎛~5㎛인 Au층을 도금법에 의해 순차 피착(被着)시켜 두는 것이 좋다. 이에 따라 기체(2)가 산화 부식하는 것을 유효하게 방지할 수 있음과 아울러, 내부 배선 기판(9) 또는 덮개체를 기체(2)에 양호하게 접합할 수 있다.The surface of the substrate 2 is provided with a Ni layer having a thickness of 0.5 탆 to 9 탆 and excellent in wettability with a brazing material for excellent adhesion to and fixing the internal wiring substrate 9 or the cover, It is preferable that the Au layer having a thickness of 5 to 5 탆 is sequentially deposited by a plating method. As a result, oxidation and corrosion of the base body 2 can be effectively prevented, and the internal wiring board 9 or the cover body can be satisfactorily bonded to the base body 2.

기체(2)의 제 1 관통 구멍(21)에는 신호 단자(3)가 후술하는 절연성의 밀봉재(22)를 통해 설치되어 있다. 신호 단자(3)는, 예를 들면 한쪽의 단부(32)는 기체(2)의 하면으로부터 후술하는 배선 기판(4)의 선로 도체(42)와 겹치는 위치에 설치된 제 2 관통 구멍(43)을 통해 배선 기판(4)의 하면으로부터 돌출시키고, 다른 쪽의 단부(31)는 기체(2)의 상면으로부터 1㎜~20㎜ 정도 돌출시켜서 고정된다. 예를 들면, 도 1에 나타내는 바와 같이 신호 단자(3)의 다른 쪽의 단부(31)와 내부 배선 기판(9)에 설치된 신호 선로(91)는 도전성의 접합재에 의해 전기적으로 접속되고, 반도체 소자(7)는 도전성의 접착재를 통해 신호 선로(91)에 전기적으로 접속됨과 아울러, 신호 단자(3)의 한쪽의 단부(32)는 배선 기판(4)에 설치된 선로 도체(42)를 통해 외부 전기 회로에 전기적으로 접속됨으로써 신호 단자(3)는 반도체 소자(7)와 외부 전기 회로 사이에서 고주파 신호를 입출력할 수 있는 기능을 한다.A signal terminal 3 is provided in the first through hole 21 of the base body 2 through an insulating sealing material 22 to be described later. One end portion 32 of the signal terminal 3 is provided with a second through hole 43 provided at a position overlapping with the line conductor 42 of the wiring board 4 to be described later from the lower surface of the base 2 And the other end 31 is fixed by being protruded from the upper surface of the base 2 by about 1 mm to 20 mm. 1, the other end portion 31 of the signal terminal 3 and the signal line 91 provided on the internal wiring board 9 are electrically connected by a conductive bonding material, One end portion 32 of the signal terminal 3 is electrically connected to the signal line 91 via the line conductor 42 provided on the wiring board 4. The other end portion 32 of the signal terminal 3 is electrically connected to the signal line 91 through the conductive adhesive, The signal terminal 3 functions to input and output a high frequency signal between the semiconductor element 7 and the external electric circuit.

신호 단자(3)는, 예를 들면 Fe-Ni-Co 합금, Fe-Mn 합금, SUS 및 SPC재로 이루어져 있다. 신호 단자(3)는 이러한 재료로 이루어짐으로써 기체(2) 및 고정 부재(23)와의 열팽창 계수 차에 따라 발생하는 열응력을 억제할 수 있음과 아울러, 장기간에 걸쳐 고주파 신호를 양호하게 전송시킬 수 있다. 또한, 신호 단자(3)는, 예를 들면 직경 0.2㎜~2㎜이다.The signal terminal 3 is made of, for example, an Fe-Ni-Co alloy, an Fe-Mn alloy, SUS and an SPC material. Since the signal terminal 3 is made of such a material, it is possible to suppress the thermal stress caused by the difference in thermal expansion coefficient between the base body 2 and the fixing member 23, and to transmit the high frequency signal well over a long period of time have. The signal terminal 3 is, for example, 0.2 mm to 2 mm in diameter.

또한, 기체(2)와 신호 단자(3) 사이에 기체(2)와 신호 단자(3) 사이의 절연성을 확보함과 아울러, 신호 단자(3)를 기체(2)의 관통 구멍(21) 내에 고정하는 밀봉재(22)가 설치되어 있다. 밀봉재(22)는 유리나 세라믹스 등의 절연성의 무기 재료로 이루어진다. 이러한 밀봉재(22)는, 예를 들면 붕규산 유리, 소다 유리 등의 유리 및 이들 유리에 밀봉재의 열팽창 계수나 비유전율을 조정하기 위한 세라믹 필러를 첨가한 것을 들 수 있고, 임피던스 매칭을 위해 그 비유전율을 적당히 선택한다. 비유전율을 저하시키는 필러로서는 산화리튬 등을 들 수 있다.The insulation between the base 2 and the signal terminal 3 is ensured between the base 2 and the signal terminal 3 and the insulation between the base 2 and the signal terminal 3 is maintained between the base 2 and the signal terminal 3, And a sealing member 22 for fixing is provided. The sealing material 22 is made of an insulating inorganic material such as glass or ceramics. Examples of such a sealing material 22 include glass such as borosilicate glass and soda glass and a ceramic filler added to the glass for adjusting the thermal expansion coefficient and relative dielectric constant of the sealing material. In order to match the impedance, As appropriate. As the filler for lowering the relative dielectric constant, lithium oxide and the like can be mentioned.

예를 들면, 밀봉재(22)에 비유전율이 6.8인 것을 사용하면, 제 1 관통 구멍(21)의 직경은 신호 단자(3)의 외경이 0.25㎜일 경우에는 0.75㎜로 함으로써 특성 임피던스를 25Ω로 할 수 있다. 또한, 밀봉재에 비유전율이 5인 것을 사용하면, 신호 단자(3)의 외경이 0.25㎜일 경우에는 관통 구멍(21)의 직경을 0.64㎜로 함으로써 특성 임피던스를 25Ω로, 관통 구멍(21)의 직경을 1.62㎜로 함으로써 특성 임피던스를 50Ω로 할 수 있다.For example, if the sealing material 22 has a relative dielectric constant of 6.8, the diameter of the first through hole 21 should be 0.75 mm when the outer diameter of the signal terminal 3 is 0.25 mm so that the characteristic impedance is 25? can do. When the outer diameter of the signal terminal 3 is 0.25 mm, the diameter of the through hole 21 is set to 0.64 mm, and the characteristic impedance is set to 25 OMEGA. By setting the diameter to 1.62 mm, the characteristic impedance can be made 50?.

신호 단자(3)의 강도를 확보하면서 보다 높은 특성 임피던스에서의 매칭을 행하면서 소형으로 하기 위해서는 신호 단자(3)의 직경은, 예를 들면 0.15㎜~0.25㎜이다. 신호 단자(3)의 직경이 0.15㎜ 이상이면 반도체 패키지(1)를 실장할 경우의 취급에서 신호 단자(3)가 구부러지기 어려워진다. 또한, 직경이 0.25㎜ 이하이면 임피던스 정합시켰다고 해도 소형화시킬 수 있다.The diameter of the signal terminal 3 is, for example, 0.15 mm to 0.25 mm in order to make the signal terminal 3 compact while achieving the matching with a higher characteristic impedance while ensuring the strength of the signal terminal 3. When the diameter of the signal terminal 3 is 0.15 mm or more, the signal terminal 3 is less likely to be bent in handling when the semiconductor package 1 is mounted. If the diameter is 0.25 mm or less, the impedance can be reduced even if the impedance is matched.

기체(2)의 하면에 배선 기판(4)이 설치되어 있다. 배선 기판(4)은, 예를 들면 산화알루미늄(알루미나: Al2O3)질 소결체 및 질화알루미늄(AlN)질 소결체 등의 세라믹스 절연 재료 또는 폴리이미드 등으로 이루어지는 절연성과 유연성을 가진 베이스 필름에 동박 등의 도전성 금속을 접합하여 전기 회로를 형성한 플렉시블 기판 등으로 이루어진다. 평면으로부터 볼 때에 있어서, 예를 들면 일단은 기체(2)의 외형과 겹치도록 반원형상으로 형성되고, 타단은 직사각형상으로 형성되어 외부 전기 회로에 접속된다. 또한, 배선 기판(4)은 일단으로부터 타단까지의 길이가 5㎜×50㎜, 일단으로부터 타단의 방향과 직교하는 폭 방향의 길이는 3㎜×10㎜이며, 두께는 0.1㎜~1㎜이다. 또한, 배선 기판(4)은 상면, 즉 기체(2)의 하면과의 사이에 접지 도체층(41)이 설치되고, 하면에는 선로 도체(42)가 형성되어 있다.A wiring board (4) is provided on the lower surface of the base (2). The wiring board 4 is made of a ceramic insulating material such as an aluminum oxide (alumina: Al 2 O 3 ) sintered body and an aluminum nitride (AlN) sintered body or an insulating and flexible base film made of polyimide, Or the like, to form an electric circuit, and the like. For example, one end is formed in a semicircular shape so as to overlap with the outer shape of the base body 2, and the other end is formed in a rectangular shape and connected to an external electric circuit. The length of the wiring board 4 from one end to the other end is 5 mm x 50 mm, and the length in the width direction orthogonal to the direction from the one end to the other end is 3 mm x 10 mm, and the thickness is 0.1 mm to 1 mm. The ground conductor layer 41 is provided on the upper surface of the wiring board 4, that is, between the lower surface of the base body 2 and the line conductor 42 is formed on the lower surface.

배선 기판(4)은 그 두께가 신호 단자(3)의 외면과 관통 구멍(21)의 내면 사이의 거리와 같은 정도이다. 상세하게는 배선 기판(4)의 유전체인 절연 기판의 두께가 신호 단자(3)의 외면과 관통 구멍(21)의 내면 사이의 거리, 즉 신호 단자(3)와 관통 구멍(21) 사이에 있는 유전체인 밀봉재(22)의 두께와 같은 정도이다. 배선 기판(4)의 두께가 밀봉재(22)의 두께의 ±20%이면 상기한 바와 같이 동축 구조로부터 마이크로 스트립 구조로의 변환 도중에 있어서의 전파 모드가 안정되어 전자파가 방사되는 것을 억제할 수 있다.The wiring board 4 has a thickness equal to the distance between the outer surface of the signal terminal 3 and the inner surface of the through hole 21. [ The thickness of the insulating substrate which is the dielectric of the wiring board 4 is the distance between the outer surface of the signal terminal 3 and the inner surface of the through hole 21, that is, between the signal terminal 3 and the through hole 21 Which is the same as the thickness of the sealing material 22 which is a dielectric. When the thickness of the wiring board 4 is ± 20% of the thickness of the sealing material 22, the propagation mode during the conversion from the coaxial structure to the microstrip structure is stable and the radiation of electromagnetic waves can be suppressed.

배선 기판(4)의 상면에는 접지 도체층(41)이 설치되어 있다. 접지 도체층(41)은, 예를 들면 금, 은, 니켈, 및 구리 등으로 이루어진다. 접지 도체층(41)은, 예를 들면 폭이 0.05㎜~1㎜이며, 두께는 0.01㎜~0.5㎜이다. 또한, 길이는 5㎜~50㎜이다. 접지 도체층(41)은 그라운드의 역할을 하고 있으며, 기준 전위로 할 수 있다.On the upper surface of the wiring board 4, a ground conductor layer 41 is provided. The ground conductor layer 41 is made of, for example, gold, silver, nickel, copper, or the like. The ground conductor layer 41 is, for example, 0.05 mm to 1 mm in width and 0.01 mm to 0.5 mm in thickness. The length is 5 mm to 50 mm. The ground conductor layer 41 serves as a ground, and can be a reference potential.

선로 도체(42)는 배선 기판(4)의 하면에 접지 도체층(41)과 겹치도록 설치되어 있다. 이것에 의해 마이크로 스트립 구조로 함으로써 고주파 신호의 전송을 원활하게 행할 수 있다. 또한, 선로 도체(42)는, 예를 들면 외부 전기 회로로부터 반도체 소자에 신호 단자(3)를 통해 고주파 신호를 입력할 수 있다. 또한, 접지 도체층(41)은 평면으로부터 볼 때에 있어서, 선로 도체(42)와 겹치는 위치에 접지 도체층(41)을 설치하지 않는 비형성 영역(41a)이 형성된다. 이에 따라 본 실시형태의 반도체 패키지(1)는 선로 도체(42)와 접지 도체층(41)의 정전 용량을 저감할 수 있고, 선로 도체(42)에 있어서의 특성 임피던스의 저하를 개선할 수 있다.The line conductor 42 is provided on the lower surface of the wiring board 4 so as to overlap the ground conductor layer 41. As a result, the microstrip structure can smoothly transmit the high-frequency signal. Further, the line conductor 42 can input a high-frequency signal from the external electric circuit to the semiconductor element through the signal terminal 3, for example. The ground conductor layer 41 has a non-formation area 41a in which the ground conductor layer 41 is not provided at a position overlapping with the line conductor 42 when viewed from the plane. The semiconductor package 1 of the present embodiment can reduce the electrostatic capacitance between the line conductor 42 and the ground conductor layer 41 and can improve the characteristic impedance of the line conductor 42 .

또한, 선로 도체(42)는 신호 단자(3)나 외부 전기 회로와의 접속 형태에 의해 그 접속이 상이하기 때문에 그것에 따라 형성되는 것이다. 또한, 선로 도체(42)와 외부 전기 회로는, 예를 들면 땜납에 의해 접속되지만, 이 신호 단자(3)와 외부 전기 회로의 거리를 짧게 함으로써 신호의 전송 손실을 적게 하기 위해서 선로 도체(42)를 굴곡진 형상으로 하여 외부 전기 회로와의 접속 위치가 가능한 한 가까워지도록 해도 좋다.The line conductors 42 are formed in accordance with the connection between the signal terminals 3 and the external electric circuit because of their different connections. The line conductor 42 is connected to the external electric circuit by, for example, solder. However, in order to reduce the signal transmission loss by shortening the distance between the signal terminal 3 and the external electric circuit, So that the connection position with the external electric circuit may be as close as possible.

또한, 선로 도체(42)를 굴곡시킬 경우에는, 예를 들면 굴곡 각도가 90°보다 커지도록 단계적으로 굴곡시키거나 굴곡부의 각의 부분을 둥글게 하면, 굴곡부에서의 반사에 의한 고주파의 손실을 적게 할 수 있으므로 좋다. 단계적으로 굴곡시킬 경우에는 굴곡 각도를 120° 이상으로 하면 손실이 보다 적어진다. 또한, 선로 도체(42)는 굴곡부의 외측만을 단계적으로 굴곡시키거나 해도 좋지만, 굴곡부의 내측도 마찬가지로 단계적으로 굴곡시키거나 둥글게 하거나 해도 좋다.When the line conductor 42 is bent, for example, by bending stepwise such that the bending angle is larger than 90 degrees or rounding the angular portion of the bending portion, loss of high frequency due to reflection at the bending portion is reduced It is good because it can. If the bending angle is set to 120 ° or more when the bending is performed stepwise, the loss becomes smaller. In addition, the line conductor 42 may bend only the outer side of the bent portion stepwise, but the inner side of the bent portion may also be bent stepwise or rounded.

반도체 패키지(1)는 배선 기판(4)을 관통해서 접지 도체층(41)과 접속된 접지 단자(5)를 갖고 있다. 접지 단자(5)는, 예를 들면 Fe-Ni-Co 합금, Fe-Mn 합금, SUS 및 SPC재 등으로 이루어진다. 접지 단자(5)는, 예를 들면 직경 0.2㎜~1㎜이며, 길이는 1㎜~5㎜이다. 접지 단자(5)는 배선 기판(4)에 형성되는 제 4 관통 구멍(44)에 삽입 통과됨과 아울러, 접지 도체층(41)과 땜납 등의 도전성의 접합재(24)에 의해 접속되어 있으며, 그라운드의 역할을 한다. 이 때문에 접지 단자(5)는 기준 전위로 할 수 있다. 또한, 배선 기판(4)은 하면의 제 4 관통 구멍(44)의 주위에 땜납 등의 접합재(24)를 통한 접지 단자(5)와의 접합 강도를 향상시키기 위해 접속 도체층(45)이 설치된다.The semiconductor package 1 has a ground terminal 5 penetrating the wiring board 4 and connected to the ground conductor layer 41. The ground terminal 5 is made of, for example, an Fe-Ni-Co alloy, an Fe-Mn alloy, SUS, SPC or the like. The ground terminal 5 is, for example, 0.2 mm to 1 mm in diameter and 1 mm to 5 mm in length. The ground terminal 5 is inserted into the fourth through hole 44 formed in the wiring board 4 and is connected to the ground conductor layer 41 by a conductive bonding material 24 such as solder, . Therefore, the ground terminal 5 can be set to the reference potential. A connecting conductor layer 45 is provided around the fourth through-hole 44 of the lower surface of the wiring board 4 in order to improve the bonding strength with the ground terminal 5 via the bonding material 24 such as solder .

도 4 및 도 5는 본 발명의 일실시형태에 의한 반도체 패키지(1)의 평면 투시도이다. 도 4는 상면 투시도이며, 도 5는 하면 투시도를 나타내고 있다.4 and 5 are plan and perspective views of a semiconductor package 1 according to an embodiment of the present invention. Fig. 4 is a top perspective view, and Fig. 5 is a bottom perspective view.

도 4 및 도 5에 나타내는 바와 같이 접지 단자(5)는 기체(2)의 외측 가장자리와 겹치는 위치로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 접지 단자(5)와 기체(2)의 외측 가장자리의 거리는 도 4의 L1이다. L1은, 예를 들면 0.7㎜~7㎜이다. L1이 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 기체(2)와 접지 단자(5)의 공진을 억제할 수 있다. 공진은 파장의 4분의 1의 정수배에서 일어나는 현상이다. 이 때문에 고주파의 신호의 전송 등에 있어서 공진이 일어나면, 전송 손실이 커진다. 이때 평면으로부터 볼 때에 있어서 접지 단자(5)와 기체(2)의 외측 가장자리의 거리가 파장의 4분의 1 미만의 거리에 설치되어 있으면 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.4 and 5, the ground terminal 5 is provided at a distance of less than 1/4 of the wavelength of a high-frequency signal transmitted through the line conductor 42 from a position overlapping the outer edge of the base 2 . The distance between the ground terminal 5 and the outer edge of the base 2 is L1 in Fig. L1 is, for example, 0.7 mm to 7 mm. The resonance of the base 2 and the ground terminal 5 occurring at a quarter of the wavelength can be suppressed because L1 is less than 1/4 of the wavelength of the transmitted high frequency signal. Resonance is a phenomenon occurring at an integer multiple of a quarter of a wavelength. Therefore, if resonance occurs in transmission of a high frequency signal or the like, the transmission loss becomes large. At this time, when the distance between the ground terminal 5 and the outer edge of the base body 2 is set at a distance of less than one quarter of the wavelength, the resonance does not occur and the transmission loss can be suppressed. That is, a high-frequency signal can be transmitted under good conditions.

공진은 파가 전파되는 거리와 파장의 관계에 의존한다. 이 파가 전파되는 거리는 기체(2)와 접지 단자(5)의 거리, 접지 도체층(41)과 접지 단자(5)의 거리, 및 신호 단자(3)와 접지 단자(5)의 거리이다. 이들 거리에 관해서 파장의 4분의 1의 정수배의 거리에서 공진이 일어나고, 파장의 4분의 1의 정수배로부터 벗어난 거리에서는 공진은 일어나지 않는다. 즉, 기체(2)와 접지 단자(5)의 거리, 접지 도체층(41)과 접지 단자(5)의 거리, 및 신호 단자(3)와 접지 단자(5)의 거리가 파장의 4분의 1의 정수배로부터 벗어나 있으면 공진은 일어나지 않는다. 단, 파장의 4분의 1의 거리가 포함되어 있으면, 그 위치에서 공진이 일어나기 때문에 파장의 4분의 1 미만의 거리이면 공진이 일어나지 않도록 할 수 있다. 즉, 상술한 바와 같이 기체(2)와 접지 단자(5)의 거리(L1), 후술하는 접지 도체층(41)과 접지 단자(5)의 거리(L2) 및 신호 단자(3)와 접지 단자(5)의 거리(L3)를 파장의 4분의 1 미만의 거리로 함으로써 공진이 일어나지 않도록 할 수 있다.Resonance depends on the relationship between the distance and the wavelength at which the wave propagates. The distance over which the waves propagate is the distance between the base 2 and the ground terminal 5, the distance between the ground conductor layer 41 and the ground terminal 5, and the distance between the signal terminal 3 and the ground terminal 5. With respect to these distances, resonance occurs at an integer multiple of a quarter of the wavelength, and resonance does not occur at a distance apart from an integral multiple of a quarter of the wavelength. That is, the distance between the base 2 and the ground terminal 5, the distance between the ground conductor layer 41 and the ground terminal 5, and the distance between the signal terminal 3 and the ground terminal 5 Resonance does not occur if it deviates from an integer multiple of 1. However, if a distance of a quarter of the wavelength is included, resonance occurs at the position, so that resonance can be prevented from occurring if the distance is less than one quarter of the wavelength. As described above, the distance L1 between the base 2 and the ground terminal 5, the distance L2 between the ground conductor layer 41 and the ground terminal 5 to be described later, and the distance L2 between the signal terminal 3 and the ground terminal 5, It is possible to prevent the resonance from occurring by setting the distance L3 of the resonator 5 to be less than one quarter of the wavelength.

이때, 예를 들면 20㎓의 신호가 전송되는 것이면 18㎓~22㎓는 20㎓의 신호로 간주한다. 또한, 40㎓의 경우에는 36㎓~44㎓는 40㎓의 신호로 간주한다. 규격값의 신호의 주파수의 전후 10%까지는 그 규격값의 신호로 간주할 수 있다.At this time, for example, if a signal of 20 GHz is transmitted, 18 GHz to 22 GHz is regarded as a signal of 20 GHz. In the case of 40 GHz, 36 GHz to 44 GHz is regarded as a signal of 40 GHz. Up to 10% of the frequency of the signal of the standard value can be regarded as the signal of the standard value.

도 4 및 도 5에 나타내는 바와 같이 접지 도체층(41)은 평면 투시에 있어서, 기체(2)와 겹치는 위치에 설치되어 있다. 기체(2)와 겹치는 위치에 설치되어 있는 접지 도체층(41)은 접지 단자(5)로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 접지 도체층(41)과 접지 단자(5)의 거리는 도 4의 L2이다. L2는, 예를 들면 0.7㎜~7㎜이다. L2가 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 접지 도체층(41)과 접지 단자(5)의 공진을 억제할 수 있다. 이때 상술한 바와 같이 접지 도체층(41)과 접지 단자(5) 사이에 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.As shown in Fig. 4 and Fig. 5, the ground conductor layer 41 is provided at a position overlapping with the base body 2 in a plan view. The ground conductor layer 41 provided at a position overlapping the base body 2 is disposed at a distance of less than one quarter of the wavelength of the high frequency signal transmitted from the ground terminal 5 to the line conductor 42. The distance between the ground conductor layer 41 and the ground terminal 5 is L2 in Fig. L2 is, for example, 0.7 mm to 7 mm. The resonance of the ground conductor layer 41 and the ground terminal 5, which occurs at a quarter of the wavelength, can be suppressed, because L2 is less than 1/4 of the wavelength of the transmitted high-frequency signal. At this time, since resonance does not occur between the ground conductor layer 41 and the ground terminal 5 as described above, transmission loss can be suppressed. That is, a high-frequency signal can be transmitted under good conditions.

또한, 동일하게 도 4 및 도 5에 나타내는 바와 같이 신호 단자(3)는 평면 투시에 있어서, 접지 단자(5)로부터 선로 도체(42)를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있다. 신호 단자(3)와 접지 단자(5)의 거리는 도 4의 L3이다. L3은, 예를 들면 0.7㎜~7㎜이다. L3이 전송되는 고주파 신호의 파장의 4분의 1 미만인 것에 의해 파장의 4분의 1에서 일어나는 신호 단자(3)와 접지 단자(5) 사이의 공진을 억제할 수 있다. 이때 상술한 바와 같이 신호 단자(3)와 접지 단자(5) 사이에 공진이 일어나지 않기 때문에 전송 손실을 억제할 수 있다. 즉, 고주파의 신호를 양호한 조건에서 전송할 수 있다.Similarly, as shown in Figs. 4 and 5, the signal terminal 3 has a distance of less than 1/4 of the wavelength of the high-frequency signal transmitted from the ground terminal 5 to the line conductor 42, Respectively. The distance between the signal terminal 3 and the ground terminal 5 is L3 in Fig. L3 is, for example, 0.7 mm to 7 mm. It is possible to suppress the resonance between the signal terminal 3 and the ground terminal 5 that occurs at a quarter of the wavelength because L3 is less than one quarter of the wavelength of the transmitted high frequency signal. At this time, since resonance does not occur between the signal terminal 3 and the ground terminal 5 as described above, transmission loss can be suppressed. That is, a high-frequency signal can be transmitted under good conditions.

도 6은 본 발명의 다른 실시형태에 의한 반도체 패키지(1)이다. 도 6은 본 발명의 일실시형태에 의한 반도체 패키지(1)에 추가하여 기체(2)와 배선 기판(4) 사이에 배선 기판(4)을 보강하기 위한 기판(6)이 설치되어 있는 점이 본 발명의 일실시형태에 의한 반도체 패키지(1)와 상이하다.6 is a semiconductor package 1 according to another embodiment of the present invention. 6 is a sectional view of a semiconductor package 1 according to an embodiment of the present invention in which a substrate 6 for reinforcing the wiring board 4 is provided between the base body 2 and the wiring board 4 And is different from the semiconductor package 1 according to the embodiment of the invention.

도 6에 나타내는 바와 같이 기판(6)은 기체(2)와 배선 기판(4) 사이에 설치된다. 기판(6)은 배선 기판(4)이 플렉시블 기판 등일 경우에 보강을 위해 설치된다. 기판(6)은, 예를 들면 평면으로부터 볼 때에 있어서, 직사각형상, 원형상, 및 반원형상 등이다. 크기는 3㎜×3㎜~10㎜×10㎜이다. 두께는 0.5㎜~3㎜이다. 기판(6)은, 예를 들면 세라믹 기판, 수지 기판, 및 유리 기판 등으로 이루어진다.As shown in Fig. 6, the substrate 6 is provided between the substrate 2 and the wiring substrate 4. As shown in Fig. The substrate 6 is provided for reinforcement when the wiring substrate 4 is a flexible substrate or the like. The substrate 6 is, for example, a rectangular shape, a circular shape, a semicircular shape, or the like when viewed from a plane. The size is 3 mm x 3 mm to 10 mm x 10 mm. The thickness is 0.5 mm to 3 mm. The substrate 6 is made of, for example, a ceramic substrate, a resin substrate, a glass substrate, or the like.

반도체 패키지(1)는 기체(2)와 배선 기판(4) 사이에 기판(6)을 구비하고 있음으로써 배선 기판(4)이 플렉시블 기판 등의 경우이어도 반도체 패키지(1)의 강도를 유지할 수 있다. 즉, 외부로부터 힘이 가해져도 반도체 패키지(1)의 내부, 특히 반도체 소자 등의 접속, 각 단자로의 부하를 억제할 수 있다.The semiconductor package 1 includes the substrate 6 between the substrate 2 and the wiring board 4 so that the strength of the semiconductor package 1 can be maintained even when the wiring board 4 is a flexible substrate or the like . That is, even if a force is externally applied, it is possible to reduce the load on the inside of the semiconductor package 1, in particular, the connection of semiconductor elements and the like, and the load on each terminal.

<반도체 패키지의 제조 방법><Manufacturing Method of Semiconductor Package>

기체(2)는 Fe-Mn 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공 등의 주지의 금속 가공 방법을 실시함으로써 소정 형상으로 제작되고, 제 1 관통 구멍(21)은 드릴 가공이나 금형에 의한 펀칭 가공에 의해 형성된다. 또한, 기체(2)의 탑재면(1b)은 절삭 가공이나 프레스 가공함으로써 형성할 수 있다.When the base body 2 is made of an Fe-Mn alloy, the ingot is formed into a predetermined shape by a known metal working method such as rolling or punching. The first through hole 21 is drilled Or punching with a die. The mounting surface 1b of the substrate 2 can be formed by cutting or pressing.

신호 단자(3)는 Fe-Ni-Co 합금이나 Fe-Ni 합금 등의 금속으로 이루어지고, 예를 들면 신호 단자(3)가 Fe-Ni-Co 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공, 절삭 가공 등의 금속 가공 방법을 실시함으로써 길이가 1.5㎜~22㎜이며, 직경이 0.1㎜~1㎜인 선상으로 제작된다.The signal terminal 3 is made of a metal such as Fe-Ni-Co alloy or Fe-Ni alloy. When the signal terminal 3 is made of Fe-Ni-Co alloy, for example, A length of 1.5 mm to 22 mm, and a diameter of 0.1 mm to 1 mm by machining, punching, or cutting.

신호 단자(3)를 제 1 관통 구멍(21)에 충전된 밀봉재(22)를 관통하여 고정하기 위해서는, 예를 들면 밀봉재가 유리로 이루어지는 경우에는 우선 분체 프레스법이나 압출 성형법을 사용하여 유리 분말을 성형한다. 이어서, 내경을 신호 단자(3)의 외경에 맞추고, 외경을 제 1 관통 구멍(21)의 형상에 맞춘 통형상의 성형체를 제작한다. 이 밀봉재(22)의 성형체의 구멍에 신호 단자(3)를 삽입 통과해서 성형체를 몰드에 삽입하고, 소정 온도로 가열해서 유리를 용융시킨 후 냉각해서 고화시킨다. 고화시킴으로써 신호 단자(3)가 고정된 소정 형상의 밀봉재를 형성해 둔다. 이에 따라 밀봉재(22)에 의해 관통 구멍(21)이 기밀하게 밀봉됨과 아울러, 밀봉재(22)에 의해 신호 단자(3)가 기체(2)와 절연되어서 고정되어 동축 선로가 형성된다. 미리 관통 구멍(21)의 형상에 맞춘 밀봉재만을 형성해 두고, 이것을 관통 구멍(21)에 삽입함과 아울러, 신호 단자(3)도 밀봉재(22)의 구멍에 삽입 통과하고, 밀봉재(22)와 제 1 관통 구멍(21)의 내면 및 신호 단자(3)의 외면의 접합을 동시에 행해도 좋다.In order to fix the signal terminal 3 through the sealing material 22 filled in the first through hole 21, for example, in the case where the sealing material is made of glass, the glass powder is firstly extruded through a powder press method or an extrusion molding method . Then, the inner diameter is adjusted to the outer diameter of the signal terminal 3, and the outer diameter is adjusted to the shape of the first through hole 21 to form a cylindrical molded body. The signal terminal 3 is inserted into the hole of the molding material of the sealing material 22 to insert the molding into the mold, and the glass is melted by heating to a predetermined temperature, and then cooled and solidified. A sealing material of a predetermined shape in which the signal terminals 3 are fixed is formed by solidification. The through hole 21 is hermetically sealed by the sealing material 22 and the signal terminal 3 is insulated and fixed from the base 2 by the sealing material 22 to form a coaxial line. Only the sealing material matching the shape of the through hole 21 is formed in advance and the signal terminal 3 is inserted into the hole of the sealing material 22 while the signal terminal 3 is inserted into the through hole 21, The inner surface of the first through hole 21 and the outer surface of the signal terminal 3 may be joined at the same time.

신호 단자(3)는 Fe-Ni-Co 합금이나 Fe-Ni 합금 등의 금속으로 이루어지고, 예를 들면 신호 단자(3)가 Fe-Ni-Co 합금으로 이루어지는 경우에는 이 잉곳(괴)에 압연 가공이나 펀칭 가공, 절삭 가공 등의 금속 가공 방법을 실시함으로써 길이가 1.5㎜~22㎜이며, 직경이 0.1㎜~1㎜인 선상으로 제작된다.The signal terminal 3 is made of a metal such as Fe-Ni-Co alloy or Fe-Ni alloy. When the signal terminal 3 is made of Fe-Ni-Co alloy, for example, A length of 1.5 mm to 22 mm, and a diameter of 0.1 mm to 1 mm by machining, punching, or cutting.

기체(2)에는 접지 단자(5)가 접합된다. 접지 단자(5)는 신호 단자(3)와 마찬가지로 해서 제작되어 기체(2)의 하면에 납재 등을 사용하여 접합된다. 위치 결정의 용이성과 접합 강도의 향상을 위해 미리 기체(2)의 하면에 구멍을 형성해 두고, 그 구멍에 접지 단자(5)를 삽입해서 접합해도 좋다. 이렇게 해서 기체(2)에 접지 단자(5)를 접합함으로써 접속 단자(3)를 외부 전기 회로에 접속했을 때에는 기체(2)가 접지 도체로서도 기능한다.A ground terminal (5) is bonded to the base (2). The ground terminal 5 is fabricated in the same manner as the signal terminal 3 and is bonded to the lower surface of the base 2 by using a brazing material or the like. Holes may be formed in advance on the lower surface of the substrate 2 in order to improve the ease of positioning and the bonding strength, and the ground terminals 5 may be inserted into the holes. When the connection terminal 3 is connected to the external electric circuit by connecting the ground terminal 5 to the base 2 in this manner, the base 2 also functions as a ground conductor.

배선 기판(4)은, 예를 들면 플렉시블 배선 기판일 경우에는 폴리이미드 등으로 이루어지는 절연성을 가진 얇고 부드러운 베이스 필름의 상하면에 동박 등의 도전성 금속을 접합하여 도전성 금속을 소정 형상으로 에칭 가공함으로써 소망의 형상으로 이루어지는 접지 도체층(41) 및 선로 도체(42)가 설치된 배선 기판(4)이 제작된다.In the case of a flexible wiring board, for example, in the case of a flexible wiring board, the wiring board 4 is formed by bonding a conductive metal such as a copper foil to the upper and lower surfaces of a thin and smooth base film having insulating properties, such as polyimide, And the wiring board 4 on which the ground conductor layer 41 and the line conductor 42 are formed is produced.

이렇게 해서 제작한 배선 기판(4)을 기체(2)의 하면에 땜납을 통해 접합하고, 신호 단자(3)의 선단과 선로 도체(42)를 납재로 접속함으로써 본 발명의 실시형태에 의한 반도체 패키지(1)가 된다.The wiring board 4 manufactured in this way is bonded to the lower surface of the base 2 by soldering and the tip of the signal terminal 3 and the line conductor 42 are connected by a brazing material, (1).

<반도체 장치의 구조><Structure of Semiconductor Device>

도 7은 본 발명의 일실시형태에 의한 반도체 장치(10)의 사시도를 나타내고 있다. 도 7에 있어서, 본 발명의 일실시형태에 의한 반도체 장치(10)는 본 발명의 실시형태에 의한 반도체 패키지(1)와, 기체(2)에 실장된 반도체 소자(7)와, 기체(2)에 접합된 덮개체(8)를 구비하고 있다.7 shows a perspective view of a semiconductor device 10 according to an embodiment of the present invention. 7, a semiconductor device 10 according to an embodiment of the present invention includes a semiconductor package 1 according to an embodiment of the present invention, a semiconductor element 7 mounted on the base body 2, And a cover body 8 joined to the cover body 8.

반도체 소자(7)로서는 LD(레이저 다이오드)나 PD(포토 다이오드) 등의 광반도체 소자, 반도체 집적 회로 소자를 포함하는 반도체 소자, 수정 진동자나 탄성 표면파 소자 등의 압전 소자, 압력 센서 소자, 용량 소자, 저항기 등을 들 수 있다. 이들 반도체 소자는 기체(2)에 실장된다.Examples of the semiconductor element 7 include a semiconductor element such as an optical semiconductor element such as an LD (laser diode) and a PD (photodiode), a semiconductor element including a semiconductor integrated circuit element, a piezoelectric element such as a quartz oscillator or a surface acoustic wave element, , Resistors, and the like. These semiconductor elements are mounted on the base body 2.

반도체 소자(7)의 기체(2)로의 실장은 납재나 도전성 수지 등의 도전성의 접합재에 의해 고정함으로써 행하면 좋다. 예를 들면, 배선 기판(4)을 기체(2)와 접합한 후에 반도체 소자(7)를 기체(2)에 실장하는 경우에는 배선 기판(4)의 고정에는 금-주석(Au-Sn) 합금이나 금-게르마늄(Au-Ge) 합금의 납재를 접합재로서 사용하고, 반도체 소자(7)의 고정에는 이들보다 융점이 낮은 주석-은(Sn-Ag) 합금이나 주석-은-구리(Sn-Ag-Cu) 합금의 납재나, 융점보다 낮은 온도에서 경화 가능한 Ag 에폭시 등의 수지제의 접착제를 접합재로서 사용하면 좋다.The semiconductor element 7 may be mounted on the base 2 by fixing it with a conductive bonding material such as a brazing filler metal or a conductive resin. For example, when the semiconductor element 7 is mounted on the base body 2 after the wiring board 4 is bonded to the base body 2, a gold-tin (Au-Sn) alloy (Sn-Ag) alloy or tin-silver-copper (Sn-Ag) alloy having a melting point lower than that of these alloys is used for the bonding of the semiconductor element 7, Cu) alloy, or a resin adhesive such as Ag epoxy which can be cured at a temperature lower than the melting point may be used as the bonding material.

또한, 반도체 소자(7)를 기체(2)에 실장한 후에 배선 기판(4)을 기체(2)에 실장해도 좋고, 그 경우에는 상기와는 반대로 배선 기판(4)을 기체(2)에 실장할 때에 사용하는 접합재의 융점 쪽을 낮게 하면 좋다. 어느 경우이어도 배선 기판(4)이나 기체(2)에 접합재의 페이스트를 스크린 인쇄법을 사용하여 인쇄하거나, 포토리소그래피법에 의해 접합재층을 형성하거나, 접합재가 되는 저융점 납재의 프리폼을 적재하는 등 하면 좋다.The wiring board 4 may be mounted on the base body 2 after the semiconductor element 7 is mounted on the base body 2. In this case, the wiring board 4 may be mounted on the base body 2, It is preferable to lower the melting point of the bonding material used. In either case, the paste of the bonding material is printed on the wiring board 4 or the base 2 by the screen printing method, the bonding material layer is formed by the photolithography method, the preform of the low melting point brazing material to be the bonding material is loaded It is good.

덮개체(8)는 도 7 및 도 8에 나타내는 바와 같이 기체(2)의 외주 영역을 따른 외형이며, 기체(2)에 실장된 반도체 소자(7)를 덮는 것 같은 공간을 갖는 형상의 것이다. 크기는 상면으로부터 볼 때에 있어서 기체(2)와 동일 크기이다. 또한, 덮개체(8)는 기체(2)보다 작아도 좋다. 반도체 소자(7)와 대향하는 부분에 광을 투과시키는 창으로서 제 3 관통 구멍(81)을 형성한다. 제 3 관통 구멍(81) 대신에 또는 창에 추가하여 광파이버 및 리턴 광 방지용의 광 아이솔레이터를 접합한 것이어도 좋다.7 and 8, the cover body 8 has an outer shape along the outer peripheral region of the base body 2 and has a space having a space that covers the semiconductor element 7 mounted on the base body 2. The size is the same as that of the base body 2 when viewed from the upper surface. Further, the lid body 8 may be smaller than the base body 2. The third through hole 81 is formed as a window through which light is transmitted to the portion facing the semiconductor element 7. Instead of or in addition to the third through hole 81, an optical fiber and an optical isolator for preventing return light may be bonded.

덮개체(8)는 Fe-Ni-Co 합금이나 Fe-Ni 합금, Fe-Mn 합금 등의 금속으로 이루어지고, 이들 판재에 프레스 가공이나 펀칭 가공 등의 주지의 금속 가공 방법을 실시함으로써 제작된다. 덮개체(8)는 기체(2)의 재료와 같은 정도의 열팽창 계수를 갖는 것이 좋고, 기체(2)의 재료와 동일한 것을 사용하는 것이 보다 좋다. 덮개체(8)가 제 3 관통 구멍(81)을 가질 경우에는 반도체 소자(7)와 대향하는 부분에 구멍을 형성한 것에 평판상이나 렌즈상의 유리제의 창 부재를 저융점 유리 등에 의해 접합한다. 덮개체(8)의 기체(2)로의 접합은 심 용접이나 YAG 레이저 용접 등의 용접 또는 Au-Sn 납재 등의 납재에 의한 납땜에 의해 행해진다.The cover body 8 is made of a metal such as an Fe-Ni-Co alloy, an Fe-Ni alloy, or an Fe-Mn alloy, and these plates are produced by a known metal working method such as a pressing process or a punching process. The cover body 8 preferably has the same thermal expansion coefficient as the material of the base body 2 and is preferably the same material as that of the base body 2. When the lid body 8 has the third through hole 81, a flat plate or a window member made of glass on a lens is bonded to a glass plate having a hole facing the semiconductor element 7 with a low melting point glass or the like. Joining of the cover body 8 to the base body 2 is performed by welding such as seam welding or YAG laser welding or brazing by a brazing material such as Au-Sn brazing material.

기체(2)에 반도체 소자(7)를 실장하고, 반도체 소자(7)의 단자와 배선 기판(4)의 선로 도체(42)를 본딩 와이어 등으로 접속함과 아울러, 프레임부의 상면에 덮개체(8)를 접합함으로써 본 발명의 일실시형태에 의한 반도체 장치가 된다. 이 예에서는 반도체 소자(7)는 기체(2)에 직접 실장되어 있지만, 이것은 반도체 소자(7)에서 발생한 열을 금속제의 기체(2)를 통해 외부로 방열하기 때문이다. 반도체 소자(7)의 발열이 클 경우에는 반도체 소자(7)(및 배선 기판(4))와의 사이에 펠티에 소자 등을 탑재하여 반도체 소자(7)를 냉각하도록 해도 좋다.The semiconductor element 7 is mounted on the base 2 and the terminal of the semiconductor element 7 and the line conductor 42 of the wiring board 4 are connected by a bonding wire or the like, 8) are bonded to each other to form a semiconductor device according to an embodiment of the present invention. In this example, the semiconductor element 7 is directly mounted on the base body 2, because heat generated in the semiconductor element 7 is dissipated to the outside through the base body 2 made of metal. When the heat generation of the semiconductor element 7 is large, a Peltier element or the like may be mounted between the semiconductor element 7 (and the wiring board 4) to cool the semiconductor element 7.

또한, 도 8에 나타내는 바와 같이 반도체 장치(10)는 도 6에 나타낸 반도체 패키지(1)와 마찬가지로 보강 부재로서의 기판(6)을 구비하고 있어도 좋다. 반도체 장치(10)는 기판(6)을 구비함으로써 플렉시블 기판 등으로 이루어지는 배선 기판(4)의 강도를 향상시킬 수 있다.8, the semiconductor device 10 may be provided with a substrate 6 as a reinforcing member like the semiconductor package 1 shown in Fig. Since the semiconductor device 10 includes the substrate 6, the strength of the wiring board 4 made of a flexible substrate or the like can be improved.

이상에 설명한 본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경 등이 가능하다. 또한, 청구범위에 속하는 변경 등은 모두 본 발명의 범위 내인 것인다.The present invention described above is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. It is to be understood that all changes, etc. falling within the scope of the claims are within the scope of the present invention.

1: 반도체 패키지 2: 기체
21: 관통 구멍(제 1 관통 구멍) 22: 밀봉재
23: 고정 부재 3: 신호 단자
31: 한쪽의 단부 32: 다른 쪽의 단부
4: 배선 기판 41: 접지 도체층
42: 선로 도체 43: 제 2 관통 구멍
5: 접지 단자 6: 기판
7: 반도체 소자 8: 덮개체
81: 제 3 관통 구멍 9: 내부 배선 기판
91: 신호 선로 10: 반도체 장치1: semiconductor package 2: gas
21: through hole (first through hole) 22: sealing material
23: Fixing member 3: Signal terminal
31: one end 32: the other end
4: wiring board 41: grounding conductor layer
42: line conductor 43: second through hole
5: ground terminal 6: substrate
7: Semiconductor device 8: Cover body
81: third through hole 9: internal wiring substrate
91: Signal line 10: Semiconductor device

Claims (5)

두께 방향으로 관통하는 관통 구멍을 갖는 기체와,
상기 관통 구멍에 설치된 신호 단자와,
상기 기체의 하면과의 사이인 상면에 접지 도체층과, 하면에 상기 접지 도체층과 겹치도록 상기 신호 단자와 접속된 선로 도체가 설치된 배선 기판과,
상기 배선 기판을 관통하여 상기 접지 도체층과 접속된 접지 단자를 구비하고 있으며,
상기 접지 단자는 상기 기체의 외측 가장자리와 겹치는 위치로부터 상기 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있는 것을 특징으로 하는 반도체 패키지.A base body having a through hole penetrating in the thickness direction,
A signal terminal provided in the through hole,
A wiring board on which a ground conductor layer is formed on an upper surface between the upper surface and the lower surface of the base and a line conductor connected to the signal terminal is formed on the lower surface so as to overlap with the ground conductor layer,
And a ground terminal connected to the ground conductor layer through the wiring board,
Wherein the ground terminal is disposed at a distance of less than 1/4 of the wavelength of a high-frequency signal transmitted through the line conductor from a position overlapping the outer edge of the base body. 제 1 항에 있어서,
평면 투시에 있어서, 상기 기체와 겹치는 위치에 설치된 상기 접지 도체층은 상기 접지 단자로부터 상기 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the ground conductor layer provided at a position overlapping with the base is provided at a distance of less than 1/4 of the wavelength of a high-frequency signal transmitted from the ground terminal to the line conductor. 제 1 항 또는 제 2 항에 있어서,
상기 신호 단자는 상기 접지 단자로부터 상기 선로 도체를 전송되는 고주파 신호의 파장의 4분의 1 미만의 거리에 설치되어 있는 것을 특징으로 하는 반도체 패키지.3. The method according to claim 1 or 2,
Wherein the signal terminal is disposed at a distance of less than 1/4 of the wavelength of the high-frequency signal transmitted from the ground terminal to the line conductor. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
평면 투시에 있어서 상기 기체와 상기 배선 기판 사이에 기판을 더 구비하고 있는 것을 특징으로 하는 반도체 패키지.4. The method according to any one of claims 1 to 3,
Further comprising a substrate between the substrate and the wiring substrate in a planar perspective view. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 반도체 패키지와,
상기 반도체 패키지 내에 실장된 반도체 소자와,
상기 반도체 패키지의 상기 기체에 접합된 덮개체를 구비하고 있는 것을 특징으로 하는 반도체 장치.
A semiconductor package according to any one of claims 1 to 4,
A semiconductor element mounted in the semiconductor package,
And a lid body joined to the base of the semiconductor package.
KR1020187029979A 2016-04-26 2017-04-25 Semiconductor package and semiconductor device using the same KR102164911B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016088170 2016-04-26
JPJP-P-2016-088170 2016-04-26
PCT/JP2017/016419 WO2017188269A1 (en) 2016-04-26 2017-04-25 Semiconductor package and semiconductor device using same

Publications (2)

Publication Number Publication Date
KR20180123122A true KR20180123122A (en) 2018-11-14
KR102164911B1 KR102164911B1 (en) 2020-10-13

Family

ID=60160793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029979A KR102164911B1 (en) 2016-04-26 2017-04-25 Semiconductor package and semiconductor device using the same

Country Status (4)

Country Link
JP (1) JP6849670B2 (en)
KR (1) KR102164911B1 (en)
CN (1) CN109075527B (en)
WO (1) WO2017188269A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027136A (en) * 2019-08-02 2021-02-22 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 Optical module
JP7264320B1 (en) * 2022-07-19 2023-04-25 三菱電機株式会社 Semiconductor laser light source device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064817A (en) * 2010-09-16 2012-03-29 Kyocera Corp Package for mounting electronic component and module for communication
CN103702508A (en) * 2012-09-27 2014-04-02 三菱电机株式会社 Flexible printed circuit board and circuit-board connection structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436009B2 (en) * 1996-07-31 2003-08-11 住友電気工業株式会社 Optical semiconductor device
JPH1197846A (en) * 1997-09-16 1999-04-09 Micronics Japan Co Ltd Wiring board and wiring apparatus using the same
JP3990674B2 (en) * 2004-02-10 2007-10-17 日本オプネクスト株式会社 Optical transmitter
JP4091938B2 (en) * 2004-10-21 2008-05-28 日東電工株式会社 Method for manufacturing printed circuit board
JP2007123738A (en) * 2005-10-31 2007-05-17 Sony Corp Optical transmission module, optical transmission/reception module and optical communication apparatus
JP2008211072A (en) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp Optical module
CN101246886B (en) * 2008-03-19 2010-06-02 江苏宏微科技有限公司 Power transistor with MOS structure and production method thereof
JP2010245507A (en) * 2009-01-27 2010-10-28 Kyocera Corp Package for mounting electronic component thereon, and electronic device using the same
CN101587933B (en) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 Wafer level encapsulating structure of a luminous diode and manufacturing method thereof
JP5473583B2 (en) * 2009-12-22 2014-04-16 京セラ株式会社 Electronic component mounting package and electronic device using the same
US8475058B2 (en) * 2010-08-18 2013-07-02 Sumitomo Electric Industries, Ltd. Optical module with ceramic package reducing optical coupling stress
JP5515182B2 (en) * 2011-05-10 2014-06-11 住友電工デバイス・イノベーション株式会社 Optical module
JP2013089727A (en) * 2011-10-17 2013-05-13 Fujikura Ltd Flexible printed circuit board
JP2013197274A (en) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> Optical module
CN204597019U (en) * 2012-06-29 2015-08-26 株式会社村田制作所 Cable is fixed on fixed structure and the cable of circuit board
CN104364897B (en) * 2012-10-29 2017-07-25 京瓷株式会社 Element storage packaging part and assembling structure
KR20140057979A (en) * 2012-11-05 2014-05-14 삼성전자주식회사 Semiconductor package and method of manufacturing the semiconductor package
KR20150075347A (en) * 2013-12-25 2015-07-03 가부시끼가이샤 도시바 Semiconductor package, semiconductor module and semiconductor device
JP6305179B2 (en) * 2014-04-15 2018-04-04 日本オクラロ株式会社 Optical module
JP6317989B2 (en) * 2014-04-24 2018-04-25 新光電気工業株式会社 Wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064817A (en) * 2010-09-16 2012-03-29 Kyocera Corp Package for mounting electronic component and module for communication
CN103702508A (en) * 2012-09-27 2014-04-02 三菱电机株式会社 Flexible printed circuit board and circuit-board connection structure

Also Published As

Publication number Publication date
CN109075527B (en) 2021-06-29
JPWO2017188269A1 (en) 2019-02-28
WO2017188269A1 (en) 2017-11-02
JP6849670B2 (en) 2021-03-24
CN109075527A (en) 2018-12-21
KR102164911B1 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
JP5473583B2 (en) Electronic component mounting package and electronic device using the same
JP5409432B2 (en) Electronic component mounting package and electronic device using the same
JP2016189431A (en) Package for mounting electronic component and electronic component using the same
JP4874298B2 (en) Connection structure between signal terminal and signal line conductor, electronic component mounting package and electronic device
JP2009152520A (en) Connection structure between signal terminal and signal line conductor, electronic component mounting package, and electronic apparatus
CN107534021B (en) Electronic component mounting package and electronic device using same
JP5004824B2 (en) Connection structure between signal terminal and signal line conductor, electronic component mounting package and electronic device
KR102164911B1 (en) Semiconductor package and semiconductor device using the same
US9805995B2 (en) Element-accommodating package and mounting structure
CN113169130B (en) Wiring board, package for mounting electronic component, and electronic device
JP6431441B2 (en) Electronic component mounting package and electronic device using the same
JP5312358B2 (en) Electronic component mounting package and electronic device using the same
JP6408661B2 (en) TO-CAN type package header and semiconductor device
JP5404484B2 (en) Electronic component mounting package and electronic device using the same
JP5519432B2 (en) High frequency package
JP5460089B2 (en) Electronic component mounting package and electronic device using the same
JP2019175939A (en) Package for semiconductor element and semiconductor device
JP6239970B2 (en) TO-CAN type package header and semiconductor device
WO2015029880A1 (en) Package for housing elements and mounting structure
JP2003100922A (en) I/o terminal and package for accommodating semiconductor element
JP2009054750A (en) Package for mounting electronic component, and electronic equipment using the same
JP2004200242A (en) Package for housing semiconductor element
JP2004165507A (en) Package for storing semiconductor element
JP2004152826A (en) Package for housing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant