JP6239970B2 - TO-CAN type package header and semiconductor device - Google Patents

TO-CAN type package header and semiconductor device Download PDF

Info

Publication number
JP6239970B2
JP6239970B2 JP2013266915A JP2013266915A JP6239970B2 JP 6239970 B2 JP6239970 B2 JP 6239970B2 JP 2013266915 A JP2013266915 A JP 2013266915A JP 2013266915 A JP2013266915 A JP 2013266915A JP 6239970 B2 JP6239970 B2 JP 6239970B2
Authority
JP
Japan
Prior art keywords
substrate
lead terminals
insulating member
hole
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013266915A
Other languages
Japanese (ja)
Other versions
JP2015122466A (en
Inventor
谷口 雅彦
雅彦 谷口
白崎 隆行
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013266915A priority Critical patent/JP6239970B2/en
Publication of JP2015122466A publication Critical patent/JP2015122466A/en
Application granted granted Critical
Publication of JP6239970B2 publication Critical patent/JP6239970B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、TO−CAN型パッケージ用ヘッダーおよびそれを用いた半導体装置に関する。   The present invention relates to a TO-CAN type package header and a semiconductor device using the header.

従来の光通信装置に用いられているLD(Laser Diode:レーザーダイオード)やPD(Photo Diode:フォトダイオード)等の半導体素子を収納する半導体装置は、基板に基板を貫通する複数のリード端子を設けたものが知られている(例えば、特許文献1参照)。かかる半導体装置は、いわゆるTO−CAN型の半導体素子収納用パッケージ(略してTO−CAN型パッケージとも呼ばれる)である。   2. Description of the Related Art A semiconductor device that houses semiconductor elements such as LDs (Laser Diodes) and PDs (Photo Diodes) used in conventional optical communication devices is provided with a plurality of lead terminals that penetrate the substrate. Are known (for example, see Patent Document 1). Such a semiconductor device is a so-called TO-CAN type semiconductor element housing package (also referred to as a TO-CAN type package for short).

TO−CAN型パッケージは、基板と基板を貫通する複数のリード端子からなる箇所を、ヘッダーと呼び、ヘッダーに実装する半導体素子を封止する蓋体はキャップと呼ばれている。ここでは、ヘッダーに半導体素子を実装し、半導体素子を封止する蓋体を備えたものを半導体装置と呼ぶ。   In the TO-CAN type package, a portion composed of a substrate and a plurality of lead terminals penetrating the substrate is called a header, and a lid for sealing a semiconductor element mounted on the header is called a cap. Here, a semiconductor device in which a semiconductor element is mounted on a header and a lid for sealing the semiconductor element is referred to as a semiconductor device.

ヘッダーには、一つの貫通孔に複数のリード端子を固定したものが開発されている(例えば、特許文献2参照)。かかる特許文献2に開示された技術は、基板に一つの貫通孔を設け、貫通孔に複数のリード端子を設けることで、ヘッダー自体の大きさを小さくすることができる。   A header in which a plurality of lead terminals are fixed to one through hole has been developed (for example, see Patent Document 2). In the technique disclosed in Patent Document 2, the size of the header itself can be reduced by providing one through hole in the substrate and providing a plurality of lead terminals in the through hole.

特開2004−259962号公報JP 2004-259962 A 特開2011−100785号公報JP 2011-1000078 A

ところで、特許文献2に開示されている技術は、リード端子同士の間の距離も短くなる分、リード端子に高周波の電気信号(以下、高周波信号ともいう)を入出力した場合は、リード端子同士の間で高周波信号によって生じる電磁界分布に起因した電気的な干渉が発生する虞が高まる。その結果、所望する周波数特性を実現することが困難になる虞がある。   By the way, in the technique disclosed in Patent Document 2, when a high-frequency electric signal (hereinafter also referred to as a high-frequency signal) is input / output to / from the lead terminals, the distance between the lead terminals is shortened. There is an increased risk of electrical interference due to the electromagnetic field distribution generated by the high-frequency signal. As a result, it may be difficult to achieve a desired frequency characteristic.

本発明は、上記の課題に鑑みてなされたものであり、所望する周波数特性を実現することが可能なTO−CAN型パッケージ用ヘッダーおよび半導体装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a header for a TO-CAN type package and a semiconductor device capable of realizing a desired frequency characteristic.

本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーは、上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備え備えており、前記第2絶縁部材はガラス材料からなり、前記複数のリード端子のうち、第1リード端子から前記第1リード端子と異なる第2リード端子にかけて設けられており、平面視して、前記第1リード端子と前記第2リード端子の中間部分が下方に窪んでいることを特徴とする。
本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーは、上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備えており、前記第2絶縁部材は、平面視して前記貫通孔の外縁に対応する外縁を有する枠体であることを特徴とする。
A TO-CAN type package header according to an embodiment of the present invention has a top surface and a bottom surface, a substrate in which a through hole is formed from the top surface to the bottom surface, and a rod shape that passes through the through hole, A plurality of lead terminals having one end positioned above the upper surface and the other end positioned below the lower surface are filled in the through-hole so that the plurality of lead terminals do not contact each other. A first insulating member that fixes a plurality of lead terminals to the substrate; and a second insulating member that is provided between the plurality of lead terminals located on the substrate , the second insulating member comprising: The first lead terminal and the second lead, which are made of a glass material and are provided from the first lead terminal to the second lead terminal different from the first lead terminal among the plurality of lead terminals. The intermediate portion of the child, characterized in that recessed downward.
A TO-CAN type package header according to an embodiment of the present invention has a top surface and a bottom surface, a substrate in which a through hole is formed from the top surface to the bottom surface, and a rod shape that passes through the through hole, A plurality of lead terminals having one end positioned above the upper surface and the other end positioned below the lower surface are filled in the through-hole so that the plurality of lead terminals do not contact each other. A first insulating member having a plurality of lead terminals fixed to the substrate; and a second insulating member provided between the plurality of lead terminals located on the substrate, wherein the second insulating member comprises: It is a frame having an outer edge corresponding to the outer edge of the through hole in plan view.

本発明の一実施形態に係る半導体装置は、前記TO−CAN型パッケージ用ヘッダーと、前記基板上に実装した半導体素子と、前記基板上に設けられ、前記半導体素子を封止した蓋体とを備えたことを特徴とする。   A semiconductor device according to an embodiment of the present invention includes the TO-CAN type package header, a semiconductor element mounted on the substrate, and a lid provided on the substrate and encapsulating the semiconductor element. It is characterized by having.

本発明によれば、所望する電気特性を実現することが可能なTO−CAN型パッケージ用ヘッダーおよび半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the header for TO-CAN type | mold packages and semiconductor device which can implement | achieve a desired electrical property can be provided.

本発明の一実施形態に係る半導体装置であって、蓋体が透けた状態の外観斜視図である。It is a semiconductor device concerning one embodiment of the present invention, and is an appearance perspective view in the state where a lid was transparent. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。1 is an external perspective view of a TO-CAN type package header according to an embodiment of the present invention. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーであって、第2絶縁部材が透けた状態の外観斜視図である。It is a TO-CAN type package header according to an embodiment of the present invention, and is an external perspective view in a state where a second insulating member is transparent. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの下面を示した外観斜視図である。It is the external appearance perspective view which showed the lower surface of the header for TO-CAN type packages which concerns on one Embodiment of this invention. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの平面図である。It is a top view of the header for TO-CAN type | mold packages which concerns on one Embodiment of this invention. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの側面図である。It is a side view of the header for TO-CAN type packages concerning one embodiment of the present invention. 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの断面図である。It is sectional drawing of the header for TO-CAN type | mold packages which concerns on one Embodiment of this invention. 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。It is an external appearance perspective view of the header for TO-CAN type packages concerning one modification. 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。It is an external appearance perspective view of the header for TO-CAN type packages concerning one modification. 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。It is an external appearance perspective view of the header for TO-CAN type packages concerning one modification.

以下に添付図面を参照して、本発明にかかる半導体装置、TO−CAN型パッケージ用ヘッダー(以下、単にヘッダーともいう)の実施形態を説明する。なお、本発明は以下の実施形態に限定されない。   Embodiments of a semiconductor device and a TO-CAN type package header (hereinafter also simply referred to as a header) according to the present invention will be described below with reference to the accompanying drawings. In addition, this invention is not limited to the following embodiment.

<半導体装置の構成>
図1は、本実施形態に係る半導体装置の外観斜視図であって、蓋体(以下、単にキャップともいう)を透かして内部を示している。図2は、図1の半導体装置に用いられるヘッダーの外観斜視図である。図3は、図2の第2絶縁部材を透かしたヘッダーの外観斜視図である。図4は、基板の下面を示した下方からの外観斜視図である。図5は、ヘッダーの平面図である。図6は、ヘッダーの側面図である。図7は、図5のX−Xに沿ったヘッダーの断面図である。半導体装置は、例えば、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。具体的には、光通信用の光信号を入出力できる光通信用モジュールに用いられる。
<Configuration of semiconductor device>
FIG. 1 is an external perspective view of the semiconductor device according to the present embodiment, and shows the inside through a lid (hereinafter also simply referred to as a cap). FIG. 2 is an external perspective view of a header used in the semiconductor device of FIG. FIG. 3 is an external perspective view of the header through the second insulating member of FIG. FIG. 4 is an external perspective view from below showing the lower surface of the substrate. FIG. 5 is a plan view of the header. FIG. 6 is a side view of the header. FIG. 7 is a cross-sectional view of the header taken along line XX of FIG. The semiconductor device is used for a high frequency circuit of an electronic device used at a high frequency such as a microwave and a millimeter wave. Specifically, it is used for an optical communication module that can input and output optical signals for optical communication.

半導体装置1は、TO−CAN型パッケージ用ヘッダー(ヘッダー2)と、ヘッダー2に実装した半導体素子3と、半導体素子3を封止した蓋体4とを備えている。半導体素子3は、基板21上に実装されている。また、蓋体4は、半導体素子3を封止するように基板21上に設けられている。なお、半導体素子3は、トランジスタ、ダイオード、あるいは、受光素子や発光素子等の光半導体素子である。   The semiconductor device 1 includes a TO-CAN type package header (header 2), a semiconductor element 3 mounted on the header 2, and a lid 4 in which the semiconductor element 3 is sealed. The semiconductor element 3 is mounted on the substrate 21. The lid 4 is provided on the substrate 21 so as to seal the semiconductor element 3. The semiconductor element 3 is a transistor, a diode, or an optical semiconductor element such as a light receiving element or a light emitting element.

ヘッダー2は、上面および下面を有し、上面から下面にかけて貫通孔Hが形成された基
板21と、貫通孔Hを通って棒状であって、一端が上面よりも上方に位置し、他端が下面よりも下方に位置した、複数のリード端子22と、貫通孔H内に充填され、複数のリード端子22同士が接触しないように、複数のリード端子22を基板21に固定した第1絶縁部材23と、基板21上に位置する複数のリード端子22同士の間に設けた第2絶縁部材24とを備えている。
The header 2 has an upper surface and a lower surface, a substrate 21 in which a through hole H is formed from the upper surface to the lower surface, and a bar shape through the through hole H, with one end positioned above the upper surface and the other end A plurality of lead terminals 22 positioned below the lower surface and a first insulating member that is filled in the through hole H and that fixes the plurality of lead terminals 22 to the substrate 21 so that the lead terminals 22 do not contact each other. 23 and a second insulating member 24 provided between the plurality of lead terminals 22 located on the substrate 21.

基板21は、ステムとも呼ばれる。基板21は、上面の中央部に半導体素子3の基台31を有する。基板21は、搭載された半導体素子3が発生する熱を半導体装置1の外部に放散する機能を有する。基板21は、円板状であって、例えば直径が5mm以上10mm以下に設定されている。基板21の上下方向の厚みは、例えば0.2mm以上2mm以下に設定されている。   The substrate 21 is also called a stem. The substrate 21 has a base 31 for the semiconductor element 3 in the center of the upper surface. The substrate 21 has a function of radiating heat generated by the mounted semiconductor element 3 to the outside of the semiconductor device 1. The board | substrate 21 is disk shape, Comprising: For example, the diameter is set to 5 mm or more and 10 mm or less. The thickness of the substrate 21 in the vertical direction is set to, for example, 0.2 mm or more and 2 mm or less.

基板21は、例えば、鉄または鉄−ニッケル−コバルト合金や鉄−ニッケル合金、鉄−マンガン合金等の金属からなる。基板21は、鉄から成る場合は、このインゴットに圧延加工や冷間圧延加工、打ち抜き加工等の従来周知の金属加工方法を施すことによって所定形状に製作される。なお、基板21の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。   The board | substrate 21 consists of metals, such as iron or an iron-nickel-cobalt alloy, an iron-nickel alloy, an iron-manganese alloy, for example. When the substrate 21 is made of iron, the substrate 21 is manufactured in a predetermined shape by applying a conventionally known metal processing method such as rolling, cold rolling, or punching to the ingot. The thermal conductivity of the substrate 21 is set to, for example, 15 W / (m · K) or more and 450 W / (m · K) or less.

基板21の表面には、厚さが1μm以上10μm以下のニッケル層と、厚さが0.1μm以上1μm以下の金めっき層が形成されている。基板21の表面にニッケル層と金めっき層を形成することで、基板21が酸化腐食するのを防止することができる。また、基板21の表面にニッケル層と金めっき層を形成しておくことで、基台31や各部品を基板21にろう付けしやすくすることができるとともに、接合強度を向上することができる。   On the surface of the substrate 21, a nickel layer having a thickness of 1 μm to 10 μm and a gold plating layer having a thickness of 0.1 μm to 1 μm are formed. By forming the nickel layer and the gold plating layer on the surface of the substrate 21, it is possible to prevent the substrate 21 from being oxidatively corroded. Moreover, by forming the nickel layer and the gold plating layer on the surface of the substrate 21, it is possible to easily braze the base 31 and each component to the substrate 21, and it is possible to improve the bonding strength.

基台31は、半導体素子3が発する熱を基板21へと伝える機能も有している。そのため、基台31の下面が平面とされている。基台31は、矩形状のブロック体である。基台31は、例えば、鉄または鉄−ニッケル−コバルト合金や鉄−ニッケル合金、鉄−マンガン合金等の金属や、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等の絶縁材料からなる。基台31は、基板21と同じ材料で形成する場合は、基板21と一体に形成しても良いし、両者を別体に形成し、両者を接合してもよい。なお、基台31は、基板21の上面に設けられたペルチェ素子上に接合されてもよい。これにより、半導体素子3は、基台31を介してペルチェ素子によって所望の温度に冷却される。   The base 31 also has a function of transmitting heat generated by the semiconductor element 3 to the substrate 21. Therefore, the lower surface of the base 31 is a flat surface. The base 31 is a rectangular block body. The base 31 is made of, for example, iron or a metal such as iron-nickel-cobalt alloy, iron-nickel alloy, iron-manganese alloy, aluminum oxide sintered body, mullite sintered body, silicon carbide sintered body, It is made of an insulating material such as an aluminum nitride sintered body, a silicon nitride sintered body, or a glass ceramic. When the base 31 is formed of the same material as the substrate 21, it may be formed integrally with the substrate 21, or both may be formed separately and joined together. The base 31 may be bonded on a Peltier element provided on the upper surface of the substrate 21. Thereby, the semiconductor element 3 is cooled to a desired temperature by the Peltier element via the base 31.

また、基板21は、基台31と重ならない箇所には上面から下面にかけて貫通孔Hが形成されている。貫通案Hは、例えば、平面視して、長方形と一対の半円を組み合わせて、一対の半円の間に長方形が挟まった形状である。貫通孔Hは、例えば、貫通孔Hの半円部分の半径が0.2mm以上0.5mm以下に設定され、長方形状の辺の長さが0.2mm以上8mm以下に設定されている。なお、貫通孔Hの上下方向の長さは、基板21の厚みに相当する。貫通孔Hは、複数のリード端子22を挿入可能であって、複数のリード端子22同士が接触せず、複数のリード端子22が基板21と接触しなければ、平面視して楕円状や四角形状等に設定されていてもよい。   In addition, the substrate 21 has a through hole H from the upper surface to the lower surface where it does not overlap the base 31. The penetration plan H is, for example, a shape in which a rectangle and a pair of semicircles are combined and the rectangle is sandwiched between a pair of semicircles in plan view. In the through hole H, for example, the radius of the semicircular portion of the through hole H is set to 0.2 mm to 0.5 mm, and the length of the rectangular side is set to 0.2 mm to 8 mm. Note that the length of the through hole H in the vertical direction corresponds to the thickness of the substrate 21. The through-hole H can be inserted with a plurality of lead terminals 22, the plurality of lead terminals 22 do not contact each other, and the plurality of lead terminals 22 do not contact the substrate 21. It may be set to a shape or the like.

基板21に形成された貫通孔Hには、リード端子22が挿通される。リード端子22は、棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置している。リード端子22は、半導体素子3を外部の電子機器と電気的に接続するものである。リード端子22は、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属からなる。リード端子22は、円柱状であって、例えば直径が0.1mm以上1mm以下、上下方向の長さが1.2mm以上24mm以下に設定されている。   The lead terminal 22 is inserted through the through hole H formed in the substrate 21. The lead terminal 22 has a rod shape, and one end is located above the upper surface and the other end is located below the lower surface. The lead terminal 22 is for electrically connecting the semiconductor element 3 to an external electronic device. The lead terminal 22 is made of metal such as iron-nickel-cobalt alloy or iron-nickel alloy, for example. The lead terminal 22 has a columnar shape, and is set to have a diameter of 0.1 mm to 1 mm and a vertical length of 1.2 mm to 24 mm, for example.

リード端子22は、第1絶縁部材23を介して貫通孔Hに挿入した状態で固定される。リード端子22は、基板21の上面より上方に位置する端部が、半導体素子3の電極や基台31の上面に設けられた電気配線とボンディングワイヤを介して電気的に接続される。また、リード端子22は、基板21の下面より下方に位置する端部が、フレキシブルプリント基板等の外部電気回路と電気的に接続される。そして、外部電気回路からリード端子22に入出力信号が伝送される。なお、リード端子22は、基板21の下面よりも下方に位置する端部が貫通孔Hの下端から0.5mm以上22mm以下突出し、基板21の上面よりも上方に位置する端部が貫通孔Hの上端から0.5mm以上5mm以下突出している。   The lead terminal 22 is fixed in a state of being inserted into the through hole H via the first insulating member 23. The end portion of the lead terminal 22 positioned above the upper surface of the substrate 21 is electrically connected to the electrodes of the semiconductor element 3 and the electric wiring provided on the upper surface of the base 31 via bonding wires. Further, the lead terminal 22 is electrically connected to an external electric circuit such as a flexible printed circuit board at an end located below the lower surface of the substrate 21. An input / output signal is transmitted from the external electric circuit to the lead terminal 22. Note that the lead terminal 22 has an end portion located below the lower surface of the substrate 21 protruding from the lower end of the through hole H by 0.5 mm or more and 22 mm or less, and an end portion located above the upper surface of the substrate 21 is the through hole H. It protrudes from 0.5 mm to 5 mm from the upper end.

第1絶縁部材23は、複数のリード端子22を貫通孔Hに挿入させた状態で、複数のリード端子22を基板21に固定するものである。例えば、第1絶縁部材23が低融点ガラスから成る場合には、リード端子22は、治具を用いて貫通孔Hに挿通させた状態で、低融点ガラスからなるリング状の固形の第1絶縁部材23となる前駆体を貫通孔Hに嵌めて、前駆体を熱して溶融させて溶け固めることで、低融点ガラスを介してリード端子22を基板21に固定することができる。第1絶縁部材23は、例えば、低融点ガラス、絶縁性樹脂またはセラミックス等の材料からなり、例えば、第1絶縁部材23が絶縁性樹脂やセラミックスから成る場合には、貫通孔Hと同形状で外形が貫通孔Hより小さい絶縁性樹脂やセラミックスから成る第1絶縁部材23にリード端子22を固定し、半田や樹脂接合材、低融点ガラスを介して第1絶縁部材23を貫通孔Hに接合する。   The first insulating member 23 fixes the plurality of lead terminals 22 to the substrate 21 in a state where the plurality of lead terminals 22 are inserted into the through holes H. For example, when the first insulating member 23 is made of low-melting glass, the lead terminal 22 is inserted into the through hole H using a jig, and the ring-shaped solid first insulation made of low-melting glass is used. The lead terminal 22 can be fixed to the substrate 21 through the low-melting glass by fitting the precursor to be the member 23 into the through hole H and heating the precursor to melt and melt it. The first insulating member 23 is made of, for example, a material such as low-melting glass, insulating resin, or ceramics. For example, when the first insulating member 23 is made of insulating resin or ceramics, the first insulating member 23 has the same shape as the through hole H. The lead terminal 22 is fixed to the first insulating member 23 made of an insulating resin or ceramic whose outer shape is smaller than the through hole H, and the first insulating member 23 is bonded to the through hole H through solder, a resin bonding material, or low melting point glass. To do.

第1絶縁部材23は、貫通孔Hで囲まれる領域において、複数のリード端子22同士の間に介在している。さらに、第1絶縁部材23は、貫通孔Hの内面と複数のリード端子22との間に介在している。そして、第1絶縁部材23は、貫通孔Hに充填されている。第1絶縁部材23の上部は平面であって、基板21の上面の高さ位置と揃っている。第1絶縁部材23の下部は平面であって、基板21の下面の高さ位置と揃っている。また、第1絶縁部材23の上部は、貫通孔Hとリード端子22との間で上側に開口する凹面であってもよく、第1絶縁部材23の下部は、貫通孔Hとリード端子22との間で下側に開口する凹面であってもよい。これにより、第1絶縁部材23は、貫通孔Hとリード端子22との間で生じる、熱膨張係数差に起因した熱応力を緩和することができる。   In the region surrounded by the through hole H, the first insulating member 23 is interposed between the plurality of lead terminals 22. Further, the first insulating member 23 is interposed between the inner surface of the through hole H and the plurality of lead terminals 22. The first insulating member 23 is filled in the through hole H. The upper part of the first insulating member 23 is a flat surface and is aligned with the height position of the upper surface of the substrate 21. The lower part of the first insulating member 23 is a flat surface and is aligned with the height position of the lower surface of the substrate 21. The upper portion of the first insulating member 23 may be a concave surface that opens upward between the through hole H and the lead terminal 22, and the lower portion of the first insulating member 23 is formed with the through hole H and the lead terminal 22. It may be a concave surface that opens downward. Thereby, the first insulating member 23 can relieve the thermal stress caused by the difference in thermal expansion coefficient generated between the through hole H and the lead terminal 22.

第2絶縁部材24は、基板21上に位置する複数のリード端子22同士の間に設けられている。第2絶縁部材24は、複数のリード端子22同士の間の誘電率を上げて、複数のリード端子22同士の周波数特性を改善するものである。第2絶縁部材は、例えば、第1絶縁部材23より融点が低い低融点ガラス、絶縁性樹脂またはセラミックス等の誘電体材料からなる。   The second insulating member 24 is provided between the plurality of lead terminals 22 located on the substrate 21. The second insulating member 24 increases the dielectric constant between the plurality of lead terminals 22 to improve the frequency characteristics between the plurality of lead terminals 22. The second insulating member is made of, for example, a dielectric material such as low-melting glass having a lower melting point than the first insulating member 23, an insulating resin, or ceramics.

また、第2絶縁部材24は、一対のリード端子22のうち、第1リード端子22aから第1リード端子22aと異なる第2リード端子22bにかけて設けられている。第1リード端子22aと第2リード端子22bの中間部分が下方に窪んでいる。例えば、第2絶縁部材24が第1絶縁部材23より融点が低い低融点ガラスから成る場合には、第2絶縁部材24は、第1リード端子22aと第2リード端子22bが挿入される孔が形成された固形状に形成され、第1絶縁部材23を貫通孔Hに形成した後に、新たに、第1リード端子22aおよび第2リード端子22bを孔に挿入し、第2絶縁部材24を第1絶縁部材23上に載置する。そして、第2絶縁部材24を溶融し、第1リード端子22aから第2リード端子22bにかけてだれるように被着させて、固化することで第2絶縁部材24を形成することができる。これにより、第2絶縁部材24は、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、第2絶縁部材24は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。さらに、第2絶縁部材24は、第1リード端子22aと第2リード端子22bの中間部分が下方に窪んでいることにより、第1リード端子22aと第2リード端子22bとの間で生じる、熱膨張係数差に起因した熱応力を緩和することができる。よって、第1リード端子22aおよび第2リード端子22bは、第2絶縁部材24を介して近接して配置することができ、ボンディングワイヤおよび一対のリード端子22を伝送する高周波信号の周波数特性を良好にすることができる。   The second insulating member 24 is provided from the first lead terminal 22a of the pair of lead terminals 22 to the second lead terminal 22b different from the first lead terminal 22a. An intermediate portion between the first lead terminal 22a and the second lead terminal 22b is recessed downward. For example, when the second insulating member 24 is made of low melting point glass having a melting point lower than that of the first insulating member 23, the second insulating member 24 has a hole into which the first lead terminal 22a and the second lead terminal 22b are inserted. After the first insulating member 23 is formed in the through hole H, the first lead terminal 22a and the second lead terminal 22b are newly inserted into the hole, and the second insulating member 24 is inserted into the first hole. 1 Place on the insulating member 23. Then, the second insulating member 24 can be formed by melting the second insulating member 24 and depositing the second insulating member 24 from the first lead terminal 22a to the second lead terminal 22b and solidifying. Thereby, the second insulating member 24 can fix the end portions of the pair of lead terminals 22a and 22b located above the upper surface of the substrate 21 and hold them at a desired position. Therefore, the second insulating member 24 can suppress deformation of the lead terminals 22a and 22b due to external forces such as wire bonding and an external member. Further, the second insulating member 24 is a heat generated between the first lead terminal 22a and the second lead terminal 22b because the intermediate portion between the first lead terminal 22a and the second lead terminal 22b is recessed downward. Thermal stress caused by the difference in expansion coefficient can be relaxed. Therefore, the first lead terminal 22a and the second lead terminal 22b can be arranged close to each other via the second insulating member 24, and the frequency characteristics of the high-frequency signal transmitted through the bonding wire and the pair of lead terminals 22 are good. Can be.

また、第1リード端子22aと第2リード端子22bとの間に第2絶縁部材24を設けることで、第2絶縁部材24に覆われた一対のリード端子22において、一対のリード端子22の間の容量結合を強くすることができる。その結果、半導体素子3から一対のリード端子22におけるインピーダンスの変動を抑制することができることにより、一対のリード端子22に伝送する高周波信号の周波数特性を良好にすることができる。   In addition, by providing the second insulating member 24 between the first lead terminal 22 a and the second lead terminal 22 b, the pair of lead terminals 22 covered by the second insulating member 24 is between the pair of lead terminals 22. The capacitive coupling can be strengthened. As a result, impedance fluctuations in the pair of lead terminals 22 from the semiconductor element 3 can be suppressed, so that the frequency characteristics of the high-frequency signal transmitted to the pair of lead terminals 22 can be improved.

なお、第2絶縁部材24は、第1リード端子22aと第2リード端子22bの中間部分において上方に突出してもよい。これにより、第2絶縁部材24は、一対のリード端子22およびそれぞれに電気的に接続されたボンディングワイヤの間における容量結合をさらに強くすることができる。また、半導体素子3または基台31の上面に設けられた電気配線と一対のリード端子22は、複数のボンディングワイヤにて電気的に接続されてもよい。これにより、ボンディングワイヤ間の容量結合が強くなり、半導体装置1の周波数特性をさらに向上することができる。   Note that the second insulating member 24 may protrude upward at an intermediate portion between the first lead terminal 22a and the second lead terminal 22b. Thereby, the second insulating member 24 can further strengthen the capacitive coupling between the pair of lead terminals 22 and the bonding wires electrically connected to each of them. Moreover, the electrical wiring provided on the upper surface of the semiconductor element 3 or the base 31 and the pair of lead terminals 22 may be electrically connected by a plurality of bonding wires. Thereby, the capacitive coupling between the bonding wires is strengthened, and the frequency characteristics of the semiconductor device 1 can be further improved.

蓋体4は、基板21上に半導体素子3を封止して設けられている。蓋体4は、キャップ形状であって、内部に空間があり、その空間に半導体素子3や基台31が設けられる。また、蓋体4は、抵抗溶接等によって基板21の上面の外周部に接合される。ここで、蓋体4、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。   The lid 4 is provided by sealing the semiconductor element 3 on the substrate 21. The lid 4 has a cap shape and has a space inside, and the semiconductor element 3 and the base 31 are provided in the space. The lid 4 is joined to the outer peripheral portion of the upper surface of the substrate 21 by resistance welding or the like. Here, the lid 4 is made of, for example, a metal such as copper, tungsten, iron, nickel or cobalt, or an alloy containing a plurality of these metals.

本実施形態に係る半導体装置1は、基板21の一つの貫通孔Hに一対のリード端子22a、22bを第1絶縁部材23を介して固定し、一対のリード端子22a、22b同士の間に、第2絶縁部材24を設けることで、一対のリード端子22a、22b同士の間の誘電率を大きくし、例えば、差動信号を一対のリード端子22a、22bに入出力し、半導体素子3を作動させる際の一対のリード端子22a、22bにおける周波数特性を向上することができる。その結果、所望する周波数特性を実現することが可能なTO−CAN型パッケージ用ヘッダー2および半導体装置1を提供することができる。   In the semiconductor device 1 according to this embodiment, a pair of lead terminals 22a and 22b is fixed to one through hole H of the substrate 21 via a first insulating member 23, and between the pair of lead terminals 22a and 22b, By providing the second insulating member 24, the dielectric constant between the pair of lead terminals 22a and 22b is increased. For example, a differential signal is input to and output from the pair of lead terminals 22a and 22b, and the semiconductor element 3 is operated. The frequency characteristics of the pair of lead terminals 22a and 22b can be improved. As a result, the TO-CAN type package header 2 and the semiconductor device 1 capable of realizing the desired frequency characteristics can be provided.

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。なお、上述した実施形態では、貫通孔Hに一対のリード端子22a、22bを挿入したものであるが、これに限られない。図8に示すように、例えば、一つ貫通孔Hに四つのリード端子22を設けてもよく、一対のリード端子を入出力端子とし、外部回路基板との間で高周波信号を半導体素子3に入出力することができる。なお、リード端子22の数は、四つに限らず、一つの貫通孔Hに三つや五つ等の複数のリード端子22を設けてもよく、複数のリード端子22の中から一対のリード端子を入出力端子とし、外部回路基板との間で高周波信号を半導体素子3に入出力することができる。   The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention. In the above-described embodiment, the pair of lead terminals 22a and 22b are inserted into the through hole H, but the present invention is not limited to this. As shown in FIG. 8, for example, four lead terminals 22 may be provided in one through hole H, and a pair of lead terminals is used as an input / output terminal, and a high-frequency signal is transmitted to the semiconductor element 3 with an external circuit board. I / O is possible. The number of lead terminals 22 is not limited to four, and a plurality of lead terminals 22 such as three or five may be provided in one through hole H, and a pair of lead terminals 22 from among the plurality of lead terminals 22. Can be input / output to / from the semiconductor element 3 with the external circuit board.

また、上述した実施形態では、固形状の第2絶縁部材24を溶融した低融点ガラスを固化することで形成したものであるが、これに限られない。図9に示すように、直方体の誘電体25を設けてもよい。かかる誘電体25は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等の誘電体材料からなる。上記の誘電体材料を一対のリード端子22a、22b同士の間に設ける場合には、リード端子22a、22bが接合される側面にメ
タライズ層を設け、半田を介してリード端子22a、22bとメタライズ層とを接合することにより、一対のリード端子22a、22b同士の間に直方体の誘電体25を設けることができる。これにより、誘電体25は、一対のリード端子22a、22b同士の間における誘電率を任意に変化させることができるとともに、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、誘電体25は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。
Moreover, in embodiment mentioned above, although it forms by solidifying the low melting glass which fuse | melted the solid 2nd insulating member 24, it is not restricted to this. As shown in FIG. 9, a rectangular parallelepiped dielectric 25 may be provided. The dielectric 25 is made of, for example, a dielectric material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or a glass ceramic. Become. When the dielectric material is provided between the pair of lead terminals 22a and 22b, a metallized layer is provided on the side surface to which the lead terminals 22a and 22b are joined, and the lead terminals 22a and 22b and the metallized layer are connected via solder. And a rectangular parallelepiped dielectric 25 can be provided between the pair of lead terminals 22a and 22b. Thus, the dielectric 25 can arbitrarily change the dielectric constant between the pair of lead terminals 22a and 22b, and the ends of the pair of lead terminals 22a and 22b located above the upper surface of the substrate 21. Can be fixed and held in a desired position. Therefore, the dielectric 25 can suppress the lead terminals 22a and 22b from being deformed by an external force such as wire bonding or an external member.

さらには、図10に示すように、リード端子22の上端を露出させるとともに、平面視して貫通孔Hの外縁に対応する外縁を有する枠体26であってもよい。なお、枠体26は、例えば、ガラス、絶縁性樹脂またはセラミックス等の誘電体材料からなり、低融点ガラスや樹脂接合材を介して第1絶縁部材23の上面およびリード端子22a、22bに接合される。これにより、枠体26は、一対のリード端子22a、22b同士の間における誘電率を任意に変化させることができるとともに、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、枠体26は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。   Furthermore, as shown in FIG. 10, a frame body 26 that exposes the upper end of the lead terminal 22 and has an outer edge corresponding to the outer edge of the through hole H in plan view may be used. The frame body 26 is made of, for example, a dielectric material such as glass, insulating resin, or ceramics, and is bonded to the upper surface of the first insulating member 23 and the lead terminals 22a and 22b via low-melting glass or resin bonding material. The Thereby, the frame body 26 can arbitrarily change the dielectric constant between the pair of lead terminals 22a and 22b, and the ends of the pair of lead terminals 22a and 22b located above the upper surface of the substrate 21. Can be fixed and held in a desired position. Therefore, the frame body 26 can suppress the lead terminals 22a and 22b from being deformed by an external force such as wire bonding or an external member.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、半導体装置1は、一対のリード端子22a、22bを介して差動信号を半導体素子3に入出力してもよい。これにより、半導体装置1は、周波数特性を良好に維持しつつ、より高周波の電気信号を正確に半導体素子3に入出力することができる。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention. For example, the semiconductor device 1 may input and output differential signals to and from the semiconductor element 3 via the pair of lead terminals 22a and 22b. As a result, the semiconductor device 1 can accurately input and output a higher frequency electrical signal to the semiconductor element 3 while maintaining good frequency characteristics.

<半導体装置の製造方法>
ここで、図1に示す半導体装置1の製造方法を説明する。まず、基板2、リード端子22および蓋体4のそれぞれを準備する。基板2、リード端子22および蓋体4のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
<Method for Manufacturing Semiconductor Device>
Here, a method of manufacturing the semiconductor device 1 shown in FIG. 1 will be described. First, each of the substrate 2, the lead terminal 22, and the lid 4 is prepared. Each of the board | substrate 2, the lead terminal 22, and the cover body 4 is manufactured in a predetermined shape by using a metal processing method with respect to the solidified ingot which cast the molten metal material in the mold.

準備した基板2を貫通孔Hが平面方向に沿った状態で固定して、治具を用いて貫通孔Hに一対のリード端子22を挿通した状態で固定する。そして、固形状の第1の低融点ガラスからなる第1絶縁部材23の前駆体を準備する。固形状の第1の低融点ガラスは、一対のリード端子を挿す箇所に孔が開いており、固定した一対のリード端子22に挿しながら、基板2の貫通孔Hに嵌める。さらに、基板2を両側から板体で挟む。板体は、リード端子が通る孔があいており、一対の板体で挟んだ状態で、第1の低融点ガラスを熱して、第1の低融点ガラスを溶融させて貫通孔H内で溶融して第1の低融点ガラスを充填させる。その後、第1の低融点ガラスを冷まして、貫通孔H内に一対のリード端子22を固定する第1絶縁部材23を設けることができる。   The prepared substrate 2 is fixed in a state where the through hole H is along the plane direction, and is fixed in a state where the pair of lead terminals 22 are inserted into the through hole H using a jig. And the precursor of the 1st insulating member 23 which consists of a solid 1st low melting glass is prepared. The solid first low-melting-point glass has a hole at a position where the pair of lead terminals are inserted, and is fitted into the through hole H of the substrate 2 while being inserted into the fixed pair of lead terminals 22. Further, the substrate 2 is sandwiched between the plates from both sides. The plate body has a hole through which the lead terminal passes, and in a state sandwiched between a pair of plate bodies, the first low melting glass is heated to melt the first low melting glass and melt in the through hole H. Then, the first low melting point glass is filled. Thereafter, the first low melting point glass is cooled, and the first insulating member 23 that fixes the pair of lead terminals 22 in the through hole H can be provided.

次に、固形状で第1絶縁部材23より融点が低い第2の低融点ガラスからなる第2絶縁部材24の前駆体を準備する。基板2を貫通孔Hが平面に対して平面方向に沿った状態で固定して、固形状の第2の低融点ガラスは、一対のリード端子22を挿す箇所に孔が開いており、固定された一対のリード端子2を孔に挿しながら、第2の低融点ガラスを第1絶縁部材23の上面に載置する。そして、第2の低融点ガラスを溶融し、第1リード端子22aと第2リード端子22bの間に第2の低融点ガラスを被着させる。そして、第2の低融点ガラスを冷やして、第2絶縁部材24を設けることができる。このようにして、TO−CAN型パッケージ用ヘッダ(ヘッダー2)を作製することができる。   Next, a precursor of a second insulating member 24 made of a second low-melting glass having a solid shape and a melting point lower than that of the first insulating member 23 is prepared. The substrate 2 is fixed in a state in which the through hole H is in the plane direction with respect to the plane, and the solid second low-melting glass has a hole at a position where the pair of lead terminals 22 are inserted and is fixed. The second low melting point glass is placed on the upper surface of the first insulating member 23 while inserting the pair of lead terminals 2 into the holes. Then, the second low melting point glass is melted, and the second low melting point glass is deposited between the first lead terminal 22a and the second lead terminal 22b. And the 2nd insulating member 24 can be provided by cooling 2nd low melting glass. In this way, a TO-CAN type package header (header 2) can be produced.

次に、ヘッダー2の基板21の上面に酸化アルミニウム質焼結体からなる基台31をろ
う材を介して設ける。そして、基台31上に半導体素子3をろう材を介して実装し、半導体素子3と基台31の上面に形成された電気配線とを電気的に接続する。さらに、基台31の上面に形成された電気配線と一対のリード端子22のそれぞれとをワイヤボンディングを用いて電気的に接続する。最後に、基板21上に半導体素子3を封止するようにして蓋体4を接続する。このようにして、半導体装置1を作製することができる。
Next, a base 31 made of an aluminum oxide sintered body is provided on the upper surface of the substrate 21 of the header 2 via a brazing material. Then, the semiconductor element 3 is mounted on the base 31 via a brazing material, and the semiconductor element 3 and the electrical wiring formed on the upper surface of the base 31 are electrically connected. Furthermore, the electrical wiring formed on the upper surface of the base 31 and each of the pair of lead terminals 22 are electrically connected using wire bonding. Finally, the lid 4 is connected so as to seal the semiconductor element 3 on the substrate 21. In this way, the semiconductor device 1 can be manufactured.

1 半導体装置
2 TO−CAN型パッケージ用ヘッダー(ヘッダー)
21 基板
22 リード端子
23 第1絶縁部材
24 第2絶縁部材
3 半導体素子
31 基台
4 蓋体
H 貫通孔
1 Semiconductor Device 2 TO-CAN Type Package Header (Header)
21 Substrate 22 Lead terminal 23 First insulating member 24 Second insulating member 3 Semiconductor element 31 Base 4 Lid H Through hole

Claims (3)

上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、
前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、
前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、
前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備えており、
前記第2絶縁部材はガラス材料からなり、前記複数のリード端子のうち、第1リード端子から前記第1リード端子と異なる第2リード端子にかけて設けられており、
平面視して、前記第1リード端子と前記第2リード端子の中間部分が下方に窪んでいることを特徴とするTO−CAN型パッケージ用ヘッダー。
A substrate having an upper surface and a lower surface, and a through-hole formed from the upper surface to the lower surface;
A plurality of lead terminals, which are rod-shaped through the through-hole, with one end positioned above the upper surface and the other end positioned below the lower surface;
A first insulating member that is filled in the through-hole and that fixes the plurality of lead terminals to the substrate so that the plurality of lead terminals do not contact each other;
A second insulating member provided between the plurality of lead terminals located on the substrate ,
The second insulating member is made of a glass material, and is provided from the first lead terminal to a second lead terminal different from the first lead terminal among the plurality of lead terminals,
A header for a TO-CAN type package , wherein an intermediate portion between the first lead terminal and the second lead terminal is recessed downward in plan view .
上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、A substrate having an upper surface and a lower surface, and a through-hole formed from the upper surface to the lower surface;
前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、A plurality of lead terminals, which are rod-shaped through the through-hole, with one end positioned above the upper surface and the other end positioned below the lower surface;
前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、A first insulating member that is filled in the through-hole and that fixes the plurality of lead terminals to the substrate so that the plurality of lead terminals do not contact each other;
前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備えており、A second insulating member provided between the plurality of lead terminals located on the substrate,
前記第2絶縁部材は、平面視して前記貫通孔の外縁に対応する外縁を有する枠体であることを特徴とするTO−CAN型パッケージ用ヘッダー。The TO-CAN type package header, wherein the second insulating member is a frame having an outer edge corresponding to the outer edge of the through hole in plan view.
請求項1または請求項2に記載のTO−CAN型パッケージ用ヘッダーと、
前記基板上に実装した半導体素子と、
前記基板上に設けられ、前記半導体素子を封止した蓋体とを備えたことを特徴とする半導体装置。
The TO-CAN type package header according to claim 1 or 2,
A semiconductor element mounted on the substrate;
A semiconductor device comprising: a lid provided on the substrate and encapsulating the semiconductor element.
JP2013266915A 2013-12-25 2013-12-25 TO-CAN type package header and semiconductor device Active JP6239970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013266915A JP6239970B2 (en) 2013-12-25 2013-12-25 TO-CAN type package header and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013266915A JP6239970B2 (en) 2013-12-25 2013-12-25 TO-CAN type package header and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017141569A Division JP6408661B2 (en) 2017-07-21 2017-07-21 TO-CAN type package header and semiconductor device

Publications (2)

Publication Number Publication Date
JP2015122466A JP2015122466A (en) 2015-07-02
JP6239970B2 true JP6239970B2 (en) 2017-11-29

Family

ID=53533831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013266915A Active JP6239970B2 (en) 2013-12-25 2013-12-25 TO-CAN type package header and semiconductor device

Country Status (1)

Country Link
JP (1) JP6239970B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3343602A4 (en) * 2015-08-24 2019-04-03 Kyocera Corporation Electronic component mounting package and electronic device using same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945446U (en) * 1972-07-25 1974-04-20
JPS5432448Y2 (en) * 1973-06-21 1979-10-08
JPH04101470A (en) * 1990-08-20 1992-04-02 Nec Corp Optical semiconductor device
JP3436009B2 (en) * 1996-07-31 2003-08-11 住友電気工業株式会社 Optical semiconductor device
JP2005032744A (en) * 2003-07-07 2005-02-03 Sumitomo Electric Ind Ltd Semiconductor package
JP5705491B2 (en) * 2010-09-30 2015-04-22 京セラ株式会社 Electronic component mounting package and electronic device using the same

Also Published As

Publication number Publication date
JP2015122466A (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN107534023B (en) Semiconductor element package, semiconductor device, and mounting structure
WO2015129731A1 (en) Electronic-component-containing package and electronic device
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
JP6825986B2 (en) Wiring boards, electronic component storage packages and electronic devices
JP2012094627A (en) Package for housing element and electronic apparatus with the same
CN107534021B (en) Electronic component mounting package and electronic device using same
US9805995B2 (en) Element-accommodating package and mounting structure
JP6408661B2 (en) TO-CAN type package header and semiconductor device
US9443777B2 (en) Semiconductor element housing package, semiconductor device, and mounting structure
JP5610892B2 (en) Element storage package and semiconductor device including the same
JP6239970B2 (en) TO-CAN type package header and semiconductor device
JP6224322B2 (en) Electronic component storage package and electronic device using the same
JP5773835B2 (en) Electronic component storage package and electronic device
CN109075527B (en) Semiconductor package and semiconductor device using the same
JP5812671B2 (en) Device storage package and semiconductor device including the same
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
US9596779B2 (en) Element housing package and mounting structure provided with same
JP6166101B2 (en) Optical semiconductor element storage package and mounting structure including the same
JP5873167B2 (en) Semiconductor element storage package and semiconductor device
JP5709427B2 (en) Device storage package and semiconductor device including the same
JP6034054B2 (en) Electronic component storage package and electronic device
JP5905728B2 (en) Device storage package and mounting structure
JP5992785B2 (en) Semiconductor element storage package and semiconductor device
JP5791258B2 (en) Electronic component storage package and mounting structure
WO2015029880A1 (en) Package for housing elements and mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R150 Certificate of patent or registration of utility model

Ref document number: 6239970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150