KR20180111962A - 광 수신기를 위한 클록 복원 - Google Patents

광 수신기를 위한 클록 복원 Download PDF

Info

Publication number
KR20180111962A
KR20180111962A KR1020187025955A KR20187025955A KR20180111962A KR 20180111962 A KR20180111962 A KR 20180111962A KR 1020187025955 A KR1020187025955 A KR 1020187025955A KR 20187025955 A KR20187025955 A KR 20187025955A KR 20180111962 A KR20180111962 A KR 20180111962A
Authority
KR
South Korea
Prior art keywords
digital
spectral components
signal
optical
sequence
Prior art date
Application number
KR1020187025955A
Other languages
English (en)
Inventor
노리아키 카네다
Original Assignee
노키아 오브 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 오브 아메리카 코포레이션 filed Critical 노키아 오브 아메리카 코포레이션
Publication of KR20180111962A publication Critical patent/KR20180111962A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6165—Estimation of the phase of the received optical signal, phase error estimation or phase error correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/697—Arrangements for reducing noise and distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/04—Mode multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/06—Polarisation multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)

Abstract

본원에서는 세기-변조된 광 신호를 직접 검출하기 위한 광 수신기를 개시하며, 그 디지털 신호 프로세서는 상기 신호의 아이 패턴이 실질적으로 폐쇄된다고 하더라도 분산-보상 프로세싱에 의존하지 않고서 상기 수신된 광 신호의 내부 클록을 신뢰성 있게 복원할 수 있는 클록-복원 회로를 이용한다. 예시적인 실시예에서, 상기 클록 복원 회로는 상기 수신된 광 신호에 대응하는 디지털 스펙트럼 성분들의 서브세트만을 사용하여 샘플링 위상을 제때에 결정하고 추적하도록 동작하는 주파수-영역 위상 검출기를 포함한다. 이어서, 상기 결정된 샘플링 위상은 디지털 보간을 통하여 또는 상기 수신기의 아날로그-디지털 변환기의 샘플링 주파수 및 위상의 적절한 제어를 통해 상기 수신된 광 신호의 디지털 전기 샘플들을 그 내부 클록과 동기화시키는데 사용된다. 상기 클록 복원 회로의 일부 실시예들은 2-채널 광 수신기에서 유익하게 사용될 수 있다.

Description

광 수신기를 위한 클록 복원
본 발명은 광통신 장비에 관한 것으로, 더욱 상세하게는 광 수신기를 위한 클록 복원(clock recovery)에 관한 것이지만 이에 한정되는 것은 아니다.
본 배경기술에서는 본 발명을 더욱 잘 이해하는 데 도움이 되는 사항을 소개한다. 따라서, 본 배경기술의 설명은 이러한 점에 따라 이해되어야하며, 선행 기술에 포함되는 또는 선행 기술에 포함되지 않는 것에 대한 인정으로서 이해되어서는 안된다.
일부 디지털 데이터 스트림은 클록 신호를 동반하지 않고서 전송된다. 이러한 전송들로부터 데이터를 복원하기 위해, 수신기는 먼저 적절한 클록 신호를 생성 한 다음 그 생성된 클록 신호를 사용하여 데이터 신호를 디코딩한다. 상기 수신기에서 구현되는 이러한 신호 처리의 부분은 일반적으로 클록 및 데이터 복원(CDR)이라고 한다.
수신된 광 신호가 색 분산, 편광 모드 분산, 부가적인 잡음, 및/또는 섬유 광학 링크에서의 비선형 및 다른 선형 광학 효과로 인해 왜곡되면, 광 수신기에서의 CDR 프로세싱이 어렵게 될 수 있다. 예를 들어, 신호 왜곡이 그 수신된 신호의 아이 패턴(eye pattern)의 실질적인 폐쇄를 야기할 때, CDR 프로세싱에서 중대한 문제들이 발생할 수 있다. 광통신에 통상적으로 사용되는 높은 데이터 속도는 일반적으로 이들 문제들을 더욱 악화시키고 심각하게 한다.
광 수신기를 위한 클록 복원과 관련한 개선된 구성 및 방법을 제공한다.
본원에서는 세기-변조된 광 신호를 직접 검출하기 위한 광 수신기의 다양한 실시예들을 개시하며, 그 디지털 신호 프로세서는 상기 신호의 아이 패턴이 실질적으로 폐쇄된다고 하더라도 분산-보상 프로세싱에 의존하지 않고서 상기 수신된 광 신호의 내부 클록을 신뢰성 있게 복원할 수 있는 클록-복원 회로를 이용한다. 예시적인 실시예에서, 상기 클록 복원 회로는 상기 수신된 광 신호에 대응하는 디지털 스펙트럼 성분들의 서브세트만을 사용하여 수신기의 아날로그-디지털 변환기의 샘플링 위상을 제때에(in time) 결정하고 추적하도록 동작하는 주파수-영역 위상 검출기(frequency-domain phase detector)를 포함한다. 이어서, 상기 결정된 샘플링 위상은 디지털 보간을 통하여 또는 상기 수신기의 아날로그-디지털 변환기의 샘플링 주파수 및 위상의 적절한 제어를 통해 상기 수신된 광 신호의 디지털 전기 샘플들(digital electrical samples)을 그 내부 클록과 동기화시키는데 사용된다. 상기 클록 복원 회로의 일부 실시예들은 2-채널 광 수신기에서 유익하게 사용될 수 있다.
한 실시예에 따라, 제 1 광 입력 신호를 상기 제 1 광 입력 신호의 광 전력에 비례하는 제 1 전기 신호로 변환하도록 구성된 제 1 광 검출기; 상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스를 생성하도록 구성된 제 1 아날로그-디지털 변환기; 및 디지털 신호 프로세서로서, 디지털 스펙트럼 성분들의 제 1 세트를 생성하기 위해 상기 디지털 전기 샘플들의 제 1 시퀀스에 푸리에-변환 동작을 적용하고, 상기 디지털 스펙트럼 성분들의 제 1 세트를 디지털 스펙트럼 성분들의 제 1 서브세트 및 제 2 서브세트로 분리하고, 상기 디지털 스펙트럼 성분들의 제 1 서브세트를 사용하여 제 1 샘플링 위상을 계산하고, 상기 제 1 샘플링 위상을 사용하여 상기 제 1 광 입력 신호로 인코딩된 데이터를 복원하도록 구성된, 상기 디지털 신호 프로세서를 포함하는 장치가 제공된다.
또 다른 실시예에 따라 디바이스를 제조하는 방법이 제공되며, 상기 방법은: 디지털 스펙트럼 성분들의 제 1 세트를 생성하기 위해 디지털 전기 샘플들의 제 1 시퀀스에 푸리에-변환 동작을 적용하고; 상기 디지털 스펙트럼 성분들의 제 1 세트를 디지털 스펙트럼 성분들의 제 1 서브세트 및 제 2 서브세트로 분리하고; 상기 디지털 스펙트럼 성분들의 제 1 서브세트를 사용하여 제 1 샘플링 위상을 계산하고; 상기 제 1 샘플링 위상을 사용하여 상기 제 1 광 입력 신호로 인코딩된 데이터를 복원하도록 디지털 신호 프로세서를 구성하는 단계를 포함하며, 상기 디바이스는: 상기 제 1 광 입력 신호를 상기 제 1 광 입력 신호의 광 전력에 비례하는 제 1 전기 신호로 변환하도록 구성된 제 1 광 검출기; 상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스를 생성하도록 구성된 제 1 아날로그-디지털 변환기; 및 상기 디지털 신호 프로세서를 포함한다.
다양한 개시된 실시예들의 다른 양상들, 특징들, 및 이점들이, 예를 들어, 다음의 상세한 설명 및 첨부하는 도면들로부터 더욱 명백해질 것이다.
도 1은 한 실시예에 따라 광통신 시스템의 블록도를 도시한다.
도 2는 한 실시예에 따라 도 1의 광통신 시스템에서 사용될 수 있는 디지털 신호 프로세서의 블록도를 도시한다.
도 3은 한 실시예에 따라 도 2의 디지털 신호 프로세서에서 사용될 수 있는 클록 복원 회로의 블록도를 도시한다.
도 4는 대안적인 실시예에 따라 도 2의 디지털 신호 프로세서에서 사용될 수 있는 클록 복원 회로의 블록도를 도시한다.
도 5는 또 다른 대안적인 실시예에 따라 도 2의 디지털 신호 프로세서에서 사용될 수 있는 클록 복원 회로의 블록도를 도시한다.
도 6은 또 다른 대안적인 실시예에 따라 도 2의 디지털 신호 프로세서에서 사용될 수 있는 클록 복원 회로의 블록도를 도시한다.
도 7은 한 실시예에 따라 2-채널 클록 복원 회로의 블록도를 도시한다.
도 8은 한 실시예에 따라 도 7의 2-채널 클록 복원 회로를 채용할 수 있는 광 수신기의 블록도를 도시한다.
도 1은 한 실시예에 따른 광통신 시스템(100)의 블록도를 도시한다. 시스템(100)은 섬유 광학 링크(130)를 통해 서로 광학적으로 결합되는 광 송신기(110) 및 광 수신기(150)를 포함한다. 한 예시적인 실시예에서, 섬유 광학 링크(130)는 광섬유(134)의 대응하는 섹션들 사이에 결합된 광 증폭기(136)와 같은 그 내부의 하나 이상의 광 증폭기들을 갖는 증폭된 광 링크이다.
광 송신기(110)는 PAM-4와 같은 단일 측파대(single sideband)(SSB) 펄스-진폭 변조(PAM) 또는 다른 적절한 변조 형식을 사용하여 입력 데이터 스트림(102)을 인코딩한 변조된 광 출력 신호(128)를 생성하도록 구성된다. 한 예시적인 실시예에서, 광 송신기(110)는 레이저(112), 구동기 회로(116), 광 변조기(120), 및 광학 필터(124)를 포함한다. 동작 중에, 레이저(112)는 광 변조기(120)에 인가되는 광 반송파(optical carrier wave)(114)를 생성한다. 구동기 회로(116)는 입력 데이터 스트림(102)을 전기적 구동 신호(118)로 변환하고 이러한 전기적 구동 신호를 광 변조기(120)에 인가함으로써 상기 광 변조기로 하여금 광 반송파(114)를 변조하게 한다. 광 변조기(120)에 의해 이러한 방식으로 생성된 결과적인 변조된 광 신호(122)는 광학 필터(124)에 의해 광학적으로 필터링되어, 두 개의 변조 측파대들 중 하나를 실질적으로 제거하거나 또는 상당히 감쇄시킨다. 광학 필터(124)에 의해 출력된 결과적인 필터링된 광 신호는 상기 변조된 광 출력 신호(128)가 된다. 식(1)은 변조된 광 신호(128)의 전기장 E(t)를 근접하게 기술하는 수학적 표현을 제공한다.
Figure pct00001
여기서, t 는 시간이고; E0 는 전기장 진폭이고; 1/α는 반송파 대 신호비이고; m(t)는 변조 파형이고;
Figure pct00002
는 m(t)의 힐버트 변환(Hilbert transform)이며, ωO는 광 반송 주파수(optical carrier frequency)이다. 여기서, PAM 신호는 예를 들어 상기 신호가 치명적인 레벨의 신호 페이딩을 받지 않고서 더 먼 거리를 전파할 수 있도록 SSB 형태로 형성된다.
섬유 광학 링크(130)를 통해 전송된 후, 변조된 광 신호(128)는 광 수신기(150)에 광 입력을 제공하는 변조된 광 신호(148)로 변환된다. 신호(128)와 비교하여, 신호(148)는 예를 들어 섬유 광학 링크(130)에 의해 부과된 다양한 전송 장애로 인하여 통상적으로 잡음이 더 많고, 더 왜곡이 심하다. 전술한 바와 같이, 변조된 광 신호(148)에서 신호 왜곡의 일부는 색 분산, 편광 모드 분산, 부가적인 잡음, 및/또는 섬유 광학 링크(130)에서의 다른 유해한 광학 효과로 인한 것일 수 있다.
광 수신기(150)는 데이터 스트림(102)을 복원하기 위해 변조된 광 신호(148)를 처리하도록 구성되고 이후 외부 회로 또는 디바이스(도 1에 명시적으로 도시되지 않음)로 지향된다. 보다 구체적으로, 광 검출기(photodetector)(예를 들면, 광 다이오드)(152)는 통상의 제곱 법 검출(square-law detection)을 사용하여 광 신호(148)를 대응하는 전기 신호(154)로 변환하도록 동작한다. 전기 신호(154)는 트랜스임피던스 증폭기(TIA)(156)에서 증폭되고, 결과적인 증폭된 전기 신호(158)는 아날로그-디지털 변환기(ADC)(160)에 의해 디지털 형태로 변환된다. 디지털 신호 프로세서(DSP)(164)는 이후 ADC(160)에 의해 생성된 결과적인 디지털 전기 신호(162)를 처리하여 데이터 스트림(102)을 복원한다. DSP(164)에서 구현되는 프로세싱은 특히 CDR 프로세싱을 포함하며, 그 예시적인 실시예가 하기에 도 2 내지 도 7을 참조하여 더욱 상세하게 설명된다.
ADC(160)는 제어 신호(166)에 의해 설정된 적절한 샘플링 주파수 및 샘플링 위상을 사용하여 증폭된 전기 신호(158)를 샘플링함으로써 디지털 전기 신호(162)를 생성한다. 일부 실시예들에서, 제어 신호(166)는 광 신호(148)의 공칭 심볼 레이트보다 두 배 높은 주파수를 가질 수 있지만, 그렇지 않으면 그 광 신호의 내부 클록과 동기화되지 않는다. 일부 다른 실시예들에서, 제어 신호(166)는, 예를 들어, 도 4 및 도 5를 참조하여 하기에 더욱 상세히 기술된 바와 같이, DSP(164)의 클록 복원 회로를 사용하여 생성될 수 있다.
도 2는 한 실시예에 따른 DSP(164)(도 1)의 블록도를 도시한다. 디지털 전기 신호(162), 선택적 제어 신호(166), 및 출력 데이터 스트림(102)(도 1)이 역시 도 2에 도시된다. 한 예시적인 실시예에서, DSP(164)는 클록 복원 회로(210), 신호 등화기(220), 및 슬라이서(230)를 포함한다. 당업자는 DSP(164)가 그 대안적인 실시예에서 전자 분산 보상기(electronic dispersion compensator)와 같은 추가의 공지된 신호 처리 회로를 포함할 수 있음을 이해할 것이다.
클록 복원 회로(210)에서 구현되는 클록 복원은 일반적으로 DSP(164)에서 수행되는 디지털 신호 프로세싱을 광 신호(148)의 내부 클록과 동기화시키는 것에 지향된다. 한 예시적인 실시예에서, 클록 복원 회로(210)는 (i) 디지털 전기 신호(162)로부터 클록 신호를 추출하고, (ii) 결과적인 디지털 전기 신호(212)가 주파수 및 위상에서 광 신호(148)의 내부 클록과 동기화되는 대응하는 데이터 샘플들을 반송(carry)하도록 하는 방식으로, 디지털 전기 신호(162)에 의해 반송되는 데이터 샘플들을 처리하도록 동작한다. 일부 실시예들에서, 클록 복원 회로(210)는 또한 그 샘플링 레이트 및 위상을 설정하기 위해 ADC(160)(도 1 참조)로 피드백되는 제어 신호(166)를 생성하도록 구성될 수 있다. 클록 복원 회로(210)의 예시적인 실시예들은 도 3 내지 도 6을 참조하여 하기에서 더축 상세하게 설명된다. 클록 복원 회로(210)의 일부 실시예들은 예를 들어, 본 명세서에 그 전체가 참고로 인용된 미국 특허 번호 8,655,191에 개시된 클록 복원 기술의 이용으로부터 이익을 얻을 수 있다.
신호 등화기(220)에서 구현되는 신호 등화(signal equalization)는 일반적으로, (ⅰ) 섬유 광학 링크(130)(도 1)에서 광 신호(148) 상에 부과되고 (ii) 또한 광 수신기(150)의 전단(front end)(업스트림 회로구성)에 의해 디지털 전기 신호(162) 상에 부과되는, 다양한 신호 장애들의 해로운 영향을 감소시키는 것에 지향된다. 이러한 신호 등화의 일반적인 목적은 복원된 데이터 스트림(102)의 비트 에러 레이트(BER)를 감소시키는 것이다. 신호 등화기(220)는 클록 복원 회로(210)의 다운스트림에 위치하며, 이는 클록 복원 회로가 신호 등화기에서 구현되는 분산 보상과 같은 등화 처리에 의존하지 않고서 클록 신호를 복원하도록 동작한다는 것을 의미한다. 신호 등화기(220)의 일부 실시예들은 예를 들어, (i) 공동 소유된 미국 특허출원 일련번호 14/575,596 및 (ii) Dan Sadot, G. Dorman, Albert Gorshtein, 등에 의해 OPTICS EXPRESS, 2015, Vol. 23, No. 2, pp. 991-997 에 공개된 것으로 제목이 "데이터 센터 애플리케이션들을 위한 디지털 신호 프로세싱을 갖는 56Gbaud에서의 단일 채널 112Gbit/sec PAM4" 인 논문에 개시된 선형 및/또는 비선형 신호 등화기술들의 이점으로부터 이익을 얻을 수 있으며, 이들 모두는 그 전체가 본원에 참고로 인용되어있다.
한 예시적인 실시예에서, 슬라이서(230)는 신호 등화기(220)로부터 수신된 등화된 디지털 신호(equalized digital signal)(222)의 신호 레벨들을 적절히 결정하기 위해 하나 이상의 동적으로 조절 가능한 비대칭 임계치를 이용할 수 있다. 슬라이서(230)에서의 임계치 조정은 전형적으로 상기 복원된 데이터 스트림(102)의 BER을 더 감소시키는 방식으로 수행된다.
도 3은 한 실시예에 따라 클록 복원 회로(210)(도 2)로서 사용될 수 있는 클록 복원 회로(300)의 블록도를 도시한다. 한 예시적인 실시예에서, 클록 복원 회로(300)는 위상 검출기(310), 보간기(320), 및 스터핑(stuffing)/드롭(dropping) 회로(330)를 포함한다. 클록 복원 회로(300)는 제어 신호(166)를 생성하도록 구성되지 않는다(도 1 및 도 2 참조).
동작 중에, 위상 검출기(310)는 디지털 전기 신호(162)에 존재하는 고유 클록 톤(inherent clock tone)의 평균 위상을 추적하여 보간기(320) 및 스터핑/드롭 회로(330)에 대한 제어 신호(312)를 생성한다. 보간기(320)는 제어 신호(312)를 사용하여 디지털 전기 신호(162)를 대응하는 디지털 전기 신호(322)로 변환한다. 디지털 전기 신호(162)는 ADC(160)(도 1)의 샘플링 레이트 및 위상에서 생성된 실수 값의 디지털 샘플들을 반송한다는 것을 상기하자. 이미 전술한 바와 같이, 일부 실시예들에서, ADC(160)의 샘플링 레이트 및 위상은 광 신호(148)(도 1)의 내부 클록에 고정(lock)되지 않는다. 보간기(320)에 의해 수행된 보간은 디지털 전기 신호(322)에 의해 반송된 디지털 샘플들이 광 신호(148)의 내부 클록에 주파수 및 위상 고정되도록 작용한다. 한 예시적인 실시예에서, 보간기(320)는 6 차 라그랑즈 분수 지연 필터(sixth order Lagrange fractional delay filter)를 사용하여 구현된다. 대안적인 실시예들에서, 다른 적절한 보간기들이 유사하게 보간기(320)로서 사용될 수 있다.
스터핑/드롭 회로(330)는 위상 검출기(310)에 의해 커버되는 기술적으로 제한된 위상 범위의 유해한 징후(detrimental manifestation)를 제거한다. 더욱 구체적으로는, 위상 검출기(310)는 일반적으로 0 내지 2π 라디안 사이의 위상 범위에서 위상 값들을 생성함으로써 약 2πm(여기서 m은 정수)의 불확실성을 갖는 고유의 클록 톤의 위상을 결정할 수 있다. 이러한 불확실성은 전형적으로, 클록 톤의 위상이 [0, 2π] 위상 범위 밖으로 이동(drift)할 때, 위상 검출기(310)의 출력에서 약 2π의 우발적인 불연속성(occasional discontinuity)을 초래한다. 스터핑/드롭 회로(330)는, (i) 클록 톤의 위상이 2π 위상 범위 경계를 가로지를 때 추가적인 신호 샘플을 디지털 전기 신호(322)에 가산(서터핑(stuff))하고, (ii) 클록 톤의 위상이 0 위상 범위 경계를 가로지를 때 디지털 전기 신호(322)로부터 여분의 신호 샘플을 제거(드롭(drop))하도록 동작한다. 스터핑/드롭 회로(330)에 의해 이러한 방식으로 생성된 출력 신호는 디지털 전기 신호(212)(또한 도 2 참조)가 된다.
예시적인 실시예에서, 위상 검출기(310)는 디지털 전기 신호(162)에 의해 제공된 비교적 긴 디지털 샘플들의 시퀀스에 이산(discrete)(예컨대, 고속) 푸리에 변환을 적용하도록 구성된 주파수 영역 위상 검출기가 된다. 이러한 시퀀스의 길이는 위상 검출기(310)가 클록 톤의 위상을 비교적 신뢰성 있고 정확하게 추적할 수 있도록 선택되는 알고리즘 파라미터가 된다. 신뢰성 및 정확성은 일반적으로 기다란 시퀀스의 사용으로 향상된다. 예를 들어, 광 신호(148)가 약 80 km의 표준 단일 모드 섬유를 통해 이동하는 56 GBaud 잔류 측파대 PAM-4 광 신호일 때, 위상 검출기(310)에서 사용된 푸리에 변환을 위한 시퀀스의 충분한 길이는 약 128 샘플들이 되도록 결정된다.
위상 검출기(310)는 전술한 푸리에 변환을 디지털 전기 신호(162)를 통해 수신된 디지털 샘플들의 현재 시퀀스에 주기적으로 적용하여 디지털 스펙트럼 성분들(303)의 대응하는 세트를 생성하도록 구성된 이산 푸리에 변환(DFT) 회로(302)를 포함한다. 실수 값인 디지털 전기 신호(162)의 디지털 샘플들과는 달리, 디지털 스펙트럼 성분들(303)은 푸리에 변환의 특성으로 인해 복소수 값이 된다.
위상 검출기(310)는 또한 DFT 회로(302)에 의해 생성된 디지털 스펙트럼 성분(303)의 세트를 도 3에서 306 및 308로 각각 표시된 두 개의 서브세트들로 분류(또는 분리)하도록 동작하는 분류기(304)를 포함한다. 한 예시적인 실시예에서, 서브세트(306)는 양의 주파수에 위치된 N/2 디지털 스펙트럼 성분들(303)을 포함하고, 서브세트(308)는 음의 주파수에 위치된 N/2 디지털 스펙트럼 성분들(303)을 포함하며, 여기서 N은 전술한 푸리에 변환을 적용함으로써 DFT 회로(302)에 의해 생성된 디지털 스펙트럼 성분들(303)의 전체 수가 된다. 그 다음, 공액 회로(conjugation circuit)(314)가 서브세트(306)의 디지털 스펙트럼 성분들에 복소 공액(complex conjugation)을 적용함으로써, 공액 디지털 스펙트럼 성분들의 대응하는 세트(315)를 생성한다.
곱셈기(316) 및 가산기(318)가 서브세트(308) 및 세트(315)를 추가로 처리하여 클록 톤의 복소수 값 측정치(Z)를 생성한다. 보다 구체적으로, 곱셈기(316) 및 가산기(318)는 식(2)에 따라 복소수 값 측정치(Z)를 생성하도록 구성된다:
Figure pct00003
여기서 X(k)는 일반적으로 k 번째 디지털 스펙트럼 성분들(303)을 나타내고; X(n)은 서브세트(308)의 디지털 스펙트럼 성분들을 나타내고; X*(n+N/2)는 세트(315)의 디지털 스펙트럼 성분들을 나타낸다. 환언하면, 곱셈기(316)는 N/2-1 복소수 값들을 생성하도록 동작하며, 각각은 서브세트(308)로부터의 디지털 스펙트럼 성분과 세트(315)로부터의 대응하는 디지털 스펙트럼 성분의 곱이 된다. 식(2)에서의 합산은 n = 1에서 시작하여 n = 0에서의 DC 스펙트럼 성분을 배제한다. 그 다음, 가산기(318)는 이들 N/2-1 복소수 값을 합산하여 복소수 값 측정치(Z)를 생성한다.
클록 위상 추정기(324)는 복소수 값 측정치(Z)의 인수(argument)(복소 평면 위상)를 결정함으로써 제어 신호(312)를 생성하도록 구성된다. 이미 전술한 바와 같이, 보간기(320) 및 스터핑/드롭 회로(330)는 디지털 전기 신호(162)를 리샘플링하도록 동작하여 디지털 전기 신호(212)를 생성한다. 디지털 전기 신호(212)는 광 신호(148)의 내부 클록과 주파수 및 위상에서 동기화되는 디지털 샘플들을 반송한다는 것을 상기하자.
도 4는 대안적인 실시예에 따라 클록 복원 회로(210)(도 2)로서 사용될 수 있는 클록 복원 회로(400)의 블록도를 도시한다. 클록 복원 회로(300)(도 3)와 유사하게, 클록 복원 회로(400)는 위상 검출기(310)를 이용한다. 그러나, 클록 복원 회로(300)(도 3)와는 달리, 클록 복원 회로(400)는 제어 신호(166)를 생성하도록 구성된다(도 1 및 도 2 참조).
동작 중에, 클록 복원 회로(400)는, ADC(160)가 광 신호(148)의 내부 클록에 실질적으로 고정된 샘플링 레이트 및 위상에서 전기 신호(158)를 샘플링하도록 하는 방식으로 제어 신호(166)를 생성한다(도 1 참조). 보다 구체적으로, 클록 복원 회로(400)는 로우-패스 필터(LPF)(410)를 사용하여 몇몇 푸리에 변환들에 걸쳐 제어 신호(312)를 평균화한다. 로우-패스 필터(410)에 의해 이러한 방식으로 생성된 결과적인 필터링된 신호(412)는 전압 제어 발진기(VCO)(420)에 인가된다. 전압 제어 발진기(420)의 출력은 제어 신호(166)이다.
도 5는 다른 대안적인 실시예에 따라 클록 복원 회로(210)(도 2)로서 사용될 수 있는 클록 복원 회로(500)의 블록도를 도시한다. 클록 복원 회로(500)는 일반적으로 클록 복원 회로(400)와 유사하지만, 또한 (도 3의 클록 복원 회로(300)에서도 사용되는) 보간기(320)를 포함한다. 클록 복원 회로(210)의 이러한 특정 실시예는 신호 클록이 비교적 빠른 변동(fluctuations) 및 비교적 느린 이동(drift) 모두를 겪게 될 때 유용할 수 있다. 이러한 상황에서, 비교적 느린 이동은 제어 신호(166)에 의해 제공된 ADC(160)로의 피드백에 의해 처리되고, 보간기(320)는 상대적으로 빠른 변동을 처리할 수 있다.
도 6은 또 다른 대안적인 실시예에 따라 클록 복원 회로(210)(도 2)로서 사용될 수 있는 클록 복원 회로(600)의 블록도를 도시한다. 클록 복원 회로(600)는 일반적으로 클록 복원 회로(300)(도 3)와 유사하며, 그의 많은 구성 회로들을 재사용한다. 그러나, 클록 복원 회로(600)에 사용되는 위상 검출기의 구조는 클록 복원 회로(300)에 사용되는 위상 검출기(310)의 구조와 다소 다르다.
보다 구체적으로는, 클록 복원 회로(600)에 사용되는 위상 검출기는 디지털 전기 신호(162)에 의해 제공된 실수 값 입력으로부터 DFT 회로(302)에 의해 생성된 디지털 스펙트럼 성분들(303)의 세트의 고유한 대칭에 의존한다. 이러한 고유 대칭은 식(3)으로 표현된다:
Figure pct00004
여기서 X(k)는 일반적으로 k 번째 디지털 스펙트럼 성분(303)을 나타내고; N은 DFT 회로(302)에 의해 생성된 푸리에 변환에서의 디지털 스펙트럼 성분들(303)의 총 개수이고; n = {0, 2, ..., N-1}이다. 식(3)으로 표현된 DFT 대칭을 사용하면, 식(2)는 등가적으로 다음과 같이 쓸 수 있다:
Figure pct00005
식(4)의 분석으로, 복소수 값 측정치(Z)는 서브세트(306)를 사용하지 않고서 서브세트(308)만을 기초로 하여 계산될 수 있다는 것을 알 수 있다. 특히, 식(3) 및 식(4)는, 클록 복원 회로(300)에서 Z의 계산에 사용되고 서브세트(306)을 공액으로써(도 3 참조) 그 안에 생성되는 세트(315)가 서브세트(308)의 간단한 재배열(reordering)에 의해 대안적으로 생성될 수 있다. 따라서, 클록-복원 회로(600)에 있어서 서브세트(306)는 폐기되거나(또는, 전혀 계산되지 않고), 세트(315)를 생성하기 위해 분류기(304)로부터 수신된 서브세트(308)의 카피를 적절하게 재배열하도록 재배열기(610)가 사용된다. 클록 복원 회로(600)에서 신호 프로세싱의 나머지는 클록 복원 회로(300)에서와 동일하다.
도 7은 한 실시예에 따라 2-채널 클록 복원 회로(700)의 블록도를 도시한다. 클록 복원 회로(700)는 예를 들어, 이들 두 채널들에 대응하는 클록들이 명목상 동일한 주파수를 갖지만 서로 일치하지 않거나 또는 충분히 근접한 비-동일 주파수를 갖는 경우, 두 개의 독립 광 채널들에 대한 CDR 프로세싱에서 사용될 수 있다. 상기 두 개의 독립 광 채널들은 WDM 통신 시스템에서 두 개의 상이한 반송 파장들에 대응할 수 있거나, 또는 당업계에 공지된 다른 적절한 광 다중화 기술을 사용하여 셋업될 수 있다. 당업자는 광 수신기(150)(도 1)의 전단(front end)을 수정하여 이를 멀티-채널 광 수신기(도 8 참조)로 변환하는 방법을 이해할 것이다. 멀티-채널 광 수신기의 DSP에서의 클록 복원 회로(700)의 사용은 두 개의 상이한 채널들에 의해 공유될 수 있는 하드웨어의 사용을 통해 DSP 복잡성 및 비용을 감소시키는 경향이 있기 때문에 유익할 수 있다.
클록 복원 회로(700)는 클록 복원 회로(600)(도 6 참조)에 사용되는 회로(602)의 두 개의 인스턴스들(공칭 카피들)을 포함한다. 회로(602)의 이러한 두 개의 인스턴스들은 도 7에서 각각 6021 및 6022로 표시되어 있다. 제 1 광 채널에 대응하는 디지털 신호 샘플들은 디지털 전기 신호(1621)에 의해 클록 복원 회로(700)에 인가된다. 대응하는 동기화된 디지털 전기 신호는 회로(6021)에 의해 생성되고 2121로서 표시된다. 제 2 광 채널에 대응하는 디지털 신호 샘플들은 디지털 전기 신호(1622)에 의해 클록 복원 회로(700)에 인가된다. 대응하는 동기화된 디지털 전기 신호는 회로(6022)에 의해 생성되고 2122로서 표시된다.
클록 복원 회로(700)는, 클록 복원 회로(700)가 복소수 값 디지털 입력 신호(712)에 대해 동작하도록 구성된 DFT 회로(720)를 이용한다는 점에서, 클록 복원 회로들(300, 400, 500, 및 600)(도 3 내지 도 6) 중 어떤 것과도 다르다. 대조적으로, 클록 복원 회로들(300, 400, 500, 및 600) 각각은 실수 값 디지털 입력 신호(162)에 대해 동작하도록 구성된 DFT 회로(302)를 이용한다. 복소수 값 디지털 입력 신호(712)는 두 개의 실수 값 디지털 입력 신호들(1621, 1622)을 식(5)에 기초하여 대응하는 복소수 값 디지털 신호로 변환하는 실수 대 복소수(R/C) 신호 변환기(710)에 의해 클록 복원 회로(700)에서 생성된다:
Figure pct00006
여기서 t는 시간이고; y(t)는 신호(712)에 의해 반송된 복소수 값 디지털 샘플을 나타내고; x1(t)는 신호(1621)에 의해 반송된 실수 값 디지털 샘플을 나타내고; x2(t)는 신호(1622)에 의해 반송된 실수 값 디지털 샘플을 나타낸다. DFT 회로(720)는 DFT 연산을 복소수 값 디지털 샘플들 y(t)의 시퀀스에 적용함으로써, 이를 복소수 값 디지털 신호(722)의 형태로 DFT 회로에 의해 출력되는 복소수 값의 스펙트럼 성분들의 대응하는 시퀀스 {Y(n)}로 변환한다.
DFT 회로(720)에 의해 생성된 복소수 값의 스펙트럼 성분들 Y(n)은 실수 값 디지털 입력 신호(1621)에 대응하는 스펙트럼 성분들 및 실수 값 디지털 입력 신호(1622)에 대응하는 스펙트럼 성분들 모두로부터의 기여를 갖게 된다. 스펙트럼-성분 분리기(SCS) 회로(730)는 복소수 값 디지털 신호(722)에 의해 제공된 복소수 값의 스펙트럼 성분들 Y(n)을 처리하여 이러한 기여들을 구분하고(disentangle) X1(n) 및 X2(n)의 대응하는 값들을 복원한다. 여기서, X1(n)은 디지털 전기 신호(1621)에 대응하는 디지털 스펙트럼 성분들을 나타내고, X2(n)은 디지털 전기 신호(1622)에 대응하는 디지털 스펙트럼 성분들을 나타낸다. 디지털 스펙트럼 성분들 X1(n) 및 X2(n)의 대응하는 세트들이 도 7에서 각각 3031 및 3032로 표시된다. 한 예시적인 실시예에서, SCS 회로(730)에 의해 수행되는 프로세싱은 다음의 등식에 기초한다:
Figure pct00007
회로들(6021 및 6022)은 6을 참조하여 기술된 바와 같이, 세트들(3031 및 3032)을 각각 처리하도록 동작하여 대응하는 동기화된 디지털 전기 신호들(2121 및 2122)을 생성한다.
도 8은 한 실시예에 따라 2-채널 클록 복원 회로(700)(도 7)를 채용할 수 있는 광 수신기(800)의 블록도를 도시한다. 광 수신기(800)는 광 역다중화기(optical de-multiplexer)(DMUX)(810)를 사용하여 다중화된 광 입력 신호(848)를 도 8에서 1481 및 1482로 각각 표시된 그 두 개의 구성 성분들로 역다중화 한다. 다중화된 광 입력 신호(848)를 생성하기 위해 원격 송신기(도 8에 명시적으로 도시되지 않음)에서 사용되는 광 신호 다중화의 유형에 따라, 광 DMUX(810)는 파장 DMUX, 편광 DMUX, 공간 모드 DMUX 등이 될 수 있다. 광 수신기(800)의 제 1 채널(PD(1521), TIA(1561), 및 ADC(1601)를 포함)은 광 신호(1481)를 처리하여 광 수신기(150)(도 1)의 전단과 동일한 방식으로 이를 대응하는 디지털 전기 신호(1621)로 변환한다. 광 수신기(800)의 제 2-채널(PD(1522), TIA(1562), 및 ADC(1602)를 포함)은 유사하게 광 신호(1482)를 처리하여 이를 대응하는 디지털 전기 신호(1622)로 변환한다. 이어서, DSP(864)는 디지털 전기 신호들(1621, 1622)을 처리하여 광 입력 신호(848)로 인코딩된 데이터(802)를 복원한다. 후자의 처리는 특히 2-채널 클록 복원 회로(700)(도 7)를 사용하여 구현된 CDR 프로세싱을 포함한다.
도 1 내지 도 8을 참조하여 상기 개시된 예시적인 실시예에 따라, 장치(예를 들면, 도 1의 100; 도 8의 800)가 제공되며, 상기 장치는: 제 1 광 입력 신호(예를 들면, 도 1, 도 8의 148)를 상기 제 1 광 입력 신호의 광 전력에 비례하는 제 1 전기 신호(예를 들면, 도 1, 도 8의 154)로 변환하도록 구성된 제 1 광 검출기(예를 들면, 도 1, 도 8의 152); 상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스(예를 들면, 도 1, 도 8의 162에 의해 반송됨)를 생성하도록 구성된 제 1 아날로그-디지털 변환기(예를 들면, 도 1, 도 8의 160); 및 디지털 신호 프로세서(예를 들면, 도 1의 164; 도 8의 864)를 포함하고, 상기 디지털 신호 프로세서는: 디지털 스펙트럼 성분들의 제 1 세트(예를 들면, 도 3, 도 6, 도 7의 303)를 생성하기 위해 상기 디지털 전기 샘플들의 제 1 시퀀스에 푸리에-변환 동작(예를 들면, 도 3, 도 6의 302를 사용; 및 도 7의 720을 사용)을 적용하고; 상기 디지털 스펙트럼 성분들의 제 1 세트를 디지털 스펙트럼 성분들의 제 1 서브세트(예를 들면, 도 3, 도 6의 308) 및 제 2 서브세트(예를 들면, 도 3, 도 6의 306)로 분리하고(예를 들면, 도 3, 도 6의 304를 사용); 상기 디지털 스펙트럼 성분들의 제 1 서브세트를 사용하여 제 1 샘플링 위상을 계산하고(예를 들면, 도 3 내지 도 5의 310을 사용; 및 도 6, 도 7의 602를 사용); 상기 제 1 샘플링 위상을 사용하여 상기 제 1 광 입력 신호로 인코딩된 데이터(예를 들면, 도 1, 도 2의 102)를 복원하도록 구성된다.
상기 장치의 일부 실시예들에서, 제 1 광 입력 신호는 펄스-진폭-변조된 광 신호이다.
상기 장치 중 임의의 일부 실시예들에서, 제 1 광 입력 신호는 단일 측파대 광 신호이다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 신호 프로세서는 또한 디지털 스펙트럼 성분들의 제 2 서브세트를 (예를 들면,도 6에 도시된 바와 같이) 폐기하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한: 디지털 스펙트럼 성분들의 제 2 서브세트에 복소 공액 연산(complex-conjugation operation)(예를 들면, 도 3의 314를 사용)을 적용하여 디지털 스펙트럼 성분들의 대응하는 공액 세트(corresponding conjugated set)(예를 들면, 도 3의 315)를 생성하고; 디지털 스펙트럼 성분들의 상기 대응하는 공액 세트를 사용하여 제 1 샘플링 위상을 계산하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한: 상기 제 1 서브세트의 디지털 스펙트럼 성분들을 상기 대응하는 공액 세트의 디지털 스펙트럼 성분들에 곱하여(예를 들면, 도 3의 316을 사용) 대응하는 곱들의 세트를 생성하고; 상기 곱들의 합(예를 들면, 도 3의 Z)을 생성하고(예를 들면, 도 3의 318을 사용); 상기 합의 위상을 사용하여 상기 제 1 샘플링 위상을 계산(예를 들면, 도 3의 324를 사용)하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한: 디지털 스펙트럼 성분들의 대응하는 재배열된 세트(예를 들면, 도 6의 315)를 생성하도록 상기 디지털 스펙트럼 성분들의 제 1 서브세트를 재배열하고(예를 들면, 도 6의 610을 사용); 디지털 스펙트럼 성분들의 상기 대응하는 재배열된 세트를 사용하여 상기 제 1 샘플링 위상을 계산하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한: 상기 제 1 서브세트의 디지털 스펙트럼 성분들을 상기 대응하는 재배열된 세트의 디지털 스펙트럼 성분들에 곱하여(예를 들면, 도 6의 316을 사용) 대응하는 곱들의 세트를 생성하고; 상기 곱들의 합(예를 들면, 도 6의 Z)을 생성하고(예를 들면, 도 6의 318을 사용); 상기 합의 위상을 사용하여 상기 제 1 샘플링 위상을 계산(예를 들면, 도 6의 324를 사용)하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한, 각각 제 1 샘플링 위상에 대응하는 타이밍을 갖는 디지털 전기 샘플들의 대응하는 보간된 시퀀스(예를 들면, 도 2, 도 3, 도 5, 도 6, 도 7의 212에 의해 반송됨)를 생성하기 위해 상기 디지털 전기 샘플들의 제 1 시퀀스를 보간하도록(예를 들면, 도 3, 도 5, 도 6의 320을 사용) 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 제 1 아날로그-디지털 변환기는 또한 (예를 들면, 도 1, 도 2, 도 4, 도 5의 166에 기초하여) 상기 제 1 샘플링 위상을 사용하여 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스를 생성하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한, 제 1 샘플링 위상에 대응하는 타이밍을 각각 갖는 디지털 전기 샘플들의 대응하는 보간된 시퀀스(예를 들면, 도 5의 212에 의해 반송됨)를 생성하기 위해 상기 디지털 전기 샘플들의 제 1 시퀀스를 보간하도록(예를 들면, 도 5의 320을 사용) 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 전기 샘플들의 제 1 시퀀스는 실수 값 샘플들을 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 전기 샘플들의 제 1 시퀀스는 실수 값 샘플들로 이루어진다.
상기 장치 중 임의의 일부 실시예들에서, 상기 장치는 다중화된 광 신호(예를 들면, 도 8의 848)를 광학적으로 역다중화 함으로써 제 1 광 입력 신호 및 제 2 광 입력 신호(예를 들면, 도 8의 1482)를 생성하도록 구성된 광 역다중화기(예를 들면, 도 8의 810)를 더 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 상기 장치는: 제 2 광 입력 신호를 상기 제 2 광 입력 신호의 광 전력에 비례하는 제 2 전기 신호(예를 들면, 도 8의 1542)로 변환하도록 구성된 제 2 광 검출기(예를 들면, 도 8의 1522); 및 상기 제 2 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 2 시퀀스(예를 들면, 도 8의 1622에 의해 반송됨)를 생성하도록 구성된 제 2 아날로그-디지털 변환기(예를 들면, 도 8의 1602)를 더 포함하며, 상기 디지털 신호 프로세서는 또한: 상기 디지털 전기 샘플들의 제 1 시퀀스 및 상기 디지털 전기 샘플들의 제 2 시퀀스를 복소수 값 샘플들의 대응하는 시퀀스(예를 들면, 도 7의 712에 의해 반송됨)로 변환하는 작업으로서(예를 들면, 도 7의 710을 사용), 상기 복소수 값 샘플들의 각각은 실수 부로서의 상기 제 1 시퀀스의 각각의 디지털 전기 샘플 및 허수 부로서의 상기 제 1 시퀀스의 각각의 디지털 전기 샘플을 갖는, 상기 변환하는 작업; 및 복소수 값 샘플들의 상기 대응하는 시퀀스를 사용하여 상기 제 1 샘플링 위상을 계산하는 작업(예를 들면, 도 7의 720, 730, 6021을 사용)을 행하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 상기 디지털 신호 프로세서는 또한: 디지털 스펙트럼 성분들의 복소수 값 스펙트럼 성분들의 세트(예를 들면, 도 7의 722)를 생성하기 위해 복소수 값 샘플들의 상기 대응하는 시퀀스에 푸리에 변환 연산를 적용하는 작업(예를 들면, 도 7의 720을 사용); 상기 복소수 값 스펙트럼 성분들의 세트를 사용하여 디지털 스펙트럼 성분들의 제 1 세트(예를 들면, 도 7의 3031)를 계산하는 작업(예를 들면, 도 7의 730을 사용); 상기 복소수 값 스펙트럼 성분들의 세트를 사용하여 디지털 스펙트럼 성분들의 제 2 세트(예를 들면, 도 7의 3032)를 계산하는 작업(예를 들면, 도 7의 730을 사용)으로서, 디지털 스펙트럼 성분들의 상기 제 2 세트는 디지털 전기 샘플들의 상기 제 2 시퀀스에 대응하는, 상기 계산 작업; 디지털 스펙트럼 성분들의 상기 제 2 세트를 디지털 스펙트럼 성분들의 제 3 서브세트(예를 들면, 도 6의 308) 및 제 4 서브세트(예를 들면, 도 6의 306)로 분리하는 작업(예를 들면, 도 7의 6022); 디지털 스펙트럼 성분들의 제 3 서브세트를 사용하여 제 2 샘플링 위상을 계산하는 작업(예를 들면, 도 7의 6022를 사용); 및 상기 제 2 샘플링 위상을 사용하여 제 2 광 입력 신호로 인코딩된 데이터(예를 들면, 도 8의 802의 부분)를 복원하는 작업을 행하도록 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 전기 샘플들의 제 1 시퀀스 및 디지털 전기 샘플들의 제 2 시퀀스 각각은 실수 값 샘플들을 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 전기 샘플의 제 1 시퀀스 및 디지털 전기 샘플의 제 2 시퀀스 각각은 실수 값 샘플들로 구성된다.
상기 장치 중 임의의 일부 실시예들에서, 광 역다중화기는 반송 파장에 기초하여 다중화된 광 신호를 역다중화하도록 구성된 파장 역다중화기를 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 광 역다중화기는 편광에 기초하여 다중화된 광 신호를 역다중화하도록 구성된 편광 역다중화기를 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 광 역다 중화기는 다중화된 광 신호를 반송하는 멀티모드 모드 섬유의 횡단 도파관 모드들에 기초하여 다중화된 광 신호를 역다중화하도록 구성된 공간 모드 역다중화기를 포함한다.
상기 장치 중 임의의 일부 실시예들에서, 디지털 신호 프로세서는 분산 보상 프로세싱에 의존하지 않고서 제 1 샘플링 위상을 계산하도록 구성된다.
도 1 내지 도 8을 참조하여 상기에서 개시된 다른 실시예들에 따라, 디바이스(예를 들면, 도 1의 150)를 제조하는 방법이 제공되며, 상기 방법은: (i) 디지털 스펙트럼 성분들의 제 1 세트(예를 들면, 도 3, 도 6, 도 7의 303)를 생성하기 위해 디지털 전기 샘플들의 제 1 시퀀스에 푸리에-변환 동작을 적용하고(예를 들면, 도 3, 도 6의 302를 사용; 도 7의 720을 사용); (ii) 상기 디지털 스펙트럼 성분들의 제 1 세트를 디지털 스펙트럼 성분들의 제 1 서브세트(예를 들면, 도 3, 도 6의 308) 및 제 2 서브세트(예를 들면, 도 3, 도 6의 306)로 분리하고(예를 들면, 도 3, 도 6의 304를 사용); (iii) 상기 디지털 스펙트럼 성분들의 제 1 서브세트를 사용하여 제 1 샘플링 위상을 계산하고(예를 들면, 도 3 내지 도 5의 310을 사용하고; 도 6, 도 7의 602를 사용); (iv) 상기 제 1 샘플링 위상을 사용하여 제 1 광 입력 신호(예를 들면, 도 1, 도 8의 148)로 인코딩된 데이터(예를 들면, 도 1, 도 2의 102)를 복원하도록 디지털 신호 프로세서(예를 들면, 도 1의 164; 도 8의 864)를 구성하는 단계를 포함하며, 상기 디바이스는: (A) 상기 제 1 광 입력 신호를 상기 제 1 광 입력 신호의 광 전력에 비례하는 제 1 전기 신호(예를 들면, 도 1, 도 8의 154)로 변환하도록 구성된 제 1 광 검출기(예를 들면, 도 1, 도 8의 152); (B) 상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스(예를 들면, 도 1, 도 8의 162에 의해 반송됨)를 생성하도록 구성된 제 1 아날로그-디지털 변환기(예를 들면, 도 1, 도 8의 160); 및 (C) 디지털 신호 프로세서를 포함한다.
본 개시는 예시적인 실시예들에 대한 참조를 포함하지만, 본 명세서는 제한적인 의미로 해석되도록 의도되지 않는다. 상기 기술된 실시예들은 물론 본 개시의 범위 내에 있는 다른 실시예들에 대한, 본 개시가 속하는 분야의 숙련된 자들에게 명백한 다양한 변형들은 예를 들면, 다음의 청구 범위에서 표현된 바와 같은, 본 개시의 원리 및 범위 내에 놓여있는 것으로 간주된다.
일부 실시예들은 이러한 방법들을 실행하기 위한 방법 및 장치의 형태로 구현될 수 있다. 일부 실시예들은 또한 자기 기록 매체, 광 기록 매체, 고체 상태 메모리, 플로피 디스켓, CD-ROM, 하드 드라이브, 또는 임의의 다른 비-일시적 기계 판독가능 저장 매체와 같은 유형 매체(tangible media)에 기록된 프로그램 코드의 형태로 구현될 수 있으며, 여기서 상기 프로그램 코드가 컴퓨터와 같은 기계에 로딩되어 그에 의해 실행될 때, 상기 기계는 본 특허된 발명(들)을 실행하기 위한 장치가 된다. 일부 실시예들은 또한, 예를 들어 기계에 로딩되거나 및/또는 기계에 의해 실행되는 것을 포함하는 비-일시적 기계 판독가능 저장 매체에 저장된 프로그램 코드의 형태로 구현될 수 있으며, 여기서 프로그램 코드가 컴퓨터 또는 프로세서와 같은 기계에 로딩되어 그에 의해 실행될 때 상기 기계는 본 특허된 발명(들)을 실행하기 위한 장치가 된다. 범용 프로세서에서 실행될 때, 상기 프로그램 코드 세그먼트들은 상기 프로세서와 결합하여 특정 로직 회로와 유사하게 동작하는 고유한 디바이스를 제공한다.
달리 명시적으로 언급되지 않는 한, 각각의 수치적인 값 및 범위는 "약" 또는 "대략"이라는 단어가 그 값 또는 범위에 앞서 있는 것처럼 대략적인 것으로 해석되어야한다.
본 개시의 본질을 설명하기 위해 기술되고 예시된 부품들의 세부 사항, 재료, 및 배열에서의 다양한 변경들이 예를 들어, 다음의 청구 범위에 표현된 바와 같이, 본 개시의 범위를 벗어나지 않고 당업자에 의해 이루어질 수 있음을 또한 이해할 것이다.
다음의 방법 청구항에 있는 구성요소들이 있는 경우 이들은 대응하는 라벨을 갖는 특정 순서로 열거되지만, 청구항 열거가 이들 구성요소들의 일부 또는 전부를 구현하기 위한 특정 순서를 시사하지 않는 한, 이들 구성요소들은 그 특정 순서로 구현되는 것으로 제한되도록 반드시 의도된 것은 아니다.
본 명세서에서 "한 실시예" 또는 "실시예"에 대한 참조는 본 실시예와 관련하여 기술된 특정의 피처, 구조, 또는 특징이 본 개시의 적어도 하나의 실시예에 포함될 수 있다는 것을 의미한다. 본 명세서의 다양한 곳에서 "한 실시예에서" 라는 문구의 표현은 모두 반드시 동일한 실시예를 언급하는 것은 아니며, 또한 다른 실시예들과 반드시 상호 배타적인 별개의 또는 대안적인 실시예들이라는 것을 언급하는 것은 아니다. "구현(implementation)"이라는 용어에도 동일하게 적용된다.
또한, 이러한 설명의 목적을 위해, "결합", "결합하는", "결합된", "접속", "접속하는", 또는 "접속된"이란 용어들은 당해 기술 분야에 공지되어 있거나 둘 이상의 구성요소들 사이에 에너지가 전달되도록 허용되는 나중에 개발된 임의의 방식을 나타내며, 요구되지는 않는다 하더라도 하나 이상의 추가적인 구성요소의 삽입이 고려된다. 반대로, "직접 결합된", "직접 접속된" 등의 용어들은 이러한 추가적인 구성요소가 없음을 의미한다.
상기 기술된 실시예들은 모든 면에서 단지 예시적인 것이며 제한적이지 않은 것으로 간주되어야 한다. 특히, 본 개시의 범위는 본 명세서의 설명 및 도면보다는 첨부된 청구 범위에 의해 지시된다. 청구 범위의 등가의 의미 및 범위 내에 있는 모든 변경들은 그 범위 내에 포함되어야한다.
"프로세서" 및/또는 "컨트롤러"로 분류된 임의의 기능 블록들을 포함하여, 도면에 도시된 다양한 구성요소들의 기능은 적절한 소프트웨어와 연관되어 소프트웨어를 실행할 수 있는 하드웨어뿐만 아니라 전용 하드웨어의 사용을 통해 제공될 수 있다. 프로세서에 의해 제공될 때, 상기 기능들은 단일 전용 프로세서, 단일 공유 프로세서, 또는 그 일부가 공유될 수 있는 복수의 개별 프로세서들에 의해 제공될 수 있다. 또한, "프로세서" 또는 "컨트롤러"라는 용어의 명시적 사용은 소프트웨어를 실행할 수 있는 하드웨어를 배타적으로 지칭하는 것으로 해석되어서는 안 되며, 디지털 신호 프로세서(DSP) 하드웨어, 네트워크 프로세서, 애플리케이션 특정 통합 회로(ASIC), 필드 프로그램가능 게이트 어레이(Field Programmable Gate Array: FPGA), 소프트웨어를 저장하기 위한 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 및 비-휘발성 저장장치를 암묵적으로 포함하고 있고, 이에 대한 제한은 없다. 통상적인 및/또는 주문형의 다른 하드웨어가 또한 포함될 수 있다. 유사하게, 도면에 도시된 어떠한 스위치들도 단지 개념적인 것이다. 이들의 기능은 프로그램 로직의 동작을 통해, 전용 로직을 통해, 프로그램 제어와 전용 로직의 상호작용을 통해, 또는 심지어 수동으로 수행될 수도 있으며, 특정 기술은 문맥으로부터 더 명확하게 이해되는 구현 자에 의해 선택될 수 있다.

Claims (10)

  1. 장치로서:
    제 1 광 입력 신호를 상기 제 1 광 입력 신호의 광 전력에 비례하는 제 1 전기 신호로 변환하도록 구성된 제 1 광 검출기;
    상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 1 시퀀스를 생성하도록 구성된 제 1 아날로그-디지털 변환기; 및
    디지털 신호 프로세서를 포함하며,
    상기 디지털 신호 프로세서는:
    디지털 스펙트럼 성분들의 제 1 세트를 생성하기 위해 상기 디지털 전기 샘플들의 제 1 시퀀스에 푸리에-변환 동작을 적용하고;
    상기 디지털 스펙트럼 성분들의 제 1 세트를 디지털 스펙트럼 성분들의 제 1 서브세트 및 제 2 서브세트로 분리하고;
    상기 디지털 스펙트럼 성분들의 제 1 서브세트를 사용하여 제 1 샘플링 위상을 계산하고;
    상기 제 1 샘플링 위상을 사용하여 상기 제 1 광 입력 신호로 인코딩된 데이터를 복원하도록 구성되는, 장치.
  2. 제 1 항에 있어서,
    상기 제 1 광 입력 신호는 펄스 진폭 변조된 광 신호이며,
    상기 제 1 광 입력 신호는 단일 측파대(single-sideband) 광 신호인, 장치.
  3. 제 1 항에 있어서,
    상기 디지털 신호 프로세서는 또한:
    디지털 스펙트럼 성분들의 대응하는 공액 세트를 생성하도록 상기 디지털 스펙트럼 성분들의 제 2 서브세트에 복소 공액 연산(complex-conjugation operation)을 적용하고;
    디지털 스펙트럼 성분들의 상기 대응하는 공액 세트를 사용하여 상기 제 1 샘플링 위상을 계산하고;
    상기 제 1 서브세트의 디지털 스펙트럼 성분들을 상기 대응하는 공액 세트의 디지털 스펙트럼 성분들에 곱하여 대응하는 곱들의 세트를 생성하고;
    상기 곱들의 합을 생성하고;
    상기 합의 위상을 사용하여 상기 제 1 샘플링 위상을 계산하도록 구성되는, 장치.
  4. 제 1 항에 있어서,
    상기 디지털 신호 프로세서는 또한:
    상기 디지털 스펙트럼 성분들의 제 1 서브세트를 재배열하여(reorder) 디지털 스펙트럼 성분들의 대응하는 재배열된 세트를 생성하고;
    디지털 스펙트럼 성분들의 상기 대응하는 재배열된 세트를 사용하여 상기 제 1 샘플링 위상을 계산하고;
    상기 제 1 서브세트의 디지털 스펙트럼 성분들을 상기 대응하는 재배열된 세트의 디지털 스펙트럼 성분들에 곱하여 대응하는 곱들의 세트를 생성하고;
    상기 곱들의 합을 생성하고;
    상기 합의 위상을 사용하여 상기 제 1 샘플링 위상을 계산하도록 구성되는, 장치.
  5. 제 1 항에 있어서,
    상기 디지털 신호 프로세서는 또한 상기 디지털 전기 샘플들의 제 1 시퀀스를 보간하여 각각이 상기 제 1 샘플링 위상에 대응하는 타이밍을 갖는 디지털 전기 샘플들의 대응하는 보간된 시퀀스를 생성하도록 구성되는, 장치.
  6. 제 1 항에 있어서,
    상기 제 1 아날로그-디지털 변환기는 또한 상기 제 1 샘플링 위상을 사용하여 상기 제 1 전기 신호를 디지털 방식으로 샘플링함으로써 상기 디지털 전기 샘플들의 제 1 시퀀스를 생성하도록 구성되는, 장치.
  7. 제 1 항에 있어서,
    다중화된 광 신호를 광학적으로 역다중화 함으로써 상기 제 1 광 입력 신호 및 제 2 광 입력 신호를 생성하도록 구성된 광 역다중화기(optical de-multiplexer);
    상기 제 2 광 입력 신호를 상기 제 2 광 입력 신호의 광 전력에 비례하는 제 2 전기 신호로 변환하도록 구성된 제 2 광 검출기; 및
    상기 제 2 전기 신호를 디지털 방식으로 샘플링함으로써 디지털 전기 샘플들의 제 2 시퀀스를 생성하도록 구성된 제 2 아날로그-디지털 변환기를 더 포함하며,
    상기 디지털 신호 프로세서는 또한:
    상기 디지털 전기 샘플들의 제 1 시퀀스 및 상기 디지털 전기 샘플들의 제 2 시퀀스를, 각각이 실수 부로서의 상기 제 1 시퀀스의 각각의 디지털 전기 샘플 및 허수 부로서의 상기 제 1 시퀀스의 각각의 디지털 전기 샘플을 갖는 복소수 값 샘플들의 대응하는 시퀀스로 변환하고;
    복소수 값 샘플들의 상기 대응하는 시퀀스를 사용하여 상기 제 1 샘플링 위상을 계산하도록 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 디지털 신호 프로세서는 또한:
    디지털 스펙트럼 성분들의 복소수 값 스펙트럼 성분들의 세트를 생성하기 위해 복소수 값 샘플들의 상기 대응하는 시퀀스에 푸리에 변환 연산을 적용하고;
    상기 복소수 값 스펙트럼 성분들의 세트를 사용하여 디지털 스펙트럼 성분들의 제 1 세트를 계산하고;
    상기 복소수 값 스펙트럼 성분들의 세트를 사용하여 상기 디지털 전기 샘플들의 제 2 시퀀스에 대응하는 디지털 스펙트럼 성분들의 제 2 세트를 계산하고;
    상기 디지털 스펙트럼 성분들의 제 2 세트를 디지털 스펙트럼 성분들의 제 3 서브세트 및 제 4 서브세트로 분리하고;
    상기 디지털 스펙트럼 성분들의 제 3 서브세트를 사용하여 제 2 샘플링 위상을 계산하고;
    상기 제 2 샘플링 위상을 사용하여 상기 제 2 광 입력 신호로 인코딩된 데이터를 복원하도록 구성되는, 장치.
  9. 제 7 항에 있어서,
    상기 디지털 전기 샘플들의 제 1 시퀀스 및 상기 디지털 전기 샘플들의 제 2 시퀀스 각각은 실수 값 샘플들을 포함하는, 장치.
  10. 제 1 항에 있어서,
    상기 디지털 신호 프로세서는 분산 보상 프로세싱에 의존하지 않고서 상기 제 1 샘플링 위상을 계산하도록 구성되는, 장치.
KR1020187025955A 2016-02-08 2017-02-08 광 수신기를 위한 클록 복원 KR20180111962A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/018,019 US9762379B2 (en) 2016-02-08 2016-02-08 Clock recovery for an optical receiver
US15/018,019 2016-02-08
PCT/US2017/016910 WO2017139311A1 (en) 2016-02-08 2017-02-08 Clock recovery for an optical receiver

Publications (1)

Publication Number Publication Date
KR20180111962A true KR20180111962A (ko) 2018-10-11

Family

ID=58098684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025955A KR20180111962A (ko) 2016-02-08 2017-02-08 광 수신기를 위한 클록 복원

Country Status (6)

Country Link
US (1) US9762379B2 (ko)
EP (1) EP3414851B1 (ko)
JP (1) JP2019506090A (ko)
KR (1) KR20180111962A (ko)
CN (1) CN108886406A (ko)
WO (1) WO2017139311A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948311B1 (en) * 2017-01-31 2018-04-17 Finisar Corporation Decision-directed phase detector
US10469176B2 (en) * 2017-07-07 2019-11-05 Inphi Corporation Histogram based optimization for optical modulation
US10505641B2 (en) 2018-04-30 2019-12-10 Nokia Solutions And Networks Oy Clock recovery for band-limited optical channels
EP3675390A1 (en) 2018-12-27 2020-07-01 Nokia Solutions and Networks Oy Monitoring optical power of communication signals using manifestations of polarization-dependent loss at the receiver
DE112020001880T5 (de) * 2019-04-12 2022-04-14 Maxlinear, Inc. Elektrischer duobinärer Empfänger für weiche Informationen für NRZ-Modulationsfaserübertragung
CN112118063B (zh) 2019-06-21 2022-05-24 华为技术有限公司 一种时钟同步装置、光发射器、光接收器及方法
EP3982563A1 (en) 2020-10-08 2022-04-13 Nokia Solutions and Networks Oy Performance monitor for an optical communication system
CN111970222A (zh) * 2020-10-21 2020-11-20 南京信息工程大学 基于码片、模式相干的上行拍频噪声抑制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564866B2 (en) * 2000-07-21 2009-07-21 Broadcom Corporation Methods and systems for digitally processing optical data signals
US6731697B1 (en) * 2000-10-06 2004-05-04 Cadence Desicgn Systems, Inc. Symbol timing recovery method for low resolution multiple amplitude signals
US7623797B2 (en) * 2004-07-14 2009-11-24 Fundacion Tarpuy Compensating impairments of optical channel using adaptive equalization
US7627252B2 (en) * 2005-02-28 2009-12-01 Nortel Networks Limited Clock recovery from an optical signal with dispersion impairments
US20070104492A1 (en) * 2005-11-03 2007-05-10 Ipitek, Inc. System for and method of single slideband modulation for analog optical link
US8655191B2 (en) 2009-06-29 2014-02-18 Alcatel Lucent Symbol timing recovery in polarization division multiplexed coherent optical transmission system
EP2436139B1 (en) * 2009-08-24 2020-02-12 Huawei Technologies Co., Ltd. Clock recovery apparatus
WO2011100867A1 (en) * 2010-02-20 2011-08-25 Huawei Technologies Co., Ltd. Clock phase recovery apparatus
JP5335134B2 (ja) * 2010-04-16 2013-11-06 日本電信電話株式会社 周波数オフセット推定方法および周波数オフセット推定装置
RU2557012C2 (ru) 2011-02-17 2015-07-20 Хуавэй Текнолоджиз Ко., Лтд. Модуль оценивания расфазировки, модуль компенсации расфазировки и когерентный приемник
US8774644B2 (en) 2011-02-28 2014-07-08 Infinera Corporation PMD and chromatic dispersion tolerant clock recovery
EP2648360B1 (en) * 2012-04-03 2014-06-04 Alcatel Lucent Clock recovery method for ultra dense WDM systems
CN103713194B (zh) * 2012-10-08 2016-08-03 富士通株式会社 一种用于时钟恢复的相位检测方法和装置
US9571206B2 (en) * 2014-09-29 2017-02-14 Alcatel-Lucent Usa Inc. Symbol timing and clock recovery for variable-bandwidth optical signals

Also Published As

Publication number Publication date
US20170230167A1 (en) 2017-08-10
JP2019506090A (ja) 2019-02-28
CN108886406A (zh) 2018-11-23
WO2017139311A1 (en) 2017-08-17
EP3414851B1 (en) 2020-07-15
US9762379B2 (en) 2017-09-12
EP3414851A1 (en) 2018-12-19

Similar Documents

Publication Publication Date Title
EP3414851B1 (en) Clock recovery for an optical receiver
JP4516501B2 (ja) Ｄｑｐｓｋ光受信回路
JP4601500B2 (ja) データ受信方法及び装置
US11233575B2 (en) Frequency deviation compensation scheme and frequency deviation compensation method
JP5712935B2 (ja) 波長分散を検出する方法及び装置並びに波長分散を補償する方法及び装置
EP3080943A1 (en) Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers
KR101670293B1 (ko) 초고밀도 ｗｄｍ 시스템들을 위한 클록 복구 방법
EP3932029B1 (en) Clock phase detection using interior spectral components
US11121769B2 (en) Fast estimation of chromatic dispersion
US10505641B2 (en) Clock recovery for band-limited optical channels
Makovejs High-speed optical fibre transmission using advanced modulation formats
US9479252B2 (en) Pre-equalization using phase correction
EP2614603B1 (en) Multi-carrier system and method for use in an optical network
Taylor Coherent detection for optical communications using digital signal processing
JPWO2016038654A1 (ja) 光伝送方法および光伝送システム
Okamoto et al. Simultaneous dense differential phase-shift keying wavelength division multiplexing signal quality observation based on sequential ultrafast field sampling
Taylor Coherent Detection for Fiber Optic Communications Using Digital Signal Processing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right