DE112020001880T5

DE112020001880T5 - Elektrischer duobinärer Empfänger für weiche Informationen für NRZ-Modulationsfaserübertragung

Info

Publication number: DE112020001880T5
Application number: DE112020001880.6T
Authority: DE
Inventors: Rainer Strobel
Original assignee: MaxLinear Inc
Current assignee: MaxLinear Inc
Priority date: 2019-04-12
Filing date: 2020-04-09
Publication date: 2022-04-14
Also published as: US11901954B2; WO2020210423A2; CN113924738A; US20220190931A1; US20240187108A1; WO2020210423A3

Abstract

Eine Empfängerschaltung wird offenbart, die dazu konfiguriert ist, ein optisches Signal zu empfangen. Die Empfängerschaltung umfasst eine Empfangsschaltung, die dazu konfiguriert ist, das optische Signal zu empfangen und das optische Signal von einem duobinären Signalformat auf der Basis von mehreren Entscheidungsschwellenwerten in ein binäres Signal umzuwandeln. Die Empfängerschaltung umfasst auch eine Taktdatenrückgewinnungsschaltung, die dazu konfiguriert ist, das binäre Signal pro Datenperiode zu einem ersten Zeitpunkt auf der Basis einer vorbestimmten Taktdatenrückgewinnungstechnik abzutasten und das binäre Signal pro Datenperiode zu einem zweiten Zeitpunkt, der vom ersten Zeitpunkt versetzt ist, abzutasten, sowie einen Zwischenabtastwert auf der Basis eines Versatzes zum Decodieren einer übertragenen Bitsequenz gemäß weichen Informationen auf der Basis der Abtastwerte zu bestimmen.

Description

VERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht den Vorteil der vorläufigen US-Anmeldung Nr. 62/833 108 , eingereicht am 12. April 2019, mit dem Titel „ELECTRICAL DUOBINARY SOFT INFORMATION RECEIVER FOR NRZ MODULATION FIBER TRANSMISSION“, deren Inhalt hier durch Bezugnahme vollständig mit aufgenommen ist.
GEBIET
Die vorliegende Offenbarung ist auf eine Empfängerschaltung und ein Verfahren, das einer NRZ-Modulationsübertragung und anderen Formen von Datenübertragung über ein Lichtleitfasermedium zugeordnet ist, gerichtet.
HINTERGRUND
Passive optische Netze (PONs), ein Ethernet-PON (EPON), Gigabit-EPON (GEPON), 10G-EPON (XEPON), Gigabit-fähiges PON (GPON), ein PON der nächsten Generation (NG-PON) und viele andere Weiterentwicklungen, die hier im Allgemeinen als „PON“ oder „XGPON“ bezeichnet werden, sind eine Telekommunikationstechnologie, die verwendet wird, um Konnektivität über eine Lichtleitfaser mit dem Endverbraucher zu schaffen. Datenraten in passiven optischen Netzen (PON) nehmen zu, z. B. auf 50 Gbit/s pro Wellenlänge. Paritätsprüfcodes mit niedriger Dichte (LDPC-Codes) werden für eine verbesserte Fehlerkorrekturcodierung eingeführt und LDPC-Codes können weiche Eingaben verarbeiten. Standardempfänger für weiche Entscheidung leiten die weichen Informationen von der Signalamplitude unter Verwendung von Analog/Digital-Umsetzern (ADCs) ab. Die Nachteile sind ein erhöhter Leistungsverbrauch aufgrund des ADC und erhöhte Kosten aufgrund von höheren Linearitätsanforderungen für den Empfänger und die zusätzliche Anforderung für eine Verstärkungssteuerung im Empfänger, damit der ADC in einem nützlichen Bereich arbeitet. Ein anderer Stand der Technik verwendet einen digitalen Empfänger und stellt keine weichen Informationen bereit, was die Decodiererleistung verringern kann. ADCs können für PONs problematisch sein, da niedrige Kosten und ein niedriger Leistungsverbrauch wichtige Anforderungen für die Anwendung sind. Da der ADC selbst einen hohen Leistungsverbrauch aufweist, der sich mit jedem zusätzlichen Bit an Auflösung ungefähr verdoppelt. Ferner sind eine höhere Empfängerlinearität und folglich teurere optische und analoge elektrische Komponenten erforderlich, um von den weichen ADC-Informationen zu profitieren. Je höher die Auflösung ist, desto höher sind die Linearitätsanforderungen. Folglich besteht ein Bedarf, die Kosten der optischen Empfängerkomponenten zu verringern, während der Leistungsverbrauch und die Linearitätsanforderungen gering gehalten werden.
Figurenliste

1 ist ein Blockdiagramm, das ein Beispielanwendergerät (UE) in einem passiven optischen Netz (PON) mit einem Sender und einem elektrischen duobinären (EDB) Empfänger, der in Verbindung mit verschiedenen hier beschriebenen Ausführungsformen verwendbar ist, darstellt.
2 ist ein anderes Blockdiagramm, das ein Beispiel-UE in einem PON mit einem Sender und einem EDB-Empfänger, der in Verbindung mit hier beschriebenen Ausführungsformaspekten verwendbar ist, darstellt.
3 ist ein Beispieldiagramm eines EDB-Empfängers zum Bestimmen einer Wahrscheinlichkeitsdichte für Wahrscheinlichkeitsbitstellen auf der Basis von einem oder mehreren Schwellenwerten in Verbindung mit hier beschriebenen Ausführungsformaspekten.
4 ist ein Beispielempfängersignal und Beispieltakt von weichen Informationen von einem binären Empfänger in Verbindung mit hier beschriebenen Ausführungsformaspekten.
5 ist ein Beispiel von gegenseitigen Informationen für eine Zwei- oder Drei-Bit-CDR für einen EDB-Empfänger in Verbindung mit hier beschriebenen Ausführungsformaspekten.
6 ist eine Beispielkonfiguration einer Einstellung von weichen CDR-Informationen in Verbindung mit hier beschriebenen Ausführungsformaspekten.
7 ist ein Beispiel von gegenseitigen Informationen für eine Zwei- oder Drei-Bit-CDR für einen EDB-Empfänger in Verbindung mit hier beschriebenen Ausführungsformaspekten.
8 ist ein Beispiel einer Schwellenwertoptimierung für einen EDB-Empfänger in Verbindung mit hier beschriebenen Ausführungsformaspekten.
9 ist ein Beispielprozessablauf für einen EDB-Empfänger in Verbindung mit hier beschriebenen Ausführungsformaspekten.
10 stellt ein Beispielnetzdiagramm für eine oder mehrere Ausführungsformen der Offenbarung dar.
11 stellt eine Beispielvorrichtung gemäß den verschiedenen Aspekten der Offenbarung dar.

AUSFÜHRLICHE BESCHREIBUNG
Die vorliegende Offenbarung wird nun mit Bezug auf die beigefügten Zeichnungen beschrieben, wobei durchweg gleiche Bezugszeichen verwendet werden, um auf gleiche Elemente Bezug zu nehmen, und wobei die dargestellten Strukturen und Vorrichtungen nicht notwendigerweise maßstäblich gezeichnet sind. Wie hier verwendet, sollen sich die Begriffe „Komponente“, „System“, „Schnittstelle“ und dergleichen auf eine computerbezogene Entität, Hardware, Software (z. B. in Ausführung) und/oder Firmware beziehen. Eine Komponente kann beispielsweise ein Prozessor (z. B. ein Mikroprozessor, ein Controller oder eine andere Verarbeitungsschaltung oder Verarbeitungsvorrichtung), ein Prozess, der auf einem Prozessor läuft, ein Controller, ein Objekt, ein ausführbares Element, ein Programm, eine Speichervorrichtung, ein Computer, ein Tablet-PC und/oder ein Anwendergerät (z. B. Mobiltelefon usw.) innerhalb einer Verarbeitungsvorrichtung sein. Zur Erläuterung können eine Anwendung, die auf einem Server läuft, und der Server auch eine Komponente sein. Eine oder mehrere Komponenten können sich innerhalb eines Prozesses befinden und eine Komponente kann auf einem Computer lokalisiert sein und/oder zwischen zwei oder mehr Computern verteilt sein. Ein Satz von Elementen oder ein Satz von anderen Komponenten kann hier beschrieben sein, wobei der Begriff „Satz“ als „ein oder mehrere“ interpretiert werden kann.
Die Verwendung des Worts beispielhaft soll Konzepte in einer konkreten Weise darstellen. Wie in dieser Anmeldung verwendet, soll der Begriff „oder“ vielmehr ein inklusives „oder“ als ein exklusives „oder“ bedeuten. Das heißt, wenn nicht anderes angegeben oder aus dem Zusammenhang klar, soll „X verwendet A oder B“ irgendeine der natürlichen inklusiven Permutationen bedeuten. Das heißt, wenn X A verwendet, X B verwendet; oder X sowohl A als auch B verwendet, dann ist „X verwendet A oder B“ unter irgendeinem der vorangehenden Fälle erfüllt. Außerdem sollten die Artikel „ein“ und „eine“, wie in dieser Anmeldung und den beigefügten Ansprüchen verwendet, im Allgemeinen so aufgefasst werden, dass sie „ein oder mehrere“ bedeuten, wenn nicht anders angegeben oder aus dem Zusammenhang klar, dass sie auf eine Singularform gerichtet sind. Ferner sollen in dem Umfang, in dem die Begriffe „einschließlich“, „umfasst“, „aufweisend“, „weist auf“, „mit“ oder Varianten davon in der ausführlichen Beschreibung und den Ansprüchen verwendet werden, solche Begriffe in einer Weise ähnlich zum Begriff „umfassend“ einschließend sein. In Situationen, in denen ein oder mehrere nummerierte Gegenstände erörtert werden (z. B. ein „erstes X“, ein „zweites X“ usw.) können außerdem im Allgemeinen der eine oder die mehreren nummerierten Gegenstände unterschiedlich sein oder sie können gleich sein, obwohl in einigen Situationen der Zusammenhang angeben kann, dass sie unterschiedlich sind oder dass sie gleich sind.
Wie hier verwendet, kann sich der Begriff „Schaltung“ auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, einen Prozessor (gemeinsam genutzt, zweckgebunden oder Gruppe) oder einen zugehörigen Arbeitsspeicher (gemeinsam genutzt, zweckgebunden oder Gruppe), der mit der Schaltung wirksam gekoppelt ist, die ein oder mehrere Software- oder Firmware-Programme ausführt, eine kombinatorische Logikschaltung oder andere geeignete Hardware-Komponenten, die die beschriebene Funktionalität bereitstellen, beziehen, ein Teil davon sein oder diese umfassen. In einigen Ausführungsformen kann die Schaltung in einem oder mehreren Software- oder Firmware-Modulen implementiert werden oder Funktionen, die der Schaltung zugeordnet sind, können durch diese implementiert werden. In einigen Ausführungsformen kann die Schaltung eine Logik umfassen, die zumindest teilweise in Hardware betriebsfähig ist.
In Anbetracht der vorstehend beschriebenen Bedürfnisse für eine verbesserte Fehlerkorrekturcodierung und LDPC-Codes, um weiche Eingaben zu verarbeiten und die Kosten der optischen Empfängerkomponenten zu verringern, können Komponenten mit niedriger Bandbreite zusammen mit einer Differentialvorcodierung am Sender verwendet werden, um eine elektrische duobinäre Modulation (EDB) an einem EDB-Empfänger durchzuführen. Am Empfänger kann ein Demodulator unter Verwendung von zwei Schwellenwerten (anstatt einem, wie für die Modulation ohne Rückkehr auf null (NRZ)) dazu konfiguriert sein, das Signal zu decodieren. Alternativ oder zusätzlich werden Analog/Digital-Umsetzer (ADC) im Empfänger verwendet, um Amplitudeninformationen bereitzustellen, die verwendet werden, um weiche Informationen für den LDPC-Decodierer abzuleiten. Der LDPC-Code, der für die Fehlerkorrektur verwendet wird, ermöglicht weiche (nicht binäre) Eingaben, um die Decodiererschaltungsleistung zu verbessern. Empfänger für weiche Informationen leiten die weichen Informationen von der Signalamplitude ab und verwenden somit normalerweise ADCs. Wenn ADCs in passiven optischen Netzen (PONs) verwendet werden, kann folglich die Auflösung so konfiguriert sein, dass sie niedrig gehalten wird, z. B. 2-3 Bits, um den Leistungsverbrauch und die Linearitätsanforderungen niedrig zu halten.
Mit zunehmenden Datenraten im PON-Netz kann die begrenzte Empfängerbandbreite auch ein anzugehendes Problem sein. Eine Ausführungsform umfasst das Konfigurieren von elektrischen duobinären Empfängern, um die Decodierung eines Signals mit starker Interferenz zwischen Symbolen durch die Verwendung von vielmehr zwei Empfängerschwellenwerten als einem zu ermöglichen.
Diese Offenbarung beschreibt Verfahren, um weiche Informationen von der digitalen Ausgabe eines elektrischen duobinären Empfängers abzuleiten. Durch die begrenzte Empfängerbandbreite können die weichen Informationen, die von der Taktdatenrückgewinnung (CDR) abgeleitet werden, die Wirksamkeit und Effizienz erhöhen. Außerdem oder alternativ können ADCs mit niedriger Auflösung für elektrische duobinäre Empfänger in Ausführungsformen hier konfiguriert werden. Zusätzliche Aspekte und Details der Offenbarung werden nachstehend mit Bezug auf Figuren weiter beschrieben.
1 stellt ein beispielhaftes passives optisches Netz (PON) 100 mit einer Senderschaltung 101 und einer Empfängerschaltung 110 mit Faser- und passiven Splittern gemäß verschiedenen Ausführungsformen hier dar.
Der PON-Sender 101 umfasst einen Vorwärtsfehlerprüfcodierer 102 (z. B. einen Codierer für eine Paritätsprüfung mit niedriger Dichte (LDPC)), der mit einem Differentialvorcodierer 103 für die elektrische duobinäre Modulation gekoppelt ist. Der Differentialvorcodierer 103 ist zum Durchführen der Operation $x_{p}^{t} = x_{p}^{t - 1} \oplus x^{t}$
konfiguriert, wobei $x_{p}^{t}$
eine vorcodierte Bitsequenz zum Zeitpunkt t ist und ⊕ eine XODER-Operation ist. Das vorcodierte Signal kann durch den Lasertreiber 104 und eine Laserdiode 105, die das elektrische Signal in ein optisches Signal umwandelt, für die Übertragung über ein Faser- oder optisches Medium verstärkt werden.
Aufgrund der hohen Dämpfung des PON-Netzes 100 kann ein elektrischer duobinärer Empfänger 110 eine hohe Empfindlichkeit aufweisen, wie durch Lawinenphotodiodenempfänger (APD-Empfänger) 120, gefolgt von einem Transimpedanzverstärker (TIA) 130, der einen Teil der Empfängerschaltung 115 bildet, erreicht. Die APD 120 ist dazu konfiguriert, ein optisches Signal zu empfangen, und wandelt das optische Signal in ein elektrisches Signal für den TIA 130 um, wo das elektrische Signal von der APD 120 verstärkt wird.
Die optischen Komponenten des Empfängers 110, der für das PON 100 verwendet wird, können nicht linear sein, um die Empfindlichkeit zu erreichen, die zum Empfangen von Signalen in einer passiven Splitternetzarchitektur erforderlich ist. Der Empfänger 110 kann als Empfänger ohne Rückkehr auf null (NRZ) oder binärer Empfänger für eine Übertragung mit 50 Gbit/s implementiert werden. Die Empfängerschaltung 115 kann einen Begrenzungsverstärker oder zwei Begrenzungsverstärker 140 und 145 als elektrischen duobinären (EDB) Empfänger, die dem TIA 130 folgen, umfassen. Die Begrenzungsverstärker 140 und 145 können mit einem Exklusiv-ODER-Operator 148 gekoppelt sein, um eine Exklusiv-ODER-Operation mit den binären Signalausgaben durchzuführen, die von den Begrenzungsverstärkern 140 bzw. 145 erzeugt werden.
Die APD 120, der TIA 130 und die Begrenzungsverstärker 140 und 145 können zumindest einen Teil der vom physikalischen Medium abhängigen (PMD) Architektur bilden. Die XODER-Operator-Vorrichtung 148 und die Taktdatenrückgewinnung (CDR) 150 können zumindest einen Teil der Architektur der Anbindung des physikalischen Mediums (PMD) bilden. Die Berechnungskomponente der logarithmischen Wahrscheinlichkeitsverhältnisse (LLR) oder LLR-Schaltung 170 und die Decodiererschaltung 190 können zumindest einen Teil der Architektur der physikalischen Codierungsunterschicht (PBS) bilden.
Mit zunehmenden Datenraten im PON-Netz 100 kann eine begrenzte Empfängerbandbreite angegangen werden. Eine Ausführungsform besteht darin, in diesem Fall elektrische duobinäre Empfänger zu verwenden, die es ermöglichen, ein Signal mit starker Interferenz zwischen Symbolen vielmehr durch die Verwendung von zwei Empfängerschwellenwerten als einem zu decodieren. Die Begrenzungsverstärker 140 und 145 können das elektrische Signal von einer Ausgabe des TIA 130 auf der Basis eines EDB-Formats umwandeln. Weiche Informationen können weiter von einer digitalen Ausgabe der Empfängerschaltung 115 über die Decodiererschaltung 155 eines elektrischen duobinären Empfängers abgeleitet werden. Durch die begrenzte Empfängerbandbreite können die von der CDR 150 abgeleiteten weichen Informationen wirksam sein.
In Reaktion auf die binären Signale, die von beiden Begrenzungsverstärkern 140 und 145 erzeugt werden, werden sie durch eine XODER-Operation am XODER-Operator 148 kombiniert. Aus dem resultierenden binären Signal können der Bittakt und die übertragene Bitsequenz in der CDR-Komponente 150 zurückgewonnen werden, die den Phasenfehler zwischen dem lokalen Takt und der Empfangsbitsequenz ableitet, der verwendet werden soll, um eine Steuerschleife des Phasenregelkreistakts (PLL-Takts) 180 zu aktualisieren.
Die LLR-Schaltung 170 liefert weiche Informationen für Vorwärtsfehlerkorrekturen (FECs) mit weicher Entscheidung von einem oder mehreren binären Empfängern oder Analog/Digital-Umsetzern mit niedriger Auflösung in Kombination mit einem elektrischen duobinären Empfänger, der dazu konfiguriert ist, optische Komponenten mit niedrigerer Bandbreite im Vergleich zu einem herkömmlichen NRZ-Empfänger zu verwenden. Für einen binären Empfänger können weiche Informationen von der Taktdatenrückgewinnungsschaltung 150 unter Verwendung eines überabgetasteten binären Signals abgeleitet werden. Dies ist der Zeitpunkt, zu dem Abtastwerte zwischen den Bitpositionen genommen und ausgewählt werden können, um die gegenseitigen Informationen und folglich die Leistung der FEC-Decodiererschaltung (z. B. einer LDPC-Decodiererschaltung) 190 mit weicher Entscheidung beispielsweise zu verbessern. Weiche Informationen können hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse (LLR) abgeleitet werden und von den entzerrten Empfangssignalamplituden durch die LLR-Schaltung 170 abgeleitet werden. Dann können diese Ausgaben durch die Fehlerkorrekturschaltung 190, beispielsweise als LDPC-Code, weiter verarbeitet werden, um die übertragenen Bitsequenzen zurückzugewinnen.
2 stellt ein Beispiel einer anderen Ausführungsform eines EDB-Empfängers 200 dar, wobei die Empfängerschaltung einen Analog/Digital-Umsetzer (ADC) umfassen kann. Der in 2 dargestellte Empfänger 200 umfasst ähnliche Blöcke wie der Empfänger 100 von 1. Für Empfänger auf der Basis eines Analog/Digital-Umsetzers (ADC) kann das elektrische Signal durch den Block 240 zur automatischen Verstärkungssteuerung (AGC) verstärkt werden und durch den ADC 245 in digital umgewandelt werden. Der ADC 245 kann eine Auflösung von beispielsweise 2 oder 3 Bits umfassen. Wenn ein Empfänger mit ADC 245 mit niedriger Auflösung verwendet wird, oder mit der Empfängerkonfiguration 100 von 1 können Entscheidungsschwellenwerte eingestellt werden, um die gegenseitigen Informationen und folglich die Leistung der weichen Entscheidung durch den Decodierer 190 zu optimieren. Diese Lösung ergibt Leistungsverbesserungen, wenn binäre Empfänger zusammen mit einem FEC mit weicher Entscheidung und einem oder mehreren elektrischen duobinären Empfängern verwendet werden. Die vorgeschlagene Lösung mit ADC-Empfängern kann dieselbe Leistung bei einer niedrigeren Auflösung schaffen und folglich Kosten sowie Leistung durch eine vereinfachte Empfängerkonstruktion sparen.
3 stellt ein Beispiel eines Augendiagramms der EDB-Empfänger gemäß verschiedenen Ausführungsformen hier dar. Das EDB-Empfangssignal 300, wie in 3 dargestellt, weist zwei Augen 302 und 304 auf, und folglich werden zwei Begrenzungsverstärker (z. B. 140 und 145) verwendet, einer für jedes Auge. Die binären Signale beider Begrenzungsverstärker (LAs) 140 und 145 werden durch eine XODER-Operation am XODER-Operator 148 kombiniert. Aus dem resultierenden binären Signal können der Bittakt und die übertragene Bitsequenz über die CDR-Blockschaltung 150 zurückgewonnen werden, die den Phasenfehler zwischen dem lokalen Takt und der Empfangsbitsequenz ableitet, der verwendet werden soll, um die PLL-Taktsteuerschleife 180 zu aktualisieren.
Aus der Ausgabe der CDR 150 liefert der LLR-Berechnungsblock die weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse (LLR). Für ein Empfangssignal y verarbeitet das LLR 170 das LLR, wie definiert als: 11r_y = log(p_xy (x=0,y)) - log(p_xs(x=1,y)); (1)
Wobei p_xs(x,y) die bedingte Wahrscheinlichkeit ist, dass y empfangen wird, wenn x übertragen wird. Auf der Basis der weichen Informationen gewinnt der FEC-Decodierer 190 (z. B. ein LDPC-Decodierer) die übertragene Bitsequenz zurück.
Im Fall des Empfängers 200 mit dem ADC 245, wie in 2 gezeigt, ist ein Analog/Digital-Umsetzer nach dem TIA 130 vorhanden. Der Bittakt wird vom AGC-Ausgangssignal der AGC 240 zurückgewonnen. Aus der ADC-Ausgabe werden die weichen Informationen in der LLR-Schaltung 170 berechnet.
Wenn die in 1 gezeigte Empfängerarchitektur verwendet wird, ist ein binäres Signal verfügbar, um die nicht binären weichen Informationen über den XODER-Operator 148, die CDR-Schaltung 150 und die LLR-Schaltung 170 abzuleiten. Weiche Informationen, die über die LLR-Schaltung 170 ausgegeben werden, können von mehreren aufeinander folgenden Abtastwerten y^t der binären Empfängersignale abgeleitet werden, die in der Taktdatenrückgewinnungsschaltung (CDR-Schaltung) 150 verfügbar sind.
4 stellt weiche Informationen von einem binären Empfänger gemäß verschiedenen Ausführungsformen dar. Der CDR ist dazu konfiguriert, Abtastwerte in der (den) Bitposition(en) t, z. B. y^t-1, y^t, sowie Zwischenabtastwerte 404 (z. B. y^t-1/2) zwischen den Bitpositionen zu nehmen, um den Phasenfehler für die Taktrückgewinnung mit dem PLL 180 abzuleiten. Für die weichen Informationen, die durch den LDPC-Decodierer 190 verwendet werden, kann eine andere Position/Zwischenposition 402 in der Zeit t - Δt mehr Informationen über das Empfangssignal geben. Wie in 6 dargestellt, die kurz mit 4 erörtert wird, ist die Beispieldecodiererschaltung 155 dazu konfiguriert, die weichen Informationen abzuleiten, der CDR-Zustand s ist T aufeinander folgenden Abtastwerten zugeordnet, was s ∈ 0, ... , 2^T-1 mögliche Werte ergibt. Beispielsweise die Werte s = [y^t-1, y^t-Δty^t] . Das Auffinden des optimalen Abtastpunkts Δt kann eine eindimensionale Suche sein, die in der Empfänger-CDR durchgeführt werden kann.
5 stellt gegenseitige Informationen 500 für eine 3-Bit-CDR für einen 50G-EDB (z. B. 50Gbit/s-Übertragung durch den EDB-Empfänger 100 oder 200) gemäß Ausführungsformen dar. Die resultierenden Kurven 500 sind für mögliche Werte von Δt zwischen Zwei-BitPositionen von null und eins, die zeigen, dass für die Eingangsbitfehlerrate von ungefähr 10^-2 der Abtastpunkt von Δt = 0,15 die höchste theoretische Kapazität ergibt. Die CDR-Kurve 504 erreicht beispielsweise ein Maximum bei t - Δt = 0,85 auf der Basis der binären Ausgabe 502, die die weichen Informationen mit einer Zwei-Bit-Auflösung ableitet.
Mit Bezug auf 6 ist die Einstellung der weichen CDR-Informationen mit Zwischenwerten gemäß Ausführungsformen hier dargestellt. Um die optimierten weichen CDR-Informationen zu implementieren, wird eine Einstellung des Abtastpunkts von Zwischenabtastwerten, die verwendet werden, um die weichen Informationen abzuleiten, in einer Ausführungsform verwendet. Im LLR-Block 170 wird das Eingangssignal 11 für den FEC-Decodierer aus dem CDR-Zustand s erzeugt. Die LLR-Werte sind definiert als: 11r_s=log (p_xs (x=0, s) ) -log (p_xs (x=1, s) ) ; (2), wobei die bedingten Wahrscheinlichkeiten p_xs(x,s) für den zu empfangenden Zustand, wenn x=0 oder x=1 übertragen werden, vom Zählen der Wahrscheinlichkeiten an einer bekannten Sequenz im Sendesignal abgeleitet werden. Mit der Kenntnis der Wahrscheinlichkeiten p_xs(x,s) können die gegenseitigen Informationen des Signals I(x,s) wie folgt berechnet werden: $Ι (x, s) = \sum x \in 0,1 \sum s \in 0, \dots 2^{T} - 1 P_{xs} (x, s) {log}_{2} (\frac{P_{x s} (X, S)}{p_{x} (x) p_{s} (s)}); (3)$
und der Abtastpunkt Δt wird in die Position von maximalen gegenseitigen Informationen gemäß dem Blockdiagramm von Fig. Fehler! Referenzquelle nicht gefunden, bewegt. Sobald er identifiziert ist, wird dieser zusätzliche Abtastpunktzeitpunkt verwendet, um den zusätzlichen Abtastwert in der CDR-Schaltung zu sammeln.
Wenn eine Analog/Digital-Umsetzung im Empfänger 200 verwendet wird, wie in 2 gezeigt, kann die Auflösung des ADC 245 (z. B. 2 bis 3 Bits) ein wichtiger Konstruktionsparameter sein. Als Faustregel kann jedes zusätzliche Bit an Auflösung den Leistungsverbrauch verdoppeln, was bei den Abtastraten, die für ein PON erforderlich sind, sehr kritisch ist. Die Entscheidungsschwellenwerte des ADC 245 liegen gewöhnlich in gleichem Abstand und der Abstand zwischen diesen wird ausreichend klein gewählt. Für einen ADC 245 mit niedriger Auflösung, wobei die weichen Informationen von der ADC-Ausgabe direkt abgeleitet werden, kann jedoch der ADC 245 mit mehreren Entscheidungsschwellenwerten in ungleichem Abstand konfiguriert sein, wobei es ein Vorteil sein kann, dass die Entscheidungsschwellenwerte in ungleichem Abstand (ungleichen Abständen) liegen.
7 stellt gegenseitige Informationen 700 für eine 3-Bit-CDR und einen ADC-Empfänger für weiche Informationen für einen 50G-EDB-Empfänger (z. B. 50 Gbit/s-Übertragung durch den EDB-Empfänger) gemäß Ausführungsformen dar. Die Kurven 700 demonstrieren, dass für einen Abtastwert mit 50 Gbits es schwierig sein kann, ADCs mit vielen Bits (z. B. sechs, sieben, acht Bits) zu verwenden, da sie viel Leistung verbrauchen und sehr teure Vorrichtungen sind. Folglich kann der Fokus auf den Ausführungsformen hier auf nur einigen Amplitudenpegeln wie nur zwei oder drei Bits oder mindestens mehr als einem Bit als Auflösung des ADC 215 als geringste Menge liegen, um ihn zum Abtasten zu konfigurieren. Wie dargestellt, kann mit nur einem Zwei- oder Drei-Bit-ADC eine Konfiguration implementiert werden, bei der der Zwischenbereich durch einen Positionsschwellenwert zwischen jedem von vier oder acht Pegeln eingestellt werden kann. Die Kurven 700 stellen Übertragungsinformationen dar, wobei Kurven 702 für das binäre Signal (y) und 704 für die weichen CDR-Informationen optimal sein können und jenen Kurven 500 von 5 entsprechen können. Die Kurve 706 demonstriert eine Kurve für einen Zwei-Bit-ADC und die Kurve 708 ist die mit Zwischenabtastwerten optimierte Kurve. Ebenso demonstriert die Kurve 710 eine Kurve für einen Drei-Bit-ADC und die Kurve 712 dieselbe optimierte Kurve. Die Kurve 714 demonstriert einen Grenzschwellenwert.
Die resultierenden Kurven 700 der Schwellenwertoptimierung für EDB sind in 8 in einer ADC-Schwellenwertoptimierung für einen 3-Bit-ADC am EDB-Signal gezeigt. Die Kurven 800 demonstrieren, dass es viel effizienter ist, die Entscheidungsschwellenwerte um die zwei Übertragungsregionen zwischen einer Wahrscheinlichkeitsdichte für übertragene Null und für übertragene Eins als gleichmäßig verteilte Schwellenwerte zu haben. Hier können die Zwischenschwellenwerte 806 auf der Basis der Delta-t-Variable als Versatz für Zwischenabtastwertpositionen demonstriert und optimiert werden. Die Vorgabeschwellenwerte sind durch gestrichelte vertikale Linien in einer negativen und positiven Region zu sehen. Die Kurve für eine Eins-Region ist 802, während die Kurve für Null bei 804 ist. Im Allgemeinen können mit dem ADC 245 mehr Informationen von dem übertragenen Bit als mit einem Zwei-Bit-ADC erhalten werden, wobei die Abstände zwischen den Amplitudenpositionen gleich der Schwellenwertlinie sein können und mit mehr Abtastwerten optimiert werden können, so dass der Schwellenwert der beste bis zu diesem 0,9 ist, was ebenso zu einem Drei-Bit-Acht-Pegel-ADC ähnlich sein kann.
An sich schaffen die Kurven 800 ein Beispiel dessen, wie die optimalen Schwellenwerte aussehen, wobei ansonsten die Schwellenwerte gleich beabstandet wären wie bei den gestrichelten Linien, die nicht nummeriert sind, und es ist das, was der ADC tut, wenn er einen gleichen Abstand aufweist (z. B. bei minus drei, minus eins und drei plus eins und ähnlichen zugeordneten Pegeln). Wenn eine Optimierung durchgeführt wird, um die bestmöglichen Pegel zu geben, stellt es sich heraus, dass beispielsweise mehr Schwellenwerte in dieser Übergangsregion, wo das Auge 302, 304 von 3 offen ist, und keine Schwellenwerte in den Regionen, wo es geschlossen ist und schwieriger festzustellen ist, vorhanden sein könnten. Die optimalen Abtastpunkte kommen folglich näher zueinander in der Mitte der Bereiche des offenen Auges 302 und 304 mit Divisionsschwellenwerten/dividierten Schwellenwerten. Diese sind relevante Punkte, wo die Schritte zwischen den Pegeln des ADC wären, im Gegensatz zu gleich beabstandet, würde er in die beiden Augen gehen, und mit dieser Zwischenabtastwertschwellenwerteinstellung mit Delta t, beispielsweise selbst mit Zwei- oder Drei-Bit-ADCs, kann eine ziemlich gute Qualität der weichen Informationen erhalten werden, ohne mehr Bits zu verwenden.
Andere Ausführungsformen umfassen, wie ein oder mehrere ausreichende Schwellenwerte durch Einstellung unter Verwendung einer Kenntnis der Wahrscheinlichkeitsidentitätsfunktion so für eine übertragene Eins und Null zu erhalten sind, die die Kurven 802, 804 sind, wobei für 802 eine Null übertragen wird und für 804 eine Eins übertragen wird. Mit diesen Informationen kann ein am Ende durchgeführter Gradientenschritt die optimale Schwellenwertposition zur Anordnung im ADC geben.
In einer Ausführungsform können die optimalen Entscheidungsschwellenwerte durch zwei ADCs mit halber Auflösung und gleichmäßig verteilten Schwellenwerten mit Betrieb an zwei Übergangsregionen angenähert werden.
Die Informationen des abgetasteten ADC-Ausgangssignals können gegeben sein durch: $I (x,y) = {\sum x \in I I}_{x} \in I I_{x} p_{x y} (x, y) l o g_{2} (\frac{P_{x y} (x, y)}{p_{x} (x) p_{y} (y)});$
mit der gemeinsamen Wahrscheinlichkeit p_xy(x,y) für übertragenes x und y und der Wahrscheinlichkeit p_x(x) für übertragenes x und p_y(y)=p_xy(0,y)+p_xy(0,y) für empfangenes y. Mit der Kenntnis der Wahrscheinlichkeitsdichtefunktionen (PDF) f_xy(x,y) und der entsprechenden kumulativen Dichtefunktion (CDF) F_xy(x,y) für die Empfangsamplitude y und übertragenes Bit x und F_y(y)=F_xy(0,y)+F_xy(1,y) können die optimalen Schwellenwerte durch ein Gradientenverfahren gefunden werden.
Hierdurch sind die Schwellenwerte y_th,i, wobei für einen 3-Bit-ADC 8 verschiedene Pegel vorhanden sind und folglich 7 Schwellenwerte y_th,1, ..., y_th,7 vorhanden sind.
Die Schwellenwertaktualisierung kann wie folgt dargestellt werden : $y \frac{t + 1}{t h, i} = y \frac{t}{t h, i} + \frac{\partial Ι (x, y)}{\partial y_{t h, i}}$
mit einer Schrittweite α, und der Gradient ist gegeben durch: $\begin{array}{l} \frac{\partial I (x, y)}{\partial y_{t h, i}} = \\ \sum_{x \in 0,1} ƒ_{_{x, y}} (x, y_{t h, i}) l o g (\frac{F_{x y (x, y_{t h, i - 1}) - F_{x y} (x, y_{t h, i})}}{F_{y} (y_{t h, i - 1}) - F_{y} (y_{t h, i})}) - ƒ_{x y} (x, y_{t h, i}) l o g (\frac{F_{x y} (x, y_{t h i, i}_{+ 1}) - F_{x y} (x, y_{t h, i})}{F_{y} (y_{t h, i + 1}) - F_{y} (y_{t h, i})}) \end{array}$
Hierdurch gilt F_xy (x, y_th,i) =0 für i=0 und F_xy (x,y_th,i) =1 für i=2^ADC-Bits. Die PDF und die CDF der Empfangssignalamplitude f_xy(x,y) und F_xy(x,y) können in einer Trainingsphase auf der Basis eines bekannten Signals unter Verwendung des ADC mit einer anfänglichen Einstellung mit gleichmäßig verteilten Schwellenwerten gemessen werden.
In einem Beispiel von irgendeiner der Ausführungsformen hier ein binärer Empfänger für NRZ-modulierte Signale mit einem begrenzten Band (elektrisch duobinär) unter Verwendung von zwei Empfängerentscheidungsschwellenwerten oder ein Standard-NRZ-Empfänger unter Verwendung eines Empfängerentscheidungsschwellenwerts, wobei weiche Informationen für einen FEC-Decodierer für weiche Informationen vom Taktdatenrückgewinnungsblock bereitgestellt werden, unter Verwendung von mehreren aufeinander folgenden Abtastwerten in den Bitpositionen y^t, y^t-1, y^t-2, ... sowie in Positionen zwischen den Bits y^t-Δt, y^t-1-Δt, ... Die Abtastposition der Zwischenabtastwerte t-Δt wird gesteuert, um die weichen Informationen zu verbessern. Ein Empfänger mit Analog/Digital-Umsetzung für NRZ-modulierte Signale mit einem bandbegrenzten (elektrischen duobinären) Empfänger oder einem Standard-NRZ-Empfänger kann verwendet werden, wobei die ADC-Entscheidungsschwellenwerte eingestellt werden, um gegenseitige Informationen zu verbessern und folglich die Effizienz des folgenden FEC-Decodierers zu verbessern.
Mit Bezug auf 9 gibt es einen Beispielprozessablauf für einen EDB-Empfänger gemäß Aspekten hier. Der Prozessablauf 900 kann bei 902 für eine elektrische duobinäre Empfängerschaltung einleiten, die über eine Photodiode ein optisches Signal empfängt. Bei 904 umfasst der Prozessablauf das Umwandeln des optischen Signals in ein elektrisches Signal über die Photodiode. Bei 906 umfasst der Prozessablauf das Umwandeln des elektrischen Signals in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten. Bei 908 umfasst der Prozessablauf das Bestimmen von mehreren Abtastwerten auf der Basis einer bedingten Wahrscheinlichkeit, dass die empfangenen Abtastwerte ein Eins-Bit oder ein Null-Bit sind, und mindestens eines zusätzlichen Zwischenabtastwerts auf der Basis eines Versatzes über eine Taktdatenrückgewinnungsschaltung. Bei 910 umfasst der Prozessablauf das Erzeugen von weichen Informationen auf der Basis der mehreren Abtastwerte, um eine übertragene Bitsequenz zu decodieren.
In anderen Ausführungsformen kann der Prozessablauf 900 das Ausgeben eines ersten digitalen Signals mit einem digitalen hohen Wert, wenn das elektrische Signal einen ersten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen ersten Begrenzungsverstärker sowie das Ausgeben eines zweiten digitalen Signals mit dem digitalen hohen Wert, wenn das elektrische Signal einen zweiten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen zweiten Begrenzungsverstärker umfassen. Der erste Entscheidungsschwellenwert und der zweite Entscheidungsschwellenwert können unterschiedlich und ungleich voneinander beabstandet sein. Die Abtastwerte können als aufeinander folgende Abtastwerte erzeugt werden. Der Versatz kann als optimaler Abtastwertversatz ausgewählt werden, um den mindestens einen Zwischenabtastwert zu bestimmen. Eine Wahrscheinlichkeit einer Bitposition kann auf der Basis der aufeinander folgenden Abtastwerte und des mindestens einen Zwischenabtastwerts bestimmt werden, wobei eine Anzahl von Bitpositionen zwei oder drei umfasst. Die mehreren Entscheidungsschwellenwerte können auf der Basis eines Gradienten bestimmt werden.
Gemäß bestimmten Ausführungsformen ist mit Bezug auf 10 ein Telekommunikationsnetz 1000 gezeigt, das einen Breitbandinternetzugang und/oder andere Formen eines Kommunikationsnetzzugangs auf Paketbasis für Teilnehmer über ein passives optisches Punkt-zu-Mehrpunkt-Netz (PON) schafft. In einer Beispielausführungsform kann das Netz 1000 ein Kabelnetz einer Daten-über-Kabeldienst-Schnittstellenspezifikation (DOCSIS) sein, das einen Teilnehmerzugang zum Internet 1009 und, falls erwünscht, einen anderen Dienstzugang schafft, wie z. B. ein öffentliches Telefonnetz 1008 unter Verwendung eines Kabelmodemanschlusssystems (CMTS) 1002 und von Teilnehmer-DOCSIS-Kabelmodems 1015 (nur 1 ist der Einfachheit halber gezeigt) über ein passives optisches Netz mit 10 Gb (XGPON) 1012. XGPON umfasst, da es ein passives optisches Netz ist, einen optischen Leitungsanschluss (OLT) und ein optisches Verteilungsnetz (ODN) und mehrere optische Netzeinheiten (ONUs), obwohl in 10 nur ein einziger Endpunkt gezeigt ist.
In diesem Beispiel ist ein Netzanbieter HUB oder eine Kopfstelle 1010 mit dem DOCSIS-Kabelmodemanschlusssystem (CMTS) 1002 mit einem IP-Netz 1009 und PSTN 1008 über einen Router oder Switch 1006 an seiner Netzdienstschnittstelle (NSI) kommunikativ gekoppelt und mit dem XGPON 1012 an der CMTS-Stromabwärts/Stromaufwärts-HF-Schnittstelle kommunikativ gekoppelt.
Die Kopfstelle 1010 kann den (die) relevanten Server oder einen Portzugang zu dem (den) Server(n) umfassen, was die Betriebsunterstützungssystemschnittstellen (OSS-Schnittstellen) 1004 bereitstellt, die CMTS 1002 unterstützen.
Betriebsunterstützungssystemschnittstellen 1004 sind die Netzelementmanagementschichtschnittstellen zwischen den Netzelementen und den OSSs hoher Ebene, die die Basisgeschäftsprozesse unterstützen, die für den CMTS-Betrieb erforderlich sind. Beispielsweise OSS DNS, DHCP, SMTP, Systemanmeldung, Zeitsteuerserver und TFTP.
Wie im Netz 1000 gezeigt, schlagen Ausführungsformen der vorliegenden Erfindung eine Kombination eines XGPON-Systems mit einem DOCSIS-System in einem Entwurf vor, um eine höchste Wiederverwendung einer existierenden Ausrüstung und von Software von beiden Seiten im Vergleich zu DPoE in vorherigen EPONs zu ermöglichen. In den verschiedenen Ausführungsformen der vorliegenden Erfindung kann das DOCSIS-CMTS 1002 effizient mehrere Teilnehmer eines Kabelmodems (CM) 1015 mit schnellem Internet mit hoher Bandbreite über das ODN von XGPON 1012 versehen, indem dem XGPON signalisiert wird, seine Steuerung zu ändern, um DOCSIS als Managementschicht des XGPON 1012 zu verwenden, entweder ausschließlich für DOCSIS-Modems 1015 oder gemeinsam existierend mit anderen XGPON-Normen, die verschiedene optische Netzeinheiten (ONUs) managen, die andere Endanwenderanwendungen unterstützen, was eine viel weniger belastende Entfaltung von neuen PONs ermöglicht.
Als eine Beispielausführungsform signalisiert ein mit DOCSIS kompatibler Kabelnetz-Sender/Empfänger, z. B. DOCSIS-CMTS 1002, oder möglicherweise CM 1015, einem entsprechenden verbundenen Sender/Empfänger, z. B. dem OLT oder einer der ONUs, im XGPON 1012, in einer Weise, dass das DOCSIS-Kabelnetz die Steuerung der oberen Managementebenenprozesse des optischen Netzes übernimmt, was XGPON in der Steuerung von PHY-Schicht-Protokollen belässt. In bestimmten Ausführungsformen wird im Gegensatz zu Initialisierungsprozeduren das XGPON auf Protokolle der Schicht 1, einschließlich der vom physikalischen Medium abhängigen Unterschicht (PMD) und der Übertragungskonvergenzunterschichten (TC-Unterschichten), begrenzt. DOCSIS steuert die Schicht 2 und höhere Protokolle, d. h. von der unteren Datenverbindungsschicht 2 - Medienzugriffssteuerunterschicht (MAC-Unterschicht) und höher, DOCSIS managt IP-Datenflüsse durch das optische Netz über den Grenzen der XGPON-TC-Schicht. In dieser Weise managt eine einfache Unterteilung zwischen der DOCSIS-MAC-Schicht und den XGPON-PHY-Schichten Datenflüsse durch das XGPON anstatt zu versuchen, Managementaufgaben zwischen beiden Standardprotokollen aufzuteilen, wie vorher bei DPoE-DOCSIS/EPON-Managementversuchen versucht.
Um einen weiteren Zusammenhang für verschiedene Aspekte des offenbarten Gegenstandes zu schaffen, stellt 11 ein Blockdiagramm einer Ausführungsform einer Vorrichtung 1100 (z. B. Kabelmodem oder Gateway usw.) in Bezug auf den Zugang eines Netzes (z. B. Basisstation, drahtloser Zugangspunkt, Femtozellenzugangspunkt und so weiter) dar, die Merkmale oder Aspekte der offenbarten Aspekte ermöglichen und/oder nutzen kann.
Die Vorrichtung 1100 kann mit einem oder mehreren Aspekten (z. B. der Kernkomponente, der PON-Komponente oder den Netzkomponenten hier) von passiven optischen Netzen, die hier gemäß verschiedenen Aspekten beschrieben sind, verwendet werden. Die EDB-Anwendervorrichtung 1100 umfasst beispielsweise einen digitalen Basisbandprozessor 1102, der mit einem Datenspeicher oder Arbeitsspeicher 1103 und einem Frontend 1104 (z. B. einem HF-Frontend, einem akustischen Frontend oder einem anderen ähnlichen Frontend) gekoppelt sein kann. Die Vorrichtung 1100 umfasst ferner einen oder mehrere Eingabe/Ausgabe-Ports 1107, die dazu konfiguriert sind, Signale zu und von einer oder mehreren Vorrichtungen wie z. B. Zugangspunkten, Zugangsendgeräten, drahtlosen Ports, Routern und so weiter zu empfangen und zu senden, die innerhalb eines Funkzugangsnetzes oder anderen Kommunikationsnetzes arbeiten können, das über eine Netzvorrichtung (nicht gezeigt) erzeugt wird.
Die Vorrichtung 1100 kann eine Hochfrequenzvorrichtung (HF-Vorrichtung) für die Kommunikation von HF-Signalen, eine akustische Vorrichtung für die Kommunikation von akustischen Signalen oder irgendeine andere Signalkommunikationsvorrichtung wie z. B. ein Computer, ein persönlicher digitaler Assistent, ein Mobiltelefon oder Smartphone, ein Tablet-PC, ein Modem, ein Notebook, ein Router, ein Switch, ein Zwischenverstärker, ein PC, eine Netzvorrichtung, eine Basisstation oder eine ähnliche Vorrichtung sein, die arbeiten kann, um mit einem Netz oder einer anderen Vorrichtung gemäß einem oder mehreren verschiedenen Kommunikationsprotokollen oder einer oder mehreren verschiedenen Kommunikationsnormen zu kommunizieren.
Das Frontend 1104 kann eine Kommunikationsplattform umfassen, die elektronische Komponenten und eine zugehörige Schaltung umfasst, die eine Verarbeitung, Bearbeitung oder Formung der empfangenen oder gesendeten Signale über einen oder mehrere Empfänger oder Sender (z. B. Sender/Empfänger) 1108, eine Mux/Demux-Komponente 1112 und eine Mod/Demod-Komponente 1114 schafft. Das Frontend 1104 ist mit dem digitalen Basisbandprozessor 1102 und dem Satz von Eingabe/Ausgabe-Ports 1107 gekoppelt. Das Frontend 1104 kann dazu konfiguriert sein, die hier beschriebenen Remodulationstechniken durchzuführen, um den Frequenzbereich der Vorrichtung 1100 zu erweitern. In einem Aspekt kann die Anwendergerätevorrichtung 1100 ein Phasenregelkreissystem 1110 umfassen.
Der Prozessor 1102 kann eine Funktionalität zumindest teilweise im Wesentlichen irgendeiner elektronischen Komponente innerhalb der mobilen Kommunikationsvorrichtung 1100 gemäß Aspekten der Offenbarung verleihen. Als Beispiel kann der Prozessor 1102 dazu konfiguriert sein, zumindest teilweise ausführbare Befehle auszuführen, die bewirken, dass das Frontend Signale auf ausgewählte Frequenzen remoduliert. Der Prozessor 1102 ist funktional und/oder kommunikativ mit dem Arbeitsspeicher 1103 gekoppelt (z. B. durch einen Arbeitsspeicherbus), um Informationen zu speichern oder abzurufen, die erforderlich sind, um die Funktionalität zu betreiben und zumindest teilweise der Kommunikationsplattform oder dem Frontend 1104, dem Phasenregelkreissystem 1110 und im Wesentlichen beliebigen anderen Betriebsaspekten des Phasenregelkreissystems 1110 zu verleihen. Das Phasenregelkreissystem 1110 umfasst mindestens einen Oszillator (z. B. einen VCO, DCO oder dergleichen), der über eine Kernspannung, einen groben Abstimmwert, ein Signal, ein Wort oder einen Auswahlprozess kalibriert werden kann.
Der Prozessor 1102 kann arbeiten, um zu ermöglichen, dass die mobile Kommunikationsvorrichtung 1100 Daten (z. B. Symbole, Bits oder Chips) zum Multiplexen/Demultiplexen mit der Mux/Demux-Komponente 1112 oder zur Modulation/Demodulation über die Mod/Demod-Komponente 1114 verarbeitet, wie z. B. Implementieren von direkten und inversen schnellen Fourier-Transformationen, Auswahl von Modulationsraten, Auswahl von Datenpaketformaten, Zeiten zwischen Paketen usw. Der Arbeitsspeicher 1103 kann Datenstrukturen (z. B. Metadaten), (eine) Codestruktur(en) (z. B. Module, Objekte, Klassen, Prozeduren oder dergleichen) oder Befehle, Netz- oder Vorrichtungsinformationen wie z. B. Richtlinien und Spezifikationen, Anbindungsprotokolle, Codesequenzen zum Verwürfeln, Ausbreiten und zur Vorübertragung (z. B. Referenzsignalübertragung), Frequenzversätze, Zellen-IDs und andere Daten zum Detektieren und Identifizieren von verschiedenen Charakteristiken in Bezug auf HF-Eingangssignale, eine Leistungsausgabe oder andere Signalkomponenten während der Leistungserzeugung speichern.
Wie in der vorliegenden Patentbeschreibung verwendet, kann sich der Begriff „Prozessor“ auf im Wesentlichen irgendeine Rechenverarbeitungseinheit oder Rechenverarbeitungsvorrichtung beziehen, einschließlich, jedoch nicht begrenzt auf Einzelkernprozessoren; Einzelprozessoren mit Software-Multithread-Ausführungsfähigkeit; Mehrkernprozessoren; Mehrkernprozessoren mit Software-Multithread-Ausführungsfähigkeit; Mehrkernprozessoren mit Hardware-Multithread-Technologie; parallele Plattformen; und parallele Plattformen mit verteiltem gemeinsam genutztem Arbeitsspeicher. Außerdem kann sich ein Prozessor auf eine integrierte Schaltung, eine anwendungsspezifische integrierte Schaltung, einen Digitalsignalprozessor, ein anwenderprogrammierbares Verknüpfungsfeld, einen programmierbaren Logik-Controller, eine komplexe programmierbare Logikvorrichtung, eine diskrete Gatter- oder Transistorlogik, diskrete Hardware-Komponenten oder irgendeine Kombination davon beziehen, die dazu ausgelegt ist, die hier beschriebenen Funktionen und/oder Prozesse durchzuführen. Prozessoren können Nanomaßstabsarchitekturen nutzen, wie z. B., jedoch nicht begrenzt auf Transistoren auf molekularer und Quantenpunktbasis, Schalter und Gatter, um die Raumnutzung zu optimieren oder die Leistung von mobilen Vorrichtungen zu verbessern. Ein Prozessor kann auch als Kombination von Rechenverarbeitungseinheiten implementiert werden.
Beispiele (Ausführungsformen) können einen Gegenstand wie z. B. ein Verfahren, ein Mittel zum Durchführen von Handlungen oder Blöcken des Verfahrens, mindestens ein maschinenlesbares Medium mit Befehlen, die, wenn sie durch eine Maschine (z. B. einen Prozessor mit einem Arbeitsspeicher, eine anwendungsspezifische integrierte Schaltung (ASIC), ein anwenderprogrammierbares Verknüpfungsfeld (FPGA) oder dergleichen) durchgeführt werden, bewirken, dass die Maschine Handlungen des Verfahrens oder einer Vorrichtung oder eines Systems für die gleichzeitige Kommunikation unter Verwendung von mehreren Kommunikationstechnologien gemäß hier beschriebenen Ausführungsformen und Beispielen durchführt, umfassen.
In einem ersten Satz von Beispielen gilt:

Ein Beispiel 1 ist eine Empfängerschaltung, die dazu konfiguriert ist, ein optisches Signal zu empfangen, und umfasst eine Frontend-Empfangsschaltung, die dazu konfiguriert ist, das optische Signal zu empfangen, und das optische Signal von einem duobinären Signalformat in ein binäres Signal umzuwandeln. Die Empfängerschaltung umfasst auch eine Taktdatenrückgewinnungsschaltung, die dazu konfiguriert ist, das binäre Signal zu empfangen und das binäre Signal pro Datenperiode zu einem ersten Zeitpunkt auf der Basis einer vorbestimmten Taktdatenrückgewinnungstechnik abzutasten und das binäre Signal pro Datenperiode zu einem zweiten Zeitpunkt, der vom ersten Zeitpunkt versetzt ist, abzutasten.

In einem Beispiel 2, das von Beispiel 1 abhängt, umfasst die Empfängerschaltung ferner eine Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse, die dazu konfiguriert ist, die Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte zu erzeugen.
In einem Beispiel 3, das von Beispiel 2 abhängt, umfasst die Empfängerschaltung ferner eine Decodiererschaltung, die dazu konfiguriert ist, das Ausgangssignal von weichen Informationen zu empfangen und eine Bitsequenz in Reaktion darauf zu erzeugen.
In einem Beispiel 4, das von Beispiel 1 abhängt, umfasst die Frontend-Empfangsschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal zu empfangen und ein elektrisches Signal in Reaktion darauf auszugeben.
In einem Beispiel 5, das von Beispiel 4 abhängt, liegt das elektrische Signal in einem analogen Signalformat vor und die Frontend-Empfangsschaltung umfasst ferner einen ersten Begrenzungsverstärker mit einem ersten Schwellenwert, der dazu konfiguriert ist, das elektrische Signal zu empfangen und ein erstes digitales Signal mit einem digitalen hohen Wert, wenn das elektrische Signal den ersten Schwellenwert überschreitet, und ansonsten mit einem digitalen niedrigen Wert auszugeben. Die Frontend-Empfängerschaltung umfasst ferner einen zweiten Begrenzungsverstärker mit einem zweiten, unterschiedlichen Schwellenwert, der dazu konfiguriert ist, das elektrische Signal zu empfangen und ein zweites digitales Signal mit dem digitalen hohen Wert, wenn das elektrische Signal den zweiten Schwellenwert überschreitet, und ansonsten mit einem digitalen niedrigen Wert auszugeben.
In einem Beispiel 6, das von Beispiel 5 abhängt, umfasst die Frontend-Empfangsschaltung ferner eine Logikschaltung, die dazu konfiguriert ist, das erste digitale Signal und das zweite digitale Signal zu empfangen und das binäre Signal auf der Basis einer logischen Operation, die am ersten und am zweiten digitalen Signal durchgeführt wird, auszugeben.
In einem Beispiel 7, das von Beispiel 6 abhängt, ist die Logikschaltung dazu konfiguriert, eine Exklusiv-ODER-Operation durchzuführen.
In einem Beispiel 8 umfasst eine Empfängerschaltung, die dazu konfiguriert ist, ein optisches Signal zu empfangen, eine Frontend-Empfangsschaltung, die dazu konfiguriert ist, das optische Signal zu empfangen, und das optische Signal in ein analoges elektrisches Signal umzuwandeln. Die Empfängerschaltung umfasst ferner einen Analog/DigitalUmsetzer (ADC), der dazu konfiguriert ist, das analoge elektrische Signal zu empfangen und das analoge elektrische Signal in ein digitales Signal umzuwandeln, wobei der ADC mehrere Entscheidungsschwellenwerte umfasst, die zum Bestimmen eines digitalen Pegels des digitalen Signals verwendet werden, und wobei die Entscheidungsschwellenwerte ungleich voneinander beabstandet sind.
In einem Beispiel 9, das von Beispiel 8 abhängt, umfasst der ADC einen oder mehrere Schwellenwerte an einem Ort, der einer Übertragungsregion zwischen einer Wahrscheinlichkeitsdichte für eine Null-Übertragung, die ein Maximum erreicht, und einer Wahrscheinlichkeitsdichte für eine Eins-Übertragung, die ein Maximum erreicht, zugeordnet ist.
In einem Beispiel 10, das von Beispiel 8 abhängt, umfasst die Empfängerschaltung ferner eine Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse, die dazu konfiguriert ist, die Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte zu erzeugen.
In einem Beispiel 11, das von Beispiel 10 abhängt, umfasst die Empfängerschaltung ferner eine Decodiererschaltung, die dazu konfiguriert ist, das Ausgangssignal von weichen Informationen zu empfangen und eine Bitsequenz in Reaktion darauf zu erzeugen.
In einem Beispiel 12, das von Beispiel 8 abhängt, umfasst die Frontend-Empfangsschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal zu empfangen und ein elektrisches Signal in Reaktion darauf auszugeben.
In einem Beispiel 13, das von Beispiel 12 abhängt, umfasst die Empfängerschaltung ferner einen Verstärker mit einstellbarer Verstärkung, der dazu konfiguriert ist, das elektrische Signal zu empfangen und ein verstärktes elektrisches Signal an den ADC auszugeben.
In einem zweiten Satz von Beispielen gilt:

Eine erstes Beispiel ist eine Vorrichtung eines Empfängers eines passiven optischen Netzes (PON), der dazu konfiguriert ist, eine elektrische duobinäre Demodulation in einem PON-Netz durchzuführen, die Folgendes umfasst: einen elektrischen duobinären Empfänger mit einer Empfängerschaltung, die dazu konfiguriert ist, ein optisches Signal zu empfangen und das optische Signal von einem elektrischen duobinären Signalformat in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten umzuwandeln, und eine Decodiererschaltung, die dazu konfiguriert ist, das binäre Signal zu empfangen und das binäre Signal pro Datenperiode auf der Basis eines überabgetasteten binären Signals abzutasten und weiche Informationen zu liefern, die von einer Ausgabe einer Taktdatenrückgewinnungsschaltung abgeleitet sind.

Ein zweites Beispiel kann das erste Beispiel umfassen, wobei die Empfängerschaltung einen ersten Begrenzungsverstärker, der dazu konfiguriert ist, ein erstes binäres Signal aus einem elektrischen duobinären Signal im elektrischen duobinären Format zu erzeugen, und einen zweiten Begrenzungsverstärker, der dazu konfiguriert ist, ein zweites binäres Signal auf der Basis des elektrischen duobinären Signals im elektrischen duobinären Signalformat zu erzeugen, umfasst.
Ein drittes Beispiel kann das erste oder das zweite Beispiel umfassen, wobei die Empfängerschaltung ferner einen Exklusiv-ODER-Operator umfasst, der dazu konfiguriert ist, das erste binäre Signal und das zweite binäre Signal zu empfangen und das binäre Signal an die Decodiererschaltung auf der Basis einer Exklusiv-ODER-Operation auszugeben.
Ein viertes Beispiel kann irgendeines oder mehrere der ersten bis dritten Beispiele umfassen, wobei die Empfängerschaltung dazu konfiguriert ist, binäre Signale auf der Basis von verschiedenen Amplitudenschwellenwerten als mehrere Entscheidungsschwellenwerte eines ersten Begrenzungsverstärkers und eines zweiten Begrenzungsverstärkers zu erzeugen.
Ein fünftes Beispiel kann irgendeines oder mehrere der ersten bis vierten Beispiele umfassen, wobei die Decodiererschaltung ferner eine Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse umfasst, die dazu konfiguriert ist, Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte in Bitpositionen und in einer oder mehreren Zwischenpositionen zwischen den Bitpositionen auf der Basis eines Versatzes zu erzeugen.
Ein sechstes Beispiel kann irgendeines oder mehrere der ersten bis fünften Beispiele umfassen, wobei die Decodiererschaltung einen Vorwärtsfehlerkorrektur-Decodierer (FEC-Decodierer) umfasst, der dazu konfiguriert ist, das Ausgangssignal von weichen Informationen zu empfangen und eine Bitsequenz auf der Basis der weichen Informationen zu erzeugen.
Ein siebtes Beispiel kann irgendeines oder mehrere der ersten bis sechsten Beispiele umfassen, wobei die Decodiererschaltung ferner dazu konfiguriert ist, die eine oder die mehreren Zwischenpositionen durch Modifizieren des Versatzes abzutasten, um das Ausgangssignal von weichen Informationen zu optimieren, und wobei die Entscheidungsschwellenwerte ungleich voneinander beabstandet sind.
Ein achtes Beispiel kann irgendeines oder mehrere der ersten bis siebten Beispiele umfassen, wobei die Empfängerschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal in ein elektrisches Signal umzuwandeln, und stromabwärts einen Analog/Digital-Umsetzer mit einer Bitauflösung von zwei bis drei Bits, um Amplitudeninformationen an einem Ausgang bereitzustellen, umfasst, wobei die Entscheidungsschwellenwerte ungleich voneinander beabstandet sind und die Decodiererschaltung dazu konfiguriert ist, die weichen Informationen aus der Ausgabe des Analog/Digital-Umsetzers zu bestimmen.
Ein neuntes Beispiel kann irgendeines oder mehrere der ersten bis achten Beispiele umfassen, wobei das überabgetastete binäre Signal von Zwischenabtastwerten abgeleitet ist, die zwischen Abtastwerten in verschiedenen Bitpositionen ausgewählt sind, und die Decodiererschaltung einen Vorwärtsfehlerkorrektur-Decodierer (FEC-Decodierer) umfasst, um eine übertragene Bitsequenz von den weichen Informationen zurückzugewinnen, die auf den Zwischenabtastwerten des überabgetasteten binären Signals und den Abtastwerten in verschiedenen Bitpositionen basieren.
Ein zehntes Beispiel kann eine elektrische duobinäre Empfängerschaltung sein, die dazu konfiguriert ist, ein optisches Signal zu empfangen, die Folgendes umfasst: eine Empfangsschaltung, die dazu konfiguriert ist, eine elektrische duobinäre Demodulation durch Verarbeiten des optischen Signals und Umwandeln des optischen Signals in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten, die ungleich voneinander beabstandet sind, durchzuführen; und eine Decodiererschaltung mit einer Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse, die dazu konfiguriert ist, Abtastwerte von einer Taktdatenrückgewinnungsschaltung zu verarbeiten und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte zu erzeugen, wobei die Abtastwerte auf verschiedenen Bitpositionen und einer oder mehreren Zwischenpositionen zwischen den Bitpositionen auf der Basis eines Versatzes basieren.
Ein elftes Beispiel kann das zehnte Beispiel umfassen, das ferner einen Analog/Digital-Umsetzer (ADC) umfasst, der dazu konfiguriert ist, ein analoges elektrisches Signal zu empfangen, das vom optischen Signal abgeleitet ist, und das analoge elektrische Signal in das binäre Signal umzuwandeln, und wobei die Abtastwerte auf einem Schwellenwert der mehreren Entscheidungen basieren, die sich an einem Ort befinden, der einer Übertragungsregion zwischen einer Wahrscheinlichkeitsdichte für eine Null-Übertragung, die einen ersten Schwellenwert erfüllt, und einer Wahrscheinlichkeitsdichte für eine Eins-Übertragung, die einen zweiten Schwellenwert erfüllt, befinden.
Ein zwölftes Beispiel kann das elfte Beispiel umfassen, wobei die Empfängerschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal in ein elektrisches Signal umzuwandeln, und mehrere Begrenzungsverstärker, die dazu konfiguriert sind, das elektrische Signal in binäre Signale für eine Ausgabe einer Exklusiv-ODER-Operation umzuwandeln, umfasst, wobei ein erster Begrenzungsverstärker der mehreren Verstärker einen ersten Entscheidungsschwellenwert umfasst und der zweite Begrenzungsverstärker der mehreren Verstärker einen zweiten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte umfasst, der vom ersten Entscheidungsschwellenwert verschieden ist.
Ein dreizehntes Beispiel kann irgendeines oder mehrere der elften bis zwölften Beispiele umfassen, wobei die Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse dazu konfiguriert ist, Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis einer bedingten Wahrscheinlichkeit, dass die empfangenen Abtastwerte ein Eins-Bit oder ein Null-Bit sind, und mindestens eines zusätzlichen Zwischenwerts auf der Basis des Versatzes zu erzeugen.
Ein vierzehntes Beispiel kann irgendeines oder mehrere der elften bis dreizehnten Beispiele umfassen, wobei die Taktdatenrückgewinnungsschaltung dazu konfiguriert ist, die Abtastwerte als aufeinander folgende Abtastwerte zu erzeugen und den Versatz als optimalen Abtastwertversatz auszuwählen, um einen oder mehrere Zwischenabtastwerte in der einen oder den mehreren Zwischenpositionen zwischen null und eins zu bestimmen.
Ein fünfzehntes Beispiel kann irgendeines oder mehrere der elften bis vierzehnten Beispiele umfassen, das ferner einen Analog/Digital-Umsetzer mit einer Bitauflösung von zwei bis drei Bits für die mehreren Entscheidungsschwellenwerte umfasst, wobei die mehreren Entscheidungsschwellenwerte auf einem Gradienten basieren und auf der Basis einer Schrittweite und des Gradienten in einer Trainingsphase des ADC aktualisiert werden.
Ein sechzehntes Beispiel kann ein Verfahren für eine elektrische duobinäre Empfängerschaltung sein, das Folgendes umfasst: Empfangen eines optischen Signals über eine Photodiode; Umwandeln des optischen Signals in ein elektrisches Signal über die Photodiode; Umwandeln des elektrischen Signals in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten; Bestimmen von mehreren Abtastwerten auf der Basis einer bedingten Wahrscheinlichkeit, dass die empfangenen Abtastwerte ein Eins-Bit oder ein Null-Bit sind, und zumindest eines zusätzlichen Zwischenabtastwerts auf der Basis eines Versatzes über eine Taktdatenrückgewinnungsschaltung; und Erzeugen von weichen Informationen auf der Basis der mehreren Abtastwerte, um eine übertragene Bitsequenz zu decodieren.
Ein sechzehntes Beispiel kann das sechzehnte Beispiel, das Verfahren nach Anspruch 16, umfassen, das ferner Folgendes umfasst: Ausgeben eines ersten digitalen Signals mit einem digitalen hohen Wert, wenn das elektrische Signal einen ersten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen ersten Begrenzungsverstärker; und Ausgeben eines zweiten digitalen Signals mit dem digitalen hohen Wert, wenn das elektrische Signal einen zweiten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen zweiten Begrenzungsverstärker; wobei der erste Entscheidungsschwellenwert und der zweite Entscheidungsschwellenwert unterschiedlich sind und ungleich voneinander beabstandet sind.
Ein achtzehntes Beispiel kann die sechzehnten bis siebzehnten Beispiele umfassen, das ferner Folgendes umfasst: Ausgeben des binären Signals auf der Basis einer logischen Operation, die am ersten digitalen Signal und am zweiten digitalen Signal durchgeführt wird.
Ein neunzehntes Beispiel umfasst irgendeines oder mehrere der sechzehnten bis achtzehnten Beispiele, das ferner Folgendes umfasst: Erzeugen der Abtastwerte als aufeinander folgende Abtastwerte; Auswählen des Versatzes als optimalen Abtastwertversatz, um den mindestens einen Zwischenabtastwert zu bestimmen; und Bestimmen einer Wahrscheinlichkeit einer Bitposition auf der Basis der aufeinander folgenden Abtastwerte und des mindestens einen Zwischenabtastwerts, wobei eine Anzahl von Bitpositionen zwei oder drei umfasst.
Ein zwanzigstes Beispiel umfasst irgendeines oder mehrere der siebzehnten bis neunzehnten Beispiele, das ferner Folgendes umfasst: Bestimmen der mehreren Entscheidungsschwellenwerte auf der Basis eines Gradienten.
Überdies können verschiedene Aspekte oder Merkmale, die hier beschrieben sind, als Verfahren, Vorrichtung oder Herstellungsgegenstand unter Verwendung von Standardprogrammier- und/oder Standardkonstruktionstechniken implementiert werden. Der Begriff „Herstellungsgegenstand“, wie hier verwendet, soll ein Computerprogramm umfassen, das von irgendeiner computerlesbaren Vorrichtung, einem computerlesbaren Träger oder computerlesbaren Medien zugänglich ist. Computerlesbare Medien können beispielsweise umfassen, sind jedoch nicht begrenzt auf magnetische Speichervorrichtungen (z. B. Festplatte, Diskette, Magnetstreifen usw.), optische Platten (z. B. Kompaktdisk (CD), digitale vielseitige Platte (DVD) usw.), Chipkarten und Flash-Arbeitsspeichervorrichtungen (z. B. EPROM, Karte, Stick Schlüssellaufwerk usw.). Außerdem können verschiedene hier beschriebene Speichermedien eine oder mehrere Vorrichtungen und/oder andere maschinenlesbare Medien zum Speichern von Informationen darstellen. Der Begriff „maschinenlesbares Medium“ kann drahtlose Kanäle und verschiedene andere Medien, die in der Lage sind, (einen) Befehl(e) und/oder Daten zu speichern, zu enthalten und/oder zu tragen, umfassen, ohne darauf begrenzt zu sein. Außerdem kann ein Computerprogrammprodukt ein computerlesbares Medium mit einem oder mehreren Befehlen oder Codes umfassen, die betriebsfähig sind, um zu bewirken, dass ein Computer hier beschriebene Funktionen durchführt.
Kommunikationsmedien verkörpern computerlesbare Befehle, Datenstrukturen, Programmmodule oder andere strukturierte oder unstrukturierte Daten in einem Datensignal wie z. B. einem modulierten Datensignal, z. B. einer Trägerwelle oder einem anderen Transportmechanismus, und umfassen beliebige Informationszuführungs- oder Informationstransportmedien. Der Begriff „moduliertes Datensignal“ oder modulierte Datensignale bezieht sich auf ein Signal, bei dem eine oder mehrere seiner Charakteristiken in einer solchen Weise festgelegt oder geändert werden, dass Informationen in einem oder mehreren Signalen codiert werden. Als Beispiel und nicht zur Begrenzung umfassen Kommunikationsmedien verdrahtete Medien wie z. B. ein verdrahtetes Netz oder eine direktverdrahtete Verbindung und drahtlose Medien wie z. B. akustische, HF-, Infrarot- und andere drahtlose Medien.
Ein beispielhaftes Speichermedium kann mit einem Prozessor gekoppelt sein, so dass der Prozessor Informationen von dem Speichermedium lesen und Informationen in dieses schreiben kann. Als Alternative kann ein Speichermedium mit dem Prozessor integral sein. Ferner können sich in einigen Aspekten ein Prozessor und ein Speichermedium in einer ASIC befinden. Außerdem kann sich die ASIC in einem Anwenderendgerät befinden. Als Alternative können sich der Prozessor und das Speichermedium als diskrete Komponenten in einem Anwenderendgerät befinden. Außerdem können sich die Prozesse und/oder Handlungen eines Verfahrens oder Algorithmus in einigen Aspekte als ein oder irgendeine Kombination oder Satz von Codes und/oder Befehlen auf einem maschinenlesbaren Medium und/oder computerlesbaren Medium befinden, das in ein Computerprogrammprodukt integriert sein kann.
Obwohl der offenbarte Gegenstand in Verbindung mit verschiedenen Ausführungsformen und entsprechenden Figuren beschrieben wurde, ist es in dieser Hinsicht gegebenenfalls selbstverständlich, dass andere ähnliche Ausführungsformen verwendet werden können oder Modifikationen und Zusätze an den beschriebenen Ausführungsformen durchgeführt werden können zum Durchführen derselben, ähnlichen, alternativen oder Ersatzfunktion des offenbarten Gegenstandes, ohne davon abzuweichen. Daher sollte der offenbarte Gegenstand nicht auf irgendeine hier beschriebene einzelne Ausführungsform begrenzt sein, sondern sollte vielmehr in der Breite und im Schutzbereich gemäß den nachstehenden beigefügten Ansprüchen aufgefasst werden.
In spezieller Hinsicht auf die verschiedenen Funktionen, die durch die vorstehend beschriebenen Komponenten (Anordnungen, Vorrichtungen, Schaltungen, Systeme usw.) durchgeführt werden, sollen die Begriffe (einschließlich einer Bezugnahme auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, irgendeiner Komponente oder Struktur entsprechen, wenn nicht anders angegeben, die die festgelegte Funktion der beschriebenen Komponente durchführt (z. B. die funktional äquivalent ist), selbst wenn sie zur offenbarten Struktur nicht strukturell äquivalent ist, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Offenbarung durchführt. Obwohl ein spezielles Merkmal mit Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal außerdem mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder spezielle Anwendung erwünscht und vorteilhaft sein kann.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62833108 [0001]

Claims

Vorrichtung eines Empfängers eines passiven optischen Netzes (PON), die dazu konfiguriert ist, eine elektrische duobinäre Demodulation in einem PON-Netz durchzuführen, und die Folgendes umfasst: einen elektrischen duobinären Empfänger mit einer Empfängerschaltung, die dazu konfiguriert ist, ein optisches Signal zu empfangen und das optische Signal von einem elektrischen duobinären Signalformat in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten umzuwandeln, und eine Decodiererschaltung, die dazu konfiguriert ist, das binäre Signal zu empfangen und das binäre Signal pro Datenperiode auf der Basis eines überabgetasteten binären Signals abzutasten und weiche Informationen bereitzustellen, die von einer Ausgabe einer Taktdatenrückgewinnungsschaltung abgeleitet sind.
Vorrichtung nach Anspruch 1, wobei die Empfängerschaltung einen ersten Begrenzungsverstärker, der dazu konfiguriert ist, ein erstes binäres Signal aus einem elektrischen duobinären Signal im elektrischen duobinären Format zu erzeugen, und einen zweiten Begrenzungsverstärker, der dazu konfiguriert ist, ein zweites binäres Signal auf der Basis des elektrischen duobinären Signals im elektrischen duobinären Signalformat zu erzeugen, umfasst.
Vorrichtung nach Anspruch 2, wobei die Empfängerschaltung ferner einen Exklusiv-ODER-Operator umfasst, der dazu konfiguriert ist, das erste binäre Signal und das zweite binäre Signal zu empfangen und das binäre Signal an die Decodiererschaltung auf der Basis einer Exklusiv-ODER-Operation auszugeben.
Vorrichtung nach einem der Ansprüche 1-3, wobei die Empfängerschaltung dazu konfiguriert ist, binäre Signale auf der Basis von verschiedenen Amplitudenschwellenwerten als mehrere Entscheidungsschwellenwerte eines ersten Begrenzungsverstärkers und eines zweiten Begrenzungsverstärkers zu erzeugen.
Vorrichtung nach einem der Ansprüche 1-4, wobei die Decodiererschaltung ferner eine Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse umfasst, die dazu konfiguriert ist, Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte in Bitpositionen und in einer oder mehreren Zwischenpositionen zwischen den Bitpositionen auf der Basis eines Versatzes zu erzeugen.
Vorrichtung nach Anspruch 5, wobei die Decodiererschaltung einen Vorwärtsfehlerkorrektur-Decodierer (FEC-Decodierer) umfasst, der dazu konfiguriert ist, das Ausgangssignal von weichen Informationen zu empfangen und eine Bitsequenz auf der Basis der weichen Informationen zu erzeugen.
Vorrichtung nach Anspruch 5, wobei die Decodiererschaltung ferner dazu konfiguriert ist, die eine oder die mehreren Zwischenpositionen durch Modifizieren des Versatzes abzutasten, um das Ausgangssignal von weichen Informationen zu optimieren, und wobei die Entscheidungsschwellenwerte ungleich voneinander beabstandet sind.
Empfängerschaltung nach einem der Ansprüche 1-7, wobei die Empfängerschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal in ein elektrisches Signal umzuwandeln, und stromabwärts einen Analog/Digital-Umsetzer mit einer Bitauflösung von zwei bis drei Bits, um Amplitudeninformationen an einem Ausgang bereitzustellen, umfasst, wobei die Entscheidungsschwellenwerte ungleich voneinander beabstandet sind und die Decodiererschaltung dazu konfiguriert ist, die weichen Informationen aus der Ausgabe des Analog/Digital-Umsetzers zu bestimmen.
Vorrichtung nach einem der Ansprüche 1-8, wobei das überabgetastete binäre Signal von Zwischenabtastwerten abgeleitet wird, die zwischen Abtastwerten in verschiedenen Bitpositionen ausgewählt werden, und die Decodiererschaltung einen Vorwärtsfehlerkorrektur-Decodierer (FEC-Decodierer) umfasst, um eine übertragene Bitsequenz von den weichen Informationen zurückzugewinnen, die auf den ZwischenAbtastwerten des überabgetasteten binären Signals und den Abtastwerten in verschiedenen Bitpositionen basieren.
Elektrische duobinäre Empfängerschaltung, die dazu konfiguriert ist, ein optisches Signal zu empfangen, und die Folgendes umfasst: eine Empfangsschaltung, die dazu konfiguriert ist, eine elektrische duobinäre Demodulation durch Verarbeiten des optischen Signals und Umwandeln des optischen Signals in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten, die ungleich voneinander beabstandet sind, durchzuführen; und eine Decodiererschaltung mit einer Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse, die dazu konfiguriert ist, Abtastwerte von einer Taktdatenrückgewinnungsschaltung zu verarbeiten und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis der Abtastwerte zu erzeugen, wobei die Abtastwerte auf verschiedenen Bitpositionen und einer oder mehreren Zwischenpositionen zwischen den Bitpositionen auf der Basis eines Versatzes basieren.
Empfängerschaltung nach Anspruch 10, die ferner einen Analog/Digital-Umsetzer (ADC) umfasst, der dazu konfiguriert ist, ein analoges elektrisches Signal zu empfangen, das vom optischen Signal abgeleitet ist, und das analoge elektrische Signal in das binäre Signal umzuwandeln, und wobei die Abtastwerte auf einem Schwellenwert der mehreren Entscheidungen basieren, die an einem Ort liegen, der einer Übertragungsregion zwischen einer Wahrscheinlichkeitsdichte für eine Null-Übertragung, die einen ersten Schwellenwert erfüllt, und einer Wahrscheinlichkeitsdichte für eine Eins-Übertragung, die einen zweiten Schwellenwert erfüllt, zugeordnet ist.
Empfängerschaltung nach einem der Ansprüche 10-11, wobei die Empfängerschaltung eine Photodiode, die dazu konfiguriert ist, das optische Signal in ein elektrisches Signal umzuwandeln, und mehrere Begrenzungsverstärker, die dazu konfiguriert sind, das elektrische Signal in binäre Signale für eine Ausgabe für eine Exklusiv-ODER-Operation umzuwandeln, umfasst, wobei ein erster Begrenzungsverstärker der mehreren Verstärker einen ersten Entscheidungsschwellenwert umfasst und der zweite Begrenzungsverstärker der mehreren Verstärker einen zweiten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte umfasst, der vom ersten Entscheidungsschwellenwert verschieden ist.
Vorrichtung nach einem der Ansprüche 10-12, wobei die Schaltung für logarithmische Wahrscheinlichkeitsverhältnisse dazu konfiguriert ist, Abtastwerte von der Taktdatenrückgewinnungsschaltung zu empfangen und ein Ausgangssignal von weichen Informationen hinsichtlich logarithmischer Wahrscheinlichkeitsverhältnisse auf der Basis einer bedingten Wahrscheinlichkeit, dass die empfangenen Abtastwerte ein Eins-Bit oder ein Null-Bit sind, und mindestens eines zusätzlichen Zwischenwerts auf der Basis des Versatzes zu erzeugen.
Vorrichtung nach einem der Ansprüche 10-13, wobei die Taktdatenrückgewinnungsschaltung dazu konfiguriert ist, die Abtastwerte als aufeinander folgende Abtastwerte zu erzeugen und den Versatz als einen optimalen Abtastwertversatz auszuwählen, um einen oder mehrere Zwischenabtastwerte in der einen oder den mehreren Zwischenpositionen zwischen null und eins zu bestimmen.
Vorrichtung nach einem der Ansprüche 10-14, die ferner einen Analog/Digital-Umsetzer mit einer Bitauflösung von zwei bis drei Bits für die mehreren Entscheidungsschwellenwerte umfasst, wobei die mehreren Entscheidungsschwellenwerte auf einem Gradienten basieren und auf der Basis einer Schrittweite und des Gradienten in einer Trainingsphase des ADC aktualisiert werden.
Verfahren für eine elektrische duobinäre Empfängerschaltung, das Folgendes umfasst: Empfangen eines optischen Signals über eine Photodiode; Umwandeln des optischen Signals in ein elektrisches Signal über die Photodiode; Umwandeln des elektrischen Signals in ein binäres Signal auf der Basis von mehreren Entscheidungsschwellenwerten; Bestimmen von mehreren Abtastwerten auf der Basis einer bedingten Wahrscheinlichkeit, dass die empfangenen Abtastwerte ein Eins-Bit oder ein Null-Bit sind, und mindestens eines zusätzlichen Zwischenabtastwerts auf der Basis eines Versatzes über eine Taktdatenrückgewinnungsschaltung; und Erzeugen von weichen Informationen auf der Basis der mehreren Abtastwerte, um eine übertragene Bitsequenz zu decodieren.
Verfahren nach Anspruch 16, das ferner Folgendes umfasst: Ausgeben eines ersten digitalen Signals mit einem digitalen hohen Wert, wenn das elektrische Signal einen ersten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen ersten Begrenzungsverstärker; und Ausgeben eines zweiten digitalen Signals mit dem digitalen hohen Wert, wenn das elektrische Signal einen zweiten Entscheidungsschwellenwert der mehreren Entscheidungsschwellenwerte überschreitet, und ansonsten mit einem digitalen niedrigen Wert über einen zweiten Begrenzungsverstärker; wobei der erste Entscheidungsschwellenwert und der zweite Entscheidungsschwellenwert unterschiedlich und ungleich voneinander beabstandet sind.
Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Ausgeben des binären Signals auf der Basis einer logischen Operation, die an dem ersten digitalen Signal und dem zweiten digitalen Signal durchgeführt wird.
Verfahren nach einem der Ansprüche 16-18, das ferner Folgendes umfasst: Erzeugen der Abtastwerte als aufeinander folgende Abtastwerte; Auswählen des Versatzes als optimalen Abtastwertversatz, um den mindestens einen Zwischenabtastwert zu bestimmen; und Bestimmen einer Wahrscheinlichkeit einer Bitposition auf der Basis der aufeinander folgenden Abtastwerte und des mindestens einen Zwischenabtastwerts, wobei eine Anzahl von Bitpositionen zwei oder drei umfasst.
Verfahren nach einem der Ansprüche 16-19, das ferner Folgendes umfasst: Bestimmen der mehreren Entscheidungsschwellenwerte auf der Basis eines Gradienten.