KR20180086490A - 프로그래머블 컨트롤러 및 동기 제어 프로그램 - Google Patents

프로그래머블 컨트롤러 및 동기 제어 프로그램 Download PDF

Info

Publication number
KR20180086490A
KR20180086490A KR1020187017988A KR20187017988A KR20180086490A KR 20180086490 A KR20180086490 A KR 20180086490A KR 1020187017988 A KR1020187017988 A KR 1020187017988A KR 20187017988 A KR20187017988 A KR 20187017988A KR 20180086490 A KR20180086490 A KR 20180086490A
Authority
KR
South Korea
Prior art keywords
external device
programmable controller
device data
response packet
request packet
Prior art date
Application number
KR1020187017988A
Other languages
English (en)
Inventor
유타 가토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20180086490A publication Critical patent/KR20180086490A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the network communication
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/12—Plc mp multi processor system
    • G05B2219/1211—Exchange control, I-O data to other plc, using separate synchronizing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13093—Using functions like arithmetic timers in program
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15077—Modular structure, memory tables hold data about type of connected apparatus and data format
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

본 발명은 복수의 외부 기기에 대해 주기적으로 제어를 행하는 프로그래머블 컨트롤러(10)로서, 일시 메모리(12)와, 워킹 메모리(13)와, 제어부(14)를 구비한다. 제어부(14)는 동기 제어의 대상이 되는 외부 기기의 각각에 대해 당해 외부 기기의 제어에 이용하는 디바이스 데이터의 송신을 요구하는 요구 패킷을 송신하고, 요구 패킷에 대한 응답으로서 외부 기기로부터 수신하는 응답 패킷으로부터 디바이스 데이터를 취득하여, 취득한 디바이스 데이터를 일시 메모리(12)에 격납하고, 동기 제어의 대상이 되는 외부 기기로부터, 동일한 제어 주기 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷이 각각 수신되는 것을 조건으로 하여, 일시 메모리(12)에 기억되어 있는 디바이스 데이터를 워킹 메모리(13)에 기입하는 것을 특징으로 한다.

Description

프로그래머블 컨트롤러 및 동기 제어 프로그램
본 출원은 산업용 기계인 외부 기기를 제어하는 프로그래머블 컨트롤러 및 동기 제어 프로그램에 관한 것이다.
종래, 공장에서 사용되는 산업용 기계인 복수의 외부 기기를 제어하는 프로그래머블 컨트롤러는, 복수의 외부 기기로부터 수신하는 데이터의 동기 처리를 실행하는 기능을 구비한다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1; 일본 특개 2005－293569호 공보
종래의 기술에서는, 디바이스 데이터의 동기 처리를 실패했을 경우에 대비하여, 동기 처리의 실패를 수정하기 위한 래더 프로그램을 준비할 필요가 있다.
본 발명은 상기를 감안하여 이루어진 것으로서, 동기 처리의 실패를 수정하기 위한 래더 프로그램을 준비할 필요가 없고, 동기 처리의 실패를 간이(簡易)하게 방지할 수 있는 프로그래머블 컨트롤러 및 동기 제어 프로그램을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명은 복수의 외부 기기에 대해 주기적으로 제어를 행하는 프로그래머블 컨트롤러로서, 일시 메모리와, 워킹 메모리와, 제어부를 구비한다. 제어부는 동기 제어의 대상이 되는 외부 기기의 각각에 대해 당해 외부 기기의 제어에 이용하는 디바이스 데이터의 송신을 요구하는 요구 패킷을 송신하고, 요구 패킷에 대한 응답으로서 외부 기기로부터 수신하는 응답 패킷으로부터 디바이스 데이터를 취득하고, 취득한 디바이스 데이터를 일시 메모리에 격납하고, 동기 제어의 대상이 되는 외부 기기로부터, 동일한 제어 주기 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷이 각각 수신되는 것을 조건으로 하여, 일시 메모리에 기억되어 있는 디바이스 데이터를 워킹 메모리에 기입하는 것을 특징으로 한다.
본 발명에 의하면, 프로그래머블 컨트롤러에 있어서, 동기 처리의 실패를 수정하기 위한 래더 프로그램을 준비할 필요가 없고, 동기 처리의 실패를 간이하게 방지할 수 있다.
도 1은 실시 형태 1에 따른 프로그래머블 컨트롤러의 기능 구성의 일례를 나타내는 도면이다.
도 2는 실시 형태 1에 따른 프로그래머블 컨트롤러의 처리의 일례를 나타내는 순서도이다.
도 3은 실시 형태 2에 따른 프로그래머블 컨트롤러의 처리의 일례를 나타내는 순서도이다.
도 4는 실시 형태 2에 따른 프로그래머블 컨트롤러의 처리의 일례를 나타내는 순서도이다.
도 5는 실시 형태 3에 따른 프로그래머블 컨트롤러의 기능 구성의 일례를 나타내는 도면이다.
도 6은 실시 형태 3에 따른 프로그래머블 컨트롤러의 처리의 일례를 나타내는 순서도이다.
도 7은 실시 형태 3에 따른 프로그래머블 컨트롤러의 처리의 일례를 나타내는 순서도이다.
도 8은 실시 형태에 따른 프로그래머블 컨트롤러의 하드웨어 구성의 일례를 나타내는 도면이다.
실시 형태 1.
이하, 본 발명에 따른 실시 형태에 대해서, 도면을 참조하여 설명한다. 또한, 이 실시 형태에 의해, 본 발명이 한정되는 것은 아니다.
도 1은 실시 형태 1에 따른 프로그래머블 컨트롤러의 기능 구성의 일례를 나타내는 도면이다. 도 1에 나타내는 것처럼, 실시 형태 1에 따른 프로그래머블 컨트롤러(10)는, 네트워크(1)를 통해서, 외부 기기(20) 및 외부 기기(30)의 사이에서 실행되는 데이터의 송수신에 관련된 통신이 가능한 상태로 접속된다. 네트워크(1)는 인터넷, 이더넷(ethernet)(등록상표)과 같은 LAN(Local Area Network)을 포함해도 된다.
프로그래머블 컨트롤러(10)는 프로그램 메모리(11), 일시 메모리(12), 워킹 메모리(13), 제어부(14), 및 통신 제어부(15)를 포함한다. 도 1은 실시 형태 1에 따른 프로그래머블 컨트롤러(10)를 설명하는데 있어서 필요한 기능부만을 나타내고 있다.
프로그램 메모리(11)는 프로그래머블 컨트롤러(10)에 있어서의 각종의 제어를 실현하기 위한 프로그램을 기억한다. 프로그램 메모리(11)는, 예를 들면, 동기 제어 프로그램(11a)을 기억한다. 동기 제어 프로그램(11a)은 동기 제어의 대상이 되는 외부 기기의 제어에 이용하는 제어 데이터인 디바이스 데이터를 동기시키는 기능을 제공할 수 있다. 동기 제어 프로그램(11a)이 제공하는 기능 중에는, 통신 가능하게 접속된 외부 기기(20) 및 외부 기기(30)로부터 디바이스 데이터를 취득하는 처리를 포함하고, 주기적으로 실행되는 시퀀스 스캔(이하, 스캔이라고 함)에 있어서, 이하의 각 처리를 실행하기 위한 기능이 포함된다. 즉, 동기 제어 프로그램(11a)이 제공하는 기능 중에는, 실행 중의 동일한 스캔 내에서, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 대해서 디바이스 데이터를 요구하는 요구 패킷을 송신하는 기능, 요구 패킷에 대한 응답으로서 외부 기기(20) 및 외부 기기(30)로부터 수신하는 응답 패킷으로부터 데이버스 데이터를 취득하고, 취득한 디바이스 데이터를 일시 메모리(12)에 격납하는 기능, 및 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 대해서 동일한 스캔 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷이, 당해 외부 기기(20) 및 당해 외부 기기(30)의 각각으로부터 수신되는 것을 조건으로 하여, 일시 메모리(12)에 일시적으로 기억되어 있는 디바이스 데이터를 일시 메모리(12)로부터 읽어들여 워킹 메모리(13)에 기입하는 기능이 포함된다. 동기 제어 프로그램(11a)이 제공하는 기능에 의해서, 동기 제어의 대상이 되는 외부 기기(20)의 디바이스 데이터가 일시 메모리(12)로부터 워킹 메모리(13)에 반영되는 타이밍과, 마찬가지로 동기 제어의 대상이 되는 외부 기기(30)의 디바이스 데이터가 일시 메모리(12)로부터 워킹 메모리(13)에 반영되는 타이밍이 동기된다.
일시 메모리(12)는 디바이스 데이터(12a)를 일시적으로 기억한다. 디바이스 데이터(12a)는 외부 기기(20) 및 외부 기기(30)로부터 수신한 응답 패킷에 격납되어 있는 디바이스 데이터에 대응하여, 제어부(14)에 의해 격납된다. 워킹 메모리(13)는 디바이스 데이터(13a)를 기억한다. 디바이스 데이터(13a)는 일시 메모리(12)에 기억되어 있는 디바이스 데이터(12a)에 대응하여, 제어부(14)에 의해 기입된다. 워킹 메모리(13)는 제어부(14)의 처리 결과를 일시적으로 기억하는 작업 영역으로서도 이용되어도 된다. 일시 메모리(12) 및 워킹 메모리(13)는, 외부 기기(20)로부터 수신한 디바이스 데이터를 격납하는 기억 영역과, 외부 기기(30)로부터 수신한 디바이스 데이터를 격납하는 기억 영역으로 개별로 분할되어 있어도 된다. 기억 영역의 분할은 가상적 혹은 물리적으로 행해져도 된다.
제어부(14)는 프로그램 메모리(11)에 기억되어 있는 각종의 프로그램을 실행함으로써, 프로그래머블 컨트롤러(10)에 있어서의 각종의 제어를 실행한다. 즉, 제어부(14)는 프로그래머블 컨트롤러(10)의 각 부로부터 취득한 데이터를 참조하면서, 각종의 프로그램에 포함되는 명령을 실행함으로써, 프로그래머블 컨트롤러(10)에 있어서의 각종의 제어를 실행한다.
실시 형태 1에 있어서, 제어부(14)는 동기 제어 프로그램(11a)을 실행함으로써, 동기 제어의 대상이 되는 외부 기기의 디바이스 데이터를 동기시키는 처리를 실현한다. 구체적으로는, 제어부(14)는 스캔의 실행 중, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 대해서 디바이스 데이터를 요구하는 요구 패킷을 송신한다. 즉, 실행 중의 동일한 스캔 내에서, 제어부(14)로부터 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 대해, 요구 패킷이 각각 송신된다. 제어부(14)는, 외부 기기(20) 또는 외부 기기(30)로부터 응답 패킷을 수신하면, 수신한 응답 패킷으로부터 디바이스 데이터를 취득하고, 취득한 디바이스 데이터를 일시 메모리(12)에 순서대로 격납한다. 제어부(14)는 스캔의 마지막 처리인 END 처리로 이행하면, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 대해서 동일한 스캔 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷을, 당해 외부 기기(20) 및 당해 외부 기기(30)의 각각으로부터 수신했는지를 판정한다. 제어부(14)는 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터, 응답 패킷을 수신 완료하지 않은 경우, END 처리를 종료하고 다음 스캔으로 이행하지만, 외부 기기(20) 및 외부 기기(30)로부터 응답 패킷을 수신 완료할 때까지, 계속해서, 송신 완료된 요구 패킷에 대한 응답 패킷의 수신 판정을 반복한다. 제어부(14)는 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터, 응답 패킷을 수신 완료한 경우, 외부 기기(20)의 디바이스 데이터 및 외부 기기(30)의 디바이스 데이터를 일시 메모리(12)로부터 읽어들여, 워킹 메모리(13)에 각각 기입한다. 이와 같이, 제어부(14)는 동기 제어 프로그램(11a)을 실행함으로써, 외부 기기(20)의 디바이스 데이터를 일시 메모리(12)로부터 워킹 메모리(13)에 반영시키는 타이밍과, 외부 기기(30)의 디바이스 데이터를 일시 메모리(12)로부터 워킹 메모리(13)에 반영시키는 타이밍을 동기시키는 처리를 실현한다.
통신 제어부(15)는 외부 기기(20) 및 외부 기기(30)와의 사이에서 실행되는 데이터의 송수신을 제어한다.
도 2는 실시 형태 1에 따른 프로그래머블 컨트롤러(10)의 처리의 일례를 나타내는 순서도이다. 도 2에 나타내는 처리는, 제어부(14)가 프로그램 메모리(11)에 기억되어 있는 동기 제어 프로그램(11a)을 실행함으로써 실현된다.
도 2에 나타내는 것처럼, 프로그래머블 컨트롤러(10)는 스캔의 실행 중, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 요구 패킷을 송신한다(스텝 S101).
이어서, 프로그래머블 컨트롤러(10)는 외부 기기(20) 및 외부 기기(30)로부터 수신한 응답 패킷에 격납되어 있는 디바이스 데이터를 일시 메모리(12)에 격납한다(스텝 S102). 프로그래머블 컨트롤러(10)는, 응답 패킷의 수신에 따라서, 순서대로 디바이스 데이터를 일시 메모리(12)에 격납한다.
이어서, 프로그래머블 컨트롤러(10)는 스캔의 마지막 처리인 END 처리시인지를 판정한다(스텝 S103).
프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시가 아닌 경우(스텝 S103, No), 상기 스텝 S102의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시인 경우(스텝 S103, Yes), 외부 기기(20) 및 외부 기기(30)로부터, S101에서 송신한 요구 패킷에 대응하는 응답 패킷을 수신 완료했는지를 판정한다(스텝 S104).
프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터 응답 패킷을 수신 완료한 경우(스텝 S104, Yes), 일시 메모리(12)에 기억되어 있는 디바이스 데이터를 워킹 메모리(13)에 기입하고(스텝 S105), END 처리를 종료시키고 다음 스캔으로 이행한다(스텝 S106).
이어서, 프로그래머블 컨트롤러(10)는 디바이스 데이터의 동기 처리를 계속할 지를 판정한다(스텝 S107). 프로그래머블 컨트롤러(10)는, 예를 들면, 이상 처리가 발생했을 경우, 혹은 유저로부터의 정지 지시가 있었을 경우를 제외하고, 동기 처리를 계속하는 취지의 판정을 행한다.
프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하는 경우(스텝 S107, Yes), 상기 스텝 S101의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하지 않는 경우(스텝 S107, No), 도 2에 나타내는 처리를 종료한다.
상기 스텝 S104에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터 응답 패킷을 수신 완료하지 않은 경우(스텝 S104, No), END 처리를 종료시키고 다음 스캔으로 이행하고(스텝 S108), 상기 스텝 S102의 절차로 돌아간다.
실시 형태 1에 있어서, 프로그래머블 컨트롤러(10)는, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)로부터, 동일한 스캔 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷을 수신하는 것을 조건으로 하여, 일시 메모리(12)에 일시적으로 기억되어 있는 디바이스 데이터를 읽어들여 워킹 메모리(13)에 기입한다. 이것에 의해, 프로그래머블 컨트롤러(10)는 외부 기기(20)의 디바이스 데이터를 일시 메모리(12)로부터 워킹 메모리(13)에 반영시키는 타이밍과, 외부 기기(30)의 디바이스 데이터를 일시 메모리(12)로부터 워킹 메모리(13)에 반영시키는 타이밍을 동기시킬 수 있다. 이 때문에, 프로그래머블 컨트롤러(10)는 래더 프로그램을 준비하여 동기 처리의 실패를 수정하는 것보다도 간이하게 동기 처리의 실패를 방지할 수 있다.
또, 실시 형태 1에 있어서, 프로그래머블 컨트롤러(10)는 동기 제어의 대상이 되는 외부 기기(20)의 디바이스 데이터, 및 동기 제어의 대상이 되는 외부 기기(30)의 디바이스 데이터의 양쪽이 일시 메모리(12)에 격납된 상태로 되지 않는 한, 스캔의 END 처리시라도, 일시 메모리(12)로부터 워킹 메모리(13)로의 디바이스 데이터의 반영을 행하지 않으므로, 디바이스 데이터를 확실하게 동기시킬 수 있다.
또, 실시 형태 1에서는, 프로그래머블 컨트롤러(10)가 외부 기기(20) 및 외부 기기(30)의 2대의 외부 기기로부터 수신하는 디바이스 데이터의 동기 제어를 실행하는 예를 설명했지만, 3대 이상의 외부 기기로부터 수신하는 디바이스 데이터에 대해서도 마찬가리로 상술한 실시 형태 1에 따른 동기 제어를 실행할 수 있다.
실시 형태 2.
실시 형태 1에서는, 프로그래머블 컨트롤러(10)는 스캔의 END 처리시에, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터 응답 패킷을 수신 완료하지 않은 경우, 외부 기기(20) 및 외부 기기(30)로부터 응답 패킷을 수신 완료할 때까지, 계속해서, 송신 완료된 요구 패킷에 대한 응답 패킷의 수신 판정을 반복하는 처리의 예를 설명했다. 그렇지만, 이 예로 한정되는 것이 아니고, 프로그래머블 컨트롤러(10)는, 스캔의 END 처리시에, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터 응답 패킷을 수신 완료하지 않은 경우, 실행 중인 스캔을 종료시키지 않고, 동일 스캔 내에서, 송신 완료된 요구 패킷에 대한 응답 패킷의 수신 대기를 계속하도록 해도 된다. 동기 제어 프로그램(11a)은 END 처리를 통신 대기 상태로 하여 응답 패킷의 수신 대기 상태를 유지하는 기능을 제공할 수 있고, 제어부(14)는 동기 제어 프로그램(11a)을 실행함으로써, END 처리를 통신 대기 상태로 하여 응답 패킷의 수신 대기 상태를 유지하는 처리를 실현할 수 있다.
도 3 및 도 4를 이용하여, 실시 형태 2에 따른 프로그래머블 컨트롤러(10)의 처리의 예를 설명한다. 도 3 및 도 4는 실시 형태 2에 따른 프로그래머블 컨트롤러(10)의 처리의 예를 나타내는 순서도이다.
도 3에 나타내는 것처럼, 프로그래머블 컨트롤러(10)는 스캔의 실행 중, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 요구 패킷을 송신한다(스텝 S201).
이어서, 프로그래머블 컨트롤러(10)는 외부 기기(20) 및 외부 기기(30)로부터 수신한 응답 패킷에 격납되어 있는 디바이스 데이터를 일시 메모리(12)에 격납한다(스텝 S202). 프로그래머블 컨트롤러(10)는 응답 패킷의 수신에 따라서, 순서대로 디바이스 데이터를 일시 메모리(12)에 격납한다.
이어서, 프로그래머블 컨트롤러(10)는 스캔의 마지막 처리인 END 처리시인지를 판정한다(스텝 S203).
프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시가 아닌 경우(스텝 S203, No), 상기 스텝 S202의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시인 경우(스텝 S203, Yes), 외부 기기(20) 및 외부 기기(30)로부터, S201에서 송신한 요구 패킷에 대응하는 응답 패킷을 수신 완료했는지를 판정한다(스텝 S204).
프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터 응답 패킷을 수신 완료한 경우(스텝 S204, Yes), 이미, 응답 패킷의 수신 대기 중인지를 판정한다(스텝 S205).
프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중이 아닌 경우(스텝 S205, No), 일시 메모리(12)에 기억되어 있는 디바이스 데이터를 워킹 메모리(13)에 기입하고(스텝 S206), END 처리를 종료시키고 다음 스캔으로 이행한다(스텝 S207).
이어서, 프로그래머블 컨트롤러(10)는 디바이스 데이터의 동기 처리를 계속할 지를 판정한다(스텝 S208). 프로그래머블 컨트롤러(10)는, 예를 들면, 이상 처리가 발생했을 경우, 혹은 유저로부터의 정지 지시가 있었을 경우를 제외하고, 동기 처리를 계속하는 취지의 판정을 행한다.
프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하는 경우(스텝 S208, Yes), 상기 스텝 S201의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하지 않는 경우(스텝 S208, No), 도 3에 나타내는 처리를 종료한다.
상기 스텝 S205에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중인 경우(스텝 S205, Yes), 응답 패킷의 수신 대기 상태를 해제하고(스텝 S209), 상기 스텝 S206의 절차로 이동한다.
상기 스텝 S204에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터 응답 패킷을 수신 완료하지 않은 경우(스텝 S204, No), 이미, 응답 패킷의 수신 대기 중인지를 판정한다(스텝 S210).
프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중이 아닌 경우(스텝 S210, No), 응답 패킷의 수신 대기 상태로 이행하고(스텝 S211), 상기 스텝 S202의 절차로 돌아간다. 이것과는 반대로, 프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중인 경우(스텝 S210, Yes), 그대로, 상기 스텝 S202의 절차로 돌아간다.
실시 형태 2에 있어서, 프로그래머블 컨트롤러(10)는 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터 응답 패킷을 수신 완료할 때까지, 스캔의 마지막 처리인 END 처리를 통신 대기 상태로 하고, 송신 완료된 요구 패킷에 대한 응답 패킷의 수신 대기를 계속하므로, 동일 스캔 내에서 디바이스 데이터를 동기시킬 수 있다.
실시 형태 3.
실시 형태 2에서는, 프로그래머블 컨트롤러(10)는 동기 제어의 대처가 되는 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터 응답 패킷을 수신할 때까지, 응답 패킷의 수신 대기 상태를 유지하는 예를 설명했지만, 이 예로 한정되는 것이 아니고, 요구 패킷을 송신하고 나서의 경과 시간이 허용 시간 내인 경우로 한정하여, 응답 패킷의 수신 대기 상태를 유지해도 된다.
도 5는 실시 형태 3에 따른 프로그래머블 컨트롤러(10)의 기능 구성의 일례를 나타내는 도면이다. 도 5에 나타내는 것처럼, 실시 형태 3에 따른 프로그래머블 컨트롤러(10)는, 실시 형태 2에 따른 프로그래머블 컨트롤러(10)가 가지는 각종 기능부에 더하여, 허용 시간 기억 메모리(16) 및 타이머(17)를 구비한다.
허용 시간 기억 메모리(16)는 허용 시간 데이터(16a)를 기억한다. 허용 시간 데이터(16a)는 응답 패킷의 수신 대기 상태를 유지하는 허용 시간으로서 미리 설정된 데이터이다. 허용 시간 데이터(16a)에 대응하는 허용 시간은, 적어도, 스캔의 개시부터 END 처리에 이르기까지의 시간보다도 긴 시간이 설정된다.
타이머(17)는 제어부(14)의 지시에 따라서 시간의 계측을 개시한다. 타이머(17)는 디바이스 데이터를 요구하는 요구 패킷이 송신되고 나서의 경과 시간을 계측한다. 타이머(17)는 제어부(14)의 지시에 따라서 계측 시간을 리셋한다.
동기 제어 프로그램(11a)은 요구 패킷의 송신을 계기로 하여 시간을 계측하는 기능, 다음 스캔으로 이행하기 전에 계측 시간을 리셋하는 기능, 및 요구 패킷을 송신하고 나서의 경과 시간이 허용 시간을 초과하고 있지 않은 경우, 동일한 스캔 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷의 수신 대기 상태를 유지하는 기능을 제공할 수 있다.
제어부(14)는 동기 제어 프로그램(11a)을 실행함으로써, 요구 패킷의 송신을 계기로 하여 타이머(17)의 시간 계측을 개시시키는 처리를 실현한다. 예를 들면, 제어부(14)는, 요구 패킷을 송신하는 경우, 시간 계측의 실행 지시를 타이머(17)에 송출하고, 다음 스캔으로 이행하는 경우, 계측 시간의 리셋 지시를 타이머(17)에 송출한다. 제어부(14)는 동기 제어 프로그램(11a)을 실행함으로써, 요구 패킷을 송신하고 나서의 경과 시간이 허용 시간 내인 경우, 응답 패킷의 수신 대기 상태를 유지하는 처리를 실현한다. 예를 들면, 제어부(14)는 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)의 양쪽으로부터 응답 패킷을 수신 완료하지 않은 경우, 타이머의 계측 시간이 허용 시간 내인지를 판정하고, 판정 결과, 허용 시간 내인 경우, 동일한 스캔 내에서 송신 완료된 요구 패킷에 대응하는 응답 패킷의 수신 대기 상태를 유지한다.
도 6 및 도 7을 이용하여, 실시 형태 3에 따른 프로그래머블 컨트롤러(10)의 처리의 예를 설명한다. 도 6 및 도 7은, 실시 형태 3에 따른 프로그래머블 컨트롤러(10)의 처리의 일례를 나타내는 순서도이다.
도 6에 나타내는 것처럼, 프로그래머블 컨트롤러(10)는 스캔의 실행 중, 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)에 요구 패킷을 송신한다(스텝 S301).
이어서, 프로그래머블 컨트롤러(10)는 타이머(17)의 시간 계측을 개시한다(스텝 S302).
이어서, 프로그래머블 컨트롤러(10)는 외부 기기(20) 및 외부 기기(30)로부터 수신한 응답 패킷에 격납되어 있는 디바이스 데이터를 일시 메모리(12)에 격납한다(스텝 S303). 프로그래머블 컨트롤러(10)는 응답 패킷의 수신에 따라서, 순서대로 디바이스 데이터를 일시 메모리(12)에 격납한다.
이어서, 프로그래머블 컨트롤러(10)는 스캔의 마지막 처리인 END 처리시인지를 판정한다(스텝 S304).
프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시가 아닌 경우(스텝 S304, No), 상기 스텝 S303의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, END 처리시인 경우(스텝 S304, Yes), 외부 기기(20) 및 외부 기기(30)로부터, 스텝 S301에서 송신한 요구 패킷에 대응하는 응답 패킷을 수신 완료했는지를 판정한다(스텝 S305).
프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30)의 양쪽에서 응답 패킷을 수신 완료한 경우(스텝 S305, Yes), 응답 패킷의 수신 대기 중인지를 판정한다(스텝 S306).
프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중이 아닌 경우(스텝 S306, No), 일시 메모리(12)에 기억되어 있는 디바이스 데이터를 워킹 메모리(13)에 기입하고(스텝 S307), 타이머(17)의 계측 시간을 리셋한다(스텝 S308).
이어서, 프로그래머블 컨트롤러(10)는 END 처리를 종료시키고 다음 스캔으로 이행하여(스텝 S309), 디바이스 데이터의 동기 처리를 계속할 지를 판정한다(스텝 S310). 프로그래머블 컨트롤러(10)는, 예를 들면, 이상 처리가 발생했을 경우, 혹은 유저로부터의 정지 지시가 있었을 경우를 제외하고, 동기 처리를 계속하는 취지의 판정을 행한다.
프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하는 경우(스텝 S310, Yes), 상기 스텝 S301의 절차로 돌아간다.
한편, 프로그래머블 컨트롤러(10)는, 판정의 결과, 디바이스 데이터의 동기 처리를 계속하지 않는 경우(스텝 S310, No), 도 6에 나타내는 처리를 종료한다.
상기 스텝 S306에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중인 경우(스텝 S306, Yes), 응답 패킷의 수신 대기 상태를 해제하고(스텝 S311), 상기 스텝 S307의 절차로 이동한다.
상기 스텝 S305에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 외부 기기(20) 및 외부 기기(30) 중 적어도 한쪽으로부터 응답 패킷을 수신 완료하지 않은 경우(스텝 S305, No), 타이머(17)에 의해 계측된 경과 시간이 허용 시간을 초과하고 있는지를 판정한다(스텝 S312).
프로그래머블 컨트롤러(10)는, 판정의 결과, 타이머(17)에 의해 계측된 경과 시간이 허용 시간을 초과하고 있는 경우(스텝 S312, Yes), 타이머(17)의 계측 시간을 리셋한다(스텝 S313).
이어서, 프로그래머블 컨트롤러(10)는 END 처리를 종료시키고 다음 스캔으로 이행하여(스텝 S314), 상기 스텝 S302의 절차로 돌아간다. 즉, 프로그래머블 컨트롤러(10)는, 실행 중의 스캔에 있어서, 타이머(17)에 의해 계측된 경과 시간이 허용 시간을 초과하고 있는 경우, 디바이스 데이터의 취득을 행하는 일 없이, 다음의 스캔을 실행한다.
상기 스텝 S312에 있어서, 프로그래머블 컨트롤러(10)는, 판정의 결과, 타이머(17)에 의해 계측된 경과 시간이 허용 시간을 초과하고 있지 않은 경우(스텝 S312, No), 이미, 응답 패킷의 수신 대기 중인지를 판정한다(스텝 S315).
프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중이 아닌 경우(스텝 S315, No), 수신 패킷의 수신 대기 상태로 이행하여(스텝 S316), 상기 스텝 S303의 절차로 돌아간다. 이것과 반대로, 프로그래머블 컨트롤러(10)는, 판정의 결과, 응답 패킷의 수신 대기 중인 경우(스텝 S315, Yes), 그대로, 상기 스텝 S303의 절차로 돌아간다.
상기 도 6의 처리에 있어서, 외부 기기(20) 및 외부 기기(30) 중 어느 한쪽의 디바이스 데이터가 일시 메모리(12)에 격납된 상태에서, 타이머(17)에 의해 계측된 경과 시간이 허용 시간을 초과하고 있는 경우, 프로그래머블 컨트롤러(10)는 일시 메모리(12)에 격납 완료된 디바이스 데이터만을 워킹 메모리(13)에 격납하고, 다음의 스캔이 개시될 때까지, 응답 패킷의 수신을 행하지 않도록 처리를 진행시켜도 된다. 상기 도 6의 처리에 있어서, 요구 패킷과 응답 패킷의 대응 관계를 올바르게 판정할 수 있도록, 요구 패킷 및 응답 패킷에 각각 프레임 시퀀스 번호를 미리 부여해 두고, 프로그래머블 컨트롤러(10)는, 응답 패킷을 수신했을 때, 응답 패킷에 부여된 프레임 시퀀스 번호를 참조함으로써, 어느 스캔에 대응하는 패킷인지를 판정하도록 처리를 진행시켜도 된다.
실시 형태 3에 있어서, 프로그래머블 컨트롤러(10)는 동기 제어의 대상이 되는 외부 기기(20) 및 외부 기기(30)로부터 응답 패킷을 수신 완료하지 않았더라도, 요구 패킷을 송신하고 나서의 경과 시간이 허용 시간 내에 있는 경우에는, 다음 스캔으로 이행하지 않고, 응답 패킷의 수신 대기 상태를 유지하므로, 가능한 한 동일 스캔 내에서 디바이스 데이터를 동기시키면서, 스캔의 실행이 정체되는 것을 방지할 수 있다.
도 8을 이용하여, 상기 실시 형태에서 설명한 프로그래머블 컨트롤러(10)의 각종 제어와 마찬가지의 제어를 실현하는 컴퓨터의 일례를 설명한다. 도 8은 실시 형태에 따른 프로그래머블 컨트롤러(10)의 하드웨어 구성의 일례를 나타내는 도면이다.
도 8에 나타내는 것처럼, 프로그래머블 컨트롤러(10)로서의 컴퓨터(100)는 예를 들면, 프로세서(101), RAM(Random Access Memory)(102), ROM(Read Only Memory)(103), 입력 인터페이스(104), 입력 디바이스(105), 출력 인터페이스(106), 출력 디바이스(107), 통신 인터페이스(108), 및 버스(109)를 포함한다. 프로세서(101), RAM(102), ROM(103), 입력 인터페이스(104), 입력 디바이스(105), 출력 인터페이스(106), 출력 디바이스(107), 및 통신 인터페이스(108)는, 버스(109)를 통해서 접속되어 있다.
RAM(102)은 데이터의 판독 기입 가능한 기억 장치로서, SRAM(Static RAM) 또는 DRAM(Dynamic RAM)의 반도체 기억 소자가 이용된다. RAM(102) 대신에 플래쉬 메모리를 이용해도 된다. RAM(102)은 프로세서(101)가 실행하는 각종 제어에 있어서의 처리 결과를 일시적으로 기억하는 작업 영역에 이용된다. RAM(102)은, 예를 들면, 일시 메모리(12) 및 워킹 메모리(13)에 대응한다. ROM(103)은 프로그램 및 데이터의 읽어내기가 가능한 기억 장치로서, PROM(Programmable ROM)도 포함한다. ROM(103)은 프로세서(101)가 실행하는 각종 제어를 실현하기 위한 프로그램 및 데이터의 기록에 이용된다. ROM(103)은 프로그램 메모리(11)에 대응한다.
입력 인터페이스(104)는 입력 디바이스(105)로부터의 입력 신호를 프로세서(101)에 전달하는 회로이다. 출력 인터페이스(106)는 프로세서(101)의 지시에 따른 출력 디바이스(107)로의 출력을 실행시키는 회로이다. 통신 인터페이스(108)는 네트워크(1)를 통해서 실행하는 통신의 제어를 행하는 회로이다. 통신 인터페이스(108)는, 예를 들면 네트워크 인터페이스 카드(NIC：Network Interface Card)이다. 입력 인터페이스(104) 및 출력 인터페이스(106)는, 통합된 1개의 유닛이어도 된다. 통신 인터페이스(108)는 통신 제어부(15)에 대응한다.
프로세서(101)는 ROM(103)에 기억된 프로그램을 읽어내어 RAM(102)에 전개(展開)하여, RAM(102)에 전개된 프로그램에 포함되는 명령을 실행한다. 프로세서(101)가 프로그램에 포함되는 명령의 실행 결과에 따라 동작함으로써, 프로그램 메모리(11)에 기억된 동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 각종 제어가 실현된다. 프로세서(101)는, 예를 들면, 제어부(14)에 대응한다.
동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 각종 제어를 실현하는 프로그램 및 당해 프로그램에 의한 처리에 이용되는 데이터는, 처음부터 ROM(103)에 기억시켜 둘 필요는 없다. 예를 들면, 각종 제어를 실현하는 프로그램 및 당해 프로그램에 의한 처리에 이용되는 데이터를, 공중회선, 인터넷, LAN, WAN(Wide Area Network)과 같은 네트워크를 통해서 컴퓨터(100)에 접속되는 「다른 컴퓨터(또는 서버)」에 기억시켜 두고, 컴퓨터(100)가 이것들로부터 프로그램 및 데이터를 다운로드하여 실행해도 된다.
도 8에 나타내는 것처럼, 프로세서(101)가 ROM(103)에 기억된 프로그램을 읽어내어 실행함으로써, 동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 각종 제어를 실현하는 예로는 한정되지 않는다. 동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 각종 제어의 각각을 실현하기 위한 복수의 처리 회로를 제휴시킨 와이어드 로직에 의해, 동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 각종 제어를 실현해도 된다. 예를 들면, 동기 제어 프로그램(11a)에 의해 제공되는 기능에 대응하는 처리 회로에는, ASIC(Application Specific Integrated Circuit) 또는 FPGA(Field Programmable Gate Array)를 적용할 수 있다.
이상의 실시 형태에 나타낸 구성은, 본 발명의 내용의 일례를 나타내는 것이며, 다른 공지의 기술과 조합하는 것도 가능하고, 본 발명의 요지를 일탈하지 않는 범위에서, 구성의 일부를 생략, 변경하는 것도 가능하다.
1: 네트워크 10: 프로그래머블 컨트롤러
20, 30: 외부 기기

Claims (4)

  1. 복수의 외부 기기에 대해 주기적으로 제어를 행하는 프로그래머블 컨트롤러로서,
    일시 메모리와,
    워킹 메모리와,
    제어부를 구비하고,
    상기 제어부는
    동기 제어의 대상이 되는 상기 외부 기기의 각각에 대해 당해 외부 기기의 제어에 이용하는 디바이스 데이터의 송신을 요구하는 요구 패킷을 송신하고,
    상기 요구 패킷에 대한 응답으로서 상기 외부 기기로부터 수신하는 응답 패킷으로부터 상기 디바이스 데이터를 취득하고, 취득한 상기 디바이스 데이터를 상기 일시 메모리에 격납하고,
    동기 제어의 대상이 되는 상기 외부 기기로부터, 동일한 제어 주기 내에서 송신 완료된 상기 요구 패킷에 대응하는 상기 응답 패킷이 각각 수신되는 것을 조건으로 하여, 상기 일시 메모리에 기억되어 있는 상기 디바이스 데이터를 상기 워킹 메모리에 기입하는 것을 특징으로 하는 프로그래머블 컨트롤러.
  2. 청구항 1에 있어서,
    상기 제어부는 동기 제어의 대상이 되는 상기 외부 기기로부터, 동일한 제어 주기 내에서 송신 완료된 상기 요구 패킷에 대응하는 상기 응답 패킷이 수신될 때까지, 당해 응답 패킷의 수신 대기 상태를 유지하는 것을 특징으로 하는 프로그래머블 컨트롤러.
  3. 청구항 1에 있어서,
    상기 외부 기기에 상기 디바이스 데이터를 요구하는 요구 패킷이 송신되고 나서의 경과 시간을 계측하는 타이머를 추가로 구비하고,
    상기 제어부는, 상기 경과 시간이 미리 설정되는 허용 시간을 초과하고 있지 않은 경우에는, 동일한 제어 주기 내에서 송신 완료된 상기 요구 패킷에 대응하는 상기 응답 패킷의 수신 대기 상태를 유지하는 것을 특징으로 하는 프로그래머블 컨트롤러.
  4. 복수의 외부 기기에 대해 주기적으로 제어를 행하는 프로그래머블 컨트롤러에,
    동기 제어의 대상이 되는 상기 외부 기기의 각각에 대해 당해 외부 기기의 제어에 이용하는 디바이스 데이터의 송신을 요구하는 요구 패킷을 송신하는 스텝과,
    상기 요구 패킷에 대한 응답으로서 상기 외부 기기로부터 수신하는 응답 패킷으로부터 상기 디바이스 데이터를 취득하고, 취득한 상기 디바이스 데이터를 상기 일시 메모리에 격납하는 스텝과,
    동기 제어의 대상이 되는 상기 외부 기기로부터, 동일한 제어 주기 내에서 송신 완료된 상기 요구 패킷에 대응하는 상기 응답 패킷이 각각 수신되는 것을 조건으로 하여, 상기 일시 메모리에 기억되어 있는 상기 디바이스 데이터를 상기 워킹 메모리에 기입하는 스텝을 실행시키는 것을 특징으로 하는 동기 제어 프로그램.
KR1020187017988A 2016-01-07 2016-01-07 프로그래머블 컨트롤러 및 동기 제어 프로그램 KR20180086490A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/050341 WO2017119100A1 (ja) 2016-01-07 2016-01-07 プログラマブルコントローラ及び同期制御プログラム

Publications (1)

Publication Number Publication Date
KR20180086490A true KR20180086490A (ko) 2018-07-31

Family

ID=59274209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017988A KR20180086490A (ko) 2016-01-07 2016-01-07 프로그래머블 컨트롤러 및 동기 제어 프로그램

Country Status (6)

Country Link
US (1) US10416644B2 (ko)
JP (1) JP6516874B2 (ko)
KR (1) KR20180086490A (ko)
CN (1) CN108541307B (ko)
DE (1) DE112016006175T5 (ko)
WO (1) WO2017119100A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6922583B2 (ja) * 2017-09-15 2021-08-18 オムロン株式会社 情報処理装置、情報処理方法、および、情報処理プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005293569A (ja) 2004-03-11 2005-10-20 Omron Corp 同期コントローラ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249017A (ja) * 1995-03-09 1996-09-27 Mitsubishi Electric Corp データ通信システム及びデータ通信方法
US6285966B1 (en) * 1998-06-25 2001-09-04 Fisher Controls International, Inc. Function block apparatus for viewing data in a process control system
US7012883B2 (en) * 2001-11-21 2006-03-14 Qualcomm Incorporated Rate selection for an OFDM system
US20030115226A1 (en) * 2001-12-13 2003-06-19 International Business Machines Corporation Method, apparatus, and program for quick save to remote storage
JP4324866B2 (ja) 2004-03-31 2009-09-02 オムロン株式会社 ツール
JP4497317B2 (ja) * 2005-11-04 2010-07-07 オムロン株式会社 制御装置の時計同期
US8046444B2 (en) * 2009-03-30 2011-10-25 Rockwell Automation Technologies, Inc. Universal network adapter for industrial control networks
JP5549455B2 (ja) * 2010-07-21 2014-07-16 富士電機株式会社 プログラマブルコントローラシステムおよびそのプログラム更新方法
CN102540952B (zh) * 2010-12-09 2015-05-20 通用电气公司 可编程控制器以及操作方法
CN102540954B (zh) * 2010-12-24 2015-03-11 深圳市合信自动化技术有限公司 一种可编程逻辑控制器及其控制方法
JP5801059B2 (ja) 2011-02-14 2015-10-28 東芝三菱電機産業システム株式会社 通信処理システム
JP5811265B2 (ja) * 2012-02-29 2015-11-11 富士電機株式会社 プログラマブルコントローラ、プログラマブルコントローラシステム、及びプログラマブルコントローラの提供システム
US20130263053A1 (en) * 2012-03-29 2013-10-03 Charles G. Tritschler Media widget to interface with multiple underlying applications
WO2013186889A1 (ja) * 2012-06-14 2013-12-19 三菱電機株式会社 Ｉ／ｏデバイス、プログラマブルロジックコントローラ及び演算方法
WO2015128981A1 (ja) * 2014-02-27 2015-09-03 富士電機株式会社 プログラマブルコントローラシステム、そのコントローラ
US20170222686A1 (en) * 2016-02-01 2017-08-03 Qualcomm Incorporated Scalable, high-efficiency, high-speed serialized interconnect

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005293569A (ja) 2004-03-11 2005-10-20 Omron Corp 同期コントローラ

Also Published As

Publication number Publication date
JP6516874B2 (ja) 2019-05-22
DE112016006175T5 (de) 2018-09-20
JPWO2017119100A1 (ja) 2018-05-10
WO2017119100A1 (ja) 2017-07-13
US10416644B2 (en) 2019-09-17
CN108541307B (zh) 2021-04-02
CN108541307A (zh) 2018-09-14
US20180307194A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
US10284692B2 (en) Control device and communication device
CN109923483B (zh) 仿真装置以及仿真方法
WO2012111653A1 (ja) データ転送装置
US10384625B2 (en) Communication device and non-transitory recording medium
JP2016110458A (ja) プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム
KR20180086490A (ko) 프로그래머블 컨트롤러 및 동기 제어 프로그램
US20150067242A1 (en) Information processing device
CN107918299B (zh) 运算装置以及控制装置
EP4207637A1 (en) Time synchronization method and apparatus, device, and storage medium
US20130223455A1 (en) Electronic device, communication control method, and recording medium
JP7225740B2 (ja) 中継装置
JP2020101995A (ja) 制御システム、および制御装置
JP2000227803A (ja) プログラマブルコントローラのデータリンクシステムの伝送制御方法および伝送制御システム
KR20170111109A (ko) 고정주기 운전 plc 시스템의 출력 동기화 방법
US20200204537A1 (en) Relay apparatus, relay method, and computer readable medium
KR102091445B1 (ko) 데이터 수신 장치 및 방법
KR20220155414A (ko) 프로그래머블 컨트롤러 및 동기 제어 프로그램
US20180225245A1 (en) Programmable controller
JP6409520B2 (ja) 制御システム、および中継装置
JP2015176343A (ja) 通信システムのプログラム更新方法
US20180089466A1 (en) Method and System for Secure Communication
CN117112315A (zh) 冗余设备的数据同步方法、系统、存储介质和电子设备
JP2011145732A (ja) タイミング制御装置、タイミング制御方法
JPH0784902A (ja) ネットワ−クタイマ制御方法
JPH04256247A (ja) ポーリング間隔制御装置ならびに制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right