KR20180076572A

KR20180076572A - 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판

Info

Publication number: KR20180076572A
Application number: KR1020160180874A
Authority: KR
Inventors: 장동관; 황영호
Original assignee: 주식회사 엘지화학
Priority date: 2016-12-28
Filing date: 2016-12-28
Publication date: 2018-07-06
Also published as: KR102423944B1

Abstract

본 발명은 병목 구간을 포함하는 회로 패턴을 구비한 인쇄 회로 기판에 관한 것으로서, 보다 구체적으로 복수의 부품을 전기적으로 연결하는 회로 패턴의 일부분의 폭 넓이를 전압, 전류, 온도 및 회로 패턴의 두께 중 어느 하나 이상을 기반으로 조절하여 하나 이상의 병목 구간을 형성하고, 회로 패턴에 과전류가 인가되는 경우 하나 이상의 병목 구간이 자체 파괴되어 과전류를 차단함으로써, 별도의 퓨즈 패턴이 필요하지 않는 병목 구간을 포함하는 회로 패턴을 구비한 인쇄 회로 기판에 관한 것이다.

Description

병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판{PRINTED CIRCUIT BOARD WITH CIRCUIT PATTERN INCLUDING BOTTLENECT SECTION}

인쇄 회로 기판(Printed Circuit Board; PCB)는 다수의 전자 부품을 표준화된 방식으로 고정 및 연결하기 위해 만들어진 배선이 패턴화되어 있는 기판이다. PCB는 복수의 전기 부품을 기계적, 전기적으로 결합할 수 있으며, 이를 통해 전기 제품을 소형 경량화할 수 있다는 장점이 있다. 또한 회로의 특성이 안정화되며 오배선의 우려가 없고 생산 단가도 저렴하다는 장점이 있다. 이러한 장점으로 인해 PCB는 다양한 분야에서 사용되고 있으며, 특히 PCB는 모든 전자기기에 필수적으로 쓰이는 핵심 부품으로 PCB를 대체할 가능성이 있는 대체재와 그 시장은 없다.

PCB를 통해 복수의 전기 부품을 연결하여 사용하는 경우에 전기 부품의 고장, 오작동 및 외부의 요인으로 과전류가 발생하게 되면, 연결된 복수의 전기 부품이 함께 손상될 우려가 있다. 이를 방지하기 위하여 종래에는 복수의 부품을 전기적으로 연결하기 위해 형성된 회로 패턴의 일부분에 퓨즈 패턴을 실장하고, 과전류가 발생하는 경우 실장된 퓨즈 패턴이 파괴됨으로써 복수의 전기 부품을 보호하는 방법을 사용하였다.

그러나, 이와 같이 퓨즈 패턴을 이용하여 과전류로부터 보호하는 방식은 퓨즈 패턴이 과전류에 의해 끊어짐으로써 차단될 수 있도록 회로 패턴과 상이한 성분으로 실장되어야 한다는 문제점이 있다. 또한, 퓨즈 패턴을 제작하기 위해 새로운 공정이 추가되기 때문에 소요되는 시간 및 비용이 증가한다는 문제점이 있다.

따라서, 별도의 퓨즈 패턴을 실장하지 않고 과전류를 차단할 수 있는 인쇄 회로 기판을 개발함으로써, PCB를 대량 생산함에 있어서 소요되는 시간 및 비용을 감소시킬 필요성이 있다.

대한민국 등록특허공보 제10-0675296호

본 발명은, 상술된 문제점을 해결하기 위해 도출된 것으로서, 본 발명의 목적은 복수의 부품을 전기적으로 연결하는 회로 패턴의 일부분의 폭 넓이를 전압, 전류, 온도 및 회로 패턴의 두께 중 어느 하나 이상을 기반으로 조절하여 하나 이상의 병목 구간을 형성하고, 회로 패턴에 과전류가 인가되는 경우 하나 이상의 병목 구간이 자체 파괴되어 과전류를 차단함으로써, 별도의 퓨즈 패턴이 필요하지 않는 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판을 제공하는 것이다.

본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판은, 복수의 부품을 연결하는 인쇄 회로 기판에 있어서, 상기 인쇄 회로 기판 상에 형성되며 상기 복수의 부품을 전기적으로 연결하고, 적어도 일부분 영역의 폭 넓이를 조절하여 형성된 하나 이상의 병목 구간을 포함하는 하나 이상의 회로 패턴; 및 상기 하나 이상의 병목 구간의 양측에 형성된 슬릿홀;을 포함할 수 있다.

일 실시예에서, 상기 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판은, 상기 하나 이상의 회로 패턴에 과전류가 인가되는 경우, 상기 하나 이상의 병목 구간이 자체 파괴되어 상기 과전류를 차단할 수 있다.

일 실시예에서, 상기 폭 넓이는, 상기 하나 이상의 회로 패턴에 인가되는 전압, 전류, 온도 및 상기 회로 패턴의 두께 중 어느 하나 이상을 기반으로 설정될 수 있다.

일 실시예에서, 상기 하나 이상의 회로 패턴에 과전류가 인가되는 경우, 상기 하나 이상의 병목 구간이 자체 파괴됨으로써 발생하는 파편이 상기 슬릿홀로 유입되어 상기 하나 이상의 회로 패턴 간의 단락을 방지할 수 있다.

일 실시예에서, 상기 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판은, 상기 하나 이상의 회로 패턴 외측면에 설치하며, 상기 파편으로부터 단락을 방지하기 위한 보호막을 더 포함할 수 있으며, 상기 보호막은, 컨포멀 코딩법(Comformal Coating)을 이용하여 상기 하나 이상의 회로 패턴 외측면에 설치될 수 있다.

일 실시예에서, 상기 하나 이상의 회로 패턴은, 각각의 상기 회로 패턴 사이의 일정한 거리만큼 이격되어 형성될 수 있다.

본 발명의 일측면에 따르면, 복수의 부품을 전기적으로 연결하는 회로 패턴의 일부분의 폭 넓이를 전압, 전류, 온도 및 회로 패턴의 두께 중 어느 하나 이상을 기반으로 조절하여 하나 이상의 병목 구간을 형성하고, 회로 패턴에 과전류가 인가되는 경우 병목 구간이 자체 파괴되어 과전류를 차단함으로써, 별도의 퓨즈 패턴이 필요하지 않는 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판을 제공할 수 있다.

도 1은 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판을 개략적으로 도시한 도면이다.
도 2은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)을 개략적으로 도시한 도면이다.
도 3는 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에서 하나 이상의 병목 구간(111-1 내지 111-n)의 폭 넓이를 설정하는 형태를 예시적으로 도시한 도면이다.
도 4은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에서 회로 패턴(110)에 과전류가 인가되었을 때 병목 구간(111)이 자체 파괴되는 형태를 예시적으로 도시한 도면이다.

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서에 기재된 "…부"의 용어는 하나 이상의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

도 1은 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판을 개략적으로 도시한 도면이다.

도 1을 참조하면, 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판(10)의 경우, 복수의 전기 부품을 연결하기 위한 회로 패턴(20)에 과전류를 차단하기 위한 퓨즈 패턴(30)을 별도로 실장한다. 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판(10)를 사용함에 있어서 과전류가 발생되는 경우, 별도로 실장된 퓨즈 패턴(20)이 파괴됨으로써 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판(10)에 결합된 전기 부품을을 보호할 수 있다. 그러나 이러한 종래의 퓨즈 패턴이 실장된 인쇄 회로 기판(10)은 과전류에 의해 끊어질 수 있도록 회로 패턴(20)과 상이한 성분으로 퓨즈 패턴(20)을 실장되야 하기 때문에 추가 비용이 발생한다는 문제점이 있다. 또한, 퓨즈 패턴(20)을 제작하기 위해 새로운 공정이 추가되기 때문에 소요되는 시간 및 비용이 증가한다는 문제점이 있다. 이하 도 2 내지 4을 참조하여, 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)을 설명하도록 한다.

도 2은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)을 개략적으로 도시한 도면이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)은 회로 패턴(110) 및 슬릿홀(120)을 포함하여 구성될 수 있다.

도 2에 도시된 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)은 일 실시예에 따른 것이고, 그 구성요소들이 도 2에 도시된 실시예에 한정되는 것은 아니며, 필요에 따라 부가, 변경 또는 삭제될 수 있다.

회로 패턴(110)은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 결합되는 복수의 부품을 전기적으로 연결하기 위하여 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100) 상에 형성될 수 있다. 이를 위해 회로 패턴(110)은 하나 이상을 포함할 수 있다.

하나 이상의 회로 패턴(110-1 내지 110-n)은 인접한 패턴간의 쇼트을 방지하기 위하여 각각의 상기 회로 패턴 사이의 일정한 거리만큼 이격되어 형성될 수 있다. 여기서 일정한 거리는 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 결합되는 부품의 개수, 크기, 하나 이상의 회로 패턴(110-1 내지 110-n) 폭 넓이 및 두께 중 하나 이상을 고려하여 설정될 수 있다.

또한, 회로 패턴(110)은 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 과전류가 인가되는 경우, 인가된 과전류를 차단하기 위하여 하나 이상의 병목 구간(111-1 내지 111-n)을 포함할 수 있다.

하나 이상의 병목 구간(111-1 내지 111-n)은 회로 패턴(110)의 적어도 일부분 영역의 폭 넓이를 조절하여 형성될 수 있다. 이하 도 3 및 4를 참조하여 하나 이상의 병목 구간(111-1 내지 111-n)이 형성되는 형태 및 형성된 하나 이상의 병목 구간(111-1 내지 111-n)이 과전류 발생시 자체 파괴되는 형태를 보다 상세히 설명하도록 한다.

도 3는 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에서 하나 이상의 병목 구간(111-1 내지 111-n)의 폭 넓이를 설정하는 형태를 예시적으로 도시한 도면이다.

도 3를 참조하면, 하나 이상의 병목 구간(111-1 내지 111-n)은 하나 이상의 회로 패턴에 인가되는 전압, 전류, 온도 및 회로 패턴의 두께 중 어느 하나 이상을 기반으로 설정될 수 있다.

본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)을 사용하고자 하는 사용자가 전기 부품의 개수, 사용 환경 및 사용자의 요구 중 어느 하나 이상에 병목 구간(111)의 개수 및 병목 구간(111)에서의 폭 넓이를 설정할 수 있다. 예를 들어, 반복되는 시험 및 검증을 통하여 초기온도가 25도, 최대 온도 가 54도, 두께가 57um, 길이가 100mm 및 전류 가 2A인 조건에서, 폭 넓이가 0.315mm인 경우 저항 0.109옴, 전압강하가 0.217V, 전력 손실은 0.434V일 수 있다. 또한 같은 조건에서, 폭 넓이가 0.820mm인 경우 저항 0.042옴, 전압강하가 0.083V, 전력 손실은 0.167V일 수 있다.

상술된 바와 같이 사용자는 하나 이상의 회로 패턴에 인가되는 전압, 전류, 온도 및 회로 패턴의 두께 중 어느 하나 이상을 기반으로 파괴되는 시점을 예측하고, 시험 및 검증을 통해 폭 넓이를 설정할 수 있으며, 이를 통해 종래의 퓨즈 패턴(20) 기능을 대체하도록 하나 이상의 병목 구간(111-1 내지 111-n)을 형성할 수 있다.

도 4은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에서 회로 패턴(110)에 과전류가 인가되었을 때 병목 구간(111)이 자체 파괴되는 형태를 예시적으로 도시한 도면이다.

도 4를 참조하면, 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 포함된 하나 이상의 회로 패턴에 과전류가 인가되는 경우 상기 하나 이상의 병목 구간이 자체 파괴되어 상기 과전류를 차단할 수 있다. 예를 들어, 회로 패턴에(110)에 과전류가 흐르게 되면, 상술된 방법으로 형성된 병목 구간(111)을 흐르게 된다. 이때 병목 구간(111)은 회로 패턴(110)보다 단면적이 작아 저항값이 더 크며, 이로 인해 발생하는 열 에너지가 더 많을 수 있다. 예를 들어, 회로 패턴(111)에 흐르는 저항값은 10옴이고, 병목 구간(111)의 저항값은 50옴일 수 있다. 이러한 저항값의 차이로 인하여 같은 전류가 흐르더라도 발생하는 온도값이 상이할 수 있다. 일 예로, 기준 전류값인 10A가 흐르는 경우, 저항값의 차이로 인하여 회로 패턴(110)의 온도는 30도이고, 병목 구간(111)의 온도는 60도 일 수 있다. 여기서 기준 전류값은 본 발명의 일 실시예에 따른 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 흐르는 전류가 과전류인지 아닌지를 진단하기 위해 기준이 되는 전류일 수 있다. 상술된 바와 같이 기준 전류값 10A가 흐를 때 병목 구간(111)의 온도인 60도를 기준 온도값으로 설정 할 수 있다. 따라서 사용자는 60도 이상이 되는 경우, 병목 구간(111)이 자체 파괴될 수 있도록 폭 넓이를 설정할 수 있다. 여기서 회로 패턴(110)에 15A의 과전류가 흐르게 되면, 병목 현상으로 인하여 병목 구간(111)의 온도가 증가하여 기준 온도값인 60도를 초과할 수 있다. 이 경우, 병목 구간(111)이 자체 파괴되어 회로 패턴(111)은 단선 될 수 있고, 이를 통해 과전류가 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 결합된 복수의 부품에 인가되는 것을 방지할 수 있다.

다시 도 2로 돌아와서, 슬릿홀(120)은 하나 이상의 병목 구간의 양측에 형성될 수 있다. 이를 위하여 2개의 슬릿홀(120)이 하나의 쌍으로 결합되어 형성될 수 있으며, 하나의 쌍으로 결합된 슬릿홀(120)은 하나 이상의 병목 구간(111-1 내지 111-n) 각각에 형성될 수 있도록 하나 이상으로 구성될 수 있다.

일 실시예에서, 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)에 포함된 하나 이상의 회로 패턴에 과전류가 인가되는 경우, 하나 이상의 병목 구간(111-1 내지 111-n)이 자체 파괴됨으로써 과전류를 차단할 수 있다. 그러나 파괴된 하나 이상의 병목 구간(111-1 내지 111-n)의 파편이 주변에 흩어짐으로써 인접한 회로 패턴에 쇼트를 일으킬 수 있다. 이러한 문제를 해결하기 위하여 하나 이상의 회로 패턴(110-1 내지 110-n)에 과전류가 인가되는 경우, 하나 이상의 병목 구간(111-1 내지 111-n)이 자체 파괴됨으로써 발생하는 파편이 하나 이상의 병목 구간(111-1 내지 111-n) 양측에 각각 설치된 하나 이상의 슬릿홀(120-1 내지 120-n)로 유입되어 상기 하나 이상의 회로 패턴(110-1 내지 110-n) 간의 단락을 방지할 수 있다.

일 실시예에서, 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)은 하나 이상의 회로 패턴(110-1 내지 110-n) 외측면에 설치하며, 파편으로부터 단락을 방지하기 위한 보호막(미도시)를 더 포함할 수 있으며, 보호막은 컨포멀 코팅법(Comformal Coating)을 이용하여 상기 하나 이상의 회로 패턴 외측면(110-1 내지 110-n)에 설치될 수 있다. 컨포멀 코팅법은 도포될 대상물의 물적 특성 및 속성과 일치하는 절연 보호 유기 도포제를 코딩하는 것으로 완성된 인쇄 회로 기판에 적용하는 코팅법이다. 컨포멀 코팅법은 절연 특성으로 PCB 도체 간격을 줄일 수 있고, 화학적 및 부식성 물질로부터 PCB를 효과적으로 보호할 수 있다. 따라서, 본 발명의 일 실시예에 따른, 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판(100)은 슬릿홀(120-1 내지 120-n)을 이용하여 하나 이상의 병목 구간(111-1 내지 111-n)이 파괴됨으로써 발생하는 파편이 흩어지는 것을 방지할 수 있다. 또한 추가적으로 컨포멀 코팅법을 이용하여 보호막(미도시)을 코팅함으로써, 슬릿홀(120)로 유입되지 못한 파편으로 인해 하나 이상의 회로 패턴(110-1 내지 110-n)간의 단락이 일어나는 것을 2차로 방지할 수 있다.

이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술사상은 첨부된 도면과 상기한 설명내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허청구범위에 속한다고 볼 것이다.

110: 회로 패턴
111: 병목 구간
120: 슬릿홀

Claims

복수의 부품을 연결하는 인쇄 회로 기판에 있어서,
상기 인쇄 회로 기판 상에 형성되며 상기 복수의 부품을 전기적으로 연결하고, 적어도 일부분 영역의 폭 넓이를 조절하여 형성된 하나 이상의 병목 구간을 포함하는 하나 이상의 회로 패턴; 및
상기 하나 이상의 병목 구간의 양측에 형성된 슬릿홀(Slit Hole);을 포함하는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.
제1항에 있어서,
상기 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판은,
상기 하나 이상의 회로 패턴에 과전류가 인가되는 경우, 상기 하나 이상의 병목 구간이 자체 파괴되어 상기 과전류를 차단하는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.
제1항에 있어서,
상기 폭 넓이는,
상기 하나 이상의 회로 패턴에 인가되는 전압, 전류, 온도 및 상기 회로 패턴의 두께 중 어느 하나 이상을 기반으로 설정되는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.
제1항에 있어서,
상기 하나 이상의 회로 패턴에 과전류가 인가되는 경우, 상기 하나 이상의 병목 구간이 자체 파괴됨으로써 발생하는 파편이 상기 슬릿홀로 유입되어 상기 하나 이상의 회로 패턴 간의 단락을 방지하는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.
제4항에 있어서,
상기 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판은,
상기 하나 이상의 회로 패턴 외측면에 코팅되며, 상기 파편으로부터 단락을 방지하기 위한 보호막을 더 포함하며,
상기 보호막은,
컨포멀 코딩법(Comformal Coating)을 이용하여 상기 하나 이상의 회로 패턴 외측면에 코팅되는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.
제1항에 있어서,
상기 하나 이상의 회로 패턴은,
각각의 상기 회로 패턴 사이의 일정한 거리만큼 이격되어 형성되는 것을 특징으로 하는,
병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판.