KR20070085260A - 정전기 방전 억제용 장치 및 시스템 - Google Patents

정전기 방전 억제용 장치 및 시스템 Download PDF

Info

Publication number
KR20070085260A
KR20070085260A KR1020077008692A KR20077008692A KR20070085260A KR 20070085260 A KR20070085260 A KR 20070085260A KR 1020077008692 A KR1020077008692 A KR 1020077008692A KR 20077008692 A KR20077008692 A KR 20077008692A KR 20070085260 A KR20070085260 A KR 20070085260A
Authority
KR
South Korea
Prior art keywords
layer
electrostatic discharge
reactance
multilayer structure
electrode
Prior art date
Application number
KR1020077008692A
Other languages
English (en)
Inventor
카렌 피. 쉬레어
Original Assignee
일렉트로닉 폴리머스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일렉트로닉 폴리머스, 인코포레이티드 filed Critical 일렉트로닉 폴리머스, 인코포레이티드
Publication of KR20070085260A publication Critical patent/KR20070085260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/13—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material current responsive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/073—High voltage adaptations
    • H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Elimination Of Static Electricity (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

정전기 방전을 억제하기 위한 장치(10)는 정전기 방전 리액턴스 층(12)을 둘러싸는 제 1 및 제 2 다중층 구조물(14,16)을 포함하고, 상기 정전기 방전 리액턴스 층(12)의 저항은 정전기 방전 신호의 발생에 응답하여 바뀐다. 각각의 다중층 구조물(14,16)은 배리어층(18), 단자층(20) 및 전극층(28)을 포함한다. 선택적으로, 도전층(80)은 제 2 다중층 구조물(16) 대신에 사용될 수 있다. ESD 억제 장치(110)는 인쇄회로판(122,210)에 내장되어 해로운 ESD 이벤트로부터 회로판 부품들을 보호하는 경로를 제공한다.

Description

정전기 방전 억제용 장치 및 시스템{DEVICE AND SYSTEMS FOR ELECTROSTATIC DISCHARGE SUPRESSION}
본 발명은 전자회로 보호장치 및 이를 포함하는 시스템에 관한 것이다. 특히, 본 발명은 정전 방전을 억제하기 위한 장치에 관한 것이다. 보다 상세하게는, 본 발명은 정전 방전 리액턴스 층을 둘러싸는 제 1 및 제 2 다중층 구조물을 포함한 ESD 억제용 장치에 관한 것이며, 상기 리액턴스는 정전 방전 신호의 발생에 응답하여 변화한다.
정전 전기 및 정전기 방전(ESD:Electrostatic Discharge)의 문제는 전자산업에서 잘 알려져 있다. 대체로, 전자 부품은 한 재료에서 또 다른 재료로 전하가 이동하여 이들 두 개의 재료 간에 전위차와 관련한 전압 서지(surge)를 발생시키는 전기적 사건(event)이 발생하면 손상 받게 된다. 정전기 방전 협회(ESDA)는 제품이 ESD로 인해 8 내지 33%가 손실된다는 전문가들의 평가를 인용하고 있다. ESDA에 따르면, 전자업계에서 ESD 손상으로 인한 실제 비용은 해마다 수십억 달러에 이르는 것으로 추정하고 있다. http://www.esda.org/basics/part1.cfm를 참조하라.
대체로, 부품을 ESD 손상으로부터 보호하기 위한 기본적인 방법은 과도 신호들을 보호될 장치로부터 "소산"시키거나 방전시키도록 적절한 접지 또는 분기와 같 은 일부 기본적인 예방책을 포함한다. 또 다른 방법은 운반 및 운송(shipping) 동안 민감한 장치를 보호하는 포장 및 처리 기술의 사용을 포함한다. 이러한 기술이 전하로부터 제품을 차단하고 보호될 장치의 컨테이너 하우징 내에서 제품의 움직임에 의해 유발되는 전하의 발생을 감소시키는데 유효하게 사용되지만, 이들 기술은 손상 위험을 완전하게 제거하지 못한다. 또한, 서브미크론 선폭을 이용하며 고주파수(GHz 이상)에서 작동하는 최근의 장치들은 손상에 보다 민감하며 상기 방법으로는 손상을 방지할 수 없다.
ESD 이벤트에 반응하고 접지로 방전 경로를 제공하도록 설계된 부품은 공지되어 있다. 이러한 부품의 예는 다이오드와 커패시터들이다. 게다가, 그외 부품들은 전기 절연 기판에 부착된 두 개의 전기 도전 부재들 간에 갭을 이용하여 이산 전기 보호 장치를 개시한 쉬리어(Shrier) 등의 "과전압 보호 장치 및 그 제조 방법"이란 제목의 미국특허 6,172,590호와 같은 문헌에 기초한다. '590 특허에 따르면, 전기 보호 장치는 전기 커넥터의 리드(lead)를 수용하기 위해 스루홀에 장착되거나 구성된 표면일 수 있다. '590 특허는 전기 절연 기판을 포함하는 전기 보호 장치를 제조하는 방법을 개시하고 청구한다.
쉬리어 등의 "가변 전압 보호 구조물 및 그 제조 방법"이란 제목의 미국특허 6,310,752는 전압 가변 물질 내에 매립된 실질적으로 일정한 두께를 갖는 절연 재료의 강화 층을 포함하는 가변 전압 보호 부품을 개시하고 청구한다. '752 특허에 따르면, 강화층은 압축력에 저항성이 있는 가변 전압 보호 부품을 위해 균일한 두께를 형성하여 전압 가변 재료의 클램프 전압 또는 단락을 감소시킨다. 또한 '752 특허는 이러한 가변 전압 보호 부품을 제조하기 위한 방법을 개시한다.
'590 특허와 '752 특허의 내용을 포함하는 종래 ESD 억제 장치는 성공적으로 만들어지고 사용되었다. 대체로, 이러한 장치는 전극들 간에 산재된 일부 타입의 서지 재료를 갖는 전극 커플을 이용한다. 하나의 전극은 과도 신호 입력 단자를 제공하지만 다른 전극은 접지에 대한 방전 경로를 제공한다. 기판 또는 강화층으로 알려진 배리어층은 부품에 표면이 장착되거나 스루홀을 갖도록 필수적인 경도를 제공하는데 사용된다.
그러나, 이러한 종래 보호 부품은 몇몇 제한을 가지며 이는 기판 또는 강화층이조건을 필요로 하게 한다. 특히, 기판의 사용은 부품의 전체 크기와 비용을 상당히 증가시킨다. 게다가, 이러한 종래 보호 부품의 비교적 큰 크기와 프로파일은 보드 공간이 제한된 꽉 찬 공간이므로 사용하기가 실용적이지 않다. 더구나, 기판 재료는 이러한 부품 제조시 비용이 제일 많이 들기 때문에, 기본적인 보급용으로서 종래 보호 부품의 사용은 비용으로 인해 제한될 수 있다. 게다가, 인쇄회로판 분야에서 종래 ESD 보호 장치를 사용하는 것은 개별 장치가 그 표면이 보호될 각각의 부품 또는 신호 경로에 장착되어야 하며 이는 비용을 크게 높인다.
전자 장치들은 점점 더 빠르고 작아지며, ESD에 대한 민감도가 증가한다. ESD는 실질적으로 오늘날 전자장치 환경의 모든 면에서 생산성과 제품 신뢰도에 나쁜 영향을 준다. 또한 전자 산업의 정전 제어의 많은 면은 세정실 분야 및 신호 라인 확산과 같은 다른 업계에 적용된다.
따라서, 인쇄회로판 분야를 포함한 보다 넓은 분야에서 폭넓게 사용될 수 있 는 비용 효율적인 낮은 프로파일 보호 부품이 필요하다.
본 발명의 특정 실시예는 첨부된 도면과 상세한 설명을 고려하면 이해될 것이다.
도 1a와 1b는 제 1 실시예에 따른 정전기 방전을 억제하기 위한 장치의 등각도 및 단면도이다.
도 2a와 2b는 제 2 실시예에 따른 정전기 방전을 억제하기 위한 장치의 등각도 및 단면도이다.
도 3은 도 1a와 1b의 정전기 방전을 억제하기 위한 장치에 대한 층 구성 사항을 등각도로 도시한다.
도 4는 도 3의 층 구성의 단면도이다.
도 5는 이중 도금 스루-홀을 갖는 도 1a와 1b의 장치 구성에 대한 단면도이다.
도 6은 단일 도금 스루-홀을 갖는 도 2a와 2b의 장치 구성에 대한 단면도이다.
도 7과 8은 제 1 및 제 2 인쇄회로판 시스템 내에서 본 발명에 따른 정전기 방전을 억제하기 위한 장치의 사용을 도시한다.
상세한 설명의 참조번호는 특별한 언급이 없는 한 도면과 유사한 참조번호를 사용하였다.
유사한 도 1a와 1b를 참조하면, 본 발명의 일 실시예에 따른 정전기 방전을 억제하기 위한 장치(10)가 도시되어 있으며 장치는 제 1 및 제 2 다층 구조물(14 및 16) 사이에 정전기 방전 리액턴스 층으로 구성되어 있다. 바람직하게, 정전기 방전 리액턴스 층(12)은 "ESD 보호 장치 및 표준 제조 프로세서를 이용한 ESD 보호 장치 제조 방법"이란 제목의 관련된 미국특허출원 10/366,174("관련 출원")에 개시된 것과 같은 폴리머-기반 억제 물질 또는 예컨대 일렉트로닉 폴리머 사 및/또는 기타 업계 공급원으로부터 용이하게 얻을 수 있는 유사한 물질을 포함한다. 장치(10)는 업계에 공지된 것 및/또는 관련 출원에 개시된 것과 같은 표준 인쇄회로판 제조 기술을 이용하여 제조될 수 있다. 폴리머-기반 전압 가변 물질의 성능 특성은 바뀔 수 있기 때문에, 장치(10)는 상이한 트리거 전압에 대한 물질 특성을 바꾸고, 전압과 최대 전압 억제 레벨을 클램핑시킴으로써 넓은 분야에 사용될 수 있다.
장치(10)의 제 1 및 제 2 다중층 구조물(14 및 16)은 상부 및 하부 도전층(하기 개시함)과 배리어층(18 및 30)을 각각 가지며, 이들 층은 종래 ESD 보호 장치와 비교했을 때 장치(10)가 매우 낮은 프로파일을 가질 수 있게 한다. 따라서, 제 1 및 제 2 다중층 구조물(14,16)과 같은 낮은 프로파일 다중층 구조물의 사용은 장치(10)의 전체 크기와 부피를 감소시키며 표면 장착 및 매립된 회로판 분야에 매우 적합하게 한다. 장벽층(18,30)은 두 개의 도전 층들 간에 끼워진 전기 절연 물질을 제공한다. 듀퐁 사의 Kapton®과 같은 폴리이미드 막은 적절한 절연 특성을 제공하면서 막 두께를 갖는 관통할 수 없는 배리어를 형성하기 때문에 원하는 낮은 프로파일을 유지한다(Kapton®은 듀퐁 사의 등록 상표임). 따라서, 다중층 구조물(14 및 16)과 같은 다중층 구조물 내의 폴리이미드 막의 사용은 기판 또는 강화층을 필요로 하는 종래 ESD 보호 장치와 관련한 많은 문제를 필요로 하며 이는 억제 장치의 전체 크기와 프로파일에 추가된다.
또한 제 1 다중층 구조물(14)은 장치(20)에 ESD 신호 인터페이스를 제공하는 도전성 단자층(20)을 포함한다. 일반적인 조건 하에서, 즉 ESD 이벤트가 발생하지 않으면, 전기 신호는 단자층(20)의 단자(22 및 24)를 경유하여 정전기 방전 리액턴스 층(12)을 통과하고, 단자들 중 하나는 보호될 장치 또는 신호 경로(도 1a와 1b에 도시안됨)와 전기적인 연속성을 갖는다. 따라서 ESD 신호에 의해 압박을 받지 않을 때, 단자(22 및 24)는 보호될 장치에 고유한 데이타 및/또는 전력 신호를 위한 입력 및 출력 단자로서 기능한다. 또한, 단자(22 및 24)는 그 형상이 정방형인 것으로 도시되었지만, 단자(22 및 24)는 적용분야에 따라 임의의 형상 또는 구조로 가정할 수 있다.
도시된 것처럼, 단자(22 및 24)는 갭(27)만큼 분리되고 배리어층(18)의 일측부(또는 표면)에 결합된다. 관련된 문헌은 공지된 PCB 제조 방법을 이용하여 배리어층(18)과 같은 층 위에 단자(22 및 24)와 같은 단자들을 형성하기 위한 방법을 개시한다. 마주하는 단자층(20)은 도 1b에 도시된 것처럼 정전기 방전 리액턴스 층(12)에 매립된 전극(28a 및 28b)로 구성된 도전성 전극층(28)이다. 도 3은 정전기 방전 리액턴스 층(12)의 캐버티(12a 및 12b)에 끼워진 전극(28a 및 28b)의 구성 을 도시한다. 전극(28b)은 정전기 방전 리액턴스 층(12) 안으로 연장하는 연장부(28c)를 갖는 것으로 도시되었다. 전극(28a 및 28b)의 물리적 치수는 장치(10)의 성능에 영향을 주도록 바뀔 수 있다. 따라서 연장부(28c)는 예컨대 장치(10)의 트리거 전압 레벨, 클램핑 전압 레벨 및 최대 전압 억제 레벨에 영향을 줌으로써 장치(10)의 성능에 영향을 주는 것을 돕는다. 또한 다른 성능 변수가 전극(28a,28b)의 물리적 치수에 의해 바뀔 수 있다. 이러한 이유로 인해, 연장부(28c)는 예컨대, 장치(10)의 성능에 영향을 주도록 연장부를 더 길게 하거나, 더 짧게 하거나, 더 넓게 하거나, 더 두껍게 함으로써 바뀔 수 있다.
제 2 다중층 구조물(16)은 도 1b에 도시된 것처럼 제 1 다중층 구조물(14)과 유사하다. 특히, 제 2 다중층 구조물(16)은 사이에 갭(38)을 갖는 단자들(34 및 36)을 구비한 도전성 단자층(32)을 갖는다. 단자(34,36)는 접지 기준에 대한 접속 포인트로서 사용되어 해로운 ESD 신호의 안전한 방전을 가능케하고 보호될 장치 또는 신호 경로로부터 멀어지게 한다. 따라서, ESD 이벤트의 경우에, ESD 신호는 단자(22) 또는 단자(24)를 통해 정전기 방전 리액턴스 층(12)에 진입하고, 단자(34) 또는 단자(36) 중 하나를 통해 배출된다. 이 경우, ESD 이벤트에 의해 파괴되는 장치, 부품 또는 피쳐가 보호될 수 있다.
도 1b와 도 3을 참조하면, 전극층(40)은 전극(40a 및 40b)을 포함하는 것으로 도시되었다. 일 실시예에서, 전극(40a 및 40b)은 정전기 방전 리액턴스 층(12) 내에 형성된 캐버티(12a 및 12b)에 마주하는 캐버티(도시되지 않았지만 화살표 13a 및 13b로 지시됨) 내에 포함된다. 전극(28b)과 관련하여 전극(40b)은 물리적 특성 이 장치(10)의 성능 특성에 영향을 주도록 바뀔 수 있는 연장부(40c)를 갖는다. 도 1b는 연장부(28c)와 연장부(40c) 사이의 중첩부(50)를 도시한다. 연장부(28c 및 40c) 사이의 중첩부(50)의 연장은 장치(10)의 중첩 성능의 인자로서 고려될 수 있다. 예컨대, 중첩부(50)는 장치의 트리거 전압, 클램핑 전압 및 최대 보호 전압에 영향을 줄 수 있다. 따라서, 장치(10)는 많은 어플리케이션에 적합하게 조절될 수 있는 ESD 억제 부품을 위한 구성을 제공한다.
도 1a, 1b, 3 및 4는 장치(10)가 장치의 여러층으로부터 신호 연속을 제공하고 표면 장착 어플리케이션을 지원한 평판 스루-홀(60,62)이 장착될 수 있는 것을 보여준다. 도전체(64 및 66)(도 3)는 장치(10)의 층들 간의 전기 신호 경로를 제공하는 평판재를 포함한다. 그러나, 예컨대 비아 및 전기 트레이스(trace)를 이용하는 것처럼 층대층 연속을 제공하는 다른 방법이 이용될 수 있다. 평판 스루-홀(60,62)의 사용은 장치가 스루-홀(60,62) 내에 삽입된 패스너, 납땜 조인트, 리빗(ribbit), 또는 기타 구조물(미도시)에 의해 제자리에 견고하게 유지될 수 있기 때문에 기판 또는 재료의 강화층을 포함할 필요를 제거한다. 따라서, 다중층 구조물(14,16)과 결합된 평판 스루-홀(60,62)은 장치가 종래에 비해 작은 크기와 작은 프로파일을 유지하게 한다.
도 4는 모든 층이 분리된 것으로 도시된 층 어셈블리로서 장치(10)의 단면을 도시한다. 이처럼, 장치(10)는 하나의 정전기 방전 리액턴스 층(12)을 둘러싸는 두 개의 다층 구조물(14,16)을 갖는 ESD 억제 장치를 제공한다. 도 2a와 2b는 다중층 구조물(14)에 마주하는 정전기 방전 리액턴스 층(12)의 제 2 표면에 부착된 도전층(80)을 갖는 정전기 방전 리액턴스 층(12)의 하나의 표면에 부착된 단일 다중층 구조물(14)을 갖는 정전기 방전을 억제하기 위한, 대체로 78로 지시된 장치를 도시한다. 장치(78)는 장치(10)의 대안을 제공하며 대체로 단일 다중층 구조물(14)만이 사용되기 때문에 제조하기에 보다 비용효율적이다. 도전층(80)은 구리와 같은 임의의 적절한 도전체일 수 있으며 장치(78)가 사용되는 어플리케이션 내에 접지 기준점에 직접 부착될 수 있다. 따라서, ESD 신호는 (단자 (22 및/또는 24)를 경유하여) 단자층(20)으로부터 정전기 방전 리액턴스 층(12)을 통해 해로운 ESD 신호를 안전하게 접지 방전시키는 도전 층(80)으로의 신호 경로를 지나게 된다.
도 5는 내부에 각각 평판 도전체(64,66)가 삽입된 스루-홀(60,62)을 갖는 층 어셈블리로서 도시된 장치(10)의 단면도이다. 도 6은 단일 스루-홀(100)을 갖는 장치(78)의 변형을 도시한다. 본 발명에 따른 ESD 장치에 대한 각각의 변화는 상이한 제조 환경 및 어플리케이션을 수용하도록 대안적인 어셈블리를 제공한다. 이처럼, 각각의 장치(10 또는 78)에 대한 다양한 변형은 모두 본 발명의 범위 내에서 고려된다.
도 6은 인쇄회로판 시스템(120) 내의 정전기 방전을 억제하기 위한 장치(110)의 사용을 도시한다. 특히, 인쇄회로판(122)은 층(124,126 및 128)을 포함한다. 층(126)의 일부는 장치(10) 또는 장치(78)과 같은 본 발명에 따른 ESD 억제 장치의 일반적인 구성을 형성하는 장치(110)가 내장되었다. 보호될 부품(140)은 프로세서, 전력 증폭기, 메모리 회로 또는 ESD에 민감하고 ESD 신호에 영향을 받아 손상될 수 있는 다른 부품의 호스트의 다른 부품들과 같은 집적회로(IC)를 포함할 수 있다. 부품(140)은 와이이 본드(142)를 이용하여 패드(144)에 부착되어 부품)과 신호 트레이스(150) 사이에 연속성을 제공한다. 이 경우, 신호 경로는 부품(140)으로부터 와이어 본드(142), 패드(144) 및 평판 스루-홀(146)을 통해 신호 트레이스(150)까지 형성된다.
ESD 신호가 부품(140)을 위협하는 경우, 정전기 방전 리액턴스 층(112)은 다중층 구조물(114)과 구조물/층(116) 사이에 신호경로를 형성함으로써 반응하고, 구조물/층은 도시된 것처럼 트레이스(162)를 통해 접지면(160)에 접속된다. 폴리머-기반 ESD 억제 물질의 경우, 정전기 방전 리액턴스 층(112)의 작동 원리는 정전기 방전 리액턴스 층(112)이 정전기 방전 리액턴스 층(112)을 통과하는 신호 흐름에 대한 저항을 나타내며서 부품(140)과 트레이스(150) 사이에 신호 연속을 유지하는 것이고, 이로써 정상 동작동안 장치(110)를 바이패스한다. 절연부(117)는 정상 동작 동안 신호 경로로부터 절연 장치(110)의 길을 제공한다. 물론, 회로판(122) 내에서 구조물로부터 절연 장치(110)의 다른 적절한 수단이 이용될 수 있다.
장치(110)는 통상적인 인쇄회로판의 층 내에 내장되어 부품(140)과 같은 다양한 부품들을 위해 ESD 보호를 제공한다. 갭(170)은 특정 구조로 지시된 것처럼 구조물(114)의 구성을 가능하게 한다. 따라서, 구조물 세그먼트(114a)는 부품(140)과 같은 부품의 다른 영역 또는 다른 핀으로부터의 신호경로를 장치(110)에 결합시키는데 사용된다. 이 경우, 다중 부품, 단일 부품의 신호 경로 또는 핀이 보호될 수 있다.
도 8은 시스템(120)보다 많은 층을 갖는 인쇄회로판 시스템(200)의 장치(110)의 사용을 도시한다. 도시된 것처럼, 인쇄회로판(210)은 5개의 층(212,214,216,218,220)을 갖는다. 회로판(122)과 관련하여 상기 설명한 것처럼 실질적으로 기능하는 장치(110)는 층(216) 내에 내장된다. 어플리케이션(200)의 구조물/층(216)과 접지(260) 간의 접속은 트레이스(266), 트레이스(264), 및 트레이스(262)를 경유하여 제공된다. 절연부(217)는 장치(110)가 정상 동작 동안 보호될 신호경로로부터 단절되는 것을 보장한다. 그렇지 않으며, ESD 이벤트의 발생 동안, ESD 신호가 정전기 방전 리액턴스 층(112)을 통해 접지(260)에 안전하게 이동하고 부품(114)과 같은 보호될 부품이 손상되지 않게 한다.
본 발명은 예시적인 실시예들을 참조하여 설명되었지만 이러한 설명은 본 발명을 제한하기 위한 것이 아니다. 실시예들 조합의 다양한 변형과 다른 실시예는 상기 설명을 참조하여 당업자가 용이하게 수행할 수 있다. 따라서 첨부된 청구항은 이러한 변형과 실시예를 포함한다.

Claims (31)

  1. 정전기 방전 리액턴스 층을 둘러싸는 제 1 및 제 2 다중층 구조물들을 포함하는 정전기 방전을 억제하기 위한 장치로서, 상기 정전기 방전 리액턴스 층의 저항은 정전기 방전 신호의 발생에 응답하여 바뀌는, 정전기 방전을 억제하기 위한 장치.
  2. 제 1 항에 있어서, 상기 정전기 방전 리액턴스 층은 전류가 상기 제 1 다중층 구조물을 통과하여 흐르게 하여 상기 제 1 다중층 구조물로부터 상기 제 2 다중층 구조물까지 흐르게 함으로써 상기 정전기 방전 신호를 억제하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  3. 제 1 항에 있어서, 상기 제 1 다중층 구조물은:
    상부 표면 및 하부 표면을 갖는 제 1 배리어층;
    상기 제 1 배리어층의 상부 표면에 결합된 제 1 단자층; 및
    상기 제 1 배리어층의 하부 표면에 결합되고 상기 정전기 방전 리액턴스 층과 접촉하는 제 1 전극 층
    을 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  4. 제 3 항에 있어서, 상기 제 2 다중층 구조물은:
    상부 표면 및 하부 표면을 갖는 제 2 배리어층;
    상기 제 2 배리어층의 하부 표면에 결합된 제 2 단자층; 및
    상기 제 2 배리어층의 상부 표면에 결합되고 상기 제 1 전극 층과 마주하는 상기 정전기 방전 리액턴스 층과 접촉하는 제 2 전극 층
    을 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  5. 제 4 항에 있어서, 상기 정전기 방전 리액턴스 층은 상기 제 1 및 제 2 전극 층들을 홀딩하기 위한 캐버티들을 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  6. 제 4 항에 있어서, 상기 제 1 및 제 2 장벽층들은 폴리메릭 막 재료로 제조된 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  7. 제 3 항에 있어서, 상기 제 1 단자 층은 공기 갭에 의해 분리된 입력 단자 및 제 1 출력 단자를 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  8. 제 7 항에 있어서, 상기 제 2 단자 층은 제 2 출력 단자를 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  9. 제 4 항에 있어서, 상기 제 1 전극 층은 상기 제 1 배리어층을 통해 상기 제 1 단자층과 전기접촉하는 적어도 하나의 전극을 포함하고, 상기 전극은 상기 정전기 방전 리액턴스 층 안으로의 제 1 연장부를 형성하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  10. 제 9 항에 있어서, 상기 제 2 전극층은 상기 제 2 배리어층을 통해 상기 제 2 단자 층과 전기접촉하는 제 1 및 제 2 전극을 포함하고, 상기 제 2 전극층의 제 1 전극은 상기 제 1 연장부와 마주하는 상기 정전기 방전 리액턴스 층 안으로의 제 2 연장부를 형성하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  11. 제 10 항에 있어서, 상기 제 1 및 제 2 연장부 사이의 수직 중첩부의 양은 상기 정전기 방전 리액턴스 층의 성능 특성들에 영향을 주는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  12. 제 1 항에 있어서, 상기 제 1 및 제 2 다중층 구조물 및 상기 정전기 방전 리액턴스 층을 통해 연장하는 제 1 및 제 2 스루-홀들을 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  13. 제 12 항에 있어서, 상기 제 1 및 제 2 스루-홀들은 평판인 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  14. 제 1 측부 및 제 2 측부를 갖는 정전기 방전 리액턴스 층, 상기 제 1 측부에 결합된 다중층 구조물 및 상기 제 2 측부에 결합된 도전층을 포함하는 정전기 방전을 억제하기 위한 장치로서, 상기 정전기 방전 리액턴스 층의 저항은 정전기 방전 신호의 발생에 응답하여 바뀌는, 정전기 방전을 억제하기 위한 장치.
  15. 제 14 항에 있어서, 상기 다중층 구조물은:
    상부 및 하부 표면들을 갖는 배리어층;
    상기 배리어층의 상부 표면에 결합된 단자층; 및
    상기 배리어층의 하부 표면에 결합되고 상기 정전기 방전 리액턴스 층과 접촉하는 전극 층
    을 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  16. 제 15 항에 있어서, 상기 정전기 방전 리액턴스 층은 상기 전극 층을 홀딩하기 위한 캐버티를 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  17. 제 15 항에 있어서, 상기 배리어층은 폴리메릭 막 재료로 제조된 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  18. 제 15 항에 있어서, 상기 단자층은 공기 갭에 의해 이격된 입력 단자와 출력 단자를 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  19. 제 18 항에 있어서, 상기 도전층은 접지에 부착된 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  20. 제 15 항에 있어서, 상기 전극층은 상기 배리어층을 통해 상기 단자층과 전기접촉하는 적어도 하나의 전극을 포함하고, 상기 전극은 상기 정전기 방전 리액턴스 층 안으로의 제 1 연장부를 형성하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  21. 제 20 항에 있어서, 상기 연장부의 길이는 상기 정전기 방전 리액턴스 층의 성능 특성에 영향을 주는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  22. 제 14 항에 있어서, 상기 다중층 구조물, 상기 정전기 방전 리액턴스 층 및 상기 도전층을 통과하는 적어도 하나의 스루-홀을 더 포함하는 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  23. 제 22 항에 있어서, 상기 스루-홀은 평판인 것을 특징으로 하는 정전기 방전을 억제하기 위한 장치.
  24. 집적된 정전기 방전 억제부를 갖는 시스템으로서:
    다수의 전기 부품들을 홀딩하기 위한 인쇄회로판; 및
    상기 인쇄회로판에 결합된 정전기 방전 장치
    를 포함하고, 상기 정전기 방전 장치는 정전기 방전 리액턴스 층에 결합된 적어도 하나의 제 1 다중층 구조물들을 가지며, 상기 정전기 방전 리액턴스 층의 저항은 정전기 방전 신호의 발생에 응답하여 바뀌는, 집적된 정전기 방전 억제부를 갖는 시스템.
  25. 제 24 항에 있어서, 상기 전기 부품들 중 적어도 하나에 하나 이상의 신호들을 결합시키기 위한 인터페이스를 더 포함하고, 상기 인터페이스는 상기 정전기 방전 장치에 결합되어 상기 인터페이스를 통과하는 정전기 방전 신호들이 상기 장치에 의해 억제되는 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
  26. 제 24 항에 있어서, 상기 제 1 다중층 구조물에 마주하는 상기 방전 리액턴스 층에 결합된 제 2 다중층 구조물을 더 포함하는 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
  27. 제 24 항에 있어서, 상기 제 1 다중층 구조물에 마주하는 상기 방전 리액턴스 층에 결합된 도전층을 더 포함하는 것을 특징으로 하는 집적된 정전기 방전 억 제부를 갖는 시스템.
  28. 제 26 항에 있어서, 상기 인쇄회로는 접지를 가지며 상기 제 2 다중층 구조물은 상기 접지와 신호접촉하는 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
  29. 제 27 항에 있어서, 상기 인쇄회로는 접지를 가지며 상기 도전층은 상기 접지와 신호접촉하는 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
  30. 제 24 항에 있어서, 상기 장치는 상기 인쇄회로판에 장착된 표면인 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
  31. 제 24 항에 있어서, 상기 장치는 상기 인쇄회로판에 내장된 것을 특징으로 하는 집적된 정전기 방전 억제부를 갖는 시스템.
KR1020077008692A 2004-09-17 2005-09-16 정전기 방전 억제용 장치 및 시스템 KR20070085260A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/944,124 2004-09-17
US10/944,124 US7218492B2 (en) 2004-09-17 2004-09-17 Devices and systems for electrostatic discharge suppression

Publications (1)

Publication Number Publication Date
KR20070085260A true KR20070085260A (ko) 2007-08-27

Family

ID=36073699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008692A KR20070085260A (ko) 2004-09-17 2005-09-16 정전기 방전 억제용 장치 및 시스템

Country Status (5)

Country Link
US (3) US7218492B2 (ko)
EP (1) EP1794860A4 (ko)
KR (1) KR20070085260A (ko)
CN (1) CN100568658C (ko)
WO (1) WO2006033996A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055641A (ko) * 2017-11-15 2019-05-23 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
AU6531600A (en) * 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US20080035370A1 (en) * 1999-08-27 2008-02-14 Lex Kosowsky Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
US6981319B2 (en) * 2003-02-13 2006-01-03 Shrier Karen P Method of manufacturing devices to protect election components
US7218492B2 (en) * 2004-09-17 2007-05-15 Electronic Polymers, Inc. Devices and systems for electrostatic discharge suppression
JP4745697B2 (ja) * 2005-03-29 2011-08-10 富士通セミコンダクター株式会社 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
WO2007062122A2 (en) * 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US7968014B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
KR20090055017A (ko) * 2006-09-24 2009-06-01 쇼킹 테크놀로지스 인코포레이티드 스탭 전압 응답을 가진 전압 가변 유전 재료를 위한 조성물및 그 제조 방법
EP1990834B1 (en) * 2007-05-10 2012-08-15 Texas Instruments France Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US20090220771A1 (en) * 2008-02-12 2009-09-03 Robert Fleming Voltage switchable dielectric material with superior physical properties for structural applications
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8007286B1 (en) * 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US8059380B2 (en) * 2008-05-15 2011-11-15 Freescale Semiconductor, Inc. Package level ESD protection and method therefor
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
WO2010039902A2 (en) 2008-09-30 2010-04-08 Shocking Technologies, Inc. Voltage switchable dielectric material containing conductive core shelled particles
KR101234493B1 (ko) * 2008-10-10 2013-02-18 쇼와 덴코 가부시키가이샤 정전 방전 보호체
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
JP2010135391A (ja) * 2008-12-02 2010-06-17 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
TWI558710B (zh) * 2009-01-08 2016-11-21 古利斯股份有限公司 具有鋅連接部位的磷酸肌醇３－激酶抑制劑
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8968606B2 (en) 2009-03-26 2015-03-03 Littelfuse, Inc. Components having voltage switchable dielectric materials
US8270131B2 (en) * 2009-07-31 2012-09-18 Infineon Technologies Ag Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
TWI388248B (zh) * 2010-06-25 2013-03-01 Pegatron Corp 電子裝置
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
KR101923760B1 (ko) * 2011-09-21 2018-11-29 리텔퓨즈 인코포레이티드 정전기 방전 보호를 위한 수직 절환 포메이션
TWI510148B (zh) * 2011-11-07 2015-11-21 Shocking Technologies Inc 保護電子組件防止靜電放電（ｅｓｄ）脈衝的系統
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
WO2016208401A1 (ja) * 2015-06-25 2016-12-29 株式会社村田製作所 樹脂基板および電子機器
US9380688B1 (en) * 2015-12-31 2016-06-28 International Business Machines Corporation Air gap electrostatic discharge structure for high speed circuits
MX2018009464A (es) 2016-02-02 2019-05-06 Deka Products Lp Agente electro-mecánico modular.
WO2018063684A1 (en) * 2016-09-30 2018-04-05 Intel Corporation 3d high-inductive ground plane for crosstalk reduction
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
US11551791B2 (en) * 2020-04-20 2023-01-10 Cerner Innovation, Inc. Key note
TWI774259B (zh) * 2021-03-08 2022-08-11 啟碁科技股份有限公司 電子裝置及天線饋入裝置
CN114094560B (zh) * 2021-11-18 2023-07-25 世邦通信股份有限公司 一种esd保护系统、装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231118C1 (de) * 1982-08-20 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung
US4726991A (en) * 1986-07-10 1988-02-23 Eos Technologies Inc. Electrical overstress protection material and process
US5068634A (en) * 1988-01-11 1991-11-26 Electromer Corporation Overvoltage protection device and material
US4977357A (en) * 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
US5075665A (en) * 1988-09-08 1991-12-24 Murata Manufacturing Co., Ltd. Laminated varistor
JPH02137212A (ja) * 1988-11-17 1990-05-25 Murata Mfg Co Ltd 複合電子部品
US5099380A (en) * 1990-04-19 1992-03-24 Electromer Corporation Electrical connector with overvoltage protection feature
JP3039005B2 (ja) * 1991-07-17 2000-05-08 株式会社村田製作所 チップバリスタ
JP3064544B2 (ja) * 1991-08-30 2000-07-12 株式会社村田製作所 積層電子部品の製造方法
US5248517A (en) * 1991-11-15 1993-09-28 Electromer Corporation Paintable/coatable overvoltage protection material and devices made therefrom
CN1079571C (zh) * 1994-07-14 2002-02-20 苏吉克斯公司 可变电压保护结构及其制作方法
EP0771465B1 (en) * 1994-07-14 2002-11-13 Surgx Corporation Method of making single and multi-layer variable voltage protection devices
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
JPH11500872A (ja) * 1995-08-07 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 多重線正温度係数抵抗
US6172590B1 (en) * 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
US5869869A (en) 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
US5796570A (en) * 1996-09-19 1998-08-18 National Semiconductor Corporation Electrostatic discharge protection package
US6074576A (en) 1998-03-24 2000-06-13 Therm-O-Disc, Incorporated Conductive polymer materials for high voltage PTC devices
US6549114B2 (en) * 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6108184A (en) * 1998-11-13 2000-08-22 Littlefuse, Inc. Surface mountable electrical device comprising a voltage variable material
US6534422B1 (en) 1999-06-10 2003-03-18 National Semiconductor Corporation Integrated ESD protection method and system
US6373719B1 (en) 2000-04-13 2002-04-16 Surgx Corporation Over-voltage protection for electronic circuits
US6274852B1 (en) 2000-10-11 2001-08-14 Therm-O-Disc, Incorporated Conductive polymer compositions containing N-N-M-phenylenedimaleimide and devices
US7258819B2 (en) * 2001-10-11 2007-08-21 Littelfuse, Inc. Voltage variable substrate material
US6963493B2 (en) * 2001-11-08 2005-11-08 Avx Corporation Multilayer electronic devices with via components
US6981319B2 (en) 2003-02-13 2006-01-03 Shrier Karen P Method of manufacturing devices to protect election components
US7218492B2 (en) * 2004-09-17 2007-05-15 Electronic Polymers, Inc. Devices and systems for electrostatic discharge suppression

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055641A (ko) * 2017-11-15 2019-05-23 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US20070127175A1 (en) 2007-06-07
CN101061617A (zh) 2007-10-24
US8045312B2 (en) 2011-10-25
WO2006033996A3 (en) 2006-10-12
WO2006033996A2 (en) 2006-03-30
CN100568658C (zh) 2009-12-09
US7218492B2 (en) 2007-05-15
US7558042B2 (en) 2009-07-07
US20060061925A1 (en) 2006-03-23
EP1794860A2 (en) 2007-06-13
US20090237855A1 (en) 2009-09-24
EP1794860A4 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
KR20070085260A (ko) 정전기 방전 억제용 장치 및 시스템
US6373719B1 (en) Over-voltage protection for electronic circuits
KR101679099B1 (ko) 전압 스위칭형 유전 물질을 갖는 소자
US9320135B2 (en) Electric discharge protection for surface mounted and embedded components
US20060152334A1 (en) Electrostatic discharge protection for embedded components
US7417194B2 (en) ESD protection devices and methods of making same using standard manufacturing processes
US7688598B2 (en) Substantially continuous layer of embedded transient protection for printed circuit boards
US9224728B2 (en) Embedded protection against spurious electrical events
US6172590B1 (en) Over-voltage protection device and method for making same
US5818101A (en) Arrangement for the protection of electrical and electronic components against electrostatic discharge
WO1997026665A9 (en) Over-voltage protection device and method for making same
US20060124348A1 (en) Printed circuit board with insulative area for electrostatic discharge damage prevention
JP4562666B2 (ja) 耐静電気機能付電子装置
US10154597B2 (en) Component mount board
EP2564482B1 (en) Embedded protection against spurious electrical events
KR20040096171A (ko) 정전기 방전 개선을 위한 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application