KR20180075700A - 전기 경로 길이 판정 - Google Patents

전기 경로 길이 판정 Download PDF

Info

Publication number
KR20180075700A
KR20180075700A KR1020187017850A KR20187017850A KR20180075700A KR 20180075700 A KR20180075700 A KR 20180075700A KR 1020187017850 A KR1020187017850 A KR 1020187017850A KR 20187017850 A KR20187017850 A KR 20187017850A KR 20180075700 A KR20180075700 A KR 20180075700A
Authority
KR
South Korea
Prior art keywords
transmission line
path length
capacitance
electrical path
signal
Prior art date
Application number
KR1020187017850A
Other languages
English (en)
Other versions
KR102619983B1 (ko
Inventor
마크 스펠만
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20180075700A publication Critical patent/KR20180075700A/ko
Application granted granted Critical
Publication of KR102619983B1 publication Critical patent/KR102619983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12—Measuring rate of change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/24—Transmission-line, e.g. waveguide, measuring sections, e.g. slotted section
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/945—Proximity switches
    • H03K17/955—Proximity switches using a capacitive detector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

전기 경로 길이를 판정하기 위한 예시적인 프로세스는: 단위 길이당 공지된 커패시턴스를 갖는 전송 라인에 전류를 주입하는 단계; 상기 전류에 응답하여 상기 전송 라인 상의 전압의 변화율을 판정하는 단계; 상기 전압의 변화에 기초하여 상기 전송 라인의 커패시턴스를 판정하는 단계; 및 상기 판정된 전송 라인의 커패시턴스 및 단위 길이당 공지된 커패시턴스에 기초하여 상기 전송 라인의 전기 경로 길이를 판정하는 단계;를 포함한다.

Description

전기 경로 길이 판정
본 명세서는 일반적으로 전송 라인의 커패시턴스에 기초하여 전송 라인의 전기 경로 길이를 판정하는 것에 관한 것이다.
자동 테스트 장비(ATE)는 피시험 장치(DUT)의 동작을 테스트하기 위해 DUT와 신호를 주고받는 전자 장치를 포함한다. ATE에는 집적 회로에 대한 디지털 테스트를 수행하기 위한 디지털 테스트 기기와 같은 테스트 기기가 포함된다. 테스트 기기는 일반적으로 테스트 헤드 상에 상주한다. 일반적으로 DUT 제조업체가 제공하고 ATE로 제조되지 않은 디바이스 인터페이스 보드(DIB)는 테스트 헤드와, 그에 따라 테스트 기기를 DUT에 연결한다. 전송 라인은 DIB를 통과하지만; 그러나 ATE는 이러한 전송 라인의 전기 경로 길이를 알지 못한다. 그러나, 이 정보는 신호 정렬 및 신호 라인 연속성 판정을 포함하는(그러나 이에 한정되는 것은 아님) 다양한 목적에 유용할 수 있다.
TDR(time domain reflectometry)은 전송 라인의 끝에서 신호를 정렬하거나 전기적 연속성을 판정하는 데 사용될 수 있다. 그러나, TDR은 예를 들면 신호 상승 시간이 전송 라인의 전기 경로 길이를 초과하는 때와 같이 특정 상황에서는 신뢰할 수 없다. 또한, ATE는 TDR 측정을 수행할 수 없을 수도 있다.
전기 경로 길이를 판정하기 위한 예시적인 프로세스는: 단위 길이당 공지된 커패시턴스를 갖는 전송 라인에 전류를 주입하는 단계; 상기 전류에 응답하여 상기 전송 라인 상의 전압 변화율(예를 들어, dV/dt)을 판정하는 단계; 상기 전압 변화율에 기초하여 상기 전송 라인의 커패시턴스를 판정하는 단계; 및 판정된 상기 전송 라인의 커패시턴스 및 단위 길이당 공지된 커패시턴스에 기초하여 상기 전송 라인의 전기 경로 길이를 판정하는 단계;를 포함한다. 상기 예시적인 프로세스는 다음 특징들 중 하나 이상을 단독으로 또는 조합하여 포함할 수 있다.
예시적인 프로세스는 또한 상기 전기 경로 길이에 기초하여 신호 정렬을 수행하는 단계를 포함할 수 있다. 신호 정렬을 수행하는 단계는 전송 라인 및 하나 이상의 다른 전송 라인 상의 신호의 상승 에지 및/또는 하강 에지가 동시에 또는 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인의 출력에서의 지정된 간격 내에서 발생하도록 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인으로의 신호 출력을 제어하는 단계를 포함할 수 있다.
상기 전송 라인은 테스트 기기와 피시험장치 사이의 신호 경로를 포함할 수 있다. 상기 신호 경로는 상기 테스트 기기를 상기 피시험장치에 연결하도록 구성된 디바이스 인터페이스 보드 상에 있을 수 있다. 상기 전기 경로 길이는 또한 정렬이 수행되는 신호의 상승 시간보다 짧을 수 있다.
상기 예시적인 프로세스는 상기 전기 경로 길이에 기초하여 상기 전송 라인의 특성을 검출하는 단계를 포함할 수 있다. 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인 내의 단락 회로일 수 있고; 상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값을 초과하는 것을 인식하는 단계를 포함할 수 있다. 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인에 단선(break)을 포함할 수 있고; 상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값 이하인 것을 인식하는 단계를 포함한다. 상기 전송 라인의 특성은 상기 전송 라인의 종단 점을 포함할 수 있고; 상기 종단 점을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이에 기초하여 상기 전송 라인이 상기 다수의 장치 중 어느 것을 통해 연장되는지를 판정하는 단계를 포함할 수 있다. 상기 종단 점을 판정하는 단계는 다수의 장치 중 하나 이상과 관련된 공지된 값을 판정된 전기 경로 길이 또는 커패시턴스와 비교하는 단계; 및 상기 비교에 기초하여 상기 전송 라인이 연장되는 장치를 식별하는 단계를 포함한다.
본 써머리 부분을 포함하는 본 명세서에서 기술된 특징들 중 2개 이상은 본원에 구체적으로 기술되지 않은 실시 예들을 형성하기 위해 조합될 수 있다.
본원에 기술된 테스트 시스템 및 기술들 또는 그의 일부는 하나 이상의 비일시적 기계 판독가능 저장 매체에 저장되고 본원에 기술된 동작들을 제어하는(예를 들면, 조정하는) 하나 이상의 처리 장치들 상에서 실행가능한 명령어를 포함하는 컴퓨터 프로그램 제품으로서 구현되고 그에 의해 제어될 수 있다. 본원에 기술된 테스트 시스템 및 기술 또는 그의 일부는 다양한 동작을 구현하기 위해 실행가능한 명령어를 저장하는 메모리 및 하나 이상의 처리 장치를 포함할 수 있는 장치, 방법 또는 전자 시스템으로서 구현될 수 있다.
하나 이상의 구현의 상세는 첨부도면 및 하기의 설명에서 기술된다. 다른 특징 및 이점은 상기 설명과 도면, 및 청구범위로부터 명확해질 것이다.
도 1은 예시적인 테스트 시스템의 블록도이다.
도 2는 전송 라인의 전기 경로 길이를 판정하기 위해 테스트 시스템에 의해 수행될 수 있는 예시적인 프로세스를 보여주는 흐름도이다.
도 3은 DIB의 전송 라인에 연결된 테스트 장비의 채널을 나타내는 블록도이다.
도 4는 전송 라인에서의 병렬 커패시턴스를 개념적으로 보여주는 블록도이다.
도 5는 전송 라인이 테스트 기기와 DUT 사이를 통과하는 다수의 장치를 개념적으로 도시한 블록도이다.
상이한 도면에서의 유사한 참조번호는 유사한 엘리먼트를 나타낸다.
본 명세서에서는 DIB를 통한 전송 라인과 같은 전송 라인의 전기 경로 길이를 판정하고, 전송 라인에서의 신호 정렬 및 단선(break) 또는 단락 회로의 검출을 포함하는(그러나 이에 한정되지는 않음) 목적으로 그 정보를 사용하도록 구성된 예시적인 ATE가 설명된다. 예시적인 ATE는 단위 길이당 공지된 커패시턴스를 갖는 전송 라인에 전류를 주입하고; 상기 전류에 응답하여 상기 전송 라인 상의 시간 경과에 따른 전압의 변화(전압의 변화율)를 검출하고; 시간 경과에 따른 전압의 변화에 기초하여 전송 라인의 커패시턴스를 판정하고; 및 전송 라인의 판정된 커패시턴스 및 단위 길이당 공지된 커패시턴스에 기초하여 전송 라인의 전기 경로 길이를 판정하도록 구성된다. 이 예에서 전기 경로 길이는 전기 신호가 두 지점 사이를 통과하는 전송 라인 상의 거리를 가리킨다.
제어된 임피던스를 갖는 예시적인 전송 라인은 단위 길이당 고정된 커패시턴스를 갖는다. 예를 들어, 공통 전송 라인은 FR4로 만들어진 인쇄 회로 기판(PCB)에서 50Ω 에칭이다. FR4는 내염성(flame resistant)인 에폭시 수지 바인더를 갖는 직조된 유리 섬유 천으로 구성된 PCB 복합 기판 재료이다. 일부 예에서, 단위 길이당 고정 커패시턴스는 약 3.3(피코패럿)/인치이고; 이 비율은 일정하며; 이 비율은 에칭의 기하학적 구조에 따라 변하지 않는다. 따라서, 전송 라인의 커패시턴스를 판정함으로써 전송 라인의 길이를 식별할 수 있다.
이와 관련하여, 일부 구현 예에서, ATE는 작은 커패시턴스를 측정하는데 특히 적합하다. 예를 들어, ATE는 1uA 미만의 작은 전류를 정확하게 소싱하고, 전압을 정확하게 측정하고, 및 1us 미만의 작은 시간 간격을 정확하게 측정할 수 있거나 또는 고정된 시간 간격으로 전압을 측정할 수 있다. 예를 들어, 샘플 전송 라인의 각 인치당 1uA 전류 소스는 2us로 분리된 두 전압 측정 사이의 0.6V 차이를 가져온다. 대안적으로, 샘플 전송 라인의 각 인치당 1uA 전류 소스는 1V로 분리된 두 시간 측정 사이에 3.3us 차이를 발생시킨다. 첫 번째 경우, 전압은 공지된 간격으로 측정된다. 두 번째 경우, 2개의 전압 임계 값을 교차하는 신호 사이의 시간이 측정된다.
여기에 기술된 예시적인 ATE는 전송 라인에 작은 전류를 공급하고, 이들 전류에 응답하여 전송 라인 상의 전기 신호 트랜지션의 시간을 측정하도록 구성된다. 보다 구체적으로, 전류가 전송 라인에 주입될 때, 전송 라인 상의 전압(V)은 공지된 관계식 dV/dt = i/C에 따라 변화할 것이고, 여기서 i는 전류를 나타내고, C는 커패시턴스를 나타내고, dV/dt는 전압(V) 변화율, 예를 들어 시간(t)에 대한 전압(V) 변화를 나타낸다. i가 공지되고, dV/dt가 본원에 기술된 바와 같이 판정될 수 있기 때문에, C가 또한 판정될 수 있다. C가 공지될 때, 도 2의 프로세스(30)와 관련하여 기술된 바와 같이, 전송 라인의 전기 경로 길이가 판정될 수 있다.
전기 경로 길이를 판정하기 위한 예시적인 프로세스는 고속 디지털 신호가 가용하지 않을 때 특히 유용할 수 있다. 이와 관련하여, 본 명세서에서 사용된 "높음" 및 "낮음"과 같은 단어는 구체적인 수치적 의미를 갖지 않는다. 오히려 이러한 단어는 2개의 값 사이의 상대적인 관계를 나타낸다. 일부 예에서, 전송 라인의 전기 경로 길이가 신호의 상승 시간보다 클 때, 그 신호는 고속으로 간주된다. 일부 예에서, 전송 라인의 전기 경로 길이가 신호의 상승 시간보다 작거나 회로가 이상적으로 동작하는 상승 시간의 1/4보다 작으면, 그 신호는 저속으로 간주된다. 전기 경로 길이를 판정하는 예시적 ATE 및 프로세스는 TDR이 저속 신호에 대해 오류를 생성할 수 있기 때문에 저속 신호에 특히 적용가능하다(배타적이지는 않지만). 보다 구체적으로, 디지털 소스가 충분히 빠르게 트랜지션하는 에지를 갖는 파형을 도출할 수 없는 경우, 라인의 끝에서의 반사(TDR에서)가 소스 에지와 중첩되고, 전송 라인의 전기 경로 길이가 정확하게 판정되지 않는다. 이상적인 조건에서 일반적인 TDR 파라미터를 사용하면 전기 경로 길이가 TDR 신호의 상승 시간의 4분의 1 미만일 때 이 중첩이 발생한다. 예를 들어 상승 시간이 10ns(나노초)인 TDR 신호는 약 15 인치 미만의 경로 길이를 측정하는 데 사용할 수 없다. 특히 자신의 경로 길이보다 긴 상승 시간을 갖는 신호에 대해 전기 경로 길이가 판정되는 정확도를 높이면, 상이한 전송 라인에서 신호를 보다 가깝게 정렬하고 전송 라인에서의 단선 또는 단락을 보다 정확하게 식별할 수 있다.
일부 경우에, 예상보다 짧은 전기 경로 길이를 갖는 전송 라인이 단선 될 수 있다(예를 들어, 개방 회로를 포함). 단선된 전송 라인은 스턱(stuck) 릴레이 또는 전송 라인의 일부분 간의 불량 접촉과 같은 기계적 결함으로 인해 발생할 수 있다. 일부 경우에, 예상보다 긴 전기 경로 길이를 갖는 전송 라인이 전송 라인 상 단락 회로가 있거나 또는 그에 영향을 줄 수 있음을 나타낼 수 있다. 개방 회로 및/또는 단락 회로에 관한 정보는 수리를 위한 전송 라인을 식별하거나 테스트 프로토콜을 변경하여 개방 회로 또는 단락 회로를 포함하는 전송 라인을 방지하도록 ATE에 의해 사용될 수 있다.
본 명세서에 설명된 예시적인 프로세스를 사용하여 판정된 전기 경로 길이는 또한 상이한 전송 라인 상의 신호들 사이의 타이밍을 정렬하는데 사용될 수 있다. 예를 들어, 다수의 전송 라인의 전기 경로 길이가 판정되면, 이들 전송 라인 각각의 상의 신호들 사이의 타이밍이 조정되어, 전송 라인 또는 하나 이상의 다른 전송 라인들 상의 예를 들면 신호의 상승 및/또는 하강 에지가 모든 전송 라인의 출력에서 동시에 또는 지정된 간격 내에서 발생하도록 한다.
도 1은 하나 이상의 전송 라인의 전기 경로 길이를 판정하기 위한 프로세스(30)를 수행하도록 구성된 예시적 ATE(10)의 컴포넌트를 도시한다. 그러나, 주목할 만하게도, 프로세스(30)는 도 1의 ATE와 함께 사용되거나 임의의 특정한 유형의 ATE와 함께 사용되는 것으로 제한되지 않고, 오히려 테스트 환경의 외부를 포함하여 임의의 적절한 기술적 맥락에서 사용될 수 있다. 도 1의 예시에서, 점선은 장치들 간의 잠재적인 신호 경로를 나타낸다.
ATE(10)는 테스트 헤드(11) 및 테스트 컴퓨터(12)를 포함한다. 테스트 헤드(11)는 테스트가 수행되는 DUT(도 1에 도시되지 않음)와 통신한디. 테스트 컴퓨터(12)는 테스트를 제어하기 위해 테스트 헤드(11)와 통신하고, 일부 경우에 직접 또는 간접적으로 DUT와 통신한다. 일 예시에서, 테스트 컴퓨터(12)는 테스트 헤드 상의 테스트 기기로 테스트 프로그램 세트를 다운로드한 다음, 테스트 프로그램 세트를 실행하여 테스트 헤드와 통신하는 DUT를 테스트할 수 있다.
테스트 컴퓨터(12)는 하나 이상의 컴퓨터 프로그램을 포함하는 명령어를 저장하는 메모리 및 이들 명령어를 실행하기 위한 하나 이상의 처리 장치를 갖는 임의의 적절한 유형의 컴퓨팅 장치 또는 장치들일 수 있다. 테스트 컴퓨터(12) 상에서 실행되는 하나 이상의 컴퓨터 프로그램은 예를 들어 i(전류), C(공지된 커패시턴스/단위 길이) 및 dV/dt(전압 대 시간 변화)를 포함하는 전송 라인에 대한 정보를 얻을 수 있고, 그 정보에 기초하여 전송 라인의 전기 경로 길이를 판정할 수 있다. 이 전기 경로 길이는 여기에 설명된 것처럼 다중 전송 라인에서 신호를 정렬하고, 전송 라인에서 단선(개방 회로) 또는 단락(단락 회로)을 식별하고, 및/또는 판정에 따라 테스트를 제어하거나 변경하는 데에 이용될 수 있다 .
ATE(10)는 테스트 기기(13A 내지 13N)를 포함한다. 일부 예시에서, 하나 이상의 테스트 기기는 집적 회로에 대한 디지털 테스트를 수행하기 위한 디지털 테스트 기기이지만, 이에 한정되지 않는다. 그러나, 디지털 테스트 기기 대신 또는 그에 추가하여 다른 유형의 테스트 기기가 사용될 수 있다. 각 테스트 기기는 테스트 신호를 출력하여 DUT를 테스트하고 DUT로부터 신호를 수신하도록 구성될 수 있다. 수신된 신호들은 테스트 신호들에 기초하는 응답 신호들 및/또는 테스트 신호들에 의해 프롬프트되지 않는(예를 들어, 응답하지 않는) DUT로부터 시작되는 신호들을 포함할 수 있다. 일부 구현 예에서, 테스트 기기(13A)와 같은 각각의 테스트 기기는 하나 이상의 파라메트릭 측정 유닛(PMU)(17)을 포함한다. 일반적으로, PMU는 핀 전압을 전송 라인으로 인가하고(예를 들어, 출력하고), 전송 라인 상의 결과적인 전류를 측정하거나, 전송 라인에 전류를 가하고, 전송 라인 상에서 결과적인 전압을 측정하는 하나 이상의 프로그램 가능 모드를 포함하는 회로이다. 전기 경로 길이를 판정하기 위해 본 명세서에 설명된 예시적인 프로세스에서, PMU는 전송 라인 상으로 소량의 전류를 강제로 보내고, 결과적으로 전송 라인 상의 전압 변화율(예를 들어, dV/dt)이 검출된다.
ATE(10)는 테스트 기기 출력들(15)을 DIB(16)에 연결하는 연결 인터페이스(14)를 포함한다. 연결 인터페이스(14)는 테스트 기기들과 DIB(16) 사이에서 신호들을 라우팅하기 위한 커넥터들(20) 또는 다른 장치들을 포함할 수 있다. 예를 들어, 연결 인터페이스는 이러한 커넥터가 장착된 하나 이상의 회로 보드 또는 기타 기판을 포함할 수 있다. 다른 유형의 연결이 사용될 수 있다.
도 1의 예에서, DIB(16)는 전기적으로 및 기계적으로 테스트 헤드(11)의 연결 인터페이스에 연결된다. DIB(16)는 핀들, 트레이스들, 또는 DUT들이 연결될 수 있는 전기적 및 기계적 연결의 다른 지점들을 포함할 수 있는 사이트들(21)을 포함한다. 테스트 신호, 응답 신호 및 기타 신호는 DUT와 테스트 기기 사이의 사이트를 통과한다. DIB(16)는 또한, 다른 것들 중에서도, 커넥터들, 도전성 트레이스들, 및 테스트 기기들, 사이트들(21)에 연결된 DUT들 및 다른 회로들 사이에서 신호들을 라우팅하기 위한 회로를 포함한다.
DIB는 ATE의 일부로 간주될 수 있지만, DIB는 일반적으로 테스트 헤드 및 테스트 컴퓨터를 제공하는 동일한 엔티티에 의해 제공되지 않는다. 대신 DIB는 일반적으로 ATE에에 의해 테스트중인 DUT 제조업체가 제공한다. 테스트 헤드(11) 및 테스트 컴퓨터(12)와 같은 ATE의 나머지의 제조업체는 일반적으로 DIB를 통한 DUT로의 전송 라인의 전기 경로 길이를 충분한 정밀도로 알지 못한다. 예를 들어, 도 3에 도시된 바와 같이, 테스트 채널(38, 39, 40)을 갖는 테스트 기기(13a)는 DIB(16)를 통해 DUT(41)에 연결된다. 각각의 테스트 채널은 디지털 논리 레벨을 출력하는 드라이버(38A, 39A, 40A) 및 출력에 대응하여 전송 라인 상의 결과를 판정/측정하는 비교기와 같은 대응하는 수신기(38B, 39B, 40B)를 포함한다.
DIB(16)는 각각의 테스트 채널(38, 39, 40)에 연결되고 테스트 기기의 제조업체에게 공지되지 않은 전기 경로 길이를 갖는 전송 라인(42, 43, 44)을 포함한다. 수행된 예시적인 ATE(10) 및 프로세스(30)는 그에 의해 신호 상승 시간이 전기 경로 길이를 초과하는 경우를 포함하여 전송 라인(42, 43, 44)의 총 전기 경로 길이를 판정할 수 있게 한다. 결과적으로, 이러한 경우 전기 경로 길이는 일정 정도의 정확도로 판정될 수 있다. 명백하게, 그러나, 예시적인 ATE(10) 및 프로세스(30)는 또한 신호 상승 시간이 전기 경로 길이보다 작은 경우에 전송 라인(42, 43, 44)의 전기 경로 길이를 판정할 수 있다. 본 명세서에 기술된 바와 같이, 예시적인 ATE(10) 및 프로세스(30)는 또한 전송 라인(42, 43, 44) 내의 개방 회로들 및/또는 단락 회로들의 검출을 가능하게 하고, 테스트의 적절한 응답 조정 및 조절을 가능하게 한다.
또한, 도 2 및 도 4를 참조하면, 전류 소스(50)(이 예에서, PMU(17))가 전송 라인(42)에 연결된다. 이 예에서, 전송 라인은 DIB(16)를 통한 회로 경로이고; 그러나, 다른 예들에서, 전송 라인은 테스트 기기 채널의 부분(들) 및 DUT 상의 트레이스와 같은(그러나, 이에 한정되지 않는다) 추가 트레이스를 포함할 수 있다. 전류 소스(50)는 공지된 전류(i)를 표시된 바와 같이 단위 길이당 공지된 커패시턴스를 갖는 전송 라인(42)에 주입한다(31). 이 예에서 전류 소스는 PMU이지만; 그러나, 프로세스(30)는 전류 소스로서 PMU를 사용하는 것으로 제한되지 않는다. 이 예에서, 전송 라인(41)의 단위 길이당 공지된 커패시턴스는 3.3pf/인치이지만; 그러나 프로세스(30)는 이러한 값들에 대한 사용에 제한되지 않는다. 이러한 단위 길이당 공지된 커패시턴스는 각각의 단위 길이에서 공지된 커패시턴스를 나타내지만 도 4에 도시된 바와 같이 실제로 별개의 장치는 아닌 커패시터(52)에 의해 개념적으로도 4에 도시된다. 전송 라인의 공지된 커패시턴스는 따라서 병렬 커패시터의 수 "x"로 모델링될 수 있다.
이 예에서, 테스트 기기 내의 수신기(38b)는 전송 라인 상의 전압(V)을 검출하고, 그 전압을 테스트 컴퓨터로 제공하고, 이는 전류에 응답하여 시간 경과(dt(55))에 따른 전송 라인 상의 전압 변화(dV(54))를 판정하도록 프로그래밍된다(32). 이 예에서, 수신기는 기준 전압에 대한 전송 라인 상의 전압을 검출하는 비교기일 수 있다. 일부 구현 예에서, 비교기 이외의, 또는 그에 추가하는 회로는 전송 라인 상의 전압을 검출하는데 사용될 수 있다. 테스트 컴퓨터(12)는 전송 라인(42) 상의 전압의 추적 실행을 유지할 수 있고, 수신기(38B)의 출력에 기초하여 시간 경과에 따른 전압의 변화를 식별할 수 있다.
테스트 컴퓨터(12)는 전압 변화율(dV/dt)에 기초하여 전송 라인의 커패시턴스(C)를 판정한다(33). 이 예에서, 테스트 컴퓨터(12)는 dV/dt = i/C의 관계식(여기서 dV/dt 및 i는 측정된 값)에 기초하여 전송 라인의 커패시턴스(C)를 판정하기 위한 계산을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행한다. 이 경우 판정된 커패시턴스 C는 전송 라인의 전체 커패시턴스이다.
테스트 컴퓨터(12)는 전송 라인의 판정된 커패시턴스(C) 및 단위 길이당 공지된 커패시턴스(이 예에서는 3.3pf/인치)에 기초하여 전체 전송 라인의 전기 경로 길이를 판정한다(34). 보다 구체적으로, 테스트 컴퓨터는 병렬 커패시턴스를 정의하는 공지된 관계식, 즉:
Ctotal = C1 + C2 ..... + CN, 여기서, N> 2
을 이용한다.
이 예에서 Ctotal은 전송 라인에 대해 판정된 커패시턴스(C)이다. 이 예에서 C1...CN은 각각 3.3pF이지만 다른 예에서는 이 수가 다를 수 있다. 또한 각 단위 길이(이 예에서는 인치)가 3.3pF이기 때문에 위의 방정식은
Ctotal = 3.3·x,
로 축약되고,
여기서 x는 커패시터의 수 및 단위 길이이다. 따라서 Ctotal 값을 알면 테스트 컴퓨터는 "x" 값을 판정한다. 이 예에서, "x"는 DIB를 통해 연장되는 전송 라인의 부분을 포함하는 테스트 기기(13a)의 출력으로부터 DUT까지의 전송 라인의 전기 경로 길이(인치 단위)이다. 일부 경우에, 예를 들어, 단위 길이가 "1"이 아닌 경우, 실제 길이는 x와 단위 길이의 곱일 수 있다.
전송 라인의 특성은 커패시턴스 또는 판정된 전기 경로 길이에 기초하여, 예를 들어 테스트 컴퓨터(12)에 의해 검출될 수 있다(35). 일부 구현 예에서, 전송 라인의 특성은 전송 라인을 포함하는 신호 라인에서 단락 회로를 포함하고, 특성을 검출하는 단계는 커패시턴스가 미리 정의된 임계 값을 초과하는 것을 인식하는 단계를 포함한다. 예를 들어, 테스트 컴퓨터는 전송 라인 또는 그 일부의 커패시턴스를 미리 정의된 임계 값과 비교할 수 있다. 검출된 커패시턴스가 미리 정의된 임계 값을 초과하는 경우, 그것은 전송 라인 상의 단락 회로를 나타낸다. 일부 예에서, 특성을 검출하는 단계는 판정된 전기 경로 길이가 정의된 임계 값을 초과하는지를 판정하는 단계를 포함한다.
일부 구현 예에서, 전송 라인의 특성은 전송 라인을 포함하는 신호 라인에서의 단선 또는 개방 회로를 포함한다; 특성을 검출하는 단계는 커패시턴스가 미리 정의된 임계 값 이하인지를 인식하는 단계를 포함한다. 예를 들어, 테스트 컴퓨터는 전송 라인 또는 그 일부의 커패시턴스를 미리 정의된 임계 값과 비교할 수 있다. 커패시턴스가 미리 정의된 임계 값보다 작은 경우(예를 들어, 전송 라인이 너무 짧은), 이것은 전송 라인 상의 단선 또는 개방 회로를 나타낸다. 일부 예에서, 특성을 검출하는 단계는 판정된 전기 경로 길이가 정의된 임계 값 이하인지를 판정하는 단계를 포함한다. 또한, 전송 라인이 제어된 임피던스를 갖는다면, 단선의 위치가 또한 판정될 수 있다.
일부 구현 예에서, 전송 라인의 특성은 전송 라인의 종단점을 포함한다. 예를 들어, 도 5를 참조하면, 예시적인 전송 라인(60)은 테스트 기기(13A)로부터 피시험장치(DUT)(41)까지 연장되고, 다수의 장치, 예를 들어 테스트 기기(13A)와 DUT(42) 사이의 층들로서 도 5에 개념적으로 도시된 제1, 제2, 및 제3 장치(61, 62, 63)를 통과한다. 이들 다수의 장치는 DIB(16)와 같은 다양한 인터페이스 및 회로 보드를 포함할 수 있다. 일부 구현 예에서, 신호 경로의 범위를 검출하는 단계는 테스트 전송 라인이 통과하는 다수의 장치, 장치가 있는 경우 전송 라인이 종료되는 장치를 판정하는 단계를 포함한다. 예를 들어, 테스트 컴퓨터(12)는 각각의 장치(61, 62, 63)에서 전기 신호 경로 길이를 식별하는 정보로 프로그램될 수 있다. 공지된 전기 경로 길이는 각 장치의 진입점, 각 장치의 출구 지점 및/또는 각 장치 내부의 점에 있을 수 있다. 이 정보와 전송 라인의 판정된 전기 경로 길이를 알면, 테스트 컴퓨터는 테스트 기기와 전송 라인이 끝나는 DUT 사이의 경로 상의 장치를 식별할 수 있다. 이 정보를 사용하여 테스트 컴퓨터는 회로 단선과 같은 문제가 발생했다는 것과 그것이 발생한 지점을 식별할 수 있다.
일부 구현 예에서, 전송 라인이 통과하여 종료하는 장치(61, 62, 63) 중 어느 것을 판정하는 것은: 다수의 장치 중 하나 이상과 관련된 공지된 값(예를 들어, 전기 경로 길이 또는 커패시턴스)을 판정된 전기 경로 길이 또는 커패시턴스와 비교하는 단계; 및 상기 비교에 기초하여 전송 라인이 연장되는 장치를 식별하는 단계;를 포함한다. 예를 들어, 테스트 컴퓨터는 판정된 전기 경로 길이 또는 커패시턴스를 제1 장치(61)에 대한 전기 경로 길이 또는 커패시턴스(66), 또는 제2 장치(62)에 대한 전기 경로 길이 또는 커패시턴스(67) 등과 비교할 수 있다. 이 비교에 기초하여, 테스트 컴퓨터는 전송 라인이 연장되고 종단되는 층(예를 들어, 장치)을 판정한다. 테스트 컴퓨터가 자신의 예상된 종단점(예를 들어, DUT(41)) 이전의 임의의 지점에서 전송 라인이 종료된다고 판정하면, 테스트 컴퓨터는 적절한 액션을 취할 수 있다.
이와 관련하여, 전송 라인, 테스트 컴퓨터 또는 ATE의 임의의 다른 적절한 컨트롤러의 상기 특성 중 하나를 아는 것은 전송 라인의 복구를 조정 및/또는 제어할 수 있다. 일부 구현 예에서, 테스트 컴퓨터 또는 ATE의 임의의 다른 적절한 컨트롤러는 개방 또는 단락 회로와 같은 고장이 식별되는 하나 이상의 채널로부터 테스트를 리디렉션할 수 있다.
상술한 바와 같이, 일부 구현 예에서, 전기 경로 길이는 상이한 전송 라인(예를 들어, 도 3의 전송 라인(42, 43, 44)) 상의 신호들 사이의 타이밍을 정렬하는데 사용될 수 있다. 예를 들어, 예를 들어, 프로세스(30)에 기초하여 상이한 전송 라인의 전기 경로 길이가 공지된다면, 각각의 전송 라인 상의 신호들 간의 타이밍은 예를 들어, 전송 라인 및 전송 라인 중 하나 이상의 다른 라인들 상의 신호들의 상승 및/또는 하강 에지가 전송 라인 및 하나 이상의 다른 전송 라인의 출력에서 동시에 또는 지정된 간격 내에서 발생하도록 조정된다. 일부 구현 예에서, 타이밍은 테스트 기기로부터의 신호 출력을 제어함으로써 제어될 수 있다. 일부 구현 예에서, 타이밍은 적절한 타이밍이 달성되도록 전송 라인을 따라 회로를 제어함으로써 제어될 수 있다.
본원에 기술된 예시적인 테스트 기기는 신호를 전송 라인에 전송하고 전송 라인으로부터 신호를 수신하도록 구성된다. 일부 구현 예에서, 테스트 기기는 전송 라인으로부터 신호를 수신하도록만 구성될 수 있다. 이러한 수신 전용 유형의 테스트 기기는 전송 라인에 전류를 출력하는 별개의 PMU와 함께 사용할 수 있다. 또한, 이러한 수신 전용 유형의 테스트 기기는 일반적으로 표준 TDR을 수행할 수 없기 때문에, 전기 경로 길이를 판정하기 위해 본원에 설명된 예시적 프로세스는 이러한 유형의 테스트 기기에 유용하다. 드라이브 전용 유형의 테스트 기기에서도 마찬가지이다.
본 명세서가 "테스트" 및 "테스트 시스템"에 연관된 예시적인 구현을 기술하였지만, 본원에 기술된 장치 및 프로세스는 임의의 적절한 시스템에 사용될 수 있고, 본원에 기술된 테스트 시스템 또는 예시적 테스트 시스템에 한정되지 않는다. 예를 들어, 프로세스(30)는 전송 라인 길이를 판정하기 위해 임의의 적절한 기술적 맥락에서 사용될 수 있다.
프로세스(30)를 수행하는 것을 포함하는 테스트는 하드웨어 또는 하드웨어와 소프트웨어의 조합을 이용하여 구현 및/또는 제어될 수 있다. 예를 들면, 본원에 기술된 것과 유사한 테스트 시스템은 다양한 컨트롤러 및/또는 다양한 포인트에 위치된 처리 장치들을 포함할 수 있다. 중앙 컴퓨터는 다양한 컨트롤러 또는 처리 장치들 사이의 동작을 조정할 수 있다. 중앙 컴퓨터, 컨트롤러, 및 처리 장치는 테스트 및 교정의 제어 및 조정을 가져오는 다양한 소프트웨어 루틴을 실행할 수 있다.
프로세스(30)를 수행하는 것을 포함하는 테스트는 적어도 부분적으로 예를 들면 프로그래밍 가능한 프로세서, 컴퓨터, 다수의 컴퓨터, 및/또는 프로그래밍 가능한 로직 컴포넌트와 같은 하나 이상의 데이터 처리 장비에 의해 실행하거나, 또는 그 동작을 제어하기 위해, 하나 이상의 비일시적 기계판독가능 매체와 같은 하나 이상의 정보 전달자(carrier)로 실체적으로 구현된 예를 들면 하나 이상의 컴퓨터 프로그램과 같은 하나 이상의 컴퓨터 프로그램 제품을 이용하여 제어될 수 있다.
컴퓨터 프로그램은 컴파일 언어 또는 인터프리터 언어를 포함하는 임의의 형태의 프로그래밍 언어로 기록될 수 있고, 그것은 스탠드 어론식 프로그램 또는 모듈, 컴포넌트, 서브루틴, 또는 컴퓨팅 환경에서 이용하기에 적절한 기타 유닛으로서 포함하는 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 하나의 컴퓨터상에서 실행되거나 또는 하나의 위치에 있거나 또는 다수의 위치를 가로질러 분산되어 있고 네트워크에 의해 상호 연결되는 다수의 컴퓨터상에서 실행되도록 전개될 수 있다.
테스트 및 교정의 전부 또는 일부를 구현하는 것에 연관된 액션이 본원에 기술된 기능들을 수행하도록 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 테스트 및 교정의 전부 또는 일부는 예를 들면 FPGA(filed programmable gate array) 및/또는 ASIC(application-specific integrated circuit)과 같은 전용 로직 회로를 이용하여 구현될 수 있다.
컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들면 범용 및 전용 마이크로프로세서 모두와, 임의의 종류의 디지털 컴퓨터의 하나 이상의 프로세서를 포함한다. 일반적으로, 프로세서는 판독 전용 저장 영역 또는 랜덤 액세스 저장 영역 또는 그 모두로부터 명령어 및 데이터를 수신할 것이다. 컴퓨터(서버를 포함하는)의 엘리먼트는 명령어를 실행하는 하나 이상의 프로세서와 명령어 및 데이터를 저장하는 하나 이상의 저장 영역 장치들을 포함한다. 일반적으로, 컴퓨터는 또한 예를 들면 자기, 자기-광학 디스크 또는 광학 디스크와 같은 데이터 저장을 위한 하나 이상의 기계 판독가능 저장 매체를 포함하거나, 또는 그로부터 데이터를 수신하거나 그로 데이터를 전송하거나, 또는 송수신하도록 동작가능하게 결합될 수 있다. 컴퓨터 프로그램 명령어 및 데이터를 구현하기에 적합한 기계 판독가능 저장 매체는 예를 들면, EPROM, EEPROM, 및 플래시 저장 영역 장치와 같은 반도체 저장 영역 장치; 예를 들면 내장형 하드디스크 또는 착탈가능한 디스크와 같은 자기 디스크; 자기-광학 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함하는, 모든 형태의 비휘발성 저장 영역을 포함한다.
본원에 이용된 "전기 연결"은 직접적인 물리적 연결 또는 개재하는 컴포넌트를 포함하지만, 그럼에도 불구하고 연결된 컴포넌트 사이에서 전기 신호들이 흐르도록 하는 연결을 의미할 수 있다. 본원에 기술된 전기 회로를 포함하는 임의의 "연결"은 다르게 언급되지 않는다면 전기 연결을 포함하고, "전기"라는 단어가 "연결"을 변조하기 위해 이용되는지에 관계없이 반드시 직접적인 물리적 연결일 필요는 없다. 본원에 사용되는 바와 같은 구조적 컴포넌트들 사이의 임의의 "연결"은 직접적인 물리적 연결 또는 하나 이상의 개재하는 컴포넌트 또는 기타 구조를 개재하는 것을 포함하는 물리적 연결을 의미할 수 있다.
본원에 기술된 상이한 구현의 엘리먼트는 구체적으로 상술되지 않은 다른 실시 예들을 형성하기 위해 조합될 수 있다. 엘리먼트들은 그것들의 동작에 악영향을 주지 않으면서 본원에 기술된 구조로부터 제거될 수 있다. 추가로, 다양한 개별적인 엘리먼트들이 본원에 기술된 기능들을 수행하기 위해 하나 이상의 개별 엘리먼트들로 조합될 수 있다.

Claims (22)

  1. 단위 길이당 공지된 커패시턴스를 갖는 전송 라인에 전류를 주입하는 단계;
    상기 전류에 응답하여 상기 전송 라인 상의 전압 변화율을 판정하는 단계;
    상기 전압 변화에 기초하여 상기 전송 라인의 커패시턴스를 판정하는 단계; 및
    판정된 상기 전송 라인의 커패시턴스 및 상기 단위 길이당 공지된 커패시턴스에 기초하여 상기 전송 라인의 전기 경로 길이를 판정하는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1 항에 있어서,
    상기 전기 경로 길이에 기초하여 신호 정렬을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제2 항에 있어서, 신호 정렬을 수행하는 단계는 상기 전송 라인 및 하나 이상의 다른 전송 라인 상의 신호의 상승 에지 및/또는 하강 에지가 동시에 또는 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인의 출력에서의 지정된 간격 내에서 발생하도록 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인으로의 신호 출력을 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1 항에 있어서, 상기 전송 라인은 테스트 기기와 피시험장치 사이의 신호 경로를 포함하는 것을 특징으로 하는 방법.
  5. 제1 항에 있어서, 상기 신호 경로는 상기 테스트 기기를 상기 피시험장치에 연결하도록 구성된 디바이스 인터페이스 보드 상에 있는 것을 특징으로 하는 방법.
  6. 제1 항에 있어서, 상기 전기 경로 길이는 정렬이 수행되는 신호의 상승 시간보다 짧은 것을 특징으로 하는 방법.
  7. 제1 항에 있어서, 상기 전기 경로 길이에 기초하여 상기 전송 라인의 특성을 검출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제7 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인 내의 단락 회로;
    를 포함하고,
    상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값을 초과하는 것을 인식하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제7 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인 내의 단선(break)을 포함하고;
    상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값 이하인지를 인식하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제7 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인의 종단 점을 구비하고;
    상기 종단 점을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이에 기초하여 상기 전송 라인이 상기 다수의 장치 중 어느 것을 통해 연장되는지를 판정하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제10 항에 있어서, 상기 종단 점을 판정하는 단계는:
    상기 다수의 장치 중 하나 이상과 관련된 공지된 값을 판정된 상기 전기 경로 길이 또는 상기 커패시턴스와 비교하는 단계; 및
    상기 비교에 기초하여 상기 전송 라인이 연장되는 장치를 식별하는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  12. 단위 길이당 공지된 커패시턴스를 갖는 전송 라인에 전류를 주입하는 회로; 및
    상기 전류에 응답하여 상기 전송 라인 상의 전압 변화율을 판정하고, 상기 전압 변화에 기초하여 상기 전송 라인의 커패시턴스를 판정하고, 상기 전송 라인의 판정된 커패시턴스 및 단위 길이당 공지된 커패시턴스에 기초하여 상기 전송 라인의 전기 경로 길이를 판정하도록 하는 명령어를 실행하는 하나 이상의 처리 장치;
    를 포함하는 것을 특징으로 하는 시스템.
  13. 제12 항에 있어서, 상기 하나 이상의 처리 장치는 상기 전기 경로 길이에 기초하여 신호 정렬을 제어하도록 프로그래밍되는 것을 특징으로 하는 시스템.
  14. 제13 항에 있어서, 상기 신호 정렬을 제어하는 단계는 상기 전송 라인 및 하나 이상의 다른 전송 라인들 상의 신호들의 상승 에지 및/하강 에지가 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인들의 출력들에서 동시에 또는 지정된 간격 내에 발생하도록 상기 전송 라인 및 상기 하나 이상의 다른 전송 라인으로의 신호 출력을 제어하는 단계를 포함하는 것을 특징으로 하는 시스템.
  15. 제12 항에 있어서, 상기 전송 라인은 테스트 기기와 피시험장치 사이의 신호 경로를 포함하는 것을 특징으로 하는 시스템.
  16. 제12 항에 있어서, 상기 신호 경로는 상기 테스트 기기를 상기 피시험장치에 연결하도록 구성된 디바이스 인터페이스 보드 상에 있는 것을 특징으로 하는 시스템.
  17. 제12 항에 있어서, 상기 전기 경로 길이는 정렬이 수행되는 신호의 상승 시간보다 작은 것을 특징으로 하는 시스템.
  18. 제12 항에 있어서, 상기 하나 이상의 처리 장치는 상기 전기 경로 길이에 기초하여 상기 전송 라인의 특성을 검출하도록 프로그래밍되는 것을 특징으로 하는 시스템.
  19. 제18 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인 내의 단락 회로를 포함하고, 및
    상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값을 초과하는 것을 인식하는 단계를 포함하는 것을 특징으로 하는 시스템.
  20. 제18 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인을 포함하는 신호 라인 내의 단선을 포함하고,
    상기 특성을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이가 미리 정의된 임계 값 이하인 것을 인식하는 단계를 포함하는 것을 특징으로 하는 시스템.
  21. 제18 항에 있어서, 상기 전송 라인의 특성은 상기 전송 라인의 종단 점을 포함하고,
    상기 종단 점을 검출하는 단계는 상기 커패시턴스 또는 상기 전기 경로 길이에 기초하여 상기 전송 라인이 상기 다수의 장치 중 어느 것을 통해 연장되는지를 판정하는 단계를 포함하는 것을 특징으로하는 방법.
  22. 제21 항에 있어서, 상기 종단 점을 판정하는 단계는:
    상기 다수의 장치들 중 하나 이상과 관련된 값을 상기 판정된 전기 경로 길이 또는 상기 커패시턴스와 비교하는 단계; 및
    상기 비교에 기초하여 상기 전송 라인이 연장되는 장치를 식별하는 단계;
    를 포함하는 것을 특징으로 하는 시스템.
KR1020187017850A 2015-11-25 2016-08-25 전기 경로 길이 판정 KR102619983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/952,441 2015-11-25
US14/952,441 US9784555B2 (en) 2015-11-25 2015-11-25 Determining electrical path length
PCT/US2016/048527 WO2017091259A1 (en) 2015-11-25 2016-08-25 Determining electrical path length

Publications (2)

Publication Number Publication Date
KR20180075700A true KR20180075700A (ko) 2018-07-04
KR102619983B1 KR102619983B1 (ko) 2024-01-02

Family

ID=58720766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017850A KR102619983B1 (ko) 2015-11-25 2016-08-25 전기 경로 길이 판정

Country Status (4)

Country Link
US (1) US9784555B2 (ko)
KR (1) KR102619983B1 (ko)
CN (1) CN108291929B (ko)
WO (1) WO2017091259A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074351A (ko) * 2018-12-20 2021-06-21 주식회사 아도반테스토 피시험 디바이스를 테스트하는 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10677815B2 (en) * 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
US11092654B2 (en) 2019-06-28 2021-08-17 Teradyne, Inc. Measuring a leakage characteristic of a signal path
JP6906718B1 (ja) * 2020-04-03 2021-07-21 三菱電機株式会社 伝送路長検出装置及びネットワーク通信装置
TWI811029B (zh) * 2022-07-19 2023-08-01 和碩聯合科技股份有限公司 用於電路元件的連接設計方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103225A (en) * 1977-01-05 1978-07-25 Dynatel Corporation System and method for determining capacitance and cable length in the presence of other circuit elements
US20030128039A1 (en) * 2002-01-07 2003-07-10 Lee A. Watkins Electronic apparatus and method for measuring length of a communication cable
KR20140020971A (ko) * 2011-06-09 2014-02-19 테라다인 인코퍼레이티드 테스트 장비 교정

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944914A (en) * 1974-04-29 1976-03-16 Perkins Research And Manufacturing Co. Fault detection method and apparatus for multiconductor cables
US4410850A (en) * 1981-10-16 1983-10-18 Bell Telephone Laboratories, Incorporated Water-compensated open fault locator
US5321365A (en) * 1993-03-03 1994-06-14 Tektronix, Inc. Reduced noise sensitivity in inverse scattering through filtering
CN1143178A (zh) * 1995-08-14 1997-02-19 薛茂林 电缆测距方法及设备
US6493288B2 (en) * 1999-12-17 2002-12-10 The Board Of Trustees Of The Leland Stanford Junior University Wide frequency band micromachined capacitive microphone/hydrophone and method
US6573733B2 (en) * 2001-02-08 2003-06-03 Fluke Corporation Capacitance measuring technique for estimating cable length
US6861845B2 (en) * 2002-12-02 2005-03-01 Dit-Mco International Corporation Fault locator
US6906966B2 (en) * 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
US6945115B1 (en) * 2004-03-04 2005-09-20 General Mems Corporation Micromachined capacitive RF pressure sensor
US7957461B2 (en) 2005-03-31 2011-06-07 Teradyne, Inc. Calibrating automatic test equipment
CN101539394B (zh) * 2009-04-30 2010-12-08 莱阳市科盾通信设备有限责任公司 智能型通信电缆报警测距仪及其检测方法
CN101709947A (zh) * 2009-05-22 2010-05-19 北京荣达千里科技有限公司 一种线缆长度测试方法
CN101777891A (zh) * 2009-12-18 2010-07-14 广东正业科技股份有限公司 超快边沿阶跃脉冲发生方法及其发生器
US8274340B2 (en) 2010-01-26 2012-09-25 Agilent Technologies, Inc. Parallel transmission lines having different path lengths and including different properties for equalizing the path lengths there between
GB2488515B (en) 2011-02-11 2015-05-20 Teraview Ltd A test system
JP2013185978A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 長さ測定装置および長さ測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103225A (en) * 1977-01-05 1978-07-25 Dynatel Corporation System and method for determining capacitance and cable length in the presence of other circuit elements
US20030128039A1 (en) * 2002-01-07 2003-07-10 Lee A. Watkins Electronic apparatus and method for measuring length of a communication cable
KR20140020971A (ko) * 2011-06-09 2014-02-19 테라다인 인코퍼레이티드 테스트 장비 교정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074351A (ko) * 2018-12-20 2021-06-21 주식회사 아도반테스토 피시험 디바이스를 테스트하는 장치 및 방법

Also Published As

Publication number Publication date
KR102619983B1 (ko) 2024-01-02
US20170146332A1 (en) 2017-05-25
US9784555B2 (en) 2017-10-10
WO2017091259A1 (en) 2017-06-01
CN108291929B (zh) 2021-04-02
CN108291929A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
CN108291929B (zh) 确定电路径长度的方法和系统
EP0714032B1 (en) Manufacturing defect analyzer
JP2016521852A (ja) 較正装置
US20210311118A1 (en) Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel
US12025663B2 (en) Method for semiconductor device interface circuitry functionality and compliance testing
EP1039389B1 (en) Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
US9823290B2 (en) Method for testing components and measuring arrangement
Shang et al. Defect Identification in Branched Traces by High-resolution Time-domain Reflectometry
US20060226860A1 (en) Compensation board for measurement using prober, program and recording media therefor
JP6219073B2 (ja) 絶縁検査装置
US7536663B2 (en) Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path
US6931346B2 (en) Method and apparatus for reduced pin count package connection verification
CN106896309B (zh) 信号处理装置及方法、信号偏移检测系统及方法
US9188622B1 (en) Power spectrum analysis for defect screening in integrated circuit devices
US7009382B1 (en) System and method for test socket calibration
US11092654B2 (en) Measuring a leakage characteristic of a signal path
CN109696617B (zh) 电信号侦测电路和装置
JP6219074B2 (ja) 絶縁検査装置
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
WO2000002057A1 (en) Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines
JPH04114445A (ja) 半導体試験システム
KR20160071160A (ko) 반도체 장치
KR20050019335A (ko) 저 저항 측정기의 저항 측정 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant