KR20180070328A - 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치 - Google Patents

반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치 Download PDF

Info

Publication number
KR20180070328A
KR20180070328A KR1020160172901A KR20160172901A KR20180070328A KR 20180070328 A KR20180070328 A KR 20180070328A KR 1020160172901 A KR1020160172901 A KR 1020160172901A KR 20160172901 A KR20160172901 A KR 20160172901A KR 20180070328 A KR20180070328 A KR 20180070328A
Authority
KR
South Korea
Prior art keywords
input
signal
transistor
mode
amplification stage
Prior art date
Application number
KR1020160172901A
Other languages
English (en)
Inventor
강병중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160172901A priority Critical patent/KR20180070328A/ko
Priority to US15/437,735 priority patent/US9917614B1/en
Publication of KR20180070328A publication Critical patent/KR20180070328A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3063—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one transistor as controlling device, the transistor being used as a variable impedance device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 개시의 예시적 실시예에 따른 장치는, 적어도 하나의 반송파를 포함하는 입력 신호가 수신되는 입력 단자, 입력 단자에 연결되고, 제1 모드에서 인에이블되어 입력 신호를 증폭함으로써 제1 출력 신호를 출력하고, 제2 모드에서 디스에이블되는 제1 증폭단, 및 입력 단자에 연결되고, 제2 모드에서 인에이블되어 입력 신호를 증폭함으로써 제2 및 제3 출력 신호를 출력하고, 제1 모드에서 디스에이블되는 제2 증폭단을 포함할 수 있다.

Description

반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치{LOW NOISE AMPLIFIER FOR CARRIER AGGREGATION AND APPARATUS INCLUDING THE SAME}
본 개시의 기술적 사상은 무선 통신에 관한 것으로서, 자세하게는 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치에 관한 것이다.
반송파 집성(carrier aggregation)은 1개의 무선 통신 디바이스로 또는 1개의 무선 통신 디바이스로부터의 전송에 복수의 반송파들을 함께 사용하는 것을 지칭할 수 있다. 1개의 반송파에 의해서 전송되는 주파수 영역은 주파수 채널로서 지칭될 수 있고, 다수의 주파수 채널들을 지원하는 반송파 집성에 기인하여 무선 채널을 통해서 전송되는 데이터량은 증대될 수 있다. 반송파 집성에서, 데이터가 전송되는 주파수 채널들은 다양하게 배치될 수 있고, 무선 통신 디바이스의 송신기(transmitter), 수신기(receiver) 또는 송수신기(transceiver)는 이러한 주파수 채널들의 다양한 배치들을 지원하는 것이 필요하다.
본 개시의 기술적 사상은 무선 통신 시스템에서, 다양하게 배치되는 주파수 채널들을 효율적으로 지원하는 저잡음 증폭기, 이를 포함하는 장치 및 신호의 증폭 방법를 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 장치는, 적어도 하나의 반송파를 포함하는 입력 신호가 수신되는 입력 단자, 입력 단자에 연결되고, 제1 모드에서 인에이블되어 입력 신호를 증폭함으로써 제1 출력 신호를 출력하고, 제2 모드에서 디스에이블되는 제1 증폭단, 및 입력 단자에 연결되고, 제2 모드에서 인에이블되어 입력 신호를 증폭함으로써 제2 및 제3 출력 신호를 출력하고, 제1 모드에서 디스에이블되는 제2 증폭단을 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 방법은, 제1 모드에서 제1 증폭단을 인에이블하고 제2 증폭단을 디스에이블시키는 단계, 제1 모드에서 제1 출력 신호를 획득하기 위하여 입력 단자에 수신된 적어도 하나의 반송파를 포함하는 입력 신호를 제1 증폭단으로 증폭하는 단계, 제2 모드에서 제1 증폭단을 디스에이블하고 제2 증폭단을 인에이블 시키는 단계, 및 제2 모드에서 제2 및 제3 출력 신호를 획득하기 위하여 입력 단자에 수신된 입력 신호를 제2 증폭단으로 증폭하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 저잡음 증폭기, 이를 포함하는 장치 및 신호의 증폭 방법에 의하면, 반송파 집성에서 다양하게 배치되는 주파수 채널들을 효율적으로 지원할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 저잡음 증폭기, 이를 포함하는 장치 및 신호의 증폭 방법에 의하면, 반송파 집성에서 다양하게 배치되는 주파수 채널들로 인한 수신기에서의 변동(variation)을 감소시킴으로써 주파수 채널들을 통해서 수신되는 신호가 효율적으로 처리될 수 있다.
도 1은 본 개시의 예시적 실시예에 따라 사용자 기기 및 기지국을 포함하는 무선 통신 시스템의 블록도를 나타낸다.
도 2a 내지 도 2c는 반송파 집성의 예시적인 유형들 및 그에 대응하는 주파수 채널들로부터 신호를 추출하기 위한 예시적인 구조들을 나타낸다.
도 3a 및 도 3b는 도 2a 내지 도 2c에 도시된 반송파 집성의 유형들을 지원하기 위한 예시적인 구조 및 그 구조의 등가 회로를 나타낸다.
도 4는 본 개시의 예시적 실시예에 따라 도 1의 저잡음 증폭기의 예시를 나타내는 블록도이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따라 동작 모드에 따른 도 4의 저잡음 증폭기의 동작의 예시들 및 등가 회로들을 나타낸다.
도 6a 내지 도 6c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기의 예시를 나타낸다.
도 7a 내지 도 7c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기의 예시를 나타낸다.
도 8a 내지 도 8c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기의 예시를 나타낸다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기 및 부하 회로들의 예시들을 나타낸다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기 및 부하 회로들의 예시들을 나타낸다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기 및 부하 회로들의 예시들을 나타낸다.
도 12는 본 개시의 예시적 실시예에 따라 도 1의 저잡음 증폭기들 및 부하 회로들의 예시를 나타내는 블록도이다.
도 13은 본 개시의 예시적 실시예에 따라 적어도 하나의 반송파를 포함하는 입력 신호를 증폭하는 방법을 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따라 도 13의 단계 S120의 예시를 나타내는 순서도이다.
도 15는 본 개시의 예시적 실시예에 따라 도 13의 단계 S220의 예시를 나타내는 순서도이다.
도 16은 본 개시의 예시적 실시예에 따라 적어도 하나의 반송파를 포함하는 입력 신호를 증폭하는 방법을 나타내는 순서도이다.
도 1은 본 개시의 예시적 실시예에 따라 사용자 기기(10) 및 기지국(20)을 포함하는 무선 통신 시스템(5)의 블록도를 나타낸다. 도 1에 도시된 바와 같이, 사용자 기기(10) 및 기지국(20)은 하향링크(downlink; DL)(30) 및 상향링크(uplink; UL)(40)를 통해서 통신할 수 있다.
무선 통신 시스템(5)은, 비제한적인 예시로서 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 다른 무선 통신 시스템일 수 있다. 사용자 기기(User Equipment; UE)(10)는 무선 통신 기기로서, 고정되거나 이동성을 가질 수 있고, 기지국(20)과 통신하여 데이터 및/또는 제어정보를 송수신할 수 있는 다양한 기기들을 지칭할 수 있다. 예를 들면, 사용자 기기(10)는 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다. 기지국(Base Station; BS)(20)은 일반적으로 사용자 기기 및/또는 다른 기지국과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, 사용자 기기 및/또는 타 기지국과 통신함으로써 데이터 및 제어정보를 교환할 수 있다. 예를 들면, 기지국(20)은 Node B, eNB(evolved-Node B), BTS(Base Transceiver System) 및 AP(Access Pint) 등으로 지칭될 수도 있다.
사용자 기기(10) 및 기지국(20) 사이 무선 통신 네트워크는 가용 네트워크 자원들을 공유함으로써 다수의 사용자들이 통신하는 것을 지원할 수 있다. 예를 들면, 무선 통신 네트워크에서 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 방식으로 정보가 전달할 수 있다.
무선 통신 시스템(5)은 복수의 반송파들을 사용하는 반송파 집성(carrier aggregation)을 지원할 수 있다. 즉, 사용자 기기(10) 및 기지국(20)은 복수의 반송파들을 동시에 사용하여 데이터를 전송하거나 수신할 수 있다. 반송파 집성에서 사용자 기기(10) 및 지지국(20)이 사용하는 반송파는 요소 반송파(component carrier)로서 지칭될 수 있고, 1개의 요소 반송파에 의해서 전송되는 주파수 영역은 주파수 채널로서 지칭될 수 있다. 주파수 채널은 주파수 대역(band)에 포함될 수 있고, 주파수 대역(band)은 복수의 연속적인 주파수 채널들을 포함할 수 있다. 예를 들면, LTE에서, 1개의 요소 반송파에 의해서 커버되는 주파수 채널의 폭은 20MHz일 수 있고, 1개의 대역은 200MHz까지 커버할 수 있다. 도 2를 참조하여 후술되는 바와 같이, 사용자 기기(10) 및 기지국(20)이 사용하는 주파수 채널들은 다양하게 배치될 수 있다.
사용자 기기(10)(또는 기지국(20))는 다양한 주파수 채널들을 통해서 수신되는 신호를 적절하게 처리하기 위한 구조를 포함할 수 있다. 예를 들면, 사용자 기기(10)는 주파수 채널들 각각을 분리시키기 위한 수신기(receiver)(또는 송수신기(transceiver)(200))를 포함할 수 있다. 또한, 수신기는 반송파 집성을 사용하지 아니하는 전송, 즉 1개의 반송파를 포함하는 신호의 처리 역시 지원할 수 있다. 도 1을 참조하면, 사용자 기기(10)는 안테나(100), 송수신기(200) 및 컨트롤러(300)를 포함할 수 있다.
안테나(100)는 기지국(20)이 전송하는, 적어도 1개의 반송파를 포함하는 신호를 수신함으로써 송수신기 입력 신호(TRX_IN)를 제공할 수 있다. 송수신기(200)기는 안테나(100)로부터 제공되는 송수신기 입력 신호(TRX_IN)로부터 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다. 예를 들면, 송수신기(200)는 다수의 주파수 채널을 통해서 수신된 송수신기 입력 신호(TRX_IN)로부터 기저대역(baseband)에 있는 적어도 1개의 신호를 포함하는 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다.
컨트롤러(300)는 송수신기 출력 신호(TRX_OUT)를 처리, 예컨대 샘플링(sampling), 복조(demodulation), 복호화(decoding) 등을 수행함으로써 기지국(20)이 전송한 데이터를 검출할 수 있다. 또한, 컨트롤러(300)는 미리 설정된 반송파 집성의 유형에 따라 송수신기(200)의 모드를 설정할 수 있다. 예를 들면, 기지국(20)이 신호를 전송하는데 사용되는 반송파들은 미리 설정될 수 있고, 컨트롤러(300)는 설정된 반송파들에 기초하여 모드 신호(MD)를 생성할 수 있다.
컨트롤러(300)가 제공하는 모드 신호(MD)에 따라 송수신기(200)의 모드(또는 동작 모드)가 결정될 수 있다. 즉, 송수신기(200)는 모드 신호(MD)에 따라 송수신기 입력 신호(TRX_IN)를 상이하게 처리함으로써 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다. 도 1에 도시된 바와 같이, 송수신기(200)는 스위치들/듀플렉서들(220), 입력 회로들(240), 저잡음 증폭기들(260) 및 부하 회로들(280)을 포함할 수 있다.
스위치들/듀플렉서들(220)은 송수신기 입력 신호(TRX_IN)를 라우팅함으로써 입력 회로들(240)에 제공할 수 있다. 입력 회로들(240)은, 안테나(100) 또는 스위치들/듀플렉서들(220)과 저잡음 증폭기들(260) 사이 전력 및/또는 임피던스 매칭을 수행하는 매칭 회로들을 포함할 수 있고, 입력 신호들(INs)을 제공할 수 있다. 도 12에 예시된 바와 같이, 입력 신호들(INs)은 복수의 라인들을 통해서 제공될 수 있다.
저잡음 증폭기들(260)은 입력 신호들(INs)을 증폭함으로써 출력 신호들(OUTs)을 제공할 수 있다. 저잡음 증폭기들(260)이 입력 신호들(INs)을 증폭함으로써 출력하는 출력 신호들(OUTs)은 반송파들과 관련될 수 있다. 예를 들면, 출력 신호들(OUTs)에 포함된 신호들은 반송파들, 즉 주파수 채널들에 각각 대응할 수 있다. 이에 따라, 후술되는 바와 같이, 부하 회로들(280)은 믹서(mixer)들을 포함할 수 있고, 믹서들은 반송파들에 기초하여 출력 신호들(OUTs)에 포함된 신호들을 각각 다운컨버팅(downconverting)할 수 있고, 부하 회로들(280)은 복수의 기저대역 신호들을 포함하는 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다. 전술된 바와 같이, 입력 신호들(INs)(또는 송수신기 입력 신호(TRX_IN))에 포함된 반송파들은 다양하게 설정될 수 있고, 저잡음 증폭기들(260)은 반송파 설정에 따라 출력 신호들(OUTs)을 제공할 수 있다.
저잡음 증폭기들(260)에 포함된 저잡음 증폭기(LNA)는 1개의 라인을 통해서 수신되는 신호를 증폭한 신호를 적어도 1개의 라인을 통해서 출력할 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 저잡음 증폭기(261)는 반송파 설정에 기초하여, 입력 신호들(INs)에 포함된 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력하거나, 제2 및 제3 출력 신호(OUT2, OUT3)를 출력할 수 있다. 예를 들면, 저잡음 증폭기(261)가 출력하는 신호는 컨트롤러(300)로부터 수신되는 모드 신호(MD)에 기초하여 결정될 수 있고, 저잡음 증폭기(261)는, 도 1에 도시된 바와 같이, 제1 증폭단(amplifier stage)(AS1) 및 제2 증폭단(AS2)을 포함할 수 있다.
제1 증폭단(AS1)은 제1 입력 신호(IN1)를 수신할 수 있고, 모드 신호(MD)에 기초하여 인에이블되거나 디스에이블될 수 있다. 인에이블된 제1 증폭단(AS1)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력할 수 있다. 제2 증폭단(AS2)은 제1 입력 신호(IN1)를 수신할 수 있고, 모드 신호(MD)에 기초하여 인에이블되거나 디스에이블될 수 있다. 인에이블된 제2 증폭단(AS2)은 제1 입력 신호(IN1)를 증폭함으로써 제2 및 제3 출력 신호(OUT2, OUT3)를 출력할 수 있다.
제1 및 제2 증폭단(AS1, AS2)은 배타적으로 인에이블될 수 있다. 예를 들면, 컨트롤러(300)로부터 수신되는 모드 신호(MD)에 기초하여 제1 모드에서 제1 증폭단(AS1)이 인에이블될 수 있고, 제2 모드에서 제2 증폭단(AS2)이 인에이블될 수 있다. 이에 따라, 제1 입력 신호(IN1)는 제1 증폭단(AS1)에 의해서 증폭되거나 제2 증폭단(AS2)에 의해서 증폭될 수 있다. 도 5a 및 도 5b를 참조하여 후술되는 바와 같이, 제1 및 제2 증폭단(AS1, AS2)은, 제1 모드의 저잡음 증폭기(261)의 입력 임피던스 및 제2 모드의 저잡음 증폭기(261)의 입력 임피던스 사이 차이가 감소하도록 설계될 수 있다. 이에 따라, 저잡음 증폭기(261)의 입력 임피던스의 변동은 감소할 수 있고, 입력 임피던스의 변동에 따른 제1 입력 신호(IN1)의 감쇄비의 변동 역시 감소할 수 있다. 결과적으로, 제1 및 제2 증폭단(AS1, AS2)은 입력 임피던스의 변동에 기인한 높은 이득(gain)을 가질 필요가 없으므로, 제1 및 제2 증폭단(AS1, AS2)은 양호한 특성(예컨대, 선형성(linearity), 대역폭(bandwidth))을 가질 수 있다. 저잡음 증폭기(261)에 대한 자세한 내용은 도 4 등을 참조하여 후술될 것이다.
부하 회로들(280)은 복수의 라인들을 통해서 출력 신호들(OUTs)을 수신할 수 있고, 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다. 예를 들면, 도 12를 참조하여 후술되는 바와 같이, 부하 회로들(280)은 복수의 믹서(mixer)들, 필터(filter)들, 버퍼들을 포함할 수 있고, 직렬 연결된 믹서, 필터 및 버퍼는 1개의 반송파에 의해서 전송된 신호를 추출할 수 있다.
전술된 바와 같이, 본 개시의 예시적 실시예에 따른 저잡음 증폭기(261)는 반송파 설정(또는 주파수 채널들의 배치)에 따라 제1 입력 신호(IN1)의 증폭 경로가 변경되는 구조를 가질 수 있고, 이에 따라 주파수 채널들 배치의 변동에도 불구하고 주파수 채널들은 효율적으로 분리될 수 있다. 이하에서, 본 개시의 예시적 실시예들은 사용자 기기(10)를 참조하여 설명될 것이나, 사용자 기기(10)로부터 다수의 주파수 채널들을 통해서 신호를 수신하는 기지국(20)에도 적용될 수 있음은 이해될 것이다. 또한, 본 개시의 예시적 실시예들에 따라, 저잡음 증폭기들(260)은 반도체 장치로서 하나의 패키지에 포함될 수 있고, 또는 저잡음 증폭기들(260) 및 부하 회로(280)가 반도체 장치로서 하나의 패키지에 포함될 수도 있으며, 트랜시버(200)가 반도체 장치로서 하나의 패키지에 포함될 수도 있다.
도 2a 내지 도 2c는 반송파 집성의 예시적인 유형들 및 그에 대응하는 주파수 채널들로부터 신호를 추출하기 위한 예시적인 구조들을 나타낸다. 구체적으로, 도 2a는 대역간(interband) 반송파 집성을 예시하고, 도 2b는 연속적(contiguous) 대역내(intraband) 반송파 집성을 예시하고, 도 2c는 비연속적(non-contiguous) 대역내 반송파 집성을 예시한다. 도 2a 내지 도 2c의 예시에서, 2개의 대역들(BAND1, BAND2)이 신호의 전송에 사용될 수 있고, 1개의 대역은 3개의 주파수 채널들(또는 3개의 반송파들)을 가질 수 있다.
도 2a를 참조하면, 대역간 반송파 집성에서, 사용중인 주파수 채널들은 상이한 대역들 내에 각각 배치될 수 있다. 예를 들면, 도 2a에 도시된 바와 같이, 사용중인 주파수 채널들(CH12, CH22)은 제1 및 제2 대역(BAND1, BAND2)에 각각 포함될 수 있고, 이에 따라 상대적으로 서로 멀리 이격될 수 있다. 2개의 잡음 증폭기들(2a, 2a')은, 제1 및 제2 입력 신호(IN1, IN2)를 각각 증폭함으로써 제1 및 제2 출력 신호(OUT1, OUT2)를 출력할 수 있고, 제1 및 제2 출력 신호(OUT1, OUT2)는 주파수 채널들(CH12, CH22)에 각각 대응하는 주파수들(f11, f22)에 의해서 다운컨버팅, 즉 기저대역 신호들로 변환될 수 있다.
도 2b를 참조하면, 연속적 대역내 반송파 집성에서, 사용중인 주파수 채널들은 동일한 대역 내에 연속적으로 배치될 수 있다. 예를 들면, 도 2b에 도시된 바와 같이, 사용중인 주파수 채널들(CH11, CH12)은 제1 대역(BAND1)에 포함될 수 있고, 서로 인접할 수 있다. 저잡음 증폭기(2b)는, 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력할 수 있고, 제1 출력 신호(OUT1)는 사용중인 주파수 채널들(CH11, CH12)에 대응하는 반송파들의 주파수들(f11, f12)의 중간 주파수(즉, (f11+f12)/2)에 의해서 다운컨버팅될 수 있다.
도 2c를 참조하면, 비연속적 대역내 반송파 집성에서, 사용중인 주파수 채널들은 동일한 대역 내에서 불연속적으로(또는 이격되어) 배치될 수 있다. 예를 들면, 도 2c에 도시된 바와 같이, 사용중인 주파수 채널들(CH11, CH13)은 제1 대역(BAND1)에 포함될 수 있고, 서로 이격될 수 있다. 비연속적 대역내 반송파 집성에서 사용중인 주파수 채널들(CH11, CH13)은, 도 2a의 대역간 반송파 집성에 비해서 상대적으로 인접하게 배치되는 한편, 도 2b의 연속적 대역내 반송파 집성에 비해서 넓은 주파수 범위에 걸쳐서 배치될 수 있다. 이에 따라, 하나 또는 2개의 저잡음 증폭기들을 사용하여 사용중인 주파수 채널들(CH11, CH13)을 분리하는 것은 용이하지 아니할 수 있다.
비연속적 대역내 반송파 집성에서 사용중인 주파수 채널들(CH11, CH13)을 분리하기 위한 일예로서, 도 2c에 도시된 바와 같이, 저잡음 증폭기(2c)가 제1 입력 신호(IN1)로부터 2개의 출력 신호들, 즉 제1 및 제2 출력 신호(OUT1, OUT2)을 출력할 수 있고, 제1 및 제2 출력 신호(OUT1, OUT2)는 주파수 채널들(CH11, CH13)에 각각 대응하는 주파수들(f11, f13)에 의해서 다운컨버팅될 수 있다. 이 경우, 다른 반송파 집성의 유형들을 지원하기 위하여, 저잡음 증폭기(2c)는, 도 2a 및 도 2b에 도시된 바와 같이 1개의 입력 신호를 증폭함으로써 1개의 출력 신호를 생성할 수도 있고, 도 2c에 도시된 바와 같이 1개의 입력 신호를 증폭함으로써 2개의 출력 신호들을 생성할 수도 있다.
도 3a 및 도 3b는 도 2a 내지 도 2c에 도시된 반송파 집성의 유형들을 지원하기 위한 예시적인 구조 및 그 구조의 등가 회로를 나타낸다. 도 3a 및 도 3b의 저잡음 증폭기(3)는 반송파 집성의 유형들에 따라 도 3a에 도시된 바와 같이 동작하거나 도 3b에 도시된 바와 같이 동작할 수 있다. 도 3a 및 도 3b를 참조하면, 저잡음 증폭기(3)는 2개의 증폭단들(3a, 3b)을 포함할 수 있고, 증폭단(3b)은 동작 모드, 즉 반송파 집성의 유형에 따라 인에이블되거나 디스에이블될 수 있다.
도 3a를 참조하면, 저잡음 증폭기(3)는 1개의 입력 신호를 증폭함으로써 1개의 출력 신호를 출력할 수 있다. 예를 들면, 저잡음 증폭기(3)는 밴드간 반송파 집성(예컨대, 도 2a) 또는 연속적 대역내 반송파 집성(예컨대, 도 2b)에서 도 3a에 도시된 바와 같이 동작할 수 있다. 즉, 증폭단(3a)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력하는 한편, 증폭단(3b)은 디스에이블될 수 있고 증폭단(3b)의 출력 신호는 플로팅 상태(또는 하이-임피던스 상태)에 있을 수 있다. 이에 따라, 도 3a의 우측에 도시된 바와 같이, 저잡음 증폭기(3)의 입력 임피던스(Zin)는 증폭단(3a)의 입력 임피던스(Za) 및 증폭단(3b)의 입력 임피던스(Zoff)가 병렬 연결된 임피던스(즉, Za//Zoff)와 일치할 수 있다. 도 3a에서 증폭단(3b)의 입력 임피던스(Zoff)는 디스에이블된 증폭단(3b)이 가지는 입력 임피던스를 지칭할 수 있다.
도 3b를 참조하면, 저잡음 증폭기(3)는 1개의 입력 신호를 증폭함으로써 2개의 출력 신호들을 출력할 수 있다. 예를 들면, 저잡음 증폭기(3)는 비연속적 밴드내 반송파 집성(예컨대, 도 2c)에서 도 3b에 도시된 바와 같이 동작할 수 있다. 즉, 증폭단(3a)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력할 수 있고, 증폭단(3b)은 제1 입력 신호(IN1)를 증폭함으로써 제2 출력 신호(OUT2)를 출력할 수 있다. 이에 따라, 도 3b의 우측에 도시된 바와 같이, 저잡음 증폭기(3)의 입력 임피던스(Zin)는 증폭단(3a)의 입력 임피던스(Za) 및 증폭단(3b)의 입력 임피던스(Zb)가 병렬 연결된 임피던스(즉, Za//Zb)와 일치할 수 있다. 도 3b에서 증폭단(3b)의 입력 임피던스(Za)는 인에이블된 증폭단(3b)이 가지는 입력 임피던스를 지칭할 수 있다.
도 3a 및 도 3b에 도시된 예시에서, 동작 모드(또는, 주파수 채널의 배치 또는 반송파 설정)에 따라 저잡음 증폭기(3)의 입력 임피던스(Zin)는 크게 변동할 수 있다. 저잡음 증폭기(3)가 도 3a에 도시된 바와 같이 동작하는 경우, 디스에이블된 증폭단(3b)에 기인하는 증폭단(3a)의 동작에 대한 간섭을 감소시키기 위하여, 제1 입력 신호(IN1)를 수신하는 증폭단(3b)의 트랜지스터가 디스에이블될 수 있고, 이에 따라 디스에이블된 증폭단(3b)의 입력 임피던스(Zoff)는 인에이블된 증폭단(3b)의 입력 임피던스(Zb)보다 클 수 있다. 결과적으로, 저잡음 증폭기(3)의 입력 임피던스(Zin)는, 밴드간 반송파 집성 또는 연속적 밴드내 반송파 집성에서 높은 입력 임피던스(Za//Zoff)를 가지는 한편, 비연속적 밴드내 반송파 집성에서 낮은 입력 임피던스(Za//Zb)를 가질 수 있다.
비연속적 밴드내 반송파 집성에서 감소된 입력 임피던스(Za//Zb)에 기인하여, 제1 입력 신호(IN1)는 밴드간 반송파 집성 또는 연속적 밴드내 반송파 집성과 비교할 때 비연속적 밴드내 반송파 집성에서 감쇄될 수 있다. 이에 따라, 비연속적 밴드내 반송파 집성에서 제1 입력 신호(IN1)의 감쇄를 보상해주기 위하여 저잡음 증폭기(3)(또는 저잡음 증폭기(3)에 후속하는 임의의 다른 증폭기)의 이득을 증가시키는 경우, 저잡음 증폭기(3)의 특성(예컨대, 선형성 및/또는 대역폭)은 열화될 수 있다. 또한, 비연속적 밴드내 반송파 집성에서 저잡음 증폭기(3)는, 열화된 잡음 지수(noise figure; NF) 및 RSRP(reference signal received power)를 가질 수 있다. 도 4, 도 5a 및 도 5b를 참조하여 후술되는 바와 같이, 본 개시의 예시적 실시예에 따른 저잡음 증폭기는 모드 설정에 따른 입력 임피던스의 변동을 감소시킴으로써 이러한 문제를 해소할 수 있다.
도 4는 본 개시의 예시적 실시예에 따라 도 1의 저잡음 증폭기(261)의 예시를 나타내는 블록도이다. 도 1을 참조하여 전술된 바와 같이, 도 4의 저잡음 증폭기(261')는 제1 및 제2 증폭단(AS1, AS2)을 포함할 수 있고, 모드 신호(MD)에 따라 제1 및 제2 증폭단(AS1, AS2) 중 하나가 인에이블될 수 있고, 다른 하나는 디스에이블될 수 있다. 제1 입력 신호(IN1)는 저잡음 증폭기(261')의 제1 입력 단자(N1)를 통해서 수신될 수 있고, 제1 및 제2 증폭단(AS1, AS2)은 제1 입력 단자(N1)와 연결될 수 있고 제1 입력 단자(N1)를 통해서 제1 입력 신호(IN1)를 수신할 수 있다.
제1 증폭단(AS1)은 제1 입력 신호(IN1) 및 제1 인에이블 신호(EN1)를 수신할 수 있고, 제1 출력 신호(OUT1)를 출력할 수 있다. 제1 증폭단(AS1)은 활성화된 제1 인에이블 신호(EN1)에 응답하여 인에이블될 수 있고, 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력할 수 있다. 다른 한편으로, 제1 증폭단(AS1)은 비활성화된 제1 인에이블 신호(EN1)에 응답하여 디스에이블될 수 있고, 제1 출력 신호(OUT1)는 플로팅 상태(또는 하이-임피던스 상태)에 있을 수 있다.
유사하게, 제2 증폭단(AS2)은 제1 입력 신호(IN1) 및 제2 인에이블 신호(EN2)를 수신할 수 있고, 제2 및 제3 출력 신호(OUT2, OUT3)를 출력할 수 있다. 제2 증폭단(AS2)은 활성화된 제2 인에이블 신호(EN2)에 응답하여 인에이블될 수 있고, 제1 입력 신호(IN1)를 증폭함으로써 제2 및 제3 출력 신호(OUT2, OUT3)를 출력할 수 있다. 다른 한편으로, 제2 증폭단(AS2)은 비활성화된 제2 인에이블 신호(EN2)에 응답하여 디스에이블될 수 있고, 제2 및 제3 출력 신호(OUT2, OUT3)는 플로팅 상태(또는 하이-임피던스 상태)에 있을 수 있다.
도 1을 참조하여 전술된 바와 같이, 제1 및 제2 증폭단(AS1, AS2)은 배타적으로 인에이블될 수 있다. 예를 들면, 저잡음 증폭기(261')는 컨트롤러(300)로부터 수신되는 모드 신호(MD)에 기초하여 제1 및 제2 인에이블 신호(EN1, EN2) 중 하나를 활성화시키는 한편, 다른 하나를 비활성화시킬 수 있다. 이에 따라, 제1 및 제2 증폭단(AS1, AS2) 중 하나만이 인에이블될 수 있고, 제1 입력 신호(IN1)는 제1 증폭단(AS1)에 의해서 증폭되거나 제2 증폭단(AS2)에 의해서 증폭될 수 있다.
본 개시의 예시적 실시예에 따라, 저잡음 증폭기(261')는 제1 및 제2 증폭단(AS1, AS2)에 포함된 트랜지스터들의 게이트(gate) 전압을 제어함으로써 제1 및 제2 증폭단(AS1, AS2)을 인에이블하거나 디스에이블할 수 있다. 예를 들면, 제1 증폭단(AS1)에 포함된 트랜지스터들의 게이트 전압 및 제2 증폭단(AS2)에 포함된 트랜지스터들의 게이트 전압은 독립적으로 제어될 수 있고, 제1 및 제2 인에이블 신호(EN1, EN2)에 따라 게이트 전압이 반전(inverting)되거나 비반전(non-inverting)될 수 있다. 본 명세서에서 트랜지스터의 게이트 전압의 반전은, 트랜지스터의 게이트에 인가되는 신호에도 불구하고 채널이 형성되지 아니하게 하는 전압의 인가 또는 그러한 전압으로 트랜지스터의 게이트를 바이어싱(biasing)하는 것을 지칭할 수 있다. 예를 들면, NMOS(n-channel metal oxide semiconductor) 트랜지스터의 게이트 전압의 반전은 저전압(예컨대, 접지 전압 또는 턴-오프 전압)의 인가 또는 저전압 바이어싱을 지칭할 수 있고, PMOS(p-channel metal oxide semiconductor) 트랜지스터의 게이트 전압의 반전은 고전압(예컨대, 턴-온 전압)의 인가 또는 고전압 바이어싱을 지칭할 수 있다. 또한, 본 명세서에서 트랜지스터의 게이트 전압의 비반전은, 트랜지스터에 채널이 형성되게 하는 게이트 전압의 인가 또는 그러한 전압으로 트랜지스터의 게이트를 바이어싱하는 것을 지칭할 수 있다. 예를 들면, NMOS 트랜지스터의 게이트 전압의 비반전은 고전압(예컨대, 턴-온 전압)의 인가 또는 고전압 바이어싱을 지칭할 수 있고, PMOS 트랜지스터의 게이트 전압의 비반전은 저전압(예컨대, 접지 전압 또는 턴-오프 전압)의 인가 또는 저전압 바이어싱을 지칭할 수 있다.
본 개시의 예시적 실시예에 따라, 저잡음 증폭기(261')는 제1 및 제2 증폭단(AS1, AS2)에 포함된 트랜지스터들의 바이어스(bias)를 제어함으로써 제1 및 제2 증폭단(AS1, AS2)을 인에이블하거나 디스에이블할 수 있다. 예를 들면, 활성화된 제1 인에이블 신호(EN1)에 따라 인에이블된 제1 증폭단(AS1)은 포화 영역(saturation region)에서 동작하는 트랜지스터를 포함할 수 있는 한편, 비활성화된 제1 인에이블 신호(EN1)에 따라 디스에이블된 제1 증폭단(AS1)은 턴-오프(turn-off)되거나 선형 영역(linear region)에서 동작하는 트랜지스터를 포함할 수 있다. 유사하게, 활성화된 제2 인에이블 신호(EN2)에 따라 인에이블된 제2 증폭단(AS2)은 포화 영역에서 동작하는 트랜지스터를 포함할 수 있는 한편, 비활성화된 제2 인에이블 신호(EN2)에 따라 디스에이블된 제2 증폭단(AS2)은 턴-오프되거나 선형 영역에서 동작하는 트랜지스터를 포함할 수 있다. 또한, 본 개시의 예시적 실시예에 따라, 저잡음 증폭기(261')는 제1 및 제2 증폭단(AS1, AS2)에 포함된 트랜지스터들의 바디(body) 전압을 제어함으로써 제1 및 제2 증폭단(AS1, AS2)을 인에이블하거나 디스에이블할 수도 있다. 이하에서, 저잡음 증폭기(261')는 트랜지스터의 게이트 전압을 제어함으로써 제1 및 제2 증폭단(AS1, AS2)을 인에이블하거나 디스에이블하는 것으로서 설명되나, 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해될 것이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따라 동작 모드에 따른 도 4의 저잡음 증폭기(261')의 동작의 예시들 및 등가 회로들을 나타낸다. 구체적으로, 도 5a 및 도 5b의 예시들은 도 3a 및 도 3b의 비교예시들에 각각 대응할 수 있다.
도 5a를 참조하면, 저잡음 증폭기(261')는 제1 모드에서 1개의 입력 신호를 증폭함으로써 1개의 출력 신호를 출력할 수 있다. 예를 들면, 저잡음 증폭기(261')는 제1 모드, 예컨대 밴드간 반송파 집성(예컨대, 도 2a) 또는 연속적 대역내 반송파 집성(예컨대, 도 2b)에서, 도 5a에 도시된 바와 같이 동작할 수 있다. 즉, 인에이블된 제1 증폭단(AS1)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 출력하는 한편, 디스에이블된 제2 증폭단(AS2)의 출력 신호들은 플로팅 상태(또는 하이-임피던스 상태)에 있을 수 있다. 이에 따라, 제1 모드에서 저잡음 증폭기(261')의 입력 임피던스(Zin1)는 인에이블된 제1 증폭단(AS1)의 입력 임피던스(Z1) 및 디스에이블된 제2 증폭단(AS2)의 입력 임피던스(Z2off)가 병렬 연결된 임피던스(즉, Z1//Z2off)와 일치할 수 있다.
도 5b를 참조하면, 저잡음 증폭기(261')는 제2 모드에서 1개의 입력 신호를 증폭함으로써 2개의 출력 신호를 출력할 수 있다. 예를 들면, 저잡음 증폭기(261')는 제2 모드, 예컨대 비연속적 밴드내 반송파 집성(예컨대, 도 2c)에서, 도 5b에 도시된 바와 같이 동작할 수 있다. 즉, 디스에이블된 제1 증폭단(AS1)의 출력 신호는 플로팅 상태(또는 하이-임피던스 상태)에 있을 수 있는 한편, 인에이블된 제2 증폭단(AS2)은 제1 입력 신호(IN1)를 증폭함으로써 제2 및 제3 출력 신호(OUT2, OUT3)를 출력할 수 있다. 이에 따라, 제2 모드에서 저잡음 증폭기(261')의 입력 임피던스(Zin2)는 디스에이블된 제1 증폭단(AS1)의 입력 임피던스(Z1off) 및 인에이블된 제2 증폭단(AS2)의 입력 임피던스(Z2)가 병렬 연결된 임피던스(즉, Z1off//Z2)와 일치할 수 있다.
저잡음 증폭기(261')는 제1 모드에서의 입력 임피던스(Zin1) 및 제2 모드에서의 입력 임피던스(Zin2)의 차이가 감소하도록 설계될 수 있다. 즉, 제1 모드에서의 입력 임피던스(Zin1)인 "Z1//Z2off" 및 제2 모드에서의 입력 임피던스(Zin2)인 "Z1off//Z2"의 차이가 감소하도록, 제1 및 제2 증폭단(AS1, AS2)이 설계될 수 있다. 도 3a 및 도 3b에 도시된 비교예시에서 인에이블된 증폭단(3b)의 입력 임피던스(Zb) 및 디스에이블된 증폭단(3b)의 입력 임피던스(Zoff)의 차이에 기인하여 저잡음 증폭기(3)의 입력 임피던스(Zin)이 크게 변동하는 것과 달리, 도 5a 및 도 5b에 도시된 바와 같이, 제1 및 제2 증폭단(AS1, AS2)이 배타적으로 인에이블됨에 따라 저잡음 증폭기(261')의 입력 임피던스는 제1 및 제2 모드에서 그 차이가 작거나 실질적으로 동일할 수 있다. 이에 따라, 제1 입력 신호(IN1)는 제1 및 제2 모드에서 실질적으로 일정한 감쇄비에 따라 제1 증폭단(AS1) 또는 제2 증폭단(AS2)에 입력될 수 있다. 이하에서, 도 6b 내지 도 11b를 참조하여 본 개시의 예시적 실시예들에 따른 다양한 저잡음 증폭기의 예시들이 설명될 것이나, 본 개시의 기술적 사상이 설명될 예시들에 제한되지 아니하는 점은 이해될 것이다.
도 6a 내지 도 6c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기(261)의 예시를 나타낸다. 구체적으로, 도 6a 내지 도 6c는 동일한 구조를 가지는 저잡음 증폭기(261a)의 개략도들로서, 동작 모드에 따른 저잡음 증폭기(261a)의 동작의 예시들을 각각 나타내고, 도 6a 내지 도 6c에서 제1 입력 신호(IN1)의 증폭과 관계되는 소자(element) 및 라인이 굵게 도시된다. 도 6a 내지 도 6c에 도시된 바와 같이, 저잡음 증폭기(261a)는 입력 단자(N1a)에 연결되고 입력 단자(N1a)로부터 제1 입력 신호(IN1)를 수신하는 제1 및 제2 증폭단(AS1a, AS2a)를 포함할 수 있다.
제1 증폭단(AS1a)은 입력 캐패시터(C11), 입력 트랜지스터(M11), 디제너레이션(degeneration) 인덕터(L11), 캐스코드 트랜지스터들(M12, M13)을 포함할 수 있다. 입력 캐패시터(C11)는 입력 단자(N1a) 및 입력 트랜지스터(M11)의 게이트 사이에 배치될 수 있고, 디제너레이션 인덕터(L11)는 입력 트랜지스터(M11)의 소스 및 접지 사이에 배치될 수 있다. 캐스코드 트랜지스터들(M12, M13)의 소스들은 입력 트랜지스터(M11)의 드레인에 연결될 수 있고, 캐스코드 트랜지스터들(M12, M13)의 드레인들은, 저잡음 증폭기(261a)의 외부로 노출된, 제1 출력 신호(OUT1)를 출력하는 출력 포트들에 각각 연결될 수 있다. 도시되지 아니하였으나, 제1 증폭단(AS1a)은 입력 캐패시터(C11) 및 입력 트랜지스터(M11)의 게이트 사이에 입력 트랜지스터(M11)의 게이트 전압을 바이어싱하기 위한 서브-회로를 더 포함할 수 있고, 서브-회로에 의해서 입력 트랜지스터(M11)의 게이트 전압이 반전되거나 비반전될 수 있다.
캐스코드 트랜지스터들(M12, M13)은 입력 트랜지스터(M11)에 바이어스를 제공함과 동시에 바이어스를 제어함으로써 제1 증폭단(AS1a)의 이득, 즉 제1 입력 신호(IN1) 대 제1 출력 신호(OUT1)의 비를 조절할 수 있다. 예를 들면, 도 3a 내지 도 3b에서 캐스코드 트랜지스터들(M12, M13) 각각은 입력 트랜지스터(M11)에 바이어스를 제공하는 트랜지스터 및 바이어스를 제어하는 트랜지스터를 포함할 수 있다. 이와 같이 캐스코드 트랜지스터들(M12, M13)을 사용하여 제1 증폭단(AS1a)의 이득을 제어하는 것은 자동 이득 제어(automatic gain control; AGC)로서 지칭될 수도 있다. 도 6a에 도시된 캐스코드 트랜지스터들(M12, M13, M22, M24)은 각각 독립적으로 이득이 제어될 수 있다.
제2 증폭단(AS2a)은 입력 캐패시터들(C21, C22), 입력 트랜지스터들(M21, M23), 디제너레이션(degeneration) 인덕터들(L21, L22), 캐스코드 트랜지스터들(M22, M24)을 포함할 수 있다. 제1 증폭단(AS1a)과 유사하게, 입력 캐패시터(C21), 입력 트랜지스터(M21), 디제너레이션 인덕터(L21) 및 캐스코드 트랜지스터(M22)가 배치될 수 있고, 캐스코드 트랜지스터(M22)의 드레인은, 저잡음 증폭기(261a)의 외부로 노출된, 제2 출력 신호(OUT2)를 출력하는 출력 포트에 연결될 수 있다. 또한, 입력 캐패시터(C22), 입력 트랜지스터(M23), 디제너레이션 인덕터(L22) 및 캐스코드 트랜지스터(M24)가 배치될 수 있고, 캐스코드 트랜지스터(M24)의 드레인은, 저잡음 증폭기(261a)의 외부로 노출된, 제3 출력 신호(OUT3)를 출력하는 출력 포트에 연결될 수 있다. 또한, 도시되지 아니하였으나, 제2 증폭단(AS2a)은 입력 트랜지스터들(M21, M23)의 게이트 전압들을 바이어싱하기 위한 서브-회로들을 포함할 수 있다.
도 6a 내지 도 6c에 도시된 바와 같이, 부하 회로들(281a, 282a)은 저잡음 증폭기(261a)와 연결될 수 있다. 제1 부하 회로(281a)는 제1 출력 신호(OUT1) 또는 제2 출력 신호(OUT2)를 수신할 수 있고, 제2 부하 회로(282a)는 제1 출력 신호(OUT1) 또는 제3 출력 신호(OUT3)를 수신할 수 있다. 도 6a 내지 도 6c에 도시된 바와 같이, 저잡음 증폭기(261a) 외부에서, 제1 출력 신호(OUT1)를 출력하는 포트들은 제2 및 제3 출력 신호(OUT2, OUT3)를 출력하는 포트들과 각각 연결될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 모드에서 저잡음 증폭기(261a)는 제1 증폭단(AS1a)을 인에이블할 수 있고, 제2 증폭단(AS2a)을 디스에이블할 수 있다. 이에 따라, 제1 증폭단(AS1a)의 입력 트랜지스터(M11)의 게이트 전압이 비반전될 수 있고, 제2 증폭단(AS2a)의 트랜지스터들(M21 내지 M24)의 게이트 전압이 반전될 수 있다. 부하 회로들(281a, 282a) 각각은, 저잡음 증폭기(261a) 및 도 1의 저잡음 증폭기들(260)에 포함된 다른 저잡음 증폭기에 의해서 공유될 수 있으므로, 인에이블된 제1 증폭단(AS1a)이 출력하는 제1 출력 신호(OUT1)를 수신하는 부하 회로는 가변될 수 있다. 이를 위하여, 도 6a 및 도 6b에 도시된 바와 같이, 제1 증폭단(AS1a)은 입력 트랜지스터(M11)를 공유하는 2개의 캐스코드 트랜지스터들(M12, M13)을 포함할 수 있고, 제1 모드에서 2개의 캐스코드 트랜지스터들(M12, M13) 중 하나가 인에이블될 수 있고, 다른 하나가 디스에이블될 수 있다. 예를 들면, 도 6a에 도시된 바와 같이, 제1 부하 회로(281a)가 제1 출력 신호(OUT1)를 수신하기 위하여, 캐스코드 트랜지스터(M12)의 게이트 전압이 비반전될 수 있고 캐스코드 트랜지스터(M13)의 게이트 전압이 반전될 수 있다. 다른 한편으로, 도 6b에 도시된 바와 같이, 제2 부하 회로(282a)가 제1 출력 신호(OUT1)를 수신하기 위하여, 캐스코드 트랜지스터(M12)의 게이트 전압이 반전될 수 있고 캐스코드 트랜지스터(M13)의 게이트 전압이 비반전될 수 있다. 이를 위하여, 캐스코드 트랜지스터들(M12, M13)의 게이트 전압들 각각은 독립적으로 제어될 수 있다.
도 6c를 참조하면, 제2 모드에서 저잡음 증폭기(261b)는 제1 증폭단(AS1a)을 디스에이블할 수 있고, 제2 증폭단(AS2a)을 인에이블할 수 있다. 이에 따라, 제1 증폭단(AS1a)에 포함된 트랜지스터들(M11 내지 M13)의 게이트 전압은 반전될 수 있고, 제2 증폭단(AS2a)에 포함된 트랜지스터들(M21 내지 M24)의 게이트 전압은 비반전될 수 있다. 제1 및 제2 부하 회로(281a, 282a)는 제2 증폭단(AS2a)으로부터 제2 및 제3 출력 신호(OUT2, OUT3)를 수신할 수 있다.
도 7a 내지 도 7c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기(261)의 예시를 나타낸다. 구체적으로 도 7a 내지 도 7c는 동일한 구조를 가지는 저잡음 증폭기(261b)의 개략도들로서, 동작 모드에 따른 저잡음 증폭기(261b)의 동작의 예시들을 각각 나타내고, 도 7a 내지 도 7c에서 제1 입력 신호(IN1)의 증폭과 관계되는 소자 및 라인이 굵게 도시된다. 도 6a 내지 도 6c의 저잡음 증폭기(261a)와 유사하게, 저잡음 증폭기(261b)는 입력 단자(N1b)에 연결되고 입력 단자(N1b)로부터 제1 입력 신호(IN1)를 수신하는 제1 및 제2 증폭단(AS1b, AS2b)을 포함할 수 있다. 이하에서, 도 7a 내지 도 7b에 대한 설명 중 도 6a 내지 도 6c에 대한 설명과 중복되는 내용은 생략될 것이다.
본 개시의 예시적 실시예에 따라, 저잡음 증폭기(261b)는 탭 인덕터(tapped inductor)(TLb)를 포함할 수 있고, 탭 인덕터(TLb)는, 디제너레이션 인덕터로서 제1 및 제2 증폭단(AS1b, AS2b)에 의해서 공유될 수 있다. 즉, 제1 및 제2 증폭단(AS1b, AS2b)의 입력 트랜지스터들(M11, M21, M23)의 소스들은 탭 인덕터(TLb)에 연결될 수 있다. 예를 들면, 도 7a 내지 도 7c에 도시된 바와 같이, 제1 증폭단(AS1b)의 입력 트랜지스터(M11)의 소스는 접지에 연결된 일단을 가지는 탭 인덕터(TLb)의 타단에 연결될 수 있는 한편, 제2 증폭단(AS2b)의 입력 트랜지스터들(M21, M23)의 소스들은 탭 인덕터(TLb)의 탭에 연결될 수 있다. 이에 따라, 저잡음 증폭기(261b)에서 디제너레이션 인덕터를 위한 비용, 예컨대 공간 등이 절약될 수 있다.
도 7a 및 도 7b를 참조하면, 제1 모드에서 저잡음 증폭기(261b)는 제1 증폭단(AS1b)을 인에이블할 수 있다. 예를 들면, 도 7a에 도시된 바와 같이 입력 트랜지스터(M11) 및 캐스코드 트랜지스터(M12)가 인에이블되고 캐스코드 트랜지스터(M13)가 디스에이블될 수도 있고, 도 7b에 도시된 바와 같이 제1 입력 트랜지스터(M11) 및 캐스코드 트랜지스터(M13)가 인에이블되고 캐스코드 트랜지스터(M12)가 디스에이블될 수도 있다. 또한, 제1 모드에서 저잡음 증폭기(261b)는 제2 증폭단(AS2b)을 디스에이블할 수 있고, 제2 증폭단(AS2b)의 트랜지스터들(M21 내지 M24)은 디스에이블될 수 있다. 도 7a 및 도 7b에 도시된 바와 같이, 제1 모드에서 탭 인덕터(TLb)의 인덕터들(L31, L32)이 모두 제1 증폭단(AS1b)의 디제너레이션 인덕터로서 기능할 수 있다.
도 7c를 참조하면, 제2 모드에서 저잡음 증폭기(261b)는 제1 증폭단(AS1b)를 디스에이블할 수 있고, 제1 증폭단(AS1b)에 포함된 트랜지스터들(M11 내지 M13)은 디스에이블될 수 있다. 또한, 제2 모드에서 저잡음 증폭기(261b)는 제2 증폭단(AS2b)을 인에이블할 수 있고, 제2 증폭단(AS2b)의 트랜지스터들(M21 내지 M24)은 인에이블될 수 있다. 도 7c에 도시된 바와 같이, 제2 모드에서 탭 인덕터(TLb)의 인덕터들(L31, L32) 중 인덕터(L32)가 제2 증폭단(AS2b)의 디제너레이션 인덕터로서 기능할 수 있다.
도 8a 내지 도 8c는 본 개시의 예시적 실시예에 따른 도 1의 저잡음 증폭기(261)의 예시를 나타낸다. 구체적으로 도 8a 내지 도 8c는 동일한 구조를 가지는 저잡음 증폭기(261c)의 개략도들로서, 동작 모드에 따른 저잡음 증폭기(261c)의 동작의 예시들을 각각 나타내고, 도 8a 내지 도 8c에서 제1 입력 신호(IN1)를 증폭하는 동작과 관계되는 소자 및 라인이 굵게 도시된다. 도 6a 내지 도 6c의 저잡음 증폭기(261a)와 유사하게, 저잡음 증폭기(261c)는 입력 단자(N1c)에 연결되고 입력 단자(N1c)로부터 제1 입력 신호(IN1)를 수신하는 제1 및 제2 증폭단(AS1c, AS2c)을 포함할 수 있다. 이하에서, 도 8a 내지 도 8c에 대한 설명 중 도 6a 내지 도 6c에 대한 설명과 중복되는 내용은 생략될 것이다.
본 개시의 예시적 실시예에 따라, 저잡음 증폭기(261c)는 제1 입력 신호(IN1)를 증폭함으로써 3개의 출력 신호들 중 적어도 하나의 출력 신호를 출력할 수 있다. 즉, 도 6a 내지 도 6c의 저잡음 증폭기(261a)와 비교할 때, 저잡음 증폭기(261c)는, 예컨대 제3 모드에서 제1 입력 신호(IN1)를 증폭함으로써 3개의 출력 신호들(OUT2, OUT3, OUT4)을 출력할 수 있다. 예를 들면, 제1 입력 신호(IN1)가 (예컨대, 동일한 밴드에 포함되는) 3개의 반송파들을 포함하는 경우, 3개의 반송파들에 대응하는 신호들의 분리를 위하여 저잡음 증폭기(261c)는 3개의 출력 신호들(OUT2, OUT3, OUT4)을 출력할 수 있고, 3개의 부하 회로들(281c, 282c, 283c)에 각각 제공할 수 있다. 이를 위하여, 도 8a 내지 도 8c에 도시된 바와 같이, 제1 증폭단(AS1c)은 입력 트랜지스터(M11) 및 입력 트랜지스터(M11)를 공유하는 3개의 캐스코드 트랜지스터들(M12 내지 M14)을 포함할 수 있고, 제2 증폭단(AS2c)은 3개의 입력 트랜지스터들(M21, M23, M25) 및 3개의 캐스코드 트랜지스터들(M22, M24, M26)을 포함할 수 있다.
도 8a를 참조하면, 제1 모드에서 저잡음 증폭기(261c)는 제1 입력 신호(IN1)를 증폭함으로써 1개의 출력 신호(즉, OUT1)를 출력할 수 있다. 이를 위하여, 저잡음 증폭기(261c)는 제1 증폭단(AS1a)을 인에이블할 수 있고, 제2 증폭단(AS2a)을 디스에이블할 수 있다. 예를 들면, 도 8a에 도시된 바와 같이 입력 트랜지스터(M11) 및 캐스코드 트랜지스터(M12)가 인에이블되고 다른 캐스코드 트랜지스터들(M13, M14)은 디스에이블될 수 있다. 제1 부하 회로(281c)는 캐스코드 트랜지스터(M12)로부터 제1 출력 신호(OUT1)를 수신할 수 있다. 비록 도시되지 아니하였으나, 제1 모드에서, 캐스코드 트랜지스터(M13)가 인에이블됨으로써 제2 부하 회로(282c)가 제1 출력 신호(OUT1)를 수신할 수도 있고, 또는 캐스코드 트랜지스터(M14)가 인에이블됨으로써 제3 부하 회로(283c)가 제1 출력 신호(OUT1)를 수신할 수도 있다. 또한, 제1 모드에서 저잡음 증폭기(261c)는 제2 증폭단(AS2c)에 포함된 트랜지스터들(M21 내지 M26)을 디스에이블할 수 있다.
도 8b를 참조하면, 제2 모드에서 저잡음 증폭기(261c)는 제1 입력 신호(IN1)를 증폭함으로써 2개의 출력 신호들(예컨대, OUT2, OUT3)을 출력할 수 있다. 이를 위하여, 저잡음 증폭기(261c)는 제1 증폭단(AS1c)을 디스에이블할 수 있고, 제2 증폭단(AS2c)을 인에이블할 수 있다. 예를 들면, 도 8b에 도시된 바와 같이 입력 트랜지스터(M21, M23) 및 캐스코드 트랜지스터(M22, M24)가 인에이블될 수 있고, 다른 입력 트랜지스터(M25) 및 다른 캐스코드 트랜지스터(M26)가 디스에이블될 수 있다. 제1 및 제2 부하 회로(281c, 282c)는 캐스코드 트랜지스터들(M22, M24)로부터 제2 및 제3 출력 신호(OUT2, OUT3)를 각각 수신할 수 있다. 비록 도시되지 아니하였으나, 제2 모드에서, 입력 트랜지스터들(M21, M25) 및 캐스코드 트랜지스터들(M22, M26)이 인에이블됨으로써 제1 및 제3 부하 회로(281c, 283c)가 제2 및 제4 출력 신호(OUT2, OUT4)를 각각 수신할 수도 있고, 또는 입력 트랜지스터들(M23, M25) 및 캐스코드 트랜지스터들(M24, M26)이 인에이블됨으로써 제2 및 제3 부하 회로(282c, 283c)가 제3 및 제4 출력 신호(OUT3, OUT4)를 각각 수신할 수도 있다. 또한, 제2 모드에서 저잡음 증폭기(261c)는 제1 증폭단(AS1c)에 포함된 트랜지스터들(M11 내지 M14)을 디스에이블할 수 있다.
도 8c를 참조하면, 제3 모드에서 저잡음 증폭기(261c)는 제1 입력 신호(IN1)를 증폭함으로써 3개의 출력 신호들(OUT2 내지 OUT4)을 출력할 수 있다. 이를 위하여, 저잡음 증폭기(261c)는 제1 증폭단(AS1c)을 디스에이블할 수 있고, 제2 증폭단(AS2c)을 인에이블할 수 있다. 예를 들면, 도 8c에 도시된 바와 같이 제1 증폭단(AS1c)에 포함된 트랜지스터들(M11 내지 M14)은 디스에이블될 수 있고, 제2 증폭단(AS2c)에 포함된 트랜지스터들(M21 내지 M26)은 인에이블될 수 있다. 제1 내지 제3 부하 회로(281c 내지 283c)는 캐스코드 트랜지스터들(M22 내지 M26)로부터 제2 내지 제4 출력 신호(OUT2 내지 OUT4)를 각각 수신할 수 있다. 실험 결과는, 제2 및 제3 모드에서 제2 증폭단(AS2c)의 입력 임피던스의 차이가 작은 것을 보여준다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기(261) 및 부하 회로들(280)의 예시들을 나타낸다. 구체적으로, 도 9a 및 도 9b는 제1 입력 신호(IN1)를 증폭함으로써 'm'개의 출력 신호들 중 적어도 하나를 출력하는 저잡음 증폭기들(261d, 261e)을 도시한다(m은 2보다 큰 정수). 도 8a 내지 도 8c의 저잡음 증폭기(261c)와 유사하게, 저잡음 증폭기(261d, 261e)는 입력 단자(N1d, N1e)에 연결되고 입력 단자(N1d, N1e)로부터 제1 입력 신호(IN1)를 수신하는 제1 증폭단(AS1d, AS1e) 및 제2 증폭단(AS2d, AS2e)을 포함할 수 있다. 이하에서, 도 9a 및 도 9b에 대한 설명 중 도 8a 내지 도 8c에 대한 설명과 중복되는 내용은 생략될 것이다.
본 개시의 예시적 실시예에 따라, 도 1의 부하 회로들(280)은 복수의 트랜스포머들을 포함할 수 있고, 도 1의 저잡음 증폭기(261)의 출력 신호들(OUTs) 각각은 복수의 트랜스포머들 각각에 전달될 수 있다. 트랜스포머는 저잡음 증폭기(261)의 출력 신호가 수신되는 1차 코일 및 출력 신호로부터 유도된 차동 출력 신호를 제공하는 2차 코일을 포함할 수 있고, 이에 따라 패시브 발룬(passive balun)으로서 기능할 수 있다. 발룬(balun; balance and unbalance)은 단일 위상 신호를 차동 위상 신호로 변환하는 회로를 지칭할 수 있다. 예를 들면, 도 9a에 도시된 바와 같이, 제1 부하 회로(281d)는, 저잡음 증폭기(261d)로부터 제1 출력 신호(OUT1) 또는 제2 출력 신호(OUT2)를 수신하는 1차 코일 및 제1 차동 신호(MX1n, MX1p)를 제공하는 2차 코일을 포함하는 트랜스포머(X1)를 포함할 수 있다. 제1 부하 회로(281d)는 트랜스포머(X1)에 후속하여 제1 차동 신호(MX1n, MX1p)를 수신하는 믹서를 더 포함할 수 있다. 또한, 제1 부하 회로(281d)는 트랜스포머(X1)의 1차 코일에 병렬 연결된 가변 캐패시터(VC1)를 포함할 수 있고, 가변 캐패시터(VC1)에 의해서 공진 주파수가 조절될 수 있다.
도 9a를 참조하면, 저잡음 증폭기(261d)의 제1 증폭단(AS1d)은 입력 트랜지스터(M11)를 공유하는 'm'개의 캐스코드 트랜지스터들(M12 내지 M1+1)을 포함할 수 있는 한편, 제2 증폭단(AS2d)은 'm'개의 입력 캐패시터들(C21 내지 C2m), 'm'개의 입력 트랜지스터들(M21, M23,..., M22m-1), 'm'개의 디제너레이션 인덕터들(L21 내지 L2m) 및 'm'개의 캐스코드 트랜지스터들(M22, M24,..., M22m)을 포함할 수 있다. 도 8a 내지 도 8c를 참조하여 전술된 바와 유사하게, 1개의 출력 신호(즉, OUT1)를 출력하는 제1 모드에서 제1 증폭단(AS1d)의 'm'개의 캐스코드 트랜지스터들(M12 내지 M1m+1) 중 하나가 인에이블될 수 있고, 2이상의 출력 신호들을 출력하는 모드들에서 제2 증폭단(AS2d)의 'm'개의 입력 트랜지스터들(M21, M23,..., M22m-1) 중 적어도 2개 및 'm'개의 캐스코드 트랜지스터들(M22, M24,..., M22m) 중 적어도 2개가 인에이블될 수 있다.
도 9b를 참조하면, 저잡음 증폭기(261e)는 탭 인덕터(TLe)를 포함할 수 있고, 디제너레이션 인덕터로서 제1 및 제2 증폭단(AS1e, AS2e)에 의해서 공유될 수 있다. 즉, 제1 및 제2 증폭단(AS1e, AS2e)의 입력 트랜지스터들(M11, M21, M23,..., M22m-1)의 소스들은 탭 인덕터(TLe)에 연결될 수 있다. 예를 들면, 도 9b에 도시된 바와 같이, 제1 증폭단(AS1e)의 입력 트랜지스터(M11)의 소스는 접지에 연결된 일단을 가지는 탭 인덕터(TLe)의 타단에 연결될 수 있는 한편, 제 2 증폭단(AS2e)의 입력 트랜지스터들(M21, M23,..., M22m-1)의 소스들은 탭 인덕터(TL2)의 탭에 연결될 수 있다. 이에 따라, 저잡음 증폭기(261e)에서 디제너레이션 인덕터를 위한 비용, 예컨대 공간 등이 절약될 수 있다.
1개의 출력 신호(즉, OUT1)를 출력하는 제1 모드에서 제1 증폭단(AS1e)의 'm'개의 캐스코드 트랜지스터들(M12 내지 M1m+1) 중 하나가 인에이블될 수 있고, 탭 인덕터(TLe)의 인덕터들(L31, L32)이 모두 제1 증폭단(AS1e)의 디제너레이션 인덕터로서 기능할 수 있다. 또한, 2이상의 출력 신호들을 출력하는 모드들에서 제2 증폭단(AS2e)의 'm'개의 입력 트랜지스터들(M21, M23,..., M22m-1) 중 적어도 2개 및 'm'개의 캐스코드 트랜지스터들(M22, M24,..., M22m) 중 적어도 2개가 인에이블될 수 있고, 탭 인덕터(TLe)의 인덕터(L32)가 제2 증폭단(AS2e)의 디제너레이션 인덕터로서 기능할 수 있다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기(261) 및 부하 회로들(280)의 예시들을 나타낸다. 구체적으로, 도 10a 및 도 10b는 제1 입력 신호(IN1)를 증폭함으로써 각각이 차동 신호인 'm'개의 출력 신호들 중 적어도 하나를 출력하는 저잡음 증폭기들(261f, 261g) 및 트랜스포머를 각각 포함하는 부하 회로들을 도시한다. 도 9a 및 도 9b의 저잡음 증폭기(261e, 261e)와 유사하게, 저잡음 증폭기(261f, 261g)는 입력 단자(N1f, N1g)에 연결되고 입력 단자(N1f, N1g)로부터 제1 입력 신호(IN1)를 수신하는 제1 증폭단(AS1f, AS1g) 및 제2 증폭단(AS2f, AS2g)을 포함할 수 있다. 이하에서 도 10a 및 도 10b에 대한 설명 중 도 9a 및 도 9b에 대한 설명과 중복되는 내용은 생략될 것이다.
본 개시의 예시적 실시예에 따라, 도 1의 저잡음 증폭기(261)는 출력 신호를 차동 신호로서 제공할 수 있고, 부하 회로들(280) 각각은 차동 신호인 출력 신호로부터 유도된 차동 신호를 제공할 수 있다. 이를 위해 저잡음 증폭기(261)는 액티브 발룬(active balun)을 포함할 수 있다. 예를 들면, 도 10a에 도시된 바와 같이, 저잡음 증폭기(261f)의 제1 증폭단(AS1f)은 입력 캐패시터(C11) 및 입력 트랜지스터(M11)뿐만 아니라, 입력 트랜지스터(M11)의 출력, 즉 입력 트랜지스터(M11)의 드레인의 신호를 증폭하기 위한 캐패시터(C12) 및 트랜지스터(M12)를 포함할 수 있다. 입력 트랜지스터(M11) 및 트랜지스터(M12)의 출력은 캐패시터들(C13, C14) 및 트랜지스터들(M13, M14)에 전달될 수 있고, 차동 신호인 제1 출력 신호(OUT1p, OUT1n)가 출력될 수 있다. 즉, 캐패시터들(C13, C14) 및 트랜지스터들(M13, M14)은 제1 출력 신호(OUT1p, OUT1n)를 출력하기 위한 하나의 회로군(circuitry)일 수 있다. 또한, 저잡음 증폭기(261f)의 제2 증폭단(AS2f)은 제1 입력 신호(IN1)를 입력 캐패시터(C21), 입력 트랜지스터(M21), 디제너레이션 인덕터들(L21, L22), 캐패시터들(C22, C23, C24) 및 트랜지스터들(M22, M23, M24)에 의해서 증폭함으로써 차동 신호인 제2 출력 신호(OUT2p, OUT2n)를 제공할 수 있다. 즉, 입력 캐패시터(C21), 입력 트랜지스터(M21), 디제너레이션 인덕터들(L21, L22), 캐패시터들(C22, C23, C24) 및 트랜지스터들(M22, M23, M24)은 제2 출력 신호(OUT2p, OUT2n)를 출력하기 위한 하나의 회로군일 수 있다.
도 10a를 참조하면, 저잡음 증폭기(261f)의 제1 증폭단(AS1f)은 입력 트랜지스터들(M11, M12)을 공유하는 'm'개의 회로군들을 포함할 수 있는 한편, 제2 증폭단(AS2f)은 'm'개의 동일한 구조의 회로군들을 포함할 수 있다. 도 9a 및 도 9b를 참조하여 전술된 바와 유사하게, 1개의 차동 신호(즉, OUT1p, OUT1n)를 출력하는 제1 모드에서 제1 증폭단(AS1f)의 'm'개의 회로군들 중 하나가 인에이블될 수 있고, 2이상의 차동 신호들을 출력하는 모드들에서 제2 증폭단(AS2f)의 'm'개의 회로군들 중 적어도 2개가 인에이블될 수 있다.
도 10b를 참조하면, 저잡음 증폭기(261g)는 탭 인덕터(TLg)를 포함할 수 있고, 디제너레이션 인덕터로서 제1 및 제2 증폭단(AS1g, AS2g)에 의해서 공유될 수 있다. 즉, 1개의 차동 신호(즉, OUT1p, OUT1n)를 출력하는 제1 모드에서 탭 인덕터(TLg)의 인덕터들(L31, L32)이 모두 제1 증폭단(AS1g)의 디제너레이션 인덕터로서 기능할 수 있고, 2개 이상의 차동 신호들을 출력하는 모드들에서 탭 인덕터(TLg)의 인덕터(L32)가 제2 증폭단(AS2g)의 디제너레이션 인덕터로서 기능할 수 있다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따른 도 1의 저잡음 증폭기(261) 및 부하 회로들(280)의 예시들을 나타낸다. 구체적으로 도 11a 및 도 11b는 차동 신호인 제1 입력 신호(IN1)를 증폭함으로써 각각이 차동 신호인 'm'개의 출력 신호들 중 적어도 하나를 출력하는 저잡음 증폭기(261h, 261i) 및 트랜스포머를 각각 포함하는 부하 회로들을 도시한다. 저잡음 증폭기(261h, 261i)는 입력 단자들(IN1p, IN1n)에 연결되고 입력 단자들(IN1p, IN1n)로부터 제1 입력 신호(IN1)를 수신하는 제1 증폭단(AS1h, AS1i) 및 제2 증폭단(AS2h, AS2i)을 포함할 수 있다. 이하에서 도 11a 및 도 11b에 대한 설명 중 도 10a 및 도 10b에 대한 설명과 중복되는 내용은 생략될 것이다.
본 개시의 예시적 실시예에 따라, 도 1의 저잡음 증폭기(261)는 차동 신호인 제1 입력 신호(IN1)를 수신할 수 있고, 제1 입력 신호(IN1)를 증폭함으로써 출력 신호를 차동 신호로서 제공할 수 있다. 예를 들면, 도 11a에 도시된 바와 같이, 저잡음 증폭기(261h)의 제1 증폭단(AS1h)은 제1 입력 신호(IN1)의 파지티브 입력 신호(IN1p) 및 네거티브 입력 신호(IN1n)를 각각 수신하는 입력 캐패시터들(C11, C12), 입력 트랜지스터들(M11, M12)을 포함할 수 있고, 캐패시터들(C13, C14) 및 트랜지스터들(M13, M14)로 구성되는 회로군을 포함하는 'm'개의 회로군들을 포함할 수 있다. 또한, 저잡음 증폭기(261h)의 제2 증폭단(AS2h)은 제1 입력 신호(IN1)의 파지티브 입력 신호(IN1p) 및 네거티브 입력 신호(IN1n)를 입력 캐패시터들(C21, C22), 입력 트랜지스터들(M21, M22), 디제너레이션 인덕터들(L21, L22), 캐패시터들(C23, C24) 및 트랜지스터들(M23, M24)에 의해서 증폭함으로써 차동 신호인 제2 출력 신호(OUT2p, OUT2n)를 제공할 수 있다. 즉, 입력 캐패시터들(C21, C22), 입력 트랜지스터들(M21, M22), 디제너레이션 인덕터들(L21, L22), 캐패시터들(C23, C24) 및 트랜지스터들(M23, M24)은 제2 출력 신호(OUT2p, OUT2n)를 출력하기 위한 하나의 회로군일 수 있다.
도 11a를 참조하면, 저잡음 증폭기(261h)의 제1 증폭단(AS1h)은 입력 트랜지스터들(M11, M12)을 공유하는 'm'개의 회로군들을 포함할 수 있는 한편, 제2 증폭단(AS2h)은 'm'개의 동일한 구조의 회로군들을 포함할 수 있다. 도 10a 및 도 10b를 참조하여 전술된 바와 유사하게, 1개의 차동 신호(즉, OUT1p, OUT1n)를 출력하는 제1 모드에서 제1 증폭단(AS1h)의 'm'개의 회로군들 중 하나가 인에이블될 수 있고, 2 이상의 차동 신호들을 출력하는 모드들에서 제2 증폭단(AS2h)의 'm'개의 회로군들 중 적어도 2개가 인에이블될 수 있다.
도 11b를 참조하면, 저잡음 증폭기(261i)는 탭 인덕터들(TLp, TLn)를 포함할 수 있고, 디제너레이션 인덕터로서 제1 및 제2 증폭단(AS1i, AS2i)에 의해서 공유될 수 있다. 즉, 1개의 차동 신호(즉, OUT1p, OUT1n)를 출력하는 제1 모드에서 탭 인덕터(TLp)의 인덕터들(L31, L32) 및 탭 인덕터(TLn)의 인덕터들(L33, L34)이 모두 제1 증폭단(AS1i)의 디제너레이션 인덕터로서 기능할 수 있고, 2개 이상의 차동 신호들을 출력하는 모드들에서 탭 인덕터(TLp)의 인덕터(L32) 및 탭 인덕터(TLn)의 인덕터(L34)가 제2 증폭단(AS2i)의 디제너레이션 인덕터로서 기능할 수 있다.
도 12는 본 개시의 예시적 실시예에 따라 도 1의 저잡음 증폭기들(260) 및 부하 회로들(280)의 예시를 나타내는 블록도이다. 도 1을 참조하여 전술된 바와 같이, 도 12의 저잡음 증폭기들(260")은 복수의 라인들을 통해서 입력 신호들(INs)을 증폭함으로써 복수의 라인들을 통해서 출력 신호들(OUTs)을 제공할 수 있고, 부하 회로들(280")은 복수의 출력 신호들(OUTs)로부터 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다.
도 12를 참조하면, 저잡음 증폭기들(260")은 'k'개의 저잡음 증폭기들(LNA1 내지 LNAk)을 포함할 수 있다(k는 1보다 큰 정수). 'k'개의 저잡음 증폭기들(LNA1 내지 LNAk)은 'k'개의 입력 신호들(IN1 내지 INk)을 각각 수신할 수 있다. 도 12의 예시에서 'k'개의 저잡음 증폭기들(LNA1 내지 LNAk) 각각은 1개의 입력 신호로부터 3개의 출력 신호들을 제공할 수 있는, 도 8a 내지 도 8c의 잡음 증폭기(261c)와 유사한 구조를 가질 수 있다. 도 12에 도시된 바와 같이, 'k'개의 저잡음 증폭기들(LNA1 내지 LNAk)의 출력들은 서로 연결될 수 있다.
부하 회로들(280")은, 도 12에 도시된 바와 같이, 발룬들(282), 믹서들(284), 필터들(286) 및 버퍼들(288)을 포함할 수 있다. 발룬들(282)은 저잡음 증폭기들(260")로부터 제공된 단일 위상의 출력 신호를 차동 위상의 신호로 변환할 수 있고, 차동 신호를 믹서들(284)에 제공할 수 있다. 예를 들면, 도 12에 도시된 바와 같이, 발룬들(282)는 트랜스포머들을 포함할 수 있고, 트랜스포머들 각각은 단일 위상 신호가 인가되는 1차 코일 및 차동 위상 신호가 출력되는 2차 코일을 포함할 수 있다.
믹서들(284)은 발룬들(282)로부터 제공되는 차동 신호들을 다운컨버팅할 수 있다. 예를 들면, 믹서들(284)은 반송파 신호들의 주파수들에 대응하는 진동 신호들(LO1 내지 LO3)을 수신할 수 있고, 진동 신호들(LO1 내지 LO3)에 기초하여 발룬들(282)로부터 제공되는 차동 신호들을 기저대역으로 이동시킬 수 있다. 필터들(286)은 기저 대역으로 이동된 신호들을 필터링함으로써 불필요한 주파수 성분(component)들을 제거할 수 있다.
버퍼들(288)은 필터링된 신호를 미리 정해진 이득으로 증폭함으로써 송수신기 출력 신호(TRX_OUT)를 제공할 수 있다. 전술된 바와 같이, 'k'개의 저잡음 증폭기들 각각은 동작 모드에 따라 상이하게 동작할 수 있고, 동작 모드에 따라 입력 임피던스의 변동이 감소하도록 설계될 수 있다. 동작 모드들 각각에서 입력 신호들(INs)로부터 송수신기 출력 신호(TRX_OUT)의 비율, 즉 전체 이득이 변동할 수 있고, 버퍼들(288)은 이러한 동작 모드별 전체 이득의 변동을 보상할 수 있다. 즉, 버퍼들(288)에 포함된 버퍼의 이득은 도 1의 컨트롤러(300)로부터 제공되는 모드 신호(MD)에 기초하여 가변될 수 있다. 예를 들면, 버퍼들(288)에 포함된 버퍼는 가변 저항을 포함할 수 있고, 모드 신호(MD)에 기초하여 가변 저항의 저항치(resistance)가 변경됨으로써 버퍼의 이득이 변경될 수 있다. 이에 따라, 저잡음 증폭기의 동작 모드, 즉 반송파 설정이 변경됨에도 불구하고, 송수신기 출력 신호(TRX_OUT)는 일정한 크기를 가질 수 있다.
도 13은 본 개시의 예시적 실시예에 따라 적어도 하나의 반송파를 포함하는 입력 신호를 증폭하는 방법을 나타내는 순서도이다. 예를 들면, 도 13의 방법은 도 1의 저잡음 증폭기들(261)에 의해서 수행될 수 있다. 이하에서 도 13은 도 1을 참조하여 설명될 것이다.
단계 S010에서, 저잡음 증폭기(261)의 동작 모드가 제1 모드인지 또는 제2 모드인지 여부를 판단하는 동작이 수행될 수 있다. 예를 들면, 컨트롤러(300)는 반송파 설정에 기초하여 모드 신호(MD)를 제공할 수 있고, 저잡음 증폭기(261)는 컨트롤러(300)로부터 수신된 모드 신호에 기초하여 동작 모드가 제1 모드인지 또는 제2 모드인지 여부를 판단할 수 있다. 제1 모드는 제1 입력 신호(IN1)를 증폭함으로써 1개의 출력 신호, 즉 제1 출력 신호(OUT1)를 제공하는 동작 모드를 지칭할 수 있고, 제2 모드는 제1 입력 신호(IN1)를 증폭함으로써 2개의 출력 신호들, 즉 제2 및 제3 출력 신호(OUT2, OUT3)를 제공하는 동작 모드를 지칭할 수 있다. 저잡음 증폭기(260)의 동작 모드가 제1 모드인 경우, 단계들(S120, S140)이 후속하여 수행될 수 있고, 저잡음 증폭기(260)의 동작 모드가 제2 모드인 경우, 단계들(S220, S240)이 후속하여 수행될 수 있다.
단계 S120에서, 제1 증폭단을 인에이블하고 제2 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 저잡음 증폭기(261)에 포함된 제1 증폭단(AS1)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 제공할 수 있고, 저잡음 증폭기(261)에 포함된 제2 증폭단(AS2)은 제1 입력 신호(IN1)를 증폭함으로써 제2 및 제3 출력 신호(OUT2, OUT3)를 제공할 수 있다. 이에 따라, 제1 모드에서 제1 증폭단(AS1)은 인에이블될 수 있고, 제2 증폭단(AS2)은 디스에이블될 수 있다. 단계 S120에 대한 자세한 내용은 도 14를 참조하여 후술될 것이다.
단계 S140에서, 입력 신호를 제1 증폭단으로 증폭하여 제1 출력 신호를 획득하는 동작이 수행될 수 있다. 예를 들면, 인에이블된 제1 증폭단(AS1)은 제1 입력 신호(IN1)를 증폭함으로써 제1 출력 신호(OUT1)를 제공할 수 있다. 이 때, 저잡음 증폭기(261)의 입력 임피던스는 인에이블된 제1 증폭단(AS1)의 입력 임피던스 및 디스에이블된 제2 증폭단(AS2)의 입력 임피던스가 병렬 연결된 임피던스일 수 있따.
단계 S220에서, 제2 증폭단을 인에이블하고 제1 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 제2 모드에서 제1 증폭단(AS1)은 디스에이블될 수 있고, 제2 증폭단(AS2)은 인에이블 될 수 있다. 단계 S220에 대한 자세한 내용은 도 15를 참조하여 후술될 것이다.
단계 S240에서, 입력 신호를 제2 증폭단으로 증폭하여 제2 및 제3 출력 신호를 획득하는 동작이 수행될 수 있다. 예를 들면, 인에이블된 제2 증폭단(AS2)은 제1 입력 신호(IN1)를 증폭함으로써 제2 및 제3 출력 신호(OUT2, OUT3)를 제공할 수 있다. 이 때, 저잡음 증폭기(261)의 입력 임피던스는 디스에이블된 제1 증폭단(AS1)의 입력 임피던스 및 인에이블된 제2 증폭단(AS2)의 입력 임피던스가 병렬 연결된 임피던스일 수 있다. 도 5a 및 도 5b를 참조하여 전술된 바와 같이, 제1 및 제2 모드 각각에서의 저잡음 증폭기(261)의 입력 임피던스 사이 차이가 감소하도록, 제1 및 제2 증폭단(AS1, AS2)이 설계될 수 있고, 이에 따라 저잡음 증폭기(261)는 제1 및 제2 모드에서 실질적으로 동일한 입력 신호의 감쇄비를 가질 수 있다.
도 14는 본 개시의 예시적 실시예에 따라 도 13의 단계 S120의 예시를 나타내는 순서도이다. 도 13을 참조하여 전술된 바와 같이, 도 14의 단계 S120'에서 제1 증폭단을 인에이블하고 제2 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 단계 S120'은 도 6a 및 도 6b의 제1 모드에서 동작하는 저잡음 증폭기(261a)에 의해서 수행될 수 있다. 이하에서 도 14는 도 6a 및 도 6b를 참조하여 설명될 것이다.
단계 S122에서, 제1 증폭단의 입력 트랜지스터의 게이트 전압을 비반전하는 동작이 수행될 수 있다. 예를 들면, 도 6a에 도시된 바와 같이, 제1 증폭단(AS1a)의 입력 트랜지스터(M11)가 NMOS 트랜지스터인 경우, 입력 트랜지스터(M11)의 게이트 전압은 고전압(예컨대, 턴-온 전압)일 수 있다.
단계 S124에서, 제1 증폭단의 캐스코드 트랜지스터들 중 하나의 게이트 전압을 비반전하는 동작이 수행될 수 있다. 예를 들면, 도 6a 및 도 6b에 도시된 바와 같이, 제1 증폭단(261a)의 캐스코드 트랜지스터들(M12, M13) 중 하나의 게이트 전압이 비반전될 수 있다. 도 6a에 도시된 바와 같이, 캐스코드 트랜지스터(M12)가 인에이블되는 경우, 즉 고전압의 게이트 전압을 가지는 경우, 제1 출력 신호(OUT1)는 캐스코드 트랜지스터(M12)를 통해서 제1 부하 회로(281a)에 제공될 수 있다. 다른 한편으로, 도 6b에 도시된 바와 같이, 캐스코드 트랜지스터(M13)가 인에이블되는 경우, 즉 고전압의 게이트 전압을 가지는 경우, 제1 출력 신호(OUT1)는 캐스코드 트랜지스터(M13)를 통해서 제2 부하 회로(282a)에 제공될 수 있다.
단계 S126에서, 제1 증폭단의 캐스코드 트랜지스터들 중 나머지의 게이트 전압을 반전하는 동작이 수행될 수 있다. 예를 들면, 도 6a에 도시된 바와 같이 캐스코드 트랜지스터(M13)의 게이트 전압이 저전압(예컨대, 접지 전압 또는 턴-오프 전압)이 될 수도 있고, 도 6b에 도시된 바와 같이 캐스코드 트랜지스터(M12)의 게이트 전압이 저전압(예컨대, 접지 전압 또는 턴-오프 전압)이 될 수도 있다.
단계 S128에서, 제2 증폭단의 트랜지스터들의 게이트 전압을 반전하는 동작이 수행될 수 있다. 예를 들면, 도 6a 및 도 6b에 도시된 바와 같이, 제2 증폭단(AS2a)을 디스에이블하기 위하여, 제2 증폭단(AS2a)에 포함된 트랜지스터들(M21 내지 M24)의 게이트 전압은 저전압(예컨대, 접지 전압 또는 턴-오프 전압)이 될 수 있다.
도 15는 본 개시의 예시적 실시예에 따라 도 13의 단계 S220의 예시를 나타내는 순서도이다. 도 13을 참조하여 전술된 바와 같이, 도 15의 단계 S220'에서 제2 증폭단을 인에이블하고 제1 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 도 6c의 제2 모드에서 동작하는 저잡음 증폭기(261a)에 의해서 수행될 수 있다. 이하에서 도 15는 도 6c를 참조하여 설명될 것이다.
단계 S222에서, 제2 증폭단의 트랜지스터들의 게이트 전압을 비반전하는 동작이 수행될 수 있다. 예를 들면, 제2 증폭단(AS2a)을 인에이블하기 위하여, 제2 증폭단(AS2a)에 포함된 트랜지스터들(M21 내지 M24)의 게이트 전압은 고전압(예컨대, 턴-온 전압)이 될 수 있다.
단계 S224에서, 제1 증폭단의 트랜지스터들의 게이트 전압을 반전하는 동작이 수행될 수 있다. 예를 들면, 제1 증폭단(AS1a)을 디스에이블하기 위하여, 제1 증폭단(AS1a)에 포함된 트랜지스터들(M11 내지 M13)의 게이트 전압은 저전압(예컨대, 접지 전압 또는 턴-오프 전압)이 될 수 있다.
도 16은 본 개시의 예시적 실시예에 따라 적어도 하나의 반송파를 포함하는 입력 신호를 증폭하는 방법을 나타내는 순서도이다. 도 16에 도시된 바와 같이, 도 16의 방법은 복수의 단계들(S510, S520, S620, S640, S720, S740, S820, S840)을 포함할 수 있고, 예를 들면 도 8a 내지 도 8c의 저잡음 증폭기(261c)에 의해서 수행될 수 있다. 이하에서 도 16은 도 8a 내지 도 8c를 참조하여 설명될 것이다.
단계 S510에서, 저잡음 증폭기(261c)가 제1 모드인지 여부를 판단하는 동작이 수행될 수 있다. 예를 들면, 도 1의 컨트롤러(300)로부터 제공된 모드 신호(MD)에 기초하여 저잡음 증폭기(261c)는 동작 모드가 제1 모드인지를 판단할 수 있다. 제1 모드는 제1 입력 신호(IN1)를 증폭함으로써 1개의 출력 신호, 즉 제1 출력 신호(OUT1)를 제공하는 동작 모드를 지칭할 수 있다. 저잡음 증폭기(261c)의 동작 모드가 제1 모드인 경우 단계들(S620, S640)이 후속하여 수행될 수 있고, 저잡음 증폭기(261c)의 동작 모드가 제1 모드가 아닌 경우 단계 S520가 후속하여 수행될 수 있다.
단계 S620에서, 제1 증폭단을 인에이블하고 제2 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 제1 증폭단(SA1c)은 입력 트랜지스터(M11) 및 3개의 캐스코드 트랜지스터들(M12 내지 M14)을 포함할 수 있고, 제1 증폭단(SA1c)은 입력 트랜지스터(M11)를 인에이블하고, 도 14를 참조하여 전술된 바와 같이, 3개의 캐스코드 트랜지스터들(M12 내지 M14) 중 1개를 인에이블하고, 나머지 2개를 디스에이블할 수 있다. 또한, 제2 증폭단(SA2c)은 제2 증폭단(SA2c)에 포함된 트랜지스터들(M21 내지 M26)을 디스에이블할 수 있다.
단계 S640에서, 입력 신호를 제1 증폭단으로 증폭하여 제1 출력 신호를 획득하는 동작이 수행될 수 있다. 예를 들면, 제1 증폭단(SA1c)에서 제1 입력 신호(IN1)를 증폭함으로써 생성된 제1 출력 신호(OUT1)는 3개의 캐스코드 트랜지스터들(M12 내지 M14) 중 인에이블된 캐스코드 트랜지스터를 통해서 제공될 수 있다.
단계 S520에서, 저잡음 증폭기(261c)가 제2 모드인지 여부를 판단하는 동작이 수행될 수 있다. 예를 들면, 저잡음 증폭기(261c)는 모드 신호(MD)에 기초하여 동작 모드가 제2 모드인지 판단할 수 있고, 제2 모드가 아닌 경우 동작 모드가 제3 모드인 것으로 판단할 수 있다. 제2 모드는 제1 입력 신호(IN1)를 증폭함으로써 2개의 출력 신호들, 즉 제2 내지 제4 출력 신호들(OUT2 내지 OUT4) 중 2개를 제공하는 동작 모드를 지칭할 수 있고, 제3 모드는 제1 입력 신호(IN1)를 증폭함으로써 3개의 출력 신호들, 즉 제2 내지 제4 출력 신호들(OUT2 내지 OUT4)을 제공하는 동작 모드를 지칭할 수 있다. 저잡음 증폭기(261c)의 동작 모드가 제2 모드인 경우 단계들(S720, S740)이 후속하여 수행될 수 있고, 저잡음 증폭기(261c)의 동작 모드가 제3 모드인 경우 단계들(S820, S840)이 후속하여 수행될 수 있다.
단계 S720에서, 제2 증폭단을 인에이블하고 제1 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 제2 증폭단(SA2c)에 포함된 트랜지스터들 중 2개의 출력 신호들을 제공하기 위한 트랜지스터들만이 인에이블될 수 있다. 예를 들면, 도 8b에 도시된 바와 같이, 제2 및 제3 출력 신호(OUT2, OUT3)와 관계된 트랜지스터들(M21 내지 M24)이 인에이블될 수 있고, 다른 트랜지스터들(M25, M26)은 디스에이블될 수 있다. 또한, 제1 증폭단(SA1c)에 포함된 트랜지스터들이 디스에이블될 수 있다.
단계 S740에서, 입력 신호를 제2 증폭단으로 증폭하여 제2 및 제3 출력 신호를 획득하는 단계가 수행될 수 있다. 비록 도 16에서 제2 모드에서 제공되는 출력 신호들이 제2 및 제3 출력 신호(OUT2, OUT3)인 것으로 예시되었으나, 제2 내지 제4 출력 신호(OUT2 내지 OUT4) 중 임의의 2개가 제공될 수 있음은 이해될 것이다.
단계 S820에서, 제2 증폭단을 인에이블하고, 제1 증폭단을 디스에이블하는 동작이 수행될 수 있다. 예를 들면, 도 15에 도시된 바와 유사하게, 제3 모드에서 제2 증폭단(SA2c)에 포함된 트랜지스터들(M21 내지 M26)이 인에이블될 수 있고, 제1 증폭단(SA1c)에 포함된 트랜지스터들(M11 내지 M14)이 디스에이블 될 수 있다.
단계 S840에서, 입력 신호를 제2 증폭단으로 증폭하여 제2 내지 제4 출력 신호를 획득하는 동작이 수행될 수 있다. 예를 들면, 인에이블된 제2 증폭단(AS2c)은 제1 입력 신호(IN1)를 증폭함으로써 제2 내지 제4 출력 신호(OUT2 내지 OUT4)를 제공할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 적어도 하나의 반송파를 포함하는 입력 신호가 수신되는 입력 단자;
    상기 입력 단자에 연결되고, 제1 모드에서 인에이블되어 상기 입력 신호를 증폭함으로써 제1 출력 신호를 출력하고, 제2 모드에서 디스에이블되는 제1 증폭단; 및
    상기 입력 단자에 연결되고, 상기 제2 모드에서 인에이블되어 상기 입력 신호를 증폭함으로써 제2 및 제3 출력 신호를 출력하고, 상기 제1 모드에서 디스에이블되는 제2 증폭단을 포함하는 장치.
  2. 청구항 1에 있어서,
    상기 제1 증폭단은, 상기 제1 및 제2 모드에서 상이한 입력 임피던스들을 각각 가지고,
    상기 제2 증폭단은, 상기 제1 및 제2 모드에서 상이한 입력 임피던스들을 각각 가지는 것을 특징으로 하는 장치.
  3. 청구항 2에 있어서,
    상기 제1 및 제2 증폭단은, 상기 제1 모드에서 상기 입력 단자의 입력 임피던스 및 상기 제2 모드에서 상기 입력 단자의 입력 임피던스 사이 차이가 감소하도록 설계된 것을 특징으로 하는 장치.
  4. 청구항 1에 있어서,
    상기 제1 및 제2 증폭단은, 상기 제1 및 제2 증폭단 각각에 포함된 트랜지스터들의 게이트(gate) 전압이 제어됨으로써 인에이블되거나 디스에이블되는 것을 특징으로 하는 장치.
  5. 청구항 1에 있어서,
    상기 제1 증폭단은, 상기 입력 신호가 제공되는 제1 입력 트랜지스터 및 상기 제1 입력 트랜지스터에 연결되고 상기 제1 출력 신호를 제공하는 제1 캐스코드(cascade) 트랜지스터를 포함하고,
    상기 제2 증폭단은, 상기 입력 신호가 제공되는 제2 및 제3 입력 트랜지스터, 상기 제2 및 제3 입력 트랜지스터 각각에 연결되고 상기 제2 및 제3 출력 신호를 각각 제공하는 제2 및 제3 캐스코드 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  6. 청구항 5에 있어서,
    상기 제1 증폭단은, 상기 제1 입력 트랜지스터에 연결되고 상기 제1 출력 신호를 제공하는 제4 캐스코드 트랜지스터를 더 포함하고,
    상기 제1 모드에서, 상기 제1 및 제4 캐스코드 트랜지스터 중 하나는 디스에이블되는 것을 특징으로 하는 장치.
  7. 청구항 6에 있어서,
    상기 제1 캐스코드 트랜지스터로부터 상기 제1 출력 신호를 수신하거나, 상기 제2 캐스코드 트랜지스터로부터 상기 제2 출력 신호를 수신하는 제1 부하 회로; 및
    상기 제4 캐스코드 트랜지스터로부터 상기 제1 출력 신호를 수신하거나, 상기 제3 캐스코드 트랜지스터로부터 상기 제3 출력 신호를 수신하는 제2 부하 회로를 더 포함하는 장치.
  8. 청구항 5에 있어서,
    상기 제1 입력 트랜지스터의 소스 및 접지에 양단이 연결되고, 상기 제2 및 제3 입력 트랜지스터의 소스들에 연결된 탭을 가지는 탭 인덕터(tapped inductor)를 더 포함하는 것을 특징으로 하는 장치.
  9. 청구항 1에 있어서,
    상기 제2 및 제3 출력 신호는, 불연속(non-contiguous) 인트라-밴드(intra-band) 반송파 집성(carrier aggregation)에 따른 요소(component) 반송파들을 포함하는 것을 특징으로 하는 장치.
  10. 청구항 1에 있어서,
    상기 제1 증폭단은, 상기 입력 신호가 제공되는 제1 입력 트랜지스터, 상기 제1 입력 트랜지스터의 출력 신호로부터 차동 신호인 상기 제1 출력 신호를 출력하고 택일적으로 인에이블되는 제1 및 제2 액티브 발룬(balun) 회로를 포함하고,
    상기 제2 증폭단은, 상기 입력 신호가 제공되는 제2 및 제3 입력 트랜지스터, 상기 제2 및 제3 입력 트랜지스터의 출력 신호들로부터 차동 신호인 상기 제2 및 제2 출력 신호를 각각 출력하는 제3 및 제4 액티브 발룬(balun) 회로를 포함하는 것을 특징으로 하는 장치.
KR1020160172901A 2016-12-16 2016-12-16 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치 KR20180070328A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160172901A KR20180070328A (ko) 2016-12-16 2016-12-16 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치
US15/437,735 US9917614B1 (en) 2016-12-16 2017-02-21 Low noise amplifier for carrier aggregation and apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160172901A KR20180070328A (ko) 2016-12-16 2016-12-16 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치

Publications (1)

Publication Number Publication Date
KR20180070328A true KR20180070328A (ko) 2018-06-26

Family

ID=61525710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160172901A KR20180070328A (ko) 2016-12-16 2016-12-16 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치

Country Status (2)

Country Link
US (1) US9917614B1 (ko)
KR (1) KR20180070328A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601628B2 (en) * 2018-05-14 2020-03-24 Qualcomm Incorporated Methods and apparatus for dynamic adjustment of amplifier gain
KR102450299B1 (ko) * 2018-05-15 2022-10-05 에스케이하이닉스 주식회사 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 시스템
US10574287B1 (en) 2018-09-28 2020-02-25 Qualcomm Incorporated Wireless transceiver with reconfigurable transformers
KR102653890B1 (ko) 2019-10-18 2024-04-02 삼성전자주식회사 반송파 집성을 지원하는 rfic 및 이를 포함하는 무선 통신 장치
TW202245411A (zh) * 2020-12-31 2022-11-16 美商天工方案公司 不需使用開關之增益級退化電感器切換
US20240056120A1 (en) * 2022-08-12 2024-02-15 Intel Corporation Tunable bandpass low noise amplifier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717896A (en) * 1985-03-21 1988-01-05 And Yet, Inc. Balun
KR100190629B1 (ko) 1995-05-29 1999-06-01 이형도 플라이트백트랜스포머의인덕턴스조정방법및장치
JP2780965B2 (ja) 1995-05-29 1998-07-30 三星電機株式会社 フライバック変成器のインダクタンス調整方法及び装置
US5920473A (en) 1998-03-09 1999-07-06 Magnetic Technology, Inc. Dc-to-Dc power converter with integrated magnetic power transformer
JP2000040620A (ja) 1998-07-24 2000-02-08 Toshiba Corp インダクタ及び該インダクタを使用した回路装置
US7853235B2 (en) 2004-02-11 2010-12-14 Qualcomm, Incorporated Field effect transistor amplifier with linearization
CN101057396B (zh) 2004-09-10 2012-07-18 卡莱汉系乐有限公司 在较宽频率范围上具有平坦增益响应的可调谐共射共基lna
US7276976B2 (en) 2004-12-02 2007-10-02 Electronics And Telecommunications Research Institute Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US7719141B2 (en) 2006-11-16 2010-05-18 Star Rf, Inc. Electronic switch network
US7859340B2 (en) 2007-03-30 2010-12-28 Qualcomm Incorporated Metal-oxide-semiconductor circuit designs and methods for operating same
KR100956000B1 (ko) 2008-02-29 2010-05-04 성균관대학교산학협력단 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
JP6386312B2 (ja) * 2014-09-09 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US9917614B1 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
KR20180070328A (ko) 반송파 집성을 위한 저잡음 증폭기 및 이를 포함하는 장치
US8903343B2 (en) Single-input multiple-output amplifiers with independent gain control per output
US9548709B2 (en) Independent gain control for multiple receive circuits concurrently processing different transmitted signals
KR101672356B1 (ko) 다수의 출력들 및 구성 가능한 디제너레이션 인덕터를 갖는 증폭기들
US9154356B2 (en) Low noise amplifiers for carrier aggregation
US9473336B2 (en) Radio frequency (RF) front end having multiple low noise amplifier modules
US9425746B2 (en) Spurious signal mitigation for carrier aggregation amplifier
US9271239B2 (en) Current-efficient low noise amplifier (LNA)
US9774485B2 (en) Multiplex modules for carrier aggregation receivers
KR20180039059A (ko) 복수의 lna들 간의 캐스캐이딩된 스위치
US9800273B1 (en) Wideband high linearity LNA with intra-band carrier aggregation support
US20120295553A1 (en) Receiver with transmit signal cancellation
WO2014133809A1 (en) Shared filter for transmit and receive paths
US9467104B2 (en) Single-input multiple-output amplifiers with simultaneous multiple gain modes
CN107112957B (zh) 用于带内载波聚合的接收器前端架构
US20230223905A1 (en) Low noise amplifier and apparatus including the same
US20230142523A1 (en) Low noise amplifier and receiver
KR20230068940A (ko) 저잡음 증폭기 및 이를 포함하는 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal