KR20180039059A - 복수의 lna들 간의 캐스캐이딩된 스위치 - Google Patents

복수의 lna들 간의 캐스캐이딩된 스위치 Download PDF

Info

Publication number
KR20180039059A
KR20180039059A KR1020187003402A KR20187003402A KR20180039059A KR 20180039059 A KR20180039059 A KR 20180039059A KR 1020187003402 A KR1020187003402 A KR 1020187003402A KR 20187003402 A KR20187003402 A KR 20187003402A KR 20180039059 A KR20180039059 A KR 20180039059A
Authority
KR
South Korea
Prior art keywords
lnas
switches
cascaded switch
coupled
signal
Prior art date
Application number
KR1020187003402A
Other languages
English (en)
Other versions
KR102504244B1 (ko
Inventor
리-청 창
리앙 다이
프라사드 스리니바사 시바 구뎀
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180039059A publication Critical patent/KR20180039059A/ko
Application granted granted Critical
Publication of KR102504244B1 publication Critical patent/KR102504244B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21109—An input signal being distributed by switching to a plurality of paralleled power amplifiers

Abstract

장치는 제 1 복수의 LNA(low noise amplifier)들; 및 제 1 복수의 LNA들의 출력들을 제 2 복수의 LNA들로 라우팅하도록 구성된 캐스캐이딩된 스위치를 포함한다.

Description

복수의 LNA들 간의 캐스캐이딩된 스위치
[0001] 본 출원은, 2015년 8월 7일자로 출원된 공동 소유의 미국 정규 특허 출원 제14/821,614호를 우선권으로 주장하며, 상기 미국 정규 특허 출원의 내용들은 그 전체가 인용에 의해 본원에 명백히 포함된다.
[0002] 본 개시는 일반적으로 전자분야에 관한 것으로, 보다 구체적으로는, 트랜시버들에 관한 것이다.
[0003] 기술의 진보들은 컴퓨팅 디바이스들을 더 작고 더 강력하게 하였다. 예를 들어, 소형이고 경량이며 사용자들에 의해 용이하게 휴대되는 무선 컴퓨팅 디바이스들, 이를테면, 휴대용 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들을 포함하는 다양한 휴대용 개인 컴퓨팅 디바이스들이 현재 존재한다. 보다 구체적으로, 셀룰러 전화들 및 IP(Internet protocol) 전화들과 같은 휴대용 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 추가로, 많은 그러한 무선 전화들은, 그 내부에 포함되는 다른 유형들의 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한, 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 그러한 무선 전화들은, 인터넷에 액세스하기 위해 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행 가능 명령들을 프로세싱할 수 있다. 그러므로, 이들 무선 전화들은 상당한 컴퓨팅 능력들을 포함할 수 있고, 특히 무선 전화들에 정보를 제공하는 다운링크 통신들에서 증가하는 무선 통신 능력을 지원할 수 있다.
[0004] 다운링크 데이터 레이트들이 증가함에 따라, 증가하는 수의 캐리어 결합들이 CA(carrier aggregation) 애플리케이션들에 대해 도입되었다. 단일 RF(radio-frequency) 입력 포트로부터 다수의 비-인접 캐리어 신호들을 프로세싱하는 것을 수반하는 인트라-CA 동작은 제한된 전력 소비 및 영역 사용으로 높은 선형성 및 낮은 NF(noise figure)를 달성하는데 있어서 CA 수신(Rx) 아키텍처들에 대한 난제들을 제시한다. 통상적으로, "분할" LNA(low noise amplifier) 아키텍처는 비-인접 캐리어들("인트라 비-인접 CA")로 인트라-CA를 용이하게 하는데 사용될 수 있다. 그러나 이러한 분할 LNA 아키텍처들은 Rx 신호 라우팅을 복잡하게 하고 Rx 성능을 저하시킨다. 가능한 캐리어 결합들의 수가 증가함에 따라, 캐리어 결합들을 지원하기 위해 수신기 블록들 및 분할 LNA 아키텍처들에서의 신호 라우팅은 점차 복잡해진다. 신호 라우팅 회로의 복잡성은 성능, 전력 소비 및 칩 영역/크기(예를 들어, 핵심 성능 지표들(performance indicators))에 영향을 미친다.
[0005] 도 1은 캐스캐이딩된 스위치를 포함하는 무선 시스템과 통신하는 무선 디바이스를 도시한다.
[0006] 도 2는 캐스캐이딩된 스위치를 포함하는 도 1의 무선 디바이스의 블록도를 도시한다.
[0007] 도 3은 도 1의 무선 디바이스에 포함될 수 있는 캐스캐이딩된 스위치를 포함하는 컴포넌트들의 예시적인 실시예의 블록도를 도시한다.
[0008] 도 4는 도 1의 무선 디바이스에 포함될 수 있는 캐스캐이딩된 스위치를 포함하는 컴포넌트들의 다른 예시적인 실시예의 블록도를 도시한다.
[0009] 도 5는 도 1의 무선 디바이스에 포함될 수 있는 캐스캐이딩된 스위치를 포함하는 컴포넌트들의 다른 예시적인 실시예의 블록도를 도시한다.
[0010] 도 6은 도 3의 캐스캐이딩된 스위치의 컴포넌트들의 예시적인 실시예의 도면을 도시한다.
[0011] 도 7은 도 6의 캐스캐이딩된 스위치의 동작의 예시적인 실시예의 도면을 도시한다.
[0012] 도 8은 캐스캐이딩된 스위치를 포함하는 트랜시버의 동작의 방법의 흐름도를 예시한다.
[0013] 아래에 기술되는 상세한 설명은, 본 개시의 예시적인 설계들의 설명으로서 의도되며, 본 개시가 실시될 수 있는 유일한 설계들만을 표현하도록 의도되지 않는다. "예시적인"이란 용어는 "예, 경우, 또는 예시로서 기능하는 것"을 의미하도록 본원에서 사용된다. 본원에서 "예시적인" 것으로서 설명되는 임의의 설계는 반드시 다른 설계들보다 선호되거나 유리한 것으로 해석될 필요는 없다. 상세한 설명은 본 개시의 예시적인 설계들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본원에서 설명된 예시적인 설계들이 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 경우들에서, 본원에서 제시된 예시적인 설계들의 신규성을 불명료하게 하는 것을 방지하기 위해, 잘-알려진 구조들 및 디바이스들은 블록도 형태로 도시된다.
[0014] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 도시한다. 무선 통신 시스템(120)은, LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 일부 다른 무선 시스템일 수 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, EVDO(Evolution-Data Optimized), TD-SCDMA(Time Division Synchronous CDMA), 또는 일부 다른 버전의 CDMA를 구현할 수 있다. 간략화를 위해, 도 1은, 2개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 시스템은 임의의 수의 기지국들 및 임의의 세트의 네트워크 엔티티(entity)들을 포함할 수 있다.
[0015] 무선 디바이스(110)는, UE(user equipment), 모바일 스테이션, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로서 또한 지칭될 수 있다. 무선 디바이스(110)는, 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, PDA(personal digital assistant), 핸드헬드(handheld) 디바이스, 랩톱 컴퓨터, 스마트북, 넷북, 코드리스(cordless) 전화, WLL(wireless local loop) 스테이션, Bluetooth 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예를 들어, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 또는 그 초과의 GNSS(global navigation satellite system)들에서의 위성들(예를 들어, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는, LTE, WCDMA, CDMA 1X, EVDO, TD-SCDMA, GSM, 802.11 등과 같은 무선 통신을 위한 하나 또는 그 초과의 라디오 기술들을 지원할 수 있다. 예시적인 실시예에서, 무선 디바이스(110)는 적분기(integrator)를 포함할 수 있다.
[0016] 또한, 예시적인 실시예에서, 무선 디바이스(110)는 제 1 복수의 LNA(low noise amplifier)들의 출력들을 제 2 복수의 LNA들로 라우팅하도록 구성된 캐스캐이딩된 스위치(cascaded switch)를 갖는 캐스캐이딩된 스위칭 매트릭스 모듈을 포함할 수 있다. 캐스캐이딩된 스위칭 매트릭스 모듈은 수신된 RF(radio-frequency) 신호들을 증폭하는 LNA들과, 증폭된 RF 신호들을 프로세싱하는 수신기 회로들에서의 LNA들 간의 유연한 라우팅을 제공할 수 있다. 제 1 세트의 LNA들 중 LNA들의 출력에서의 기생 로딩 및 전반적인 시스템 복잡성은 도 2 내지 도 7과 관련하여 추가로 상세히 설명되는 바와 같이, 캐스캐이딩된 스위칭 매트릭스 모듈의 결과로서 종래의 RF 수신기 아키텍처들에 비해 감소될 수 있다.
[0017] 도 2는 도 1의 무선 디바이스(110)에 대한 예시적인 설계의 블록도를 도시한다. 이러한 예시적인 설계에서, 무선 디바이스(110)는 안테나 인터페이스 회로(224)를 통해 1차 안테나(210)에 커플링되는 트랜시버(220), 안테나 인터페이스 회로(226)를 통해 2차 안테나(212)에 커플링되는 트랜시버(222), 및 데이터 프로세서/제어기(280)를 포함한다. 트랜시버(220)는, 다수의 주파수 대역들, 다수의 라디오 기술들, 캐리어 어그리게이션 등을 지원하기 위해, 다수(K)개의 수신기들(230pa 내지 230pk) 및 다수(K)개의 송신기들(250pa 내지 250pk)을 포함한다. 트랜시버(222)는, 다수의 주파수 대역들, 다수의 라디오 기술들, 캐리어 어그리게이션, 수신 다이버시티(diversity), 다수의 송신 안테나들로부터 다수의 수신 안테나들로의 MIMO(multiple-input multiple-output) 송신 등을 지원하기 위해, 다수(L)개의 수신기들(230sa 내지 230sl) 및 다수(L)개의 송신기들(250sa 내지 250sl)을 포함한다.
[0018] 도 2에 도시된 예시적인 설계에서, 트랜시버(220)는 도 3 내지 도 7을 참조하여 추가로 상세히 설명되는 바와 같이, 캐스캐이딩된 스위치(290)에 커플링되는 LNA들(240pa 내지 240pb)을 포함하는 제 1 복수의 LNA들(298)을 포함한다. 캐스캐이딩된 스위치(290)의 출력들은 LNA들(241pa 내지 241pk)을 포함하는 제 2 복수의 LNA들(260)에 커플링된다. 제 2 복수의 LNA들(260) 중 LNA들(241pa 내지 241pk)은 수신기들(230pa 내지 230pk)에 포함된다. 제 1 복수의 LNA들(298)의 제 1 수(B)의 LNA들은 도 3 내지 도 4에 대해 추가로 상세히 설명되는 바와 같이, 제 2 복수의 LNA들(260)의 제 2 수(K)의 LNA들보다 클 수 있다. 트랜시버(222)는 캐스캐이딩된 스위치(293)에 커플링되는 LNA들(240sa 내지 240sc)을 포함하는 제 3 복수의 LNA들(299)을 포함한다. 캐스캐이딩된 스위치(293)의 출력들은 LNA들(241sa 내지 241sl)을 포함하는 제 4 복수의 LNA들(261)에 커플링된다. 제 4 복수의 LNA들(261) 중 LNA들(241sa 내지 241sl)은 수신기들(230sa 내지 230sl)에 포함된다. 제 3 복수의 LNA들(299)의 LNA들의 수(C)는 제 4 복수의 LNA들(261)의 LNA들의 수(L)보다 클 수 있다.
[0019] 도 2에 도시된 예시적인 설계에서, 각각의 수신기(230)는 LNA들(241pa 내지 241pk) 중 하나 또는 LNA들(241sa 내지 241sl) 중 하나 및 수신 회로들(242pa 내지 242pk) 중 하나 또는 수신 회로들(242sa 내지 242sl) 중 하나를 포함한다. 데이터 수신에 대해, 안테나(210)는, 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하고, 수신된 RF 신호를 제공하며, 이 수신된 RF 신호는, 안테나 인터페이스 회로(224)를 통해 라우팅되고, 제 1 복수의 LNA들(298)에 입력 RF 신호로서 제공된다. 캐스캐이딩된 스위치(290)는 RF 신호의 증폭된 버전을 선택된 수신기로, 예컨대, 제 1 입력 신호 경로를 통해 수신기(230pa)로 또는 제 2 입력 신호 경로를 통해 수신기(230pk)로 라우팅한다. 유사하게, 안테나(212)는, 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하고, 수신된 RF 신호를 제공하며, 이 수신된 RF 신호는, 안테나 인터페이스 회로(226)를 통해 라우팅되고, 입력 RF 신호로서 제 3 복수의 LNA들(299)에 제공된다. 캐스캐이딩된 스위치(293)는 RF 신호의 증폭된 버전을 선택된 수신기로, 예컨대, 제 1 입력 신호 경로를 통해 수신기(230sa)로 또는 제 2 입력 신호 경로를 통해 수신기(230sl)로 라우팅한다. 안테나 인터페이스 회로(224) 및 안테나 인터페이스 회로(226)는, 스위치들, 듀플렉서(duplexer)들, 송신 필터들, 수신 필터들, 매칭(matching) 회로들 등을 각각 포함할 수 있다.
[0020] 아래의 설명은, 수신기(230pa)가 선택된 수신기라고 가정한다. LNA들(240pa 내지 240pb) 중 하나 또는 그 초과는 입력 RF 신호를 증폭하고 캐스캐이딩된 스위치(290)에 출력 RF 신호를 제공한다. 캐스캐이딩된 스위치(290)는 출력 RF 신호를 수신기(230pa)로 라우팅하고, 여기서 RF 신호는 LNA(241pa)에 의해 재차 증폭된다. 수신 회로들(242pa)은, RF로부터 기저대역으로 LNA(241pa)에 의해 출력된 출력 RF 신호를 하향변환하고, 하향변환된 신호를 증폭 및 필터링하여, 아날로그 입력 신호를 데이터 프로세서/제어기(280)에 제공한다. 수신 회로들(242pa)은, 믹서들, 필터들, 증폭기들, 매칭 회로들, 오실레이터, LO(local oscillator) 생성기, PLL(phase locked loop) 등을 포함할 수 있다. 트랜시버(220)의 수신기들(230pa 내지 230pk) 각각 및 트랜시버(222)의 수신기들(230sa 내지 230sl) 각각은 수신기(230pa)와 유사한 방식으로 동작할 수 있다.
[0021] 도 2에 도시된 예시적인 설계에서, 송신기들(250pa 내지 250pk 및 250sa 내지 250sl) 각각은 송신 회로들(252pa 내지 252pk 또는 252sa 내지 252sl) 중 하나 및 PA(power amplifier)들(254pa 내지 254pk 또는 254sa 내지 254sl) 중 하나를 포함한다. 데이터 송신에 대해, 데이터 프로세서/제어기(280)는, 송신될 데이터를 프로세싱(예를 들어, 인코딩 및 변조)하고, 아날로그 출력 신호를 선택된 송신기에 제공한다. 아래의 설명은, 송신기(250pa)가 선택된 송신기라고 가정한다. 송신기(250pa) 내에서, 송신 회로들(252pa)은, 아날로그 출력 신호를 증폭하고, 필터링하고, 기저대역으로부터 RF로 상향변환하여, 변조된 RF 신호를 제공한다. 송신 회로들(252pa)은, 증폭기들, 필터들, 믹서들, 매칭 회로들, 오실레이터, LO 생성기, PLL 등을 포함할 수 있다. PA(254pa)는, 변조된 RF 신호를 수신하고 증폭하여, 적절한 출력 전력 레벨을 갖는 송신 RF 신호를 제공한다. 송신 RF 신호는, 안테나 인터페이스 회로(224)를 통해 라우팅되고 안테나(210)를 통해 송신된다. 송신기들(250pa 내지 250pk 및 250sa 내지 250sl) 각각은 송신기(250pa)와 유사한 방식으로 동작할 수 있다.
[0022] 도 2는, 수신기들(230pa 내지 230pk 및 230sa 내지 230sl) 및 송신기들(250pa 내지 250pk 및 250sa 내지 250sl)의 예시적인 설계를 도시한다. 수신기 및 송신기는 또한, 필터들, 매칭 회로들 등과 같은 도 2에 도시되지 않은 다른 회로들을 포함할 수 있다. 트랜시버(220) 및/또는 트랜시버(222) 중 일부 또는 전부는, 하나 또는 그 초과의 아날로그 IC(integrated circuit)들, RF IC(RFIC)들, 믹싱된-신호 IC들 등 상에서 구현될 수 있다. 예를 들어, LNA들(240) 및 수신 회로들(242)은, RFIC 등일 수 있는 하나의 모듈 상에서 구현될 수 있다. 트랜시버들(220 및 222)의 회로들 또한 다른 방식들로 구현될 수 있다.
[0023] 데이터 프로세서/제어기(280)는, 무선 디바이스(110)에 대한 다양한 기능들을 수행할 수 있다. 예를 들어, 데이터 프로세서/제어기(280)는 수신기들(230)을 통해 수신되는 데이터 및 송신기들(250)을 통해 송신되는 데이터, 예컨대, 캐스캐이딩된 스위치(290)의 구성을 제어하는 하나 또는 그 이상의 스위치 매트릭스 제어 신호들(295) 및/또는 캐스캐이딩된 스위치(293)의 구성을 제어하는 하나 또는 그 이상의 스위치 매트릭스 제어 신호들(296)에 대한 프로세싱을 수행할 수 있다. 데이터 프로세서/제어기(280)는, 트랜시버들(220 및 222) 내의 다양한 회로들의 동작을 제어할 수 있다. 메모리(282)는, 데이터 프로세서/제어기(280)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/제어기(280)는, 하나 또는 그 초과의 ASIC(application specific integrated circuit)들 및/또는 다른 IC들 상에서 구현될 수 있다.
[0024] 무선 디바이스(110)는 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 지원할 수 있다. 무선 디바이스(110)는, 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 통한 수신을 지원하기 위해 다수의 LNA들을 포함할 수 있다. 트랜시버들(220 및 222)에 포함될 수 있는 컴포넌트들의 예시적인 실시예들이 도 3 내지 도 7에 대해 예시되고 설명된다.
[0025] 도 3은 제 1 복수의 LNA들(298), 캐스캐이딩된 스위치(290) 및 제 2 복수의 LNA들(260)을 포함하는 무선 디바이스(110)에 포함될 수 있는 컴포넌트들의 예시적인 실시예(300)를 예시한다. 캐스캐이딩된 스위치(290)는, 캐스캐이딩된 스위치(290)의 선택된 입력들과 캐스캐이딩된 스위치(290)의 출력들 사이에 일-대-일 연결을 제공함으로써 "단일 입력 및 단일 출력" 토폴로지를 제공하도록 구성된다. 캐스캐이딩된 스위치(290)는 캐스캐이딩된 스위치(290)의 제 1 티어(tier)에 제 1 복수의 스위치들(332)을 그리고 캐스캐이딩된 스위치(290)의 제 2 티어에 제 2 복수의 스위치들(334)을 포함한다. 캐스캐이딩된 스위치(290)는 제 1 복수의 LNA들(298) 중 LNA들의 복수의 출력들을 제 2 복수의 LNA들(260) 중 복수의 LNA들에 커플링하도록 구성될 수 있다. 제 2 복수의 LNA들(260) 중 LNA들은 도 2의 트랜시버(220)와 같은 트랜시버의 수신기 블록들에 예시된다. 도 3이 도 2의 트랜시버(220)에 포함될 수 있는 컴포넌트들의 예를 도시하지만, 유사한 컴포넌트들이 또한 도 2의 트랜시버(222)에 포함될 수 있다.
[0026] 제 1 복수의 LNA들(298)은 제 1 LNA(391), 제 2 LNA(392), 제 3 LNA(393) 및 K번째 LNA(394)를 포함한다. 예를 들어, 제 1 LNA(391)는 도 2의 LNA(240pa)에 대응할 수 있고, K번째 LNA(394)는 도 2의 LNA(240pb)에 대응할 수 있다. 4 개의 LNA들(예를 들어, K = 4)이 예시되지만, 제 1의 복수의 LNA들(298)은 2 개의 LNA들, 3 개의 LNA들 또는 4 개 초과의 LNA들(예를 들어, K는 1보다 큰 정수)을 포함할 수 있다. 일부 구현들에서, 제 1 복수의 LNA들(298)의 각각의 LNA는 무선 디바이스(110)에 의해 지원되는 캐리어들의 세트 중 특정 다운링크 캐리어에 대응하는 비교적 좁은 주파수 대역에 응답할 수 있다. K = 16인 예시적인 예가 도 6에 도시된다.
[0027] 제 1 복수의 스위치들(332)은 제 1 복수의 LNA들(298)에 커플링되는 입력들을 갖는 제 1 스위치들을 포함한다. 예를 들어, 제 1 입력(341)은 제 1 LNA(391)의 출력(321)에 커플링되고, 제 2 입력(342)은 제 2 LNA(392)의 출력(322)에 커플링되고, 제 3 입력(343)은 제 3 LNA(393)의 출력(323)에 커플링되고, K번째 입력(344)은 K번째 LNA(394)의 출력(324)에 커플링된다.
[0028] 제 1 복수의 스위치들(332)은 제 1 출력(381), 제 2 출력(382), 제 3 출력(383) 및 N번째 출력(384)을 갖는다. 출력들(381-384)은, 하나 또는 그 초과의 선택된 입력들(341-344)을 통해 수신되는 각각의 입력 신호가 선택된 출력(381-384)으로 라우팅되도록 입력들(341-344)에 선택적으로 커플링된다. 제 1 복수의 스위치들(332)의 4개의 출력들이 예시되지만(예를 들어, N=4), 제 1 복수의 스위치들(332)은 2 개의 출력들, 3 개의 출력들, 또는 4 개 초과의 출력들을 포함할 수 있다(예를 들어, N은 1보다 큰 정수임). K = 16 및 N = 6인 제 1 복수의 스위치들(332)의 스위칭 엘리먼트들의 예시적인 예가 도 6에 도시된다.
[0029] 제 2 복수의 스위치들(334)은 제 1 복수의 스위치들(332)의 선택된 출력들(381-384)에 커플링되는 입력들을 갖는 제 2 스위치들을 포함한다. 예를 들어, 제 1 입력(385)은 제 1 출력(381)에 커플링될 수 있고, 제 2 입력(386)은 제 2 출력(382)에 커플링될 수 있고, 제 3 입력(387)은 제 3 출력(383)에 커플링될 수 있고, N번째 입력(388)은 N번째 출력(384)에 커플링될 수 있다(예를 들어, 제 1 복수의 스위치들(332)의 "N"개의 출력들(381-384) 각각은 제 2 복수의 스위치들(334)의 "N"개의 입력들(385-388)의 대응하는 입력에 커플링됨). 제 2 복수의 스위치들(334)은 제 1 출력(361), 제 2 출력(362), 제 3 출력(363) 및 M번째 출력(364)을 갖는다. 제 2 복수의 스위치들(334)의 출력들(361-364)은, 하나 또는 그 초과의 선택된 입력들(385-388)을 통해 수신되는 각각의 입력 신호가 선택된 출력(361-364)으로 라우팅되도록 제 2 복수의 스위치들(334)의 입력들(385-388)에 선택적으로 커플링된다. 제 2 복수의 스위치들(334)의 4 개의 출력들이 예시되지만(예를 들어, M = 4), 다른 구현들에서, 제 2 복수의 스위치들(334)은 임의의 수의 출력들(예를 들어, M은 임의의 양의 정수임)을 가질 수 있다. N = 6 및 M = 4인 제 2 복수의 스위치들(334)의 스위칭 엘리먼트들의 예시적인 예가 도 6에 도시된다.
[0030] 제 2 복수의 스위치들(334)의 각각의 출력(361-364)은 대응하는 수신기 블록의 입력에 커플링될 수 있다. 예를 들어, 제 1 출력(361)은 제 1 수신기 블록(352)의 입력(371)을 통해 제 2 복수의 LNA들(260) 중 제 1 LNA(395)에 커플링될 수 있다. 제 2 출력(362)은 제 2 수신기 블록(354)의 입력(372)을 통해 제 2 복수의 LNA들(260) 중 제 2 LNA(396)에 커플링될 수 있다. 제 3 출력(363)은 제 3 수신기 블록(356)의 입력(373)을 통해 제 2 복수의 LNA들(260) 중 제 3 LNA(397)에 커플링될 수 있다. M번째 출력(364)(M=4로서 예시됨)은 M번째 수신기 블록(358)의 입력(374)을 통해 제 2 복수의 LNA들(260) 중 M번째 LNA(398)에 커플링될 수 있다. 예를 들어, 제 1 LNA(395)는 도 2의 LNA(241pa)에 대응할 수 있고 M번째 LNA(398)는 도 2의 LNA(241pk)에 대응할 수 있다. 캐스캐이딩된 스위치(290)는, 도 6 및 도 7에 대해 추가로 상세히 설명되는 바와 같이, 인쇄 회로 보드 라우팅을 통해 그리고 대역폭에 기초하여 제 2 복수의 LNA들(260) 중 LNA들에 복수의 출력들(321-324)을 커플링하도록 구성될 수 있다.
[0031] 따라서, 도 3은 LNA들의 세트(예를 들어, 제 1 복수의 LNA들(298))로부터 신호를 수신하도록 구성된 제 1 복수의 스위치들(332)을 포함하고 LNA들의 제 2 세트(예를 들어, 제 2 복수의 LNA들(260))에 신호를 전송하도록 구성된 제 2 복수의 스위치들(334)을 포함하는 캐스캐이딩된 스위치(290)를 예시한다. 일부 구현들에서, 캐스캐이딩된 스위치(290), 제 1 복수의 LNA들(298) 및 제 2 복수의 LNA들(260)은 단일 칩 상에 있을 수 있다. 다른 구현들에서, 도 4에 예시된 바와 같이, 캐스캐이딩된 스위치(290) 및 제 1 복수의 LNA들(298)은 단일 칩 상에 있을 수 있고 제 2 복수의 LNA들(260)은 다른 칩 상에 있을 수 있다. 대안적으로, 캐스캐이딩된 스위치(290) 및 제 2 복수의 LNA들(260)은 단일 칩 상에 있을 수 있고 제 1 복수의 LNA들(298)은 다른 칩 상에 있을 수 있다. 다른 대안으로서, 제 1 복수의 LNA들(298)은 제 1 칩 상에 있을 수 있고, 캐스캐이딩된 스위치(290)는 제 2 칩 상에 있을 수 있고, 제 2 복수의 LNA들(260)은 제 3 칩 상에 있을 수 있다. 다른 구성들이 사용될 수 있다. 예를 들어, 도 5에 예시된 바와 같이, 캐스캐이딩된 스위치(290)는 하나의 칩 상의 제 1 복수의 스위치(332) 및 다른 칩 상의 제 2 복수의 스위치들(334)을 포함할 수 있다.
[0032] 제 1 복수의 LNA들(298) 내의 LNA들은 (예를 들어, 도 2의 안테나 인터페이스 회로(224 또는 226)에서) 프런트-엔드 듀플렉서(front-end duplexer)와 인터페이스하기 위해 협대역 아키텍처를 가질 수 있다. 캐스캐이딩된 스위치(290)는, 전반적인 수신기 감도 및 전반적인 노이즈 지수를 개선할 수 있는 "단일 입력 및 단일 출력" 토폴로지(예를 들어, 캐스캐이딩된 스위치(290)의 선택된 입력들과 캐스캐이딩된 스위치(290)의 출력들 간의 일-대-일 연결)를 제공한다. 캐스캐이딩된 스위치(290)는 제 1 복수의 스위치들(332) 및 제 2 복수의 스위치들(334)의 스위칭 엘리먼트들의 동작을 통해 수신기 블록들의 더 적은 수의 LNA들과 더 많은 수의 LNA들 간의 연결을 가능하게 한다. 캐스캐이딩된 스위치(290)가 제 1 복수의 LNA들(298)의 각각의 LNA에 대해 별개의 입력을 제공하기 때문에, LNA 출력 기생 로딩은 다수의 LNA 출력들을 함께 커플링하는 트랜시버 아키텍처와 비교하여 감소될 수 있다.
[0033] 도 4는 도 2의 캐스캐이딩된 스위치(290) 및 캐스캐이딩된 스위치(293)의 예시적인 실시예를 포함하는, 도 1의 무선 디바이스(110)에 포함될 수 있는 컴포넌트들의 다른 예시적인 실시예(400)를 예시한다. 제 1 LNA 모듈(492)은 제 1 복수의 LNA들(298)을 포함하고 제 1 복수의 LNA들(298)을 안테나(210), 예컨대, 1차 안테나에 커플링하도록 구성된다. 제 2 LNA 모듈(494)은 제 3 복수의 LNA들(299)을 포함하고 제 3 복수의 LNA들(299)을 안테나(212), 예컨대, 다이버시티 안테나에 커플링할 수 있다.
[0034] 캐스캐이딩된 스위치(290)는 PCB(printed circuit board)(440) 상의 라우팅을 통해 제 1 복수의 LNA들(298)의 출력들을 트랜시버(450)의 수신기 블록들(352, 354, 356 및/또는 358)의 제 2 복수의 LNA들(260)(예를 들어, LNA들(480-483))에 커플링하도록 구성된다. 캐스캐이딩된 스위치(290)는 제 1 복수의 LNA들(298)의 협대역 LNA들과 제 2 복수의 LNA들(260)의 광대역 LNA들 간의 브리지로서의 역할을 할 수 있다. 예를 들어, 제 2 복수의 스위치들(334)의 출력들(361-364)은 PCB 라우팅을 통해 수신기 블록들(352-358)의 입력들(371-374)에 각각 커플링된다. 수신기 블록들(352-358) 각각은 CA "파이프"에 대응할 수 있고 임의의 지정된 CA를 지원하도록 구성 가능할 수 있다(예를 들어, 수신기 블록들(352-358)의 제 2 복수의 LNA들(260) 내의 LNA들은 600 MHz(megahertz) 내지 6 GHz(gigahertz)와 같은 최대(full) 입력 스펙트럼을 지원할 수 있는 광대역 LNA들일 수 있음).
[0035] 트랜시버(450)의 수신기 블록들(352-358) 각각은 믹서들, 필터들 및 ADC(analog-to-digital converter)들을 포함하는 RF 프로세싱 체인에 커플링되는 LNA들의 쌍을 포함한다. 예를 들어, 제 1 수신기 블록(352)은 제 2 복수의 LNA들(260)의 부분이고 제 1 캐스캐이딩된 스위치(290)의 출력(361)에 커플링되는 제 1 LNA(480) 및 제 4 복수의 LNA들(261)의 부분이고 제 2 캐스캐이딩된 스위치(293)의 출력(461)에 커플링되는 제 2 LNA(484)를 포함한다. 믹서 회로(488)는 제 1 LNA(480)의 출력을 기저대역으로 하향-변환하도록 구성된 하나 또는 그 초과의 제 1 믹서들 및 제 2 LNA(484)의 출력을 기저대역으로 하향-변환하도록 구성된 하나 또는 그 초과의 제 2 믹서들을 포함할 수 있다. 필터들(489, 490)은 믹서 회로(488)의 출력들에 커플링되고 필터링된 기저대역 신호들을 제 1 ADC(491) 및 제 2 ADC(492)에 각각 제공하도록 구성된다. 제 1 복수의 LNA들(298)로부터의 제 1 신호(예를 들어, 1차 신호 경로) 및 제 1 신호의 동일 캐리어 주파수에 대응하는, 제 3 복수의 LNA들(299)로부터의 제 2 신호(예를 들어, 다이버시티 신호 경로)에 대한 병렬 프로세싱 경로들을 제공하는 것은, 공통 LO(local oscillator) 신호가 제 1 신호 및 제 2 신호의 하향-변환을 위해 믹서 회로(488)에서 사용되는 것을 가능하게 한다.
[0036] 다른 수신기 블록들(354-358) 각각은 제 1 수신기 블록(352)과 유사한 구성을 가질 수 있고 신호들의 상이한 쌍들(예를 들어, 특정 캐리어에 대응하는 1차 신호 및 다이버시티 신호)을 프로세싱하도록 구성 가능할 수 있다. 예시하자면, 수신기 블록(354)은 제 1 캐스캐이딩된 스위치(290)의 출력(362)에 커플링되는 입력(372) 및 제 2 캐스캐이딩된 스위치(293)의 출력(462)에 커플링되는 입력(472)을 갖는다. 입력(372)은 제 2 복수의 LNA들(260) 중 LNA(481)에 커플링되고 입력(472)은 제 4 복수의 LNA들(261) 중 LNA(485)에 커플링된다. 수신기 블록(356)은 제 1 캐스캐이딩된 스위치(290)의 출력(363)에 커플링되는 입력(373) 및 제 2 캐스캐이딩된 스위치(293)의 출력(463)에 커플링되는 입력(473)을 갖는다. 입력(373)은 제 2 복수의 LNA들(260) 중 LNA(482)에 커플링되고 입력(473)은 제 4 복수의 LNA들(261) 중 LNA(486)에 커플링된다. 수신기 블록(358)은 제 1 캐스캐이딩된 스위치(290)의 출력(364)에 커플링되는 입력(374) 및 제 2 캐스캐이딩된 스위치(293)의 출력(464)에 커플링되는 입력(474)을 갖는다. 입력(374)은 제 2 복수의 LNA들(260) 중 LNA(483)에 커플링되고 입력(474)은 제 4 복수의 LNA들(261) 중 LNA(487)에 커플링된다.
[0037] 제 1 복수의 LNA들(298)은 대역-의존 듀플렉서를 통해 안테나(408)에 커플링되는 협대역 LNA들을 포함할 수 있고, 수신기 블록들(352-358)은 듀플렉서 내에서 모든 캐리어들을 프로세싱할 수 있는 광대역 LNA들(예를 들어, LNA들(480, 482))을 포함할 수 있다. 수신기 블록들(352-358)의 광대역 LNA들은 종래의 아키텍처들과 연관된 복잡한 라우팅을 방지하면서 인트라 비-인접 CA의 프로세싱을 가능하게 한다. 예를 들어, 제 2 복수의 LNA들(260)의 광대역 LNA들은 모든 원하는 LTE 대역들(예를 들어, 600 MHz 내지 6 GHz)을 커버할 수 있다. 결과적으로, PCB 라우팅 복잡성은 종래의 아키텍처들에 비해 크게 단순화될 수 있다.
[0038] 캐스캐이딩된 스위치(290)는 제 1 복수의 LNA들(298) 중 복수의 LNA 출력들을 복수의 수신기 블록들(352-358)에 커플링하도록 구성된다. 예시하자면, 캐스캐이딩된 스위치(290)는 제어 신호들을 통해 제 1 복수의 LNA들(298)의 임의의 출력을 임의의 선택된 수신기 블록(352-358)으로 라우팅하도록 완전히 구성 가능할 수 있다. 예를 들어, 도 2의 데이터 프로세서/제어기(280)는, 선택된 다운링크 캐리어 어그리게이션의 개별 캐리어에 각각의 수신기 블록들(352-358)을 할당할 수 있고 수신기 블록들(352-358) 각각이 수신기 블록의 할당된 캐리어에 대응하는 신호들의 프로세싱을 수행하도록 구성되게 하는 하나 또는 그 초과의 제어 신호들(예를 들어, 사용될 LO 신호를 표시함)을 생성할 수 있다. 도 2의 프로세서/제어기(280)는 또한, 도 6 및 도 7에 대해 추가로 상세히 설명되는 바와 같이, 캐스캐이딩된 스위치들(290, 293)이 특정 캐리어들에 대응하는 신호들을 각각의 수신기 블록들(352-358)로 라우팅하도록 구성되게 하는 하나 또는 그 초과의 제어 신호들을 생성할 수 있다.
[0039] 캐스캐이딩된 스위치(290)는 트랜시버(예를 들어, 트랜시버(450))에 대한 광대역 수신-측 아키텍처가, 각각의 수신기 블록(예를 들어, 수신기 블록(352)의 믹싱 회로(488) 및 필터들(489-490))의 단일 하향-변환기 체인을 사용하여 듀플렉서 대역폭 내에서 다중-캐리어들을 프로세싱하는 것을 가능하게 한다. 결과적으로, 트랜시버 복잡성은 신호 라인들 간의 감소된 용량성 커플링을 가능하게 하는 감소된 라우팅으로 단순화될 수 있다. 또한, 믹서 회로들 및 필터들의 수는 각각의 지원되는 캐리어에 대한 전용 믹서들 및 필터들을 포함하는 종래의 트랜시버 아키텍처들과 비교하면 감소될 수 있으며, 이는 개선된 핵심 성능 지표들을 제공할 수 있다. 수신기 블록들(352-358) 내의 광대역 LNA들을 포함하는 수신기 아키텍처는 부가적인 수신기 블록들을 지원함으로써 더 높은 다운 링크 성능을 지원하기 위한 확장을 허용하는 스케일러블 설계를 제공한다.
[0040] 도 4에 예시된 캐스캐이딩된 스위칭 아키텍처의 결과로서, 트랜시버(450)의 다운믹싱 회로와 복수의 LNA들(298 및 299) 간의 라우팅 복잡성은, 제 1 복수의 LNA들(298) 및 제 3 복수의 LNA들(299)의 특정 LNA들이 트랜시버(450)의 특정 협대역 LNA들에 그리고 특정 다운믹싱 회로들에 커플링되도록 제한하는 라우팅 어레인지먼트와 비교하면, 상당히 감소될 수 있다. 캐스캐이딩된 스위칭 아키텍처는 인터-CA 커플링 및 다른 비-이상적인 영향들을 감소시킬 수 있고 RF 프런트-엔드 회로 및 트랜시버 회로의 비용 및 영역 요건들을 또한 감소시킬 수 있다.
[0041] 도 5는 도 4의 캐스캐이딩된 스위치(290) 및 캐스캐이딩된 스위치(293)의 예시적인 실시예를 포함하는, 도 1의 무선 디바이스(110)에 포함될 수 있는 컴포넌트들의 다른 예시적인 실시예(500)를 예시한다. 캐스캐이딩된 스위치(290)의 제 1 복수의 스위치들(332)은 제 1 LNA 모듈(492)에 있고 PCB 라우팅을 통해, 트랜시버(450)에 있는 제 2 복수의 스위치(334)에 커플링된다. 제 2 캐스캐이딩된 스위치(293)는, PCB 라우팅을 통해 트랜시버(450)에 있는 스위치들의 제 2 티어에 커플링되는, 제 2 LNA 모듈(494)의 스위치들의 제 1 티어를 포함한다.
[0042] 예시적인 실시예(500)가 도 4에 예시된 것 보다 많은 라인들을 포함하는 PCB 라우팅을 갖는 것으로 예시되지만, 예시적인 실시예(500)에서의 PCB 라우팅은 도 4의 PCB 라우팅보다 덜 복잡할 수 있다. 예를 들어, 도 5의 PCB 라우팅은 어떠한 라인들도 서로 교차하지 않게 예시되지만, 도 4는 PCB 라우팅은 교차되는 라인들을 포함한다. PCB 라우팅 복잡성을 감소시키는 것은 비용을 감소시킬 수 있고 교차되는 라인들에 의해 유발되는 기생 커패시턴스를 감소시킴으로써 신호 품질을 개선할 수 있다.
[0043] 도 6은 트랜시버(220)의 컴포넌트들의 다른 예(600)를 도시한다. 제 1 복수의 LNA들(298)은 저-대역 주파수 대역("LB"), 중-대역 주파수 대역("MB"), 고-대역 주파수 대역("HB") 및 초-고/LTE-U 주파수 대역("UH/LTEU")의 특정 서브-대역들에 전용되는 LNA들을 포함하는 것으로서 예시된다. 제 1 복수의 스위치들(332)은 LB LNA들에 커플링되는 다수의 입력들 및 단일 출력(611)을 갖는 LB 스위치(602)(예를 들어, 단일-폴, 4-스로우(single-pole, 4-throw; SP4T) 스위치)를 포함한다. MB 스위치(604)는 6 개의 입력들 및 2 개의 출력들(612, 613)(예를 들어, 더블-폴, 6-스로우 스위치)을 갖는다. HB 스위치(606)는 4 개의 입력들 및 2 개의 출력들(614, 615)(예를 들어, 더블-폴, 4-스로우 스위치)을 갖는다. UH/LTEU 스위치(608)는 2 개의 입력들 및 단일 출력(616)(예를 들어, 단일-폴, 더블-스로우 스위치)을 갖는다. 제 2 복수의 스위치들(334)은 6 개의 입력들(621-626) 및 4 개의 출력들(361-364)(예를 들어, 4-폴, 6-스로우 스위치)을 포함한다. 제 2 복수의 스위치들(334)은, 제 2 복수의 스위치들(334)의 각각의 특정 출력(361-364)을 제 2 복수의 스위치들(334)의 6 개의 입력들(621-626) 중 임의의 것에 커플링하도록 구성 가능한 24개의 단일-극, 단일-스로우 스위치들을 포함하는 것으로서 예시된다.
[0044] 제 1 복수의 스위치들(332)의 스위칭 엘리먼트들은 하나 또는 그 초과의 제 1 제어 신호들(630)에 응답하여 선택된 LNA들의 출력들을 제 1 복수의 스위치들(332)의 각각의 출력들로 선택적으로 라우팅한다. 제 2 복수의 스위치들(334)의 스위칭 엘리먼트들은 하나 또는 그 초과의 제 2 제어 신호들(632)에 응답하여 제 2 복수의 스위치들(334)의 입력들을, (각각의 수신기 블록들(352-358)에 커플링될 수 있는) 제 2 복수의 스위치들(334)의 각각의 출력들(361-364)로 선택적으로 라우팅한다. 제어 신호들(630, 632)은 도 2의 데이터 프로세서/제어기(280)와 같은 제어 회로로부터 수신될 수 있다.
[0045] 제 1 복수의 스위치들(332)의 입력들 및 출력들의 수 및 제 2 복수의 스위치들(334)의 입력들 및 출력들의 수는 지원될 CA 신호들의 수 및 CA 대역들의 가능한 결합에 의존하여 변동될 수 있다. 예를 들어, CA 결합이 LB의 2 개의 비-인접 서브-대역들을 포함할 수 있는 경우, LB 스위치(602)는 하나의 출력 대신에 2 개의 출력들을 포함할 수 있다. 다른 예로서, 4 개 초과의 CA 병행적(concurrent) 신호들이 지원될 경우, 제 2 복수의 스위치들(334)은 4 개 초과의 출력들을 포함할 수 있다(그리고 도 4의 트랜시버(450)는 4 개 초과의 수신기 블록들을 가질 수 있음). 스위칭 엘리먼트들의 예시적인 어레인지먼트가 제 1 복수의 스위치들(332) 및 제 2 복수의 스위치들(334)에 예시되지만, 다른 구현들에서, 스위칭 엘리먼트들의 다른 어레인지먼트들이 사용될 수 있다. 예를 들어, 단일 멀티-스로우(multi-throw) 스위치가 저 대역, 중 대역, 고-대역 및 초-고/LTEU 대역들 각각에 대해 예시되지만, 다른 구현들에서, 다수의 멀티-스로우 스위치들이 저 대역, 중 대역, 고-대역 및 초-고/LTEU 대역들 중 하나 또는 그 초과에 대해 사용될 수 있거나, 또는 멀티-스로우 스위치가 저 대역, 중 대역, 고-대역 및 초-고/LTEU 대역들 중 둘 또는 그 초과 또는 이들의 결합에 걸쳐 있을 수 있다.
[0046] 도 7은, 도 6의 캐스캐이딩된 스위치(290)가 PCB 라우팅을 통해, 대역폭에 기초하여 제 1 복수의 LNA들(298)의 LNA 출력들을 수신기 블록들(352-358)에 커플링하도록 구성되는 예(700)를 도시한다. 예시된 바와 같이, 제 1 복수의 스위치들(332) 및 제 2 복수의 스위치들(334)은, LB 신호(702)가 제 2 복수의 스위치들(334)의 제 1 출력을 통해 제 1 수신기 블록(352)에 제공되고, MB 신호(704)가 제 2 복수의 스위치들(334)의 제 2 출력을 통해 제 2 수신기 블록(354)에 제공되고, HB 신호(706)가 제 2 복수의 스위치들(334)의 제 3 출력을 통해 제 3 수신기 블록(356)에 제공되고, UH/LTEU 신호(708)가 제 2 복수의 스위치들(334)의 제 4 출력을 통해 제 4 수신기 블록(358)에 제공되도록 구성된다. 지원되는 특정 CA 결합에 기초하여 상이한 수신기 블록들에 상이한 대역들을 제공하는 다른 구성들이 가능하다는 것이 인지되어야 한다.
[0047] 도 1의 무선 디바이스(110)에서 수행될 수 있는 예시적인 방법(800)이 도 8에서 도시된다. 방법(800)은, 도 2의 트랜시버(220)와 같은 트랜시버의 동작 동안 수행될 수 있고, 802에서, 캐스캐이딩된 스위치에서, 제 1 복수의 LNA(low noise amplifier)들로부터 증폭된 신호를 수신하는 것을 포함할 수 있다. 예를 들어, 제 1 복수의 LNA들(298) 중 하나 또는 그 초과의 LNA들은 도 2의 안테나 인터페이스 신호(224)를 통해 입력 신호를 수신하고 증폭된 신호를 생성할 수 있다. 캐스캐이딩된 스위치(290)는 제 1 복수의 LNA들(298)로부터 증폭된 신호를 수신할 수 있다.
[0048] 증폭된 신호는 804에서, 캐스캐이딩된 스위치로부터 제 2 복수의 LNA들로 전송된다. 예를 들어, 캐스캐이딩된 스위치(290)는 증폭된 신호를 도 2 내지 도 3의 제 2 복수의 LNA들(260)로 라우팅할 수 있다. 예시하자면, 캐스캐이딩된 스위치는 제 1 복수의 LNA들 중 LNA들의 복수의 출력들을, 제 2 복수의 LNA들을 포함하는 복수의 수신기 블록들에 커플링할 수 있다. 예를 들어, 도 3의 캐스캐이딩된 스위치(290)는 제 1 복수의 LNA들(298) 중 LNA들의 출력들을, 수신기 블록들(352-358)의 제 2 복수의 LNA들(260) 중 LNA들에 선택적으로 커플링할 수 있다.
[0049] 캐스캐이딩된 스위치는, 특정 LNA가 수신기 회로들의 특정 협대역 LNA들 및 다운믹싱 회로들에 커플링되도록 제한하는 라우팅 어레인지먼트와 비교하면, 제 1 복수의 LNA들과 수신기 회로 간의 라우팅 복잡성이 감소되는 것을 가능하게 한다. 캐스캐이딩된 스위치는 인터-CA 커플링 및 다른 비-이상적인 영향들을 감소시킬 수 있고 RF 프런트-엔드 회로 및 트랜시버 회로의 비용 및 영역 요건들을 또한 감소시킬 수 있다.
[0050] 설명된 실시예들과 관련하여, 장치는 제 1 라우팅된 신호들을 생성하기 위해 제 1 증폭하기 위한 수단으로부터의 제 1 신호들을 라우팅하기 위한 수단을 포함할 수 있다. 제 1 신호를 라우팅하기 위한 수단은 제 1 복수의 스위칭하기 위한 수단을 포함할 수 있다. 예를 들어, 제 1 신호들을 라우팅하기 위한 수단은 도 3 내지 도 7의 제 1 복수의 스위치들(332), 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0051] 장치는 제 2 증폭하기 위한 수단에 제 1 라우팅된 신호들을 라우팅하기 위한 수단을 포함할 수 있다. 제 1 라우팅된 신호들을 라우팅하기 위한 수단은 제 2 복수의 스위칭하기 위한 수단을 포함할 수 있다. 예를 들어, 제 1 라우팅된 신호들을 라우팅하기 위한 수단은, 도 3 내지 도 7의 제 2 복수의 스위치들(334), 하나 또는 그 초과의 다른 디바이스들, 회로들 또는 이들의 임의의 결합을 포함할 수 있다.
[0052] 제 1 증폭하기 위한 수단은 도 2 내지 도 7의 제 1 복수의 LNA들(298) 중 하나 또는 그 초과의 LNA들, 도 2 또는 도 4 내지 도 5의 제 3 복수의 LNA들(299) 중 하나 또는 그 초과의 LNA들, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0053] 제 2 증폭하기 위한 수단은 도 2 내지 도 3의 제 2 복수의 LNA들(260) 중 LNA들 중 하나 또는 그 초과, 도 2의 제 4 복수의 LNA들(261) 중 하나 또는 그 초과의 LNA들, 도 4 내지 도 5의 LNA들(480-487) 중 하나 또는 그 초과, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0054] 제 1 증폭하기 위한 수단은 협-대역 신호를 증폭하기 위한 수단을 포함할 수 있다. 예를 들어, 제 1 증폭기 출력 신호들을 생성하기 위한 수단은 협-대역 LNA를 포함할 수 있다.
[0055] 제 2 증폭하기 위한 수단은 광-대역 신호를 증폭하기 위한 수단을 포함할 수 있다. 예를 들어, 제 2 증폭기 출력 신호들을 생성하기 위한 수단은 광-대역 LNA를 포함할 수 있다.
[0056] 장치는 제 2 라우팅된 신호들을 생성하기 위해 제 3 증폭하기 위한 수단으로부터의 제 2 신호들을 라우팅하기 위한 수단을 포함할 수 있다. 예를 들어, 제 2 신호들을 라우팅하기 위한 수단은, 도 2 또는 도 4 내지 도 5의 캐스캐이딩된 스위치(293)의 제 1 복수의 스위치들, 하나 또는 그 초과의 다른 디바이스들, 회로들 또는 이들의 임의의 결합을 포함할 수 있다.
[0057] 장치는 제 4 증폭하기 위한 수단에 제 2 라우팅된 신호들을 라우팅하기 위한 수단을 포함할 수 있다. 예를 들어, 제 2 라우팅된 신호들을 라우팅하기 위한 수단은, 도 2 또는 도 4 내지 도 5의 캐스캐이딩된 스위치(293)의 제 2 복수의 스위치들, 하나 또는 그 초과의 다른 디바이스들, 회로들 또는 이들의 임의의 결합을 포함할 수 있다.
[0058] 제 3 증폭하기 위한 수단은 도 2 또는 도 4 내지 도 5의 제 3 복수의 LNA들(299) 중 하나 또는 그 초과의 LNA들, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0059] 제 4 증폭하기 위한 수단은 도 2 내지 도 3의 제 2 복수의 LNA들(260) 중 LNA들 중 하나 또는 그 초과, 도 2의 제 4 복수의 LNA들(261) 중 하나 또는 그 초과의 LNA들, 도 4 내지 도 5의 LNA들(480-487) 중 하나 또는 그 초과, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0060] 장치는 제 2 증폭하기 위한 수단의 제 1 출력 신호들을 라디오-주파수 신호 프로세싱(radio-frequency signal processing)하기 위한 수단을 포함할 수 있다. 제 1 출력 신호들을 라디오-주파수 신호 프로세싱하기 위한 수단은, 도 2의 수신 회로들(242) 중 하나 또는 그 초과, 도 3 내지 도 5의 수신기 블록들(352-358) 중 하나 또는 그 초과, 도 4 내지 도 5의 믹서 회로(488), 도 4 내지 도 5의 필터들(489 내지 490) 중 하나 또는 둘 모두, 도 4 내지 도 5의 ADC들(491-492) 중 하나 또는 둘 모두, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0061] 장치는 제 4 증폭하기 위한 수단의 제 2 출력 신호들을 라디오-주파수 신호 프로세싱하기 위한 수단을 포함할 수 있다. 제 2 출력 신호들을 라디오-주파수 신호 프로세싱하기 위한 수단은, 도 2의 수신 회로들(242) 중 하나 또는 그 초과, 도 3 내지 도 5의 수신기 블록들(352-358) 중 하나 또는 그 초과, 도 4 내지 도 5의 믹서 회로(488), 도 4 내지 도 5의 필터들(489 내지 490) 중 하나 또는 둘 모두, 도 4 내지 도 5의 ADC들(491-492) 중 하나 또는 둘 모두, 하나 또는 그 초과의 다른 디바이스들, 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0062] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
[0063] 본원에서 개시된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있음을 당업자들은 추가로 인지할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 그들의 기능성의 관점들에서 일반적으로 위에서 설명되었다. 그러한 기능성이 하드웨어로 구현되는지 또는 프로세서 실행 가능 명령들로 구현되는지 여부는 특정 애플리케이션, 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0064] 본원에서 개시된 실시예들과 관련하여 설명된 알고리즘 또는 방법의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM(random access memory), 플래시 메모리, ROM(read-only memory), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 레지스터들, 하드 디스크, 제거 가능 디스크, CD-ROM(compact disk read-only memory), 또는 당 분야에 알려진 임의의 다른 형태의 비-일시적 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 이산 컴포넌트들로서 상주할 수도 있다.
[0065] 개시된 실시예들의 이전의 설명은 당업자가 개시된 실시예들을 사용하거나 또는 제조하는 것을 가능하게 하도록 제공된다. 이러한 실시예들에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이며, 본원에서 정의된 원리들은 본 개시의 범위로부터 벗어남이 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 개시는 본원에서 도시된 실시예들로 제한되도록 의도되는 것이 아니라, 다음의 청구항들에 의해 정의된 바와 같은 원리들 및 신규한 특성들과 일치하는 가능한 가장 넓은 범위에 부합할 것이다.

Claims (20)

  1. 장치로서,
    제 1 복수의 LNA(low noise amplifier)들; 및
    상기 제 1 복수의 LNA들의 출력들을 제 2 복수의 LNA들로 라우팅하도록 구성된 캐스캐이딩된 스위치(cascaded switch)를 포함하는,
    장치.
  2. 제 1 항에 있어서,
    상기 캐스캐이딩된 스위치는,
    상기 제 1 복수의 LNA들에 커플링되는 입력들을 갖는 제 1 스위치들을 포함하는 제 1 복수의 스위치들; 및
    상기 제 1 복수의 스위치들의 출력들에 커플링되는 입력들을 갖는 제 2 스위치들을 포함하는 제 2 복수의 스위치들을 포함하는,
    장치.
  3. 제2항에 있어서,
    상기 제 2 복수의 스위치들의 출력들은 상기 제 2 복수의 LNA들의 입력들에 커플링되는,
    장치.
  4. 제3항에 있어서,
    상기 제 1 복수의 LNA들은 협-대역 LNA들을 포함하고, 상기 제 2 복수 LNA들은 광-대역 LNA들을 포함하는,
    장치.
  5. 제1항에 있어서,
    상기 캐스캐이딩된 스위치는 인쇄 회로 보드 라우팅(printed circuit board routing)을 통해, 상기 제 1 복수의 LNA들의 출력들을 상기 제 2 복수의 LNA들로 라우팅하도록 구성되는,
    장치.
  6. 제1항에 있어서,
    상기 제 1 복수의 LNA들은 제 1 수의 LNA들을 포함하고, 상기 제 2 복수의 LNA들은 제 2 수의 LNA들을 포함하고, 상기 제 1 수는 상기 제 2 수보다 큰,
    장치.
  7. 제1항에 있어서,
    제 3 복수의 LNA들; 및
    상기 제 3 복수의 LNA들의 출력들을 제 4 복수의 LNA들로 라우팅하도록 구성된 제 2 캐스캐이딩된 스위치를 더 포함하는,
    장치.
  8. 제7항에 있어서,
    상기 제 1 복수의 LNA들은 제 1 안테나에 커플링되고, 상기 제 3 복수의 LNA들은 제 2 안테나에 커플링되는,
    장치.
  9. 제8항에 있어서,
    상기 캐스캐이딩된 스위치의 출력에 커플링되는 제 1 입력을 포함하고 상기 제 2 캐스캐이딩된 스위치의 출력에 커플링되는 제 2 입력을 포함하는 수신기를 더 포함하는,
    장치.
  10. 제1항에 있어서,
    상기 캐스캐이딩된 스위치는 대역폭에 기초하여 그리고 인쇄 회로 보드 라우팅을 통해 상기 제 2 복수의 LNA들 중 LNA들에 복수의 출력들을 커플링하도록 구성되는,
    장치.
  11. 장치로서,
    제 1 라우팅된 신호를 생성하기 위해 제 1 증폭하기 위한 수단으로부터의 제 1 신호들을 라우팅하기 위한 수단; 및
    제 2 증폭하기 위한 수단에 상기 제 1 라우팅된 신호들을 라우팅하기 위한 수단을 포함하는,
    장치.
  12. 제11항에 있어서,
    상기 제 1 증폭하기 위한 수단은 협-대역 신호를 증폭하기 위한 수단을 포함하는,
    장치.
  13. 제11항에 있어서,
    상기 제 2 증폭하기 위한 수단은 광-대역 신호를 증폭하기 위한 수단을 포함하는,
    장치.
  14. 제11항에 있어서,
    제 2 라우팅된 신호들을 생성하기 위해 제 3 증폭하기 위한 수단으로부터의 제 2 신호들을 라우팅하기 위한 수단을 더 포함하는,
    장치.
  15. 제14항에 있어서,
    상기 제 2 라우팅된 신호들을 제 4 증폭하기 위한 수단에 라우팅하기 위한 수단을 더 포함하는,
    장치.
  16. 제15항에 있어서,
    상기 제 2 증폭하기 위한 수단의 제 1 출력 신호들을 신호 프로세싱하기 위한 수단을 더 포함하는,
    장치.
  17. 제16항에 있어서,
    상기 제 4 증폭하기 위한 수단의 제 2 출력 신호들을 신호 프로세싱하기 위한 수단을 더 포함하는,
    장치.
  18. 제17항에 있어서,
    상기 제 1 신호를 라우팅하기 위한 수단은 제 1 복수의 스위칭하기 위한 수단을 포함하고, 상기 제 1 라우팅된 신호들을 라우팅하기 위한 수단은 제 2 복수의 스위칭하기 위한 수단을 포함하는,
    장치.
  19. 방법으로서,
    캐스캐이딩된 스위치에서, 제 1 복수의 LNA(low noise amplifier)들로부터 증폭된 신호를 수신하는 단계; 및
    상기 캐스캐이딩된 스위치부터, 상기 증폭된 신호를 제 2 복수의 LNA들로 전송하는 단계를 포함하는,
    방법.
  20. 제19항에 있어서,
    상기 캐스캐이딩된 스위치는 상기 제 1 복수의 LNA들 중 LNA들의 복수의 출력들을, 상기 제 2 복수의 LNA들을 포함하는 복수의 수신기들에 커플링하는,
    방법.
KR1020187003402A 2015-08-07 2016-07-01 복수의 lna들 간의 캐스캐이딩된 스위치 KR102504244B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/821,614 2015-08-07
US14/821,614 US9843291B2 (en) 2015-08-07 2015-08-07 Cascaded switch between pluralities of LNAS
PCT/US2016/040826 WO2017027120A1 (en) 2015-08-07 2016-07-01 Cascaded switch between pluralities of lnas

Publications (2)

Publication Number Publication Date
KR20180039059A true KR20180039059A (ko) 2018-04-17
KR102504244B1 KR102504244B1 (ko) 2023-02-24

Family

ID=56561447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187003402A KR102504244B1 (ko) 2015-08-07 2016-07-01 복수의 lna들 간의 캐스캐이딩된 스위치

Country Status (8)

Country Link
US (2) US9843291B2 (ko)
EP (1) EP3332484B1 (ko)
JP (1) JP6983756B2 (ko)
KR (1) KR102504244B1 (ko)
CN (1) CN107925423B (ko)
BR (1) BR112018002503A2 (ko)
CA (1) CA2990200A1 (ko)
WO (1) WO2017027120A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270303B2 (en) * 2013-12-30 2016-02-23 Broadcom Corporation Configurable receiver architecture for carrier aggregation with multiple-input multiple-output
US9843291B2 (en) 2015-08-07 2017-12-12 Qualcomm Incorporated Cascaded switch between pluralities of LNAS
US10003482B2 (en) * 2016-08-31 2018-06-19 Silicon Laboratories Inc. Receiver architecture having full-band capture and narrow-band paths
JP6721114B2 (ja) * 2017-03-30 2020-07-08 株式会社村田製作所 高周波モジュール
KR102631348B1 (ko) * 2018-04-19 2024-01-31 삼성전자주식회사 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 무선 통신 장치
KR102427572B1 (ko) * 2018-06-18 2022-08-01 삼성전자주식회사 스위치를 통해 복수개의 반송파 주파수를 이용한 반송파 집적을 수행하는 전자 장치 및 그의 동작 방법
JP2021048565A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 高周波モジュールおよび通信装置
KR102653890B1 (ko) * 2019-10-18 2024-04-02 삼성전자주식회사 반송파 집성을 지원하는 rfic 및 이를 포함하는 무선 통신 장치
JP2021083003A (ja) * 2019-11-21 2021-05-27 株式会社村田製作所 高周波モジュールおよび通信装置
KR20210083036A (ko) 2019-12-26 2021-07-06 삼성전자주식회사 안테나 모듈 및 이를 이용하는 전자 장치
WO2022039051A1 (ja) * 2020-08-21 2022-02-24 株式会社村田製作所 高周波回路
CN219893312U (zh) * 2020-10-28 2023-10-24 株式会社村田制作所 高频模块和通信装置
KR20230056449A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 증폭기 모듈을 포함하는 통신 회로와 그것을 포함한 전자 장치
KR20230057559A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 증폭기 모듈을 포함하는 통신 회로와 그것을 포함한 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287543A (en) * 1991-10-07 1994-02-15 General Electric Co. Multichannel communication system with an amplifier in each channel
JPH0837482A (ja) * 1994-07-21 1996-02-06 Mitsubishi Electric Corp 通信装置
KR20080034238A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 다중 대역 수신기 및 다중 대역 튜너

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661434A (en) * 1995-05-12 1997-08-26 Fujitsu Compound Semiconductor, Inc. High efficiency multiple power level amplifier circuit
US6064258A (en) * 1999-04-23 2000-05-16 Lucent Technologies Inc. Distributed gain line driver amplifier
US6670848B2 (en) * 2001-08-15 2003-12-30 Broadcom Corporation Method and system for implementing autonomous automatic gain control in a low noise broadband distribution amplifier
CN100555885C (zh) * 2002-12-11 2009-10-28 R.F.麦吉克公司 具有频带变换的集成交叉点切换器
CA2514959C (en) * 2003-01-28 2012-05-01 The Boeing Company Systems and methods for digital processing of satellite communications data
US7356323B2 (en) * 2003-12-15 2008-04-08 Intel Corporation Antenna selection for diversity combining
GB2412515B (en) * 2004-03-13 2007-08-08 Filtronic Plc A doherty amplifier
US8412125B2 (en) 2006-10-13 2013-04-02 Cisco Technology, Inc. Wireless communication system with transmit diversity designs
US8009725B2 (en) 2007-01-19 2011-08-30 Rf Magic, Inc. Translational switching system and signal distribution system employing same
US8620252B2 (en) 2007-10-29 2013-12-31 Broadcom Corporation Ultra low power, low noise switched capacitor radio frequency mixer
US8120422B1 (en) * 2009-02-03 2012-02-21 Maxim Integrated Products, Inc. Ripple reduction loop for chopper amplifiers and chopper-stabilized amplifiers
US8031005B2 (en) * 2009-03-23 2011-10-04 Qualcomm, Incorporated Amplifier supporting multiple gain modes
US7973596B2 (en) * 2009-05-12 2011-07-05 Number 14 B.V. Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
US8536950B2 (en) * 2009-08-03 2013-09-17 Qualcomm Incorporated Multi-stage impedance matching
US7863977B1 (en) * 2009-09-14 2011-01-04 Edan Instruments, Inc. Fully differential non-inverted parallel amplifier for detecting biology electrical signal
US8044540B2 (en) 2009-09-23 2011-10-25 Georgia Tech Research Corporation Systems and methods for a SPDT switch or SPMT switch with transformer
US8149050B2 (en) * 2009-11-13 2012-04-03 Qualcomm, Incorporated Cascaded amplifiers with transformer-based bypass mode
CN102790595B (zh) * 2011-05-20 2014-12-17 杭州中科微电子有限公司 一种单端转差分增益可配置射频宽带增益放大器
JP5501317B2 (ja) * 2011-09-21 2014-05-21 株式会社半導体理工学研究センター 時間差増幅回路
CN103051299B (zh) * 2011-10-17 2015-05-20 中国科学院微电子研究所 一种应用于通信系统发射端的可编程增益放大器
US9008602B2 (en) 2012-05-04 2015-04-14 Qualcomm Incorporated Radio frequency switch for diversity receiver
US9024838B2 (en) 2012-08-09 2015-05-05 Qualcomm Incorporated Multi-throw antenna switch with off-state capacitance reduction
US8913976B2 (en) * 2012-10-23 2014-12-16 Qualcomm Incorporated Amplifiers with shunt switches
US9374043B2 (en) * 2014-05-30 2016-06-21 Qualcomm Incorporated Dual stage carrier-aggregation (CA) low noise amplifier (LNA) having harmonic rejection and high linearity
US9431963B2 (en) 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
US9843291B2 (en) 2015-08-07 2017-12-12 Qualcomm Incorporated Cascaded switch between pluralities of LNAS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287543A (en) * 1991-10-07 1994-02-15 General Electric Co. Multichannel communication system with an amplifier in each channel
JPH0837482A (ja) * 1994-07-21 1996-02-06 Mitsubishi Electric Corp 通信装置
KR20080034238A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 다중 대역 수신기 및 다중 대역 튜너

Also Published As

Publication number Publication date
EP3332484B1 (en) 2019-08-21
EP3332484A1 (en) 2018-06-13
BR112018002503A2 (pt) 2018-09-18
JP2018523947A (ja) 2018-08-23
CN107925423A (zh) 2018-04-17
KR102504244B1 (ko) 2023-02-24
US10333469B2 (en) 2019-06-25
JP6983756B2 (ja) 2021-12-17
US9843291B2 (en) 2017-12-12
US20170040947A1 (en) 2017-02-09
US20180102740A1 (en) 2018-04-12
CA2990200A1 (en) 2017-02-16
WO2017027120A1 (en) 2017-02-16
CN107925423B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US10333469B2 (en) Cascaded switch between pluralities of LNAS
EP3227999B1 (en) Amplifier with triple-coupled inductors
US9326171B2 (en) Enhancing data throughput using multiple receivers
EP3095191A1 (en) Switchable antenna array
US9692470B2 (en) Low noise amplifier and notch filter
US20160020862A1 (en) Impedance tuning for a power amplifier load tuner, a receive tuner, and an antenna tuner
KR101758894B1 (ko) 용량성 프로그래머블 이득 증폭기
KR20160100409A (ko) 신호의 블록커 컴포넌트들의 필터링
US10630262B2 (en) Filter circuit
US20150372702A1 (en) Filters for a frequency band
WO2016039953A1 (en) Multi-band low noise amplifier with a shared degeneration inductor
US11228326B2 (en) Radio-frequency integrated chip configured to support carrier aggregation and wireless communication apparatus including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant