JP6983756B2 - 複数のｌｎａの間のカスケードされたスイッチ - Google Patents

Description

関連出願の相互参照

[0001]本出願は、本出願と所有者が共通する２０１５年８月７日に出願された米国非仮特許出願第１４／８２１，６１４号からの優先権を主張するものであり、その内容は、それらの全体が参照により本明細書に明確に組み込まれる。

[0002]本開示は、概して、エレクトロニクスに関し、より具体的には、トランシーバに関する。

関連技術の説明

[0003]技術の進歩によって、より小型かつより強力なコンピューティングデバイスがもたらされている。例えば、ポータブルワイヤレス電話機、携帯情報端末（ＰＤＡ）、およびページングデバイスなどのワイヤレスコンピューティングデバイスを含む小型、軽量、かつユーザが容易に持ち運ぶことができる種々のポータブルパーソナルコンピューティングデバイスが、現時点において存在している。より具体的には、携帯電話機およびインターネットプロトコル（ＩＰ）電話機などのポータブルワイヤレス電話機が、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多くのこのようなワイヤレス電話機は、これらに組み込まれる他のタイプのデバイスを含む。例えば、ワイヤレス電話機は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤも含むことができる。また、そのようなワイヤレス電話機は、インターネットにアクセスするために使用することができるウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することができる。したがって、これらのワイヤレス電話機は、かなりのコンピューティング能力を含むことができ、特にはワイヤレス電話機へと情報を提供するダウンリンク通信において、ますます増大するワイヤレス通信能力をサポートし得る。

[0004]ダウンリンクのデータレートが大きくなるにつれて、キャリアアグリゲーション（ＣＡ）の用途のために、ますます多くのキャリアの組合せが導入されるようになってきている。単一の無線周波数（ＲＦ）入力ポートからの複数の非隣接キャリア信号の処理を伴う（involves）イントラＣＡ動作は、電力消費およびエリアの使用を抑えつつ低い雑音指数（ＮＦ：noise figure）および高い線形性を達成するためのＣＡ受信（Ｒｘ）アーキテクチャへのチャレンジを提示する。従来、「スプリット（split）」低雑音増幅器（ＬＮＡ）アーキテクチャが、非隣接キャリアによるイントラＣＡ（「イントラ非隣接ＣＡ」）を容易にするために使用され得る。しかしながら、そのようなスプリットＬＮＡアーキテクチャは、Ｒｘ信号のルーティングを複雑にし、Ｒｘの性能を低下させる。考えられるキャリアの組合せの数が増えるにつれて、キャリアの組合せをサポートするためのスプリットＬＮＡアーキテクチャおよび受信機ブロックにおける信号のルーティングが、ますます複雑になる。信号ルーティング回路の複雑さは、性能、電力消費、およびチップエリア／サイズ（例えば、キーパフォーマンスインジケータ（a key performance indicator））に影響を及ぼす。

[0005]図１は、ワイヤレスシステムと通信するワイヤレスデバイスであって、カスケードされたスイッチ（a cascaded switch）を含むワイヤレスデバイスを示す。 [0006]図２は、カスケードされたスイッチを含む図１のワイヤレスデバイスのブロック図を示す。 [0007]図３は、図１のワイヤレスデバイスに含まれ得るカスケードされたスイッチを含むコンポーネントの例示的な実施形態のブロック図を示す。 [0008]図４は、図１のワイヤレスデバイスに含まれ得るカスケードされたスイッチを含むコンポーネントの別の例示的な実施形態のブロック図を示す。 [0009]図５は、図１のワイヤレスデバイスに含まれ得るカスケードされたスイッチを含むコンポーネントの別の例示的な実施形態のブロック図を示す。 [0010]図６は、図３のカスケードされたスイッチのコンポーネントの例示的な実施形態の図を示す。 [0011]図７は、図６のカスケードされたスイッチの動作の例示的な実施形態の図を示す。 [0012]図８は、カスケードされたスイッチを含むトランシーバの動作の方法のフローチャートを示す。

詳細な説明

[0013]以下に示す詳細な説明は、本開示の例示的な設計の説明として意図されており、本開示が実施されることができる唯一の設計を表すために意図されていない。用語「例示的」は、本明細書において、「例、事例、または例示として役立つ」を意味するように用いられる。本明細書において「例示的」として説明されるいかなる設計も、必ずしも他の設計と比べて好ましい、または有利であると解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供する目的で、具体的な詳細を含んでいる。本明細書に記載の例示的な設計が、これらの具体的な詳細なしで実施され得ることは、当業者にとって明らかであろう。場合によっては、よく知られた構造およびデバイスは、本明細書に提示される例示的な設計の新規性を不明瞭にすることがないように、ブロック図の形式で示される。

[0014]図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す。ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、グローバルシステムフォーモバイルコミュニケーションズ（ＧＳＭ）（登録商標）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ）（登録商標）、ＣＤＭＡ １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、または何らかの他のバージョンのＣＤＭＡをインプリメントし（implement）得る。簡単にするために、図１は、２つの基地局１３０および１３２と１つのシステムコントローラ１４０とを含むワイヤレス通信システム１２０を示す。一般に、ワイヤレスシステムは、任意の数の基地局およびネットワークエンティティの任意のセットを含み得る。

[0015]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局、などとも呼ばれ得る。ワイヤレスデバイス１１０は、携帯電話機、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話機、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、などであり得る。ワイヤレスデバイス１１０は、ワイヤレスシステム１２０と通信し得る。ワイヤレスデバイス１１０は、放送局（例えば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号、なども受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１、などのワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。例示的な実施形態において、ワイヤレスデバイス１１０は、積分器（an integrator）を含み得る。

[0016]さらに、例示的な実施形態において、ワイヤレスデバイス１１０は、第１の複数の低雑音増幅器（ＬＮＡ）の複数の出力を第２の複数のＬＮＡへとルーティングするように構成されたカスケードされたスイッチを有するカスケードされたスイッチングマトリクスモジュールを含み得る。カスケードされたスイッチングマトリクスモジュールは、受信された無線周波数（ＲＦ）信号を増幅するＬＮＡと、増幅されたＲＦ信号を処理する受信機回路内のＬＮＡとの間の柔軟なルーティングを提供し得る。ＬＮＡの第１のセットの複数のＬＮＡの出力における寄生負荷（parasitic loading）および全体的なシステムの複雑さが、図２〜図７に関してさらに詳細に説明されるように、カスケードされたスイッチングマトリクスモジュールの結果として、従来のＲＦ受信機アーキテクチャと比較して低減され得る。

[0017]図２が、図１におけるワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計において、ワイヤレスデバイス１１０は、アンテナインターフェース回路２２４を介してプライマリアンテナ２１０に結合されたトランシーバ２２０と、アンテナインターフェース回路２２６を介してセカンダリアンテナ２１２に結合されたトランシーバ２２２と、データプロセッサ／コントローラ２８０とを含む。トランシーバ２２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、などをサポートするために、複数（Ｋ個）の受信機２３０ｐａ〜２３０ｐｋおよび複数（Ｋ個）の送信機２５０ｐａ〜２５０ｐｋを含む。トランシーバ２２２は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力（ＭＩＭＯ）送信、などをサポートするために、複数（Ｌ個）の受信機２３０ｓａ〜２３０ｓｌおよび複数（Ｌ個）の送信機２５０ｓａ〜２５０ｓｌを含む。

[0018]図２に示された例示的な設計において、トランシーバ２２０は、図３〜図７を参照してさらに詳しく説明されるようなカスケードされたスイッチ２９０に結合されたＬＮＡ２４０ｐａ〜２４０ｐｂを含む第１の複数のＬＮＡ２９８を含む。カスケードされたスイッチ２９０の複数の出力は、ＬＮＡ２４１ｐａ〜２４１ｐｋを含む第２の複数のＬＮＡ２６０に結合される。第２の複数のＬＮＡ２６０のうちのＬＮＡ２４１ｐａ〜２４１ｐｋは、受信機２３０ｐａ〜２３０ｐｋに含まれる。第１の複数のＬＮＡ２９８におけるＬＮＡの第１の数（Ｂ個）は、図３および図４に関してさらに詳しく説明されるように、第２の複数のＬＮＡ２６０におけるＬＮＡの第２の数（Ｋ個）よりも大であり得る。トランシーバ２２２は、カスケードされたスイッチ２９３に結合されたＬＮＡ２４０ｓａ〜２４０ｓｃを含む第３の複数のＬＮＡ２９９を含む。カスケードされたスイッチ２９３の複数の出力は、ＬＮＡ２４１ｓａ〜２４１ｓｌを含む第４の複数のＬＮＡ２６１に結合される。第４の複数のＬＮＡ２６１のうちのＬＮＡ２４１ｓａ〜２４１ｓｌは、受信機２３０ｓａ〜２３０ｓｌに含まれる。第３の複数のＬＮＡ２９９におけるＬＮＡの数（Ｃ個）は、第４の複数のＬＮＡ２６１におけるＬＮＡの数（Ｌ個）よりも大であり得る。

[0019]図２に示された例示的な設計において、各々の受信機２３０は、ＬＮＡ２４１ｐａ〜２４１ｐｋのうちの１つ、またはＬＮＡ２４１ｓａ〜２４１ｓｌのうちの１つと、受信回路２４２ｐａ〜２４２ｐｋのうちの１つ、または受信回路２４２ｓａ〜２４２ｓｌのうちの１つとを含む。データの受信のために、アンテナ２１０は、基地局および／または他の送信局から信号を受信し、受信されたＲＦ信号を提供し、それは、アンテナインターフェース回路２２４を通してルーティングされ、入力ＲＦ信号として第１の複数のＬＮＡ２９８に提示される。カスケードされたスイッチ２９０が、ＲＦ信号の増幅されたバージョンを、選択された受信機へと、例えば受信機２３０ｐａへの第１の入力信号経路または受信機２３０ｐｋへの第２の入力信号経路を介してルーティングする。同様に、アンテナ２１２が、基地局および／または他の送信局から信号を受信し、受信されたＲＦ信号を提供し、それは、アンテナインターフェース回路２２６を通してルーティングされ、入力ＲＦ信号として第３の複数のＬＮＡ２９９に提示される。カスケードされたスイッチ２９３が、ＲＦ信号の増幅されたバージョンを、選択された受信機へと、例えば受信機２３０ｓａへの第１の入力信号経路または受信機２３０ｓｌへの第２の入力信号経路を介してルーティングする。アンテナインターフェース回路２２４およびアンテナインターフェース回路２２６の各々は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路、などを含み得る。

[0020]以下の説明は、受信機２３０ｐａが選択された受信機であると仮定する。ＬＮＡ２４０ｐａ〜２４０ｐｂのうちの１つまたは複数が、入力ＲＦ信号を増幅し、出力ＲＦ信号をカスケードされたスイッチ２９０へと提供する。カスケードされたスイッチ２９０は、出力ＲＦ信号を受信機２３０ｐａへとルーティングし、ここで、ＲＦ信号は、ＬＮＡ２４１ｐａによって再び増幅される。受信回路２４２ｐａは、ＬＮＡ２４１ｐａによって出力された出力ＲＦ信号をＲＦからベースバンドへとダウンコンバートし、ダウンコンバートされた信号を増幅してフィルタ処理し、アナログ入力信号をデータプロセッサ／コントローラ２８０へと提供する。受信回路２４２ｐａは、ミキサ、フィルタ、増幅器、整合回路、発振器、ローカルオシレータ（ＬＯ）生成器、位相ロックループ（ＰＬＬ）、などを含み得る。トランシーバ２２０における各々の受信機２３０ｐａ〜２３０ｐｋ、およびトランシーバ２２２における各々の受信機２３０ｓａ〜２３０ｓｌは、受信機２３０ｐａと同様のやり方で動作し得る。

[0021]図２に示された例示的な設計において、送信機２５０ｐａ〜２５０ｐｋおよび２５０ｓａ〜２５０ｓｌの各々は、送信回路２５２ｐａ〜２５２ｐｋまたは２５２ｓａ〜２５２ｓｌのうちの１つと、電力増幅器（ＰＡ）２５４ｐａ〜２５４ｐｋまたは２５４ｓａ〜２５４ｓｌのうちの１つとを含む。データの送信のために、データプロセッサ／コントローラ２８０は、送信されるべきデータを処理（例えば、符号化および変調）し、アナログ出力信号を選択された送信機へと提供する。以下の説明は、送信機２５０ｐａが選択された送信機であると仮定する。送信機２５０ｐａ内で、送信回路２５２ｐａが、ベースバンドからＲＦへとアナログ出力信号を増幅、フィルタ処理、およびアップコンバートし、変調されたＲＦ信号を提供する。送信回路２５２ｐａは、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯ生成器、ＰＬＬ、などを含み得る。ＰＡ２５４ｐａが、変調されたＲＦ信号を受信して増幅し、適切な出力電力レベルを有する送信ＲＦ信号を提供する。送信ＲＦ信号は、アンテナインターフェース回路２２４を通してルーティングされ、アンテナ２１０を介して送信される。送信機２５０ｐａ〜２５０ｐｋおよび２５０ｓａ〜２５０ｓｌの各々は、送信機２５０ｐａと同様のやり方で動作し得る。

[0022]図２は、受信機２３０ｐａ〜２３０ｐｋおよび２３０ｓａ〜２３０ｓｌ、ならびに送信機２５０ｐａ〜２５０ｐｋおよび２５０ｓａ〜２５０ｓｌの例示的な設計を示す。受信機および送信機は、フィルタ、整合回路、など、図２には示されていない他の回路も含み得る。トランシーバ２２０および／またはトランシーバ２２２の全部または一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ（mixed-signal ICs）、などの上にインプリメントされ得る。例えば、ＬＮＡ２４０および受信回路２４２は、１つのモジュール上にインプリメントされ得、それは、ＲＦＩＣなどであり得る。トランシーバ２２０および２２２における回路は、他のやり方でもインプリメントされ得る。

[0023]データプロセッサ／コントローラ２８０は、ワイヤレスデバイス１１０のための種々の機能を実行し得る。例えば、データプロセッサ／コントローラ２８０は、カスケードされたスイッチ２９０の構成を制御する１つまたは複数のスイッチマトリクス制御信号２９５および／またはカスケードされたスイッチ２９３の構成を制御する１つまたは複数のスイッチマトリクス制御信号２９６など、受信機２３０を介して受信されるデータおよび送信機２５０を介して送信されるデータのための処理を実行し得る。データプロセッサ／コントローラ２８０は、トランシーバ２２０および２２２内の種々の回路の動作を制御し得る。メモリ２８２が、データプロセッサ／コントローラ２８０のためのプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上にインプリメントされ得る。

[0024]ワイヤレスデバイス１１０は、複数の帯域グループ、複数の無線技術、および／または複数のアンテナをサポートし得る。ワイヤレスデバイス１１０は、複数の帯域グループ、複数の無線技術、および／または複数のアンテナを介した受信をサポートするために、いくつかのＬＮＡを含み得る。トランシーバ２２０および２２２に含まれ得るコンポーネントの例示的な実施形態が、図３〜図７に関して図示され、説明される。

[0025]図３は、第１の複数のＬＮＡ２９８、カスケードされたスイッチ２９０、および第２の複数のＬＮＡ２６０を含む、ワイヤレスデバイス１１０に含まれ得るコンポーネントの例示的な実施形態３００を示す。カスケードされたスイッチ２９０は、カスケードされたスイッチ２９０の複数の選択された入力とカスケードされたスイッチ２９０の複数の出力との間に１対１の接続を提供することによって、「単一入力および単一出力」のトポロジを提供するように構成される。カスケードされたスイッチ２９０は、カスケードされたスイッチ２９０の第１のティアにおける第１の複数のスイッチ３３２と、カスケードされたスイッチ２９０の第２のティアにおける第２の複数のスイッチ３３４とを含む。カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８のうちの複数のＬＮＡの複数の出力を、第２の複数のＬＮＡ２６０の複数のＬＮＡに結合するように構成され得る。第２の複数のＬＮＡ２６０のうちの複数のＬＮＡは、図２のトランシーバ２２０などのトランシーバの受信機ブロック内に示されている。図３は、図２のトランシーバ２２０に含まれ得るコンポーネントの例を示すが、同様のコンポーネントが、図２のトランシーバ２２２にも含まれ得る。

[0026]第１の複数のＬＮＡ２９８は、第１のＬＮＡ３９１と、第２のＬＮＡ３９２と、第３のＬＮＡ３９３と、Ｋ番目のＬＮＡ３９４とを含む。例えば、第１のＬＮＡ３９１は、図２のＬＮＡ２４０ｐａに対応し得、Ｋ番目のＬＮＡ３９４は、ＬＮＡ２４０ｐｂに対応し得る。４つのＬＮＡ（例えば、Ｋ＝４）が示されているが、第１の複数のＬＮＡ２９８は、２つのＬＮＡ、３つのＬＮＡ、または５つ以上のＬＮＡ（例えば、Ｋは１より大きい整数）を含み得る。いくつかのインプリメンテーション（implementations）において、第１の複数のＬＮＡ２９８の各々のＬＮＡは、ワイヤレスデバイス１１０によってサポートされるキャリアのセット（a set of carriers）のうちの特定のダウンリンクキャリアに対応する比較的狭い周波数帯域に応答し得る。図６に、Ｋ＝１６の例が、例示として示されている。

[0027]第１の複数のスイッチ３３２は、第１の複数のＬＮＡ２９８に結合された複数の入力を有する複数の第１のスイッチを含む。例えば、第１の入力３４１が、第１のＬＮＡ３９１の出力３２１に結合され、第２の入力３４２が、第２のＬＮＡ３９２の出力３２２に結合され、第３の入力３４３が、第３のＬＮＡ３９３の出力３２３に結合され、Ｋ番目の入力３４４が、Ｋ番目のＬＮＡ３９４の出力３２４に結合されている。

[0028]第１の複数のスイッチ３３２は、第１の出力３８１、第２の出力３８２、第３の出力３８３、およびＮ番目の出力３８４を有する。出力３８１〜３８４は、１つまたは複数の選択された入力３４１〜３４４を介して受信される各々の入力信号が、選択された出力３８１〜３８４へとルーティングされるように、入力３４１〜３４４に選択的に結合される。第１の複数のスイッチ３３２の４つの出力（例えばＮ＝４）が示されているが、第１の複数のスイッチ３３２は、２つの出力、３つの出力、または５つ以上の出力（例えば、Ｎは１より大きい整数）を含み得る。図６に、Ｋ＝１６およびＮ＝６の第１の複数のスイッチ３３２におけるスイッチング素子の例が、例示として示されている。

[0029]第２の複数のスイッチ３３４は、第１の複数のスイッチ３３２の選択された出力３８１〜３８４に結合された入力を有する第２のスイッチを含む。例えば、第１の入力３８５が、第１の出力３８１に結合され得、第２の入力３８６が、第２の出力３８２に結合され得、第３の入力３８７が、第３の出力３８３に結合され得、Ｎ番目の入力３８８が、Ｎ番目の出力３８４に結合され得る（例えば、第１の複数のスイッチ３３２の「Ｎ個」の出力３８１〜３８４の各々が、第２の複数のスイッチ３３４の「Ｎ個」の入力３８５〜３８８の対応する入力に結合される）。第２の複数のスイッチ３３４は、第１の出力３６１、第２の出力３６２、第３の出力３６３、およびＭ番目の出力３６４を有する。第２の複数のスイッチ３３４の出力３６１〜３６４は、１つまたは複数の選択された入力３８５〜３８８を介して受信される各々の入力信号が、選択された出力３６１〜３６４へとルーティングされるように、第２の複数のスイッチ３３４の入力３８５〜３８８に選択的に結合される。第２の複数のスイッチ３３４の４つの出力（例えば、Ｍ＝４）が図示されているが、他のインプリメンテーションにおいて、第２の複数のスイッチ３３４は、任意の数の出力（例えば、Ｍは任意の正の整数）を有し得る。図６に、Ｎ＝６およびＭ＝４の第２の複数のスイッチ３３４におけるスイッチング素子の例が、例示として示されている。

[0030]第２の複数のスイッチ３３４の各々の出力３６１〜３６４が、対応する受信機ブロックの入力に結合され得る。例えば、第１の出力３６１が、第１の受信機ブロック３５２の入力３７１を介して、第２の複数のＬＮＡ２６０の第１のＬＮＡ３９５に結合され得る。第２の出力３６２が、第２の受信機ブロック３５４の入力３７２を介して、第２の複数のＬＮＡ２６０の第２のＬＮＡ３９６に結合され得る。第３の出力３６３が、第３の受信機ブロック３５６の入力３７３を介して、第２の複数のＬＮＡ２６０の第３のＬＮＡ３９７に結合され得る。Ｍ番目の出力３６４（Ｍ＝４として例示）が、Ｍ番目の受信機ブロック３５８の入力３７４を介して、第２の複数のＬＮＡ２６０のＭ番目のＬＮＡ３９８に結合され得る。例えば、第１のＬＮＡ３９５は、図２のＬＮＡ２４１ｐａに対応し得、Ｍ番目のＬＮＡ３９８は、図２のＬＮＡ２４１ｐｋに対応し得る。カスケードされたスイッチ２９０は、図６および図７に関してさらに詳しく説明されるように、複数の出力３２１〜３２４を、帯域幅に基づき、プリント回路基板ルーティング（printed circuit board routing）を介して、第２の複数のＬＮＡ２６０のうちの複数のＬＮＡに結合するように構成され得る。

[0031]したがって、図３は、ＬＮＡのセット（a set of LNAs）（例えば、第１の複数のＬＮＡ２９８）から信号を受信するように構成された第１の複数のスイッチ３３２を含み、ＬＮＡの第２のセット（例えば、第２の複数のＬＮＡ２６０）へと信号を送信するように構成された第２の複数のスイッチ３３４を含むカスケードされたスイッチ２９０を示す。いくつかのインプリメンテーションにおいて、カスケードされたスイッチ２９０、第１の複数のＬＮＡ２９８、および第２の複数のＬＮＡ２６０は、単一のチップ上にあり得る。他のインプリメンテーションにおいては、例えば図４に示されるように、カスケードされたスイッチ２９０および第１の複数のＬＮＡ２９８が、単一のチップ上にあり得、第２の複数のＬＮＡ２６０が、別のチップ上にあり得る。あるいは、カスケードされたスイッチ２９０および第２の複数のＬＮＡ２６０が、単一のチップ上にあり得、第１の複数のＬＮＡ２９８が、別のチップ上にあり得る。別の代案として、第１の複数のＬＮＡ２９８が、第１のチップ上にあり得、カスケードされたスイッチ２９０が、第２のチップ上にあり得、第２の複数のＬＮＡ２６０が、第３のチップ上にあり得る。他の構成が使用され得る。例えば、カスケードされたスイッチ２９０は、例えば図５に示されるように、１つのチップ上の第１の複数のスイッチ３３２と、別のチップ上の第２の複数のスイッチ３３４とを含み得る。

[0032]第１の複数のＬＮＡ２９８内の複数のＬＮＡは、（例えば、図２のアンテナインターフェース回路２２４または２２６内の）フロントエンドデュプレクサとインターフェースするための狭帯域アーキテクチャを有し得る。カスケードされたスイッチ２９０は、全体的な受信機感度および全体的な雑音指数を改善し得る「単一入力および単一出力」のトポロジ（例えば、カスケードされたスイッチ２９０の複数の選択された入力とカスケードされたスイッチ２９０の複数の出力との間の１対１の接続）を提供する。カスケードされたスイッチ２９０は、第１の複数のスイッチ３３２および第２の複数のスイッチ３３４のスイッチング素子の動作により、受信機ブロック内のより多数のＬＮＡとより少数のＬＮＡとの間の接続を可能にする。カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８の各々のＬＮＡについて別個の入力を提供するので、複数のＬＮＡ出力をまとめて結合するトランシーバアーキテクチャと比較して、ＬＮＡ出力の寄生負荷が低減され得る。

[0033]図４は、図２のカスケードされたスイッチ２９０およびカスケードされたスイッチ２９３の例示的な実施形態を含む図１のワイヤレスデバイス１１０に含まれ得るコンポーネントの別の例示的な実施形態４００を示す。第１のＬＮＡモジュール４９２が、第１の複数のＬＮＡ２９８を含み、第１の複数のＬＮＡ２９８をプライマリアンテナなどのアンテナ２１０に結合するように構成される。第２のＬＮＡモジュール４９４が、第３の複数のＬＮＡ２９９を含み、第３の複数のＬＮＡ２９９をダイバーシティアンテナなどのアンテナ２１２に結合し得る。

[0034]カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８の複数の出力を、プリント回路基板（ＰＣＢ）４４０におけるルーティングによって、トランシーバ４５０の受信機ブロック３５２、３５４、３５６、および／または３５８内の第２の複数のＬＮＡ２６０（例えば、ＬＮＡ４８０〜４８３）に結合するように構成される。カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８の複数の狭帯域ＬＮＡと、第２の複数のＬＮＡ２６０の複数の広帯域ＬＮＡとの間のブリッジとしての役割を果たし得る。例えば、第２の複数のスイッチ３３４の出力３６１〜３６４は、ＰＣＢルーティングを介して、受信機ブロック３５２〜３５８の入力３７１〜３７４にそれぞれ結合される。受信機ブロック３５２〜３５８の各々はＣＡ「パイプ」に相当し得、任意の指定されたＣＡをサポートするように構成可能であり得る（例えば、受信機ブロック３５２〜３５８の第２の複数のＬＮＡ２６０のうちの複数のＬＮＡは、６００メガヘルツ（ＭＨｚ）〜６ギガヘルツ（ＧＨｚ）などのフル入力スペクトルをサポートできる複数の広帯域ＬＮＡであり得る）。

[0035]トランシーバ４５０の受信機ブロック３５２〜３５８の各々は、ミキサ、フィルタ、およびアナログ−デジタル変換器（ＡＤＣ）を含むＲＦ処理チェーンに結合されたＬＮＡのペアを含む。例えば、第１の受信機ブロック３５２は、第２の複数のＬＮＡ２６０の一部であり、第１のカスケードされたスイッチ２９０の出力３６１に結合される第１のＬＮＡ４８０と、第４の複数のＬＮＡ２６１の一部であり、第２のカスケードされたスイッチ２９３の出力４６１に結合される第２のＬＮＡ４８４とを含む。ミキサ回路４８８は、第１のＬＮＡ４８０の出力をベースバンドにダウンコンバートするように構成された１つまたは複数の第１のミキサと、第２のＬＮＡ４８４の出力をベースバンドにダウンコンバートするように構成された１つまたは複数の第２のミキサとを含み得る。フィルタ４８９，４９０が、ミキサ回路４８８の出力に結合され、フィルタ処理されたベースバンド信号を第１のＡＤＣ４９１および第２のＡＤＣ４９２のそれぞれへと提供するように構成される。第１の複数のＬＮＡ２９８からの第１の信号（例えば、プライマリ信号経路）と、第１の信号の同じキャリア周波数に対応する第３の複数のＬＮＡ２９９からの第２の信号（例えば、ダイバーシティ信号経路）について、並列な処理経路を提供することは、第１の信号および第２の信号のダウンコンバートのために、ミキサ回路４８８において共通のローカルオシレータ（ＬＯ）信号が使用されることを可能にする。

[0036]他の受信機ブロック３５４〜３５８の各々は、第１の受信機ブロック３５２と同様の構成を有し得、異なる信号ペア（例えば、特定のキャリアに対応するプライマリ信号およびダイバーシティ信号）を処理するように構成可能であり得る。例示のために、受信機ブロック３５４は、第１のカスケードされたスイッチ２９０の出力３６２に結合された入力３７２と、第２のカスケードされたスイッチ２９３の出力４６２に結合された入力４７２とを有する。入力３７２は、第２の複数のＬＮＡ２６０のＬＮＡ４８１に結合され、入力４７２は、第４の複数のＬＮＡ２６１のＬＮＡ４８５に結合される。受信機ブロック３５６は、第１のカスケードされたスイッチ２９０の出力３６３に結合された入力３７３と、第２のカスケードされたスイッチ２９３の出力４６３に結合された入力４７３とを有する。入力３７３は、第２の複数のＬＮＡ２６０のＬＮＡ４８２に結合され、入力４７３は、第４の複数のＬＮＡ２６１のＬＮＡ４８６に結合される。受信機ブロック３５８は、第１のカスケードされたスイッチ２９０の出力３６４に結合された入力３７４と、第２のカスケードされたスイッチ２９３の出力４６４に結合された入力４７４とを有する。入力３７４は、第２の複数のＬＮＡ２６０のＬＮＡ４８３に結合され、入力４７４は、第４の複数のＬＮＡ２６１のＬＮＡ４８７に結合される。

[0037]第１の複数のＬＮＡ２９８は、帯域依存デュプレクサを介してアンテナ４０８に結合された複数の狭帯域ＬＮＡを含み得、受信機ブロック３５２〜３５８は、デュプレクサ内のすべてのキャリアを処理することができる複数の広帯域ＬＮＡ（例えば、ＬＮＡ４８０，４８２）を含み得る。受信機ブロック３５２〜３５８内の複数の広帯域ＬＮＡは、従来のアーキテクチャに関連する複雑なルーティングを回避しながら、イントラ非隣接ＣＡの処理を可能にする。例えば、第２の複数のＬＮＡ２６０のうちの複数の広帯域ＬＮＡは、すべての所望のＬＴＥ帯域（例えば、６００ＭＨｚ〜６ＧＨｚ）をカバーし得る。結果として、ＰＣＢルーティングの複雑さが、従来のアーキテクチャと比べて大幅に単純化され得る。

[0038]カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８の複数のＬＮＡ出力を、複数の受信機ブロック３５２〜３５８に結合するように構成される。例示のために、カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８の任意の出力を任意の選択された受信機ブロック３５２〜３５８へとルーティングするように制御信号によって十分に構成可能であり得る。例えば、図２のデータプロセッサ／コントローラ２８０は、各々の受信機ブロック３５２〜３５８を、選択されたダウンリンクキャリアアグリゲーションの別個のキャリアに割り当て得、受信機ブロック３５２〜３５８の各々が、受信機ブロックの割り当てられたキャリアに対応する信号の処理を実行するように構成されるようにさせる１つまたは複数の制御信号（例えば、使用されるべきＬＯ信号を示す）を生成し得る。図２のプロセッサ／コントローラ２８０は、図６および図７に関してさらに詳しく説明されるとおり、カスケードされたスイッチ２９０，２９３が、特定のキャリアに対応する信号をそれぞれの受信機ブロック３５２〜３５８へとルーティングするように構成されるようにさせる１つまたは複数の制御信号も生成し得る。

[0039]カスケードされたスイッチ２９０は、各々の受信機ブロックにおける単一のダウンコンバータチェーン（例えば、受信機ブロック３５２のミキシング回路４８８ならびにフィルタ４８９−４９０）を使用してデュプレクサの帯域幅の範囲内の複数のキャリアを処理するトランシーバ（例えば、トランシーバ４５０）の広帯域受信側アーキテクチャを可能にする。結果として、トランシーバの複雑さが、信号線（signal lines）間の容量結合を低減することができるルーティングの低減によって、単純化され得る。さらに、ミキサ回路およびフィルタの数が、サポートされる各々のキャリアごとに専用のミキサおよびフィルタを含む従来のトランシーバアーキテクチャと比べて削減され得、それは、改善されたキーパフォーマンスインジケータを提供し得る。受信機ブロック３５２〜３５８内の複数の広帯域ＬＮＡを含む受信機アーキテクチャは、追加の受信機ブロックをサポートすることによってより高いダウンリンク能力をサポートするための拡張を可能にするスケーラブルな設計を提供する。

[0040]図４に示したカスケードされたスイッチングアーキテクチャの結果として、複数のＬＮＡ２９８および２９９とトランシーバ４５０内のダウンミキシング回路との間のルーティングの複雑さが、第１の複数のＬＮＡ２９８および第３の複数のＬＮＡ２９９の複数の特定のＬＮＡをトランシーバ４５０内の複数の特定の狭帯域ＬＮＡおよび複数の特定のダウンミックス回路に結合されるように限定するルーティングの構成と比べて、大幅に低減され得る。カスケードされたスイッチングアーキテクチャは、ＣＡ間結合および他の非理想的な影響を低減し得、ＲＦフロントエンド回路およびトランシーバ回路のコストおよびエリアの要件も低減し得る。

[0041]図５は、図４のカスケードされたスイッチ２９０およびカスケードされたスイッチ２９３の例示的な実施形態を含む図１のワイヤレスデバイス１１０に含まれ得るコンポーネントの別の例示的な実施形態５００を示す。カスケードされたスイッチ２９０の第１の複数のスイッチ３３２は、第１のＬＮＡモジュール４９２内にあり、トランシーバ４５０内にある第２の複数のスイッチ３３４にＰＣＢルーティングを介して結合される。第２のカスケードされたスイッチ２９３は、ＰＣＢルーティングを介してトランシーバ４５０内の第２のティアのスイッチに結合された第２のＬＮＡモジュール４９４内の第１のティアのスイッチを含む。

[0042]例示的な実施形態５００は、図４に示したものよりも多くの線を含むＰＣＢルーティングを有するものとして示されているが、例示的な実施形態５００におけるＰＣＢルーティングは、図４のＰＣＢルーティングよりも単純であり得る。例えば、図５のＰＣＢルーティングは、互いに交差する線なしに図示されているが、図４のＰＣＢルーティングは、交差した線を含んでいる。ＰＣＢルーティングの複雑さを低減することは、コストを削減し得、交差した線によって引き起こされる寄生容量を低減することによって、信号品質を改善し得る。

[0043]図６は、トランシーバ２２０のコンポーネントの別の例６００を示す。第１の複数のＬＮＡ２９８は、低帯域周波数帯域（「ＬＢ」）、中間帯域周波数帯域（「ＭＢ」）、高帯域周波数帯域（「ＨＢ」）、および超高／ＬＴＥ−Ｕ周波数帯域（「ＵＨ／ＬＴＥＵ」）の特定のサブ帯域に専用の複数のＬＮＡを含むものとして示されている。第１の複数のスイッチ３３２は、複数のＬＢ ＬＮＡに結合された複数の入力と、１つの出力６１１とを有するＬＢスイッチ６０２（例えば、シングルポール・４−スロー（ＳＰ４Ｔ：a single-pole, 4-throw）スイッチ）を含む。ＭＢスイッチ６０４は、６つの入力と２つの出力６１２，６１３とを有する（例えば、ダブルポール・６−スロースイッチ）。ＨＢスイッチ６０６は、４つの入力および２つの出力６１４，６１５を有する（例えば、ダブルポール・４−スロースイッチ）。ＵＨ／ＬＴＥＵスイッチ６０８は、２つの入力および１つの出力６１６を有する（例えば、シングルポール・ダブルスロースイッチ）。第２の複数のスイッチ３３４は、６つの入力６２１〜６２６と、４つの出力３６１〜３６４とを含む（例えば、４−ポール・６−スロースイッチ）。第２の複数のスイッチ３３４は、第２の複数のスイッチ３３４の各々の特定の出力３６１〜３６４を第２の複数のスイッチ３３４の６つの入力６２１〜６２６のいずれかに結合するように構成可能な２４個のシングルポール・シングルスロースイッチを含むものとして図示されている。

[0044]第１の複数のスイッチ３３２の複数のスイッチング素子は、複数の選択されたＬＮＡの複数の出力を第１の複数のスイッチ３３２のそれぞれの出力へと選択的にルーティングするように、１つまたは複数の第１の制御信号６３０に応答する。第２の複数のスイッチ３３４の複数のスイッチング素子は、第２の複数のスイッチ３３４の複数の入力を（それぞれの受信機ブロック３５２〜３５８に結合され得る）第２の複数のスイッチ３３４のそれぞれの出力３６１〜３６４へと選択的にルーティングするように、１つまたは複数の第２の制御信号６３２に応答する。制御信号６３０，６３２は、図２のデータプロセッサ／コントローラ２８０などの制御回路から受信され得る。

[0045]第１の複数のスイッチ３３２の入力および出力の数ならびに第２の複数のスイッチ３３４の入力および出力の数は、サポートされるべきＣＡ信号の数およびＣＡ帯域の可能な組合せに応じて変化し得る。例えば、ＣＡの組合せが、ＬＢ内に２つの非隣接サブ帯域を含むことができる場合、ＬＢスイッチ６０２は、１つの出力の代わりに２つの出力を含み得る。別の例として、５つ以上のＣＡ同時信号（concurrent signals）がサポートされるべきである場合、第２の複数のスイッチ３３４は、５つ以上の出力を含み得る（そして、図４のトランシーバ４５０は、５つ以上の受信ブロックを有し得る）。複数のスイッチング素子の例示的な構成（arrangement）が、第１の複数のスイッチ３３２および第２の複数のスイッチ３３４において示されているが、他のインプリメンテーションにおいては、複数のスイッチング素子の他の構成が使用され得る。例えば、単一のマルチスロースイッチが、低帯域、中間帯域、高帯域、および超高／ＬＴＥＵ帯域の各々について示されているが、他のインプリメンテーションにおいては、複数のマルチスロースイッチが、低帯域、中間帯域、高帯域、および超高／ＬＴＥＵ帯域のうちの１つまたは複数について使用され得、あるいは或るマルチスロースイッチが、低帯域、中間帯域、高帯域、および超高／ＬＴＥＵ帯域のうちの２つ以上、またはこれらの組合せにまたがり（span）得る。

[0046]図７が、図６のカスケードされたスイッチ２９０が、ＰＣＢルーティングを介して帯域幅に基づいて第１の複数のＬＮＡ２９８の複数のＬＮＡ出力を受信機ブロック３５２〜３５８に結合するように構成された一例７００を示す。図示のとおり、第１の複数のスイッチ３３２および第２の複数のスイッチ３３４が、ＬＢ信号７０２が第２の複数のスイッチ３３４の第１の出力を介して第１の受信機ブロック３５２へと提供され、ＭＢ信号７０４が第２の複数のスイッチ３３４の第２の出力を介して第２の受信機ブロック３５４へと提供され、ＨＢ信号７０６が第２の複数のスイッチ３３４の第３の出力を介して第３の受信機ブロック３５６へと提供され、ＵＨ／ＬＴＥＵ信号７０８が第２の複数のスイッチ３３４の第４の出力を介して第４の受信機ブロック３５８へと提供されるように、構成されている。サポートされるべき特定のＣＡの組合せに基づいて、異なる受信機ブロックに異なる帯域を提供する他の構成が可能であることを、理解されたい。

[0047]図１のワイヤレスデバイス１１０において実行され得る例示的な方法８００が、図８に示されている。方法８００は、図２のトランシーバ２２０などのトランシーバの動作中に実行され得、８０２において、第１の複数の低雑音増幅器（ＬＮＡ）からの増幅された信号をカスケードされたスイッチにおいて受信することを含み得る。例えば、第１の複数のＬＮＡ２９８のうちの１つまたは複数のＬＮＡは、図２のアンテナインターフェース信号２２４を介して入力信号を受信し、増幅された信号を生成し得る。カスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８から増幅された信号を受信し得る。

[0048]８０４において、増幅された信号は、カスケードされたスイッチから第２の複数のＬＮＡへと送られる。例えば、カスケードされたスイッチ２９０は、増幅された信号を図２〜図３の第２の複数のＬＮＡ２６０へとルーティングし得る。例示のために、カスケードされたスイッチは、第１の複数のＬＮＡのうちの複数のＬＮＡの複数の出力を、第２の複数のＬＮＡを含む複数の受信機ブロックに結合し得る。例えば、図３のカスケードされたスイッチ２９０は、第１の複数のＬＮＡ２９８のうちの複数のＬＮＡの複数の出力を、受信機ブロック３５２〜３５８内の第２の複数のＬＮＡ２６０のうちの複数のＬＮＡに選択的に結合し得る。

[0049]カスケードされたスイッチは、複数の特定のＬＮＡを複数の受信機回路内の複数の特定の狭帯域ＬＮＡおよび複数のダウンミキシング回路に結合されるように制限するルーティングの構成と比較して、第１の複数のＬＮＡと受信機回路との間のルーティングの複雑さが低減されることを可能にする。カスケードされたスイッチは、ＣＡ間結合および他の非理想的な影響を低減し得、ＲＦフロントエンド回路およびトランシーバ回路のコストおよびエリアの要件も低減し得る。

[0050]上述の実施形態に関連して、装置は、複数の第１のルーティングされた信号を生成するために第１の増幅するための手段からの複数の第１の信号をルーティングするための手段を含み得る。第１の信号をルーティングするための手段は、第１の複数のスイッチングするための手段を含み得る。例えば、複数の第１の信号をルーティングするための手段をルーティングするための手段は、図３〜図７の第１の複数のスイッチ３３２、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0051]装置は、複数の第１のルーティングされた信号を第２の増幅するための手段へとルーティングするための手段を含み得る。複数の第１のルーティングされた信号をルーティングするための手段は、第２の複数のスイッチングするための手段を含み得る。例えば、複数の第１のルーティングされた信号をルーティングするための手段は、図３〜図７の第２の複数のスイッチ３３４、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0052]第１の増幅するための手段は、図２〜図７の第１の複数のＬＮＡ２９８のうちの１つまたは複数のＬＮＡ、図２あるいは図４〜図５の第３の複数のＬＮＡ２９９のうちの１つまたは複数のＬＮＡ、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0053]第２の増幅するための手段は、図２〜図３の第２の複数のＬＮＡ２６０のうちの１つまたは複数のＬＮＡ、図２の第４の複数のＬＮＡ２６１のうちの１つまたは複数のＬＮＡ、図４〜図５の１つまたは複数のＬＮＡ４８０〜４８７、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0054]第１の増幅するための手段は、狭帯域信号を増幅するための手段を含み得る。例えば、複数の第１の増幅器出力信号を生成するための手段は、狭帯域ＬＮＡを含み得る。

[0055]第２の増幅するための手段は、広帯域信号を増幅するための手段を含み得る。例えば、複数の第２の増幅器出力信号を生成するための手段は、広帯域ＬＮＡを含み得る。

[0056]装置は、複数の第２のルーティングされた信号を生成するために第３の増幅するための手段からの複数の第２の信号をルーティングするための手段を含み得る。例えば、複数の第２の信号をルーティングするための手段は、図２あるいは図４〜図５のカスケードされたスイッチ２９３内の第１の複数のスイッチ、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0057]装置は、複数の第２のルーティングされた信号を第４の増幅するための手段へとルーティングするための手段を含み得る。例えば、複数の第２のルーティングされた信号をルーティングするための手段は、図２あるいは図４〜図５のカスケードされたスイッチ２９３内の第２の複数のスイッチ、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0058]第３の増幅するための手段は、図２あるいは図４〜図５の第３の複数のＬＮＡ２９９のうちの１つまたは複数のＬＮＡ、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0059]第４の増幅するための手段は、図２〜図３の第２の複数のＬＮＡ２６０のうちの１つまたは複数のＬＮＡ、図２の第４の複数のＬＮＡ２６１のうちの１つまたは複数のＬＮＡ、図４〜図５の１つまたは複数のＬＮＡ４８０〜４８７、１つまたは複数の他のデバイス、回路、またはこれらの任意の組合せを含み得る。

[0060]装置は、第２の増幅するための手段の複数の第１の出力信号を無線周波数信号処理するための手段を含み得る。複数の第１の出力信号を無線周波数信号処理するための手段は、図２のより多くの受信回路２４２のうちの１つ、図３〜図５の受信機ブロック３５２〜３５８のうちの１つまたは複数、図４〜図５のミキサ回路４８８、図４〜図５のフィルタ４８９〜４９０の一方または両方、図４〜図５のＡＤＣ４９１〜４９２の一方または両方、１つまたは複数の他のデバイス、回路、あるいはこれらの任意の組合せを含み得る。

[0061]装置は、第４の増幅するための手段の複数の第２の出力信号を無線周波数信号処理するための手段を含み得る。複数の第２の出力信号を無線周波数信号処理するための手段は、図２のより多くの受信回路２４２のうちの１つ、図３〜図５の受信機ブロック３５２〜３５８のうちの１つまたは複数、図４〜図５のミキサ回路４８８、図４〜図５のフィルタ４８９〜４９０の一方または両方、図４〜図５のＡＤＣ４９１〜４９２の一方または両方、１つまたは複数の他のデバイス、回路、あるいはこれらの任意の組合せを含み得る。

[0062]当業者であれば、情報および信号が、種々の異なる技術および技法のいずれかを使用して表現され得ることを、理解するであろう。例えば、以上の説明の全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはこれらの任意の組合せによって表され得る。

[0063]さらに、本明細書に開示の実施形態に関連して説明される種々の例示の論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両者の組合せとしてインプリメントされ得ることを、当業者であれば理解できるであろう。種々の例示のコンポーネント、ブロック、構成、モジュール、回路、およびステップは、上記において、概して、それらの機能の観点から説明されている。このような機能がハードウェアとしてインプリメントされるか、あるいはプロセッサ実行可能な命令としてインプリメントされるかは、特定の用途および全体的なシステムに課される設計上の制約事項に依存する。当業者は、上述の機能を各々の特定の用途について種々の方法でインプリメントし得るが、そのようなインプリメンテーションの決定は、本開示の技術的範囲からの逸脱を生じるものと解釈されるべきではない。

[0064]本明細書に開示の実施形態に関連して説明される方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、または両者の組合せにて直接的に具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当該技術分野において知られている任意の他の形式の非一時的な記憶媒体に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体からの情報の読み出しおよび記憶媒体への情報の書き込みを行うことができるように、プロセッサに結合される。代案においては、記憶媒体がプロセッサに一体化され得る。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に存在し得る。ＡＳＩＣは、コンピューティングデバイスまたはユーザ端末内に存在し得る。代案において、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内にディスクリートなコンポーネントとして存在し得る。

[0065]本開示の実施形態についての以上の説明は、当業者が、本開示の実施形態を製作および使用することができるように提供されている。これらの実施形態の種々の変更が、当業者にとって容易に明らかであり、本明細書に定められる原理は、本開示の技術的範囲から離れることなく他の実施形態に適用され得る。したがって、本開示は、本明細書に示された実施形態に限定されることが意図されるものではなく、以下の特許請求の範囲によって定義される原理および新規な特徴と矛盾しない可能な最も広い範囲が与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の複数の低雑音増幅器（ＬＮＡ）と、
前記第１の複数のＬＮＡの複数の出力を第２の複数のＬＮＡへとルーティングするように構成されたカスケードされたスイッチと、
を備える、装置。
［Ｃ２］
前記カスケードされたスイッチは、
前記第１の複数のＬＮＡに結合された複数の入力を有する複数の第１のスイッチを含む第１の複数のスイッチと、
前記第１の複数のスイッチの複数の出力に結合された複数の入力を有する複数の第２のスイッチを含む第２の複数のスイッチと、
を備える、Ｃ１に記載の装置。
［Ｃ３］
前記第２の複数のスイッチの複数の出力は、前記第２の複数のＬＮＡの複数の入力に結合される、Ｃ２に記載の装置。
［Ｃ４］
前記第１の複数のＬＮＡは、複数の狭帯域ＬＮＡを含み、前記第２の複数のＬＮＡは、複数の広帯域ＬＮＡを含む、Ｃ３に記載の装置。
［Ｃ５］
前記カスケードされたスイッチは、前記第１の複数のＬＮＡの前記複数の出力をプリント回路基板ルーティングを介して前記第２の複数のＬＮＡへとルーティングするように構成される、Ｃ１に記載の装置。
［Ｃ６］
前記第１の複数のＬＮＡは、第１の数のＬＮＡを含み、前記第２の複数のＬＮＡは、第２の数のＬＮＡを含み、ここにおいて、前記第１の数は、前記第２の数よりも大きい、Ｃ１に記載の装置。
［Ｃ７］
第３の複数のＬＮＡと、
前記第３の複数のＬＮＡの複数の出力を第４の複数のＬＮＡへとルーティングするように構成された第２のカスケードされたスイッチと、
をさらに備える、Ｃ１に記載の装置。
［Ｃ８］
前記第１の複数のＬＮＡは、第１のアンテナに結合され、前記第３の複数のＬＮＡは、第２のアンテナに結合される、Ｃ７に記載の装置。
［Ｃ９］
前記カスケードされたスイッチの出力に結合された第１の入力を含み、前記第２のカスケードされたスイッチの出力に結合された第２の入力を含む受信機をさらに備える、Ｃ８に記載の装置。
［Ｃ１０］
前記カスケードされたスイッチは、帯域幅に基づき、プリント回路基板ルーティングを介して、複数の前記出力を前記第２の複数のＬＮＡのうちの複数のＬＮＡに結合するように構成される、Ｃ１に記載の装置。
［Ｃ１１］
複数の第１のルーティングされた信号を生成するために第１の増幅するための手段からの複数の第１の信号をルーティングするための手段と、
前記複数の第１のルーティングされた信号を第２の増幅するための手段へとルーティングするための手段と、
を備える、装置。
［Ｃ１２］
前記第１の増幅するための手段は、狭帯域信号を増幅するための手段を備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記第２の増幅するための手段は、広帯域信号を増幅するための手段を備える、Ｃ１１に記載の装置。
［Ｃ１４］
複数の第２のルーティングされた信号を生成するために第３の増幅するための手段からの複数の第２の信号をルーティングするための手段をさらに備える、Ｃ１１に記載の装置。
［Ｃ１５］
前記複数の第２のルーティングされた信号を第４の増幅するための手段へとルーティングするための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１６］
前記第２の増幅するための手段の複数の第１の出力信号を信号処理するための手段をさらに備える、Ｃ１５に記載の装置。
［Ｃ１７］
前記第４の増幅するための手段の複数の第２の出力信号を信号処理するための手段をさらに備える、Ｃ１６に記載の装置。
［Ｃ１８］
前記第１の信号をルーティングするための前記手段は、第１の複数のスイッチングするための手段を備え、前記複数の第１のルーティングされた信号をルーティングするための前記手段は、第２の複数のスイッチングするための手段を備える、Ｃ１７に記載の装置。
［Ｃ１９］
第１の複数の低雑音増幅器（ＬＮＡ）からの増幅された信号をカスケードされたスイッチにおいて受信することと、
前記カスケードされたスイッチから前記増幅された信号を第２の複数のＬＮＡへと送ることと、
を備える、方法。
［Ｃ２０］
前記カスケードされたスイッチは、前記第１の複数のＬＮＡのうちの複数のＬＮＡの複数の出力を、前記第２の複数のＬＮＡを含む複数の受信機に結合する、Ｃ１９に記載の方法。

Claims (10)

1. 第１の複数の低雑音増幅器（ＬＮＡ）と、
   前記第１の複数のＬＮＡの複数の出力を第２の複数のＬＮＡへとルーティングするように構成されたカスケードされたスイッチと、を備え、
   ここにおいて、前記カスケードされたスイッチは、
   前記第１の複数のＬＮＡに結合された複数の入力を有する複数の第１のスイッチを含む第１の複数のスイッチと、
   前記第１の複数のスイッチの複数の出力に結合された複数の入力を有する複数の第２のスイッチを含む第２の複数のスイッチと、
   を備え、ここにおいて、前記第２の複数のスイッチの複数の出力は、前記第２の複数のＬＮＡの複数の入力に結合される、装置。
2. 前記第１の複数のＬＮＡは、複数の狭帯域ＬＮＡを含み、前記第２の複数のＬＮＡは、複数の広帯域ＬＮＡを含む、請求項１に記載の装置。
3. 前記カスケードされたスイッチは、前記第１の複数のＬＮＡの前記複数の出力をプリント回路基板ルーティングを介して前記第２の複数のＬＮＡへとルーティングするように構成される、請求項１に記載の装置。
4. 前記第１の複数のＬＮＡは、第１の数のＬＮＡを含み、前記第２の複数のＬＮＡは、第２の数のＬＮＡを含み、ここにおいて、前記第１の数は、前記第２の数よりも大きい、請求項１に記載の装置。
5. 第３の複数のＬＮＡと、
   前記第３の複数のＬＮＡの複数の出力を第４の複数のＬＮＡへとルーティングするように構成された第２のカスケードされたスイッチと、
   をさらに備える、請求項１に記載の装置。
6. 前記第１の複数のＬＮＡは、第１のアンテナに結合され、前記第３の複数のＬＮＡは、第２のアンテナに結合される、請求項５に記載の装置。
7. 前記カスケードされたスイッチの出力に結合された第１の入力を含み、前記第２のカスケードされたスイッチの出力に結合された第２の入力を含む受信機をさらに備える、請求項６に記載の装置。
8. 前記カスケードされたスイッチは、前記第１の複数のＬＮＡの周波数帯域に基づき、プリント回路基板ルーティングを介して、複数の前記出力を前記第２の複数のＬＮＡのうちの複数のＬＮＡに結合するように構成される、請求項１に記載の装置。
9. 第１の複数の低雑音増幅器（ＬＮＡ）からの増幅された信号をカスケードされたスイッチにおいて受信することと、
   前記カスケードされたスイッチから前記増幅された信号を第２の複数のＬＮＡへと送ることと、を備え、ここにおいて、前記カスケードされたスイッチは、
   前記第１の複数のＬＮＡに結合された複数の入力を有する複数の第１のスイッチを含む第１の複数のスイッチと、
   前記第１の複数のスイッチの複数の出力に結合された複数の入力を有する複数の第２のスイッチを含む第２の複数のスイッチと、
   を備え、ここにおいて、前記第２の複数のスイッチの複数の出力は、前記第２の複数のＬＮＡの複数の入力に結合される、方法。
10. 前記カスケードされたスイッチは、前記第１の複数のＬＮＡのうちの複数のＬＮＡの複数の出力を、前記第２の複数のＬＮＡを含む複数の受信機に結合する、請求項９に記載の方法。

Images