KR101758894B1 - 용량성 프로그래머블 이득 증폭기 - Google Patents

용량성 프로그래머블 이득 증폭기 Download PDF

Info

Publication number
KR101758894B1
KR101758894B1 KR1020167026512A KR20167026512A KR101758894B1 KR 101758894 B1 KR101758894 B1 KR 101758894B1 KR 1020167026512 A KR1020167026512 A KR 1020167026512A KR 20167026512 A KR20167026512 A KR 20167026512A KR 101758894 B1 KR101758894 B1 KR 101758894B1
Authority
KR
South Korea
Prior art keywords
voltage signal
capacitor
coupled
receive
input
Prior art date
Application number
KR1020167026512A
Other languages
English (en)
Other versions
KR20160136322A (ko
Inventor
웬창 후앙
피터 지반 샤
메이삼 아진
아라쉬 메라비
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160136322A publication Critical patent/KR20160136322A/ko
Application granted granted Critical
Publication of KR101758894B1 publication Critical patent/KR101758894B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/008Control by switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/129Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/267A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45118At least one reactive element being added to at least one feedback circuit of a dif amp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45156At least one capacitor being added at the input of a dif amp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45514Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

장치는, 연산 증폭기, 및 연산 증폭기의 입력 단자에 커플링되고, 연산 증폭기의 입력 전압 신호와 출력 전압 신호 중 하나를 수신하기 위해 선택적으로 커플링되도록 구성된 복수의 커패시터들을 포함한다.

Description

용량성 프로그래머블 이득 증폭기{CAPACITIVE PROGRAMMABLE GAIN AMPLIFIER}
관련 출원에 대한 상호-참조
[0001] 본 출원은 2014년 4월 1일자로 출원된 공동 소유의 U.S 정식 특허 출원 제14/242,285호를 우선권으로 주장하며, 그 내용은 그 전체가 인용에 의해 본 명세서에 명백하게 통합된다.
분야
[0002] 본 개시내용은 일반적으로 용량성 프로그래머블 이득 증폭기(capacitive programmable gain amplifier)에 관한 것이다.
미국 등록특허공보 제4,441,082호 (1984.04.03.) 미국 등록특허공보 제5,363,055호 (1994.11.08.) 미국 등록특허공보 제7,265,705호 (2007.09.04.) 미국 등록특허공보 제8,610,467호 (2013.12.17.) 미국 공개특허공보 제2009/0273386호 (2009.11.05.)
[0003] 기술에 있어서의 진보는 더욱 소형이고 더욱 강력한 컴퓨팅 디바이스들을 초래해왔다. 예컨대, 소형이고, 경량이며, 사용자들에 의해 쉽게 운반되는 무선 컴퓨팅 디바이스들, 예컨대, 휴대용 무선 전화기들, PDA(personal digital assistant), 및 페이징 디바이스들을 포함하는 다양한 휴대용 퍼스널 컴퓨팅 디바이스들이 현재 존재한다. 더욱 구체적으로, 셀룰러 전화기들 및 IP(Internet protocol) 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 게다가, 수많은 이러한 무선 전화기들은 그 내부에 통합된 다른 유형들의 디바이스들을 포함한다. 예컨대, 무선 전화기들은 또한 디지털 정지 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화기들은, 인터넷에 액세스하기 위해 이용될 수 있는 소프트웨어 애플리케이션들, 예컨대, 웹 브라우저 애플리케이션을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 따라서, 이러한 무선 전화기들은 중요한 컴퓨팅 성능들을 포함할 수 있다.
[0004] 무선 전화기들은 오디오 신호들을 캡쳐하도록 구성된 마이크로폰들을 포함할 수 있다. 용량성 PGA(programmable gain amplifier)는 마이크로폰 신호와 같은 신호(예컨대, 오디오 신호)를 증폭시키도록 이용될 수 있다. 용량성 PGA는, 연산 증폭기의 공통 모드 입력(예컨대, 가상 접지)에 커플링된 다수의 입력 커패시터들, 및 연산 증폭기의 출력 및 가상 접지에 커플링된 다수의 피드백 커패시터들을 포함할 수 있다. 각각의 입력 커패시터는, 용량성 PGA의 이득을 제어하기 위해 대응 스위칭 회로소자를 이용하여 공통 모드 입력에 선택적으로 커플링되거나 또는 그로부터 디커플링될 수 있다. 유사한 방식으로, 각각의 피드백 커패시터는 용량성 PGA의 이득을 제어하기 위해 대응 스위칭 회로소자를 이용하여 공통 모드 입력에 선택적으로 커플링되거나 또는 그로부터 디커플링될 수 있다. 그러나, 스위칭 회로소자로부터의 누설 전류는 공통 모드 입력(예컨대, 높은 임피던스 노드)로 흐를 수 있으며, 이는 선형성(linearity)을 감소시킬 수 있고 그리고 입력 전압 범위를 감소시킬 수 있다. 예컨대, 누설 전류는 연산 증폭기의 출력에서 전압 스윙을 위해 이용되는 용량성 PGA의 헤드룸(headroom)을 감소시킬 수 있다. 감소된 헤드룸은 감소된 선형성 및 입력 전압 범위를 야기할 수 있다. 이에 더해, 입력 커패시터들 및 피드백 커패시터들을 디커플링하는 것은 노이즈 성능을 감소시킬 수 있다. 예컨대, 비활성(inactive) 커패시터들은 용량성 PGA의 노이즈의 양을 증가시킬 수 있다.
[0005] 도 1은 무선 시스템과 통신하는 무선 디바이스를 도시한다.
[0006] 도 2는 도 1의 무선 디바이스의 블록도를 도시한다.
[0007] 도 3은, 누설 전류를 감소시키고 싱글-엔드형(single-ended) 프로그래머블 용량성 이득 증폭기의 PSRR(power supply rejection ratio)을 개선시키기 위해 동작가능한 시스템의 예시적인 실시예를 도시하는 도면이다.
[0008] 도 4은, 누설 전류를 감소시키고 더블-엔드형(double-ended) 프로그래머블 용량성 이득 증폭기의 PSRR을 개선시키기 위해 동작가능한 시스템의 예시적인 실시예를 도시하는 도면이다.
[0009] 도 5는 도 4의 시스템에서 제 1 복수의 커패시터들 및 제 2 복수의 커패시터들의 회로 도면이다.
[0010] 도 6은 감소된 누설 전류 및 개선된 PSRR을 갖는 용량성 프로그래머블 이득 증폭기를 동작하는 방법(600)의 예시적인 실시예를 예시하는 플로우차트이다.
[0011] 이하 설명되는 상세한 설명은, 본 개시내용의 예시적인 설계들의 설명으로서 의도되고 오직 본 개시내용이 실행될 수 있는 설계들만을 나타내는 것으로는 의도되지 않는다. 용어 "예시적인"은 "예, 예시, 또는 일례로서 기능하는"을 의미하는 것으로 본 명세서에 사용된다. 본 명세서에서 "예시적인"으로서 설명된 임의의 설계는 다른 설계들에 비해 바람직한 또는 이점이 있는 것으로서 반드시 해석되는 것은 아니다. 상세한 설명은 본 개시내용의 예시적인 설계들의 전반적인 이해를 제공하기 위한 목적으로 특정 세부사항들을 포함한다. 본 명세서에 설명된 예시적인 설계들이 이러한 특정 세부사항들 없이도 실행될 수 있다는 것이 당업자들에게 명백하게 될 것이다. 일부 예시들에서, 본 명세서에 제시된 예시적인 설계들의 신규성을 모호하게 하는 것을 회피하기 위해 잘-알려진 구조들 및 디바이스들이 블록도 형태로 도시된다.
[0012] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 도시한다. 무선 통신 시스템(120)은 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 몇몇 다른 무선 시스템일 수도 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, EVDO(Evolution-Data Optimized), TD-SCDMA(Time Division Synchronous CDMA), 또는 CDMA의 일부 다른 버전을 구현할 수 있다. 간단함을 위해, 도 1은 2개의 기지국들(130 및 132) 및 하나의 시스템 컨트롤러(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 시스템은 임의의 수의 기지국들 및 임의의 세트의 네트워크 엔티티들을 포함할 수 있다.
[0013] 무선 디바이스(110)는 또한 UE(user equipment), 이동국, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, PDA(personal digital assistant), 핸드헬드 디바이스, 랩탑 컴퓨터, 스마트북, 넷북, 코드리스 폰, WLL(wireless local loop) 스테이션, 블루투스 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예컨대, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 또는 그 초과의 GNSS(global navigation satellite system)내의 위성들(예컨대, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는 무선 통신을 위한 하나 또는 그 초과의 무선 기술들, 예컨대, LTE, WCDMA, CDMA 1X, EVDO, TD-SCDMA, GSM, 802.11 등을 지원할 수 있다.
[0014] 도 2는 도 1의 무선 디바이스(110)의 예시적인 설계의 블록도를 도시한다. 이러한 예시적인 설계에서, 무선 디바이스(110)는 주(primary) 안테나(210)에 커플링된 트랜시버(220), 보조 안테나(212)에 커플링된 트랜시버(222), 및 데이터 프로세서/컨트롤러(280)를 포함한다. 트랜시버(220)는 다수의 주파수 대역들, 다수의 라디오 기술들, 캐리어 어그리게이션 등을 지원하기 위해 다수의(K) 수신기들(230pa 내지 230pk) 및 다수의(K) 송신기들(250pa 내지 250pk)을 포함한다. 트랜시버(222)는 다수의 주파수 대역들, 라디오 기술들, 캐리어 어그리게이션, 수신 다이버시티, 다수의 송신 안테나들로부터 다수의 수신 안테나들로의 MIMO(multiple-input multiple-output) 송신 등을 지원하기 위해 다수의(L) 수신기들(230sa 내지 230sl) 및 다수의(L) 송신기들(250sa 내지 250sl)을 포함한다.
[0015] 도 2에 도시된 예시적인 설계에서, 각각의 수신기(230)는 LNA(240) 및 수신 회로들(242)을 포함한다. 데이터 수신을 위해, 안테나(210)는, 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하고, 안테나 인터페이스 회로(224)를 통해 라우팅되고 입력 RF 신호로서 선택된 수신기에 제시되는 수신된 RF 신호를 제공한다. 안테나 인터페이스 회로(224)는 스위치들, 듀플렉서들, 송신 필터들, 수신 필터들, 매칭 회로들 등을 포함할 수 있다. 이하의 설명은, 수신기(230pa)가 선택된 수신기임을 가정한다. 수신기(230pa)내에서, LNA(240pa)는 입력 RF 신호를 증폭시키고 그리고 출력 RF 신호를 제공한다.수신 회로들(242pa)은, 출력 RF 신호를 RF로부터 기저대역으로 다운컨버팅하고, 다운컨버팅된 신호를 증폭하고 필터링하여, 아날로그 입력 신호를 데이터 프로세서(280)에 제공한다. 수신 회로들(242pa)은 혼합기들, 필터들, 증폭기들, 매칭 회로들, 오실레이터, LO(local oscillator) 생성기, PLL(phase locked loop) 등을 포함할 수 있다.트랜시버들(220 및 222)에서의 각각의 나머지 수신기(230)는 수신기(230pa)와 동일한 방식으로 동작할 수 있다.
[0016] 도 2에 도시된 예시적인 설계에서, 각각의 송신기(250)는 송신 회로들(252) 및 전력 증폭기(PA)(254)를 포함한다. 데이터 송신을 위해, 데이터 프로세서(280)는 송신될 데이터를 프로세싱(예컨대, 인코딩 및 변조)하고, 선택된 송신기에 아날로그 출력 신호를 제공한다. 이하의 설명은, 송신기(250pa)가 선택된 송신기임을 가정한다. 송신기(250pa) 내에서, 송신 회로들(252pa)은 아날로그 출력 신호를 기저대역에서 RF로 증폭하고, 필터링하고, 업컨버팅하여, 변조된 RF 신호를 제공한다. 송신 회로들(252pa)는 증폭기들, 필터들, 혼합기들, 매칭 회로들, 오실레이터, LO 생성기, PLL 등을 포함할 수 있다. PA(254pa)는 변조된 RF 신호를 수신하고 증폭하여 적절한 출력 전력 레벨을 갖는 송신 RF 신호를 제공한다. 송신 RF 신호는 안테나 인터페이스 회로(224)를 통해 라우팅되고 안테나(210)를 통해 송신된다. 트랜시버들(220 및 222)에서의 각각의 나머지 송신기(250)는 송신기(250pa)와 동일한 방식으로 동작할 수 있다.
[0017] 도 2는 수신기(230) 및 송신기(250)의 예시적인 설계를 도시한다. 수신기 및 송신기는, 도 2에 도시되지 않은 다른 회로들, 예컨대, 필터들, 매칭 회로들 등을 또한 포함할 수 있다. 트랜시버들(220 및 222) 둘 다 또는 일부는 하나 또는 그 초과의 아날로그 IC(integrated circuit)들, RF IC들, 혼합-신호 IC들 등 상에서 대해 구현될 수 있다. 예컨대, LNA들(240) 및 수신 회로들(242)은, RFIC 등일 수 있는 하나의 모듈 상에서 구현될 수 있다. 트랜시버들(220, 222) 내의 회로들은 또한 다른 방식들로 구현될 수 있다.
[0018] 데이터 프로세서/컨트롤러(280)는 무선 디바이스(110)에 대해 다양한 기능들을 수행할 수 있다. 예컨대, 데이터 프로세서(280)는, 수신기들(230)을 통해 수신되는 데이터 및 송신기들(250)을 통해 송신되는 데이터에 대해 프로세싱을 수행할 수 있다. 컨트롤러(280)는 트랜시버들(220 및 222) 내의 다양한 회로들의 동작을 제어할 수 있다. 메모리(282)는 데이터 프로세서/컨트롤러(280)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/컨트롤러(280)는 하나 또는 그 초과의 ASIC(application specific integrated circuit)들 및/또는 다른 IC들 상에서 구현될 수 있다.
[0019] 코더/디코더(CODEC)(260)가 데이터 프로세서(280)에 커플링될 수 있다. CODEC(260)는 용량성 프로그래머블 이득 증폭기(261)를 포함할 수 있다. 용량성 프로그래머블 이득 증폭기(261)는, CODEC(260) 내부로 통합되고, 무선 디바이스(110)에서 오디오 신호들의 규모를 조절하도록(예컨대, 오디오 신호들을 증폭시키도록) 동작가능하다. 예컨대, 용량성 프로그래머블 이득 증폭기(261)는 마이크로폰(266)을 통해 무선 디바이스(110)에 의해 수신된 오디오 스피치 신호들을 증폭시킬 수 있다. 예시적인 실시예에서, 마이크로폰(266)에 의해 캡쳐된 오디오 신호들은 필터(264)에 의해 필터링될 수 있고, 필터링된 오디오 신호들은 용량성 프로그래머블 이득 증폭기(261)에 의해 증폭된다.
[0020] 무선 디바이스(110)는 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 지원할 수 있다. 무선 디바이스(110)는, 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 통한 수신을 지원하기 위해 다수의 LNA들을 포함할 수 있다.
[0021] 도 3을 참조하면, 누설 전류를 감소시키고 싱글-엔드형 프로그래머블 용량성 이득 증폭기의 PSRR(power supply rejection ratio)을 개선시키기 위해 동작가능한 시스템(300)의 도면이 도시된다. 예시적인 실시예에서, 시스템(300)은 용량성 프로그래머블 이득 증폭기에 해당할 수 있다. 예컨대, 시스템(300)은 도 2의 용량성 프로그래머블 이득 증폭기(261)에 해당할 수 있다. 시스템(300)은, 마이크로폰, 예컨대, 도 2의 마이크로폰(266)에 의해 캡쳐된 오디오 신호들을 증폭시키도록 동작가능하다. 시스템(300)은 연산 증폭기(302) 및 복수의 커패시터들(304)을 포함한다.
[0022] 입력 커패시터(CIN)는 연산 증폭기(302)의 공통 모드 입력(예컨대, 제 1 노드(N1))에 직렬로 커플링될 수 있다. 예시적인 실시예에서, 제 1 노드(N1)는 시스템(300)의 가상 접지에 해당한다. 예컨대, 제 1 노드(N1)는 연산 증폭기(302)의 제 1 입력에 커플링된다. 입력 커패시터(CIN)는 연산 증폭기(302)에 입력 신호들을 제공하는 입력 경로에 포함될 수 있다. 예컨대, 입력 전압 신호(VIN)(예컨대, 마이크로폰 신호와 같은 오디오 신호)은 입력 커패시터(CIN)의 제 1 단자에 제공될 수 있고, 입력 커패시터(CIN)의 제 2 단자는 제 1 노드(N1)에 커플링될 수 있다. 입력 커패시터(CIN)는 입력 전압 신호(VIN)의 전압 레벨에 기초하여 충전 및 방전할 수 있다. 예컨대, 입력 커패시터(CIN)는 입력 전압 신호(VIN)가 로지컬 고전압 레벨을 가질 때 충전할 수 있고, 입력 커패시터(CIN)는 입력 전압 신호(VIN)가 로지컬 저전압 레벨을 가질 때 방전할 수 있다.
[0023] 연산 증폭기(302)의 출력은 피드백 커패시터(CFB)를 포함하는 피드백 경로를 포함한다. 예컨대, 피드백 커패시터(CFB)의 제 1 단자는 연산 증폭기(302)의 출력에 커플링될 수 있고, 피드백 커패시터(CFB)의 제 2 단자는 제 1 노드(N1)에 커플링될 수 있다. 연산 증폭기(302)는 출력 전압 신호(VOUT)를 생성하기 위해 입력 전압 신호(VIN)를 증폭시키도록 구성될 수 있다. 출력 전압 신호(VOUT)는 피드백 커패시터(CFB)의 제 1 단자에 제공될 수 있고, 피드백 커패시터(CFB)는 출력 전압 신호(VOUT)의 전압 레벨에 기초하여 충전 및 방전할 수 있다. 예컨대, 피드백 커패시터(CFB)는 출력 전압 신호(VOUT)가 로지컬 고전압 레벨일 때 충전할 수 있고, 피드백 커패시터(CFB)는 출력 전압 신호(VOUT)가 로지컬 저전압 레벨일 때 방전할 수 있다.예시적인 실시예에서, 제 1 노드(N1)에 그리고 연산 증폭기(302)의 출력에 커플링된 제 2 피드백 경로(미도시)는, 가속화된 레이트로 제 1 노드(N1)에 커패시터(미도시)를 커플링하고 디커플링함으로써 직류 피드백에 대한 비교적 큰 저항을 생성하도록 구성될 수 있는 스위칭 커패시터 회로(미도시)를 포함할 수 있다.
[0024] 용량성 프로그래머블 이득 증폭기의 이득(예컨대, 시스템(300)의 이득))은 입력 커패시턴스 및 피드백 커패시턴스에 기초한다. 예컨대, 용량성 프로그래머블 이득 증폭기의 이득은 입력 커패시터(CIN)의 커패시턴스 및 피드백 커패시터(CFB)의 이득에 기초할 수 있다. 예시적인 실시예에서, 이득은 피드백 커패시턴스에 의해 분할된 입력 커패시턴스와 동일하다(또는 대략적으로 동일하다).
[0025] 용량성 프로그래머블 이득 증폭기의 이득은, 입력 커패시터(CIN)에 병렬로 커패시터들을 선택적으로 커플링함으로써 그리고/또는 피드백 커패시터(CFB)에 병렬로 커패시터들을 선택적으로 커플링함으로써 조절될 수 있다. 예컨대, 용량성 프로그래머블 이득 증폭기의 이득은 입력 커패시터(CIN)에 병렬로 커패시터들을 커플링함으로써(예컨대, 입력 커패시턴스를 증가시킴으로써) 증가될 수 있고, 용량성 프로그래머블 이득 증폭기의 이득은 피드백 커패시터(CFB)에 병렬로 커패시터들을 커플링함으로써(예컨대, 피드백 커패시턴스를 증가시킴으로써) 감소될 수 있다.
[0026] 복수의 커패시터들(304)은 다수의 커패시터들(C1-CN)을 포함한다. 예컨대, 복수의 커패시터들(304)은 제 1 커패시터(C1), 제 2 커패시터(C2), 제 3 커패시터(C3), 제 4 커패시터(C4), 제 5 커패시터(C5), 및 제 N 커패시터(CN)를 포함할 수 있고, 여기서 N은 1보다 큰 임의의 정수이다. 예컨대, N이 9와 동일하면, 복수의 커패시터들(304)은 9개의 커패시터들을 포함한다.
[0027] 예시적인 실시예에서, 복수의 커패시터들(304) 내의 각각의 커패시터(C1-CN)는 균일한 증분 커패시턴스들을 가질 수 있다. 예컨대, 제 2 커패시터(C2)의 커패시턴스는 제 1 커패시터(C1)의 커패시턴스의 2배일 수 있고, 제 3 커패시터(C3)의 커패시턴스는 제 2 커패시터(C2)의 커패시턴스의 2배일 수 있는 식이다. 비-제한적인 예시로서, 제 1 커패시터(C1)는 625fF(femto-Farads)의 커패시턴스를 가질 수 있고, 제 2 커패시터(C2)는 1.25pF(pico-Farads)(예컨대, 625fF *2)의 커패시턴스를 가질 수 있다. 제 3 커패시터(C3)는 2.5pF(예컨대, 1.25pF*2)의 커패시턴스를 가질 수 있고, 제 4 커패시터(C4)는 5.0pF(예컨대, 2.5pF*2)의 커패시턴스를 가질 수 있으며, 제 5 커패시터(C5)는 10.0pF(예컨대, 5.0pF*2)의 커패시턴스를 가질 수 있는 식이다.
[0028] 다른 예시적인 실시예에서, 복수의 커패시터들(304) 내의 각각의 커패시터(C1-CN)는 비-균일 증분 커패시턴스들을 가질 수 있다. 비-제한적인 예시로서, 제 1 커패시터(C1)는 0.168pF의 커패시턴스를 가질 수 있고, 제 2 커패시터(C2)는 0.197pF의 커패시턴스를 가질 수 있으며, 제 3 커패시터(C3)는 0.231pF의 커패시턴스를 가질 수 있는 식이다. 비-균일 증분 커패시턴스와 연관된 이득 에러를 감소시키기 위해, 각각의 커패시터(C1-CN)는 MOM(metal-oxide-metal) 커패시터 레이아웃에서 공통 핑거 길이 및 MOM 커패시터 레이아웃에서 상이한 폭들을 가질수 있다. 예컨대, 각각의 커패시터(C1-CN)는 다수의 라인들(예컨대, 핑거들)을 이용하여 구성될 수 있고, 직렬의 커패시터들은 기생 커패시턴스를 감소시키기 위해 핑거들을 공유할 수 있다.
[0029] 각각의 커패시터(C1-CN)는 (예컨대, 제 1 노드(N1)에 그리고 입력 전압 신호(VIN)에 커플링된) 제 1 커패시터(CIN)와 병렬로 선택적으로 커플링되거나 또는 (예컨대, 제 1 노드(N1)에 그리고 출력 전압 신호(VOUT)에 커플링된) 피드백 커패시터(CFB)에 병렬로 선택적으로 커플링될 수 있다.
[0030] 예컨대, 복수의 스위치들(S1-SN)은 복수의 커패시터들(304)에 커플링될 수 있다. 각각의 스위치(S1-SN)는 입력 전압 신호(VIN)를 수신하기 위해 또는 출력 전압 신호(VOUT)를 수신하기 위해 또는 출력 전압 신호(VOUT)를 수신하기 위해 대응 커패시터(C1-CN)를 커플링하도록 구성될 수 있다. 예컨대, 제 1 스위치(S1)는, 제 1 커패시터(C1)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다. 제 2 스위치(S2)는, 제 2 커패시터(C2)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다. 제 3 스위치(S3)는, 제 3 커패시터(C3)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다. 제 4 스위치(S4)는, 제 4 커패시터(C4)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다. 제 5 스위치(S5)는, 제 5 커패시터(C5)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다. 제 N 스위치(SN)는, 제 N 커패시터(CN)의 제 1 단자에 커플링되고, 입력 전압 신호(VIN)와 연관된 단자에 또는 출력 전압 신호(VOUT)와 연관된 단자에 선택적으로 커플링될 수 있다.
[0031] 각각의 커패시터(C1-CN)는 가상 접지(예컨대, 연산 증폭기(302)의 입력)에 커플링된다. 예컨대, 제 1 커패시터(C1)의 제 2 단자는 제 1 노드(N1)에 커플링되고, 제 2 커패시터(C2)의 제 2 단자는 제 1 노드(N1)에 커플링되며, 제 3 커패시터(C3)의 제 2 단자는 제 1 노드(N1)에 커플링된다. 유사한 방식으로, 제 4 커패시터(C4)의 제 2 단자는 제 1 노드(N1)에 커플링되고, 제 5 커패시터(C5)의 제 2 단자는 제 1 노드(N1)에 커플링되며, 제 N 커패시터(CN)의 제 2 단자는 제 1 노드(N1)에 커플링된다.
[0032] 용량성 프로그래머블 이득 증폭기의 이득은 스위치들(S1-SN)을 통해 조절될 수 있다. 예컨대, 이득은 출력 전압 신호(VOUT)와 연관된 단자로부터 스위치를 디커플링하고 그리고 입력 전압 신호(VIN)와 연관된 단자에 스위치를 커플링함으로써 증가될 수 있다. 도 3에 예시된 바와 같이, 제 2 스위치(S2)는 출력 전압 신호(VOUT)와 연관된 단자에 커플링된다. 따라서, 제 2 커패시터(C2)는 피드백 커패시터(CFB)와 병렬로 커플링된다. 용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위해, 제 2 스위치(S2)는 출력 전압 신호(VOUT)와 연관된 단자로부터 디커플링할 수 있고, 입력 전압 신호(VIN)와 연관된 (예컨대, 입력 커패시터(CIN)와 병렬로 제 2 커패시터(C2)를 커플링하는) 단자에 커플링할 수 있다. 그 결과, 입력 커패시턴스는 제 2 커패시터(C2)의 커패시턴스에 의해 증가할 수 있고, 피드백 커패시턴스는 제 2 커패시터(C2)의 커패시턴스에 의해 감소할 수 있다. 입력 커패시턴스를 증가시키는 것 및 피드백 커패시턴스를 감소시키는 것은 더 높은 이득을 생성한다. 제 5 스위치(S5)는 용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위해 주로 유사한 방식으로 동작할 수 있다.
[0033] 이득은 입력 전압 신호(VIN)와 연관된 단자로부터 스위치를 디커플링함으로써 그리고 출력 전압 신호(VOUT)와 연관된 단자에 스위치를 커플링함으로써 감소될 수 있다. 도 3에 예시된 바와 같이, 제 1 스위치(S1)는 입력 전압 신호(VIN)와 연관된 단자에 커플링된다. 따라서, 제 1 커패시터(C1)는 입력 커패시터(CIN)와 병렬로 커플링된다. 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해, 제 1 스위치(S1)는 입력 전압 신호(VIN)와 연관된 단자로부터 디커플링할 수 있고, 출력 전압 신호(VOUT)와 연관된 (예컨대, 피드백 커패시터(CFB)와 병렬로 제 1 커패시터(C1)를 커플링하는) 단자에 커플링할 수 있다. 그 결과, 입력 커패시턴스는 제 1 커패시터(C1)의 커패시턴스에 의해 감소할 수 있고, 피드백 커패시턴스는 제 1 커패시터(C1)의 커패시턴스에 의해 증가할 수 있다. 피드백 커패시턴스를 증가시키는 것 및 입력 커패시턴스를 감소시키는 것은 더 낮은 이득을 생성한다. 제 3 스위치, 제 4 스위치, 및 제 N 스위치(S3, S4, SN)는 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해 주로 유사한 방식으로 동작할 수 있다.
[0034] 도 3의 시스템(300)은 입력 전압 범위를 증가시키기 위해 그리고 개선된(예컨대, 증가된) 헤드룸에 기초하여 선형성을 증가시키기 위해 가상 접지(예컨대, 연산 증폭기(302)의 입력)에서 공통 모드 시프트들을 감소시킬 수 있다. 예컨대, 시스템(300)의 입력(에컨대, 입력 전압 신호(VIN)를 수신하도록 커플링된 노드) 및 시스템(300)의 출력(예컨대, 출력 전압 신호(VOUT)를 수신하도록 커플링된 노드)은 낮은 임피던스 노드들이고, 제 1 노드(N1)는 높은 임피던스 노드이다. 스위치들(S1-SN)은, 출력 전압 신호(VOUT)(예컨대, 시스템(300)의 출력)와 연관된 단자들, 및/또는 제 1 노드(N1)(예컨대, 가상 접지)에 커플링되기 보다는 입력 전압 신호(VIN)(예컨대, 시스템(300)의 입력)와 연관된 단자들에 커플링될 수 있다. 그 결과, 스위치들(S1-SN)로부터 생성된 누설 전류는 높은 임피던스 노드(예컨대, 제 1 노드(N1))가 아닌 낮은 임피던스 노드들에 전파할 수 있다. 누설 전류가 높은 임피던스 노드로 전파하는 것을 방지하는 것은, 입력 전압 범위를 증가시킬 수 있고 그리고 용량성 프로그래머블 이득 증폭기의 선형성을 증가시킬 수 있다. 추가적으로, 스위치들(S1-SN)과 연관된 누설 전류가 (가상 접지가 아닌) 낮은 임피던스 노드들로 전파하기 때문에, PSRR이 증가된다.
[0035] 또한, 복수의 커패시터들(304) 내의 각각의 커패시터(C1-CN)는 (예컨대, 입력 커패시터(CIN)와 병렬로 커플링된) 입력 커패시터 또는 (예컨대, 피드백 커패시터(CFB)와 병렬로 커플링된) 피드백 커패시터 둘 중 하나로서 활용된다는 점이 이해될 것이다. 복수의 커패시터들(304)에서의 각각의 커패시터(C1-CN)가 입력 커패시터 또는 피드백 커패시터 둘 중 하나로서 활용되기 때문에, 용량성 프로그래머블 이득 증폭기는 개선된 단조성(monotonicity)을 통해 높은 이득 모드들(예컨대, 비교적 큰 입력 커패시턴스)에서 개선된 노이즈 성능(예컨대, 감소된 노이즈)를 달성할 수 있다.
[0036] 도 4을 참조하면, 누설 전류를 감소시키고 더블-엔드형 프로그래머블 용량성 이득 증폭기의 PSRR(power supply rejection ratio)을 개선시키기 위해 동작가능한 시스템(400)의 도면이 도시된다. 예시적인 실시예에서, 시스템(400)은 용량성 프로그래머블 이득 증폭기에 해당할 수 있다. 예컨대, 시스템(400)은 도 2의 용량성 프로그래머블 이득 증폭기(261)에 해당할 수 있다. 시스템(400)은, 마이크로폰, 예컨대, 도 2의 마이크로폰(266)에 의해 캡쳐된 오디오 신호들을 증폭시키도록 동작가능하다. 시스템(400)은 차동 연산 증폭기(402), 제 1 복수의 커패시터들(404), 및 제 2 복수의 커패시터들(406)을 포함한다.
[0037] 제 1 입력 커패시터(CIN1)는 차동 연산 증폭기(402)의 공통 모드 입력(예컨대, 제 1 노드(N1))에 직렬로 커플링될 수 있고, 제 2 입력 커패시터(CIN2)는 차동 연산 증폭기(402)의 제 2 공통 모드 입력(예컨대, 제 2 노드(N2))에 직렬로 커플링될 수 있다. 예시적인 실시예에서, 제 1 노드(N1) 및 제 2 노드(N2)는 시스템(400)의 가상 접지에 해당한다. 예컨대, 제 1 노드(N1)는 차동 연산 증폭기(402)의 제 1 입력에 커플링되고, 제 2 노드(N2)는 차동 연산 증폭기(402)의 제 2 입력에 커플링된다.
[0038] 제 1 입력 커패시터(CIN1)는 제 1 차동 입력 신호를 차동 연산 증폭기(402)에 제공하는 제 1 입력 경로에 포함되고, 제 2 입력 커패시터(CIN2)는 제 2 차동 입력 신호를 차동 연산 증폭기(402)에 제공하는 제 2 입력 경로에 포함될 수 있다. 예컨대, 제 1 입력 전압 신호(VIN1)는 제 1 입력 커패시터(CIN1)의 제 1 단자에 제공될 수 있고, 제 2 입력 전압 신호(VIN2)는 제 2 입력 커패시터들(CIN2)의 제 1 단자에 제공될 수 있다. 예시적인 실시예에서, 제 1 입력 전압 신호(VIN1) 및 제 2 입력 전압 신호(VIN2)는 상이한 신호들이다. 제 1 입력 커패시터(CIN1)의 제 2 단자는 제 1 노드(N1)에 커플링되고, 제 2 입력 커패시터(CIN2)의 제 2 단자는 제 2 노드(N2)에 커플링된다.
[0039] 차동 연산 증폭기(402)의 제 1 출력은 제 1 피드백 커패시터(CFB1)를 포함하는 제 1 피드백 경로를 포함하고, 차동 연산 증폭기(402)의 제 2 출력은 제 2 피드백 커패시터(CFB2)를 포함하는 제 2 피드백 경로를 포함한다. 예컨대, 제 1 피드백 커패시터(CFB1)의 제 1 단자는 차동 연산 증폭기(402)의 제 1 출력에 커플링될 수 있고, 제 1 피드백 커패시터(CFB1)의 제 2 단자는 제 1 노드(N1)에 커플링될 수 있다. 유사한 방식으로, 제 2 피드백 커패시터(CFB2)의 제 1 단자는 연산 증폭기(402)의 제 2 출력에 커플링될 수 있고, 제 2 피드백 커패시터(CFB2)의 제 2 단자는 제 2 노드(N2)에 커플링될 수 있다.
[0040] 차동 연산 증폭기(402)는 제 1 출력 전압 신호(VOUT1) 및 제 2 출력 전압 신호(VOUT2)를 생성하기 위해 입력 전압 신호들(VIN1, VIN2)을 증폭시키도록 구성될 수 있다. 예시적인 실시예에서, 제 1 출력 전압 신호(VOUT1) 및 제 2 출력 전압 신호(VOUT2)는 차동 신호들이다. 제 1 출력 전압 신호(VOUT1)는 제 1 피드백 커패시터(CFB1)의 제 1 단자에 제공될 수 있고, 제 1 피드백 커패시터(CFB1)는 제 1 출력 전압 신호(VOUT1)의 전압 레벨에 기초하여 충전 및 방전할 수 있다. 유사한 방식으로, 제 2 출력 전압 신호(VOUT2)는 제 2 피드백 커패시터(CFB2)의 제 1 단자에 제공될 수 있고, 제 2 피드백 커패시터(CFB2)는 제 2 출력 전압 신호(VOUT2)의 전압 레벨에 기초하여 충전 및 방전할 수 있다.
[0041] 용량성 프로그래머블 이득 증폭기의 이득은, 입력 커패시터들(CIN1, CIN2)에 병렬로 커패시터들을 선택적으로 커플링함으로써 그리고/또는 피드백 커패시터들(CFB1, CFB2)에 병렬로 커패시터들을 선택적으로 커플링함으로써 조절될 수 있다. 예컨대, 용량성 프로그래머블 이득 증폭기의 이득은 입력 커패시터들(CIN1, CIN2)에 병렬로 커패시터들을 커플링함으로써(예컨대, 입력 커패시턴스를 증가시킴으로써) 증가될 수 있고, 용량성 프로그래머블 이득 증폭기의 이득은 피드백 커패시터들(CFB1, CFB2)에 병렬로 커패시터들을 커플링함으로써(예컨대, 피드백 커패시턴스를 증가시킴으로써) 감소될 수 있다.
[0042] 도 5에 예시된 바와 같이, 제 1 복수의 커패시터들(404)은 다수의 커패시터들(C1-CK)을 포함한다. 예컨대, 제 1 복수의 커패시터들(404)은 제 1 커패시터(C1-1), 제 2 커패시터(C1-2), 제 3 커패시터(C1-3), 제 4 커패시터(C1-4), 제 5 커패시터(C1-5), 및 제 K 커패시터(CK)를 포함할 수 있고, 여기서 K는 0보다 큰 임의의 정수이다. 예컨대, K가 12와 동일하면, 제 1 복수의 커패시터들(404)은 12개의 커패시터들을 포함한다. 제 2 복수의 커패시터들(406)은 다수의 커패시터들(C1-CM)을 포함한다. 예컨대, 제 2 복수의 커패시터들(404)은 제 1 커패시터(C2-1), 제 2 커패시터(C2-2), 제 3 커패시터(C2-3), 제 4 커패시터(C2-4), 제 5 커패시터(C2-5), 및 제 M 커패시터(CM)를 포함할 수 있고, 여기서 M은 1보다 큰 임의의 정수이다. 예시적인 실시예에서, 제 1 복수의 커패시터들(404) 및 제 2 복수의 커패시터들(406)은 동일한 수의 커패시터들을 포함한다(예컨대, K=M).
[0043] 제 1 및 제 2 복수의 커패시터들(404-406)은 도 3의 복수의 커패시터들(304)과 실질적으로 유사한 방식으로 동작할 수 있다. 예컨대, 제 1 복수의 커패시터들(404) 내의 각각의 커패시터(C1-1-C1-K)의 제 1 단자는 대응 스위치(S1-1-S1-K)에 커플링될 수 있고, 각각의 스위치(S1-1-S1-K)는 대응 커패시터(C1-1-C1-K)를 제 1 입력 전압 신호(VIN1)에 또는 제 1 출력 전압 신호(VOUT1)에 커플링하도록 구성될 수 있다. 따라서, 각각의 커패시터(C1-1-C1-K)는 (예컨대, 제 1 노드(N1)에 커플링되고 그리고 제 1 입력 전압 신호(VIN1)를 수신하기 위한) 제 1 입력 커패시터(CIN1)와 병렬로 선택적으로 커플링되거나 또는 (예컨대, 제 1 노드(N1)에 커플링되고 그리고 제 1 출력 전압 신호(VOUT1)를 수신하기 위한) 피드백 커패시터(CFB1)에 병렬로 선택적으로 커플링될 수 있다.
[0044] 유사한 방식으로, 제 2 복수의 커패시터들(406)에서 각각의 커패시터(C2-1-C2-M)의 제 1 단자는 대응 스위치(S2-1-S2-M)에 커플링될 수 있고, 각각의 스위치(S2-1-S2-K)는 제 2 입력 전압 신호(VIN2)를 수신하기 위해 또는 제 2 출력 전압 신호(VOUT2)를 수신하기 위해 대응 커패시터(C2-1-C2-M)를 커플링하도록 구성될 수 있다. 따라서, 각각의 커패시터(C2-1-C2-M)는 (예컨대, 제 2 노드(N2)에 커플링되고 그리고 제 2 입력 전압 신호(VIN2)를 수신하기 위한) 제 2 입력 커패시터(CIN2)와 병렬로 선택적으로 커플링되거나 또는 (예컨대, 제 2 노드(N2)에 커플링되고 그리고 제 2 출력 전압 신호(VOUT2)를 수신하기 위한) 제 2 피드백 커패시터(CFB2)에 병렬로 선택적으로 커플링될 수 있다.
[0045] 도 4의 용량성 프로그래머블 이득 증폭기의 이득은 스위치들(S1-1-S1-K, S2-1-S2-K)을 통해 조절될 수 있다. 예컨대, 이득은 제 1 및 제 2 출력 전압 신호들(VOUT1, VOUT2)과 연관된 단자들로부터 스위치들을 디커플링하고 그리고 제 1 및 제 2 입력 전압 신호(VIN1, VIN2)와 연관된 단자들에 스위치들을 커플링함으로써 증가될 수 있다. 도 5에 예시된 바와 같이, 제 2 스위치(S1-2)는 제 1 출력 전압 신호(VOUT1)와 연관된 단자에 커플링되고, 제 2 스위치(S2-2)는 제 2 출력 전압 신호(VOUT2)와 연관된 단자에 커플링된다. 따라서, 제 1 복수의 커패시터들(404) 내의 제 2 커패시터(C1-2)는 제 1 피드백 커패시터(CFB1)와 병렬로 커플링되고, 제 2 복수의 커패시터들(406) 내의 제 2 커패시터(C2-2)는 제 2 피드백 커패시터(CFB2)와 병렬로 커플링된다. 용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위해, 제 2 스위치(S1-2)는 제 1 출력 전압 신호(VOUT1)와 연관된 단자로부터 디커플링할 수 있고, 제 1 입력 전압 신호(VIN1)와 연관된 (예컨대, 제 1 입력 커패시터(CIN1)와 병렬로 제 2 커패시터(C1-2)를 커플링하는) 단자에 커플링할 수 있다. 유사한 방식으로, 제 2 스위치(S2-2)는 제 2 출력 전압 신호(VOUT2)와 연관된 단자로부터 디커플링할 수 있고, 제 2 입력 전압 신호(VIN2)와 연관된 (예컨대, 제 2 입력 커패시터(CIN2)와 병렬로 제 2 커패시터(C2-2)를 커플링하는) 단자에 커플링할 수 있다.
[0046] 이득은 제 1 및 제 2 입력 전압 신호들(VIN1, VIN2)과 연관된 단자들로부터 스위치들을 디커플링하고 그리고 제 1 및 제 2 출력 전압 신호들(VOUT1, VOUT2)과 연관된 단자들에 스위치들을 커플링함으로써 감소될 수 있다. 도 5에 예시된 바와 같이, 제 1 스위치(S1-1)는 제 1 입력 전압 신호(VIN1)와 연관된 단자에 커플링되고, 제 1 스위치(S2-1)는 제 2 입력 전압 신호(VIN2)와 연관된 단자에 커플링된다. 따라서, 제 1 복수의 커패시터들(404) 내의 제 1 커패시터(C1-1)는 제 1 입력 커패시터(CIN1)와 병렬로 커플링되고, 제 2 복수의 커패시터들(406) 내의 제 1 커패시터(C2-1)는 제 2 입력 커패시터(CIN2)와 병렬로 커플링된다. 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해, 제 1 스위치(S1-1)는 제 1 입력 전압 신호(VIN1)와 연관된 단자로부터 디커플링할 수 있고, 제 1 출력 전압 신호(VOUT1)와 연관된 (예컨대, 제 1 피드백 커패시터(CFB1)와 병렬로 제 1 커패시터(C1-1)를 커플링하는) 단자에 커플링할 수 있다. 유사한 방식으로, 제 1 스위치(S2-1)는 제 2 입력 전압 신호(VIN2)와 연관된 단자로부터 디커플링할 수 있고, 제 2 출력 전압 신호(VOUT2)와 연관된 (예컨대, 제 2 피드백 커패시터(CFB2)와 병렬로 제 1 커패시터(C2-1)를 커플링하는) 단자에 커플링할 수 있다.
[0047] 도 4의 시스템(400)은 입력 전압 범위를 증가시키기 위해 그리고 개선된(예컨대, 증가된) 헤드룸에 기초하여 선형성을 증가시키기 위해 가상 접지(예컨대, 차동 연산 증폭기(402)의 입력들)에서 공통 모드 시프트들을 감소시킬 수 있다. 예컨대, 시스템(400)의 입력들(에컨대, 입력 전압 신호들(VIN1, VIN2)을 수신하도록 커플링된 노드들) 및 시스템(400)의 출력들(예컨대, 출력 전압 신호들(VOUT1, VOUT2)을 수신하도록 커플링된 노드들)은 낮은 임피던스 노드들이고, 제 1 노드(N1) 및 제 2 노드(N2)는 높은 임피던스 노드이다. 스위치들(S1-1-S1-K, S2-1-S1-M)은, 출력 전압 신호들(VOUT1, VOUT2)(예컨대, 시스템(400)의 출력들)와 연관된 단자들 및/또는 가상 접지 노드들(N1, N2)에 커플링되기 보다는 입력 전압 신호들(VIN1, VIN2)(예컨대, 시스템(400)의 입력들)과 연관된 단자들에 커플링될 수 있다. 그 결과, 스위치들(S1-1-S1-K, S2-1-S1-M)로부터 생성된 누설 전류는 높은 임피던스 노드가 아닌 낮은 임피던스 노드들에 전파할 수 있다. 누설 전류가 높은 임피던스 노드로 전파하는 것을 방지하는 것은, 입력 전압 범위를 증가시킬 수 있고 그리고 용량성 프로그래머블 이득 증폭기의 선형성을 증가시킬 수 있다. 추가적으로, 스위치들(S1-1-S1-K, S2-1-S1-M)과 연관된 누설 전류는 (가상 접지가 아닌) 낮은 임피던스 노드들에 전파할 수 있기 때문에, PSRR이 증가된다.
[0048] 또한, 복수의 커패시터들(404, 406) 내의 각각의 커패시터(C1-1-C1-K, C2-1-C2-M)가 (예컨대, 입력 커패시터들(CIN1, CIN2)과 병렬로 커플링된) 입력 커패시터 또는 (예컨대, 피드백 커패시터들(CFB1, CFB2)과 병렬로 커플링된) 피드백 커패시터 둘 중 하나로서 활용된다는 점이 이해될 것이다. 복수의 커패시터들(404, 406)에서의 각각의 커패시터(C1-1-C1-K, C2-1-C2-M)가 입력 커패시터 또는 피드백 커패시터 둘 중 하나로서 활용되기 때문에, 용량성 프로그래머블 이득 증폭기는 개선된 단조성(monotonicity)을 통해 높은 이득 모드들(예컨대, 비교적 큰 입력 커패시턴스)에서 개선된 노이즈 성능(예컨대, 감소된 노이즈)를 달성할 수 있다.
[0049] 도 6을 참조하면, 감소된 누설 전류 및 개선된 PSRR을 갖는 용량성 프로그래머블 이득 증폭기를 동작하는 방법(600)의 예시적인 실시예를 예시하는 플로우차트가 도시된다. 예시적인 실시예에서, 방법(600)은 도 1 및 도 2의 무선 디바이스(110)의 용량성 프로그래머블 이득 증폭기(261), 도 3의 시스템(300), 도 4의 시스템(400), 도 5의 스위치들, 또는 이들의 임의의 조합을 이용하여 수행될 수 있다.
[0050] 방법(600)은, 602에서, 용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위한 연산 증폭기를 갖는 용량성 프로그래머블 이득 증폭기의 입력 전압 신호를 수신하기 위해 복수의 커패시터들의 제 1 커패시터를 선택적으로 커플링하는 단계를 포함한다. 예컨대, 도 3을 참조하면, 제 1 스위치(S1)는 입력 전압 신호(VIN)와 연관된 단자에 커플링된다. 제 1 스위치(S1)가 입력 전압 신호(VIN)와 연관된 단자에 커플링될 때, 제 1 커패시터(C1)는 입력 전압 신호(VIN)를 수신하도록 커플링된다. 예컨대, 제 1 커패시터(C1)는 용량성 프로그래머블 이득 증폭기의 입력 커패시턴스를 증가시키기 위해 입력 커패시터(CIN)와 병렬로 커플링된다. 용량성 프로그래머블 이득 증폭기의 입력 커패시턴스를 증가시키는 것은 용량성 프로그래머블 이득 증폭기의 이득을 증가시킨다.
[0051] 다른 예시로서, 도 5를 참조하여, 제 1 스위치(S1-1)는 제 1 입력 전압 신호(VIN1)와 연관된 단자에 커플링되고, 제 1 스위치(S2-1)는 제 2 입력 전압 신호(VIN2)와 연관된 단자에 커플링된다. 제 1 스위치들(S1-1, S2-1)이 입력 전압 신호들(VIN1, VIN2)과 연관된 단자들에 커플링될 때, 제 1 커패시터들(C1-1, C2-1)은 각각 입력 전압 신호들(VIN1, VIN2)을 수신하도록 커플링된다. 예컨대, 제 1 복수의 커패시터들(404) 내의 제 1 커패시터(C1-1)는 제 1 입력 커패시터(CIN1)와 병렬로 커플링되고, 제 2 복수의 커패시터들(406) 내의 제 1 커패시터(C2-1)는 제 2 입력 커패시터(CIN2)와 병렬로 커플링된다.
[0052] 복수의 커패시터들의 제 1 커패시터는, 604에서, 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해 연산 증폭기의 출력 전압 신호를 수신하도록 선택적으로 커플링될 수 있다. 예컨대, 도 3을 참조하면, 제 1 스위치(S1)는 입력 전압 신호(VIN)와 연관된 단자로부터 디커플링하고, 출력 전압 신호(VOUT)와 연관된 (예컨대, 피드백 커패시터(CFB)와 병렬로 제 1 커패시터(C1)를 커플링하는) 단자에 커플링하여, 용량성 프로그래머블 이득 증폭기의 이득을 감소시킬 수 있다. 그 결과, 입력 커패시턴스는 제 1 커패시터(C1)의 커패시턴스에 의해 감소할 수 있고, 피드백 커패시턴스는 제 1 커패시터(C1)의 커패시턴스에 의해 증가할 수 있다. 피드백 커패시턴스를 증가시키는 것 및 입력 커패시턴스를 감소시키는 것은 더 낮은 이득을 생성한다.
[0053] 다른 예시로서, 도 5를 참조하면, 제 1 스위치(S1-1)는 제 1 입력 전압 신호(VIN1)와 연관된 단자로부터 디커플링하고, 제 1 출력 전압 신호(VOUT1)와 연관된 (예컨대, 제 1 피드백 커패시터(CFB1)와 병렬로 제 1 커패시터(C1-1)를 커플링하는) 단자에 커플링하여, 도 4의 용량성 프로그래머블 이득 증폭기의 이득을 감소시킬 수 있다. 유사한 방식으로, 제 1 스위치(S2-1)는 제 2 입력 전압 신호(VIN2)와 연관된 단자로부터 디커플링할 수 있고, 제 2 출력 전압 신호(VOUT2)와 연관된 (예컨대, 제 2 피드백 커패시터(CFB2)와 병렬로 제 1 커패시터(C2-1)를 커플링하는) 단자에 커플링할 수 있다.
[0054] 도 6의 방법(600)은 개선된 단조성을 통해 높은 이득 모드들(예컨대, 비교적 큰 입력 커패시턴스)에서 개선된 노이즈 성능(예컨대, 감소된 노이즈)을 달성한다. 예컨대, 복수의 커패시터들(304, 404, 406) 내의 각각의 커패시터는 입력 커패시터 또는 피드백 커패시터 둘 중 하나로서 활용된다. 복수의 커패시터들(304, 404, 406)에서의 각각의 커패시터가 입력 커패시터 또는 피드백 커패시터 둘 중 하나로서 활용되기 때문에, 용량성 프로그래머블 이득 증폭기는 개선된 단조성을 통해 높은 이득 모드들(예컨대, 비교적 큰 입력 커패시턴스)에서 개선된 노이즈 성능(예컨대, 감소된 노이즈)를 달성할 수 있다.
[0055] 설명된 실시예들과 함께, 장치는 프로그래머블 이득 증폭기의 입력 전압 신호를 수신하거나 또는 프로그래머블 이득 증폭기의 연산 증폭기의 출력 전압 신호를 수신하기 위해 복수의 커패시터들 중 제 1 커패시터를 선택적으로 커플링하기 위한 제 1 수단을 포함한다. 예컨대, 제 1 스위칭 수단은 도 3의 제 1 스위치(S1), 도 3의 제 2 스위치(S2), 도 3의 제 3 스위치(S3), 도 3의 제 4 스위치(S4), 도 3의 제 5 스위치(S5), 도 3의 제 N 스위치(SN), 도 5의 제 1 스위치(S1-1), 도 5의 제 2 스위치(S1-2), 도 5의 제 3 스위치(S1-3), 도 5의 제 4 스위치(S1-4), 도 5의 제 5 스위치(S1-5), 도 5의 제 K 스위치(S1-K), 도 5의 제 1 스위치(S2-1), 도 5의 제 2 스위치(S2-2), 도 5의 제 3 스위치(S2-3), 도 5의 제 4 스위치(S2-4), 도 5의 제 5 스위치(S2-5), 도 5의 제 M 스위치(S2-M), 하나 또는 그 초과의 다른 디바이스들, 회로들, 모듈들, 또는 이들의 임의의 조합을 포함할 수 있다.
[0056] 장치는 또한, 입력 전압 신호를 수신하거나 또는 출력 전압 신호를 수신하기 위해 복수의 커패시터들 중 제 2 커패시터를 선택적으로 커플링하기 위한 제 2 수단을 포함한다. 예컨대, 제 2 수단은 도 3의 제 1 스위치(S1), 도 3의 제 2 스위치(S2), 도 3의 제 3 스위치(S3), 도 3의 제 4 스위치(S4), 도 3의 제 5 스위치(S5), 도 3의 제 N 스위치(SN), 도 5의 제 1 스위치(S1-1), 도 5의 제 2 스위치(S1-2), 도 5의 제 3 스위치(S1-3), 도 5의 제 4 스위치(S1-4), 도 5의 제 5 스위치(S1-5), 도 5의 제 K 스위치(S1-K), 도 5의 제 1 스위치(S2-1), 도 5의 제 2 스위치(S2-2), 도 5의 제 3 스위치(S2-3), 도 5의 제 4 스위치(S2-4), 도 5의 제 5 스위치(S2-5), 도 5의 제 M 스위치(S2-M), 하나 또는 그 초과의 다른 디바이스들, 회로들, 모듈들, 또는 이들의 임의의 조합을 포함할 수 있다.
[0057] 개시된 실시예들의 이전 설명은, 당업자로 하여금 개시된 실시예들을 이행하게 하거나 또는 사용하게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 변형들은 당업자들에게 쉽게 명백할 것이며 본 명세서에 정의된 원리들은 본 개시물의 범위를 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 개시내용은 본 명세서에 나타낸 실시예들로 제한되는 것으로 의도되는 것은 아니며, 이하의 청구범위들에 의해 정의된 것과 같은 원리들 및 신규의 특징들에 부합하는 가능한 최광의의 범위에 따른다.

Claims (21)

  1. 장치로서,
    연산 증폭기;
    상기 연산 증폭기의 입력 단자에 커플링되는 복수의 커패시터들 ― 상기 복수의 커패시터들은 제 1 커패시터 및 제 2 커패시터를 포함함 ―;
    상기 제 1 커패시터에 커플링되는 제 1 스위치 ― 상기 제 1 스위치는, 상기 연산 증폭기의 입력 전압 신호를 수신하기 위해 또는 상기 연산 증폭기의 출력 전압 신호를 수신하기 위해 상기 제 1 커패시터를 선택적으로 커플링하도록 구성됨 ―;
    상기 제 2 커패시터에 커플링되는 제 2 스위치 ― 상기 제 2 스위치는, 상기 입력 전압 신호를 수신하기 위해 또는 상기 출력 전압 신호를 수신하기 위해 상기 제 2 커패시터를 선택적으로 커플링하도록 구성됨 ―
    를 포함하고,
    상기 입력 전압 신호를 수신하기 위해 또는 상기 출력 전압 신호를 수신하기 위해 상기 제 2 커패시터를 선택적으로 커플링하는 것은, 상기 입력 전압 신호를 수신하기 위해 또는 상기 출력 전압 신호를 수신하기 위해 상기 제 1 커패시터를 커플링하는 것과 독립적으로 발생하는,
    장치.
  2. 제 1 항에 있어서,
    상기 복수의 커패시터들 중 대응 커패시터를, 상기 입력 전압 신호를 수신하기 위한 제 1 단자에 또는 상기 출력 전압 신호를 수신하기 위한 제 2 단자에 커플링하도록 구성되는 복수의 스위치들을 더 포함하고,
    상기 복수의 스위치들은 상기 제 1 스위치 및 상기 제 2 스위치를 포함하는,
    장치.
  3. 제 1 항에 있어서,
    상기 연산 증폭기의 상기 입력 단자는 가상 접지 노드인,
    장치.
  4. 제 1 항에 있어서,
    상기 입력 전압 신호를 수신하도록 커플링되고 그리고 상기 연산 증폭기의 상기 입력 단자에 커플링되는 입력 커패시터; 및
    상기 연산 증폭기의 상기 출력 전압 신호를 수신하도록 커플링되고 그리고 상기 연산 증폭기의 상기 입력 단자에 커플링되는 피드백 커패시터를 더 포함하는,
    장치.
  5. 제 4 항에 있어서,
    상기 입력 커패시터, 상기 피드백 커패시터, 상기 복수의 커패시터들, 및 상기 연산 증폭기는 용량성 프로그래머블(programmable) 이득 증폭기에 포함되는,
    장치.
  6. 제 4 항에 있어서,
    제 2 입력 전압 신호를 수신하도록 커플링되고 그리고 상기 연산 증폭기의 제 2 입력 단자에 커플링되는 제 2 입력 커패시터;
    상기 연산 증폭기의 제 2 출력 전압 신호를 수신하도록 커플링되고 그리고 상기 연산 증폭기의 상기 제 2 입력 단자에 커플링되는 제 2 피드백 커패시터; 및
    상기 연산 증폭기의 상기 제 2 입력 단자에 커플링되고, 그리고 상기 제 2 입력 전압 신호, 상기 제 2 출력 전압 신호 또는 이들의 조합 중 적어도 하나를 수신하기 위해 선택적으로 커플링되도록 구성되는 제 2 복수의 커패시터들을 더 포함하는,
    장치.
  7. 제 6 항에 있어서,
    상기 입력 전압 신호 및 상기 제 2 입력 전압 신호는 차동 신호들이고, 그리고 상기 출력 전압 신호 및 상기 제 2 출력 전압 신호는 차동 신호들인,
    장치.
  8. 제 6 항에 있어서,
    상기 제 2 입력 전압 신호를 수신하기 위해 또는 상기 제 2 출력 전압 신호를 수신하기 위해 상기 제 2 복수의 커패시터들 중 대응 커패시터를 커플링하도록 구성되는 제 2 복수의 스위치들을 더 포함하는,
    장치.
  9. 제 8 항에 있어서,
    상기 제 2 복수의 스위치들은, 상기 대응 커패시터의 제 1 단자에 커플링되고, 상기 제 2 입력 전압 신호를 수신하기 위한 제 3 단자 및 상기 제 2 출력 전압 신호를 수신하기 위한 제 4 단자 중 하나에 선택적으로 커플링되고, 그리고
    상기 대응 커패시터의 제 2 단자는 가상 접지 노드에 커플링되는,
    장치.
  10. 방법으로서,
    용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위해 연산 증폭기를 포함하는 상기 용량성 프로그래머블 이득 증폭기의 입력 전압 신호를 수신하도록 복수의 커패시터들 중 제 1 커패시터를 선택적으로 커플링하는 단계;
    상기 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해 상기 연산 증폭기의 출력 전압 신호를 수신하도록 상기 복수의 커패시터들 중 상기 제 1 커패시터를 선택적으로 커플링하는 단계;
    상기 용량성 프로그래머블 이득 증폭기의 이득을 증가시키기 위해 상기 입력 전압 신호를 수신하도록 상기 복수의 커패시터들 중 제 2 커패시터를 선택적으로 커플링하는 단계; 및
    상기 용량성 프로그래머블 이득 증폭기의 이득을 감소시키기 위해 상기 출력 전압 신호를 수신하도록 상기 복수의 커패시터들 중 상기 제 2 커패시터를 선택적으로 커플링하는 단계를 포함하고,
    상기 입력 전압 신호 또는 상기 출력 전압 신호를 수신하도록 상기 복수의 커패시터들 중 상기 제 2 커패시터를 선택적으로 커플링하는 것은, 상기 입력 전압 신호 또는 상기 출력 전압 신호를 수신하도록 상기 제 1 커패시터를 커플링하는 것과 독립적으로 발생하는,
    방법.
  11. 제 10 항에 있어서,
    상기 복수의 커패시터들 중 상기 제 1 커패시터는, 스위치를 통해 상기 입력 전압 신호를 수신하도록 또는 상기 출력 전압 신호를 수신하도록 선택적으로 커플링되는,
    방법.
  12. 제 11 항에 있어서,
    상기 스위치는, 상기 복수의 커패시터들 중 상기 제 1 커패시터의 제 1 단자에 커플링되고, 상기 입력 전압 신호를 수신하기 위한 제 1 단자에 또는 상기 출력 전압 신호를 수신하기 위한 제 2 단자에 선택적으로 커플링되고, 그리고
    상기 제 1 커패시터의 제 2 단자는 가상 접지 노드에 커플링되는,
    방법.
  13. 장치로서,
    연산 증폭기의 입력 전압 신호를 수신하도록 또는 상기 연산 증폭기의 출력 전압 신호를 수신하도록 복수의 커패시터들 중 제 1 커패시터를 선택적으로 커플링하기 위한 수단; 및
    상기 입력 전압 신호를 수신하도록 또는 상기 출력 전압 신호를 수신하도록 상기 복수의 커패시터들 중 제 2 커패시터를 선택적으로 커플링하기 위한 수단을 포함하고,
    상기 입력 전압 신호를 수신하도록 또는 상기 출력 전압 신호를 수신하도록 상기 제 2 커패시터를 선택적으로 커플링하는 것은, 상기 입력 전압 신호를 수신하도록 또는 상기 출력 전압 신호를 수신하도록 상기 제 1 커패시터를 커플링하는 것과 독립적으로 발생하는,
    장치.
  14. 제 13 항에 있어서,
    상기 제 1 커패시터의 일 단자는 입력 신호를 제공하기 위한 수단에 커플링되고, 그리고 상기 제 1 커패시터의 제 2 단자는 가상 접지 노드에 커플링되는,
    장치.
  15. 제 14 항에 있어서,
    상기 제 2 커패시터를 선택적으로 커플링하기 위한 수단은, 상기 연산 증폭기의 제 1 입력 단자에 또는 제 2 입력 단자에 선택적으로 커플링되고, 그리고 상기 제 2 커패시터는 가상 접지 노드에 커플링되는,
    장치.
  16. 제 13 항에 있어서,
    상기 제 1 커패시터는 상기 연산 증폭기의 증폭 입력 단자에 커플링되는,
    장치.
  17. 제 16 항에 있어서,
    상기 연산 증폭기의 상기 증폭 입력 단자는 가상 접지 노드인,
    장치.
  18. 제 13 항에 있어서,
    상기 제 2 커패시터는 상기 연산 증폭기의 증폭 입력 단자에 커플링되는,
    장치.
  19. 제 1 항에 있어서,
    상기 제 1 스위치는 상기 제 1 커패시터를 상기 입력 전압 신호에 커플링하도록 구성되고, 그리고 상기 제 2 스위치는 상기 제 1 커패시터가 상기 입력 전압 신호에 커플링되는 동안 상기 제 2 커패시터를 상기 출력 전압 신호에 커플링하도록 구성되는,
    장치.
  20. 제 1 항에 있어서,
    상기 제 2 커패시터는, 상기 제 1 스위치를 통해 상기 입력 전압 신호 또는 상기 출력 전압 신호를 수신하도록 구성되는 상기 제 1 커패시터와 독립적으로, 상기 제 2 스위치를 통해 상기 입력 전압 신호 또는 상기 출력 전압 신호를 수신하도록 구성가능한,
    장치.
  21. 장치로서,
    연산 증폭기;
    제 1 커패시터에 커플링되는 제 1 스위치 ― 상기 제 1 스위치는 상기 연산 증폭기의 입력 전압 신호를 수신하기 위해 또는 상기 연산 증폭기의 출력 전압 신호를 수신하기 위해 상기 제 1 커패시터의 제 1 단자를 선택적으로 커플링하도록 구성되고, 상기 제 1 커패시터의 제 2 단자는 상기 연산 증폭기의 입력 단자에 비-선택적으로(non-selectively) 커플링됨 ―; 및
    제2 커패시터에 커플링되는 제 2 스위치 ― 상기 제 2 스위치는 상기 입력 전압 신호를 수신하기 위해 또는 상기 출력 전압 신호를 수신하기 위해 상기 제 2 커패시터의 제 1 단자를 선택적으로 커플링하도록 구성되고, 상기 제 2 커패시터의 제 2 단자는 상기 연산 증폭기의 상기 입력 단자에 비-선택적으로 커플링됨 ―
    를 포함하는,
    장치.
KR1020167026512A 2014-04-01 2015-03-19 용량성 프로그래머블 이득 증폭기 KR101758894B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/242,285 2014-04-01
US14/242,285 US9438192B2 (en) 2014-04-01 2014-04-01 Capacitive programmable gain amplifier
PCT/US2015/021572 WO2015153141A1 (en) 2014-04-01 2015-03-19 Capacitive programmable gain amplifier

Publications (2)

Publication Number Publication Date
KR20160136322A KR20160136322A (ko) 2016-11-29
KR101758894B1 true KR101758894B1 (ko) 2017-07-17

Family

ID=52811247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026512A KR101758894B1 (ko) 2014-04-01 2015-03-19 용량성 프로그래머블 이득 증폭기

Country Status (6)

Country Link
US (1) US9438192B2 (ko)
EP (1) EP3127237A1 (ko)
JP (1) JP2017515359A (ko)
KR (1) KR101758894B1 (ko)
CN (1) CN107005208B (ko)
WO (1) WO2015153141A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9729117B2 (en) * 2014-06-16 2017-08-08 Conexant Systems, Llc System and method for leakage current control for programmable gain amplifiers
US10331282B2 (en) * 2016-12-30 2019-06-25 Qualcomm Incorporated Highly configurable front end for touch controllers
US10175839B2 (en) 2016-12-30 2019-01-08 Qualcomm Incorporated Highly configurable front end for touch controllers
EP3415925A1 (en) * 2017-06-15 2018-12-19 EM Microelectronic-Marin SA An interface circuit for a capacitive accelerometer sensor
US10581431B2 (en) * 2018-04-06 2020-03-03 Qualcomm Incorporated Self capacitance drive offset cancellation in touch controller integrated circuits
TWI735399B (zh) * 2020-12-24 2021-08-01 神煜電子股份有限公司 具消除暗電流的光感測裝置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441082A (en) 1981-10-09 1984-04-03 American Microsystems, Inc. Switched capacitor automatic gain control loop
US5363055A (en) 1993-03-15 1994-11-08 General Electric Company Photodiode preamplifier with programmable gain amplification
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
JP2000201038A (ja) * 1999-01-08 2000-07-18 Yozan Inc ゲイン可変演算増幅器
US6288669B1 (en) 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
JP2003204487A (ja) * 2002-01-09 2003-07-18 Sony Corp 信号処理回路
US6727749B1 (en) * 2002-08-29 2004-04-27 Xilinx, Inc. Switched capacitor summing system and method
JP2004336129A (ja) 2003-04-30 2004-11-25 Canon Inc 可変インピーダンス回路を用いた可変利得増幅回路
JP2007116493A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オフセットキャンセル装置
TW200805878A (en) 2006-07-12 2008-01-16 Sunplus Technology Co Ltd Programmable gain amplifier
US7265705B1 (en) 2006-08-10 2007-09-04 National Semiconductor Corporation Opamp and capacitor sharing scheme for low-power pipeline ADC
CN100555873C (zh) * 2006-08-24 2009-10-28 凌阳科技股份有限公司 可编程增益放大器
KR100974882B1 (ko) * 2007-10-02 2010-08-11 한국전자통신연구원 이중 CDS/PxGA 회로
US8093914B2 (en) * 2007-12-14 2012-01-10 Cypress Semiconductor Corporation Compensation circuit for a TX-RX capacitive sensor
US20090273386A1 (en) 2008-05-01 2009-11-05 Custom One Design, Inc Apparatus for current-to-voltage integration for current-to-digital converter
KR101229470B1 (ko) * 2010-08-19 2013-02-05 주식회사 동부하이텍 이미지 센서
US8319550B2 (en) * 2011-01-18 2012-11-27 Freescale Semiconductor, Inc. Switched-capacitor programmable-gain amplifier
US8638165B2 (en) 2011-06-06 2014-01-28 Qualcomm Incorporated Switched-capacitor DC blocking amplifier
US8610467B2 (en) 2012-04-25 2013-12-17 Freescale Semiconductor, Inc. Sample and hold circuit
US8872589B2 (en) * 2012-09-20 2014-10-28 Infineon Technologies Ag System and method for a programmable gain amplifier
CN103107790B (zh) * 2012-12-28 2017-07-21 上海集成电路研发中心有限公司 可编程增益放大器
US20150002209A1 (en) 2013-06-28 2015-01-01 Qualcomm Incorporated Circuits for semiconductor device leakage cancellation
US20150304137A1 (en) 2014-04-21 2015-10-22 Qualcomm Incorporated Transmission gate for bias voltage generation

Also Published As

Publication number Publication date
JP2017515359A (ja) 2017-06-08
US9438192B2 (en) 2016-09-06
CN107005208A (zh) 2017-08-01
EP3127237A1 (en) 2017-02-08
KR20160136322A (ko) 2016-11-29
WO2015153141A1 (en) 2015-10-08
US20150280668A1 (en) 2015-10-01
CN107005208B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
KR101758894B1 (ko) 용량성 프로그래머블 이득 증폭기
CN107925423B (zh) 多个lna之间的级联开关
KR20170090421A (ko) 3중-커플링된 인덕터들을 갖는 증폭기
US9692368B2 (en) Dual-band low noise amplifier
KR101793148B1 (ko) 멀티-대역 전력 증폭기
JP6224849B2 (ja) 信号のブロッカー成分のフィルタリング
EP3342051B1 (en) Low noise amplifier and notch filter
CN106489236B (zh) 耦合到分压器电路来为放大器提供反馈的参考放大器
US10305431B2 (en) Noise cancelling baseband amplifier
CN106233620B (zh) 用于偏置电压生成的传输门
BR112016023034B1 (pt) Amplificador de ganho programável capacitivo

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant