JP6224849B2 - 信号のブロッカー成分のフィルタリング - Google Patents

信号のブロッカー成分のフィルタリング Download PDF

Info

Publication number
JP6224849B2
JP6224849B2 JP2016546490A JP2016546490A JP6224849B2 JP 6224849 B2 JP6224849 B2 JP 6224849B2 JP 2016546490 A JP2016546490 A JP 2016546490A JP 2016546490 A JP2016546490 A JP 2016546490A JP 6224849 B2 JP6224849 B2 JP 6224849B2
Authority
JP
Japan
Prior art keywords
signal
blocker
amplifier
path
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016546490A
Other languages
English (en)
Other versions
JP2017503431A (ja
Inventor
モハマド・バガー・ヴァヒド・ファー
アバス・コミジャニ
アミールポウヤ・カヴォウシアン
マザレディン・タギヴァンド
アリレザ・カハリリ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017503431A publication Critical patent/JP2017503431A/ja
Application granted granted Critical
Publication of JP6224849B2 publication Critical patent/JP6224849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Description

関連出願の相互参照
本出願は、2014年1月17日に出願された共同所有された米国非仮特許出願第14/158,225号からの優先権を主張し、その内容は、その全体が参照により本明細書に明確に組み込まれる。
本開示は、一般にブロッカーのフィルタリングに関する。
技術の進歩は、より小さく、より強力なコンピューティングデバイスをもたらした。たとえば、小型、軽量で、ユーザによって容易に携帯されるポータブルワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスなどのワイヤレスコンピューティングデバイスを含む、様々なポータブルパーソナルコンピューティングデバイスが現存している。より具体的には、セルラー電話、インターネットプロトコル(IP)電話などのポータブルワイヤレス電話は、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話は、その内部に組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話は、デジタルスチールカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤも含むこともできる。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用され得るウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む、実行可能命令を処理することができる。このように、これらのワイヤレス電話は重要なコンピュータ機能を含み得る。
ワイヤレス電話は、受信機で信号を受信することができる。信号は、「ターゲット」周波数を有する成分と、「ブロッカー」周波数を有する成分とを含み得る。非限定的な例として、ワイヤレス電話は、1.8GHz(たとえば、ターゲット周波数)で受信された信号を処理することができる。しかしながら、受信機はまた、他の周波数(たとえば、ブロッカー周波数)で信号(たとえば、ブロッカー)を受信することができる。強力なブロッカーは、広帯域受信アプリケーションで受信機における低雑音増幅器(LNA)の感度を減じることができる。
ワイヤレスシステムと通信しているワイヤレスデバイスを示す図である。 図1のワイヤレスデバイスのブロック図である。 信号成分を増幅して、ブロッカー成分を低減するように動作可能であるシステムの例示的な実施形態を示すブロック図である。 信号成分を増幅して、ブロッカー成分を低減するように動作可能である回路の例示的な実施形態を示す図である。 信号成分を増幅して、複数のブロッカー成分を低減するように動作可能であるシステムの例示的な実施形態を示すブロック図である。 信号成分を増幅して、複数のブロッカー成分を低減するように動作可能である回路の例示的な実施形態を示す図である。 信号成分を増幅して、ブロッカー成分を低減するための方法の例示的な実施形態を示す流れ図である。
以下に記載される詳細な説明は、本開示の例示的な設計の説明として意図されるものであり、本開示が実施され得る唯一の設計を表すことが意図されるものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用される。本明細書で「例示的」として説明されている任意の設計は、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供する目的のための具体的な詳細を含む。本明細書に記載される例示的な設計は、これらの具体的な詳細なしに実施され得ることは当業者には明らかであろう。いくつかの例において、よく知られている構造およびデバイスは、本明細書に提示される例示的な設計の新規性を不明瞭にしないためにブロック図の形で示されている。
図1は、ワイヤレス通信システム120と通信しているワイヤレスデバイス110を示している。ワイヤレス通信システム120は、ロングタームエボリューション(LTE)システム、符号分割多元接続(CDMA)システム、グローバルシステムフォーモバイルコミュニケーションズ(GSM(登録商標))システム、ワイヤレスローカルエリアネットワーク(WLAN)システム、または何らかの他のワイヤレスシステムであり得る。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO)、時分割同期CDMA(TD-SCDMA)、またはCDMAの何らかの他のバージョンを実装することができる。簡潔にするために、図1は、2つの基地局130および132、ならびに1つのシステムコントローラ140を含むワイヤレス通信システム120を示す。一般的に、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
ワイヤレスデバイス110はまた、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などとも呼ばれ得る。ワイヤレスデバイス110は、セルラー電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ(WLL)局、ブルートゥース(登録商標)デバイス等であり得る。ワイヤレスデバイス110は、ワイヤレスシステム120と通信することができる。ワイヤレスデバイス110はまた、1つまたは複数の全地球的航法衛星システム(GNSS)において、放送局(たとえば、放送局134)からの信号、衛星(たとえば、衛星150)からの信号等を受信することができる。ワイヤレスデバイス110は、LTE、WCDMA(登録商標)、CDMA 1X、EVDO、TD-SCDMA、GSM(登録商標)、802.11などのワイヤレス通信のための、1つまたは複数の無線技術をサポートすることもできる。
図2は、図1のワイヤレスデバイス110の例示的な設計のブロック図を示している。この例示的な設計では、ワイヤレスデバイス110は、プライマリアンテナ210に結合されたトランシーバ220、セカンダリアンテナ212に結合されたトランシーバ222、およびデータプロセッサ/コントローラ280を含む。トランシーバ220は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション等をサポートするために、複数(K)の受信機230pa〜230pkと、複数(K)の送信機250pa〜250pkとを含む。トランシーバ222は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション等をサポートして、複数の送信アンテナから複数の受信アンテナへの、多様性、多入力多出力(MIMO)送信を受信するために、複数(L)の受信機230sa〜230slと、複数(L)の送信機250sa〜250slとを含む。
図2に示される例示的な設計では、各受信機230は、LNA240と受信回路242とを含む。データ受信のために、アンテナ210は、基地局および/または他の送信局から信号を受信して、アンテナインタフェース回路224を介してルーティングされ、入力RF信号として提示された受信されたRF信号を、選択された受信機に提供する。アンテナインタフェース回路224は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路等を含み得る。以下の説明は、受信機230paが選択された受信機であると仮定する。受信機230pa内で、LNA240paが、入力RF信号を増幅して出力RF信号を提供する。受信回路242paが出力RF信号をRFからベースバンドにダウンコンバートして、ダウンコンバートされた信号を増幅およびフィルタリングして、アナログ入力信号をデータプロセッサ280に提供する。受信回路242paは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器(LO)発生器、位相同期ループ(PLL)等を含み得る。トランシーバ220および222における残りの各受信機230は、受信機230paと同様に動作することができる。
図2に示される例示的な設計では、各送信機250は、送信回路252と電力増幅器(PA)254とを含む。データ送信のために、データプロセッサ280は、送信されるべきデータを処理(たとえば、符号化および変調)して、選択された送信機にアナログ出力信号を提供する。以下の説明は、送信機250paが選択された送信機であると仮定する。送信機250pa内で、送信回路252paが、アナログ出力信号を増幅、フィルタリング、およびベースバンドからRFにアップコンバートして、変調されたRF信号を提供する。送信回路252paは、増幅器、フィルタ、ミキサ、整合回路、発振器、LO発生器、PLL等を含み得る。PA254paは、変調されたRF信号を受信および増幅して、適切な出力電力レベルを有する送信RF信号を提供する。送信RF信号は、アンテナインタフェース回路224を介してルーティングされて、アンテナ210を介して送信される。トランシーバ220および222における残りの各送信機250は、送信機250paと同様に動作することができる。
図2は、受信機230および送信機250の例示的な設計を示している。受信機および送信機はまた、フィルタ、整合回路等の図2に示されていない他の回路を含み得る。トランシーバ220および222のすべてまたは一部は、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号IC等に実装され得る。たとえば、LNA240および受信回路242は、RFIC等であり得る1つのモジュールに実装され得る。トランシーバ220および222内の回路はまた、他の方法で実装され得る。
データプロセッサ/コントローラ280は、ワイヤレスデバイス110のための様々な機能を実行することができる。たとえば、データプロセッサ280は、受信機230を介して受信されるデータと、送信機250を介して送信されるデータとの処理を実行することができる。コントローラ280は、トランシーバ220および222内の様々な回路の動作を制御することができる。メモリ282は、データプロセッサ/コントローラ280のためのプログラムコードおよびデータを記憶することができる。データプロセッサ/コントローラ280は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のIC上に実装され得る。
ワイヤレスデバイス110は、複数の帯域グループ、複数の無線技術、および/または複数のアンテナをサポートすることができる。ワイヤレスデバイス110は、複数の帯域グループ、複数の無線技術、および/または複数のアンテナを介する受信をサポートするためにいくつかのLNAを含み得る。
図3を参照すると、信号成分を増幅して、ブロッカー成分を低減するように動作可能であるシステム300の例示的な実施形態が示されている。システム300は、主増幅器302、第1の補助増幅器304、負荷306、第2の補助増幅器308、および結合器310を含む。主増幅器302は、第1の信号経路(たとえば、主信号経路)に含まれ得る。第1の補助増幅器304、負荷306、および第2の補助増幅器308は、本明細書に記載されるように、第1の信号経路からのブロッカー成分を低減(または、キャンセル)するように構成された第2の信号経路312(たとえば、フィードフォワード経路)に含まれ得る。例示的な実施形態では、システム300は低雑音増幅器(LNA)に対応し得る。他の実施形態では、システム300は、他の増幅器(たとえば、電力増幅器、無線周波数(RF)電力増幅器等)に対応し得る。第1の信号経路と第2の信号経路312とを含むシステム300は、広帯域受信機に含まれ得る。
入力信号320は、主増幅器302と第1の補助増幅器304とに提供され得る。例示的な実施形態では、入力信号320はRF信号に対応し得る。入力信号320は、信号成分とブロッカー成分とを含み得るたとえば、信号成分はターゲット周波数を有するターゲット信号に対応し得、ブロッカー成分はブロッカー周波数を有するブロッカー信号に対応し得る。
例示的な実施形態では、ブロッカー成分は信号成分の高調波であり得る。非限定的な例として、信号成分は、3.8ギガヘルツ(GHz)の周波数を有し得、ブロッカー成分は、5.4GHzの周波数(たとえば、第3の高調波)を有し得る。例示的な実施形態では、ブロッカー成分は信号成分と同じソースから送信され得る。別の実施形態では、ブロッカー成分と信号成分は異なるソースから送信され得る。例示的な実施形態では、ブロッカー成分は、システム300が統合されたデバイスによって送信された信号に関連付けられる送信周波数とは無関係である。図5に関してより詳細に記載されるように、例示的な実施形態では、入力信号320は、複数の(異なる)ブロッカー周波数(たとえば、ノッチ周波数)を有する複数の(異なる)ブロッカー信号を含み得る。本明細書で使用される場合、「信号成分」と「ターゲット信号」とは交換可能に使用され得る。さらに、「ブロッカー成分」と「ブロッカー信号」とは交換可能に使用され得る。
主増幅器302は、入力信号320を受信するように結合される。主増幅器302は、第1の出力信号322(たとえば、第1の増幅された信号)を生成するために、入力信号320を増幅するように構成されている。たとえば、主増幅器302は、「主増幅」を実行して、主利得係数によって入力信号320の信号成分とブロッカー成分とを増幅することができる。第1の出力信号322は、ターゲット周波数を有する信号成分と、ブロッカー周波数を有するブロッカー成分とを含み得る。第1の出力信号322は、結合器310の第1の入力に提供され得る。
第1の補助増幅器304もまた、入力信号320を受信するように結合される。第1の補助増幅器304は、入力信号320を増幅して、入力信号320の位相を調整するように構成されている。たとえば、第1の補助増幅器304は、「第1の増幅」を実行して、第1の利得係数によって入力信号320の信号成分とブロッカー成分とを増幅することができる。例示的な実施形態では、第1の利得係数は、主増幅器302に関連付けられる主利得係数未満であり得る。第1の補助増幅器304は、以下に記載されるように、ブロッカー成分を低減する量だけ入力信号320の位相を調整することができる。たとえば、例示的な実施形態では、第1の補助増幅器304はまた、入力信号320の位相を約180度調整することができる。第1の補助増幅器304で、第1の増幅を実行して、入力信号320の位相を調整することによって、増幅された位相調整信号324を生成する。増幅された位相調整信号324は、負荷306に提供され得る。
負荷306は、増幅された位相調整信号324を受信するように結合される。負荷306は、ブロッカー周波数に同調されたフィルタ(たとえば、ノッチフィルタ)として動作することができる。例示的な実施形態では、負荷306は、コントローラによってプログラム可能な1つまたは複数のインダクタ-コンデンサ(LC)回路(たとえば、可変LC回路)を含み得る。たとえば、各LC回路は、スイッチ、および/またはスイッチに応答するインダクタの配列に応答する可変サイズ(キャパシタンス)を有するコンデンサの配列を含み得る。たとえば、各スイッチは、コントローラからのデジタルコード(たとえば、メモリ(たとえば、読出し専用メモリ(ROM)、またはランダムアクセスメモリ(RAM))に記憶されたコード)に基づいて選択的に起動され得る。スイッチを起動および/または停止することによって、LC回路のキャパシタンスおよび/またはインダクタンスを調整することができ、次に負荷306が同調された周波数(たとえば、ブロッカー周波数)を調整することができる。
負荷306は、ターゲット周波数に関連付けられる増幅された位相調整信号324の成分を除去する(たとえば、信号成分を除去する)ように構成され得る。負荷306は、ブロッカー周波数を有する増幅された位相調整ブロッカー信号326を生成するために、ブロッカー周波数(たとえば、ブロッカー成分)に関連付けられる位相調整信号324の成分を通過させることができる。増幅された位相調整ブロッカー信号326は、第2の補助増幅器308に提供され得る。
第2の補助増幅器308は、増幅された位相調整ブロッカー信号326を受信するように結合される。第2の補助増幅器308は、ブロッカー周波数を有するキャンセル信号328を生成するために、増幅された位相調整ブロッカー信号326を増幅するように構成されている。たとえば、第2の補助増幅器308は、「第2の増幅」を実行して、第2の利得係数によって増幅された位相調整ブロッカー信号326を増幅することができる。キャンセル信号328は、結合器310の第2の入力に提供され得る。
主増幅器302からの第1の出力信号322におけるブロッカー成分の振幅は、第2の信号経路312からのキャンセル信号328におけるブロッカー成分の振幅とほぼ等しくてよい。たとえば、主増幅からのブロッカー成分の振幅は、第1の増幅および第2の増幅から生じるブロッカー成分の振幅とほぼ等しくてよい。さらに、第1の出力信号322は、キャンセル信号328と位相が約180度ずれていてよい。たとえば、第1の補助増幅器304での入力信号320の位相シフトは、キャンセル信号328と位相が約180度ずれている第1の出力信号322をもたらすことができる。したがって、主増幅器302からの第1の出力信号322内のブロッカー成分と、第2の信号経路312からのキャンセル信号328内のブロッカー成分とは、ほぼ等しい振幅を有しており、位相が約180度ずれている。
結合器310は、ターゲット周波数を有する結果信号330を生成するために、第1の出力信号322とキャンセル信号328とを結合することができる。たとえば、キャンセル信号328は第1の出力信号322のブロッカー成分を低減(または、キャンセル)することができ、第1の出力信号322の信号成分(たとえば、ターゲット周波数を有し、主増幅器302によって増幅された成分)は、結果信号330として提供され得る。例示的な実施形態では、結果信号330は、シングルエンド結果信号であり得る。他の実施形態では、結果信号330は、図6に関して説明するような差分結果信号であり得る。
システム300は第1の補助増幅器304、負荷306、および第2の補助増幅器308を含むものとして示されているが、他の例示的な実施形態では、システム300は、代替的な構成を含み得る。たとえば、例示的な実施形態では、負荷306は、第1の補助増幅器304内に含まれ得る。別の例示的な実施形態では、第1の補助増幅器304の構成要素、負荷306の構成要素、および第2の補助増幅器308の構成要素は、キャンセル信号328を生成するように構成された単一の補助増幅器に含まれ得る。さらに別の例示的な実施形態では、第1の補助増幅器304および第2の補助増幅器308は、フィルタリング回路を含み得る。たとえば、第1の補助増幅器304および第2の補助増幅器308は、信号成分をフィルタリング(たとえば、削除)して、ブロッカー要素を通過させるように同調された回路(たとえば、コンデンサ、インダクタ等)を含み得る。
図3のシステム300は、入力信号320の増幅されたバージョンにおけるブロッカー成分を低減(またはキャンセル)することができる。たとえば、主増幅器302は、信号成分とブロッカー成分とを結合器310に通過させることができ、負荷306は、ブロッカー成分(位相調整されている)が結合器310に通過されるように、信号成分をフィルタリングして取り除く(たとえば、除去する)ことができる。ブロッカーの低減(またはキャンセル)は、結合器310(たとえば、システム300の出力)で発生し得る。たとえば、主増幅器302によって提供されるブロッカー成分の振幅は、第2の信号経路312(たとえば、第1の補助増幅器304および第2の補助増幅器308)によって提供されるブロッカー成分の振幅とほぼ等しくてよい。また、第2の信号経路312によって提供されるブロッカー成分は、主増幅器302によって提供されるブロッカー成分とは逆の位相(たとえば、180度の位相シフト)を有し、これはブロッカーキャンセル(または低減)を引き起こす。
図4を参照すると、信号成分を増幅して、ブロッカー成分を低減するように動作可能である回路400の例示的な実施形態が示されている。回路400は、主増幅器302、第1の補助増幅器304、負荷306、および第2の補助増幅器308を含み得る。回路400はまた、整合ネットワーク401を含み得る。例示的な実施形態では、回路400は低雑音増幅器(LNA)に対応し得る。他の実施形態では、回路400は他の増幅器(たとえば、電力増幅器、RF電力増幅器等)に対応し得る(または、それに含まれ得る)。回路400は、広帯域受信機に含まれ得る。
整合ネットワーク401は、入力信号320のインピーダンスをアンテナ(図示せず)のインピーダンスに整合させるように構成され得る。整合ネットワーク401は、主増幅器302に入力信号320を提供することができる。主増幅器302は、第1のトランジスタ402を含み得る。第1のトランジスタ402は、n型金属酸化膜半導体(NMOS)トランジスタであり得る。第1のトランジスタ402は、整合ネットワーク401に結合された(ローインピーダンス)ソースと、第1の出力信号322を加算ノード440に提供するように結合された(ハイインピーダンス)ドレインとを有する共通ゲートトランジスタであり得る。第1の電圧(Vb1)は、第1のトランジスタ402のゲートに適用され得る。第1の電圧(Vb1)は、主増幅器302の利得を制御するために調整可能であり得る。たとえば、第1の電圧(Vb1)を調整することによって、第1のトランジスタ402のドレインで提供された信号成分およびブロッカー成分の振幅を調整することができる。
入力信号320はまた、コンデンサ409を介して第1の補助増幅器304に提供され得る。第1の補助増幅器304は、第2のトランジスタ404および第3のトランジスタ405(たとえば、1組のカスケード接続されたトランジスタ)を含み得る。第2のトランジスタ404および第3のトランジスタ405は、NMOSトランジスタであり得る。第2のトランジスタ404は、共通ソーストランジスタであり得る。たとえば、第2のトランジスタ404のソースは地面に結合され得、第2のトランジスタ404のゲートは入力信号320を受信するように結合され得、第2のトランジスタ404のドレインは第3のトランジスタ405のソースに結合され得る。第2のトランジスタ404のトポロジ(たとえば、共通ソーストポロジ)は、入力信号320の約180度の位相シフトを生成することができる。たとえば、第2のトランジスタ404に提供された入力信号320の信号成分およびブロッカー成分は、180度の位相シフトを受ける場合がある。
第2のトランジスタ404はまた、入力信号320の信号成分およびブロッカー成分の振幅(たとえば、利得)を調整することができる。例示的な実施形態では、第2のトランジスタ404のゲートに結合された抵抗410を通した第2の電圧(Vb2)は、第1の補助増幅器304に提供された入力信号320の信号成分およびブロッカー成分の振幅を調整するように調整され得る。別の例示的な実施形態では、追加の共通ソーストランジスタ(図示せず)は、信号成分およびブロッカー成分の振幅を調整するために、第2のトランジスタ404と並列に、選択的に結合(たとえば、活性化)され得る。たとえば、第1の補助増幅器304は、少なくとも1つの共通ソーストランジスタを含み得、1の補助増幅器304の利得は、少なくとも1つの共通ソーストランジスタの共通ソーストランジスタの選択を介して調整可能である。別の例示的な実施形態では、第2の電圧(Vb2)が調整され得、追加の共通ソーストランジスタは、信号成分およびブロッカー成分の振幅を調整するために第2のトランジスタ404と並列に結合され得る。第1の補助増幅器304は、入力信号320の振幅および位相を調整することによって、増幅された位相調整信号324を生成することができる。増幅された位相調整信号324は、負荷306に提供され得る。
負荷306は、インダクタ407と並列に結合されたコンデンサ406を含む。例示的な実施形態では、負荷306は、バンドパスフィルタとして示されている。負荷306は、ブロッカー周波数を通過させて、ターゲット周波数に関連付けられる増幅された位相調整信号324の成分を除去(または、実質的に低減)する(たとえば、信号成分を除去する、または実質的に低減する)ために、ブロッカー周波数(または、ブロッカー周波数を含む周波数帯域)に同調され得る。たとえば、コンデンサ406のキャパシタンスとインダクタ407のインダクタンスは、ブロッカー周波数を有する増幅された位相調整信号324の成分が第2の補助増幅器308に通過(たとえば、提供)されて、他の周波数(たとえば、信号成分)を有する増幅された位相調整信号324の成分が除去される、または実質的に低減される(たとえば、フィルタリングして除去される)ように同調(たとえば、調整)され得る。したがって、負荷306は、増幅された位相調整信号324から信号成分を除去することによって、増幅された位相調整ブロッカー信号326を生成することができる。増幅された位相調整ブロッカー信号326は、第2の補助増幅器308に提供され得る。
負荷306は、バンドパスフィルタとして示されているが、他の実施形態では、負荷306は他のフィルタに対応し得る。たとえば、例示的な実施形態では、負荷306はハイパスフィルタを含み得る。たとえば、負荷306は、例示的な周波数を上回る周波数を有する増幅された位相調整信号324の成分(たとえば、ブロッカー成分)を通過させるように同調され得る。例示的なレベルを下回る周波数を有する成分(たとえば、信号成分)は、除去(または実質的に低減)され得る。別の例示的な実施形態では、負荷306はローパスフィルタを含み得る。たとえば、負荷306は、例示的な周波数を下回る周波数を有する増幅された位相調整信号324の成分(たとえば、ブロッカー成分)を通過させるように同調され得る。例示的なレベルを上回る周波数を有する成分(たとえば、信号成分)は、除去(または実質的に低減)され得る。
第2の補助増幅器308は、第4のトランジスタ408を含み得る。第4のトランジスタ408は、p型金属酸化膜半導体(PMOS)トランジスタであり得る。第4のトランジスタ408は、増幅された位相調整ブロッカー信号326を受信するように結合されたソースと、キャンセル信号328を提供するように結合されたドレインとを有する共通ゲートトランジスタであり得る。第3の電圧(Vb3)は、第4のトランジスタ408のゲートに適用され得る。第3の電圧(Vb3)は、第2の補助増幅器308の利得を制御するために調整可能であり得る。たとえば、第3の電圧(Vb3)を調整することによって、キャンセル信号328として提供された増幅された位相調整ブロッカー信号326の振幅を調整することができる。
増幅器302、304、308、キャンセル信号328の振幅が、第1の出力信号322のブロッカー成分の振幅とほぼ等しくなるように同調され得る。たとえば、第1の電圧(Vb1)は、第1の出力信号322のブロッカー成分の振幅が例示的なレベルになるように調整され得る。さらに、第2の電圧(Vb2)と第3の電圧(Vb3)とが、キャンセル信号328の振幅がやはり例示的なレベルになる(または、実質的に例示的なレベルになる)ように調整され得る。
キャンセル信号328(たとえば、電流信号)と、第1の出力信号322(たとえば、電流信号)とは、ターゲット周波数を有する結果信号330を生成するために加算ノード440に提供され得る。たとえば、キャンセル信号328は第1の出力信号322のブロッカー成分を低減(または、キャンセル)することができ、第1の出力信号322の信号成分(たとえば、ターゲット周波数を有する成分)は結果信号330として提供され得る。例示的な実施形態では、加算ノード440は、図3の結合器310に対応し得る。
図4の回路400は、第1の出力信号322とキャンセル信号328とを結合することによって、入力信号320におけるブロッカー成分を低減(または、キャンセル)することができる。入力信号320のブロッカー成分を除去(または、低減する)ことによって、広帯域受信用途のための増幅システム(たとえば、LNAシステム)の感度を向上させることができる。
図5を参照すると、信号成分を増幅して、複数のブロッカー成分を低減するように動作可能であるシステム500の例示的な実施形態が示されている。システム500は、主増幅器302、第1の補助増幅器304、負荷306、第2の補助増幅器308、および結合器310などの、図3のシステム300の構成要素を含む。システム500はまた、第3の補助増幅器504、第2の負荷506、および第4の補助増幅器508を含む。第3の補助増幅器504、第2の負荷506、および第4の補助増幅器508は、第1の信号経路の追加のブロッカー成分を低減(または、キャンセル)するように構成された第3の信号経路512(たとえば、フィードフォワード経路)に含まれ得る。例示的な実施形態では、システム500は、LNAに対応し得る。他の実施形態では、システム500は他の増幅器に対応し得る(たとえば、電力増幅器、RF電力増幅器等)。システム500は、広帯域受信機に含まれ得る。
第3の補助増幅器504は、入力信号320を受信するように結合される。第3の補助増幅器504は、第1の補助増幅器304と実質的に同様の方法で、入力信号320を増幅して、入力信号320の位相を調整するように構成され得る。たとえば、第3の補助増幅器504は、「第3の増幅」を実行して、第3の利得係数によって入力信号320の信号成分およびブロッカー成分を増幅することができる。例示的な実施形態では、第3の利得係数は、主増幅器302に関連付けられる主利得係数未満であり得る。第3の補助増幅器504はまた、入力信号320の位相を約180度調整することができる。第3の補助増幅器504で、第3の増幅を実行して、入力信号320の位相を調整することによって、第2の増幅された位相調整信号524を生成する。第2の増幅された位相調整信号524は、第2の負荷506に提供され得る。
第2の負荷506は、第2の増幅された位相調整信号524を受信するように結合される。第2の負荷506は、第2のブロッカー周波数に同調されたフィルタ(たとえば、第2のノッチフィルタ)として動作することができる。第2の負荷506は、バンドパスフィルタ、ローパスフィルタ、またはハイパスフィルタを含み得る。第2の負荷506は、第2のブロッカー周波数に関して負荷306と実質的に同様の方法で動作することができる。たとえば、負荷306は、第1のブロッカー周波数を有するブロッカー成分を通過させるために第1のブロッカー周波数に同調され得、第2の負荷506は、第2のブロッカー周波数を有するブロッカー成分(たとえば、第2のブロッカー成分)を通過させるために第2のブロッカー周波数(たとえば、異なるブロッカー周波数)に同調され得る。例示的な実施形態では、第1のブロッカー周波数はターゲット周波数の第1の例示的な高調波であり得、第2のブロッカー周波数はターゲット周波数の異なる高調波であり得る。非限定的な例として、第1のブロッカー周波数はターゲット周波数の第3の高調波であり得、第2のブロッカー周波数はターゲット周波数の第5の高調波であり得る。第2のブロッカー成分を通過させることによって、第2のブロッカー周波数を有する第2の増幅された位相調整ブロッカー信号526を生成することができる。
例示的な実施形態では、第1のブロッカー周波数と第2のブロッカー周波数とは、重複する周波数帯域幅を有し得る。別の例示的な実施形態では、第1のブロッカー周波数と第2ブロッカー周波数とは、重複しない帯域幅を有し得る。
第4の補助増幅器508は、第2の増幅された位相調整ブロッカー信号526を受信するように結合される。第4の補助増幅器508は、第2の補助増幅器308と実質的に同様の方法で動作することができる。たとえば、第4の補助増幅器508は、第2のブロッカー周波数を有する第2のキャンセル信号528を生成するために、第2の増幅された位相調整ブロッカー信号526を増幅するように構成され得る。第2のキャンセル信号528はまた、結合器310に提供され得る。
主増幅器302からの第1の出力信号322における第2のブロッカー成分の振幅は、第3の信号経路512からの第2のキャンセル信号528における第2のブロッカー成分の振幅とほぼ等しくてよい。さらに、第1の出力信号322は、第2の消去信号528と位相が約180度ずれていてよい。したがって、主増幅器302からの第1の出力信号322内の第2のブロッカー成分と、第3の信号経路512からの第2のキャンセル信号528内の第2のブロッカー成分とは、ほぼ等しい振幅を有しており、位相が約180度ずれている。
結合器310は、ターゲット周波数を有する結果信号530を生成するために、第1の出力信号322と、キャンセル信号328および第2のキャンセル信号528とを結合することができる。たとえば、キャンセル信号328は、第1のブロッカー周波数を有する第1の出力信号322のブロッカー成分を低減(または、キャンセル)することができ、第2のキャンセル信号528は、第2のブロッカー周波数を有する第1の出力信号322の第2のブロッカー成分を低減(または、キャンセル)することができる。第1の出力信号322の信号成分(たとえば、ターゲット周波数を有する成分)は、結果信号530として提供され得る。
図5のシステム500は、入力信号320内の異なるブロッカー成分を低減(または、キャンセル)することができる。たとえば、異なる信号経路312、512(たとえば、フィードフォワード経路)は、別のブロッカー周波数に同調された異なる負荷306、506を含み得る。信号経路312、512は、第1の出力信号322の対応するブロッカー成分を低減(または、キャンセル)させるために、それぞれのブロッカー周波数に基づいてキャンセル信号328、528を生成することができる。図5のシステム500は、2つのブロッカー周波数を低減(キャンセル)するように構成された2つの信号経路を示しているが、他の実施形態では、追加のブロッカー周波数をキャンセルするために追加の信号経路(たとえば、フィードフォワード経路)が追加され得る。非限定的な例として、5つの追加のブロッカー周波数をキャンセルするために、5つの信号経路がシステム500に追加され得る。
図6を参照すると、信号成分を増幅して、複数のブロッカー成分を低減するように動作可能である回路600の例示的な実施形態が示されている。回路600は、整合ネットワーク401、第1のトランジスタ402、第2のトランジスタ404、第3のトランジスタ405、第4のトランジスタ408、コンデンサ406、およびインダクタ407などの、図4の回路400の回路の構成要素を含む。回路600はまた、以下に説明するように、追加のブロッカー成分を除去するための、追加の回路構成要素を含む。例示的な実施形態では、回路600は複数のノッチを有する差動LNAに対応し得る。他の実施形態では、回路600は、複数のノッチを有する他の差動増幅器(たとえば、差動電力増幅器、差動RF電力増幅器等)に対応し得る。回路600は、広帯域受信機に含まれ得る。
回路600は、第5のトランジスタ604および第6のトランジスタ605を含み得る。第5のトランジスタ604および第6のトランジスタ605は、NMOSトランジスタであり得る。例示的な実施形態では、第5のトランジスタ604および第6のトランジスタ605は、図5の第3の補助増幅器504に含まれ得る。第5のトランジスタ604は、共通ソーストランジスタであり得る。たとえば、第5のトランジスタ604のソースは地面に結合され得、第5のトランジスタ604のゲートは入力信号320を受信するように結合され得、第5のトランジスタ604のドレインは第6のトランジスタ605のソースに結合され得る。第5のトランジスタ604のトポロジ(たとえば、共通ソーストポロジ)は、入力信号320の約180度の位相シフトを生成することができる。たとえば、第5のトランジスタ604に提供された入力信号320の信号成分およびブロッカー成分は、180度の位相シフトを受ける場合がある。
第5のトランジスタ604はまた、入力信号320の信号成分およびブロッカー成分の振幅を調整することができる。例示的な実施形態では、第5のトランジスタ604のゲートに結合された抵抗410を通した第2の電圧(Vb2)が、信号成分およびブロッカー成分の振幅を調整するように調整され得る。したがって、第2の電圧(Vb2)は、第2のトランジスタ404に関連付けられる利得と、第5のトランジスタ604に関連付けられる利得とを調整することができる。別の例示的な実施形態では、追加の共通ソーストランジスタ(図示せず)は、信号成分およびブロッカー成分の振幅を調整するために、第5のトランジスタ604と並列に結合され得る。別の実施形態では、第2の電圧(Vb2)が調整され得、追加の共通ソーストランジスタは、信号成分およびブロッカー成分の振幅を調整するために、第5のトランジスタ604と並列に結合され得る。
コンデンサ606は、バンドパスフィルタとしてインダクタ607と並列に結合され得る。コンデンサ606とインダクタ607とは、図5の第2の負荷506に対応し得る。バンドパスフィルタは、第2のブロッカー成分を通過させるために、第2のブロッカー周波数に同調され得る。第2のブロッカー成分を通過させることによって、第2のブロッカー周波数を有する第2の増幅された位相調整ブロッカー信号526を生成することができる。
第2の増幅された位相調整ブロッカー信号526は、第7のトランジスタ647のゲートに(コンデンサを介して)、および第8のトランジスタ648のソースに提供され得る。差動出力680、681の約180度の位相シフトを可能にするために、第7のトランジスタ647のトポロジは、第8のトランジスタ648のトポロジとは異なる場合がある。たとえば、第7のトランジスタ647は共通ソーストランジスタであり得、第8のトランジスタ648は共通ゲートトランジスタであり得る。第7のトランジスタ647および第8のトランジスタ648は、PMOSトランジスタであり得る。第8のトランジスタ648のドレインは第1の差動出力680に結合され得、第7のトランジスタ647のドレインは第2の差動出力681に結合され得る。第4の電圧(Vb4)は、第8のトランジスタ648のゲートに適用され得る。第4の電圧(Vb4)は、第2のブロッカー周波数に対するキャンセル信号として第1の差動出力680に提供された第2の位相調整されたブロッカー信号526の振幅を制御するために調整可能であり得る。第5の電圧(Vb5)は、第7のトランジスタ647のゲートに結合され得る(レジスタを介して)。第5の電圧(Vb5)は、第2のブロッカー周波数に対するキャンセル信号として第2の差動出力681に提供された第2の位相調整されたブロッカー信号526の振幅を制御するために調整可能であり得る。
増幅された位相調整ブロッカー信号326は、第4のトランジスタ408のソースに、および第9のトランジスタ645のゲートに提供され得る(コンデンサを介して)。第4のトランジスタ408のドレインは第1の差動出力680に結合され得、第9のトランジスタ645のドレインは第2の差動出力681に結合され得る。第9のトランジスタ645および第7のトランジスタ647は、第2の差動出力681に結合されたドレインを有する共通ソーストランジスタであり得る。第3の電圧(Vb3)は、第1のブロッカー周波数に対するキャンセル信号として第1の差動出力680に提供された位相調整されたブロッカー信号326の振幅を制御するために調整可能であり得る。第6の電圧(Vb6)は、第9のトランジスタ645のゲートに結合され得る(レジスタを介して)。第6の電圧(Vb6)は、第1のブロッカー周波数に対するキャンセル信号として第2の差動出力681に提供された位相調整されたブロッカー信号326の振幅を制御するために調整可能であり得る。
図6の回路600は、入力信号320内の異なるブロッカー成分を低減(または、キャンセル)することができる。たとえば、第1の負荷(たとえば、コンデンサ406およびインダクタ407)は、第1のブロッカー周波数を有する入力信号320のブロッカー成分を低減するための差分キャンセル信号を生成するために、第1のブロッカー周波数に同調され得る。第2の負荷(たとえば、コンデンサ606およびインダクタ607)は、第2のブロッカー周波数を有する入力信号320のブロッカー成分を低減するための差分キャンセル信号を生成するために、第2のブロッカー周波数に同調され得る。図6の回路600は、複数の周波数でブロッカー成分を低減(または、キャンセル)するために、複数のキャンセル信号を生成できることが理解されよう。
図7を参照すると、信号成分を増幅して、ブロッカー成分を低減するための方法の例示的な実施形態を示す流れ図が示されている。例示的な実施形態では、方法700は、図1〜図2のワイヤレスデバイス110、図3のシステム300、図4の回路400、図5のシステム500、図6の回路600、またはそれらの任意の組合せを使用して実行され得る。
方法700は、702で、第1の信号経路内の増幅器で、第1の出力信号を生成するために入力信号を増幅するステップを含む。たとえば、図3を参照すると、主増幅器302は、第1の出力信号322を生成するために入力信号320を増幅することができる。入力信号320は、ターゲット周波数を有する信号成分と、ブロッカー周波数を有するブロッカー成分とを含み得る。主増幅器302は、「主増幅」を実行して、主利得係数によって入力信号320の信号成分とブロッカー成分とを増幅することができる。第1の出力信号322は、ターゲット周波数を有する信号成分と、ブロッカー周波数を有するブロッカー成分とを含み得る。
方法700はまた、704で、第1の出力信号のブロッカー成分を低減またはキャンセルするために、第1の出力信号と結合可能であるキャンセル信号を生成するために、第2の信号経路で入力信号の位相を調整するステップを含み得る。たとえば、図3を参照すると、第1の補助増幅器304は、入力信号320を増幅して、入力信号320の位相を調整することができる。第1の補助増幅器304は、「第1の増幅」を実行して、第1の利得係数によって入力信号320の信号成分およびブロッカー成分を増幅することができる。例示的な実施形態では、第1の利得係数は、主増幅器302に関連付けられる主利得係数未満であり得る。第1の補助増幅器304はまた、入力信号320の位相を約180度調整することができる。第1の補助増幅器304で、第1の増幅を実行して、入力信号320の位相を調整することによって、増幅された位相調整信号324を生成することができる。負荷306は、ブロッカー周波数に同調されたフィルタ(たとえば、ノッチフィルタ)として動作することができる。負荷306は、ターゲット周波数に関連付けられる増幅された位相調整信号324の成分を除去(たとえば、信号成分を除去)することができる。負荷306は、ブロッカー周波数を有する増幅された位相調整ブロッカー信号326を生成するために、ブロッカー周波数に関連付けられる位相調整信号324の成分(たとえば、ブロッカー成分)を通過させることができる。第2の補助増幅器308は、ブロッカー周波数を有するキャンセル信号328を生成するために、増幅された位相調整ブロッカー信号326を増幅することができる。たとえば、第2の補助増幅器308は、「第2の増幅」を実行して、第2の利得係数によって増幅された位相調整ブロッカー信号326を増幅することができる。
例示的な実施形態では、方法700は、補助増幅器の利得を調整するために、第2の信号経路内の補助増幅器の少なくとも1つの共通ソーストランジスタのゲートに適用される電圧を調整するステップを含み得る。たとえば、図4を参照すると、第2のトランジスタ404のゲートに結合された抵抗410を通した第2の電圧(Vb2)が、第1の補助増幅器304に提供された入力信号320の信号成分およびブロッカー成分の振幅を調整するように調整され得る。
例示的な実施形態では、方法700は、補助増幅器の利得を調整するために、第2の信号経路内の補助増幅器の少なくとも1つの共通ソーストランジスタを選択するステップを含み得る。たとえば、図4を参照すると、追加の共通ソーストランジスタ(図示せず)は、信号成分およびブロッカー成分の振幅を調整するために、第2のトランジスタ404と並列に、選択的に結合(たとえば、活性化)され得る。第1の補助増幅器304は少なくとも1つの共通ソーストランジスタを含み得、第1の補助増幅器304の利得は、少なくとも1つの共通ソーストランジスタの例示的な共通ソーストランジスタの選択を介して調整可能である。
例示的な実施形態では、方法700は、主増幅器の利得を調整するために、第1の信号経路内の主増幅器の共通ゲートトランジスタのゲートに適用される電圧を調整するステップを含み得る。たとえば、図4を参照すると、第1の電圧(Vb1)は、主増幅器302の利得を制御するために調整可能であり得る(たとえば、第1の電圧(Vb1)を調整することによって、第1のトランジスタ402のドレインで提供された信号成分およびブロッカー成分の振幅を調整することができる)。
例示的な実施形態では、方法700は、第1の出力信号とキャンセル信号とを結合するステップを含み得る。たとえば、図3を参照すると、第1の出力信号322は、キャンセル信号328と位相が約180度ずれていてよい(たとえば、第1の補助増幅器304での入力信号320の位相シフトは、キャンセル信号328と位相が約180度ずれている第1の出力信号322をもたらすことができる)。したがって、主増幅器302からのブロッカー成分と、第2の信号経路312からのブロッカー成分(たとえば、キャンセル信号328)とは、ほぼ等しい振幅を有し、位相が約180度ずれていてよい。結合器310は、ターゲット周波数を有する結果信号330を生成するために、第1の出力信号322とキャンセル信号328とを結合することができる。たとえば、キャンセル信号328は、第1の出力信号322のブロッカー成分を低減(または、キャンセル)することができ、第1の出力信号322の信号成分(たとえば、ターゲット周波数を有する成分)は、結果信号330として提供され得る。
図7の方法700は、入力信号320内のブロッカー成分を低減(または、キャンセル)することができる。たとえば、主増幅器302は、信号成分とブロッカー成分とを結合器310に通過させることができ、負荷306は、ブロッカー成分(位相シフトされている)が結合器310に通過されるように、信号成分をフィルタリングして取り除く(たとえば、除去する)ことができる。ブロッカーの低減(またはキャンセル)は、結合器310で発生し得る。たとえば、主増幅器302によって提供されるブロッカー成分の振幅は、第2の信号経路312(たとえば、第1の補助増幅器304および第2の補助増幅器308)によって提供されるブロッカー成分の振幅とほぼ等しくてよい。また、第2の信号経路312によって提供されるブロッカー成分は、主増幅器302によって提供されるブロッカー成分とは逆の位相(たとえば、180度の位相シフト)を有し得、これはブロッカーキャンセル(または低減)を引き起こす。
説明された実施形態に関連して、装置は、第1の出力信号を生成するために入力信号を増幅するための手段を含む。入力信号は、ターゲット周波数を有する信号成分と、ブロッカー周波数を有するブロッカー成分とを含み得る。たとえば、入力信号を増幅するための手段は、図1〜図2のワイヤレスデバイス110、図3〜図5の主増幅器302、図3の第1の信号経路、図4および図6の第1のトランジスタ402、入力信号を増幅するための1つまたは複数の他のデバイス、回路、モジュール、あるいは命令、あるいはそれらの任意の組合せを含み得る。
本装置はまた、第1の出力信号のブロッカー成分を低減またはキャンセルするために、第1の出力信号と結合可能であるキャンセル信号を生成するために、入力信号の位相を調整するための手段を含み得る。たとえば、入力信号の位相を調整するための手段は、図1〜図2のワイヤレスデバイス110、図3の第1の補助増幅器304、第3の第2の信号経路図312、図4の第2のトランジスタ404、図4の第3のトランジスタ405、図5の第3の補助増幅器504、図5の第3の信号経路図512、図6の第5トランジスタ604、図6の第6のトランジスタの605、入力信号を調整するための1つまたは複数の他のデバイス、回路、モジュール、あるいは命令、あるいはそれらの任意の組合せを含み得る。
当業者は、本明細書に開示された実施形態に関連して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装され得ることをさらに理解するであろう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップは、これまで、それらの機能の観点から上記で一般的に説明されてきた。そのような機能が、ハードウェアとして実装されるか、プロセッサ実行可能命令として実装されるかは、特定のアプリケーションと、システム全体に課される設計制約とに依存する。当業者は、説明された機能を特定のアプリケーションごとに様々な方法で実装することができるが、そのような実装形態の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
本明細書に開示された実施形態に関連して説明した方法またはアルゴリズムのステップは、直接的にハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、または両者の組合せで具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラム可能読取り専用メモリ(PROM)、消去可能プログラム可能読取り専用メモリ(EPROM)、電気的消去可能プログラム可能読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野において知られている任意の他の形の非一時的記憶媒体内に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込み得るように、プロセッサに結合される。代替では、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)内に存在することができる。ASICは、コンピューティングデバイスまたはユーザ端末内に存在することができる。代替では、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内に個別の構成要素として存在することができる。
開示された実施形態の上記の説明は、当業者が開示された実施形態を作成または使用することを可能にするために提供される。これらの実施形態に対する様々な変更は、当業者には容易に明らかになり、本明細書において規定された原理は、本開示の範囲から逸脱することなしに、他の実施形態に適用することができる。したがって、本開示は、本明細書に示される実施形態に限定されることを意図するものではなく、以下の特許請求の範囲によって規定される原理および新規な特徴と一致する、取り得る最も広い範囲を与えられるべきである。
110 ワイヤレスデバイス
120 ワイヤレス通信システム
130 基地局
132 基地局
134 放送局
140 システムコントローラ
150 衛星
210 プライマリアンテナ
210 アンテナ
220 トランシーバ
212 セカンダリアンテナ
222 トランシーバ
224 アンテナインタフェース回路
230 受信機
230pa〜230pk 受信機
230sa〜230sl 受信機
240 LNA
242 受信回路
242pa 受信回路
250 送信機
250pa〜250pk 送信機
250sa〜250sl 送信機
252 送信回路
254 電力増幅器
280 データプロセッサ/コントローラ
282 メモリ
300 システム
302 主増幅器
304 第1の補助増幅器
306 負荷
308 第2の補助増幅器
310 結合器
312 第2の信号経路
320 入力信号
322 第1の出力信号
324 増幅された位相調整信号
324 位相調整信号
326 増幅された位相調整ブロッカー信号
328 キャンセル信号
330 結果信号
400 回路
401 整合ネットワーク
402 第1のトランジスタ
404 第2のトランジスタ
405 第3のトランジスタ
406 コンデンサ
407 インダクタ
408 第4のトランジスタ
409 コンデンサ
440 加算ノード
500 システム
504 第3の補助増幅器
506 第2の負荷
508 第4の補助増幅器
512 第3の信号経路
524 第2の増幅された位相調整信号
526 第2の増幅された位相調整ブロッカー信号
528 第2のキャンセル信号
530 結果信号
600 回路
604 第5のトランジスタ
605 第6のトランジスタ
606 コンデンサ
607 インダクタ
645 第9のトランジスタ
647 第7のトランジスタ
648 第8のトランジスタ
680 差動出力
681 差動出力
700 方法

Claims (20)

  1. 入力信号を受信して、出力信号を生成するように構成された主増幅器であって、前記出力信号が、ターゲット信号と少なくとも1つのブロッカー信号とを含む主増幅器と、
    キャンセル信号を生成するために、前記入力信号を位相シフトするように構成された補助経路であって、
    前記入力信号を受信して、増幅された位相調整ターゲット信号と、増幅された位相調整ブロッカー信号とを生成するように構成された第1の補助増幅器と、
    前記増幅された位相調整ターゲット信号から、前記増幅された位相調整ブロッカー信号を分離するように構成されたフィルタと、
    前記増幅された位相調整ブロッカー信号を受信して、前記出力信号の少なくとも1つのブロッカー信号を低減またはキャンセルするために前記キャンセル信号を生成するように構成された第2の補助増幅器と
    を含む補助経路と
    を備える、装置。
  2. 前記キャンセル信号が、前記少なくとも1つのブロッカー信号と位相が実質的に180度ずれている、請求項1に記載の装置。
  3. 前記出力信号と前記キャンセル信号とを受信するために結合された結合器をさらに備える、請求項1に記載の装置。
  4. 前記結合器が加算ノードである、請求項3に記載の装置。
  5. 前記少なくとも1つのブロッカー信号が前記ターゲット信号の高調波である、請求項3に記載の装置。
  6. 前記キャンセル信号が、前記少なくとも1つのブロッカー信号の位相シフトされたバージョンを備える、請求項1に記載の装置。
  7. 前記キャンセル信号が第1のキャンセル信号であり、前記出力信号が第2のブロッカー信号を含み、前記補助経路が第1の補助経路であり、第2のキャンセル信号を生成するために、前記入力信号をフィルタリングおよび位相シフトするための第2の補助経路さらに備え、前記第2のキャンセル信号が、前記出力信号の前記第2のブロッカー信号を低減またはキャンセルするために前記出力信号と結合可能である、請求項1に記載の装置。
  8. 前記装置が、低雑音増幅器、電力増幅器、トランシーバ、および受信機のうちの1つを含む、請求項1に記載の装置。
  9. 前記主増幅器、前記第1の補助増幅器、および前記フィルタが、単一の統合された回路内に統合される、請求項1に記載の装置。
  10. 前記第1の補助増幅器が、1組のカスケード接続されたトランジスタを備える、請求項1に記載の装置。
  11. 前記フィルタが、前記少なくとも1つのブロッカー信号のブロッカー周波数に同調される、請求項1に記載の装置。
  12. 前記第1の補助増幅器が少なくとも1つの共通ソーストランジスタを備える、請求項8に記載の装置。
  13. 前記主増幅器が共通ゲートトランジスタを備える、請求項1に記載の装置。
  14. 第1の信号経路で、第1の出力信号を生成するために入力信号を増幅するための手段であって、前記第1の出力信号が、ターゲット信号と少なくとも1つのブロッカー信号とを含む手段と、
    第2の信号経路で、増幅された位相調整ターゲット信号と、増幅された位相調整ブロッカー信号とを生成するために前記入力信号を増幅して位相シフトするための手段と、
    前記第2の信号経路で、前記増幅された位相調整ターゲット信号から前記増幅された位相調整ブロッカー信号を分離するための手段と、
    前記第2の信号経路で、前記第1の出力信号のブロッカー成分を低減またはキャンセルするために、前記第1の出力信号と結合可能であるキャンセル信号を生成するために、前記増幅された位相調整ブロッカー信号を増幅するための第2の手段と
    を備える、装置。
  15. 増幅するための前記手段が低雑音増幅器(LNA)の主信号経路に含まれ、分離するための前記手段が前記LNAの補助信号経路に含まれる、請求項14に記載の装置。
  16. 第1の信号経路内の増幅器で、第1の出力信号を生成するために入力信号を増幅するステップであって、前記第1の出力信号が、ターゲット信号と少なくとも1つのブロッカー信号とを含むステップと、
    第2の信号経路で、増幅された位相調整ターゲット信号と、増幅された位相調整ブロッカー信号とを生成するために前記入力信号を増幅して位相シフトするステップと、
    前記第2の信号経路で、前記増幅された位相調整ターゲット信号から前記増幅された位相調整ブロッカー信号を分離するために、フィルタリングするステップと、
    前記第2の信号経路で、前記第1の出力信号の少なくとも1つのブロッカー信号を低減またはキャンセルするために、前記第1の出力信号と結合可能であるキャンセル信号を生成するために、前記増幅された位相調整ブロッカー信号を増幅するステップと
    を備える、方法。
  17. 前記第2の信号経路内の補助増幅器の利得を調整するために、前記補助増幅器の少なくとも1つの共通ソーストランジスタのゲートに適用される電圧を調整するステップ、または、
    前記補助増幅器の前記利得を調整するために、前記第2の信号経路内の前記補助増幅器の少なくとも1つの共通ソーストランジスタと並列に追加の共通ソーストランジスタを選択的に結合するステップ
    をさらに備える、請求項16に記載の方法。
  18. 前記第1の信号経路内の主増幅器の利得を調整するために、前記主増幅器の共通ゲートトランジスタのゲートに適用される電圧を調整するステップをさらに備える、請求項16に記載の方法。
  19. 第3の信号経路で第2のキャンセル信号を生成して、前記第2のキャンセル信号と出力信号とを結合するステップをさらに備える、請求項16に記載の方法。
  20. 前記キャンセル信号が、前記少なくとも1つのブロッカー信号と位相が実質的に180度ずれている、請求項16に記載の方法。
JP2016546490A 2014-01-17 2015-01-14 信号のブロッカー成分のフィルタリング Expired - Fee Related JP6224849B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/158,225 US9225369B2 (en) 2014-01-17 2014-01-17 Filtering blocker components of a signal
US14/158,225 2014-01-17
PCT/US2015/011384 WO2015108962A1 (en) 2014-01-17 2015-01-14 Filtering blocker components of a signal

Publications (2)

Publication Number Publication Date
JP2017503431A JP2017503431A (ja) 2017-01-26
JP6224849B2 true JP6224849B2 (ja) 2017-11-01

Family

ID=52462418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546490A Expired - Fee Related JP6224849B2 (ja) 2014-01-17 2015-01-14 信号のブロッカー成分のフィルタリング

Country Status (7)

Country Link
US (1) US9225369B2 (ja)
EP (1) EP3095187A1 (ja)
JP (1) JP6224849B2 (ja)
KR (1) KR101770710B1 (ja)
CN (1) CN105934882B (ja)
BR (1) BR112016016530A2 (ja)
WO (1) WO2015108962A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141655B2 (en) * 2014-02-25 2018-11-27 Ethertronics, Inc. Switch assembly with integrated tuning capability
US10164669B2 (en) * 2015-10-16 2018-12-25 Skyworks Solutions, Inc. Hybrid amplifier and signal combiner
US11201595B2 (en) 2015-11-24 2021-12-14 Skyworks Solutions, Inc. Cascode power amplifier with switchable output matching network
US10666370B2 (en) * 2016-06-10 2020-05-26 Apple Inc. Multiple modulated spur cancellation apparatus
CN108336976B (zh) * 2018-02-07 2023-08-01 广州慧智微电子股份有限公司 一种多频段低噪声放大器及放大方法
US10938428B2 (en) * 2019-02-25 2021-03-02 Huawei Technologies Co., Ltd. Wireless receiver system for neutralizing blocking signals
KR102308426B1 (ko) * 2019-11-06 2021-10-01 강원대학교산학협력단 채널 선택성을 가지는 rf 증폭기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130811A (en) * 1977-12-27 1978-12-19 Hughes Aircraft Company Modulation system
JPH0682998B2 (ja) * 1986-07-30 1994-10-19 日本電信電話株式会社 電力増幅器
US4811422A (en) * 1986-12-22 1989-03-07 Kahn Leonard R Reduction of undesired harmonic components
US5172072A (en) * 1991-09-06 1992-12-15 Itt Corporation High efficiency harmonic injection power amplifier
JPH06244745A (ja) * 1993-02-15 1994-09-02 Matsushita Electric Works Ltd ノイズ抑制回路
WO2001045279A1 (en) * 1999-12-17 2001-06-21 Nokia Corporation Linearisation method and signal processing device
JP2003338713A (ja) * 2002-05-20 2003-11-28 Sony Corp 電力増幅装置およびこれを用いた無線通信装置
US7308234B2 (en) * 2005-01-19 2007-12-11 Northrop Grumman Corporation Feedforward spur cancellation approach using low IP amplifier
US7710319B2 (en) * 2006-02-14 2010-05-04 Sibeam, Inc. Adaptive beam-steering methods to maximize wireless link budget and reduce delay-spread using multiple transmit and receive antennas
US7551910B2 (en) * 2006-05-15 2009-06-23 Broadcom Corporation Translation and filtering techniques for wireless receivers
US7471204B2 (en) 2006-07-07 2008-12-30 Broadcom Corporation Receiver architecture for canceling blocking signals
US8086207B2 (en) 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
JP5059647B2 (ja) * 2008-02-12 2012-10-24 株式会社日立国際電気 高周波電力増幅器
KR20100008749A (ko) * 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
JP2010109918A (ja) 2008-10-31 2010-05-13 Toshiba Corp 周波数変換回路及び受信機
US7911269B2 (en) 2009-01-19 2011-03-22 Qualcomm Incorporated Ultra low noise high linearity LNA for multi-mode transceiver
US8279008B2 (en) * 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US8565707B2 (en) 2011-10-13 2013-10-22 Qualcomm Incorporated Cancellation of spectral images in communication devices
US9020065B2 (en) 2012-01-16 2015-04-28 Telefonaktiebolaget L M Ericsson (Publ) Radio frequency digital filter group delay mismatch reduction
US20130203369A1 (en) 2012-02-07 2013-08-08 Qualcomm Atheros, Inc. Notch filter integrated in lna of a coexisting radio

Also Published As

Publication number Publication date
WO2015108962A1 (en) 2015-07-23
CN105934882B (zh) 2020-02-18
US20150207531A1 (en) 2015-07-23
EP3095187A1 (en) 2016-11-23
KR101770710B1 (ko) 2017-08-23
BR112016016530A2 (pt) 2017-08-08
JP2017503431A (ja) 2017-01-26
US9225369B2 (en) 2015-12-29
KR20160100409A (ko) 2016-08-23
CN105934882A (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
JP6224849B2 (ja) 信号のブロッカー成分のフィルタリング
EP3227999B1 (en) Amplifier with triple-coupled inductors
US9692368B2 (en) Dual-band low noise amplifier
KR101793148B1 (ko) 멀티-대역 전력 증폭기
WO2015179107A1 (en) Low power multi-stacked power amplifier
US20150230185A1 (en) Low Noise Amplifier Device with Auxiliary Gain Control
KR101758894B1 (ko) 용량성 프로그래머블 이득 증폭기
JP2018532295A (ja) 低雑音増幅器およびノッチフィルタ
EP3189588B1 (en) Multi-band low noise amplifier
US20170187338A1 (en) Amplifier with coupled inductors
CN106233620B (zh) 用于偏置电压生成的传输门
WO2016039953A1 (en) Multi-band low noise amplifier with a shared degeneration inductor
US20150381112A1 (en) Filter with an auxiliary mixing path

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160713

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees