KR102308426B1 - 채널 선택성을 가지는 rf 증폭기 - Google Patents

채널 선택성을 가지는 rf 증폭기 Download PDF

Info

Publication number
KR102308426B1
KR102308426B1 KR1020190141108A KR20190141108A KR102308426B1 KR 102308426 B1 KR102308426 B1 KR 102308426B1 KR 1020190141108 A KR1020190141108 A KR 1020190141108A KR 20190141108 A KR20190141108 A KR 20190141108A KR 102308426 B1 KR102308426 B1 KR 102308426B1
Authority
KR
South Korea
Prior art keywords
amplifier
gain
phase
component
input terminal
Prior art date
Application number
KR1020190141108A
Other languages
English (en)
Other versions
KR20210054882A (ko
Inventor
권구덕
이동구
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020190141108A priority Critical patent/KR102308426B1/ko
Priority to US17/077,616 priority patent/US11405009B2/en
Publication of KR20210054882A publication Critical patent/KR20210054882A/ko
Application granted granted Critical
Publication of KR102308426B1 publication Critical patent/KR102308426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B2001/1063—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal using a notch filter

Abstract

채널 선택성을 가지는 RF 증폭기가 개시된다. 일 실시예에 따른 RF 증폭기는, 증폭기를 포함하는 메인 경로와, 이득/위상 보정기, 고역 통과 필터(high pass filter), 및 믹서(mixer)를 포함하는 피드포워드(feedforward) 경로를 포함한다.

Description

채널 선택성을 가지는 RF 증폭기{RF AMPLIFIER COMPRISING GAIN/PHASE COMPENSATOR}
아래 실시예들은 이득/위상 보정기를 포함하는 RF 증폭기에 관한 것이다.
무선 송수신기는 무선 통신 시스템에 널리 사용된다. 무선 송수신기는 일반적으로 신호를 수신하고 복조하기 위한 무선 수신기와 신호의 전송을 위한 변조를 하기 위한 무선 송신기를 포함한다.
무선 수신기는 어떤 경우에 원하는 신호 및 블로커(blocker) 또는 원치 않는 신호를 포함하는 신호를 수신할 수 있다. 수신기는 RF 장치를 통해 원하는 신호를 증폭하고 블로커를 필터링할 수 있다.
종래의 무선 통신 시스템은 일반적으로 무선 주파수에서 블로커 신호로부터 원하는 신호를 분리해 내기 위해서 SAW(Surface Acoustic Wave) 필터를 사용해 왔다. SAW 필터는 반도체 장치의 칩 안에 있는 필터(on-chip filter)가 아니고 외부에 있는 필터이기 때문에 SAW 필터를 사용하여 블로커 신호를 제거하는 것은 무선 송수신기의 비용을 증가시킬 수 있다. 특히, 다중 밴드(multi-band) 구조를 갖는 송수신기의 경우 각 주파수 밴드마다 분리된 SAW 필터를 사용해야 하므로 무선 송수신기의 비용이 더욱 증가할 수 있다.
실시예들은 노치 제거 특성을 가지는 피드포워드 경로의 이득 및 위상을 조정하여 채널 선택성을 가지는 RF 증폭기의 블로커 필터링 성능을 향상시킬 수 있다.
일 실시예에 따른 RF 증폭기는, 증폭기를 포함하는 메인 경로와, 이득/위상 보정기, 고역 통과 필터(high pass filter), 및 믹서(mixer)를 포함하는 피드포워드(feedforward) 경로를 포함한다.
상기 이득/위상 보정기는, 상기 증폭기의 이득에 기초하여 상기 피드포워드 경로의 이득을 조정하고, 상기 증폭기의 출력의 위상에 기초하여 상기 피드포워드 경로의 출력의 위상을 조정할 수 있다.
상기 이득/위상 보정기는, 블로커(blocker)의 주파수 대역에 기초하여 상기 피드포워드 경로의 이득 또는 상기 피드포워드 경로의 출력의 위상을 조정할 수 있다.
상기 이득/위상 보정기는, 복수개의 가변 이득 증폭기를 포함할 수 있다.
상기 이득/위상 보정기는, 제1 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 제1 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제1 증폭기와, 상기 제1 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 제2 출력 신호의 -성분 출력 단자 및 +성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제2 증폭기와, 제2 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 상기 제1 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제3 증폭기와, 상기 제2 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 상기 제2 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제4 증폭기를 포함할 수 있다.
상기 증폭기는, 저잡음 증폭기(LNA) 또는 저잡음 트랜스컨덕턴스 증폭기(LNTA)를 포함할 수 있다.
상기 증폭기는, LC 탱크(LC tank)를 가지는 게이트-공통(common-gate) 증폭기를 포함할 수 있다.
상기 믹서는, 상향 변환 믹서 및 하향 변환 믹서를 포함할 수 있다.
상기 하향 변환 믹서의 일단은 입력 단자에 접속되고, 상기 이득/위상 보정기는 일단은 상기 하향 믹서의 타단에 접속되고, 상기 고역 통과 필터의 일단은 상기 이득/위상 보정기의 타단에 접속되고, 상기 상향 변환 믹서의 일단은 상기 고역 통과 필터의 타단에 접속하고 타단은 상기 증폭기의 출력 단자에 접속될 수 있다.
상기 상향 변환 믹서 및 상기 하향 변환 믹서는, 국부 발진기(Local Oscillator)에 접속될 수 있다.
도 1은 피드포워드 경로를 이용하여 구현된 채널 선택성을 가지는 종래의 RF 증폭기의 일 예를 도시한다.
도 2a 내지 도 2b는 채널 선택성을 가지는 RF 증폭기의 동작을 설명하기 위한 그래프이다.
도 3은 피드 포워드 경로에 이득/위상 보정기가 구현된 채널 선택성을 가지는 RF 증폭기의 일 예를 도시한다.
도 4a 및 도 4c는 도 3에 도시된 이득/위상 보정기의 동작을 설명하기 위한 그래프이다.
도 5는 도 3에 도시된 이득/위상 보정기의 회로도의 일 예를 나타낸다.
도 6은 도 3에 도시된 RF 증폭기의 회로도의 일 예를 나타낸다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로+ 이해되어야 한다.
제1 또는 제2등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해서 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 실시예의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 피드포워드 경로를 이용하여 구현된 채널 선택성을 가지는 종래의 RF 증폭기의 일 예를 도시하고, 도 2a 내지 도 2b는 채널 선택성을 가지는 RF 증폭기의 동작을 설명하기 위한 그래프이다.
RF 증폭기(10)는 피드포워드 경로(feedforward path; 150)를 이용하여 채널 선택성을 갖도록 구현될 수 있다.
RF 증폭기(10)은 수신 신호를 증폭할 수 있다. 이때 수신 신호는 블로커(215)를 포함할 수 있는데, RF 증폭기(10)는 블로커(215)를 원하는 신호(210)에서 분리하고, 원하는 신호(210)만 증폭할 수 있다.
RF 증폭기(10)는 메인 경로(main path; 110) 및 피드포워드 경로(150)을 포함할 수 있다. 메인 경로(110)는 증폭기(115)를 포함할 수 있고, 피드포워드 경로(150)는 믹서((151 및 155) 및 고역 통과 필터(high pass filter; 153)을 포함할 수 있다.
증폭기(115)는 수신 주파수 대역에서 이득을 가지는 저잡음 증폭기(low-noise amplifier(LNA)) 및/또는 저잡음 트랜스컨덕턴스 증폭기(low-noise transconductance amplifier(LNTA)로 구현될 수 있다.
믹서(151 및 155)는 주파수 변환을 수행할 수 있다. 예를 들어, 믹서(151 및 155)는 각각 하향 변환 믹서(151) 및 상향 변환 믹서(155)일 수 있다.
믹서(151 및 155)는 국부 발진기(local oscillator)에 연결될 수 있다.
고역 통과 필터(153)는 믹서를 이용한 주파수 변환을 통해 fLO의 주파수에서 노치(notch) 제거 특성을 가지는 RF 노치 필터(notch filter)로 구현될 수 있다.
예를 들어, 피드포워드 경로(150)는 하향 변환 믹서(151)를 통해 베이스밴드로 하향 변환된 신호를 고역 통과 필터(153)이 필터링하고, 상향 변환 믹서(155)를 통해 상향 변환시켜 노치 제거 특성을 가지는 노치 필터를 구현할 수 있다.
도 2b는 피드포워드 경로(150)를 통해 구현되는 fLO의 주파수에서 노치 제거 특성(230)을 보여준다.
RF 증폭기(10)는 메인 경로(110)의 이득(250)에서 피드포워드 경로(150)의 이득(230)을 상쇄시킴으로써, 채널 선택성을 가지는 이득(270)을 구현할 수 있다. 즉, RF 증폭기(10)는 피드포워드 경로(150)의 노치 제거 특성을 이용하여 RF 밴드 패스 필터링(RF band pass filtering)을 수행함으로써 블로커(215)가 제거된 신호를 증폭할 수 있다.
RF 증폭기(10)가 밴드 패스 필터링을 수행하기 위해서 다음 두가지 조건이 필요할 수 있다.
메인 경로(110) 및 피드포워드 경로(150)의 이득이 일치해야 하며, 메인 경로(110)의 출력 및 피드포워드 경로(150)의 출력의 위상이 일치되어야 할 수 있다.
즉, RF 증폭기(10)는 메인 경로(110)와 이득을 동일한 크기만큼 피드포워드 경로(150)의 이득이 상쇄하여 블로커(215) 제거 성능이 향상될 수 있다.
도 3은 피드포워드 경로에 이득/위상 보정기가 구현된 채널 선택성을 가지는 RF 증폭기의 일 예를 도시한다.
RF 증폭기(30)의 피드포워드 경로(150)는 이득/위상 보정기(300)를 포함할 수 있다.
이득/위상 보정기(300)는 메인 경로(110) 및 피드포워드 경로(150)의 이득일 일치하도록 피드포워드 경로(150)의 이득을 조정할 수 있고, 메인 경로(110)의 출력의 위상 및 피드포워드 경로(150)의 출력의 위상이 일치하도록 피드포워드 경로(150)의 출력의 위상을 조정할 수 있다.
이때, 메인 경로(110)의 이득 및 메인 경로(110)의 출력의 위상은 증폭기(115)의 이득 및 증폭기(115)의 출력의 위상일 수 있다.
이득/위상 보정기(300)는 위상 보정기(310) 및 이득 보정기(350)을 포함할 수 있다. 도 3에는 위상 보정기(310) 및 이득 보정기(350)를 별개의 구성을 도시하였지만, 위상 보정기(310) 및 이득 보정기(350)는 하나의 구성으로 구현될 수도 있다.
RF 증폭기(30)는 이득/위상 보정기(300)를 통해 피드포워드 경로(150)의 이득 및 피드포워드 경로(150)의 출력의 위상을 조정하여, 블로커 제거 성능을 향상 시킬 수 있다.
RF 증폭기(30)는 SAW-filter, 듀플렉서와 같은 부피가 큰 오프-칩 소자들을 이용하지 않고 블로커 필터링을 수행할 수 있다. 예를 들어, RF 증폭기(30)는 COMS로 집적화된 LNA를 통해 블로커 필터링을 수행할 수 있다.
RF 증폭기(30)는 피드포워드 경로(150)에 이득/위상 보정기(300)를 추가하여 피드포워드 경로(150)에 원하는 주파수대역에 대한 높은 선택성을 가지는 RF 노치 필터를 구현할 수 있다.
RF 증폭기(30)는 RF 주파수 대역에서 높은 Q값을 가지는 RF 필터링을 수행할 수 있는 증폭기로 구현되어 대역 외 블로커를 효율적으로 제거할 수 있다.
RF 증폭기(30)는 고성능 무선 통신 시스템에 적용 가능하다. 예를 들어, RF 증폭기(30)는 이동통신을 위한 FDD(Frequency Division Duplexing) 시스템에서 수신기의 성능열화를 초래하는 송신 누설신호와 대역 외 블로커를 효율적으로 제거할 수 있다.
도 4a 및 도 4b는 도 3에 도시된 이득/위상 보정기의 동작을 설명하기 위한 그래프이다.
도 4a는 메인 경로(110)의 이득 및 피드포워드 경로(150)의 이득을 예시적으로 나타내는 그래프이다.
이득/위상 보정기(300)는 피드포워드 경로(150)의 이득을 조정하여, 메인 경로(110)의 이득과 일치되도록 할 수 있다. 예를 들어, 이득/위상 보정기(300)는 피드포워드 경로(150)의 이득을 증가시켜 메인 경로(110)의 이득과 일치되도록 할 수 있다.
도 4b는 메인 경로(110)의 출력의 위상 및 피드포워드 경로(150)의 출력의 위상을 예시적으로 나타내는 그래프이다.
이득/위상 보정기(300)는 피드포워드 경로(150)의 출력의 위상을 조정하여, 메인 경로(110)의 출력의 위상과 일치되도록 할 수 있다. 예를 들어, 이득/위상 보정기(300)는 피드포워드 경로(150)의 출력의 위상을 지연시켜 메인 경로(110)의 출력의 위상과 일치되도록 할 수 있다.
이득/위상 보정기(300)는 블로커(215)의 주파수 대역에 기초하여 피드포워드 경로(150)의 출력의 위상을 조정할 수 있다. 예를 들어, 이득/위상 보정기(300)는 블로커(215) 제거 성능이 최대가 되도록 피드포워드 경로(150)의 출력의 위상을 조정하여 원하는 주파수에 노치를 생성할 수 있다.
도 4c는 채널 선택성을 가지는 RF 증폭기(30)의 전압 이득을 나타내는 그래프이다.
이득/위상 보정기(300)는 도 4c와 같이 원하는 RF 증폭기(30)가 주파수에서 노치 필터링을 수행할 수 있도록 메인 경로(110) 및 피드포워드 경로(150)의 이득 및 위상을 조절할 수 있다.
도 5는 도 3에 도시된 이득/위상 보정기의 회로도의 일 예를 나타낸다.
이득/위상 보정기(300)는 복수개의 증폭기로 구현될 수 있다. 예를 들어, 이득/위상 보정기(300)는 네 개의 가변 이득 증폭기로 구현될 수 있다.
이득/위상 보정기(300)는 제1 증폭기(510), 제2 증폭기(520), 제3 증폭기(530), 및 제4 증폭기(540)를 포함할 수 있다. 예를 들어, 제1 증폭기 내지 제4 증폭기(510 내지 540)는 가변 이득 증폭기일 수 있다.
이득/위상 보정기(300)는 제1 입력 신호(VIN-I) 및 제2 입력 신호(VIN-Q)에 기초하여 제1 출력 신호(VOUT-I) 및 제2 출력 신호(VOUT-Q)를 생성할 수 있다.
예를 들어, 제1 입력 신호(VIN-I) 및 제2 입력 신호(VIN-Q)는 각각 인 페이즈(in-phase) 입력 신호 및 쿼드러처 페이즈(quadrature-phase) 입력 신호일 수 있고, 제1 출력 신호(VOUT-I) 및 제2 출력 신호(VOUT-Q)는 각각 인 페이즈(in-phase) 출력 신호 및 쿼드러처 페이즈(quadrature-phase) 출력 신호일 수 있다.
제1 증폭기(510)의 제1 입력 단자 및 제2 입력 단자는 각각 제1 입력 신호(VIN-I)의 +성분 입력 단자 및 -성분 입력 단자에 접속될 수 있다. 제1 증폭기(510)의 제1 출력 단자 및 제2 출력 단자는 각각 제1 출력 신호(VOUT-I)의 +성분 출력 단자 및 -성분 출력 단자에 접속될 수 있다.
제2 증폭기(520)의 제1 입력 단자 및 제2 입력 단자는 각각 제1 입력 신호(VIN-I)의 -성분 입력 단자 및 +성분 입력 단자에 접속될 수 있다. 제2 증폭기(510)의 제1 출력 단자 및 제2 출력 단자는 각각 제2 출력 신호(VOUT-Q)의 -성분 출력 단자 및 +성분 출력 단자에 접속될 수 있다.
제3 증폭기(530)의 제1 입력 단자 및 제2 입력 단자는 각각 제2 입력 신호(VIN-Q)의 +성분 입력 단자 및 -성분 입력 단자에 접속될 수 있다. 제3 증폭기(530)의 제1 출력 단자 및 제2 출력 단자는 각각 제1 출력 신호(VOUT-I)의 +성분 출력 단자 및 -성분 출력 단자에 접속될 수 있다.
제4 증폭기(540)의 제1 입력 단자 및 제2 입력 단자는 각각 제2 입력 신호(VIN-Q)의 +성분 입력 단자 및 -성분 입력 단자에 접속될 수 있다. 제4 증폭기(540)의 제1 출력 단자 및 제2 출력 단자는 각각 제2 출력 신호(VOUT-Q)의 +성분 출력 단자 및 -성분 출력 단자에 접속될 수 있다.
제1 증폭기(510), 제2 증폭기(520), 제3 증폭기(530), 및 제4 증폭기(540)의 이득은 각각
Figure 112019113962488-pat00001
,
Figure 112019113962488-pat00002
,
Figure 112019113962488-pat00003
, 및
Figure 112019113962488-pat00004
일 수 있다.
제1 입력 신호(VIN-I) 및 제2 입력 신호(VIN-Q)는 각각 수학식 1 및 수학식 2와 같이 표현할 수 있다.
Figure 112019113962488-pat00005
Figure 112019113962488-pat00006
이때, 이득/위상 보정기(300)가 생성하는 제1 출력 신호(VOUT-I) 및 제2 출력 신호(VOUT-Q)는 각각 수학식 3 및 수학식 4와 같이 표현할 수 있다.
Figure 112019113962488-pat00007
Figure 112019113962488-pat00008
이득/위상 보정기(300)는 제1 증폭기 내지 제2 증폭기(510 내지 540)의 이득(
Figure 112019113962488-pat00009
,
Figure 112019113962488-pat00010
,
Figure 112019113962488-pat00011
, 및
Figure 112019113962488-pat00012
)를 조절하여 특정 주파수에서 메인 경로(110) 및 피드포워드 경로(150)의 이득 및 위상을 일치시킬 수 있다.
도 6은 도 3에 도시된 RF 증폭기의 회로도의 일 예를 나타낸다.
메인 경로(110)의 증폭기(115)는 LC 탱크(LC tank)를 가지는 게이트-공통(common-gate) 증폭기로 구현될 수 있다.
예를 들어 메인 경로(110)는 인덕터(LL), 커패시터(CL), NMOS(N type Metal Oxide Semiconductor) FET(
Figure 112019113962488-pat00013
,
Figure 112019113962488-pat00014
,
Figure 112019113962488-pat00015
, 및
Figure 112019113962488-pat00016
), 제1 전류원 및 제2 전류원을 포함할 수 있다.
인덕터(LL) 및 커패시터(CL)는 병렬 연결 될 수 있으며, 병렬 연결된 인덕터(LL) 및 커패시터(CL)의 양 단은 각각 출력 단자(
Figure 112019113962488-pat00017
및
Figure 112019113962488-pat00018
)에 접속될 수 있다.
또한, 병렬 연결된 인덕터(LL) 및 커패시터(CL)의 양 단은 NMOS FET(
Figure 112019113962488-pat00019
및
Figure 112019113962488-pat00020
)의 드레인(drain)에 접속할 수 있다.
NMOS FET(
Figure 112019113962488-pat00021
및
Figure 112019113962488-pat00022
)의 게이트(gate)는 서로 접속될 수 있고, 소스(source)는 각각 NMOS FET(
Figure 112019113962488-pat00023
및
Figure 112019113962488-pat00024
)의 드레인에 접속될 수 있다.
NMOS FET(
Figure 112019113962488-pat00025
및
Figure 112019113962488-pat00026
)의 게이트는 서로 접속될 수 있고, 소스는 각각 제1 전류원 및 제2 전류원에 일단에 접속될 수 있다.
제1 전류원 및 제2 전류원의 타단은 접지될 수 있다.
피드포워드 경로(150)의 일단은 NMOS FET(
Figure 112019113962488-pat00027
및
Figure 112019113962488-pat00028
)의 소스에 접속될 수 있고, 피드포워드 경로(150)의 타단은 NMOS FET(
Figure 112019113962488-pat00029
및
Figure 112019113962488-pat00030
)의 드레인에 접속될 수 있다.
피드포워드 경로(150)는 입력 단자에서부터 하향 변환 믹서(151) 이득/위상 보정기(300), 고역 통과 필터(153), 및 상향 변환 믹서(155)이 차례로 접속되어 구현될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (10)

  1. RF 증폭기에 있어서,
    일단이 상기 RF 증폭기의 입력 단자에 접속되고 타단이 상기 RF 증폭기의 출력 단자에 접속되는 증폭기를 포함하는 메인 경로; 및
    하향 변환 믹서, 이득/위상 보정기, 고역 통과 필터(high pass filter), 및 상향 변환 믹서를 포함하는 피드포워드(feedforward) 경로
    를 포함하고,
    상기 하향 변환 믹서의 일단은 상기 입력 단자에 접속되고,
    상기 이득/위상 보정기는 일단은 상기 하향 변환 믹서의 타단에 접속되고,
    상기 고역 통과 필터의 일단은 상기 이득/위상 보정기의 타단에 접속되고,
    상기 상향 변환 믹서의 일단은 상기 고역 통과 필터의 타단에 접속되고 타단은 상기 출력 단자에 접속되며,
    상기 이득/위상 보정기는,
    상기 하향 변환 믹서로부터 출력된 인 페이즈(in-phase) 신호 및 쿼드러처 페이즈(quadrature-phase) 신호의 이득 및 위상을 베이스밴드(baseband)에서 조절하고, 이득 및 위상이 조절된 인페이즈 신호 및 쿼드러처 페이즈 신호를 벡터 합(vector sum) 형태로 출력하는, RF 증폭기.
  2. 제1항에 있어서,
    상기 이득/위상 보정기는,
    상기 증폭기의 이득에 기초하여 상기 피드포워드 경로의 이득을 조정하고, 상기 증폭기의 출력의 위상에 기초하여 상기 피드포워드 경로의 출력의 위상을 조정하는 RF 증폭기.
  3. 제2항에 있어서,
    상기 이득/위상 보정기는,
    블로커(blocker)의 주파수 대역에 기초하여 상기 피드포워드 경로의 이득 또는 상기 피드포워드 경로의 출력의 위상을 조정하는 RF 증폭기.
  4. 제1항에 있어서,
    상기 이득/위상 보정기는,
    복수개의 가변 이득 증폭기를 포함하는 RF 증폭기.
  5. 제1항에 있어서,
    상기 이득/위상 보정기는,
    제1 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 제1 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제1 증폭기;
    상기 제1 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 제2 출력 신호의 -성분 출력 단자 및 +성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제2 증폭기;
    제2 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 상기 제1 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제3 증폭기; 및
    상기 제2 입력 신호의 +성분 입력 단자 및 -성분 입력 단자에 각각 제1 입력 단자 및 제2 입력 단자가 접속되고 상기 제2 출력 신호의 +성분 출력 단자 및 -성분 출력 단자에 각각 제1 출력 단자 및 제2 출력 단자가 접속된 제4 증폭기
    를 포함하고,
    상기 제1 입력 신호는 상기 인 페이즈 신호이고,
    상기 제2 입력 신호는 상기 쿼드러처 페이즈 신호인, RF 증폭기.
  6. 제1항에 있어서,
    상기 증폭기는,
    저잡음 증폭기(LNA) 또는 저잡음 트랜스컨덕턴스 증폭기(LNTA)를 포함하는 RF 증폭기.
  7. 제1항에 있어서,
    상기 증폭기는,
    LC 탱크(LC tank)를 가지는 게이트-공통(common-gate) 증폭기를 포함하는 RF 증폭기.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 상향 변환 믹서 및 상기 하향 변환 믹서는,
    국부 발진기(Local Oscillator)에 접속되는 RF 증폭기.
KR1020190141108A 2019-11-06 2019-11-06 채널 선택성을 가지는 rf 증폭기 KR102308426B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190141108A KR102308426B1 (ko) 2019-11-06 2019-11-06 채널 선택성을 가지는 rf 증폭기
US17/077,616 US11405009B2 (en) 2019-11-06 2020-10-22 RF amplifier including gain/phase compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141108A KR102308426B1 (ko) 2019-11-06 2019-11-06 채널 선택성을 가지는 rf 증폭기

Publications (2)

Publication Number Publication Date
KR20210054882A KR20210054882A (ko) 2021-05-14
KR102308426B1 true KR102308426B1 (ko) 2021-10-01

Family

ID=75687970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141108A KR102308426B1 (ko) 2019-11-06 2019-11-06 채널 선택성을 가지는 rf 증폭기

Country Status (2)

Country Link
US (1) US11405009B2 (ko)
KR (1) KR102308426B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210258025A1 (en) * 2020-02-17 2021-08-19 Sam Belkin Dynamically tunable radio frequency filter and applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266817B1 (ko) 1997-01-31 2000-09-15 윤종용 피드포워드방식의선형증폭장치및방법
GB9804744D0 (en) * 1998-03-06 1998-04-29 Wireless Systems Int Ltd Feed forward amplifier
US6339701B1 (en) * 1998-06-17 2002-01-15 Lucent Technologies, Inc. Method and apparatus for extending the dynamic range of a frequency mixer
JP3533351B2 (ja) 1999-12-28 2004-05-31 日本無線株式会社 フィードフォワード増幅器及びその制御回路
JP2006135422A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 送信回路
KR20090025112A (ko) 2007-09-05 2009-03-10 삼성전자주식회사 Ｒｆ 수신기 및 그 간섭신호 제거방법
US10498382B2 (en) * 2012-10-30 2019-12-03 Maja Systems Millimeter-wave mixed-signal automatic gain control
US9287829B2 (en) * 2012-12-28 2016-03-15 Peregrine Semiconductor Corporation Control systems and methods for power amplifiers operating in envelope tracking mode
US9225369B2 (en) * 2014-01-17 2015-12-29 Qualcomm Incorporated Filtering blocker components of a signal
US10797738B2 (en) * 2018-10-26 2020-10-06 Analog Devices, Inc. Segmented receiver for wireless communications

Also Published As

Publication number Publication date
KR20210054882A (ko) 2021-05-14
US20210135642A1 (en) 2021-05-06
US11405009B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
EP2135362B1 (en) Rejection of transmit signal leakage in wireless communication device
US8301101B2 (en) Frequency translated filter
US9025709B2 (en) Receiver front-end circuit, communication unit and method therefor
US8787511B2 (en) Frequency and Q-factor tunable filters using frequency translatable impedance structures
US9374043B2 (en) Dual stage carrier-aggregation (CA) low noise amplifier (LNA) having harmonic rejection and high linearity
US8467760B2 (en) Frequency translated filters for wideband applications
US20090088124A1 (en) Radio Frequency Receiver Architecture
US8224275B2 (en) Area reduction techniques for saw-less receivers
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
US8503963B2 (en) Amplifier with on-chip filter
US10965325B2 (en) Communication unit
KR102308426B1 (ko) 채널 선택성을 가지는 rf 증폭기
Han Bandwidth‐switchable cellular CMOS RF receiver front‐end for intra‐band carrier aggregation
He et al. A saw-less direct conversion long term evolution receiver with 25% duty-cycle LO in 130 nm CMOS technology

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant