KR20180051032A - 변형이동평균 필터를 이용한 단상 pll제어방법 - Google Patents

변형이동평균 필터를 이용한 단상 pll제어방법 Download PDF

Info

Publication number
KR20180051032A
KR20180051032A KR1020160147833A KR20160147833A KR20180051032A KR 20180051032 A KR20180051032 A KR 20180051032A KR 1020160147833 A KR1020160147833 A KR 1020160147833A KR 20160147833 A KR20160147833 A KR 20160147833A KR 20180051032 A KR20180051032 A KR 20180051032A
Authority
KR
South Korea
Prior art keywords
phase
signal
moving average
sampling
average value
Prior art date
Application number
KR1020160147833A
Other languages
English (en)
Inventor
이을재
Original Assignee
이경산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이경산전 주식회사 filed Critical 이경산전 주식회사
Priority to KR1020160147833A priority Critical patent/KR20180051032A/ko
Publication of KR20180051032A publication Critical patent/KR20180051032A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02M2001/0003—
    • H02M2001/0064—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 변형이동평균 필터를 이용한 단상 PLL제어방법에 관한 것으로서, 보다 상세하게는 출력의 위상이 입력의 위상에 추종되도록 입력의 한 주기동안의 이동평균 값과 출력위상을 이용하여 dq변환과 PI제어를 수행함으로써, 이산식의 계산이 단순화되고 노이즈에 강한 변형이동평균 필터를 이용한 단상 PLL제어방법에 관한 것이다.

Description

변형이동평균 필터를 이용한 단상 PLL제어방법{MODIFIED SINGLE PHASE-LOCKED LOOP CONTROL METHOD USING MOVING AVERAGE FILTER}
본 발명은 변형이동평균 필터를 이용한 단상 PLL제어방법에 관한 것으로서, 보다 상세하게는 PWM컨버터의 출력의 위상이 입력의 위상에 추종되도록 입력의 한 주기동안의 이동평균 값을 단순화된 이산식을 이용하여 구하고, 출력위상과 cosine 합성방법으로 연산되어 피드백됨으로써, 계산이 단순화되고, 노이즈환경하에서도 강인한 동기화 특성을 지닌 변형이동평균 필터를 이용한 단상 PLL제어방법에 관한 것이다.
대부분의 교류컨버터는 정상상태는 물론 왜란의 영향하에서도 입력전원의 전압, 주파수, 위상정보를 정확히 추출하여 사용하는 것이 매우 중요하며, 이때 보통 PLL(Phase Locked Loop)방식을 이용하여 교류전원의 정보를 취득하게 된다.
그리고, 단상전원용 PLL방식에는 입력전압 파형을 레퍼런스 DC전압에 곱하여 Sine 파형을 발생시키는 무적용기법과, Zero Crossing PLL기법, 1차 LPF에 의한 지연방식, 전역 통과필터(All Pass Filter) 방식 및 이동평균(Moving Average) 필터를 이용한 COSINE 합성방법 등이 있다.
여기서, 상기 전역통과필터(All Pass Filter) 방식은 이산식을 사용하여 Digital APF를 구현하여 비교적 정확한 지연파형(Cosine)을 발생시킬 수 있으나, 계산식이 복잡하고 부동소숫점연산이 필요하며, 지연하고자 하는 위상각을 미리 지정해야 하는데 이때 입력주파수가 고정되는 한계가 있다. 따라서 입력주파수의 범위가 넓거나 노이즈가 많이 입력되는 환경에서는 그 적용이 쉽지 않은 문제점이 있었다. 즉, 기준주파수의 변동에 따라 정밀도가 급격히 하락되는 문제점이 있었다. 이러한 상기 전역통과필터를 이용한 방식은 제어기의 연산 능력에 따라 활용도가 정해지게 되며 일반적으로 오프라인으로 각각의 변수를 계산한 후 상기 제어기의 제어프로세서에서 단순화된 이산식을 계산을 수행하게 된다.
이에 반해, 상기 이동평균(Moving Average) 필터를 이용한 합성방법은 방형 창함수를 적용한 MA필터를 이용하는 것으로, FIR(Finite Impulse Response)필터의 일종으로 Window 기간동안 입력값의 평균을 제공하는 함수이다. 다만 입력신호의 한 주기 동안 샘플의 수가 많으면 실시간 Convolution계산이 어려워지는 문제점이 있었다.
이와 관련된 종래 기술로 한국 공개특허공보 제10-2014-0041100호(2014.04.04.)에는 'ＨＶＤＣ 시스템의 관측기 ＰＬＬ을 이용한 비특성 고조파 억제 방법'이 개시되었다.
상기 종래 기술은 AC 계통으로부터의 3상 전압을 d축과 q축의 d-q 전압으로 변환하는 제1단계; 관측기의 방정식을 이용하여 상기 d-q 전압의 정상분과, 역상분을 각각 추정하는 제2단계; 상기 추정된 d-q 전압의 정상분과 역상분을 이용하여 전차원 관측기의 방정식을 계산하는 제3단계; 상기 전차원 관측기의 방정식을 통해 시스템의 특성화 방정식을 구하는 제4단계; 및 상기 시스템의 특성화 방정식을 통해서 시스템 비례 이득을 구하는 제5단계를 포함한다.
그리고, 상기 제 3단계에서, 상기 관측기의 방정식은,
Figure pat00001
이며, 상기 p는 정상분, n은 역상분을 나타낸다. 여기서, 상기 L 은 이득 산출부(30)의 시스템이득을 나타낸다.
그리고, 상기 제4단계에서, 상기 시스템의 특성화 방정식은,
Figure pat00002
와 같이 계산하는 것을 특징으로 한다.
다만, 상기한 종래기술은 시스템에서 계통 전압에 대한 역상분이 발생하더라도 정상분 전압의 정확한 위상 추종을 위한 관측기방정식을 적용하여 비특성 고조파의 발생을 최소화하더라도, 상기 시스템의 특성화 방정식을 통해서 시스템 비례 이득을 구하는 별도의 연산이 수행되어야 하는 문제점이 있었다.
또한, 상기한 종래기술은 축변환기법(DQ변환) 및 관측기방정식을 이용하여 3상 입력전원에 대한 적용은 용이하나, 단상에서 축변환 기법의 적용이 용이하지 않은 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창작된 것으로 본 발명의 목적은 이동평균 필터의 복잡한 컨벌루션 과정을 이산식을 이용하여 연산이 덧셈식으로 단순화되고, 입력 주파수의 변화나 노이즈 환경에서도 강인한 동기화 특성을 지님으로써, PWM컨버터의 역률을 개선시킨 변형이동평균 필터를 이용한 단상 PLL제어방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 변형이동평균 필터를 이용한 단상 PLL제어방법은 전동기에 공급되는 전력의 역률이 개선되도록 컨버터에 제어신호를 인가하는 디지털 제어기의 단상 PLL제어방법으로서, 입력신호(Visin(θi))를 샘플링주기(ωs)에 따라 샘플링하여 x[n]을 구하는 샘플링단계(S10)와; 상기 샘플링단계(S10)에서 감지된 x[n]의 절대값인 |x[n]|을 연산하는 절대값연산단계(S20)와; 출력신호의 위상(θ)이 0인지를 판단하고, 0이 아닌경우 상기 |x[n]|를 누적하고, 0인 경우 누적된 상기 |x[n]| 를 한 주기동안 샘플링수(Nm)로 나누어 평균값(Via)을 구하고 리셋하는 평균값연산단계(S30)와; 상기 평균값연산단계(S30)에서 구해진 상기 평균값(Via)과, 출력신호의 위상(θ)이 적용된 cos함수를 연산하여 Viacos(θ)를 구하는 코사인연산단계(S40)와; 상기 입력신호(Visin(θi))와 Viacos(θ) 를 dq좌표변환하여 Vde를 구하는 DQ변환단계(S50)와; 상기 DQ변환단계(S50)에서 얻어진 상기 Vde신호를 오차신호(e)로 하여 비례적분제어기를 이용하여 오차가 보정된 주기신호(ω)를 생성하는 PI제어단계(S60)와; 상기 PI제어단계(S60)에서 생성된 상기 주기신호(ω)를 적분하여 출력신호의 위상(θ)을 산출하여 상기 코사인연산단계에 전달하는 출력위상검출단계(S70)로 이루어진 것을 특징으로 한다.
상기 PI제어단계(S60)에는 상기 주기신호(ω)와, 기준주파수(ωff )에 의해 발생된 이상고조파가 차단되도록 0.9ωm-1 ≤ ωm ＜ 1.1ωm-1 이내의 주기신호만 정상으로 간주하는 리미터단계(S61)가 더 구비된 것을 특징으로 한다.
상기 평균값연산단계(S30)에서 m번째 주기에 대한 상기 평균값(Via)은,
Via [m] =
Figure pat00003
로 1주기 샘플주기 동안 1회 나눗셈 연산이 수행되는 것을 특징으로 한다.
이와 같이 본 발명에 따른 변형이동평균 필터를 이용한 단상 PLL제어방법은 다음과 같은 효과가 있다.
첫째, 전역통과 필터(APF)를 적용한 PLL제어방법과 동일한 방식의 DQ좌표변환과 PI제어를 이용하여 보정하고, 피드백시 단순화된 이산식으로 구현됨으로써, 전역통과필터(APF)에서 필요한 복잡한 오프라인 연산이 필요치 않고,
둘째, 변형이동평균필터를 이용함으로써 이동평균을 매우 간단한 덧셈식으로 산출하고, 주기마다 리셋함으로써, 이동평균 함수 원형에서 발생되는 매주기마다 샘플링수의 덧셈과 한번의 나눗셈 등의 컨벌루션 함수의 고속 연산에 대한 부담이 저감되고,
셋째, 기준파형의 정보로부터 위상과 크기 정보를 획득하여 방형 창함수가 적용된 변형이동평균필터를 이용함으로써, 기준 주파수 변화시 또는 노이즈 환경하에서도 빠르게 추종되며,
넷째, 디지털필터의 제작시 저감된 연산을 수행하는 DSC를 이용하여 구성함으로써, 외부의 연산을 수행하는 별도의 장치 없이도 동일한 역률이 개선되는 변형이동평균필터를 제공하여 경제성이 향상되는 효과가 있다.
도 1은 종래 기술에 적용된 시스템의 관측기 ＰＬＬ을 이용한 비특성 고조파 억제 방법을 나타낸 도면이고,
도 2는 본 발명에 따른 변형이동평균 필터를 이용한 단상 PLL제어방법의 블럭도이고,
도 3은 본 발명의 단상 PLL제어방법을 설명하는 순서도이며,
도 4는 본 발명의 변형이동평균 필터의 개념을 설명하는 도면이고,
도 5는 본 발명에 따른 입력신호에 따른 출력신호의 추종상태를 설명하는 도면이며,
도 6은 본 발명에 따른 단상 PLL제어방법을 PWM컨버터에 적용된 실시예를 나타내고 있다.
이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예를 보다 상세하게 설명하기로 한다.
본 발명에 따른 변형이동평균 필터를 이용한 단상 PLL제어방법은 도 2 내지 도 3에 도시된 바와 같이, 전동기에 공급되는 전력의 역률이 개선되도록 컨버터에 제어신호를 인가하는 디지털 제어기의 단상 PLL제어방법으로서, 입력신호(Visin(θi))를 샘플링주기(ωs)에 따라 샘플링하여 x[n]을 구하는 샘플링단계(S10)와; 상기 샘플링단계(S10)에서 감지된 x[n]의 절대값인 |x[n]|을 연산하는 절대값연산단계(S20)와; 출력신호의 위상(θ)이 0인지를 판단하고, 0이 아닌경우 상기 |x[n]|를 누적하고, 0인 경우 누적된 상기 |x[n]| 를 한 주기동안 샘플링수(Nm)로 나누어 평균값(Via)을 구하고 리셋하는 평균값연산단계(S30)와; 상기 평균값연산단계(S30)에서 구해진 상기 평균값(Via)과, 출력신호의 위상(θ)이 적용된 cos함수를 연산하여 Viacos(θ)를 구하는 코사인연산단계(S40)와; 상기 입력신호(Visin(θi))와 Viacos(θ) 를 dq좌표변환하여 Vde를 구하는 DQ변환단계(S50)와; 상기 DQ변환단계(S50)에서 얻어진 상기 Vde신호를 오차신호(e)로 하여 비례적분제어기를 이용하여 오차가 보정된 주기신호(ω)를 생성하는 PI제어단계(S60)와; 상기 PI제어단계(S60)에서 생성된 상기 주기신호(ω)를 적분하여 출력신호의 위상(θ)을 산출하여 상기 코사인연산단계(S40)에 전달하는 출력위상검출단계(S70)로 이루어진다.
일반적으로 이동평균 필터는 FIR 필터의 일종으로 시간영역에서 창함수의 정해진 기간동안 입력신호의 평균을 제공하는 함수이다.
이를 수식으로 표현하면,
Figure pat00004
이며, 상기 w[n]=1이면, 방형창이 적용된 LPF가 된다. 이때, 입력신호의 한 주기 동안 샘플의 수가 많으면 실시간 컨벌루션(Convolution) 연산이 어려워지는 문제점이 있다. 여기서, 상기 컨벌루션 연산은 시스템 전달함수와 입력신호를 연산하여 출력신호의 파형을 얻는 연산이다.
입력신호에 대해 출력신호의 위상이 추종하기 위해 위상차 보정시 주파수영역에서 컨벌루션 연산을 수행하여 위상차를 보정해주는 연산을 수행하게 된다.
본 발명은 상기 연산을 단순화한 것으로 입력신호의 한주기동안 평균적 에너지의 크기인 아래식을
Figure pat00005
다음과 같이 연산을 간소화하게 된다.
Figure pat00006
즉, 상기 평균값연산단계(S30)에서 m번째 주기에 대한 상기 평균값(Via)은,
Figure pat00007
로 1주기 샘플주기 동안 1회 나눗셈 연산이 수행된다. 그리고, 상기 평균값연산단계(S30)에서 출력신호의 위상(θ)이 0인 경우, 상기 |x[n]|의 누적을 0으로 리셋하게 된다.
상기 수학식 1은 도 4에 도시된 바와 같이 m번째 주기에 대한 입력전압 Via의 평균값을 의미한다.
상기 수학식 1에서 구해진 입력전압 Via의 평균값을 활용하면, 별도의 컨벌루션 연산없이 계산이 매우 간소화되고, 1주기당 한번의 나눗셈을 수행함으로써 DSC의 성능에 대한 의존도가 낮아지게 된다.
한편, 상기 PI제어단계(S60)에는 상기 주기신호(ω)와, 기준주파수(ωff )에 의해 발생된 이상고조파가 차단되도록 0.9ωm-1 ≤ ωm ＜ 1.1ωm-1 이내의 주기신호만 정상으로 간주하는 리미터단계(S61)가 더 구비된다.
따라서, 상기 리미터단계(S61)는 이상신호의 입력시 이를 무시하게 되고, 정상 상태의 상기 입력신호(Visin(θi))만 신호로 간주하여 상기 입력신호에 추종토록 보정하게 된다.
상기와 같은 구성으로 이루어진 본 발명에 따른 변형이동평균 필터를 이용한 단상 PLL제어방법의 작용을 살펴보면 아래와 같다.
본 발명의 변형이동평균 필터를 이용한 단상 PLL제어방법은 이동평균 필터의 적용시 아래식과 같은,
Figure pat00008
복잡한 컨벌루션 연산을 수행해야 하는 문제점을 개선토록
Figure pat00009
로 연산을 단순화하여 DSC에 부가되는 고속연산에 대한 부담을 저감시키게 된다.
또한, 상기 수학식 1과 출력신호의 위상(θ)을 이용하는 코사인 합성을 이용함으로써, 단상에서 DQ좌표 축변환방식을 이용하는 DQ변환단계(S50)를 수행할 수 있게 된다.
다만, 코사인연산단계(S40)의 상기 코사인 합성은 도 5에 도시된 바와 같이 상기 출력신호의 위상(θ)을 이용함으로써, 1주기 이상의 안정화 기간이 필요하게 된다. 상기 안정화 기간 이후에 입력신호(Visin(θi)) 대비 주기신호(ω)가 빠르게 추종됨이 나타나고 있다.
한편, 도 6은 본 발명의 변형이동평균 필터를 이용한 단상 PLL제어방법을 실제 전기기관차용 PWM컨버터에 적용된 상태를 설명하는 도면이다.
여기서, 컨버터에 입력되는 입력신호(Visin(θi))는 단상 60Hz 260 Vac이고, 출력전압은 620Vdc이다. 샘플링 주파수(ωs)는 10kHz이며, 변형된 이동평균 필터 역시 동일한 10kHz의 동일한 연산주기를 갖게 된다.
도 6에 나타난 실험결과는 입력전압 (Visin(θi))에 입력전류(Iisin(θi))가 PWM이 시작된 직후 곧 상기 입력전압 (Visin(θi))의 위상을 추종하여 역률이 1에 근접됨을 나타내고 있다.
이와 같이 본 발명에 따른 변형이동평균 필터를 이용한 단상 PLL제어방법은 제어기의 연산 능력을 활용토록 복잡한 컨벌루션 연산이 수행되지 않도록 변형된 이동필터(수학식 1)을 이용하여 PWM컨버터의 역율을 개선할 수 있게 된다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
<도면의 주요부분에 대한 부호의 설명>
S10 : 샘플링단계 S20 : 절대값연산단계
S30 : 평균값연산단계 S40 : 코사인연산단계
S50 : DQ변환단계 S60 : PI제어단계
S61 : 리미터단계 S70 : 출력위상검출단계
ω : 주기신호 ωs : 샘플링주기 Nm : 샘플링수
Via : 한주기 평균값 ωff : 기준주파수

Claims (3)

  1. 전동기에 공급되는 전력의 역률이 개선되도록 컨버터에 제어신호를 인가하는 디지털 제어기의 단상 PLL제어방법에 있어서,
    입력신호(Visin(θi))를 샘플링주기(ωs)에 따라 샘플링하여 x[n]을 구하는 샘플링단계(S10)와;
    상기 샘플링단계(S10)에서 감지된 x[n]의 절대값인 |x[n]|을 연산하는 절대값연산단계(S20)와;
    출력신호의 위상(θ)이 0인지를 판단하고, 0이 아닌경우 상기 |x[n]|를 누적하고, 0인 경우 누적된 상기 |x[n]| 를 한 주기동안 샘플링수(Nm)로 나누어 평균값(Via)을 구하고 리셋하는 평균값연산단계(S30)와;
    상기 평균값연산단계(S30)에서 구해진 상기 평균값(Via)과, 출력신호의 위상(θ)이 적용된 cos함수를 연산하여 Viacos(θ)를 구하는 코사인연산단계(S40)와;
    상기 입력신호(Visin(θi))와 Viacos(θ) 를 dq좌표변환하여 Vde를 구하는 DQ변환단계(S50)와;
    상기 DQ변환단계(S50)에서 얻어진 상기 Vde신호를 오차신호(e)로 하여 비례적분제어기를 이용하여 오차가 보정된 주기신호(ω)를 생성하는 PI제어단계(S60)와;
    상기 PI제어단계(S60)에서 생성된 상기 주기신호(ω)를 적분하여 출력신호의 위상(θ)을 산출하여 상기 코사인연산단계(S40)에 전달하는 출력위상검출단계(S70)로 이루어진 것을 특징으로 하는 변형이동평균 필터를 이용한 단상 PLL제어방법.
  2. 제 1항에 있어서,
    상기 PI제어단계(S60)에는
    상기 주기신호(ω)와, 기준주파수(ωff )에 의해 발생된 이상고조파가 차단되도록 0.9ωm-1 ≤ ωm ＜ 1.1ωm-1 이내의 주기신호만 정상으로 간주하는 리미터단계(S61)가 더 구비된 것을 특징으로 하는 변형이동평균 필터를 이용한 단상 PLL제어방법.
  3. 제 1항에 있어서,
    상기 평균값연산단계(S30)에서 m번째 주기에 대한 상기 평균값(Via)은,
    Via [m] =
    Figure pat00010

    로 1주기 샘플주기 동안 1회 나눗셈 연산이 수행되는 것을 특징으로 하는 변형이동평균 필터를 이용한 단상 PLL제어방법.
KR1020160147833A 2016-11-08 2016-11-08 변형이동평균 필터를 이용한 단상 pll제어방법 KR20180051032A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160147833A KR20180051032A (ko) 2016-11-08 2016-11-08 변형이동평균 필터를 이용한 단상 pll제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160147833A KR20180051032A (ko) 2016-11-08 2016-11-08 변형이동평균 필터를 이용한 단상 pll제어방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180077043A Division KR101975441B1 (ko) 2018-07-03 2018-07-03 변형이동평균 필터를 이용한 단상 pll제어방법

Publications (1)

Publication Number Publication Date
KR20180051032A true KR20180051032A (ko) 2018-05-16

Family

ID=62451973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160147833A KR20180051032A (ko) 2016-11-08 2016-11-08 변형이동평균 필터를 이용한 단상 pll제어방법

Country Status (1)

Country Link
KR (1) KR20180051032A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904862A (zh) * 2019-03-28 2019-06-18 济南大学 基于输出跟踪的apf控制方法、系统及应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904862A (zh) * 2019-03-28 2019-06-18 济南大学 基于输出跟踪的apf控制方法、系统及应用

Similar Documents

Publication Publication Date Title
Hwang et al. DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters
Wang et al. Analysis and digital implementation of cascaded delayed-signal-cancellation PLL
WO2014079125A1 (zh) 一种三电平电压源型变换器模型预测控制方法
JP2014236649A (ja) 制御装置
Meral Improved phase-locked loop for robust and fast tracking of three phases under unbalanced electric grid conditions
JP6060928B2 (ja) 電力変換装置、電力変換装置の制御装置および電力変換装置の制御方法
JP6406268B2 (ja) 周期性外乱抑制制御装置
JP5021390B2 (ja) 信号抽出装置及びそれを含む無効電力補償装置
Galkin et al. Optimizing of sampling in a low-cost single-phase instantaneous AC-grid synchronization unit with discrete calculation of derivative function
JP5025295B2 (ja) 半導体電力変換装置
JP2016082655A (ja) 位相同期ループ、電力変換装置、及び、位相同期方法
JP2009038885A5 (ko)
JP2018093703A (ja) グリッド接続システムに用いる位相同期回路の位相同期方法
Rasheduzzaman et al. A modified SRF-PLL for phase and frequency measurement of single-phase systems
JP5163049B2 (ja) 交流電動機制御装置および交流電動機制御方法
KR20180051032A (ko) 변형이동평균 필터를 이용한 단상 pll제어방법
KR101975441B1 (ko) 변형이동평균 필터를 이용한 단상 pll제어방법
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
Patil et al. Modified dual second-order generalized integrator FLL for frequency estimation under various grid abnormalities
KR20140041100A (ko) Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법
JP6776695B2 (ja) 電力変換装置
KR101125111B1 (ko) 피엘엘 제어의 기본파 성분 획득방법 및 그 방법을 이용하는 피엘엘 제어기
CN110429836B (zh) 一种三相pwm整流器的控制方法及装置
Mesbah et al. Neural Network Quadrature Signal Generator-Based Virtual Flux Estimation for Predictive Control of PWM Converters
Seong et al. Analysis of phase error effects between virtual two-phase voltages in SRF-PLL based on APF

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent