KR20180047400A - 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치 - Google Patents

정전척 어셈블리 및 이를 구비하는 반도체 제조 장치 Download PDF

Info

Publication number
KR20180047400A
KR20180047400A KR1020160143422A KR20160143422A KR20180047400A KR 20180047400 A KR20180047400 A KR 20180047400A KR 1020160143422 A KR1020160143422 A KR 1020160143422A KR 20160143422 A KR20160143422 A KR 20160143422A KR 20180047400 A KR20180047400 A KR 20180047400A
Authority
KR
South Korea
Prior art keywords
wafer
electrostatic chuck
electrostatic
dielectric layer
sub
Prior art date
Application number
KR1020160143422A
Other languages
English (en)
Other versions
KR102644272B1 (ko
Inventor
양송이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160143422A priority Critical patent/KR102644272B1/ko
Priority to US15/787,940 priority patent/US11004716B2/en
Publication of KR20180047400A publication Critical patent/KR20180047400A/ko
Priority to KR1020230114257A priority patent/KR20230132401A/ko
Application granted granted Critical
Publication of KR102644272B1 publication Critical patent/KR102644272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32908—Utilities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 정전척 어셈블리는 상부에 웨이퍼가 탑재되는 원형 형태의 정전 유전층과, 상기 정전 유전층 내에 설치된 흡착 전극을 포함하는 정전척; 및 상기 정전척을 제어하는 제어부를 포함하되, 상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성된다.

Description

정전척 어셈블리 및 이를 구비하는 반도체 제조 장치{electrostatic chuck assembly, semiconductor manufacturing apparatus having the same}
본 발명의 기술적 사상은 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치에 관한 것으로서, 보다 상세하게는 웨이퍼의 워피지(warapage)에도 불구하고 웨이퍼를 균일하게 척킹(고정)할 수 있는 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치에 관한 것이다.
반도체 제조 장치에서 웨이퍼 프로세싱 동안에 웨이퍼를 고정시켜야 한다. 웨이퍼 고정은 정전기력을 이용하는 정전척(electrostatic chuck)을 이용한다. 웨이퍼의 구경이 증가함에 따라 발생하는 웨이퍼 워피지에도 불구하고 웨이퍼를 균일하게 척킹(고정)할 수 있는 정전척 어셈블리가 필요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 웨이퍼 워피지에도 불구하고 웨이퍼를 균일하게 척킹(고정)할 수 있는 정전척 어셈블리를 제공하는 데 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 상술한 정전척 어셈블리를 구비하는 반도체 제조 장치를 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 정전척 어셈블리는 상부에 웨이퍼가 탑재되는 원형 형태의 정전 유전층과, 상기 정전 유전층 내에 설치된 흡착 전극을 포함하는 정전척; 및 상기 정전척을 제어하는 제어부를 포함한다. 상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성된다.
본 발명의 기술적 사상에 의한 정전척 어셈블리는 베이스, 상기 베이스의 상부에 형성된 정전 유전층, 및 상기 정전 유전층 상에 탑재된 웨이퍼를 흡착하도록 상기 정전 유전층 내에 설치된 흡착 전극을 포함하는 정전척; 및 상기 정전척을 제어하는 제어부를 포함한다. 상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성된다. 상기 정전 유전층의 상면에는 상기 웨이퍼와 접촉하는 적어도 하나의 돌출부와, 상기 웨이퍼와 접촉하지 않는 적어도 하나의 리세스부로 구성된다. 상기 리세스부에는 상기 정전척을 관통하여 열전도성 가스를 제공하여 상기 웨이퍼의 온도를 조절하는 가스 채널이 연결되어 있다.
본 발명의 기술적 사상에 의한 반도체 제조 장치는 웨이퍼 프로세싱이 진행되는 처리실을 포함하는 진공 챔버; 상기 처리실 내에서 웨이퍼를 흡착하는 정전척; 상기 정전척을 제어하는 제어부; 및 상기 처리실 내에 플라즈마를 발생시켜 상기 웨이퍼 프로세싱을 수행할 수 있는 플라즈마 발생 유닛을 포함한다. 상기 정전척은 상기 웨이퍼가 탑재되는 원형 형태의 정전 유전층과, 상기 정전 유전층 내에 설치된 흡착 전극을 포함한다. 상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성된다.
본 발명의 기술적 사상의 정전척 어셈블리를 구성하는 정전척은 정전 유전층의 중심부에서 평면적으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들을 포함할 수 있다. 본 발명의 기술적 사상의 정전척 어셈블리는 서브 흡착 전극들의 배치를 다양하게 함에 따라 웨이퍼의 워피지가 불균일하게 발생하더라도 서브 흡착 전극들에 다양한 크기의 정전압을 인가하여 웨이퍼를 정전 유전층 상에 균일하게 흡착시킬 수 있다.
더하여, 본 발명의 기술적 사상의 정전척 어셈블리는 정전척을 관통하는 가스 채널과, 가스 채널을 통하여 흐르는 가스 유량을 근거로 웨이퍼의 워피지를 측정하는 워피지 측정부를 포함하는 제어부를 구비할 수 있다. 이에 따라, 본 발명의 기술적 사상의 정전척 어셈블리는 워피지 측정부에서 측정된 웨이퍼의 워피지에 근거하여 흡착 전극에 인가되는 정전압을 컨트롤러를 통하여 제어할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 정전척 어셈블리를 도시한 단면도이다.
도 2는 도 1의 정전척 어셈블리의 일부를 도시한 단면도이다.
도 3은 도 2의 일부를 확대 도시한 단면도이다.
도 4는 도 1의 정전척의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이다.
도 5a는 본 발명의 일 실시예의 정전척 어셈블리에 적용되는 웨이퍼의 분할 영역들을 도시한 평면도이다.
도 5b는 본 발명의 일 실시예의 정전척 어셈블리의 서브 흡착 전극들을 설명하기 위하여 도시한 단면도이다.
도 6a는 본 발명의 일 실시예의 정전척 어셈블리에 적용되는 웨이퍼의 분할 영역들을 도시한 평면도이다.
도 6b는 본 발명의 일 실시예의 정전척 어셈블리의 서브 흡착 전극들을 설명하기 위하여 도시한 단면도이다.
도 7은 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 도시한 평면도이다.
도 8a 및 도 8b는 도 7의 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 단면도들이다.
도 9a 및 도 9b는 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 정전척 어셈블리를 도시한 단면도이다.
도 11은 도 10의 정전척 어셈블리의 일부를 도시한 단면도이다.
도 12는 도 10의 일부를 확대 도시한 단면도이다.
도 13은 본 발명의 일 실시예의 정전척의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이다.
도 14a 및 도 14b는 도 13의 분해 단면도이다.
도 15는 본 발명의 일 실시예에 따른 정전척 어셈블리를 구비한 반도체 제조 장치를 도시한 단면도이다.
도 16은 본 발명의 기술적 사상의 웨이퍼 프로세싱 방법에 이용되는 워피지 측정 장치를 도시한 단면도이다.
도 17a 및 도 17b는 도 16에 의해 측정된 웨이퍼 프로세싱 전후의 웨이퍼의 워피지를 도시한 도면들이다.
도 18a 및 도 18b는 본 발명의 기술적 사상의 정전척 어셈블리를 포함하는 반도체 제조 장치를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다.
도 19a 및 도 19b는 본 발명의 기술적 사상의 정전척 어셈블리를 포함하는 반도체 제조 장치를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도면에 있어서 동일한 참조번호는 동일한 구성 요소를 나타낼 수 있다. 이하 실시예들은 각각 하나로써 구성되거나 실시예들을 결합하여 구성할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 정전척 어셈블리를 도시한 단면도이다.
구체적으로, 정전척 어셈블리(400, electrostatic chuck assembly)는 웨이퍼(90), 예컨대 실리콘 웨이퍼를 흡착하는 정전척(101. electrostatic chuck)과, 정전척(101)의 작동을 제어하는 제어부(200, control part)를 포함할 수 있다.
정전척(101)은 베이스(110, base), 접착층(130)에 의해 베이스(110)에 접착된 유전 적층체(10)를 포함할 수 있다. 유전 적층체(10)는 베이스(110) 상에 차례로 적층된 히터 유전층(140, heater dielectric layer)과 정전 유전층(150, electrostatic dielectric layer)을 포함할 수 있다.
접착층(130)은 제1 접착제(131)와 제2 접착제(132)를 포함하는 이중막 구조일 수 있다. 제1 접착제(131)와 제2 접착제(132) 사이에 금속판(120)이 더 제공될 수 있다. 베이스(110)는 금속, 예컨대 알루미늄(Al), 타이타늄(Ti), 스테인레스 스틸(stainless steel), 텅스텐(W), 혹은 이들의 합금과 같은 금속으로 구성된 원형 형태나 디스크 형태를 가질 수 있다.
정전척(101)은 플라즈마를 이용하여 웨이퍼(90)를 처리하는 플라즈마 처리 장치에 사용될 수 있다. 이 경우 정전척(101)이 설치되는 챔버의 내부가 고온 환경으로 조성되고, 고온의 플라즈마에 웨이퍼(90)가 노출될 경우 웨이퍼(90)에 이온충격(ion bombardment)과 같은 손상이 가해질 수 있다. 웨이퍼(90)의 손상을 피하기 위해 그리고 균일한 플라즈마 처리를 위해 웨이퍼(90)를 냉각할 필요성이 있을 수 있다.
웨이퍼(90)의 냉각을 위해 베이스(110)에는 냉각수가 흐르는 냉각수 채널(112)이 더 제공되어 있을 수 있다. 예컨대, 냉각수는 물, 에틸렌글리콜, 실리콘오일, 액체 테플론, 물과 글리콜과의 혼합물을 포함 할 수 있다. 냉각수 채널(112)은 베이스(110)의 중심축을 중심으로 동심원형(concentrical) 혹은 나선형(helical)의 파이프 구조를 가질 수 있다.
냉각수 채널(112)은 냉각수가 유입되는 입구(112a)와 냉각수가 유출되는 출구(112b)를 포함할 수 있고, 입구(112a)와 출구(112b)는 제어부(200)의 온도 조절기(230, temperature adjuster)에 연결될 수 있다. 온도 조절기(230)에 의해 냉각수 채널(112)에서 순환하는 냉각수의 흐름 속도와 온도가 조절될 수 있다.
베이스(110)는 제어부(200)의 바이어스 파워 소스(220, bias power source)에 전기적으로 연결될 수 있다. 바이어스 파워 소스(220)로부터 고주파 파워(high frequency or radio frequency)가 베이스(110)에 인가되고, 이에 따라 베이스(110)는 플라즈마 발생을 위한 전극 역할을 할 수 있다.
베이스(110)는 온도 센서(114)를 더 포함할 수 있다. 온도 센서(114)는 측정된 베이스(110)의 온도를 제어부(200)의 컨트롤러(250, controller)로 전송할 수 있다. 온도 센서(114)로부터 측정된 온도를 토대로 정전척(101)의 온도, 예컨대 정전 유전층(150) 혹은 웨이퍼(90)의 온도가 예측될 수 있다.
히터 유전층(140)은 임베디드된(embedded) 히터 전극(145, heater electrode)을 포함할 수 있다. 히터 유전층(140)은 세라믹, 예컨대, 알루미늄 산화층(Al2O3), 알루미늄 질화층(AlN), 이트륨 산화층(Y2O3)이나 레진, 예컨대 폴리이미드와 같은 유전체로 구성될 수 있다. 히터 유전층(140)은 원형 형태나 디스크 형태일 수 있다.
히터 전극(145)은 전도체, 예컨대 텅스텐(W), 구리(Cu), 니켈(Ni), 몰리브덴(Mo), 타이타늄(Ti), 니켈-크롬 합금(Ni-Cr alloy), 니켈-알루미늄 합금(Ni-Al alloy) 등과 같은 금속 혹은 텅스텐 카바이드(WC), 몰리브덴 카바이드(MoC), 타이타늄나이트라이드(TiN) 등과 같은 전도성 세라믹으로 구성될 수 있다.
히터 전극(145)은 제어부(200)의 히터 파워 소스(240, heater power source)와 전기적으로 연결될 수 있다. 히터 파워 소스(240)로부터 파워, 예컨대 교류전압에 의해 히터 전극(145)이 발열되어 정전척(101) 내지 웨이퍼(90)의 온도가 조절될 수 있다. 히터 전극(145)은 히터 유전층(140)의 중심축을 기준으로 동심원형 혹은 나선형의 패턴을 가질 수 있다.
정전 유전층(150)은 임베디드된 흡착 전극(155, adsorption electrode)을 포함할 수 있다. 흡착 전극(155)은 클램프 전극이라 칭할 수도 있다. 정전 유전층(150)은 세라믹, 예컨대, 알루미늄 산화층(Al2O3), 알루미늄 질화층(AlN), 이트륨 산화층(Y2O3)이나 레진, 예컨대 폴리이미드와 같은 유전체로 구성될 수 있다. 정전 유전층(150)은 원형 형태나 디스크 형태일 수 있다.
정전 유전층(150) 상에 웨이퍼(90)가 배치될 수 있다. 흡착 전극(155)은 전도체, 가령 텅스텐(W), 구리(Cu), 니켈(Ni), 몰리브덴(Mo), 니켈-크롬 합금(Ni-Cr alloy), 니켈-알루미늄 합금(Ni-Al alloy) 등과 같은 금속 혹은 텅스텐 카바이드(WC), 몰리브덴 카바이드(MoC), 타이타늄나이트라이드(TiN) 등과 같은 전도성 세라믹으로 구성될 수 있다.
흡착 전극(155)은 제어부(200)의 정전척 파워 소스(210, ESC power source)와 전기적으로 연결될 수 있다. 정전척 파워 소스(210)로부터 인가된 파워, 예컨대 직류전압에 의해 흡착 전극(155)과 웨이퍼(90) 사이에 정전기력(electrostatic force)이 발생되어 웨이퍼(90)가 정전 유전층(150) 상에 흡착될 수 있다. 흡착 전극(155)의 구조에 대하여는 후에 자세히 설명한다.
유전 적층체(10)는 히터 유전층(140)과 정전 유전층(150) 사이에 제공된 열산포층(157, heat distribution layer)을 선택적으로 더 포함할 수 있다. 열산포층(157)은 가령 약 10W/mK 이상의 열전도도를 갖는 알루미늄 질화층(AlN), 보론 질화층(BN), 텅스텐층(W), 몰리브덴층(Mo) 등을 포함할 수 있다. 열산포층(157)은 히터 전극(145)에서 발생된 열을 더 균일하게 산포할 수 있다.
흡착 전극(155)과 히터 전극(145)은 전기적 쇼트가 일어나지 않아야 한다. 흡착 전극(155)과 히터 전극(145) 사이의 전기적 저항은 약 1kΩ 이상일 수 있다. 다시 말해, 정전 유전층(150), 히터 유전층(140), 열산포층(157)은 흡착 전극(155)과 히터 전극(145) 사이의 전기적 저항이 적어도 약 1kΩ이 될 수 있게 하는 물질을 포함할 수 있다.
정전척 파워 소스(210), 바이어스 파워 소스(220), 히터 파워 소스(240), 및 온도 조절기(230)는 컨트롤러(250)에 의해 제어될 수 있다. 가령, 온도 센서(114)로부터 측정된 온도를 토대로 컨트롤러(250)는 정전척(101) 내지 웨이퍼(90)의 온도를 읽어내고, 히터 파워 소스(240)의 파워를 조절하여 히터 전극(145)으로부터 발생되는 발열량을 조절할 수 있다. 이에 따라, 정전척(101) 내지 웨이퍼(90)의 온도가 적절하게 제어될 수 있다.
정전척(101)은 웨이퍼(90)의 둘레를 따라 연장되어 웨이퍼(90)를 고리 형태로 감싸는 포커스링(180)을 포함할 수 있다. 포커스링(180)은 웨이퍼 프로세싱, 예컨대 플라즈마 식각의 균일도를 향상시키기 위해 제공될 수 있다. 포커스링(180)은 유전율이 3 이하이거나, 비저항이 100Ωcm 이하인 물질을 포함할 수 있다.
일례로, 포커스링(180)은 석영, 알루미늄 산화물(Al2O3), 이트륨 산화물(Y2O3), 실리콘(Si), 실리콘 카바이드(SiC), 탄소(C), 실리콘 산화물(SiO2)등을 포함할 수 있다. 정전척(101)의 외벽을 차폐하는 외부링(185)이 더 제공될 수 있다. 외부링(185)은 포커스링(180)과 동일하거나 유사한 물질로 구성될 수 있다.
정전척(101)은 웨이퍼(90)에 균일한 전기장이 인가되기에 적합한 계단 구조를 가질 수 있다. 정전 유전층(150)은 접착층의 도움없이 히터 유전층(140)과 결합될 수 있다. 히터 유전층(140)은 2중막 구조를 갖는 접착층(130)에 의해 베이스(110)에 결합될 수 있다.
도 2는 도 1의 정전척 어셈블리의 일부를 도시한 단면도이고, 도 3은 도 2의 일부를 확대 도시한 단면도이고, 도 4는 도 1의 정전척의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이다.
구체적으로, 도 2 및 도 3에 도시한 바와 같이 정전 유전층(150)은 계단 패턴(150st)을 가질 수 있다. 일례로, 정전 유전층(150)은 그 측벽 상단이 정전 유전층(150)의 중심부를 향해 리세스되어 형성된 계단 패턴(150st)을 가질 수 있다.
정전 유전층(150)은 도 2 및 도 3에 도시된 것처럼 계단 패턴(150st)을 가지며 웨이퍼(90)가 장착되는 상층부(151)와, 상층부(151)에 비해 측면 방향으로 돌출된 중간부(152)와, 중간부(152) 아래에서 상층부에 비해 측면 방향으로 돌출되고 흡착 전극(155)이 배치된 하층부(153)로 구분될 수 있다.
본 명세서에서, 정전 유전층(150)이라는 용어는 웨이퍼(90)에 정전기력이 작용하는 상층부(151) 및 중간부(152)를 주로 의미할 수 있다. 정전 유전층(150)의 상층부(151)는 웨이퍼(90)에 비해 작은 크기를 가지며 정전 유전층(150)의 중간부(152) 및 하층부(153)는 상층부(151)보다 큰 크기를 가질 수 있다. 정전 유전층(150)의 중간부(152) 및 하층부(153)는 웨이퍼(90)와 동일한 크기를 가질 수 있다. 여기서의 "크기"는 직경을 의미할 수 있다.
예컨대, 정전 유전층(150)이 원형 형태나 디스크 형태를 갖는 경우 상층부(151)는 제1 직경(D1)을 가지며, 중간부(152) 및 하층부(153)는 제1 직경(D1)보다 큰 제2 직경(D2)을 가질 수 있다. 웨이퍼(90)는 제1 직경(D1)보다 큰 직경(Wd)을 가질 수 있다. 다시 말해, 웨이퍼(90)는 상층부(151)보다 큰 크기(직경)를 가지며, 정전 유전층(150) 상에 장착될 때 그 에지(90e)가 상층부(151)의 측면을 넘어 돌출될 수 있다.
상층부(151)가 웨이퍼(90)에 의해 커버되므로 가령 플라즈마 공정 처리에 의해 발생될 수 있는 손상으로부터 자유로울 수 있다. 중간부(152) 및 하층부(153)의 제2 직경(D2)은 웨이퍼(90)의 직경(Wd)보다 클 수 있다. 웨이퍼(90)의 직경(Wd)이 약 300mm인 경우, 상층부(151)의 제1 직경(D1)은 약 296mm 내지 299mm이고, 중간부(152) 및 하층부(153)의 제2 직경(D2)은 약 297mm 내지 340mm일 수 있다.
히터 유전층(140)은 중간부(152) 및 하층부(153)의 제2 직경(D2)과 동일하거나 유사한 직경을 갖는 디스크 형태일 수 있다. 유전 적층체(10)에 인접한 베이스(110)의 상단부는 중간부(152) 및 하층부(153)의 제2 직경(D2)과 동일하거나 유사한 직경을 가질 수 있다. 상층부(151)의 높이, 즉 계단 패턴(150st)의 높이(H)는 약 0.5mm 내지 4mm일 수 있다.
도 3에 도시한 바와 같이 정전 유전층(150)의 평평한 표면(150s) 상에 웨이퍼(90)가 장착될 수 있다. 포커스링(180)의 표면(180s) 및/또는 외부링(185)의 표면(185s)은 약 0.8㎛ 이하의 표면 조도(Ra)를 가지는 평평면일 수 있다. 정전 유전층(150)의 표면(150s)은 비평평면일 수 있다.
흡착 전극(155)에 가령 직류 파워가 인가되면 정전기력에 의해 웨이퍼(90)가 정전 유전층(150)에 흡착될 수 있다. 정전 유전층(150)은 계단 패턴(150st)을 가지므로 중간부(152) 및 하층부(153)가 상층부(151)에 비해 더 돌출될 수 있다. 흡착 전극(155)은 상층부(151)의 측면에 비해 더 돌출되고 흡착 전극(155)의 에지가 웨이퍼(90)의 에지(90e)의 아래에 위치할 수 있다. 흡착 전극(155)의 에지가 웨이퍼(90)의 에지(90e)와 대체로 오버랩됨으로써 웨이퍼(90)의 에지(90e)에 전기장(E)이 수월하게 인가될 수 있다.
본 실시예처럼 웨이퍼(90)의 에지(90e)가 웨이퍼(90)의 센터나 이에 인접한 부분에 인가되는 전기장(E)의 세기와 동일하거나 유사한 세기를 갖는 전기장(E)이 인가될 수 있다. 이처럼 웨이퍼(90)에 균일한 세기의 전기장(E)이 인가됨으로써 균일한 흡착력은 물론 균일한 플라즈마 밀도 내지 공정 처리가 가능해질 수 있다.
흡착 전극(155)에 직류전압이 인가될 경우 정전기력이 발생될 수 있다. 흡착 전극(155)은 도 4에 도시한 바와 같이 정전 유전층(150)의 중심부(CE1)에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들(155a)로 구성될 수 있다.
서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 배열은 다양하게 구성할 수 있다. 예컨대, 서브 흡착 전극들(155a)은 X 방향으로 동일한 이격 거리, 예컨대 X1로 배치될 수 있다. 서브 흡착 전극들(155a)은 Y 방향으로 동일한 이격 거리, 예컨대 Y1로 배치될 수 있다.
서브 흡착 전극들(155a)의 배치를 다양하게 구성할 경우, 웨이퍼의 워피지가 불균일하게 발생하더라도 서브 흡착 전극들(155a)에 다양한 크기의 정전압을 인가하여 웨이퍼(90)를 정전 유전층(150) 상에 정전기력을 이용하여 균일하게 흡착시킬 수 있다.
다시 말해, 서브 흡착 전극들(155a)의 배치를 다양하게 구성할 경우 웨이퍼의 워피지가 비대칭적, 예컨대 말의 안장(saddle)과 같이 비대칭적으로 발생하더라도 서브 흡착 전극들(155a)에 다양한 크기의 정전압을 인가하여 웨이퍼(90)를 정전 유전층(150) 상에 균일하게 흡착시킬 수 있다. 정전압은 척킹 전압이라 칭할 수 있다. 서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 배열에 대해서는 후에 좀더 자세히 설명한다.
웨이퍼(90)의 에지(90e)와 중간부(152) 사이에는 포커스링(180)이 배치될 수 있다. 포커스링(180)의 유전율에 따라 웨이퍼(90)의 에지(90e)에 인가되는 전기장(E)의 세기가 달라질 수 있다. 가령, 포커스링(180)의 유전율이 높을수록 전기장(E)의 세기가 커질 수 있다.
도 5a는 본 발명의 일 실시예의 정전척 어셈블리에 적용되는 웨이퍼의 분할 영역들을 도시한 평면도이고, 도 5b는 본 발명의 일 실시예의 정전척 어셈블리의 서브 흡착 전극들을 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 5a에 도시한 바와 같이 정전 유전층(도 1 내지 도 4의 150) 상에 탑재되는 웨이퍼(90)는 중심부(CE2)에서 평면상으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 동일 면적으로 구획된 복수개의 분할 영역들(AR1)을 포함할 수 있다. 분할 영역들(AR)의 크기, 예컨대 면적은 웨이퍼(90)의 워피지 모양에 따라 다양하게 할 수 있으며, 도 5a는 일 실시예로서 제시한 것이다.
도 5b에 도시한 바와 같이 정전 유전층(150) 상에 웨이퍼(90)가 탑재될 수 있다. 웨이퍼(90)는 중심부(CE2)는 도 4에 도시한 정전 유전층(150)의 중심부(CE1)와 수직적으로 일치할 수 있다. 정전 유전층(150) 내에는 서브 흡착 전극들(155a)이 배치될 수 있다. 도 5a에 도시한 바와 같이 서브 흡착 전극들(155a)은 X 방향 및 Y 방향으로 동일한 이격 거리, 예컨대 X2 및 Y2로 배치될 수 있다. 도 6a에 도시한 서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 이격 거리(X2, Y2)는 각각 도 4의 이격 거리(X1, Y1)와 동일할 수 있다.
서브 흡착 전극들(155a)은 전기 배선(C1 내지 Cn(n은 정수))을 통하여 컨트롤러(250)에 연결될 수 있다. 컨트롤러(250)를 이용하여 전기 배선(C1 내지 Cn)에는 각각 양전압 및 음전압을 인가할 수 있다. 예컨대, 컨트롤러(250)를 이용하여 전기 배선(C1, C3, C5…) 등에는 양전압, 및 전기 배선(C2, C4, C6…) 등에는 음전압을 인가할 수 있다. 아울러서, 컨트롤러(250)를 이용하여 전기 배선(C1 내지 Cn)에 인가되는 전압의 크기를 다르게 하여 웨이퍼(90)에 인가되는 정전기력을 조절할 수 있다.
이와 같이 웨이퍼(90)가 동일 면적으로 구획된 복수개의 분할 영역들(AR1)을 포함하고, 서브 흡착 전극들(155a)을 분할 영역들에 대응하여 X 방향 및 Y 방향으로 동일 이격 거리(X2, Y2)로 배열할 경우, 웨이퍼(90)에 불균일하게 발생되는 워피지를 고려하여 웨이퍼(90)의 분할 영역(AR1)별로 정전기력을 조절함으로써 정전 유전층(150) 상에 웨이퍼(90)를 균일하게 흡착시킬 수 있다.
도 6a는 본 발명의 일 실시예의 정전척 어셈블리에 적용되는 웨이퍼의 분할 영역들을 도시한 평면도이고, 도 6b는 본 발명의 일 실시예의 정전척 어셈블리의 서브 흡착 전극들을 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 6a에 도시한 바와 같이 정전 유전층(도 1 내지 도 4의 150) 상에 탑재되는 웨이퍼(90)는 중심부(CE2)에서 평면상으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 다른 면적으로 구획된 복수개의 분할 영역들(AR1, AR2)을 포함할 수 있다.
분할 영역들(AR1, AR2)의 크기, 예컨대 면적은 웨이퍼(90)의 워피지 모양에 따라 다양하게 할 수 있으며, 도 5b는 일 실시예로서 제시한 것이다. 분할 영역(AR2)의 면적은 분할 영역(AR1)의 면적보다 클 수 있다. 웨이퍼(90)의 분할은 웨이퍼(90)의 워피지 모양에 따라 다양하게 할 수 있으며, 도 6a는 일 실시예로서 제시한 것이다.
도 6b에 도시한 바와 같이 정전 유전층(150) 상에 웨이퍼(90)가 탑재될 수 있다. 정전 유전층(150) 내에는 서브 흡착 전극들(155a)이 배치될 수 있다. 도 6b에 도시한 바와 같이 서브 흡착 전극들(155a)은 X 방향 및 Y 방향으로 다른 이격 거리, 예컨대 X2, Y2, X3 및 Y3으로 배열될 수 있다.
도 6b에 도시한 서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 이격 거리(X2, Y2)는 각각 도 4의 이격 거리(X1, Y1)와 동일할 수 있다. 도 6b에 도시한 서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 이격 거리(X3, Y3)는 각각 도 4의 이격 거리(X1, Y1)보다 클 수 있다.
서브 흡착 전극들(155a)은 전기 배선(C1 내지 Cn(n은 정수))을 통하여 컨트롤러(250)에 연결될 수 있다. 컨트롤러(250)를 이용하여 전기 배선(C1 내지 Cn)에는 각각 양전압 및 음전압을 인가할 수 있다. 예컨대, 컨트롤러(250)를 이용하여 전기 배선(C1, C3, C5…) 등에는 양전압, 및 전기 배선(C2, C4, C6…) 등에는 음전압을 인가할 수 있다. 아울러서, 컨트롤러(250)를 이용하여 전기 배선(C1 내지 Cn)에 인가되는 전압의 크기를 다르게 하여 웨이퍼(90)에 인가되는 정전기력을 조절할 수 있다.
이와 같이 웨이퍼(90)가 다른 면적으로 구획된 복수개의 분할 영역들(AR1, AR2)을 포함하고, 서브 흡착 전극들(155a)을 분할 영역들(AR1, AR2)에 대응하여 X 방향 및 Y 방향으로 다른 이격 거리(X2, Y2, X3 및 Y3)로 배열할 경우, 웨이퍼(90)에 불균일하게 발생되는 워피지를 고려하여 웨이퍼(90)의 분할 영역(AR1, AR2)별로 정전기력을 조절함으로써 정전 유전층(150) 상에 웨이퍼(90)를 균일하게 흡착시킬 수 있다.
도 7은 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 도시한 평면도이고, 도 8a 및 도 8b는 도 7의 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 단면도들이다.
구체적으로, 정전 유전층(150), 예컨대 정전 유전층(150)의 상층부(151)는 정전 유전층(150) 상에 탑재되는 웨이퍼(90)의 센터 영역(90c)에 대응하는 내측 영역(151b, 151c)과, 웨이퍼(90)의 센터 영역(90CR)을 감싸는 에지 영역(90ER)에 대응되는 외측 영역(151a, 151d)을 포함할 수 있다.
정전 유전층(150)의 내측 영역(151b, 151c)은 정전 유전층(150)의 외측 영역(151a, 151d)과 유전 상수가 다른 물질로 구성할 수 있다. 예컨대, 도 8a에 도시한 바와 같이 정전 유전층(150)의 내측 영역(151b)은 정전 유전층(150)의 외측 영역(151a)과 비교할 때 유전 상수가 큰 물질로 구성할 수 있다. 도 8b에 도시한 바와 같이 정전 유전층(150)의 내측 영역(151c)은 정전 유전층(150)의 외측 영역(151d)과 비교할 때 유전 상수가 작은 물질로 구성할 수 있다. 정전 유전층(150)의 유전 상수의 크기 배열은 웨이퍼(90)의 워피지 모양에 따라 다양하게 할 수 있으며, 도 8a 및 도 8b는 일 실시예로서 제시한 것이다.
도 8a 및 8b에 도시한 바와 같이 내측 영역(151b, 151c) 및 외측 영역(151a, 151d)이 유전 상수가 다른 정전 유전층(150) 상에 웨이퍼(90)가 탑재될 수 있다. 정전 유전층(150) 내에는 서브 흡착 전극들(155a)이 배치될 수 있다. 서브 흡착 전극들(155a)은 X 방향 및 Y 방향으로 동일한 이격 거리, 예컨대 X2 및 Y2로 배열될 수 있다.
서브 흡착 전극들(155a)은 전기 배선(C1 내지 Cn(n은 정수))을 통하여 컨트롤러(250)에 연결될 수 있다. 컨트롤러(250)를 이용하여 전기 배선(C1 내지 Cn)에 인가되는 전압의 크기를 동일하게 하더라도 정전 유전층(150)의 유전 상수가 다르므로 내측 영역(151b, 151c) 및 외측 영역(151a, 151d) 간의 정전기력을 조절할 후 있다. 예컨대, 정전 유전층(150)의 내측 영역(151b, 151c)의 유전 상수가 외측 영역 외측 영역(151a, 151d)보다 클 경우 정전기력이 더 클 수 있다.
이와 같이 웨이퍼(90)의 웨이퍼(90)의 센터 영역(90CR) 및 에지 영역(90ER)에 각각 대응하는 정전 유전층의 내측 영역(151b, 151c) 및 외측 영역(151a, 151d)의 유전 상수를 다르게 함으로써 정전 유전층(150) 상에 웨이퍼(90)를 균일하게 흡착시킬 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예의 정전척 어셈블리의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이다.
구체적으로, 정전 유전층(150)은 정전 유전층(150) 상에 탑재되는 웨이퍼(90)의 센터 영역(도 8a 및 도 8b의 90CR)에 대응하는 내측 영역(150X)과, 웨이퍼(90)의 센터 영역(도 8a 및 도 8b의 90CR)을 감싸는 에지 영역(도 8a 및 도 8b의 90ER)에 대응되는 외측 영역(150Y)을 포함할 수 있다.
흡착 전극(155)은 도 9a 및 도 9b에 도시한 바와 같이 정전 유전층(150)의 중심부(CE1)에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들(155a)로 구성될 수 있다.
도 9a에서는 정전 유전층(150)의 내측 영역(150X)의 이격 거리(X4, Y4)는 외측 영역(150Y)의 이격 거리(X5, Y5)보다 클 수 있다. 도 9b에서는 정전 유전층(150)의 내측 영역(150X)의 이격 거리(X6, Y6)는 외측 영역(150Y)의 이격 거리(X7, Y7)보다 작을 수 있다. 이와 같이 서브 흡착 전극들(155a)의 X 방향 및 Y 방향의 배열은 다양하게 구성할 수 있다.
앞서 설명한 바와 같이 정전 유전층(150)의 내측 영역(150X) 및 외측 영역(150Y) 별로 서브 흡착 전극들(155a)의 배치를 다양하게 구성할 경우, 웨이퍼의 워피지가 불균일하게 발생하더라도 서브 흡착 전극들(155a)에 다양한 크기의 정전압을 인가하여 웨이퍼(90)를 정전 유전층(150) 상에 정전기력을 이용하여 균일하게 흡착할 수 있다.
도 10은 본 발명의 일 실시예에 따른 정전척 어셈블리를 도시한 단면도이다.
구체적으로, 정전척 어셈블리(400-1)는 도 1의 정전척 어셈블리(400)와 비교할 때 정전척(101-1)에 가스 채널(190)이 설치되어 있고, 정전 유전층(150)의 상면에 가스 채널(190)과 연결되는 리세스부(150r)가 형성되어 있고, 제어부(200-1)에 워피지 측정부(245)가 포함된 것을 제외하고는 동일할 수 있다. 도 10의 설명에서, 도 1의 정전척 어셈블리(400)와 상이한 구성에 대해서만 설명하고 동일한 구성에 대해서는 개략적으로 설명하거나 생략한다.
정전척 어셈블리(400-1)는 웨이퍼(90)를 흡착하는 정전척(101-1)과, 정전척(101-1)의 작동을 제어하는 제어부(200-1)를 포함할 수 있다. 정전척(101-1)은 냉각수 채널(112), 온도 센서(114)가 포함된 디스크 형태의 베이스(110), 접착층(130)에 의해 베이스(110)에 접착된 유전 적층체(10), 웨이퍼(90)의 에지의 외곽에 설치된 포커스링(180), 및 외부링(185)을 포함할 수 있다.
유전 적층체(10)는 히터 전극(145)이 임베디드된 히터 유전층(140), 흡착 전극(155)이 임베디드된 정전 유전층(150)을 포함할 수 있다. 히터 유전층(140)과 정전 유전층(150) 사이에 제공된 열산포층(157)이 설치될 수 있고, 접착층(130)은 제1 접착제(131)와 제2 접착제(132)가 포함된 2중막 구조를 가질 수 있다. 제1 접착제(131)와 제2 접착제(132) 사이에 금속판(120)이 더 제공될 수 있다.
정전척(101-1)은 정전척(101-1)을 관통하여 웨이퍼(90)에 열전도성 가스를 제공할 수 있는 가스 채널(190)이 포함될 수 있다. 정전 유전층(150)의 상면에는 상기 웨이퍼와 접촉하는 적어도 하나의 돌출부(150p)와, 상기 웨이퍼(90)와 접촉하지 않는 적어도 하나의 리세스부(150r)가 형성될 수 있다.
가스 채널(190)은 리세스부(150r)와 연결될 수 있다. 정전척(101-1)은 리세스부(150r)를 통한 열전도성 가스의 제공으로 웨이퍼(90)의 온도를 조절함으로써 웨이퍼(90)의 손상을 줄이고 균일한 플라즈마 처리를 구현할 수 있다. 열전도성 가스는 He 또는 Ar과 같은 불활성 가스일 수 있다. 가스 채널(190)은 드릴링과 같은 기계적 가공 공정으로 형성될 수 있다.
제어부(200)는 정전척 파워 소스(210), 바이어스 파워 소스(220), 온도 조절기(230), 히터 파워 소스(240), 워피지 측정부(245) 및 컨트롤러(250)를 포함할 수 있다. 워피지 측정부(245)는 가스 채널(190)을 통하여 흐르는 열전도성 가스의 유량을 근거로 웨이퍼(90)의 워피지를 측정할 수 있다. 워피지 측정부(245)에 측정된 웨이퍼(90)의 워피지에 근거하여 흡착 전극(155, 155a)에 인가되는 정전압을 컨트롤러(250)를 통하여 제어할 수 있다.
도 11은 도 10의 정전척 어셈블리의 일부를 도시한 단면도이고, 도 12는 도 10의 일부를 확대 도시한 단면도이다.
구체적으로, 도 11 및 도 12의 정전척(101-1)은 도 2 및 도 3의 정전척(101)과 비교할 때 가스 채널(190)이 설치된 것을 제외하고는 동일할 수 있다. 도 11 및 도 12의 설명에서, 도 2 및 도 3의 정전척(100)과 상이한 구성에 대해서만 설명하고 동일한 구성에 대해서는 개략적으로 설명하거나 생략한다.
도 11 및 도 12의 정전 유전층(150)의 상면(150s, 표면)은 웨이퍼(90)와 접촉하는 적어도 하나의 돌출부(150p)와, 웨이퍼(90)와 접촉하지 않는 바닥면을 갖는 적어도 하나의 리세스부(150r)를 갖는 요철 구조를 가질 수 있다. 가스 채널(190)은 리세스부(150r)를 향해 개방되어 있어 리세스부(150r)에 열전도성 가스가 채워질 수 있다. 리세스부(150r)에 채워진 열전도성 가스는 웨이퍼(90)의 하면(90b)과 접촉하여 웨이퍼(90)로부터 열을 빼앗거나 줄 수 있다.
도 13은 본 발명의 일 실시예의 정전척의 정전 유전층 상에 탑재된 웨이퍼를 설명하기 위하여 도시한 평면도이고, 도 14a 및 도 14b는 도 13의 분해 단면도이다.
구체적으로, 흡착 전극(155)은 도 13에 도시한 바와 같이 정전 유전층(150)의 중심부(CE1)에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 X1 및 Y1로 이격되어 위치하는 복수개의 서브 흡착 전극들(155a)을 포함할 수 있다. 서브 흡착 전극들(155a) 사이에는 가스 채널(190)이 위치할 수 있다.
도 14a 및 도 14b에 도시한 바와 같이 정전 유전층(150)의 표면은 돌출부(150p)와 리세스부(150r)를 가질 수 있다. 가스 채널(190)은 정전 유전층(150)을 관통하여 리세스부(150r)와 연결될 수 있다.
돌출부(150p)와 웨이퍼(90)의 하면(90b)과의 접촉 면적은 웨이퍼(90)의 하면(90b)이 갖는 면적의 절반 이하일 수 있다. 일례로, 돌출부(150p)와 웨이퍼(90)의 하면(90b)과의 접촉 면적은 웨이퍼(90)의 하면(90b)이 갖는 면적의 1/100 내지 30/100일 수 있다.
돌출부(150p)의 상면들은 동일한 레벨을 가지며, 그 높이들은 동일하거나 서로 다를 수 있다. 도 14a 및 도 14b에 도시한 바와 같이 리세스부(150r)의 깊이들은 동일할 수 있다. 리세스부(150r)의 바닥면은 동일한 레벨에 있을 수 있다. 필요에 따라, 리세스부(150r)의 깊이들은 서로 다를 수 있다. 리세스부(150r)의 바닥면들중 어느 하나는 다른 하나에 비해 낮은 레벨을 가질 수 있다.
도 14a에 도시한 웨이퍼(90)는 도 5a에 도시한 바와 같이 중심부(CE2)에서 평면상으로 X 방향 및 X 방향에 수직한 Y 방향으로 구획된 복수개의 분할 영역들(AR1)을 포함할 수 있다. 도 14a에 도시한 바와 같이 리세스부들(150r)의 폭(w1)은 분할 영역(AR1)에 대응하여 각각 동일하게 구성할 수 있다.
도 14b에 도시한 웨이퍼(90)는 도 5b에 도시한 바와 같이 중심부(CE2)에서 평면상으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 구획되고 서로 다른 크기의 분할 영역들(AR1, AR2)을 포함할 수 있다. 도 14b에 도시한 바와 같이 리세스부들(150r)의 폭(w1, w2)은 분할 영역(AR1, AR2)들에 대응하여 서로 다르게 구성될 수 있다.
도 9a, 도 9b 및 도 14c에 도시한 바와 같이 정전 유전층(150)은 정전 유전층(150) 상에 탑재되는 웨이퍼(90)의 센터 영역(90CR)에 대응하는 내측 영역(150X)과, 상기 웨이퍼(90)의 센터 영역(90CR)을 감싸는 에지 영역(90ER)에 대응되는 외측 영역(150Y)을 포함할 수 있다. 내측 영역(160x)에 형성되는 리세스부들(150r)의 폭(w3)은 외측 영역(150Y)에 형성되는 리세스부들(150r)의 폭(w1)보다 클 수 있다. 이와 같이 리세스부(150r)의 폭(w1, w2, w3)이나 돌출부(150p)의 배치는 다양하게 변경될 수 있다.
도 15는 본 발명의 일 실시예에 따른 정전척 어셈블리를 구비한 반도체 제조 장치를 도시한 단면도이다.
구체적으로, 반도체 제조 장치(1000)는 유도 결합 방식으로 발생되는 플라즈마(ICP)를 이용하여 정전척(101)에 탑재되는 웨이퍼(90)를 가공 처리하는 웨이퍼 프로세싱, 예컨대 플라즈마 에칭하는 유도 결합형 플라즈마 처리 장치일 수 있다. 정전척(101)은 용량 결합 방식으로 발생되는 플라즈마(CCP)를 이용한 에칭 처리 장치에 사용될 수 있다. 반도체 제조 장치(1000)는 원통형의 진공 챔버(1110)의 하부 중앙에 웨이퍼(90)를 탑재하는 정전척(101)을 갖는 정전척 어셈블리(400)를 구비할 수 있다.
정전척 어셈블리(400)는 제어부(200)를 가질 수 있다. 정전척(101) 및 제어부(200) 대신에 도 10의 정전척(101-1) 및 제어부(200-1)가 반도체 제조 장치(1000)에 채용될 수 있다. 정전척(101, 101-1) 및 제어부(200, 200-1)는 도 1 및 도 10에서 이미 설명하였으므로 여기서 상세한 설명은 생략한다.
정전척(101)은 진공 챔버(1110)의 내측벽에 고정된 지지부(1114)에 의해 지지될 수 있다. 정전척(101)과 진공 챔버(1110)의 내측벽 사이에 배플판(1120)이 제공될 수 있다. 진공 챔버(1110)의 하부에 배기관(1124)이 마련되고, 배기관(1124)은 진공 펌프(1126)에 연결될 수 있다. 진공 챔버(1110)의 외측벽 상에 웨이퍼(90)의 반입과 반출을 담당하는 개구(1127)를 개폐하는 게이트 밸브(1128)가 제공될 수 있다.
진공 챔버(1110)의 천장에 정전척(101)으로부터 이격된 유전체창(1152)이 제공될 수 있다. 유전체창(1152) 위에 나선 혹은 동심원과 같은 코일 형상의 고주파 안테나(1154)를 수용하는 안테나실(1156)이 진공 챔버(1110)와 일체로 설치될 수 있다. 고주파 안테나(1154)는 임피던스 정합기(1158)를 거쳐 플라즈마 발생용 고주파 파워 소스(1156, RFpower source)와 전기적으로 연결될 수 있다. 고주파 파워 소스(1156)는 플라즈마 발생에 적합한 고주파 파워를 출력할 수 있다. 임피던스 정합기(1158)는 고주파 파워 소스(1156)의 임피던스와 부하, 예컨대 고주파 안테나(1154))의 임피던스의 정합을 위해 제공될 수 있다.
가스 공급 소스(1166)는 진공 챔버(1110)의 측벽에 설비된 가령 노즐이나 포트홀과 같은 공급 장치(1164)를 통해 진공 챔버(1110)로 처리 가스, 예컨대 에칭 가스)를 공급할 수 있다. 반도체 제조 장치(1000)를 이용하여 에칭 처리를 실행하기 위해, 게이트 밸브(1128)를 열어 웨이퍼(90)를 진공 챔버(1110) 내의 정전척(101) 상에 로딩(또는 탑재)할 수 있다. 정전척 파워 소스(210)로부터 정전척(101)으로의 파워 인가로써 발생되는 정전기력에 의해 웨이퍼(90)가 정전척(101)에 흡착될 수 있다.
가스 공급 소스(1166)로부터 에칭 가스가 진공 챔버(1110)로 도입될 수 있다. 이 때, 진공 펌프(1126)로써 진공 챔버(1110) 내의 압력을 정해진 수치로 설정할 수 있다. 고주파 파워 소스(1156)로부터 파워가 임피던스 정합기(1158)를 거쳐 고주파 안테나(1154)에 인가될 수 있다. 아울러, 바이어스 파워 소스(220)로부터 파워가 베이스(110)에 인가될 수 있다.
진공 챔버(1110)로 도입된 에칭 가스는 유전체창(1152) 아래의 처리실(1172)에서 균일하게 확산될 수 있다. 고주파 안테나(1154)에 흐르는 전류에 의해서 자기장이 고주파 안테나(1154) 주위에서 발생하고 자력선이 유전체창(1152)을 관통하여 처리실(1172)을 통과할 수 있다. 자기장의 시간적 변화에 의해 유도 전기장이 발생하고, 유도 전기장에 의해 가속된 전자가 에칭 가스의 분자나 원자와 충돌하여 플라즈마가 발생할 수 있다.
이와 같이 플라즈마 발생 유닛을 이용하여 플라즈마의 이온이 웨이퍼(90)에 공급됨으로써 처리실에서 웨이퍼 프로세싱, 즉 에칭 처리가 수행될 수 있다. 플라즈마 발생 유닛은 처리실(1172)로 처리 가스를 공급하는 가스 공급 소스(1166)와, 안테나실(1156)에 제공된 안테나(1154)와, 안테나(1154)에 고주파 파워를 제공하는 고주파 파워 소스(1157)를 포함할 수 있다.
정전척(101)은 앞서 설명한 바와 같이 계단 패턴(150st)을 가지므로 웨이퍼(90) 전체에 걸쳐 균일한 전기장이 인가될 수 있다. 이에 따라 웨이퍼(90)에 대한 플라즈마 처리의 균일성이 향상될 수 있다.
정전척(101)은 정전 유전층(도 1의 도 4의 150)의 중심부에서 평면적으로 X 방향 및 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들(도 1 내지 도 4의 155a)을 포함할 수 있다. 서브 흡착 전극들(155a)의 배치를 다양하게 함에 따라 웨이퍼(90)의 워피지가 불균일하게 발생하더라도 서브 흡착 전극들(155a)에 다양한 크기의 정전압을 인가하여 웨이퍼(90)를 정전 유전층(150) 상에 균일하게 흡착시킬 수 있다.
이하에서는, 본 발명의 기술적 사상의 정전척 어셈블리(400, 400-1)를 포함하는 반도체 제조 장치(1000)를 이용한 웨이퍼 프로세싱 방법을 설명한다.
도 16은 본 발명의 기술적 사상의 웨이퍼 프로세싱 방법에 이용되는 워피지 측정 장치를 도시한 단면도이고, 도 17a 및 도 17b는 도 16에 의해 측정된 웨이퍼 프로세싱 전후의 웨이퍼의 워피지를 도시한 도면들이다.
구체적으로, 도 16에 도시한 웨이퍼 워피지 측정 장치(500)는 측정 챔버(520)와, 웨이퍼(90)가 탑재되고 웨이퍼(90)를 X 방향 및 Y 방향으로 이동하는 스테이지(524)와, 웨이퍼(90)에 레이저를 조사하여 웨이퍼(90)의 표면 높이, 즉 워피지를 측정할 수 있는 스캐닝 레이저(522), 스캐닝 레이저(522)와 스테이지(524)를 제어할 수 있는 컨트롤러(526)를 포함할 수 있다. 웨이퍼 워피지 측정 장치(500)는 웨이퍼(90)의 각 영역들 또는 각 지점에서의 표면 높이, 즉 워피지를 측정할 수 있다.
도 17a 및 도 17b는 도 16의 워피지 측정 장치(500)를 이용하여 측정된 웨이퍼 프로세싱 전후의 웨이퍼의 워피지를 도시한 것이다. 도 17a 및 도 17b는 각각 도 5a 및 도 6a의 Y축 및 X축으로 측정된 웨이퍼(90)의 워피지를 도시한 것이다. 도 17a 및 도 17b에서, Z축은 웨이퍼(90)의 표면 높이, 즉 워피지를 나타낸다.
일 실시예에서는, 도 17a에 도시한 바와 같이 웨이퍼 프로세싱, 예컨대 산화막 및 질화막이 순차적으로 적층된 적층 절연막의 에칭전 웨이퍼(90)의 워피지(BET1)는 웨이퍼 중심부(CE2)를 기준으로 양측으로 오목한 모양일 수 있다. 도 17a에 도시한 바와 같이 웨이퍼 프로세싱, 예컨대 산화막 및 질화막이 순차적으로 적층된 적층 절연막의 에칭후 웨이퍼(90)의 워피지(AET1)는 웨이퍼 중심부(CE2)를 기준으로 양측으로 볼록한 모양일 수 있다.
일 실시예에서는, 도 17b에 도시한 바와 같이 웨이퍼 프로세싱, 예컨대 산화막 및 질화막이 순차적으로 적층된 적층 절연막의 에칭전 웨이퍼(90)의 워피지(BET2)는 웨이퍼 중심부(CE2)를 기준으로 양측으로 약간 볼록한 모양일 수 있다. 도 17b에 도시한 바와 같이 웨이퍼 프로세싱, 예컨대 산화막 및 질화막이 순차적으로 적층된 적층 절연막의 에칭후 웨이퍼(90)의 워피지(AET2)는 웨이퍼 프로세싱 전보다 웨이퍼 중심부(CE2)를 기준으로 양측으로 더 볼록한 모양일 수 있다. 이와 같이 웨이퍼 프로세싱 전후에 웨이퍼의 워피지는 다양하게 변경되므로, 웨이퍼 프로세싱 동안에 웨이퍼의 워피지를 조절하는 것이 필요하다.
도 18a 및 도 18b는 본 발명의 기술적 사상의 정전척 어셈블리를 포함하는 반도체 제조 장치를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다.
구체적으로, 도 18a 및 도 18b는 도 1 및 도 15 등에 설명한 정전척 어셈블리(400)를 포함하는 반도체 제조 장치(1000)를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다. 도 18a는 웨이퍼 프르세싱 방법을 설명하기 위한 흐름도이고, 도 18b는 웨이퍼 프로세싱할 때 정전척을 제어하는 방법을 설명하기 위한 블록도이다.
웨이퍼 프로세싱 방법은 웨이퍼 프로세싱 전에 웨이퍼의 워피지를 1차 측정하는 단계를 포함한다(스텝 S310). 웨이퍼의 워피지의 1차 측정은 앞서 도 16, 도 17a, 도 17b에서 설명한 웨이퍼 워피지 측정 장치(500)를 이용하여 수행할 수 있다. 웨이퍼의 워피지는 도 17a 및 도 17b에 도시한 바와 같이 다양한 형태로 나타날 수 있다.
웨이퍼의 워피지의 1차 측정 후에 웨이퍼를 도 15에 도시한 바와 같이 반도체 제조 장치(1000)의 진공 챔버(1110) 내의 정전척(101)에 로딩한다(스텝 S320). 1차 측정된 워피지를 근거로 정전척(101)에 인가되는 정전압을 조절하면서 웨이퍼 프로세싱을 진행한다(스텝 S330).
워피지 측정 장치(500)에서 1차 측정된 워피지에 관한 전기적 신호는 도 18b에 도시한 바와 같이 정전척 어셈블리(400)의 컨트롤러(250)에 제공된다. 컨트롤러(250)는 워피지 측정 장치(500)에서 1차 측정된 워피지에 관한 전기적 신호에 근거하여 정전척 파워 소스(210)를 통해 인가되는 정전척(101)의 정전압을 조절한다. 이와 같이 정전척(101)에 인가되는 정전압을 조절함으로써 웨이퍼의 워피지를 조절하여 정전척(101)에 웨이퍼를 잘 흡착시켜 웨이퍼 프로세싱을 진행할 수 있다.
계속하여, 프로세싱된 웨이퍼는 진공 챔버로부터 언로딩한다(스텝 S340). 이와 같은 과정을 통하여 본 발명의 기술적 사상의 웨이퍼 프로세싱 방법은 정전척에 웨이퍼를 잘 흡착시켜 웨이퍼 프로세싱을 수행할 수 있다.
도 19a 및 도 19b는 본 발명의 기술적 사상의 정전척 어셈블리를 포함하는 반도체 제조 장치를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다.
구체적으로, 도 19a 및 도 19b는 도 10 및 도 15 등에 설명한 정전척 어셈블리(400-1)를 포함하는 반도체 제조 장치(1000)를 이용한 웨이퍼 프로세싱 방법을 설명하기 위한 도면들이다. 도 19a는 웨이퍼 프르세싱 방법을 설명하기 위한 흐름도이고, 도 19b는 웨이퍼 프로세싱할 때 정전척을 제어하는 방법을 설명하기 위한 블록도이다.
웨이퍼 프로세싱 방법은 도 18a 및 도 18b에서 설명한 바와 같이 웨이퍼 프로세싱 전에 웨이퍼의 워피지를 1차 측정하는 단계를 포함한다(스텝 S310). 웨이퍼의 워피지의 1차 측정은 앞서 도 16, 도 17a, 도 17b에서 설명한 웨이퍼 워피지 측정 장치(500)를 이용하여 수행할 수 있다. 웨이퍼의 워피지는 도 17a 및 도 17b에 도시한 바와 같이 다양한 형태로 나타날 수 있다.
웨이퍼의 워피지의 1차 측정 후에 웨이퍼를 도 15에 도시한 바와 같이 반도체 제조 장치(1000)의 진공 챔버(1110) 내의 정전척(101 또는 도 10의 101-1)에 로딩한다(스텝 S320). 1차 측정된 워피지를 근거로 정전척(101-1)에 인가되는 정전압을 조절하면서 웨이퍼 프로세싱을 진행하는 동안 도 10의 정전척 어셈블리(400-1)의 워피지 측정부(245)를 통하여 웨이퍼의 워피지를 2차 측정한다(스텝 S335).
1차 측정된 워피지를 근거로 정전척(101)에 인가되는 정전압을 조절하는 것은 앞서 도 18a 및 도 18b에서 설명한 바와 같다. 웨이퍼의 워피지의 2차 측정은 워피지 측정부를 이용하여 수행한다. 워피지 측정부(245)는 앞서 설명한 바와 같이 가스 채널을 통하여 흐르는 열전도성 가스의 유량을 근거로 상기 웨이퍼의 워피지를 2차 측정할 수 있다.
2차 측정된 워피지를 근거로 정전척(101)에 인가되는 정전압을 조절하면서 웨이퍼 프로세싱을 계속 진행한다(스텝 S337). 워피지 측정부(245)에서 2차 측정된 워피지에 관한 전기적 신호는 도 19b에 도시한 바와 같이 정전척 어셈블리(400)의 컨트롤러(250)에 제공된다.
컨트롤러(250)는 워피지 측정부(245)에서 2차 측정된 워피지에 관한 전기적 신호에 근거하여 정전척 파워 소스(210)를 통해 인가되는 정전척(101)의 정전압을 조절한다. 이와 같이 정전척(101-1)에 인가되는 정전압을 조절함으로써 웨이퍼의 워피지를 조절하여 정전척(101-1)에 웨이퍼를 잘 흡착시켜 웨이퍼 프로세싱을 진행할 수 있다.
계속하여, 프로세싱된 웨이퍼는 진공 챔버로부터 언로딩한다(스텝 S340). 이와 같은 과정을 통하여 본 발명의 기술적 사상의 웨이퍼 프로세싱 방법은 정전척에 웨이퍼를 잘 흡착시켜 웨이퍼 프로세싱을 수행할 수 있다.
이상 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 앞서 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 앞서 실시예들은 하나 이상을 조합하여 구현될 수도 있다.
따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
400, 400-1: 정전척 어셈블리, 90: 웨이퍼, 101, 101-1: 정전척, 110: 베이스, 140: 히터 유전층, 150: 정전 유전층, 155: 흡착 전극, 155a: 서브 흡착 전극, 200: 제어부, 210: 정전척 파워 소스, 220: 바이어스 파워 소스, 240: 히터 파워 소스,

Claims (20)

  1. 상부에 웨이퍼가 탑재되는 원형 형태의 정전 유전층과, 상기 정전 유전층 내에 설치된 흡착 전극을 포함하는 정전척; 및
    상기 정전척을 제어하는 제어부를 포함하되,
    상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성되는 것을 특징으로 하는 정전척 어셈블리.
  2. 제1항에 있어서, 상기 서브 흡착 전극들은 상기 X 방향 또는 Y 방향으로 동일한 이격 거리 또는 다른 이격 거리로 서로 떨어져 위치하는 것을 특징으로 하는 정전척 어셈블리.
  3. 제1항에 있어서, 상기 정전 유전층 상에 탑재되는 웨이퍼는 중심부에서 평면상으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 동일 면적으로 구획된 복수개의 분할 영역들을 포함하고,
    상기 서브 흡착 전극들은 상기 분할 영역들에 대응하여 동일한 이격거리 또는 다른 이격 거리로 배치되는 것을 특징으로 하는 정전척 어셈블리.
  4. 제1항에 있어서, 상기 정전 유전층은 상기 정전 유전층 상에 탑재되는 웨이퍼의 센터 영역에 대응하는 내측 영역과, 상기 웨이퍼의 센터 영역을 감싸는 에지 영역에 대응되는 외측 영역을 포함하고,
    상기 내측 영역에 배치된 서브 흡착 전극들의 이격 거리는 상기 외측 영역에 배치된 서브 흡착 전극들의 이격거리와 다른 것을 특징으로 하는 정전척 어셈블리.
  5. 제4항에 있어서, 상기 내측 영역에 배치된 서브 흡착 전극들의 이격 거리는 상기 외측 영역에 배치된 서브 흡착 전극들의 이격거리보다 크거나 작은 것을 특징으로 하는 정전척 어셈블리,
  6. 제1항에 있어서, 상기 정전 유전층은 상기 정전 유전층 상에 탑재되는 웨이퍼의 센터 영역에 대응하는 내측 영역과, 상기 웨이퍼의 센터 영역을 감싸는 에지 영역에 대응되는 외측 영역을 포함하고,
    상기 정전 유전층의 내측 영역은 상기 정전 유전층의 외측 영역과 유전 상수가 다른 것을 특징으로 하는 정전척 어셈블리.
  7. 제6항에 있어서, 상기 내측 영역에 배치된 서브 흡착 전극들의 이격 거리는 상기 외측 영역에 배치된 서브 흡착 전극들의 이격거리와 동일하거나 다른 것을 특징으로 하는 정전척 어셈블리,
  8. 제1항에 있어서, 상기 제어부는 상기 웨이퍼에 정전압을 가하는 정전척 파워 소스와, 웨이퍼 워피지 측정 장치에서 미리 측정된 상기 웨이퍼의 워피지에 따라 상기 정전척 파워 소스를 통하여 상기 정전척에 가해지는 정전압을 조절하는 컨트롤러를 포함하는 것을 특징으로 하는 정전척 어셈블리,
  9. 베이스, 상기 베이스의 상부에 형성된 정전 유전층, 및 상기 정전 유전층 상에 탑재된 웨이퍼를 흡착하도록 상기 정전 유전층 내에 설치된 흡착 전극을 포함하는 정전척; 및
    상기 정전척을 제어하는 제어부를 포함하되,
    상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성되고,
    상기 정전 유전층의 상면에는 상기 웨이퍼와 접촉하는 적어도 하나의 돌출부와, 상기 웨이퍼와 접촉하지 않는 적어도 하나의 리세스부로 구성되고,
    상기 리세스부에는 상기 정전척을 관통하여 열전도성 가스를 제공하여 상기 웨이퍼의 온도를 조절하는 가스 채널이 연결되어 있는 것을 특징으로 하는 정전척 어셈블리.
  10. 제9항에 있어서, 상기 웨이퍼는 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 구획된 복수개의 분할 영역들을 포함하고, 상기 리세스부들의 폭은 상기 분할 영역들에 대응하여 각각 동일하게 구성하거나, 서로 다르게 구성하는 것을 특징으로 하는 정전척 어셈블리.
  11. 제9항에 있어서, 상기 제어부는 상기 가스 채널을 통하여 흐르는 열전도성 가스의 유량을 근거로 상기 웨이퍼의 워피지를 측정하는 워피지 측정부를 포함하는 것을 특징으로 하는 정전척 어셈블리.
  12. 제11항에 있어서, 상기 제어부는 상기 웨이퍼에 정전압을 가하는 정전척 파워 소스와, 상기 워피지 측정부에서 측정된 웨이퍼의 워피지에 따라 상기 정전척 파워 소스를 통하여 상기 정전척에 가해지는 정전압을 조절하는 컨트롤러를 포함하는 것을 특징으로 하는 정전척 어셈블리,
  13. 제9항에 있어서, 상기 베이스 상에는 임베디드된 히터 전극을 포함하는 히터 유전층이 설치되고, 상기 베이스의 내부에는 상기 베이스의 내부를 순환하는 냉각수의 경로를 제공하는 냉각수 채널이 설치되어 있는 것을 특징으로 하는 정전척 어셈블리.
  14. 제13항에 있어서, 상기 제어부는 상기 히터 전극에 히터 전압을 가하는 히터 파워 소스와, 상기 냉각수 채널의 온도를 조절하는 온도 조절기와, 상기 히터 파워 소스와 온도 조절기를 제어하는 컨트롤러를 포함하는 것을 특징으로 하는 정전척 어셈블리.
  15. 웨이퍼 프로세싱이 진행되는 처리실을 포함하는 진공 챔버;
    상기 처리실 내에서 웨이퍼를 흡착하는 정전척;
    상기 정전척을 제어하는 제어부; 및
    상기 처리실 내에 플라즈마를 발생시켜 상기 웨이퍼 프로세싱을 수행할 수 있는 플라즈마 발생 유닛을 포함하고,
    상기 정전척은 상기 웨이퍼가 탑재되는 원형 형태의 정전 유전층과, 상기 정전 유전층 내에 설치된 흡착 전극을 포함하고,
    상기 흡착 전극은 상기 정전 유전층의 중심부에서 평면적으로 X 방향 및 상기 X 방향에 수직한 Y 방향으로 각각 서로 이격되어 위치하는 복수개의 서브 흡착 전극들로 구성되는 것을 특징으로 하는 반도체 제조 장치.
  16. 제15항에 있어서, 상기 제어부는 상기 웨이퍼 프로세싱이 진행되는 동안 상기 웨이퍼의 워피지에 따라 상기 정전척에 인가되는 정전압을 조절하는 컨트롤러를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  17. 제16항에 있어서, 상기 컨트롤러는 웨이퍼 워피지 측정 장치에서 미리 측정된 상기 웨이퍼의 워피지에 따라 상기 정전척에 가해지는 정전압을 조절하는 것을 특징으로 하는 반도체 제조 장치.
  18. 제15항에 있어서, 상기 정전 유전층의 상면은 상기 웨이퍼와 접촉하는 적어도 하나의 돌출부와, 상기 웨이퍼와 접촉하지 않는 적어도 하나의 리세스부로 구성되고,
    상기 리세스부에는 상기 정전척을 관통하여 열전도성 가스를 제공하여 상기 웨이퍼의 온도를 조절하는 가스 채널이 연결되어 있는 것을 특징으로 하는 반도체 제조 장치.
  19. 제18항에 있어서, 상기 제어부는 상기 가스 채널을 통하여 흐르는 열전도성 가스의 유량을 근거로 상기 웨이퍼의 워피지를 측정하는 워피지 측정부를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  20. 제19항에 있어서, 상기 제어부는 상기 웨이퍼 프로세싱이 진행되는 동안 상기 워피지 측정부에서 측정된 웨이퍼의 워피지에 따라 상기 정전척에 가해지는 정전압을 조절하는 컨트롤러를 포함하는 것을 특징으로 하는 반도체 제조 장치,
KR1020160143422A 2016-10-31 2016-10-31 정전척 어셈블리 KR102644272B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160143422A KR102644272B1 (ko) 2016-10-31 2016-10-31 정전척 어셈블리
US15/787,940 US11004716B2 (en) 2016-10-31 2017-10-19 Electrostatic chuck assembly and semiconductor manufacturing apparatus including the same
KR1020230114257A KR20230132401A (ko) 2016-10-31 2023-08-30 정전척 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143422A KR102644272B1 (ko) 2016-10-31 2016-10-31 정전척 어셈블리

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230114257A Division KR20230132401A (ko) 2016-10-31 2023-08-30 정전척 어셈블리

Publications (2)

Publication Number Publication Date
KR20180047400A true KR20180047400A (ko) 2018-05-10
KR102644272B1 KR102644272B1 (ko) 2024-03-06

Family

ID=62021819

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160143422A KR102644272B1 (ko) 2016-10-31 2016-10-31 정전척 어셈블리
KR1020230114257A KR20230132401A (ko) 2016-10-31 2023-08-30 정전척 어셈블리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230114257A KR20230132401A (ko) 2016-10-31 2023-08-30 정전척 어셈블리

Country Status (2)

Country Link
US (1) US11004716B2 (ko)
KR (2) KR102644272B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200048840A (ko) * 2018-10-30 2020-05-08 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR20200069817A (ko) * 2018-12-07 2020-06-17 캐논 톡키 가부시키가이샤 정전척, 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조 방법
KR20210035071A (ko) * 2018-08-02 2021-03-31 도쿄엘렉트론가부시키가이샤 플라스마 에칭 방법 및 플라스마 처리 장치
WO2023277923A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. High temperature susceptor for high power rf applications

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187785A1 (ja) * 2018-03-26 2019-10-03 日本碍子株式会社 静電チャックヒータ
US20190371577A1 (en) * 2018-05-31 2019-12-05 Applied Materials, Inc. Extreme uniformity heated substrate support assembly
US11600517B2 (en) * 2018-08-17 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Screwless semiconductor processing chambers
CN110838458B (zh) * 2018-08-17 2022-08-09 台湾积体电路制造股份有限公司 半导体制程系统以及方法
KR102460310B1 (ko) * 2018-08-20 2022-10-28 주식회사 원익아이피에스 기판 지지대 및 기판 처리 장치
CN111326468A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电吸盘装置
JP6705550B1 (ja) * 2019-03-22 2020-06-03 Toto株式会社 静電チャック
JP6861235B2 (ja) * 2019-04-04 2021-04-21 日本タングステン株式会社 プラズマ処理装置用の部材、及び当該部材を備えるプラズマ処理装置
US11056372B2 (en) * 2019-04-30 2021-07-06 Applied Materials, Inc. Low temperature biasable substrate support
US11094575B2 (en) * 2019-06-03 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Simultaneous bonding approach for high quality wafer stacking applications
CN113130279B (zh) * 2019-12-30 2023-09-29 中微半导体设备(上海)股份有限公司 下电极组件、等离子体处理装置及其工作方法
JP7301021B2 (ja) * 2020-05-01 2023-06-30 東京エレクトロン株式会社 基板処理装置、載置台及び温度制御方法
US11936308B2 (en) * 2021-12-07 2024-03-19 The Boeing Company Pixelated electrostatic adhesion
US11831252B2 (en) * 2021-12-07 2023-11-28 The Boeing Company Pixelated electrostatic adhesion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005986A (ko) * 2000-07-10 2002-01-18 니시무로 타이죠 핫 플레이트 및 반도체 장치의 제조 방법
JP2005245106A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 静電チャック
JP2012059858A (ja) * 2010-09-08 2012-03-22 Ulvac Japan Ltd 静電吸着装置
KR20160015510A (ko) * 2014-07-30 2016-02-15 삼성전자주식회사 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
KR20160062065A (ko) * 2013-09-20 2016-06-01 어플라이드 머티어리얼스, 인코포레이티드 통합된 정전 척을 갖는 기판 캐리어

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325261A (en) 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
US5548470A (en) * 1994-07-19 1996-08-20 International Business Machines Corporation Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
US5872694A (en) 1997-12-23 1999-02-16 Siemens Aktiengesellschaft Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
JP2000323558A (ja) 1999-05-07 2000-11-24 Nikon Corp 静電吸着装置
US6483690B1 (en) 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
KR20030008724A (ko) 2001-07-19 2003-01-29 삼성전자 주식회사 가장자리부의 척킹능력이 향상된 정전척
US7658816B2 (en) * 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
US7957118B2 (en) 2009-04-30 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone electrostatic chuck and chucking method
US8408262B2 (en) * 2009-10-08 2013-04-02 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
JP5960384B2 (ja) * 2009-10-26 2016-08-02 新光電気工業株式会社 静電チャック用基板及び静電チャック
US8709528B2 (en) * 2011-12-28 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and system using multi-zone chuck
US8902561B2 (en) * 2012-02-02 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic chuck with multi-zone control
JP6075555B2 (ja) 2013-07-05 2017-02-08 日新イオン機器株式会社 静電チャックシステムおよび半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005986A (ko) * 2000-07-10 2002-01-18 니시무로 타이죠 핫 플레이트 및 반도체 장치의 제조 방법
JP2005245106A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 静電チャック
JP2012059858A (ja) * 2010-09-08 2012-03-22 Ulvac Japan Ltd 静電吸着装置
KR20160062065A (ko) * 2013-09-20 2016-06-01 어플라이드 머티어리얼스, 인코포레이티드 통합된 정전 척을 갖는 기판 캐리어
KR20160015510A (ko) * 2014-07-30 2016-02-15 삼성전자주식회사 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035071A (ko) * 2018-08-02 2021-03-31 도쿄엘렉트론가부시키가이샤 플라스마 에칭 방법 및 플라스마 처리 장치
KR20200048840A (ko) * 2018-10-30 2020-05-08 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR20200069817A (ko) * 2018-12-07 2020-06-17 캐논 톡키 가부시키가이샤 정전척, 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조 방법
WO2023277923A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. High temperature susceptor for high power rf applications

Also Published As

Publication number Publication date
US20180122680A1 (en) 2018-05-03
KR102644272B1 (ko) 2024-03-06
US11004716B2 (en) 2021-05-11
KR20230132401A (ko) 2023-09-15

Similar Documents

Publication Publication Date Title
KR20180047400A (ko) 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치
KR20160015510A (ko) 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
JP6154390B2 (ja) 静電チャック
US10332728B2 (en) Plasma processing apparatus
JP5893516B2 (ja) 被処理体の処理装置及び被処理体の載置台
KR101835435B1 (ko) 플라즈마 처리 장치
KR102089949B1 (ko) 기판 처리 장치 및 기판 처리 장치의 부품
US8920598B2 (en) Electrode and plasma processing apparatus
KR101613950B1 (ko) 플라즈마 처리장치
JP2019135749A (ja) プラズマ処理装置
JP2010153490A (ja) 基板温調固定装置
TWI757242B (zh) 用於晶圓處理系統的熱管理系統及方法
TW200539258A (en) Wafer stage
US11380526B2 (en) Stage and plasma processing apparatus
JP2023517716A (ja) 基板処理チャンバにおける処理キットのシース及び温度制御
KR101898079B1 (ko) 플라즈마 처리 장치
CN110690096A (zh) 静电吸盘、等离子体处理设备以及制造半导体装置的方法
KR102628181B1 (ko) 반도체 제조 장치용의 부품 및 반도체 제조 장치
JP2010010231A (ja) プラズマ処理装置
CN115938896A (zh) 用于处理基板的支撑单元和装置
JP7499651B2 (ja) 載置台及びプラズマ処理装置
KR20220169010A (ko) 기판 처리 장치 및 기판 처리 방법
KR101073833B1 (ko) 플라즈마 처리장치
JP7509997B2 (ja) プラズマ処理装置
WO2023175690A1 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right