KR20180025321A - 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법 - Google Patents

검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20180025321A
KR20180025321A KR1020187005867A KR20187005867A KR20180025321A KR 20180025321 A KR20180025321 A KR 20180025321A KR 1020187005867 A KR1020187005867 A KR 1020187005867A KR 20187005867 A KR20187005867 A KR 20187005867A KR 20180025321 A KR20180025321 A KR 20180025321A
Authority
KR
South Korea
Prior art keywords
sample
target
design data
instances
target patterns
Prior art date
Application number
KR1020187005867A
Other languages
English (en)
Other versions
KR102330738B1 (ko
Inventor
비자야쿠마르 라마찬드란
라비쿠마르 사나팔라
비댜사가르 아난타
필립 미저
라제시 마네팔리
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Priority claimed from US15/166,591 external-priority patent/US10018571B2/en
Publication of KR20180025321A publication Critical patent/KR20180025321A/ko
Application granted granted Critical
Publication of KR102330738B1 publication Critical patent/KR102330738B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/37Measurements
    • G05B2219/37224Inspect wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

결함 검사 시스템은 검사 서브 시스템 및 검출기에 통신 가능하게 커플링되는 컨트롤러를 포함한다. 검사 서브 시스템은 조명의 빔을 생성하도록 구성되는 조명 소스, 조명의 빔을 샘플로 지향시키기 위한 조명 광학장치의 세트, 및 샘플로부터 방출되는 조명을 수집하도록 구성되는 검출기를 포함한다. 컨트롤러는 메모리 디바이스 및 프로그램 명령어를 실행하도록 구성되는 하나 이상의 프로세서를 포함한다. 상기 컨트롤러는, 샘플 상의 하나 이상의 피쳐에 대응하는 하나 이상의 타겟 패턴을 결정하도록, 컨트롤러의 메모리 디바이스 내에 저장되는 샘플의 설계 데이터 및 하나 이상의 타겟 패턴에 기초하여 샘플 상에 하나 이상의 관리 영역을 정의하도록, 그리고 검출기에 의해 수집되는 조명에 기초하여 샘플의 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하도록 구성된다.

Description

검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법
우선권
본 출원은, 2015년 5월 28일자로 출원된, 발명자가 Vijayakumar Ramachandran, Vidyasagar Anantha, Philip Measor, 및 Rajesh Manepalli이고 발명의 명칭이 "NOVEL AND EFFICIENT APPROACH FOR ON-TOOL DYNAMIC CARE AREA GENERATION USING DESIGN"인 인도 특허 가출원 제2681/CHE/2015호, 및 2015년 7월 30일자로 출원된, 발명자가 Vijayakumar Ramachandran, Vidyasagar Anantha, Philip Measor, 및 Rajesh Manepalli이고, 발명의 명칭이 "NOVEL AND EFFICIENT APPROACH FOR ON-TOOL DYNAMIC CARE AREA GENERATION USING DESIGN"인 미국 특허 가출원 제61/198,911호에 대한 우선권을 주장하는데, 이들 양 출원은 참조에 의해 그 전체가 본원에 통합된다.
기술 분야
본 개시는, 일반적으로, 결함 검사에 관한 것으로, 더욱 상세하게는, 검사 도구(inspection tool) 상에서의 관리 영역 생성(care area generation)에 관한 것이다.
검사 시스템은 반도체 웨이퍼 상의 결함을 식별 및 분류하여 웨이퍼 상에 결함 군을 생성한다. 주어진 반도체 웨이퍼는 수백 개의 칩을 포함할 수도 있는데, 각각의 칩은 수천 개의 주목하는(of interest) 컴포넌트를 포함하고, 주목하는 각각의 컴포넌트는 칩의 주어진 레이어 상에서 수백만 개의 인스턴스를 가질 수도 있다. 결과적으로, 검사 시스템은 주어진 웨이퍼 상에서 방대한 수의 데이터 포인트(예를 들면, 몇몇 시스템의 경우 수천 억 개의 데이터 포인트)를 생성할 수도 있다. 또한, 점점 더 축소하고 있는 디바이스에 대한 요구 사항은, 검사 시스템에 대한 증가된 요구 사항으로 이어진다. 요구 사항은, 검사 속도 또는 정확성을 희생하지 않으면서 식별된 결함의 근본 원인을 추론하는 데 필요한 향상된 해상도 및 용량에 대한 필요성을 포함한다.
그러나, 웨이퍼와 관련되는 설계 데이터의 사용은, 통상적으로, 검사 프로세스의 오버헤드에, 따라서 처리량(throughput)에 영향을 끼친다. 예를 들면, 설계 데이터에 기초하여 관심 영역을 생성하기 위한 유틸리티는, 검사 도구로 전송되어야 하는 관심 영역의 다양한 속성을 명시하는 대용량 데이터 파일을 제공할 수도 있다. 또한, 검사 도구는, 설계 좌표를 검사 도구의 좌표와 상관시키기 위해 설계 데이터를 샘플에 등록할 필요가 있을 수도 있다.
따라서, 상기에서 식별되는 것과 같은 단점을 치료하기 위한 시스템 및 방법을 제공하는 것이 바람직할 것이다.
본 개시의 하나 이상의 예시적인 실시형태에 따른 결함 검사 시스템이 개시된다. 다른 예시적인 실시형태에서, 시스템은 검사 서브 시스템을 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 조명의 빔을 생성하도록 구성되는 조명 소스를 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 조명의 빔을 샘플로 지향시키기 위한 조명 광학장치의 세트를 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 샘플로부터 방출되는 조명을 수집하도록 구성되는 검출기를 포함한다. 다른 예시적인 실시형태에서, 시스템은 검출기에 통신 가능하게 커플링되는 컨트롤러를 포함한다. 다른 예시적인 실시형태에서, 컨트롤러는 메모리 디바이스 및 프로그램 명령어를 실행하도록 구성되는 하나 이상의 프로세서를 포함한다. 다른 실시형태에서, 컨트롤러는 샘플 상의 하나 이상의 피쳐에 대응하는 하나 이상의 타겟 패턴을 결정하도록 구성된다. 다른 실시형태에서, 컨트롤러는 샘플의 설계 데이터 및 하나 이상의 타겟 패턴에 기초하여 샘플 상에 하나 이상의 관리 영역(care area)을 정의하도록 구성된다. 다른 예시적인 실시형태에서, 샘플의 설계 데이터는 컨트롤러의 메모리 디바이스 내에 저장된다. 다른 실시형태에서, 컨트롤러는, 검출기에 의해 수집되는 조명에 기초하여 샘플의 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하도록 구성된다.
결함 검사 시스템은 본 개시의 하나 이상의 예시적인 실시형태에 따라 개시된다. 다른 예시적인 실시형태에서, 시스템은 검사 서브 시스템을 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 조명의 빔을 생성하도록 구성되는 조명 소스를 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 조명의 빔을 샘플로 지향시키기 위한 조명 광학장치의 세트를 포함한다. 다른 예시적인 실시형태에서, 검사 서브 시스템은 샘플로부터 방출되는 조명을 수집하도록 구성되는 검출기를 포함한다. 다른 예시적인 실시형태에서, 시스템은 검출기에 통신 가능하게 커플링되는 컨트롤러를 포함한다. 다른 예시적인 실시형태에서, 컨트롤러는 메모리 디바이스 및 프로그램 명령어를 실행하도록 구성되는 하나 이상의 프로세서를 포함한다. 다른 실시형태에서, 컨트롤러는 샘플 상의 하나 이상의 피쳐에 대응하는 하나 이상의 타겟 패턴을 결정하도록 구성된다. 다른 실시형태에서, 컨트롤러는 소스 패턴을 결정하도록 구성된다. 다른 예시적인 실시형태에서, 소스 패턴은, 샘플의 설계 데이터 내에서 하나 이상의 타겟 패턴의 인스턴스의 서브세트에 근접한다. 다른 예시적인 실시형태에서, 샘플의 설계 데이터는 컨트롤러의 메모리 디바이스 내에 저장된다. 다른 예시적인 실시형태에서, 컨트롤러는, 샘플의 설계 데이터 내에서 하나 이상의 타겟 패턴의 인스턴스의 서브세트의 적어도 하나의 타겟 패턴과 소스 패턴 사이의 공간적 관계를 정의하도록 구성된다. 다른 예시적인 실시형태에서, 컨트롤러는 샘플의 설계 데이터 내에서 소스 패턴의 하나 이상의 인스턴스를 식별하도록 구성된다. 다른 예시적인 실시형태에서, 컨트롤러는, 하나 이상의 타겟 패턴의 인스턴스의 서브세트의 적어도 하나의 타겟 패턴과 소스 패턴 사이의 공간적 관계 및 소스 패턴의 하나 이상의 식별된 인스턴스에 기초하여 샘플의 설계 데이터 내에서 하나 이상의 타겟 패턴의 인스턴스의 서브세트를 식별하도록 구성된다. 다른 예시적인 실시형태에서, 컨트롤러는 하나 이상의 타겟 패턴의 인스턴스의 서브세트에 기초하여 샘플 상에 하나 이상의 관리 영역을 정의하도록 구성된다. 다른 실시형태에서, 컨트롤러는, 검출기에 의해 수집되는 조명에 기초하여 샘플의 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하도록 구성된다.
결함 검사 방법은, 본 개시의 하나 이상의 예시적인 실시형태에 따른 결함 검사 방법이다. 하나의 예시적인 실시형태에서, 방법은 샘플의 설계 데이터를 검사 시스템에 제공하는 것을 포함한다. 다른 예시적인 실시형태에서, 방법은 하나 이상의 타겟 패턴을 결정하는 것을 포함한다. 다른 예시적인 실시형태에서, 하나 이상의 타겟 패턴은, 검사될 하나 이상의 샘플 피쳐와 관련되는 설계 데이터를 포함한다. 다른 예시적인 실시형태에서, 방법은, 샘플의 설계 데이터 및 하나 이상의 타겟 패턴에 기초하여 검사 시스템에 의해 샘플 상에 하나 이상의 관리 영역을 정의하는 것을 포함한다. 다른 예시적인 실시형태에서, 방법은 샘플의 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하는 것을 포함한다.
상기의 일반적인 설명 및 하기의 상세한 설명 둘 다는 예시적인 것이고 설명만을 위한 것이며, 청구되는 바와 같은 본 발명을 반드시 제한하는 것이 아니다는 것이 이해되어야 한다. 본 명세서에 통합되며 본 명세서의 일부를 구성하는 첨부의 도면은, 본 발명의 실시형태를 예시하며, 일반적인 설명과 함께, 본 발명의 원리를 설명하도록 기능한다.
첨부하는 도면에 대한 참조에 의해, 본 개시의 다양한 이점이 기술 분야의 숙련된 자에 의해 더 잘 이해될 수도 있는데, 도면에서:
도 1은 본 개시의 하나 이상의 실시형태에 따른, 검사 시스템을 예시하는 개념도이다.
도 2는 본 개시의 하나 이상의 실시형태에 따른, 검사 도구 상에 저장되는 설계 데이터에 기초하여 검사를 위한 관리 영역을 생성하기 위한 설계 데이터의 사용을 예시하는 검사 시스템의 검사 도구의 블록도이다.
도 3은 본 개시의 하나 이상의 실시형태에 따른, 결함 검출을 위한 방법에서 수행되는 단계를 예시하는 흐름도이다.
도 4는 본 개시의 하나 이상의 실시형태에 따른, 소스 패턴에 기초하여 관련되는 관리 영역의 정의를 예시하는 설계 데이터의 개략도이다.
도 5a는 본 개시의 하나 이상의 실시형태에 따른, 광학 검사 서브 시스템을 예시하는 개념도이다.
도 5b는 본 개시의 하나 이상의 실시형태에 따른, 하나 이상의 입자 빔을 활용하는 검사 서브 시스템의 간략화된 개략도이다.
이제, 첨부의 도면에서 예시되는, 개시되는 주제를 상세히 참조할 것이다.
본 개시의 실시형태는 샘플의 관리 영역의 온툴 생성(on-tool generation)을 갖는 검사 시스템에 관한 것이다. 이와 관련하여, 관리 영역, 또는 검사를 위한 주목하는 샘플의 엄선된 영역이 검사 도구 상에 직접적으로 생성될 수도 있다. 본 개시의 추가적인 실시형태는, 검사 도구 상에 저장되는 샘플의 설계 데이터 내에서 주목하는 타겟 패턴의 하나 이상의 인스턴스를 식별하는 것에 기초한 관리 영역의 온 툴 식별에 관한 것이다. 예를 들면, 타겟 패턴은 검사될 하나 이상의 샘플 피쳐와 관련되는 설계 데이터를 포함할 수도 있다. 본 개시의 추가적인 실시형태는, 검사 도구 상에서의 관리 영역의 효율적인 결정을 위한 검사 시스템 상에서의 샘플의 설계 데이터의 저장 및 전처리에 관한 것이다. 본 개시의 다른 실시형태는, 설계 데이터 내에서의 소스 패턴에 대한 근접성에 기초한 샘플의 설계 데이터 내에서의 타겟 패턴의 인스턴스의 서브세트의 식별에 관한 것이다. 따라서, 관리 영역의 생성은, 정의된 공간적 관계에 기초하여 소스 패턴에 근접하는 타겟 패턴의 인스턴스를 포함하도록 필터링되는 주목하는 타겟 패턴의 조합에 대한 샘플의 설계 데이터의 검색을 포함할 수도 있다.
본원에서, 검사 도구는 통상적으로 샘플의 표면의 서브세트만을 결함에 대해 검사할 수도 있다는 것이 인식된다. 검사될 샘플의 타겟 영역, 또는 관리 영역의 생성은, 검사되는 표면적을 감소시키는 것에 의한 결함 검출의 효율성뿐만 아니라, 가짜 신호 및 잡음을 감소시키는 것에 의한 결함 검사의 정확도를 크게 향상시킬 수도 있다. 또한, 관리 영역은, 특정한 결함 타입의 분석 또는 샘플 전체에 걸쳐 위치되는 특정한 패턴 요소의 분석과 같은, 그러나 이들로 제한되지는 않는 목표로 삼은 검사 분석(targeted inspection analysis)을 제공하도록 정의될 수도 있다.
관리 영역을 정의하기 위해 샘플의 설계 데이터(예를 들면, 샘플 상의 컴포넌트의 물리적 배치, 샘플 상의 컴포넌트 사이의 전기적 연결, 등등)가 활용될 수도 있다는 것이 또한 인식된다. 그러나, 설계 데이터의 사용은, 통상적으로, 검사 프로세스의 오버헤드에, 따라서 처리량에 영향을 끼친다. 예를 들면, 설계 데이터에 기초하여 관리 영역을 생성하기 위한 유틸리티는, 검사 도구로 전송되어야만 하는 관리 영역의 다양한 속성(예를 들면, 샘플 상의 각각의 관리 영역의 위치, 각각의 관리 영역의 모양, 및 등등)을 명시하는 대용량 데이터 파일을 제공할 수도 있다. 또한, 검사 도구는, 설계 좌표(예를 들면, 그래픽 설계 시스템(GDS) 좌표, 또는 등등)를 검사 도구의 좌표와 상관시키기 위해, 설계 데이터를 샘플에 등록(예를 들면, 정렬, 스케일링, 또는 등등)하는 것을 필요로 할 수도 있다.
본 개시의 실시형태는 검사 도구 상에 샘플의 설계 데이터의 전처리된 버전을 저장하는 것에 관한 것이다. 이와 관련하여, 전처리된 설계 데이터(예를 들면, 전처리된 설계 데이터의 로컬 버전)를 사용하여 설계 기반의 관리 영역이 검사 도구 상에 생성될 수도 있다. 또한, 몇몇 실시형태에서, 추가적인 데이터 전송 요건 없이, 설계 기반의 관리 영역이 검사 도구 상에 생성될 수도 있다. 추가적으로, 검사 도구 상에서 생성되는 설계 기반의 관심 영역은 검사 도구의 좌표에 자동적으로 정렬될 수도 있다.
본 개시의 전반에 걸쳐 사용되는 바와 같이, 용어 "샘플"은 일반적으로 반도체 또는 비반도체 재료(예를 들면, 웨이퍼, 또는 등등)로 형성되는 기판을 가리킨다. 예를 들면, 반도체 또는 비반도체 재료는, 단결정 실리콘, 비화 갈륨, 또는 인화 인듐을 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 샘플은 하나 이상의 레이어를 포함할 수도 있다. 예를 들면, 이러한 레이어는, 레지스트, 유전체 재료, 도전성 재료, 또는 반도체성 재료를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 많은 상이한 타입의 이러한 레이어는 기술 분야에서 공지되어 있으며, 본원에서 사용되는 바와 같은 용어 샘플은 모든 타입의 이러한 레이어가 상부에 형성될 수도 있는 샘플을 포괄하도록 의도된다. 샘플 상에 형성되는 하나 이상의 레이어는 패턴화될 수도 있거나 또는 패턴화되지 않을 수도 있다. 예를 들면, 샘플은, 반복 가능한 패턴화된 피쳐를 각각 구비하는 복수의 다이를 포함할 수도 있다. 재료의 이러한 레이어의 형성 및 프로세싱은, 궁극적으로는 완성된 디바이스로 귀결될 수도 있다. 많은 상이한 타입의 디바이스가 샘플 상에 형성될 수도 있으며, 본원에서 사용되는 바와 같은 용어 샘플은, 기술 분야에서 공지되어 있는 임의의 타입의 디바이스가 상부에 제조되고 있는 샘플을 포함하도록 의도된다. 또한, 본 개시의 목적을 위해, 용어 샘플 및 웨이퍼는 상호 교환 가능한 것으로 해석되어야 한다. 또한, 본 개시의 목적을 위해, 용어 패턴화 디바이스, 마스크 및 레티클은, 상호 교환 가능한 것으로 해석되어야 한다.
도 1은, 본 개시의 하나 이상의 실시형태에 따른, 검사 시스템(100)을 예시하는 개념도이다. 하나의 실시형태에서, 검사 시스템(100)은 샘플(110) 상의 결함을 검출하기 위한 검사 서브 시스템(102)을 포함한다.
본원에서, 검사 서브 시스템(102)은 샘플(110) 상의 결함을 검출하기에 적합한 기술 분야에서 공지되어 있는 임의의 타입의 검사 시스템일 수도 있다는 것을 유의한다. 예를 들면, 검사 서브 시스템(102)은 입자 빔 검사 서브 시스템을 포함할 수도 있다. 따라서, 검사 서브 시스템(102)은, 샘플(110)로부터 나오는 검출된 방사선(radiation)(예를 들면, 이차 전자, 후방 산란 전자, 발광, 및 등등)에 기초하여 하나 이상의 결함이 검출 가능하도록, 하나 이상의 입자 빔(예를 들면, 전자 빔, 이온 빔, 또는 등등)을 샘플(110)로 지향시킬 수도 있다. 다른 예로서, 검사 서브 시스템(102)은 광학 검사 서브 시스템을 포함할 수도 있다. 따라서, 검사 서브 시스템(102)은, 샘플(110)로부터 방출되는 검출된 방사선(예를 들면, 반사된 방사선, 산란된 방사선, 회절된 방사선, 발광 방사선, 또는 등등)에 기초하여 하나 이상의 결함이 검출 가능하도록, 광학 방사선을 샘플(110)로 지향시킬 수도 있다.
검사 서브 시스템(102)은 촬상 모드 또는 비 촬상 모드에서 동작할 수도 있다. 예를 들면, 촬상 모드에서, 개개의 대상(object)(예를 들면, 결함)은 샘플 상의 조명된 스폿 내에서 (예를 들면, 명시야 이미지, 암시야 이미지, 위상 콘트라스트 이미지, 또는 등등의 일부로서) 분해될 수도 있다. 동작의 비 촬상 모드에서, 하나 이상의 검출기에 의해 수집되는 방사선은 샘플 상의 단일의 조명된 스폿과 관련될 수도 있고 샘플(110)의 이미지의 단일의 픽셀을 나타낼 수도 있다. 이와 관련하여, 샘플 위치의 어레이로부터 데이터를 획득하는 것에 의해 샘플(110)의 이미지가 생성될 수도 있다. 또한, 검사 서브 시스템(102)은, (예를 들면, 샘플(110)에 의한 방사선의 산란 및/또는 회절과 관련되는) 샘플(110)로부터의 방사선의 각도 분포를 특성 묘사하도록 샘플로부터의 방사선이 동공 플레인에서 분석되는 산란측정법 기반의 검사 시스템으로서 동작할 수도 있다.
다른 실시형태에서, 검사 시스템(100)은 검사 서브 시스템(102)에 커플링되는 컨트롤러(104)를 포함한다. 예를 들면, 컨트롤러(104)는 검출기(522)에 통신 가능하게 커플링될 수도 있다. 이와 관련하여, 컨트롤러(118)는 검사 서브 시스템(102)으로부터의 검사 데이터를 포함하는, 그러나 이것으로 제한되지는 않는 데이터를 수신하도록 구성될 수도 있다. 다른 실시형태에서, 컨트롤러(118)는 하나 이상의 프로세서(108)를 포함한다. 예를 들면, 하나 이상의 프로세서(108)는, 메모리 디바이스(108) 또는 메모리에 유지되는 프로그램 명령어의 세트를 실행하도록 구성될 수도 있다. 컨트롤러(104)의 하나 이상의 프로세서(106)는 기술 분야에서 공지되어 있는 임의의 프로세싱 엘리먼트를 포함할 수도 있다. 이러한 의미에서, 하나 이상의 프로세서(108)는 알고리즘 및/또는 명령어를 실행하도록 구성되는 임의의 마이크로프로세서 타입의 디바이스를 포함할 수도 있다. 또한, 메모리 매체(108)는, 관련된 하나 이상의 프로세서(108)에 의해 실행 가능한 프로그램 명령어를 저장하기에 적합한 기술 분야에서 공지되어 있는 임의의 저장 매체를 포함할 수도 있다. 예를 들면, 메모리 매체(108)는 비일시적 메모리 매체를 포함할 수도 있다. 추가적인 예로서, 메모리 매체(108)는, 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 메모리 디바이스(예를 들면, 디스크), 자기 테이프, 솔리드 스테이트 드라이브 및 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 메모리 매체(108)는 하나 이상의 프로세서(108)와 함께 공통 컨트롤러 하우징에 수용될 수도 있다는 것을 또한 유의한다.
검사 시스템(100)은 기술 분야에서 공지되어 있는 임의의 검사 기술을 이용하여 샘플과 관련되는 결함을 검출할 수도 있다. 예를 들면, 샘플(110) 상의 결함은, 샘플의 측정된 특성(예를 들면, 검사 서브시스템(102), 또는 등등에 의해 생성됨)을, 기준 샘플의 측정된 특성(예를 들면, 다이 대 다이(die-to-die; D2D) 검사, 표준 기준 다이(standard reference die; SRD) 검사, 또는 등등)과 비교하는 것에 의해 검출될 수도 있다. 다른 예로서, 샘플(110) 상의 결함은, 샘플(110)의 검사 이미지를, 설계 특성(예를 들면, 다이 대 데이터베이스(die-to-database; D2DB) 검사)에 기초하여 이미지와 비교하는 것에 의해 검출될 수도 있다. 또 다른 예로서, 검사 시스템(100)은 가상 검사 시스템을 포함할 수도 있다. 하나의 실시형태에서, 컨트롤러(104)는 가상 검사기로서 동작한다. 이와 관련하여, 컨트롤러(104)는, 샘플의 검사 데이터를 지속 기준 데이터(persistent reference data)(예를 들면, 하나 이상의 기준 이미지)에 비교하는 것에 의해 샘플(110) 상의 하나 이상의 결함을 검출할 수도 있다. 예를 들면, 하나 이상의 기준 이미지는, 검사 시스템(100) 상에(예를 들면, 메모리(108) 내에) 저장될 수도 있고 결함 검출에 활용될 수도 있다. 다른 실시형태에서, 컨트롤러(104)는, 결함 검출을 위한 기준 이미지로서 동작할 샘플(110)과 관련되는 설계 데이터에 기초한 시뮬레이팅된 검사 이미지를 생성 및/또는 수신한다.
설계 데이터를 사용하는 검사 시스템은, 일반적으로, 2013년 6월 5일자로 공개된 미국 특허 출원 제2014/0153814호에서 설명되는데, 이 문헌은 참조에 의해 그 전체가 본원에 통합된다. 영구적인 데이터(예를 들면, 저장된 데이터)를 사용하는 검사 시스템은, 일반적으로, 2012년 2월 28일자로 발행된 미국 특허 제8,126,255호에서 설명되는데, 이 특허는 참조에 의해 그 전체가 본원에 통합된다. 검사를 용이하게 하기 위해 샘플의 설계 데이터를 사용하는 검사 시스템은, 일반적으로, 2010년 3월 9일자로 발행된 미국 특허 제7,676,077호, 및 2000년 11월 28일자로 발행된 미국 특허 제6,154,714호에서 설명되는데, 이들 특허는 참조에 의해 그 전체가 본원에 통합된다. 결함 및 장애 소스의 결정은, 일반적으로, 2005년 7월 19일자로 발행된 미국 특허 제6,920,596호, 2015년 6월 5일자로 발행된 미국 특허 제8,194,968호, 및 2006년 2월 7일자로 발행된 미국 특허 제6,995,393호에서 설명되는데, 이들 특허는 참조에 의해 그 전체가 본원에 통합된다. 디바이스 특성 추출 및 모니터링은, 일반적으로, 2013년 12월 17일자로 발행된 미국 특허 제8,611,639호에서 설명된다. 하전된 기판의 중성화를 위한 이중 에너지 전자 플러딩(flooding)의 사용은, 일반적으로, 2005년 8월 16일자로 발행된 미국 특허 제6,930,309호에서 설명되는데, 이 특허는 참조에 의해 그 전체가 본원에 통합된다. 검사 시스템에서의 레티클의 사용은, 일반적으로, 2003년 3월 4일자로 발행된 미국 특허 제6,529,621호, 2004년 6월 8일자로 발행된 미국 특허 제6,748,103호, 및 2005년 11월 15일자로 발행된 미국 특허 제6,966,047에서 설명되는데, 이들 특허는 참조에 의해 그 전체가 본원에 통합된다. 검사 프로세스 또는 검사 타겟을 생성하는 것은, 일반적으로, 2004년 2월 10일자로 발행된 미국 특허 제6,691,052호, 2005년 7월 26일자로 발행된 미국 특허 제6,921,672호, 및 2012년 2월 7일자로 발행된 미국 특허 제8,112,241호에서 일반적으로 설명되는데, 이들 특허는 참조에 의해 그 전체가 본원에 통합된다. 반도체 설계 데이터의 임계 영역의 결정은, 일반적으로, 2005년 9월 20일자로 발행된 미국 특허 제6,948,141호에서 설명되는데, 이 특허는 참조에 의해 그 전체가 본원에 통합된다.
도 2는, 본 개시의 하나 이상의 실시형태에 따른, 검사 도구(202) 상에서의 관리 영역의 정의를 예시하는 검사 시스템(100)의 검사 도구(202)의 블록도이다. 하나의 실시형태에서, 검사 도구(202)는, 검사 도구(102)의 하나 이상의 단계를 수행하도록 구성되는 하나 이상의 모듈을 포함한다. 예를 들면, 검사 도구(202)의 하나 이상의 모듈은, 메모리(108)에 저장되는 그리고 하나 이상의 프로세서(106)에 의해 실행되는 하나 이상의 프로그램 명령어로서 구현될 수도 있지만, 그러나 반드시 그럴 필요는 없다.
다른 실시형태에서, 검사 도구(202)는 설계 모듈(204)을 포함한다. 예를 들면, 설계 모듈(204)은 검사 도구(202)에 의해 검사될 하나 이상의 샘플(110)과 관련되는 설계 데이터를 포함할 수도 있다. 이와 관련하여, 관리 영역은, 샘플(110)과 관련되는 설계 데이터를 사용하여 검사 도구(202) 상에 생성될 수도 있다. 본원에서, 검사 도구(202) 상에 직접적으로 설계 기반의 관리 영역을 생성하는 것은, 관리 영역의 효율적이고 동적인 생성을 용이하게 할 수도 있다는 것을 유의한다. 예를 들면, 검사 도구(202) 상에서의 설계 기반의 관리 영역의 생성은, 검사 도구(202)와 외부 시스템 사이의 (예를 들면, 관심 영역 정의, 또는 등등의) 데이터 전송을 감소시킬 수도 있다. 또한, 검사 도구(202) 상에서의 설계 기반의 관리 영역의 생성은, 설계 데이터와 관련되는 좌표와 샘플 및/또는 검사 도구(202)와 관련되는 좌표의 정확한 정렬을 용이하게 할 수도 있다. 예를 들면, 검사 도구(202)에 의해 측정될 때 설계 데이터의 설계 패턴의 사이즈 및 방향이, 샘플 상의 인쇄된 패턴과 매칭하도록, 설계 좌표(예를 들면, GDS 좌표, 또는 등등)는 조정되는 것(예를 들면, 스케일링되는 것, 회전되는 것, 또는 등등)을 필요로 할 수도 있다. 검사 도구 상에서의 설계 기반의 관리 영역의 생성은, 설계 및 샘플 좌표 시스템의 정확하고 효율적인 정렬을 용이하게 할 수도 있다.
본 개시에서 사용되는 바와 같은 용어 "설계 데이터"는, 집적 회로의 물리적 설계 및 복잡한 시뮬레이션 또는 간단한 기하학적 조작 및 불 연산(Boolean operation)을 통해 물리적 설계로부터 유도되는 데이터를 일반적으로 가리킨다. 또한, 레티클 검사 시스템에 의해 획득되는 레티클의 이미지 및/또는 그 파생물(derivative)은 설계 데이터에 대한 대용물(proxy) 또는 대용물들로서 사용될 수도 있다. 이러한 레티클 이미지 또는 그 파생물은, 설계 데이터를 사용하는 본원에서 설명되는 임의의 실시형태에서 설계 레이아웃에 대한 대체물로서 기능할 수도 있다. 설계 데이터 및 설계 데이터 대용물은, 2010년 3월 9일자로 발행된 Kulkarni에 의한 미국 특허 제7,676,007호; 2011년 5월 25일자로 출원된 Kulkarni에 의한 미국 특허 출원 제13/115,957호; 2011년 10월 18일자로 발행된 Kulkarni에 의한 미국 특허 제8,041,103호; 및 2009년 8월 4일자로 발행된 Zafar 등에 의한 미국 특허 제7,570,796호에서 설명되는데, 이들 특허 모두는 참조에 의해 본원에 통합된다. 또한, 검사 프로세스를 지시함에 있어서의 설계 데이터의 사용은, 일반적으로, 2012년 2월 17일자로 출원된 Park의 미국 특허 출원 제13/339,805호에 설명되는데, 이 특허 출원은 참조에 의해 그 전체가 본원에 통합된다.
설계 데이터는, 샘플(110)(예를 들면, 절연체, 도체, 반도체, 웰, 기판, 또는 등등) 상의 개별 컴포넌트 및/또는 레이어의 특성, 샘플(110) 상의 레이어 사이의 연결성, 또는 샘플(110) 상의 컴포넌트 및 접속부(예를 들면, 와이어)의 물리적 레이아웃을 포함할 수도 있다. 이와 관련하여, 설계 데이터는, 샘플(112) 상의 인쇄된 패턴 요소에 대응하는 복수의 설계 패턴 요소를 포함할 수도 있다.
본원에서, 설계 데이터는, 샘플(110) 상의 패턴 요소에 대한 배치 정보를 포함하는 "플로어플랜(floorplan)"으로 알려지는 것을 포함할 수도 있다. 본원에서, 이 정보는 일반적으로 GDSII 또는 OASIS 파일 포맷으로 저장되는 칩의 물리적 설계로부터 추출될 수도 있다는 것을 또한 유의한다. 구조적 거동 또는 프로세스 설계 상호 작용은, 패턴 요소의 컨텍스트(환경)의 함수일 수도 있다. 플로어플랜을 사용하는 것에 의해, 제안되는 분석은, 반도체 레이어 상에 구성될 피쳐를 설명하는 다각형과 같은 패턴 요소를 설계 데이터 내에서 식별할 수 있다. 또한, 제안된 방법은, 이들 반복하는 블록의 좌표 정보뿐만 아니라, 컨텍스트에 맞는 데이터(예를 들면, 인접한 구조체의 위치, 또는 등등)를 제공할 수도 있다.
하나의 실시형태에서, 설계 데이터는, 패턴 요소의 하나 이상의 그래픽 표현(예를 들면, 시각적 표현, 기호 표현, 도형 표현, 또는 등등)을 포함한다. 예를 들면, 설계 데이터는, 컴포넌트의 물리적 레이아웃의 그래픽 표현(예를 들면, 샘플(110) 상에 제조되는 인쇄된 패턴 요소에 대응하는 하나 이상의 다각형의 디스크립션)을 포함할 수도 있다. 또한, 설계 데이터는 샘플 설계의 하나 이상의 레이어(예를 들면, 샘플(110) 상에 제조되는 인쇄된 패턴 요소의 하나 이상의 레이어) 또는 하나 이상의 레이어 사이의 연결성의 그래픽 표현을 포함할 수도 있다. 다른 예로서, 설계 데이터는 샘플(110) 상의 컴포넌트의 전기적 연결성의 그래픽 표현을 포함할 수도 있다. 이와 관련하여, 설계 데이터는 샘플과 관련되는 하나 이상의 회로 또는 부회로(sub-circuit)의 그래픽 표현을 포함할 수도 있다. 다른 실시형태에서, 설계 데이터는 샘플(110)의 하나 이상의 부분의 그래픽 표현을 포함하는 하나 이상의 이미지 파일을 포함한다.
다른 실시형태에서, 설계 데이터는 샘플(110)의 패턴 요소의 연결성의 하나 이상의 텍스트 디스크립션(예를 들면, 하나 이상의 리스트, 하나 이상의 테이블, 하나 이상의 데이터베이스, 또는 등등)을 포함한다. 예를 들면, 설계 데이터에는, 넷리스트 데이터(netlist data), 회로 시뮬레이션 데이터, 또는 하드웨어 디스크립션 언어 데이터를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 넷리스트는, 물리적 넷리스트, 논리적 넷리스트, 인스턴스 기반의 넷리스트, 또는 네트 기반의 넷리스트(net-based netlist)를 포함하는 그러나 이들로 제한되지는 않는 전기 회로의 연결성의 디스크립션을 제공하기 위한 기술 분야에서 공지되어 있는 임의의 타입의 넷리스트를 포함할 수도 있다. 또한, 넷리스트는 샘플(110) 상의 회로 및/또는 부회로를 설명하기 위한 하나 이상의 서브 넷리스트(sub-netlist)를 (예를 들면, 계층적 구성에서) 포함할 수도 있다. 예를 들면, 넷리스트와 관련되는 넷리스트 데이터는, 노드의 리스트(예를 들면, 넷(net), 회로의 컴포넌트 사이의 와이어, 또는 등등), 포트의 리스트(예를 들면, 단자, 핀, 커넥터, 또는 등등), 넷 사이의 전기적 컴포넌트(예를 들면, 저항기, 커패시터, 인덕터, 트랜지스터, 다이오드, 전원, 또는 등등)의 디스크립션, 전기적 컴포넌트와 관련되는 값(예를 들면, 저항기의 옴 단위의 저항 값, 전원의 볼트 단위의 전압 값, 전원의 주파수 특성, 컴포넌트의 초기 조건, 또는 등등)을 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 다른 실시형태에서, 설계 데이터는 반도체 프로세스 플로우의 특정한 단계와 관련되는 하나 이상의 넷리스트를 포함할 수도 있다. 예를 들면, 샘플(110)은 반도체 프로세스 플로우에서의 하나 이상의 중간 지점에서 (예를 들면, 시스템(100)에 의해) 검사될 수도 있다. 따라서, 관리 영역을 생성하기 위해 이용되는 설계 데이터는, 반도체 프로세스 플로우의 현재 포인트에서 샘플(110)의 레이아웃에 고유할 수도 있다. 이와 관련하여, 반도체 프로세스 플로우의 특정한 중간 지점에서 웨이퍼 상에 존재하는 컴포넌트만을 포함하기 위해, 기술 파일(technology file)(층 연결성, 레이어의 각각의 전기적 특성, 및 등등)과 조합한 물리적 설계 레이아웃 또는 샘플(110)의 최종 레이아웃과 관련된 넷리스트 중 어느 하나로부터, 반도체 프로세스 플로우의 특정한 중간 지점과 관련되는 넷리스트가 유도될 수도 있다(예를 들면, 추출될 수도 있고, 또는 등등일 수도 있다).
다른 실시형태에서, 검사 도구(202)의 설계 모듈(204)은 설계 데이터를 전처리하는 단계(206)를 실행한다. 본원에서, 설계 데이터는 검사 시스템(100)의 관리 영역의 결정과 무관한 데이터(예를 들면, 제조 데이터, 또는 등등)를 포함할 수도 있다는 것을 유의한다. 또한, 설계 데이터는, 설계 데이터 내에서의 주목하는 패턴 요소의 효율적인 식별(예를 들면, 검색, 매칭, 또는 등등)에 적합한 포맷이 아닐 수도 있다. 따라서, 전처리된 설계 데이터는, 검사 도구(202) 상에서의 관리 영역의 효율적인 생성을 용이하게 하도록 전처리되는 버전의 설계 데이터를 포함할 수도 있다. 이와 관련하여, 전처리된 설계 데이터는, 설계 데이터 내에서 타겟 패턴(예를 들면, 주목하는 패턴 요소, 핫 스폿, 또는 등등)의 하나 이상의 인스턴스의 식별을 용이하게 할 수도 있다. 예를 들면, 전처리된 설계 데이터는, 타겟 패턴의 식별자, 타겟 패턴의 전기적 특성, 타겟 패턴의 물리적 특성, 또는 타겟 패턴과 하나 이상의 추가적인 패턴(예를 들면, 앵커 패턴, 소스 패턴, 또는 등등), 또는 타겟 패턴의 그래픽 표현 사이의 관계를 포함하는, 그러나 이들로 제한되지는 않는 설계 데이터 엘리먼트의 임의의 조합에 따라 검색 가능할 수도 있다.
다른 실시형태에서, 설계 데이터(예를 들면, 미가공(raw) 설계 데이터, 전처리된 설계 데이터, 또는 이들의 조합)는 검사 도구(202)에 의해 저장된다. 예를 들면, 설계 데이터는 컨트롤러(104)의 메모리 디바이스(108) 내에 저장될 수도 있다. 다른 실시형태에서, 설계 데이터는 검사 시스템(100) 외부에서 전처리되어 검사 도구(202) 상에 저장될 수도 있다. 이와 관련하여, 하나 이상의 샘플과 관련되는 전처리된 설계 데이터는, 검사 도구(202)로 전달될 수도 있다.
다른 실시형태에서, 설계 모듈(204)은 검사 도구(202) 상에 저장되는 설계 데이터를 분석하는 단계를 실행한다. 이와 관련하여, 설계 모듈(204)은 (예를 들면, 하나 이상의 타겟 패턴의 인스턴스에 대한 전처리된 설계 데이터를 검색하는 것, 또는 등등에 의해) 샘플의 설계 데이터 내에서 타겟 패턴의 하나 이상의 인스턴스를 식별할 수도 있다. 또한, 설계 모듈(204)은, 식별된 타겟 패턴의 좌표 및/또는 형상과 같은, 그러나 이들로 제한되지는 않는 관리 영역의 생성에 필요한 타겟 패턴의 식별된 인스턴스의 파라미터를 제공할 수도 있다.
하나의 실시형태에서, 검사 도구(202)는 레시피 모듈(210)을 포함한다. 예를 들면, 레시피 모듈(210)은 검사 도구(202)에 의해 하나 이상의 검사 단계에 대한 레시피를 생성할 수도 있다. 이와 관련하여, 레시피는, 결함을 검사하기 위한 하나 이상의 관리 영역의 디스크립션, (예를 들면, 설계 데이터와 관련되는 좌표를, 샘플 및/또는 검사 서브시스템(102)과 관련되는 좌표, 또는 등등에 정렬 및/또는 스케일링하기 위한) 하나 이상의 등록 동작, 하나 이상의 결함 식별 단계, 또는 하나 이상의 결함 분류 단계를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 추가적으로, 검사 도구(202) 상에서의 설계 기반의 관리 영역의 생성은, (예를 들면, 체계적 결함 발견, 또는 등등을 위한) 효율적인 다단계 검사 프로세스를 용이하게 할 수도 있다. 이와 관련하여, 외부 시스템으로의 데이터 전송에 대한 필요 없이, 반복적인 검사 분석에서 상이한 타겟 패턴 또는 타겟 패턴의 조합에 대해 검사 도구(202) 상에서 설계 데이터가 검색될 수도 있다.
다른 실시형태에서, 레시피 모듈(210)은, 검사 단계에서 검사 도구(202)에 의해 검사될 샘플(110) 상의 제조된 패턴 요소와 관련되는 하나 이상의 타겟 패턴(예를 들면, 주목하는 하나 이상의 패턴 요소, 하나 이상의 핫 스폿, 또는 등등)을 결정하는 단계(212)를 실행한다. 예를 들면, 레시피 모듈(210)은 검사 도구(202)의 검사 실행의 하나 이상의 대상에 기초하여 하나 이상의 타겟 패턴을 제공할 수도 있다. 예를 들면, 레시피 모듈(210)은, 주목하는 공지된 결함 타입과 관련되는 타겟 패턴을 제공할 수도 있다.
다른 실시형태에서, 레시피 모듈(204)은 자동화된 프로세스에서 하나 이상의 타겟 패턴을 결정한다. 예를 들면, 레시피 모듈(204)은, 샘플(110)의 설계 데이터를 분석하여(208), (예를 들면, 물리적 레이아웃, 패턴 사이즈, 다른 패턴에 대한 근접도, 회로 복잡성, 또는 등등에 기초하여) 결함을 나타낼 가능성이 있는 하나 이상의 타겟 패턴을 결정할 수도 있다.
다른 실시형태에서, 타겟 패턴의 결정은 유저에 의해 용이하게 된다. 예를 들면, 유저는, 하나 이상의 결함 식별자, 하나 이상의 GDS 좌표, 하나 이상의 설계 기반의 분류(design-based classification; DBC) 클립, 또는 하나 이상의 설계 기반의 그룹화(design-based grouping; DBG) 빈(bin)을 포함하는 그러나 이들로 제한되지는 않는 검사 도구(202)에 대한 입력(예를 들면, 레시피 모듈(210)에 대한 입력)을 제공할 수도 있다. 이와 관련하여, 레시피 모듈(210)은 유저 입력에 기초하여 하나 이상의 타겟 패턴을 결정할 수도 있다. 다른 실시형태에서, 검사 도구(202)는 (예를 들면, 검사 도구(202)의 설계 뷰 내의) 설계 데이터와 관련되는 시각적 디스플레이를 제공할 수도 있다. 이와 관련하여, 유저는 설계 데이터의 시각적 디스플레이로부터 하나 이상의 타겟 패턴을 선택할 수도 있다. 예를 들면, 시각 디스플레이는, 설계 데이터의 설계 패턴 요소(예를 들면, 컴포넌트의 물리적 레이아웃과 관련되는 패턴 요소, 컴포넌트 사이의 전기적 연결과 관련되는 패턴 요소, 또는 등등)가 디스플레이될 수도 있는 그래픽 디스플레이(예를 들면, 이미지, 또는 등등의 디스플레이)를 포함할 수도 있다. 다른 예로서, 시각적 디스플레이는 설계 데이터가 디스플레이될 수도 있는 텍스트 기반의 디스플레이를 포함할 수도 있다. 다른 실시형태에서, 유저는 하나 이상의 타겟 패턴을 결정 및/또는 확인하기 위해 좌표 시스템(예를 들면, GDS 좌표)에 따라 설계 데이터를 (예를 들면, 그래픽 디스플레이 상에) 시각화할 수도 있다. 예를 들면, 유저는, 검사를 위한 타겟 패턴의 생성을 위해, 특정한 위치에서 설계 데이터를 시각화 및/또는 확인하기 위한 좌표를 (예를 들면, 검사 시스템(100)의 입력 디바이스 안으로) 입력할 수도 있다.
다른 실시형태에서, 레시피 모듈(210)은 샘플(110) 상에서 검사될 하나 이상의 관리 영역을 정의하는 단계(214)를 실행한다. 예를 들면, 레시피 모듈(210)은, 검사 도구(202) 상에 저장되는 설계 데이터 및 하나 이상의 타겟 패턴에 기초하여 하나 이상의 관리 영역을 정의할 수도 있다. 하나의 실시형태에서, 레시피 모듈(210)은 하나 이상의 결정된 타겟 패턴에 기초하여 설계 데이터를 분석하기 위해 설계 모듈(204)과 인터페이싱한다. 이와 관련하여, 레시피 모듈(210)은 패턴 매칭을 위해 하나 이상의 타겟 패턴을 설계 모듈(204)에 제공할 수도 있다. 또한, 설계 모듈(204)은, 설계 데이터 내에서 타겟 패턴의 하나 이상의 인스턴스를 식별할 수도 있고, 타겟 패턴의 식별된 인스턴스에 기초하여 관리 영역의 생성에 필요한 임의의 파라미터를 레시피 모듈(110)에 제공할 수도 있다. 예를 들면, 설계 모듈(204)은, 타겟 패턴의 식별된 인스턴스의 (예를 들면, 설계 좌표에서의) 위치, 타겟 패턴의 식별된 인스턴스의 형상, 타겟 패턴의 식별된 인스턴스의 외형(outline), 또는 등등을 제공할 수도 있다.
다른 실시형태에서, 레시피 모듈(210)은 샘플(110) 상의 결함을 식별하는 단계(216)를 실행한다. 이와 관련하여, 레시피 모듈(210)은 결함 검사를 수행하기 위해 검사 서브 시스템(102)과 인터페이싱할 수도 있다. 또한, 레시피 모듈(210)은 검사 서브 시스템(102)에 의해 수신되는 데이터를 분석하여 하나 이상의 결함의 존재를 결정할 수도 있다. 추가적으로, 레시피 모듈(210)은 하나 이상의 결함을 특성 묘사할 수도 있다. 예를 들면, 레시피 모듈은, DBC 시스템, DBG 시스템, 또는 등등에 기초하여 결함을 특성 묘사할 수도 있지만, 그러나 반드시 그럴 필요는 없다. 또한, 레시피 모듈(210)은 하나 이상의 특성 묘사된 결함에 하나 이상의 결함 식별자를 할당할 수도 있다.
본원에서, 본 개시 전반에 걸쳐 설명되는 단계(예를 들면, 검사 도구(202)의 모듈과 관련되는 단계, 등등)는 단일의 컨트롤러(104)에 의해, 또는 대안적으로 다수의 컨트롤러(104)에 의해 수행될 수도 있다는 것이 인식된다. 또한, 본원에서, 하나 이상의 컨트롤러(104)는 검사 서브 시스템(102)에 근접하여 위치될 수도 있다는 것을 유의한다. 추가적으로, 하나 이상의 컨트롤러(104)는 검사 서브 시스템(102)과 함께 공통 하우징 내에 수용될 수도 있다. 또한, 임의의 컨트롤러 또는 컨트롤러의 조합은, 완전한 검사 시스템(100)으로의 통합에 적합한 모듈로서 개별적으로 패키징될 수도 있다. 예를 들면, 제1 컨트롤러가 설계 모듈(204)과 관련되는 단계를 수행하도록 구성될 수도 있다. 그 다음, 하나 이상의 추가적인 컨트롤러가 레시피 모듈(210)과 관련되는 단계를 수행하도록 구성될 수도 있다. 이와 관련하여, 하나 이상의 컨트롤러(104)는 검사 시스템(100) 안으로 통합될 수도 있다.
도 3은, 본 개시의 하나 이상의 실시형태에 따른, 결함 검출을 위한 방법(300)에서 수행되는 단계를 예시하는 흐름도이다. 본 출원인은, 시스템(100)의 맥락에서 본원에서 앞서 설명된 실시형태 및 실현 기술(enabling technology)은 방법(300)으로 확장되도록 해석되어야 한다는 것을 주목한다. 그러나, 방법(300)은 시스템(100)의 아키텍쳐로 제한되지 않는다는 것을 또한 유의한다.
하나의 실시형태에서, 방법(300)은 샘플의 설계 데이터를 검사 시스템에 제공하는 단계(302)를 포함한다. 예를 들면, 설계 데이터는, 하나 이상의 데이터 파일(예를 들면, GDSII 파일, OASIS 파일, 또는 등등)의 형태로 검사 시스템에 제공될 수도 있지만, 그러나 반드시 그럴 필요는 없다. 이와 관련하여, 검사 시스템에 제공되는 설계 데이터는, 검사를 위해 하나 이상의 설계 기반의 관심 영역을 생성하는 데 활용될 수도 있다.
다른 실시형태에서, 방법(300)은 하나 이상의 타겟 패턴을 결정하는 단계(304)를 포함한다. 이와 관련하여, 샘플 상의 제조된 피쳐와 관련되는 주목하는 하나 이상의 타겟 패턴이 검사를 위해 제공될 수도 있다. 예를 들면, 타겟 패턴은 반도체 레이어 상에 구성될 피쳐를 나타내는 하나 이상의 다각형(예를 들면, 십자형(cross), 더하기 모양(plus), L자 형상, T자 형상, 정사각형, 직사각형, 또는 인스턴스 사이에 특정한 치수 및 간격을 갖는 다른 다각형의 하나 이상의 인스턴스)을 포함할 수도 있다.
하나의 실시형태에서, 하나 이상의 타겟 패턴은 결함 식별자에 기초하여 결정된다. 이와 관련하여, 결함 식별자(예를 들면, 하나 이상의 결함, 또는 등등을 분류하기 위해 사용되는 식별자)와 관련되는 하나 이상의 알려진 결함 또는 결함 타입은 (예를 들면, 하나 이상의 이전 검사 실행에 기초하여, 하나 이상의 설계 특성에 기초하여, 또는 등등에 기초하여) 하나 이상의 특정 타겟 패턴과 관련될 수도 있다. 따라서, 알려진 결함 또는 결함 타입의 발생은, 검사를 위해 대응하는 타겟 패턴을 제공하는 것에 의해 특성 묘사될 수도 있다.
다른 실시형태에서, 하나 이상의 타겟 패턴은 (예를 들면, 검사 시스템(100) 또는 추가 검사 시스템에 의한) 이전의 검사 단계에 기초하여 결정된다. 예를 들면, 체계적인 결함 발견에서, 샘플(110) 또는 샘플(110)의 일부에 대한 제1 검사 실행은, 결함이 발생하기 쉬운 샘플(110)의 하나 이상의 제조된 컴포넌트를 식별할 수도 있다. 이와 관련하여, 제1 검사 실행은 샘플(110) 상의 식별된 제조된 컴포넌트와 관련되는 하나 이상의 타겟 패턴을 결정할 수도 있다. 또한, 제2 검사 실행은, 제1 검사 실행으로부터 식별되는 하나 이상의 타겟 패턴의 전용 검사를 수행하기 위한 (예를 들면, 레시피 모듈(210)에 의해 생성되는) 레시피를 포함할 수도 있다. 다른 실시형태에서, 하나 이상의 타겟 패턴은 이전의 검사 단계와 관련되는 DBC 또는 DBG 프로세스에 따라 결정된다.
다른 실시형태에서, 하나 이상의 타겟 패턴은 샘플 상의 타겟 패턴의 하나 이상의 좌표(예를 들면, GDS 좌표, 또는 등등)에 기초하여 결정된다. 예를 들면, 하나 이상의 타겟 패턴은 설계 데이터와 관련되는 주목하는 예시적인 타겟 패턴의 공지된 좌표에 기초하여 결정될 수도 있다. 다른 예로서, 하나 이상의 타겟 패턴은 샘플(110) 상의 예시적인 제조된 컴포넌트의 공지된 좌표에 기초하여 결정될 수도 있다. 따라서, 예시적인 제조된 컴포넌트와 관련된 하나 이상의 타겟 패턴은 검사를 위해 제공될 수도 있다.
다른 실시형태에서, 방법(300)은, 샘플의 설계 데이터 및 타겟 패턴에 기초하여 검사 시스템에 의해 샘플 상에 하나 이상의 관리 영역을 정의하는 단계(308)를 포함한다. 이와 관련하여, 단계(308)는 검사될 샘플 상에 하나 이상의 영역을 정의하는 것을 포함할 수도 있다. 예를 들면, 관리 영역은, 검사될 (예를 들면, 검사 시스템의 좌표 시스템에서의) 샘플 상의 좌표를 포함할 수도 있다.
다른 실시형태에서, 관리 영역은 검사를 위한 샘플 상의 하나 이상의 타겟 영역을 포함한다. 예를 들면, 제1 타겟 영역은 단계(304)에서 식별되는 제1 타겟 패턴의 하나 이상의 인스턴스를 포함할 수도 있고, 제2 타겟 영역은 단계(304)에서 식별되는 제2 타겟 패턴의 하나 이상의 인스턴스를 포함할 수도 있고, 및 등등일 수도 있다. 또한, 하나 이상의 타겟 영역의 정의는 샘플(110)의 민감한 검사를 용이하게 할 수도 있다. 예를 들면, 타겟 영역은 유사한 민감도 레벨을 갖는 샘플을 포함하도록 정의될 수도 있다. 따라서, 각각의 타겟 영역은, 각각의 타겟 영역과 관련되는 검사 데이터의 콘트라스트가 증가될 수도 있도록 상이한 감도 임계치를 가지고 검사될 수도 있다.
다른 실시형태에서, 단계(306)는 설계 데이터(예를 들면, 검사 시스템(100)의 메모리 디바이스(108)에 저장되는 전처리된 설계 데이터) 내에서, 단계(304)에서 결정되는 타겟 패턴의 인스턴스를 식별하는 것을 포함한다. 이와 관련하여, 주목하는 타겟 패턴의 각각의 식별된 인스턴스는 관리 영역에 포함될 수도 있다. 추가적으로, 주목하는 다양한 타겟 패턴(예를 들면, 타겟 패턴의 수평 및/또는 수직 플립, 타겟 패턴의 스케일링된 버전, 타겟 패턴의 회전된 버전, 또는 등등)이 단계(306)에서 식별될 수도 있고 관리 영역에 포함될 수도 있다.
디바이스 데이터 내에서의 타겟 패턴의 인스턴스는 기술 분야에서 공지되어 있는 임의의 방법을 사용하여 식별될 수도 있다. 예를 들면, 단계(306)는 타겟 패턴의 하나 이상의 식별된 인스턴스를 생성하기 위해 타겟 패턴의 하나 이상의 인스턴스에 대한 설계 데이터를 검색하는 것을 포함할 수도 있다. 하나의 실시형태에서, 단계(306)는 설계 데이터의 텍스트 기반의 검색을 포함한다. 예를 들면, 텍스트 기반의 설계 데이터(예를 들면, 하나 이상의 리스트, 하나 이상의 테이블, 하나 이상의 데이터베이스, 하나 이상의 데이터 파일, 또는 등등)가 타겟 패턴의 하나 이상의 특성에 따라 검색될 수도 있다. 다른 실시형태에서, 단계(306)는 설계 데이터의 이미지 기반의 검색을 포함한다. 예를 들면, 피쳐 추출 기술, 컨볼루션(convolution) 기술, 패턴 매칭 기술, 공간 주파수 분석, 변환 기술(예를 들면, 허프(Hough) 변환 기술, 또는 등등)과 같은 그러나 이들로 제한되지는 않는 이미지 프로세싱 알고리즘을 통해 타겟 패턴(또는 타겟 패턴의 변형)의 하나 이상의 인스턴스가 발견될 수도 있다. 또한, 설계 데이터의 다수의 설계 레이어(예를 들면, 샘플(110) 상의 제조된 컴포넌트의 다수의 레이어에 대응함)는, 주목하는 타겟 패턴의 하나 이상의 인스턴스에 대해 개별적으로 검색될 수도 있다.
하나의 실시형태에서, 타겟 패턴은 OASIS 또는 GDS와 같은 설계 레이아웃 파일에 포함되는 설계 데이터를 사용하여 식별될 수도 있다. 본원에서, 타겟 패턴은 사이즈가 변할 수도 있고 (예를 들면, 샘플(110)의 다양한 레이어, 다이, 블록, 셀, 또는 등등과 관련되는) 설계 데이터의 다양한 레벨에 위치될 수도 있다는 것을 유의한다. 이와 관련하여, 설계 데이터의 타겟 패턴은 알려진 또는 관찰된 설계 셀 계층 구조를 사용하여 식별될 수도 있다. 예를 들면, 검사 데이터의 주어진 세트 내에서 반복하는 그룹에서 타겟 패턴을 식별하기 위해, 설계 셀 계층이 분석될 수도 있다.
다른 실시형태에서, 타겟 패턴은, 디바이스 성능에 중요한 타겟 패턴을 식별하기 위해, 설계 룰 검사(design rule checking; DRC) 프로세스, 광학 룰 검사(optical rule checking; ORG), 또는 고장 분석(failure analysis; FA) 프로세스를 활용하여 식별될 수도 있다. 다른 실시형태에서, 타겟 패턴은 프로세스 윈도우 조건 방법(process window qualification method; PWQ)을 활용하여 식별될 수도 있다. 하나 이상의 타겟 패턴에 대한 설계 데이터를 검색하는 것은, 상기에서 참조에 의해 상기에서 통합되어 있는, Kulkarni 등등 및 Zafar 등등에 의한 상기에서 설명된 참조 문헌에서 설명되는 바와 같이 수행될 수도 있다.
몇몇 실시형태에서, 타겟 패턴은 전자 설계 자동화(electronic design automation; EDA) 툴 및 다른 지식으로부터의 데이터를 활용하여 반도체 웨이퍼 상에서 식별될 수도 있다. EDA 툴에 의해 생성되는 설계에 관한 임의의 이러한 정보는, 반복 블록을 식별하는 데 사용될 수도 있다. 또한, 설계 데이터는 임의의 적합한 방식으로 하나 이상의 타겟 패턴에 대해 검색될 수도 있다. 예를 들면, 하나 이상의 타겟 패턴에 대한 설계 데이터를 검색하는 것은, 참조에 의해 상기에서 통합되어 있는, Kulkarni 등등 및 Zafar 등등에 의한 상기에서 참조된 특허 출원에서 설명되는 바와 같이 수행될 수도 있다. 또한, 타겟 패턴은 본 특허 출원에서 설명되는 임의의 다른 방법 또는 시스템을 사용하여 선택 또는 식별될 수도 있다.
또한, 주어진 검사 기술(예를 들면, 광학 검사, 전자빔 검사, 및 등등)에 기초하여 검사를 위한 적절한 타겟 패턴을 식별하기 위해 설계 데이터가 분석될 수도 있다.
타겟 패턴은 샘플(110)의 다이를 통해 반복되어, 반복 블록(또는 필드)을 형성할 수도 있다는 것이 인식된다. 또한, 샘플(110)의 셀은 때때로 상이한 이름으로 주어진 다이를 통해 반복되거나 또는 다수의 위치에서 하나의 이름으로 반복될 수도 있다. 몇몇 실시형태에서, 반복 셀은 동일한 수평 및/또는 수직 축 상에 정렬된다. 다른 실시형태에서, 반복 셀은 동일한 수평 및/또는 수직 축 상에 정렬되지 않는다.
다른 실시형태에서, 단계(306)는, 주목하는 타겟 패턴의 각각의 인스턴스의 식별과 관련되는 신뢰도 메트릭을, 설계 데이터 내의 위치에 제공하는 것을 포함한다. 이와 관련하여, 디바이스 데이터 내의 타겟 패턴의 인스턴스는 정확한 매칭(예를 들면, 100%의 신뢰도 메트릭, 또는 등등) 또는 실질적인 매칭(예를 들면, 100% 미만의 신뢰도 메트릭)을 포함할 수도 있다. 기술 분야의 임의의 신뢰도 메트릭이 본 개시의 사상 및 범위 내에 있다는 것이 이해되어야 한다. 예를 들면, 신뢰도 메트릭은 0(매칭하지 않음)에서부터 1(완전히 매칭)까지의 범위에 이를 수도 있다.
본원에서, 관리 영역은 타겟 패턴의 식별된 인스턴스의 서브세트를 포함하도록 정의될 수도 있다는 것을 유의한다. 예를 들면, 샘플(110) 상에 제조되는 디바이스의 특정한 컴포넌트 상의 특정한 결함이 성능의 저하를 유도할 확률은, 이웃하는 구조체의 존재 또는 특정한 컴포넌트의 동작 조건과 같은 그러나 이들로 제한되지는 않는 다수의 요인에 의존할 수도 있다.
하나의 실시형태에서, 단계(306)는, 추가적인 패턴(예를 들면, 소스 패턴, 앵커 패턴, 또는 등등)에 근접하는 타겟 패턴의 인스턴스를 포함할 하나 이상의 관리 영역을 설계 데이터 내에서 정의하는 것을 포함한다. 이와 관련하여, 소스 패턴의 존재는, 검사될 관리 영역으로서 타겟 패턴의 인스턴스의 서브세트를 제공하는 필터로서 동작할 수도 있다.
도 4는, 본 개시의 하나 이상의 실시형태에 따른, 소스 패턴에 기초하여 관련되는 관리 영역의 정의를 예시하는 설계 데이터의 개략도이다.
하나의 실시형태에서, 설계 데이터(402)는 타겟 패턴(404)의 다수의 인스턴스를 포함한다. 또한, 설계 데이터(402)는, 타겟 패턴(404)의 인스턴스의 서브세트(예를 들면, 타겟 패턴(404)의 특정한 인스턴스(412))에 근접한 소스 패턴(408)을 포함한다. 예를 들면, 소스 패턴은, 교차형(crossing), 십자형, 더하기 모양, L자 형상, T자 형상, 정사각형, 직사각형, 또는 인스턴스 사이에 특정한 치수 및 간격을 갖는 임의의 다른 다각형의 하나 이상의 인스턴스를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다.
또한, 단계(306)는, 타겟 패턴(404)의 특정한 인스턴스(412)와 소스 패턴(408) 사이의 공간적 관계에 기초하여 타겟 패턴(404)의 특정한 인스턴스(412) 주위에 관리 영역(406)의 정의를 포함할 수도 있다. 예를 들면, 타겟 패턴(404)의 특정한 인스턴스(412)와 소스 패턴(408) 사이의 공간적 관계는, 타겟 패턴(404)의 특정한 인스턴스(412)와 소스 패턴(408) 사이의 벡터(414)를 포함할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다. 다른 실시형태에서, 단계(306)는, 설계 데이터 내에서 소스 패턴의 하나 이상의 인스턴스를 검색하는 것 및 타겟 패턴(404)의 특정한 인스턴스(412)와 소스 패턴(408) 사이의 공간적 관계에 기초하여, 관리 영역 내에 포함시키기 위한 타겟 패턴의 인스턴스의 서브세트(예를 들면, 타겟 패턴(404)의 특정한 인스턴스(412))를 추가로 식별하는 것을 포함한다. 다른 실시형태에서, 단계(306)는 디바이스 데이터(402) 내에서 타겟 패턴의 인스턴스 및 소스 패턴(408)을 포함하는 결합된 타겟 패턴(410)의 인스턴스를 검색하는 것을 포함하고, 동시에 식별된 복합 타겟 패턴(410)과 관련되는 타겟 패턴(404)의 인스턴스의 서브세트(예를 들면, 타겟 패턴(404)의 특정한 인스턴스(412)) 주위에 관리 영역(406)을 정의하는 것을 포함한다. 따라서, 소스 패턴(408)은, 관련된 관리 영역(406) 내에 포함되지는 않지만, 검색 단계의 일부로서 활용될 수도 있다.
다른 실시형태에서, 방법(300)은 샘플의 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하는 단계(308)를 포함한다. 이와 관련하여, 검사 시스템(예를 들면, 검사 시스템(100))은 결함에 대해 (예를 들면, 조명 서브 시스템(101)을 사용하여) 단계(308)에서 정의되는 샘플의 관리 영역을 검사한다. 예를 들면, 검사 서브 시스템(102)으로부터의 데이터는, 단계(306)에서 정의되는 관리 영역과 관련되는 샘플(112) 상의 하나 이상의 결함의 존재를 결정하도록 분석될 수도 있다. 또한, 식별된 결함은 (예를 들면, 결함 식별자, DBC 딥, DBG 빈, 또는 등등에 따라) 분류될 수도 있다. 다른 실시형태에서, 하나 이상의 식별된 결함과 관련되는 데이터가 (예를 들면, 피드 포워드 데이터, 피드백 데이터, 또는 등등으로서) 검사 시스템(100) 및/또는 외부 시스템에 제공될 수도 있다.
본원에서, 본 개시 전체에 걸쳐 설명되는 단계는 단일의 컨트롤러(104)에 의해, 또는 대안적으로는, 다수의 컨트롤러(104)에 의해 수행될 수도 있다는 것이 인식된다. 본원에서, 하나 이상의 컨트롤러(104)는 공통 하우징 내에 또는 다수의 하우징 내에 수용될 수도 있다는 것을 또한 유의한다. 이 방식에서, 임의의 컨트롤러 또는 컨트롤러의 조합은, 완전한 검사 시스템(100)으로의 통합에 적합한 모듈로서 개별적으로 패키징될 수도 있다. 비제한적인 예로서, 제1 컨트롤러는, 조명 센서로부터 수신되는 조명 신호에 기초하여 조명 검출 이벤트의 세트를 식별하는 단계를 수행하도록 구성될 수도 있다. 그 다음, 하나 이상의 추가적인 컨트롤러가 다음의 단계를 수행하도록 구성될 수도 있다: 하나 이상의 방사선 센서로부터 수신되는 하나 이상의 방사선 신호에 기초하여 방사선 검출 이벤트의 세트를 식별하는 단계, 방사선 검출 이벤트의 세트를, 조명 검출 이벤트의 세트에 비교하여 일치 이벤트(coincidence event)의 세트를 생성하는 단계, 및 조명 검출 이벤트의 세트로부터 일치 이벤트의 세트를 배제하여 샘플 상에 식별된 피쳐의 세트를 생성하는 단계.
도 5a는, 본 개시의 하나 이상의 실시형태에 따른, 광학 검사 서브 시스템으로서 구성되는 검사 서브 시스템(102)의 개념도이다. 하나의 실시형태에서, 검사 서브 시스템(102)은 조명 소스(502)를 포함한다. 조명 소스(502)는, 조명 빔(504)(예를 들면, 광자의 빔)을 생성하기에 적합한 기술 분야에서 공지되어 있는 임의의 조명 소스를 포함할 수도 있다. 예를 들면, 조명 소스(502)는, 단색 광원(예를 들면, 레이저), 둘 이상의 이산 파장을 포함하는 스펙트럼을 갖는 다색 광원, 광대역 광원, 또는 파장 스위핑 광원(wavelength-sweeping light source)을 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 또한, 조명 소스(502)는, 백색 광원(예를 들면, 가시 파장을 포함하는 스펙트럼을 갖는 광대역 광원), 레이저 소스, 자유 형상의 조명 소스(free-form illumination source), 단극 조명 소스(single-pole illumination source), 다극 조명 소스(multi-pole illumination source), 아크 램프, 무전극 램프, 또는 레이저 지속 플라즈마(laser sustained plasma; LSP) 소스로부터 형성될 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 또한, 조명 빔(504)은 자유 공간 전파 또는 안내 광(guided light)(예를 들면, 광섬유, 광 파이프, 또는 등등)을 통해 전달될 수도 있다.
다른 실시형태에서, 조명 소스(502)는 조명 통로(illumination pathway; 506)를 통해 하나 이상의 조명 빔(504)을 샘플(110)로 지향시킨다. 조명 통로(506)는 하나 이상의 렌즈(510)를 포함할 수도 있다. 또한, 조명 통로(506)는, 하나 이상의 조명 빔(504)을 변경 및/또는 컨디셔닝하는 데 적합한 하나 이상의 추가적인 광학 컴포넌트(508)를 포함할 수도 있다. 예를 들면, 하나 이상의 광학 컴포넌트(508)는, 하나 이상의 편광기, 하나 이상의 필터, 하나 이상의 빔 분리기, 하나 이상의 확산기, 하나 이상의 균질기(homogenizer), 하나 이상의 아포다이저(apodizer), 또는 하나 이상의 빔 성형기(beam shaper)를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 하나의 실시형태에서, 조명 통로(506)는 빔 분리기(514)를 포함한다. 다른 실시형태에서, 검사 서브 시스템(102)은 하나 이상의 조명 빔(504)을 샘플(110) 상으로 집속하는 대물 렌즈(516)를 포함한다.
조명 소스(502)는 조명 통로(506)를 통해 임의의 각도에서 하나 이상의 조명 빔(504)을 샘플로 지향시킬 수도 있다. 하나의 실시형태에서, 도 5a에서 도시되는 바와 같이, 조명 소스(502)는 수직 입사각에서 하나 이상의 조명 빔(504)을 샘플(110)로 지향시킨다. 다른 실시형태에서, 조명 소스(502)는 비수직 입사각(예를 들면, 조각(glancing angle), 45도 각도, 또는 등등)에서 하나 이상의 조명 빔(504)을 샘플(110)로 지향시킨다.
다른 실시형태에서, 샘플(110)은 주사 동안 샘플(512)을 고정하기에 적합한 샘플 스테이지(110) 상에 배치된다. 다른 실시형태에서, 샘플 스테이지(512)는 작동 가능한 스테이지(actuatable stage)이다. 예를 들면, 샘플 스테이지(512)는, 하나 이상의 선형 방향(예를 들면, x 방향, y 방향 및/또는 z 방향)을 따라 샘플(110)을 선택 가능하게 병진시키기에 적합한 하나 이상의 병진 스테이지를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 다른 예로서, 샘플 스테이지(512)는, 회전 방향을 따라 샘플(110)을 선택적으로 회전시키기에 적합한 하나 이상의 회전 스테이지를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 다른 예로서, 샘플 스테이지(512)는, 선형 방향을 따라 샘플을 선택적으로 병진시키고 및/또는 회전 방향을 따라 샘플(110)을 회전시키기에 적합한 회전 스테이지 및 병진 스테이지를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다.
다른 실시형태에서, 조명 통로(506)는 샘플(110)을 가로 질러 조명 빔(504)을 주사하기에 적합한 하나 이상의 빔 주사 광학 장치(도시되지 않음)를 포함한다. 예를 들면, 하나 이상의 조명 통로(506)는, 하나 이상의 전기 광학 빔 편향기(deflector), 하나 이상의 음향 광학 빔 편향기, 하나 이상의 갈바노 스캐너(galvanometric scanner), 하나 이상의 공진 스캐너(resonant scanner), 또는 하나 이상의 폴리곤 스캐너(polygonal scanner)와 같은 기술 분야에서 공지되어 있는 임의의 타입의 빔 스캐너를 포함할 수도 있다. 이 방식에서, 샘플(110)의 표면은 r-세타 패턴으로 주사될 수도 있다. 조명 빔(504)은 샘플 상에서 임의의 패턴에 따라 주사될 수도 있다는 것을 또한 유의한다. 하나의 실시형태에서, 조명 빔(504)은 하나 이상의 빔이 동시에 주사될 수도 있도록 하나 이상의 빔으로 분할된다.
다른 실시형태에서, 검사 서브 시스템(102)은, 수집 통로(518)를 통해 샘플(110)로부터 방출되는 방사선을 포획하도록 구성되는 하나 이상의 검출기(522)(예를 들면, 하나 이상의 광 검출기, 하나 이상의 광자 검출기, 등등)를 포함한다. 수집 통로(518)는, 하나 이상의 렌즈(520), 하나 이상의 필터, 하나 이상의 편광기, 하나 이상의 빔 블록, 또는 하나 이상의 빔 분할기를 포함하는 그러나 이들로 제한되지는 않는, 대물 렌즈(516)에 의해 수집되는 조명을 지향 및/또는 수정하기 위한 다수의 광학 엘리먼트를 포함할 수도 있다. 본원에서, 수집 통로(518)의 컴포넌트는 샘플(110)에 대해 임의의 위치에 배향될 수도 있다는 것을 유의한다. 하나의 실시형태에서, 수집 통로는 샘플(110)에 수직으로 배향되는 대물 렌즈(516)를 포함한다. 다른 실시형태에서, 수집 통로(518)는 다수의 입체각에서 샘플로부터 방사선을 수집하도록 배향되는 다수의 수집 렌즈를 포함한다.
하나의 실시형태에서, 검사 시스템(100)은 명시야 검사 시스템을 포함한다. 예를 들면, 샘플(110), 또는 샘플(110)의 일부의 명시야 이미지는 (예를 들면, 대물 렌즈(516), 하나 이상의 렌즈(520), 또는 등등에 의해) 검출기(522) 상으로 투영될 수도 있다. 다른 실시형태에서, 검사 시스템(100)은 암시야 검사 시스템을 포함한다. 예를 들면, 검사 시스템(100)은, 검출기(112) 상의 샘플의 이미지가 산란된 및/또는 회절된 광과 관련되도록, 큰 입사각에서 조명 빔(504)을 샘플(110)로 지향시키기 위한 하나 이상의 컴포넌트(예를 들면, 환형 빔 블록, 암시야 대물 렌즈(516) 또는 등등)를 포함할 수도 있다. 다른 실시형태에서, 검사 시스템(100)은 경사각 검사 시스템(oblique angle inspection system)을 포함한다. 예를 들면, 검사 시스템(100)은, 결함 검사를 위한 콘트라스트를 제공하기 위해, 축외 각도에서 조명 빔(504)을 샘플로 지향시킬 수도 있다. 다른 실시형태에서, 검사 시스템(100)은 위상 콘트라스트 검사 시스템(phase contrast inspection system)을 포함한다. 예를 들면, 검사 시스템(100)은, 결함 검사를 위한 콘트라스트를 제공하도록 샘플로부터의 회절된 광과 회절되지 않은 광 사이에 위상 콘트라스트를 제공하기 위한 하나 이상의 위상 판(phase plate) 및/또는 빔 블록(예를 들면, 환형 빔 블록, 또는 등등)을 포함할 수도 있다. 다른 실시형태에서, 검사 시스템(100)은 발광 검사 시스템(예를 들면, 형광 검사 시스템(fluorescence inspection system), 인광 검사 시스템(phosphorescence inspection system), 또는 등등)을 포함할 수도 있다. 예를 들면, 검사 시스템(100)은 제1 파장 스펙트럼을 갖는 조명 빔(504)을 샘플(110)로 지향시킬 수도 있고, 샘플(110)로부터 방출되는(예를 들면, 샘플(110)의 하나 이상의 컴포넌트 및/또는 샘플(110) 상의 하나 이상의 결함으로부터 방출되는) 하나 이상의 추가적인 파장 스펙트럼을 검출하기 위한 하나 이상의 필터를 포함할 수도 있다. 다른 실시형태에서, 검사 시스템은, 시스템(100)이 공초점 검사 시스템(confocal inspection system)으로서 동작할 수도 있도록, 공초점 위치(confocal position)에 위치되는 하나 이상의 핀홀을 포함한다.
도 5b는, 본 개시의 하나 이상의 실시형태에 따른 입자 빔 검사 서브 시스템으로서 구성되는 검사 서브 시스템의 간략화된 개략도이다. 하나의 실시형태에서, 조명 소스(502)는 입자 빔(504)을 생성하도록 구성되는 입자 소스를 포함한다. 입자 소스(502)는 입자 빔(504)을 생성하기에 적합한 기술 분야에서 공지되어 있는 임의의 입자 소스를 포함할 수도 있다. 비제한적인 예로서, 입자 소스(502)는 전자총 또는 이온총을 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 다른 실시형태에서, 입자 소스(502)는 입자 빔(504)에 가변 에너지를 제공하도록 구성된다. 예를 들면, 전자 소스를 포함하는 입자 소스(502)는 0.1 kV 내지 30 kV의 범위의 가속 전압을 제공할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다. 다른 예로서, 이온 소스를 포함하는 입자 소스는, 이온빔에 1 내지 50 keV의 범위의 에너지 값을 이온 빔에 제공할 수도 있지만, 그러나 반드시 그럴 필요는 없다.
다른 실시형태에서, 검사 서브 시스템(102)은 둘 이상의 입자 빔(504)의 생성을 위한 둘 이상의 입자 빔 소스(502)(예를 들면, 전자 빔 소스 또는 이온 빔 소스)를 포함한다.
다른 실시형태에서, 조명 통로(506)는 하나 이상의 입자 집속 엘리먼트(524)를 포함한다. 예를 들면, 하나 이상의 입자 집속 엘리먼트(524)는, 단일 입자 집속 엘리먼트 또는 복합 시스템을 형성하는 하나 이상의 입자 집속 엘리먼트를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 다른 실시형태에서, 시스템(100)의 대물 렌즈(516)는 입자 빔(504)을 샘플(110)로 지향시키도록 구성된다. 또한, 하나 이상의 입자 집속 엘리먼트(524) 및/또는 대물 렌즈(516)는, 정전기, 자기, 단일 전위, 또는 이중 전위 렌즈를 포함하는 그러나 이들로 제한되지는 않는 기술 분야에서 공지되어 있는 임의 타입의 입자 렌즈를 포함할 수도 있다. 또한, 검사 서브 시스템(102)은, 하나 이상의 전자 편향기, 하나 이상의 어퍼쳐, 하나 이상의 필터, 또는 하나 이상의 비점수차 조정기(stigmator)를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다.
다른 실시형태에서, 전자 검사 서브 시스템(102)은 하나 이상의 입자 빔 주사 엘리먼트(526)를 포함한다. 예를 들면, 하나 이상의 입자 빔 주사 엘리먼트는, 샘플(110)의 표면에 대한 빔의 위치를 제어하기에 적합한 하나 이상의 주사 코일(scanning coil) 또는 편향기를 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 이와 관련하여, 하나 이상의 주사 엘리먼트는, 선택된 패턴으로 샘플(110)에 걸쳐 입자 빔(504)을 주사하는 데 활용될 수도 있다.
다른 실시형태에서, 검사 서브 시스템은 샘플(110)로부터 방출되는 입자(528)를 이미지화하거나 또는 다르게는 검출하는 검출기(522)를 포함한다. 하나의 실시형태에서, 검출기(522)는 전자 수집기(예를 들면, 2차 전자 수집기, 후방 산란 전자 검출기, 또는 등등)를 포함한다. 다른 실시형태에서, 검출기(522)는, 샘플 표면으로부터의 전자 및/또는 광자를 검출하기 위한 광자 검출기(예를 들면, 광 검출기, x선 검출기, 광전증배관(photomultiplier tube; PMT) 검출기에 커플링되는 섬광 검출 엘리먼트(scintillating element), 또는 등등)를 포함한다. 일반적인 의미에서, 본원에서, 검출기(522)는 입자 빔(504)을 사용하여 샘플 표면 또는 벌크를 특성 묘사하기 위한 기술 분야에서 공지되어 있는 임의의 디바이스 또는 디바이스의 조합을 포함할 수도 있다. 예를 들면, 검출기(522)는, 역 산란 전자, 오제 전자(Auger electron), 투과 전자 또는 광자(예를 들면, 입사 전자에 응답하여 표면에 의해 방출되는 x 선, 샘플(108)의 음극선 발광, 또는 등등)를 수집하도록 구성되는 기술 분야에서 공지되어 있는 임의의 입자 검출기를 포함할 수도 있다.
다른 실시형태에서, 검사 시스템(100)은 전압 콘트라스트 이미징(voltage contrast imaging; VCI) 시스템을 포함한다. 본원에서, 입자 빔(예를 들면, 전자빔, 이온빔, 또는 등등)을 활용하는 검사 시스템은, 높은 달성 가능한 공간 분해능으로 인해, 반도체 샘플(예를 들면, 랜덤 로직 칩, 또는 등등) 상의 결함 메커니즘을 검출 및/또는 식별하는 데 특히 유용할 수도 있다. 예를 들면, 입자 빔은, (예를 들면, 샘플로부터 방출되는 2차 전자, 후방 산란 전자, 또는 등등을 포획하는 것에 의해) 샘플을 이미지화하도록 검사 시스템 내에서 활용될 수도 있다. 추가적으로, 샘플 상의 구조체(예를 들면, 패턴화된 반도체 웨이퍼)는 입자 빔에 의한 여기에 응답하여 충전 효과를 나타낼 수도 있다. 충전 효과는, 시스템에 의해 포획되는 전자(예를 들면, 2차 전자)의 수 및 따라서 VCI 신호 강도의 수정을 포함할 수도 있다. 이와 관련하여, 전압 콘트라스트 이미징(VCI) 시스템은, 이미지의 각각의 픽셀의 강도가 픽셀 위치에서 샘플의 전기적 특성에 관한 데이터를 제공하는 샘플의 고해상도 이미지를 생성할 수도 있다. 예를 들면, 절연 구조체 및/또는 접지 소스에 연결되지 않는(예를 들면, 접지되지 않는) 구조체는, 입자 빔에 의해 유도되는 입자(예를 들면, 2차 전자, 이온, 또는 등등)의 고갈에 응답하여 전하(예를 들면, 양전하 또는 음전하)를 발생시킬 수도 있다. 따라서, 유도된 전하는 2차 전자의 궤적을 편향시킬 수도 있고 검출기에 의해 포획되는 신호 강도를 감소시킬 수도 있다. 반대로, 접지된 구조체는 전하를 발생시키지 않을 수도 있고 따라서 강한 신호를 나타낼 수도 있다(예를 들면, 관련된 VCI 이미지에서 밝게 나타날 수도 있다). 또한, 용량성 구조체의 신호 강도는 주사 속도 및/또는 입자 빔의 에너지의 함수일 수도 있다. 이와 관련하여, VGI 이미지는, 각각의 픽셀의 그레이스케일 값이 웨이퍼 상의 그 위치의 상대적인 전기적 특성에 관한 데이터를 제공하는 그레이스케일 이미지를 포함할 수도 있다. 또 다른 실시형태에서, 검사 시스템(100)은, 샘플(108)의 하나 이상의 위치에 하나 이상의 전압을 인가하도록 구성되는 하나 이상의 컴포넌트(예를 들면, 하나 이상의 전극)를 포함한다. 이와 관련하여, 시스템(100)은 능동 전압 콘트라스트 이미징 데이터를 생성할 수도 있다.
다른 실시형태에서, 검사 시스템(100)은 디스플레이(도시되지 않음)를 포함할 수도 있다. 다른 실시형태에서, 디스플레이는 컨트롤러(104)에 통신 가능하게 커플링된다. 예를 들면, 디스플레이는 컨트롤러(101)의 하나 이상의 프로세서(104)에 통신 가능하게 커플링될 수도 있다. 이와 관련하여, 하나 이상의 프로세서(106)는 디스플레이 상에 본 발명의 다양한 결과 중 하나 이상을 디스플레이할 수도 있다.
디스플레이 디바이스는 기술 분야에서 공지되어 있는 임의의 디스플레이 디바이스를 포함할 수도 있다. 하나의 실시형태에서, 디스플레이 디바이스는 액정 디스플레이(liquid crystal display; LCD)를 포함할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다. 다른 실시형태에서, 디스플레이 디바이스는 유기 발광 다이오드(organic light-emitting diode; OLED) 기반의 디스플레이를 포함할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다. 다른 실시형태에서, 디스플레이 디바이스는 CRT 디스플레이를 포함할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다. 기술 분야의 숙련된 자는, 다양한 디스플레이 디바이스가 본 발명에서의 구현에 적합할 수도 있고 디스플레이 디바이스의 특정한 선택은, 폼 팩터, 비용, 및 등등을 포함하는 그러나 이들로 제한되지는 않는 다양한 요인에 의존할 수도 있다는 것을 인식해야 한다. 일반적인 의미에서, 유저 인터페이스 디바이스(예를 들면, 터치스크린, 베젤 장착형 인터페이스(bezel mounted interface), 키보드, 마우스, 트랙패드, 및 등등)와 통합될 수 있는 임의의 디스플레이 디바이스가 본 발명에서의 구현에 적합하다.
다른 실시형태에서, 검사 시스템(100)은 유저 인터페이스 디바이스(도시되지 않음)를 포함할 수도 있다. 하나의 실시형태에서, 유저 인터페이스는 컨트롤러(104)의 하나 이상의 프로세서(106)에 통신 가능하게 커플링된다. 다른 실시형태에서, 유저 인터페이스 디바이스는 유저로부터의 선택 및/또는 지시를 수용하기 위해 컨트롤러(104)에 의해 활용될 수도 있다. 본원에서 더 설명되는 몇몇 실시형태에서, 디스플레이는 데이터를 유저에게 디스플레이하기 위해 사용될 수도 있다. 이어서, 유저는 디스플레이 디바이스를 통해 유저에게 디스플레이된 검사 데이터에 응답하여 선택 및/또는 지시(예를 들면, 검사 영역의 유저 선택)을 입력할 수도 있다.
유저 인터페이스 디바이스는 기술 분야에서 공지되어 있는 임의의 유저 인터페이스를 포함할 수도 있다. 예를 들면, 유저 입력 디바이스는, 키보드, 키패드, 터치스크린, 레버, 노브, 스크롤 휠, 트랙 볼, 스위치, 다이얼, 슬라이딩 바, 스크롤 바, 슬라이드, 핸들, 터치 패드, 패들(paddle), 스티어링 휠, 조이스틱, 베젤 입력 디바이스 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되는 것은 아니다. 터치 스크린 인터페이스 디바이스의 경우, 기술 분야의 숙련된 자는, 다수의 터치스크린 인터페이스 디바이스가 본 발명에서의 구현에 적합할 수도 있다는 것을 인식해야 한다. 예를 들면, 디스플레이 디바이스는, 용량성 터치스크린, 저항성 터치스크린, 표면 음향 기반의 터치스크린, 적외선 기반의 터치스크린, 또는 등등과 같은, 그러나 이들로 제한되지는 않는 터치 스크린 인터페이스와 통합될 수도 있다. 일반적인 의미에서, 디스플레이 디바이스(105)의 디스플레이부와 통합될 수 있는 임의의 터치스크린 인터페이스는 본 발명에서의 구현에 적합하다. 다른 실시형태에서, 유저 인터페이스는 베젤 장착 인터페이스를 포함할 수도 있지만, 그러나 이것으로 제한되는 것은 아니다.
본원에서, 도 5a 및 도 5b는, 상기의 대응하는 설명과 함께, 단지 예시를 위해 제공되며 제한하는 것으로 해석되어서는 안된다. 본 발명의 범위 내에서 다수의 등가적인 또는 추가적인 구성이 활용될 수도 있다는 것이 예상된다.
본원에서 설명된 주제는, 때때로, 다른 컴포넌트 내에 포함되는, 또는 다른 컴포넌트와 연결되는 상이한 다른 컴포넌트를 예시한다. 이와 같이 묘사된 아키텍쳐는 단순히 예시적인 것이다는 것, 및 동일한 기능성(functionality)을 달성하는 많은 다른 아키텍쳐가 구현될 수 있다는 것이 이해되어야 한다. 개념적인 면에서, 동일한 기능성을 달성하기 위한 컴포넌트의 임의의 배치는, 소망하는 기능성이 달성되도록, 유효하게 "관련"된다. 그러므로, 특정한 기능성을 달성하기 위해 결합되는 본원에서의 임의의 두 컴포넌트는, 아키텍쳐 또는 중간 컴포넌트에 관계없이, 소망하는 기능성이 달성되도록, 서로 "관련되는" 것으로 보일 수 있다. 마찬가지로, 이렇게 관련되는 임의의 두 컴포넌트는 또한, 소망하는 기능성을 달성하도록 서로 "연결되어 있는" 또는 "커플링되어 있는" 것으로도 보일 수 있으며, 이렇게 관련될 수도 있는 임의의 두 컴포넌트는 또한, 소망하는 기능성을 달성하도록 서로 "커플링가능한" 것으로 보일 수 있다. 커플링될 수도 있는 것의 구체적인 예는, 물리적으로 상호 작용가능한 및/또는 물리적으로 상호 작용하는 컴포넌트 및/또는 무선으로 상호 작용가능한 및/또는 무선으로 상호 작용하는 컴포넌트 및/또는 논리적으로 상호 작용가능한 및/또는 논리적으로 상호작용하는 컴포넌트를 포함하지만, 그러나 이들로 제한되지는 않는다.
본 개시 및 그 수반하는 이점 중 많은 것은, 상기의 설명에 의해 이해될 것으로 믿어지며, 개시된 주제를 벗어나지 않으면서 또는 개시된 주제의 중요한 이점의 전체를 희생하지 않으면서, 컴포넌트의 형태, 구성 및 배치에서 다양한 변경이 이루어질 수도 있다는 것이 명백할 것이다. 설명되는 형태는 단지 설명을 위한 것이며, 이러한 변경예를 포괄하고 포함하는 것이 하기의 청구범위의 의도이다. 또한, 첨부된 청구범위에 의해 본 발명이 정의된다는 것이 이해되어야 한다.

Claims (47)

  1. 결함 검사 시스템으로서,
    검사 서브 시스템(inspection sub-system) - 상기 검사 서브시스템은,
    조명의 빔을 생성하도록 구성되는 조명 소스;
    조명의 상기 빔을 샘플로 지향시키기 위한 조명 광학장치의 세트; 및
    상기 샘플로부터 방출되는 조명을 수집하도록 구성되는 검출기를 포함함 - ; 및
    상기 검출기에 통신 가능하게 커플링되는 컨트롤러
    를 포함하고,
    상기 컨트롤러는 메모리 디바이스 및 프로그램 명령어를 실행하도록 구성되는 하나 이상의 프로세서를 포함하고, 상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
    상기 샘플 상의 하나 이상의 피쳐에 대응하는 하나 이상의 타겟 패턴을 결정하게 하도록;
    상기 샘플의 설계 데이터 - 상기 샘플의 상기 설계 데이터는 상기 컨트롤러의 상기 메모리 디바이스 내에 저장됨 - 및 상기 하나 이상의 타겟 패턴에 기초하여 상기 샘플 상에 하나 이상의 관리 영역(care area)을 정의하게 하도록; 그리고
    상기 검출기에 의해 수집되는 상기 조명에 기초하여 상기 샘플의 상기 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하게 하도록
    구성되는 것인, 결함 검사 시스템.
  2. 제1항에 있어서,
    상기 샘플 상에 상기 하나 이상의 관리 영역을 정의하는 것은,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스를 식별하는 것을 포함하는 것인, 결함 검사 시스템.
  3. 제2항에 있어서,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 것은,
    복합 검색 패턴 - 상기 복합 검색 패턴은 상기 하나 이상의 타겟 패턴 중 적어도 하나의 타겟 패턴 및 소스 패턴을 포함함 - 을 생성하는 것;
    상기 샘플의 상기 설계 데이터 내에서 상기 복합 검색 패턴의 하나 이상의 인스턴스를 식별하는 것; 및
    상기 복합 검색 패턴의 상기 하나 이상의 식별된 인스턴스에 기초하여 상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 것을 포함하는 것인, 결함 검사 시스템.
  4. 제2항에 있어서,
    상기 하나 이상의 프로세서는 또한, 프로그램 명령어를 실행하여 상기 하나 이상의 프로세서로 하여금,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 것을 용이하게 하기 위해 상기 검사 시스템에 의해 상기 샘플의 상기 설계 데이터를 전처리하게 하도록 구성되는 것인, 결함 검사 시스템.
  5. 제2항에 있어서,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 것은,
    상기 하나 이상의 타겟 패턴의 하나 이상의 식별된 인스턴스를 생성하기 위해 상기 하나 이상의 타겟 패턴에 대한 설계 데이터를 검색하는 것을 포함하는 것인, 결함 검사 시스템.
  6. 제5항에 있어서,
    상기 하나 이상의 타겟 패턴의 상기 하나 이상의 식별된 인스턴스는, 상기 하나 이상의 타겟 패턴과 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 식별된 인스턴스 사이의 유사도와 연관되는 하나 이상의 신뢰도 스코어를 포함하는 것인, 결함 검사 시스템.
  7. 제1항에 있어서,
    상기 샘플 상에 상기 하나 이상의 관리 영역을 정의하는 것은,
    하나 이상의 타겟 영역을 정의하는 것을 포함하고, 상기 하나 이상의 타겟 영역은 상기 하나 이상의 타겟 패턴 중 적어도 하나의 타겟 패턴의 적어도 하나의 인스턴스를 포함하고, 상기 관리 영역은 상기 하나 이상의 타겟 영역을 포함하는 것인, 결함 검사 시스템.
  8. 제7항에 있어서,
    결함에 대해 상기 샘플의 상기 하나 이상의 관리 영역을 검사하는 것은,
    상기 하나 이상의 타겟 영역을 검사하는 것을 포함하고, 상기 하나 이상의 타겟 영역의 검사 감도는 개별적으로 조정 가능한 것인, 결함 검사 시스템.
  9. 제1항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    설계 기반의 분류 또는 설계 기반의 비닝(binning) 프로세스 중 적어도 하나에 의해 식별되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 시스템.
  10. 제1항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    하나 이상의 알려진 결함 타입과 연관되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 시스템.
  11. 제1항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    이전 결함 검사 프로세스에 의해 식별되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 시스템.
  12. 제1항에 있어서,
    상기 하나 이상의 타겟 패턴을 결정하는 것은,
    유저에 의해 상기 하나 이상의 타겟 패턴을 결정하는 것을 포함하는 것인, 결함 검사 시스템.
  13. 제12항에 있어서,
    상기 유저에 의해 상기 하나 이상의 타겟 패턴을 결정하는 것은,
    상기 샘플의 상기 설계 데이터로부터 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스를 선택하는 것을 포함하는 것인, 결함 검사 시스템.
  14. 제13항에 있어서,
    상기 샘플의 상기 설계 데이터로부터 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 선택하는 것은,
    상기 샘플의 상기 설계 데이터의 시각적 디스플레이로부터 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 선택하는 것을 포함하는 것인, 결함 검사 시스템.
  15. 제1항에 있어서,
    상기 하나 이상의 타겟 패턴을 결정하는 것은,
    상기 샘플의 상기 설계 데이터 내의 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스와 연관되는 하나 이상의 좌표를 제공하는 것을 포함하는 것인, 결함 검사 시스템.
  16. 제15항에 있어서,
    상기 샘플의 상기 설계 데이터 내의 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스와 연관되는 상기 하나 이상의 좌표를 제공하는 것은,
    상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스의 그래픽 데이터 시스템 좌표를 제공하는 것을 포함하는 것인, 결함 검사 시스템.
  17. 제1항에 있어서,
    상기 검사 시스템은 가상 검사 시스템인 것인, 결함 검사 시스템.
  18. 제1항에 있어서,
    상기 설계 데이터는,
    상기 샘플의 물리적 레이아웃 또는 상기 샘플의 전기적 레이아웃 중 적어도 하나를 포함하는 것인, 결함 검사 시스템.
  19. 제1항에 있어서,
    후속 검사 프로세스에서 사용하기 위해 상기 하나 이상의 관리 영역을 제공하는 것을 더 포함하는, 결함 검사 시스템.
  20. 제1항에 있어서,
    상기 샘플의 상기 설계 데이터에 기초하여 하나 이상의 식별된 결함을 분류하는 것을 더 포함하는, 결함 검사 시스템.
  21. 제1항에 있어서,
    상기 조명의 빔은,
    광자의 빔 또는 입자의 빔 중 적어도 하나를 포함하는 것인, 결함 검사 시스템.
  22. 제21항에 있어서,
    상기 입자의 빔은,
    전자의 빔 또는 이온의 빔 중 적어도 하나를 포함하는 것인, 결함 검사 시스템.
  23. 제1항에 있어서,
    상기 조명 광학장치의 세트는,
    광자 광학장치 또는 입자 광학장치 중 적어도 하나를 포함하는 것인, 결함 검사 시스템.
  24. 제1항에 있어서,
    상기 검출기는,
    광자 검출기, 또는 입자 검출기 중 적어도 하나를 포함하는 것인, 결함 검사 시스템.
  25. 제1항에 있어서,
    상기 컨트롤러는 상기 광학 서브 시스템에 근접하여 위치되는 것인, 결함 검사 시스템.
  26. 제1항에 있어서,
    상기 컨트롤러 및 상기 광학 서브 시스템의 적어도 일부는 공통 하우징 내에 위치되는 것인, 결함 검사 시스템.
  27. 결함 검사 시스템으로서,
    검사 서브 시스템 - 상기 검사 서브시스템은,
    조명의 빔을 생성하도록 구성되는 조명 소스;
    조명의 상기 빔을 샘플로 지향시키기 위한 조명 광학장치의 세트; 및
    상기 샘플로부터 방출되는 조명을 수집하도록 구성되는 검출기를 포함함 - ; 및
    상기 검출기에 통신 가능하게 커플링되는 컨트롤러
    를 포함하고,
    상기 컨트롤러는 메모리 디바이스 및 프로그램 명령어를 실행하도록 구성되는 하나 이상의 프로세서를 포함하고, 상기 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금,
    상기 샘플 상의 하나 이상의 피쳐에 대응하는 하나 이상의 타겟 패턴을 결정하게 하도록;
    소스 패턴 - 상기 소스 패턴은 상기 샘플의 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 서브세트에 근접하고, 상기 샘플의 상기 설계 데이터는 상기 컨트롤러의 상기 메모리 디바이스 내에 저장됨 - 을 결정하게 하도록;
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트의 상기 적어도 하나의 타겟 패턴과 상기 소스 패턴 사이의 공간적 관계를 정의하게 하도록;
    상기 샘플의 상기 설계 데이터 내에서 상기 소스 패턴의 하나 이상의 인스턴스를 식별하게 하도록;
    상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트의 상기 적어도 하나의 타겟 패턴과 상기 소스 패턴 사이의 상기 공간적 관계 및 상기 소스 패턴의 상기 하나 이상의 식별된 인스턴스에 기초하여, 상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트를 식별하게 하도록;
    상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트에 기초하여 상기 샘플 상에 하나 이상의 관리 영역을 정의하게 하도록;
    상기 검출기에 의해 수집되는 상기 조명에 기초하여 상기 샘플의 상기 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하게 하도록
    구성되는 것인, 결함 검사 시스템.
  28. 결함 검사 방법으로서,
    샘플의 설계 데이터를 검사 시스템에 제공하는 단계;
    하나 이상의 타겟 패턴 - 상기 하나 이상의 타겟 패턴은 검사될 하나 이상의 샘플 피쳐와 연관된 설계 데이터를 포함함 - 을 결정하는 단계;
    상기 샘플의 상기 설계 데이터 및 상기 하나 이상의 타겟 패턴에 기초하여 상기 검사 시스템에 의해 상기 샘플 상에 하나 이상의 관리 영역을 정의하는 단계; 및
    상기 샘플의 상기 하나 이상의 관리 영역 내에서 하나 이상의 결함을 식별하는 단계를 포함하는, 결함 검사 방법.
  29. 제28항에 있어서,
    상기 샘플 상에 상기 하나 이상의 관리 영역을 정의하는 단계는,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스를 식별하는 단계를 포함하는 것인, 결함 검사 방법.
  30. 제29항에 있어서,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 단계는,
    소스 패턴 - 상기 소스 패턴은 상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 서브세트에 근접함 - 을 결정하는 단계;
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트의 상기 적어도 하나의 타겟 패턴과 상기 소스 패턴 사이의 공간적 관계를 정의하는 단계;
    상기 샘플의 상기 설계 데이터 내에서 상기 소스 패턴의 하나 이상의 인스턴스를 식별하는 단계; 및
    상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트의 상기 적어도 하나의 타겟 패턴과 상기 소스 패턴 사이의 상기 공간적 관계 및 상기 소스 패턴의 상기 하나 이상의 식별된 인스턴스에 기초하여, 상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 인스턴스의 상기 서브세트를 식별하는 단계를 포함하는 것인, 결함 검사 방법.
  31. 제29항에 있어서,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 것을 용이하게 하기 위해 상기 샘플의 상기 설계 데이터를 전처리하는 단계를 더 포함하는, 결함 검사 방법.
  32. 제29항에 있어서,
    상기 샘플의 상기 설계 데이터 내에서 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 식별하는 단계는,
    상기 타겟 패턴의 하나 이상의 식별된 인스턴스를 생성하기 위해 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스에 대한 상기 설계 데이터를 검색하는 단계를 포함하는 것인, 결함 검사 방법.
  33. 제32항에 있어서,
    상기 하나 이상의 타겟 패턴과 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 식별된 인스턴스 사이의 유사도와 연관되는 하나 이상의 신뢰도 스코어를 계산하는 단계를 더 포함하는, 결함 검사 방법.
  34. 제28항에 있어서,
    상기 샘플 상에 상기 하나 이상의 관리 영역을 정의하는 단계는,
    하나 이상의 타겟 영역을 정의하는 단계를 포함하고, 상기 하나 이상의 타겟 영역은 상기 하나 이상의 타겟 패턴 중 적어도 하나의 타겟 패턴의 적어도 하나의 인스턴스를 포함하고, 상기 관리 영역은 상기 하나 이상의 타겟 영역을 포함하는 것인, 결함 검사 방법.
  35. 제34항에 있어서,
    결함에 대해 상기 샘플의 상기 하나 이상의 관리 영역을 검사하는 단계는,
    상기 하나 이상의 타겟 영역을 검사하는 단계를 포함하고, 상기 하나 이상의 타겟 영역의 검사 감도는 개별적으로 조정 가능한 것인, 결함 검사 방법.
  36. 제28항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    설계 기반의 분류 또는 설계 기반의 비닝 프로세스 중 적어도 하나에 의해 식별되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 방법.
  37. 제28항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    하나 이상의 알려진 결함 타입과 연관되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 방법.
  38. 제28항에 있어서,
    상기 하나 이상의 타겟 패턴은,
    이전 결함 검사 프로세스에 의해 식별되는 하나 이상의 타겟 패턴을 포함하는 것인, 결함 검사 방법.
  39. 제28항에 있어서,
    상기 하나 이상의 타겟 패턴을 결정하는 단계는,
    유저에 의해 상기 하나 이상의 타겟 패턴을 결정하는 단계를 포함하는 것인, 결함 검사 방법.
  40. 제39항에 있어서,
    유저에 의해 상기 하나 이상의 타겟 패턴을 결정하는 단계는,
    상기 샘플의 상기 설계 데이터로부터 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스를 선택하는 단계를 포함하는 것인, 결함 검사 방법.
  41. 제40항에 있어서,
    상기 샘플의 상기 설계 데이터로부터 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스를 선택하는 단계는,
    상기 샘플의 상기 설계 데이터의 시각적 디스플레이로부터 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스를 선택하는 단계를 포함하는 것인, 결함 검사 방법.
  42. 제28항에 있어서,
    상기 하나 이상의 타겟 패턴을 결정하는 단계는,
    상기 샘플의 상기 설계 데이터 내의 상기 하나 이상의 타겟 패턴의 하나 이상의 인스턴스와 연관되는 하나 이상의 좌표를 제공하는 단계를 포함하는 것인, 결함 검사 방법.
  43. 제42항에 있어서,
    상기 샘플의 상기 설계 데이터 내의 상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스와 연관되는 상기 하나 이상의 좌표를 제공하는 단계는,
    상기 하나 이상의 타겟 패턴의 상기 하나 이상의 인스턴스의 그래픽 데이터 시스템 좌표를 제공하는 단계를 포함하는 것인, 결함 검사 방법.
  44. 제28항에 있어서,
    상기 검사 시스템은 가상 검사 시스템인 것인, 결함 검사 방법.
  45. 제28항에 있어서,
    상기 설계 데이터는,
    상기 샘플의 물리적 레이아웃 또는 상기 샘플의 전기적 레이아웃 중 적어도 하나를 포함하는 것인, 결함 검사 방법.
  46. 제28항에 있어서,
    후속 검사 프로세스에서 사용하기 위해 상기 하나 이상의 관리 영역을 제공하는 단계를 더 포함하는, 결함 검사 방법.
  47. 제28항에 있어서,
    상기 샘플의 상기 설계 데이터에 기초하여 하나 이상의 식별된 결함을 분류하는 단계를 더 포함하는, 결함 검사 방법.
KR1020187005867A 2015-07-30 2016-05-27 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법 KR102330738B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562198911P 2015-07-30 2015-07-30
US62/198,911 2015-07-30
US15/166,591 2016-05-27
US15/166,591 US10018571B2 (en) 2015-05-28 2016-05-27 System and method for dynamic care area generation on an inspection tool
PCT/US2016/034648 WO2017019171A1 (en) 2015-07-30 2016-05-27 System and method for dynamic care area generation on an inspection tool

Publications (2)

Publication Number Publication Date
KR20180025321A true KR20180025321A (ko) 2018-03-08
KR102330738B1 KR102330738B1 (ko) 2021-11-23

Family

ID=57884844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187005867A KR102330738B1 (ko) 2015-07-30 2016-05-27 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법

Country Status (3)

Country Link
JP (2) JP2018523820A (ko)
KR (1) KR102330738B1 (ko)
WO (1) WO2017019171A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11806266B2 (en) 2014-03-19 2023-11-07 Purewick Corporation Apparatus and methods for receiving discharged urine
BR112020022139A2 (pt) 2018-05-01 2021-01-26 Purewick Corporation dispositivos, sistemas e métodos de coleta de fluido
CN112367948A (zh) 2018-05-01 2021-02-12 普利维克公司 流体收集装置、相关系统和相关方法
KR102596144B1 (ko) * 2018-12-31 2023-11-01 에이에스엠엘 네델란즈 비.브이. 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
US11668601B2 (en) 2020-02-24 2023-06-06 Kla Corporation Instrumented substrate apparatus
US11801186B2 (en) 2020-09-10 2023-10-31 Purewick Corporation Urine storage container handle and lid accessories
AU2022211357A1 (en) 2021-01-19 2023-06-22 Purewick Corporation Variable fit fluid collection devices, systems, and methods
WO2022182385A1 (en) 2021-02-26 2022-09-01 Purewick Corporation Fluid collection devices having a sump between a tube opening and a barrier, and related systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US20120216169A1 (en) * 2011-02-22 2012-08-23 Kla-Tencor Corporation Design based device risk assessment
US20140105482A1 (en) * 2012-10-15 2014-04-17 Kla-Tencor Corporation Detecting Defects on a Wafer Using Defect-Specific Information

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010014609A2 (en) * 2008-07-28 2010-02-04 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US9355208B2 (en) 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
US10410338B2 (en) * 2013-11-04 2019-09-10 Kla-Tencor Corporation Method and system for correlating optical images with scanning electron microscopy images

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US20120216169A1 (en) * 2011-02-22 2012-08-23 Kla-Tencor Corporation Design based device risk assessment
US20140105482A1 (en) * 2012-10-15 2014-04-17 Kla-Tencor Corporation Detecting Defects on a Wafer Using Defect-Specific Information

Also Published As

Publication number Publication date
JP2018523820A (ja) 2018-08-23
KR102330738B1 (ko) 2021-11-23
JP7169402B2 (ja) 2022-11-10
JP2021120686A (ja) 2021-08-19
WO2017019171A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US10018571B2 (en) System and method for dynamic care area generation on an inspection tool
US10535131B2 (en) Systems and methods for region-adaptive defect detection
JP7169402B2 (ja) 検査ツールへのダイナミックケアエリア生成システムおよび方法
JP6785663B2 (ja) 検査のための高解像度フルダイイメージデータの使用
JP6807844B2 (ja) ビルトインターゲットを用いた検査対デザイン位置揃え
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
US7711177B2 (en) Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
TWI798521B (zh) 選擇一或多個設計檔案以供在測試影像與設計對準中使用之系統及電腦實施之方法,以及非暫時性電腦可讀媒體
JP2016528497A (ja) フォトマスク欠陥性における変化の監視
WO2003019456A1 (en) Predicting chip yields through critical area matching
TWI683997B (zh) 用於在檢測工具上之動態看護區域產生的系統及方法
US10276346B1 (en) Particle beam inspector with independently-controllable beams
US10062012B1 (en) Finding patterns in a design based on the patterns and their surroundings
TWI732803B (zh) 用於儲存動態層內容於一設計檔案中之方法、系統及非暫時性電腦可讀媒體
KR20240056520A (ko) 하전 입자 시스템의 실패 메커니즘 분류 및 식별에 의한 검사 시스템 및 방법
KR20220153067A (ko) 웨이퍼 검사를 위한 기준 데이터 처리
WO2023156125A1 (en) Systems and methods for defect location binning in charged-particle systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant