KR20180020095A

KR20180020095A - Method for manufacturing a light emitting diode chip and the light emitting diode chip

Info

Publication number: KR20180020095A
Application number: KR1020170100350A
Authority: KR
Inventors: 다카시 오카무라
Original assignee: 가부시기가이샤 디스코
Priority date: 2016-08-17
Filing date: 2017-08-08
Publication date: 2018-02-27
Also published as: TWI727069B; KR102194112B1; TW201807841A; JP2018029110A; CN107768486B; CN107768486A

Abstract

The present invention relates to a light emitting diode chip obtaining sufficient brightness and a manufacturing method thereof. The light emitting diode chip manufacturing method includes: a wafer preparation step of preparing a wafer which has a laminated layer having multiple semiconductor layers including a light emitting layers on a crystal growth transparent substrate and has LED circuits formed on each area partitioned by multiple division-scheduled line intersecting on the surface of the laminated layer; a wafer back surface processing step of forming multiple concave units or groove units on the back surface of the wafer corresponding to the individual LED circuits of the wafer; a transparent substrate preparing step of preparing a transparent substrate with multiple through-holes formed on the entire surface; an integrating step of attaching the back surface of the wafer to the surface of the transparent substrate to form an integrated wafer by executing the wafer back surface processing step; and a dividing step of dividing the integrated wafer into individual light emitting diode chips by cutting the transparent substrate and wafer along the division-scheduled lines.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode chip, a light emitting diode chip,

본 발명은, 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.The present invention relates to a method of manufacturing a light emitting diode chip and a light emitting diode chip.

사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n 형 반도체층, 발광층, p 형 반도체층이 복수 적층된 적층체층이 형성되고, 이 적층체층에 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED (Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대 전화, PC, 조명 기기 등의 각종 전기 기기에 널리 이용되고 있다.A laminate layer in which a plurality of n-type semiconductor layers, a light-emitting layer, and a p-type semiconductor layer are laminated is formed on the surface of a crystal growth substrate such as a sapphire substrate, a GaN substrate or a SiC substrate, And a plurality of light emitting devices such as LEDs (Light Emitting Diodes) are formed in the area partitioned by the divided light emitting device chips are cut along the line to be divided and are divided into individual light emitting device chips, And is widely used in various electric devices such as electric appliances.

발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖고 있기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중, 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 갇히고, 기판으로부터 외부로 출사되는 경우가 없기 때문에 발광 디바이스 칩의 휘도의 저하를 초래한다는 문제가 있다.Since the light emitted from the light emitting layer of the light emitting device chip is isotropic, light is also emitted from the back surface and the side surface of the substrate irradiated to the interior of the crystal growth substrate. However, among the light irradiated to the inside of the substrate, the light whose angle of incidence at the interface with the air layer is not less than the critical angle is totally reflected at the interface and is trapped inside the substrate and does not exit to the outside from the substrate. There is a problem that it causes.

이 문제를 해결하기 위하여, 발광층으로부터 출사된 광이 기판의 내부에 갇히는 것을 억제하기 위하여, 기판의 이면에 투명 부재를 첩착 (貼着) 시켜 휘도의 향상을 도모하도록 한 발광 다이오드 (LED) 가 일본 공개특허공보 2014-175354호에 기재되어 있다.In order to solve this problem, a light emitting diode (LED), which is intended to improve luminance by attaching a transparent member to the back surface of a substrate in order to suppress the light emitted from the light emitting layer from being trapped inside the substrate, Is disclosed in Published Patent Publication No. 2014-175354.

일본 공개특허공보 2014-175354호Japanese Laid-Open Patent Publication No. 2014-175354

그러나, 특허문헌 1 에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되기는 했지만 충분한 휘도가 얻어지지 않는다는 문제가 있다.However, in the light emitting diode disclosed in Patent Document 1, although the brightness is slightly improved by adhering the transparent member to the back surface of the substrate, there is a problem that sufficient brightness can not be obtained.

본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도가 얻어지는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of these points, and it is an object of the present invention to provide a method of manufacturing a light emitting diode chip and a light emitting diode chip in which sufficient brightness can be obtained.

청구항 1 에 기재된 발명에 의하면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 갖고, 그 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 그 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과, 전체면에 걸쳐 복수의 관통공이 형성된 투명 기판을 준비하는 투명 기판 준비 공정과, 그 웨이퍼 이면 가공 공정을 실시한 후, 그 투명 기판의 표면에 웨이퍼의 이면을 첩착시켜 일체화 웨이퍼를 형성하는 일체화 공정과, 그 웨이퍼를 그 분할 예정 라인을 따라 그 투명 기판과 함께 절단하여 그 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 구비한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.According to the invention described in claim 1, there is provided a method of manufacturing a light emitting diode chip, comprising the steps of: forming a plurality of semiconductor layers including a light emitting layer on a transparent substrate for crystal growth, A wafer backing process step of forming a plurality of recesses or grooves on the back surface of the wafer in correspondence with the LED circuits, A transparent substrate preparation step of preparing a transparent substrate on which a plurality of through holes are formed on the surface of the transparent substrate, a step of integrating the wafer after the back side processing step, The wafer is cut along the line to be divided along with the transparent substrate and the integrated wafer is cut into individual light emitting diodes And a dividing step of dividing the light emitting diode chip into a plurality of light emitting diode chips.

바람직하게는, 웨이퍼 이면 가공 공정에 있어서 형성되는 오목부 또는 홈은, 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 것으로 형성된다.Preferably, the concave portion or groove formed in the wafer back-side processing step is formed by a cutting blade, etching, sandblasting, or laser.

바람직하게는, 그 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 것으로 형성되고, 그 일체화 공정에 있어서 그 투명 기판은 투명 접착제로 웨이퍼에 접착된다.Preferably, the transparent substrate is formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and the transparent substrate is bonded to the wafer with a transparent adhesive in the integration process.

청구항 4 에 기재된 발명에 의하면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성되고 이면에 오목부 또는 홈이 형성된 발광 다이오드와, 그 발광 다이오드의 이면에 첩착된 투명 부재를 구비하고, 그 투명 부재에는 복수의 관통공이 형성되어 있는 발광 다이오드 칩이 제공된다.According to a fourth aspect of the present invention, there is provided a light-emitting diode chip comprising: a light-emitting diode having an LED circuit formed on a surface thereof and having a concave portion or a groove formed on a back surface thereof; and a transparent member adhered to a back surface of the light- There is provided a light emitting diode chip having a plurality of through holes.

본 발명의 발광 다이오드 칩은, 투명 부재에 복수의 관통공이 형성되어 있기 때문에, 투명 부재의 표면적이 증대하는 것에 더하여, 광이 투명 부재 내에서 복잡하게 굴절되어 투명 부재 내에 갇히는 광이 감소되고, 투명 부재로부터 출사되는 광의 양이 증대하여 발광 다이오드 칩의 휘도가 향상된다.In the light emitting diode chip of the present invention, since the plurality of through holes are formed in the transparent member, in addition to the increase of the surface area of the transparent member, the light is refracted intricately in the transparent member to reduce light confined in the transparent member, The amount of light emitted from the member increases, and the brightness of the light emitting diode chip is improved.

도 1 은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2(A) 는 절삭 블레이드에 의한 웨이퍼의 이면 가공 공정을 나타내는 사시도이고, 도 2(B) ∼ 도 2(D) 는 형성된 홈 형상을 나타내는 단면도이다.
도 3(A) 는 웨이퍼의 이면에 형성된 제 1 방향으로 신장하는 복수의 홈을 갖는 웨이퍼의 이면측 사시도이고, 도 3(B) 는 웨이퍼의 이면에 형성된 제 1 방향 및 제 1 방향에 직교하는 제 2 방향으로 신장하는 복수의 홈이 형성된 웨이퍼의 이면측 사시도이다.
도 4(A) 는 웨이퍼의 이면에 마스크를 첩착시키는 모습을 나타내는 사시도이고, 도 4(B) 는 웨이퍼의 이면에 복수의 구멍을 갖는 마스크가 첩착된 상태의 사시도이고, 도 4(C) ∼ 도 4(E) 는 웨이퍼의 이면에 형성된 오목부의 형상을 나타내는 웨이퍼의 부분적 사시도이다.
도 5(A) 는 레이저 빔에 의해 웨이퍼의 이면에 홈을 형성하는 모습을 나타내는 사시도이고, 도 5(B) 는 홈 형상을 나타내는 웨이퍼의 부분 단면도이고, 도 5(C) 는 레이저 빔에 의해 웨이퍼의 이면에 원형 오목부를 형성하는 모습을 나타내는 사시도이고, 도 5(D) 는 형성된 원형의 오목부를 나타내는 웨이퍼의 부분 사시도이다.
도 6(A) 는 전체면에 걸쳐 복수의 관통공을 갖는 투명 기판의 표면을 웨이퍼의 이면에 첩착시켜 일체화하는 일체화 공정을 나타내는 사시도이고, 도 6(B) 는 일체화 웨이퍼의 사시도이다.
도 7 은 일체화 웨이퍼를 다이싱 테이프를 통하여 고리형 프레임으로 지지하는 지지 공정을 나타내는 사시도이다.
도 8 은 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 나타내는 사시도이다.
도 9 는 분할 공정 종료 후의 일체화 웨이퍼의 사시도이다.
도 10 은 본 발명 실시형태에 관련된 발광 다이오드 칩의 사시도이다.1 is a front side perspective view of an optical device wafer.
Fig. 2 (A) is a perspective view showing a wafer backing process by a cutting blade, and Figs. 2 (B) to 2 (D) are sectional views showing a groove shape formed.
Fig. 3 (A) is a rear perspective view of a wafer having a plurality of grooves extending in a first direction formed on the back surface of the wafer, Fig. 3 (B) Is a rear perspective view of a wafer having a plurality of grooves extending in a second direction.
4A is a perspective view showing a state in which a mask is adhered to a back surface of a wafer, FIG. 4B is a perspective view in a state in which a mask having a plurality of holes is attached to the back surface of the wafer, 4 (E) is a partial perspective view of the wafer showing the shape of the recess formed in the back surface of the wafer.
5A is a perspective view showing a state where a groove is formed on the back surface of a wafer by a laser beam, FIG. 5B is a partial cross-sectional view of a wafer showing a groove shape, and FIG. FIG. 5 (D) is a partial perspective view of a wafer showing a circular depression formed therein. FIG. 5 (A) is a perspective view showing a state where a circular concave portion is formed on a back surface of a wafer.
Fig. 6 (A) is a perspective view showing an integrating process of integrating the surface of a transparent substrate having a plurality of through holes over the entire surface thereof to the back surface of the wafer, and Fig. 6 (B) is a perspective view of the integrated wafer.
7 is a perspective view showing a supporting step of supporting the integrated wafer with the annular frame through the dicing tape.
8 is a perspective view showing a dividing step of dividing the integrated wafer into light emitting diode chips.
9 is a perspective view of the integrated wafer after the dividing step is completed.
10 is a perspective view of a light emitting diode chip according to an embodiment of the present invention.

이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1 을 참조하면, 광 디바이스 웨이퍼 (이하, 간단히 웨이퍼로 약칭하는 경우가 있다) (11) 의 표면측 사시도가 나타내어져 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, a surface side perspective view of an optical device wafer (hereinafter, simply referred to as a wafer) 11 is shown.

광 디바이스 웨이퍼 (11) 는, 사파이어 기판 (13) 상에 질화갈륨 (GaN) 등의 에피택셜층 (적층체층) (15) 이 적층되어 구성되어 있다. 광 디바이스 웨이퍼 (11) 는, 에피택셜층 (15) 이 적층된 표면 (11a) 과, 사파이어 기판 (13) 이 노출된 이면 (11b) 을 갖고 있다.The optical device wafer 11 is constituted by stacking an epitaxial layer (laminate layer) 15 such as gallium nitride (GaN) on a sapphire substrate 13. The optical device wafer 11 has a surface 11a on which the epitaxial layer 15 is laminated and a back surface 11b on which the sapphire substrate 13 is exposed.

여기서, 본 실시형태의 광 디바이스 웨이퍼 (11) 에서는, 결정 성장용 기판으로서 사파이어 기판 (13) 을 채용하고 있는데, 사파이어 기판 (13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 해도 된다.Here, in the optical device wafer 11 of the present embodiment, the sapphire substrate 13 is used as the substrate for crystal growth, but a GaN substrate or a SiC substrate may be employed instead of the sapphire substrate 13. [

적층체층 (에피택셜층) (15) 은, 전자가 다수 캐리어가 되는 n 형 반도체층 (예를 들어, n 형 GaN 층), 발광층이 되는 반도체층 (예를 들어, InGaN 층), 정공이 다수 캐리어가 되는 p 형 반도체층 (예를 들어, p 형 GaN 층) 을 순서대로 에피택셜 성장시킴으로써 형성된다.The stacked layer (epitaxial layer) 15 includes an n-type semiconductor layer (for example, n-type GaN layer) in which electrons become majority carriers, a semiconductor layer (for example, InGaN layer) And a p-type semiconductor layer (for example, a p-type GaN layer) to be a carrier are sequentially epitaxially grown.

사파이어 기판 (13) 은 예를 들어 100 ㎛ 의 두께를 갖고 있고, 적층체층 (15) 은 예를 들어 5 ㎛ 의 두께를 갖고 있다. 적층체층 (15) 에 복수의 LED 회로 (19) 가 격자상으로 형성된 복수의 분할 예정 라인 (17) 에 의해 구획되어 형성되어 있다. 웨이퍼 (11) 는, LED 회로 (19) 가 형성된 표면 (11a) 과, 사파이어 기판 (13) 이 노출된 이면 (11b) 을 갖고 있다.The sapphire substrate 13 has a thickness of, for example, 100 占 퐉, and the layer 15 has a thickness of, for example, 5 占 퐉. The laminate layer 15 is formed by being partitioned by a plurality of lines 17 to be divided in which a plurality of LED circuits 19 are formed in a lattice pattern. The wafer 11 has a surface 11a on which the LED circuit 19 is formed and a back surface 11b on which the sapphire substrate 13 is exposed.

본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 의하면, 먼저 도 1 에 나타내는 바와 같은 광 디바이스 웨이퍼 (11) 를 준비하는 웨이퍼 준비 공정을 실시한다. 또한, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응하여 복수의 홈 (3) 을 형성하는 웨이퍼 이면 가공 공정을 실시한다.According to the method for manufacturing a light emitting diode chip of the embodiment of the present invention, a wafer preparation step for preparing an optical device wafer 11 as shown in Fig. Further, a wafer back surface processing step is performed in which a plurality of grooves 3 are formed in the back surface 11b of the wafer 11 in correspondence with the LED circuit 19. [

이 웨이퍼 이면 가공 공정은, 예를 들어, 잘 알려진 절삭 장치를 사용하여 실시한다. 도 2(A) 에 나타내는 바와 같이, 절삭 장치의 절삭 유닛 (10) 은, 스핀들 하우징 (12) 과, 스핀들 하우징 (12) 중에 회전 가능하게 삽입된 도시되지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드 (14) 를 포함하고 있다.This wafer backside machining process is carried out, for example, using a well known cutting apparatus. 2 (A), the cutting unit 10 of the cutting apparatus includes a spindle housing 12, a spindle (not shown) rotatably inserted in the spindle housing 12, And a cutting blade (14).

절삭 블레이드 (14) 의 절삭날은, 예를 들어, 다이아몬드 지립을 니켈 도금으로 고정시킨 전기 주조 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting edge of the cutting blade 14 is formed, for example, of an electroforming stone in which diamond abrasive grains are fixed by nickel plating, and has a triangular, quadrangular, or semi-circular tip shape.

절삭 블레이드 (14) 의 개략 상반분은 블레이드 커버 (휠 커버) (16) 로 덮여 있고, 블레이드 커버 (16) 에는 절삭 블레이드 (14) 의 내측 및 앞측에 수평으로 신장하는 1 쌍의 (1 개만 도시) 쿨러 노즐 (18) 이 배치 형성되어 있다.The cutting blade 14 is covered with a blade cover 16. The blade cover 16 is provided with a pair of cutting blades 14 extending horizontally on the inner side and the front side of the cutting blade 14 ) Cooler nozzles 18 are arranged and arranged.

웨이퍼 (11) 의 이면 (11b) 에 복수의 홈 (3) 을 형성하는 웨이퍼 이면 가공 공정에서는, 웨이퍼 (11) 의 표면 (11a) 을 도시되지 않은 절삭 장치의 척 테이블에서 흡인 유지한다. 그리고, 절삭 블레이드 (14) 를 화살표 (R) 방향으로 고속 회전시키면서 웨이퍼 (11) 의 이면 (11b) 에 소정 깊이 절입하고, 도시되지 않은 척 테이블에 유지된 웨이퍼 (11) 를 화살표 (X1) 방향으로 가공 이송함으로써, 제 1 방향으로 신장하는 홈 (3) 을 절삭에 의해 형성한다.The surface 11a of the wafer 11 is sucked and held by a chuck table of a cutting device (not shown) in a wafer backing process step of forming a plurality of grooves 3 on the backside 11b of the wafer 11. [ The cutting blade 14 is inserted into the back surface 11b of the wafer 11 at a predetermined depth while rotating the cutting blade 14 at a high speed in the direction of the arrow R so that the wafer 11 held on the chuck table The grooves 3 extending in the first direction are formed by cutting.

웨이퍼 (11) 를 화살표 (X1) 방향에 직교하는 방향으로 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치씩 산출 이송하면서, 웨이퍼 (11) 의 이면 (11b) 을 절삭하여, 도 3(A) 에 나타내는 바와 같이, 제 1 방향으로 신장하는 복수의 홈 (3) 을 차례 차례로 형성한다.The back surface 11b of the wafer 11 is cut while the wafer 11 is calculated and fed by the pitch of the dividing line 17 of the wafer 11 in the direction orthogonal to the direction of the arrow X1, , A plurality of grooves 3 extending in the first direction are formed in order.

도 3(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 이면 (11b) 에 형성하는 복수의 홈 (3) 은 일방향으로만 신장하는 형태여도 되고, 혹은, 도 3(B) 에 나타내는 바와 같이, 제 1 방향 및 그 제 1 방향에 직교하는 제 2 방향으로 신장하는 복수의 홈 (3) 을 웨이퍼 (11) 의 이면 (11b) 에 형성하도록 해도 된다.As shown in Fig. 3 (A), the plurality of grooves 3 formed on the back surface 11b of the wafer 11 may be formed to extend only in one direction. Alternatively, as shown in Fig. 3 (B) A plurality of grooves 3 extending in the first direction and the second direction orthogonal to the first direction may be formed on the back surface 11b of the wafer 11. [

웨이퍼 (11) 의 이면 (11b) 에 형성하는 홈은, 도 2(B) 에 나타내는 바와 같은 단면 삼각 형상의 홈 (3), 또는 도 2(C) 에 나타내는 바와 같은 단면 사각 형상의 홈 (3A), 또는 도 2(D) 에 나타내는 바와 같은 단면 반원 형상의 홈 (3B) 중 어느 것이어도 된다.The grooves formed in the back surface 11b of the wafer 11 are formed by grooves 3 having a triangular cross section as shown in Fig.2B or grooves 3A , Or a half-circle-shaped groove 3B as shown in Fig. 2 (D).

웨이퍼 (11) 의 이면 (11b) 에 절삭에 의해 복수의 홈 (3, 3A, 3B) 을 형성하는 실시형태 대신에, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응하여 복수의 오목부를 형성하도록 해도 된다. 이 실시형태에서는, 도 4(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 LED 회로 (19) 에 대응한 복수의 구멍 (4) 을 갖는 마스크 (2) 를 사용한다.3A and 3B are formed on the back surface 11b of the wafer 11 by cutting so that a plurality of LEDs 19 corresponding to the LED circuit 19 are formed on the back surface 11b of the wafer 11, As shown in Fig. In this embodiment, as shown in Fig. 4 (A), a mask 2 having a plurality of holes 4 corresponding to the LED circuit 19 of the wafer 11 is used.

도 4(B) 에 나타내는 바와 같이, 마스크 (2) 의 구멍 (4) 을 웨이퍼 (11) 의 각 LED 회로 (19) 에 대응시켜 웨이퍼 (11) 의 이면 (11b) 에 첩착시킨다. 그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 웨이퍼 (11) 의 이면 (11b) 에, 도 4(C) 에 나타내는 바와 같이, 마스크 (2) 의 구멍 (4) 의 형상에 대응한 삼각 형상의 오목부 (5) 를 형성한다.The hole 4 of the mask 2 is adhered to the back surface 11b of the wafer 11 in correspondence with each LED circuit 19 of the wafer 11 as shown in Fig. As shown in Fig. 4 (C), on the back surface 11b of the wafer 11 by wet etching or plasma etching, a triangular recess (corresponding to the shape of the hole 4 in the mask 2 5).

마스크 (2) 의 구멍 (4) 의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 웨이퍼 (11) 의 이면 (11b) 에 도 4(D) 에 나타내는 바와 같은 사각 형상의 오목부 (5A) 를 형성하거나, 도 4(E) 에 나타내는 바와 같은 웨이퍼 (11) 의 이면 (11b) 에 원 형상의 오목부 (5B) 를 형성하도록 해도 된다.A rectangular concave portion 5A as shown in Fig. 4 (D) is formed on the back surface 11b of the wafer 11 by changing the shape of the hole 4 of the mask 2 into a rectangular shape or a circular shape Alternatively, a circular concave portion 5B may be formed on the back surface 11b of the wafer 11 as shown in Fig. 4 (E).

본 실시형태의 변형예로서, 웨이퍼 (11) 의 이면 (11b) 에 마스크 (2) 를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 웨이퍼 (11) 의 이면 (11b) 에, 도 4(C) 에 나타내는 바와 같은 삼각 형상의 오목부 (5), 또는 도 4(D) 에 나타내는 바와 같은 사각 형상의 오목부 (5A), 또는 도 4(E) 에 나타내는 바와 같은 원 형상 오목부 (5B) 를 형성하도록 해도 된다.4 (C) is formed on the back surface 11b of the wafer 11 by applying the mask 2 to the back surface 11b of the wafer 11 and then sandblasting, A triangular concave portion 5 as shown in Fig. 4A or a quadrangular concave portion 5A as shown in Fig. 4D or a circular concave portion 5B as shown in Fig. .

웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응한 복수의 홈 또는 복수의 오목부를 형성하는 데에, 레이저 가공 장치를 이용하도록 해도 된다. 레이저 가공에 의한 제 1 실시형태에서는, 도 5(A) 에 나타내는 바와 같이, 웨이퍼 (11) 에 대해 흡수성을 갖는 파장 (예를 들어, 266 ㎚) 의 레이저 빔을 집광기 (레이저 헤드) (24) 로부터 웨이퍼 (11) 의 이면 (11b) 에 조사하면서, 웨이퍼 (11) 를 유지한 도시되지 않은 척 테이블을 화살표 (X1) 방향으로 가공 이송함으로써, 제 1 방향으로 신장하는 홈 (7) 을 웨이퍼 (11) 의 이면 (11b) 에 어블레이션에 의해 형성한다.A laser processing apparatus may be used to form a plurality of grooves or a plurality of recesses corresponding to the LED circuit 19 on the back surface 11b of the wafer 11. [ 5A, a laser beam having a wavelength (for example, 266 nm) absorbing the wafer 11 is focused on a condenser (laser head) 24, A chuck table (not shown) holding the wafer 11 is processed and transferred in the direction of arrow X1 while irradiating the wafer 11 from the back surface 11b of the wafer 11 to form a groove 7 extending in the first direction 11 by ablation on the back surface 11b.

웨이퍼 (11) 를 화살표 (X1) 방향에 직교하는 방향으로 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치씩 산출 이송하면서, 웨이퍼 (11) 의 이면 (11b) 을 어블레이션 가공하여, 제 1 방향으로 신장하는 복수의 홈 (7) 을 차례 차례로 형성한다. 홈 (7) 의 단면 형상은, 예를 들어 도 5(B) 에 나타내는 바와 같은, 반원 형상이어도 되고, 다른 형상이어도 된다.The back surface 11b of the wafer 11 is subjected to ablation processing while transferring the wafer 11 in the direction orthogonal to the direction of the arrow X1 while calculating the pitch of the line 11 to be divided of the wafer 11, A plurality of grooves 7 extending in the direction of the substrate 1 are sequentially formed. The cross-sectional shape of the groove 7 may be, for example, a semicircular shape as shown in Fig. 5 (B), or a different shape.

대체 실시형태로서 도 5(C) 에 나타내는 바와 같이, 집광기 (24) 로부터 웨이퍼 (11) 에 대해 흡수성을 갖는 파장 (예를 들어, 266 ㎚) 의 펄스 레이저 빔을 간헐적으로 조사하여, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응한 복수의 오목부 (9) 를 형성하도록 해도 된다. 오목부 (9) 의 형상은, 통상적으로는 레이저 빔의 스폿 형상에 대응한 도 5(D) 에 나타내는 바와 같은 원 형상이 된다.5C, a pulsed laser beam having a water absorption (for example, 266 nm) is intermittently irradiated onto the wafer 11 from the condenser 24, and the wafer 11 A plurality of concave portions 9 corresponding to the LED circuit 19 may be formed on the rear surface 11b of the LED chip 11b. The shape of the concave portion 9 is generally a circular shape as shown in Fig. 5 (D) corresponding to the spot shape of the laser beam.

웨이퍼 이면 가공 공정을 실시한 후 또는 실시하기 전에, 도 6(A) 에 나타내는 바와 같이, 전체면에 걸쳐 복수의 관통공 (29) 을 갖는 투명 기판 (21) 을 준비하는 투명 기판 준비 공정을 실시한다. 투명 기판 (21) 은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 것으로 형성된다. 본 실시형태에서는, 광학 유리에 비하여 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로 투명 기판 (21) 을 형성하였다.A transparent substrate preparation step for preparing a transparent substrate 21 having a plurality of through holes 29 over the entire surface is performed as shown in Fig. 6A after or after the wafer backside machining step . The transparent substrate 21 is formed of any of transparent resin, optical glass, sapphire, and transparent ceramics. In the present embodiment, the transparent substrate 21 is formed of a transparent resin such as polycarbonate or acrylic which is durable as compared with the optical glass.

웨이퍼 이면 가공 공정 및 투명 기판 준비 공정을 실시한 후, 도 6(A) 에 나타내는 바와 같이, 전체면에 걸쳐 복수의 관통공 (29) 을 갖는 투명 기판 (21) 의 표면 (21a) 에 웨이퍼 (11) 의 이면 (11b) 을 첩착시켜 일체화하는 일체화 공정을 실시한다. 도 6(B) 는 일체화 웨이퍼 (25) 의 사시도이다.6A, a wafer 11 is formed on the surface 21a of the transparent substrate 21 having a plurality of through holes 29 over the entire surface thereof, ) Are adhered to each other and integrated. 6 (B) is a perspective view of the integrated wafer 25. Fig.

일체화 공정을 실시한 후, 도 7 에 나타내는 바와 같이, 일체화 웨이퍼 (25) 의 투명 기판 (21) 을 외주부가 고리형 프레임 (F) 에 첩착된 다이싱 테이프 (T) 에 첩착시켜 프레임 유닛을 형성하고, 일체화 웨이퍼 (25) 를 다이싱 테이프 (T) 를 통하여 고리형 프레임 (F) 으로 지지하는 지지 공정을 실시한다.The transparent substrate 21 of the integrated wafer 25 is adhered to the dicing tape T adhered to the annular frame F to form a frame unit as shown in Fig. 7 , The supporting step of supporting the integrated wafer 25 with the annular frame F through the dicing tape T is performed.

지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 일체화 웨이퍼 (25) 를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해, 도 8 을 참조하여 설명한다.After the supporting process is performed, the frame unit is put in the cutting device, and the integrated wafer 25 is cut by the cutting device and divided into individual LED chips. This division process will be described with reference to Fig.

이 분할 공정은, 예를 들어, 잘 알려진 절삭 장치를 사용하여 실시한다. 도 8 에 나타내는 바와 같이, 분할 공정에서는, 일체화 웨이퍼 (25) 를 프레임 유닛의 다이싱 테이프 (T) 를 통하여 절삭 장치를 척 테이블 (20) 에서 흡인 유지하고, 고리형 프레임 (F) 은 도시되지 않은 클램프로 클램프하여 고정시킨다.This dividing step is carried out, for example, using a well known cutting apparatus. 8, in the dividing step, the integrated wafer 25 is sucked and held by the chuck table 20 via the dicing tape T of the frame unit, and the annular frame F is not shown Clamp and fix with unclamped.

그리고, 절삭 블레이드 (14) 를 화살표 (R) 방향으로 고속 회전시키면서 절삭 블레이드 (14) 의 선단이 다이싱 테이프 (T) 에 도달할 때까지 웨이퍼 (11) 의 분할 예정 라인 (17) 에 절입하고, 쿨러 노즐 (18) 로부터 절삭 블레이드 (14) 및 웨이퍼 (11) 의 가공점을 향하여 절삭액을 공급하면서, 일체화 웨이퍼 (25) 를 화살표 (X1) 방향으로 가공 이송함으로써, 웨이퍼 (11) 의 분할 예정 라인 (17) 을 따라 웨이퍼 (11) 및 투명 기판 (21) 을 절단하는 절단홈 (27) 을 형성한다.The cutting blade 14 is rotated at a high speed in the direction of the arrow R and the cutting blade 14 is inserted into the line 17 to be divided of the wafer 11 until the tip of the cutting blade 14 reaches the dicing tape T The integrated wafer 25 is transferred and processed in the direction of the arrow X1 while the cutting liquid is supplied from the cooler nozzle 18 toward the cutting point of the cutting blade 14 and the wafer 11, A cutting groove 27 for cutting the wafer 11 and the transparent substrate 21 along the planned line 17 is formed.

절삭 유닛 (10) 을 Y 축 방향으로 산출 이송하면서, 제 1 방향으로 신장하는 분할 예정 라인 (17) 을 따라 동일한 절단홈 (27) 을 차례 차례로 형성한다. 이어서, 척 테이블 (20) 을 90°회전하고 나서, 제 1 방향에 직교하는 제 2 방향으로 신장하는 모든 분할 예정 라인 (17) 을 따라 동일한 절단홈 (27) 을 형성하고, 도 9 에 나타내는 상태로 함으로써, 일체화 웨이퍼 (25) 를 도 10 에 나타내는 바와 같은 발광 다이오드 칩 (31) 으로 분할한다.The same cutting grooves 27 are formed in order along the line to be divided 17 extending in the first direction while the cutting unit 10 is calculated and transported in the Y axis direction. Subsequently, after the chuck table 20 is rotated by 90 degrees, the same cutting grooves 27 are formed along all the lines 17 to be divided extending in the second direction orthogonal to the first direction, , The integrated wafer 25 is divided into the light emitting diode chips 31 as shown in Fig.

상기 서술한 실시형태에서는, 일체화 웨이퍼 (25) 를 개개의 발광 다이오드 칩 (31) 으로 분할하는 데에 절삭 장치를 사용하고 있는데, 웨이퍼 (11) 및 투명 기판 (21) 에 대해 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인 (13) 을 따라 웨이퍼 (11) 에 조사하여, 웨이퍼 (11) 및 투명 기판 (21) 의 내부에 두께 방향으로 복수 층의 개질층을 형성하고, 이어서, 일체화 웨이퍼 (25) 에 외력을 부여하여, 개질층을 분할 기점으로 일체화 웨이퍼 (25) 를 개개의 발광 다이오드 칩 (31) 으로 분할하도록 해도 된다.In the embodiment described above, the cutting device is used to divide the integrated wafer 25 into individual light emitting diode chips 31. In this embodiment, the wafer 11 and the transparent substrate 21 have a wavelength of transmittance The laser beam is irradiated to the wafer 11 along the line to be divided 13 to form a plurality of modified layers in the thickness direction in the wafer 11 and the transparent substrate 21 and then the integrated wafer 25 , And the integrated wafer 25 may be divided into individual light emitting diode chips 31 with the modified layer serving as a dividing point.

도 10 에 나타내어진 발광 다이오드 칩 (31) 은, 표면에 LED 회로 (19) 를 갖는 LED (13A) 의 이면에 오목부 또는 홈을 형성하여, 표면적을 증대시키는 것에 더하여 투명 부재 (21A) 가 첩착되어 있다. 또한, 투명 부재 (21A) 에 복수의 관통공 (29) 이 형성되어 있다.The LED chip 31 shown in Fig. 10 has a recess or groove formed on the back surface of the LED 13A having an LED circuit 19 on its surface to increase the surface area, and the transparent member 21A is adhered . In addition, a plurality of through holes 29 are formed in the transparent member 21A.

따라서, 도 10 에 나타내는 발광 다이오드 칩 (31) 에서는, 투명 부재 (21A) 의 표면적이 증대하는 것에 더하여, 광이 투명 부재 (21A) 내에서 복잡하게 굴절되어 투명 부재 (21A) 내에 갇히는 광이 감소하고, 투명 부재 (21A) 로부터 출사되는 광의 양이 증대하여, 발광 다이오드 칩 (31) 의 휘도가 향상된다.10, in addition to the increase of the surface area of the transparent member 21A, the light is refracted intricately in the transparent member 21A and the light confined in the transparent member 21A is reduced The amount of light emitted from the transparent member 21A increases, and the brightness of the light emitting diode chip 31 is improved.

10 : 절삭 유닛
11 : 광 디바이스 웨이퍼 (웨이퍼)
13 : 사파이어 기판
14 : 절삭 블레이드
15 : 적층체층
17 : 분할 예정 라인
19 : LED 회로
21 : 투명 기판
21A : 투명 부재
25 : 일체화 웨이퍼
27 : 절단홈
29 : 관통공
31 : 발광 다이오드 칩10: Cutting unit
11: Optical device wafer (wafer)
13: sapphire substrate
14: cutting blade
15:
17: Line to be divided
19: LED circuit
21: transparent substrate
21A: transparent member
25: Integrated wafer
27: Cutting groove
29: Through hole
31: Light Emitting Diode Chip

Claims

A method of manufacturing a light emitting diode chip,
There is provided a method for manufacturing a semiconductor device, comprising the steps of: forming a plurality of semiconductor layers including a light emitting layer on a transparent substrate for crystal growth and having a plurality of semiconductor layers formed thereon, A wafer preparation step for preparing a wafer,
A wafer backing process step of forming a plurality of recesses or grooves on the back surface of the wafer in correspondence with the respective LED circuits,
A transparent substrate preparation step of preparing a transparent substrate having a plurality of through holes formed on its entire surface,
An integrated process for forming a monolithic wafer by adhering the back surface of the wafer to the surface of the transparent substrate,
And dividing the wafer into individual light emitting diode chips by cutting the integrated wafer together with the transparent substrate along the line to be divided.

The method according to claim 1,
Wherein the concave portion or the groove is formed by a cutting blade, an etching, a sandblast, or a laser in the wafer backing process.

The method according to claim 1,
Wherein the transparent substrate is formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and the transparent substrate is attached to the wafer by using a transparent adhesive in the integration process.

As a light emitting diode chip,
A light emitting diode having a surface on which an LED circuit is formed and a recess or groove formed on a back surface thereof and a transparent member adhered to the back surface of the light emitting diode,
And a plurality of through holes are formed in the transparent member.