KR20180013021A - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR20180013021A
KR20180013021A KR1020160096088A KR20160096088A KR20180013021A KR 20180013021 A KR20180013021 A KR 20180013021A KR 1020160096088 A KR1020160096088 A KR 1020160096088A KR 20160096088 A KR20160096088 A KR 20160096088A KR 20180013021 A KR20180013021 A KR 20180013021A
Authority
KR
South Korea
Prior art keywords
light
optical member
semiconductor device
device package
disposed
Prior art date
Application number
KR1020160096088A
Other languages
English (en)
Inventor
임현수
박형조
오정훈
이진욱
홍은주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160096088A priority Critical patent/KR20180013021A/ko
Publication of KR20180013021A publication Critical patent/KR20180013021A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

실시 예의 반도체 소자 패키지는, 베이스 기판과, 실장 공간을 사이에 두고 베이스 기판과 마주보며 배치되고, 베이스 기판을 마주하는 제1 면 및 광이 입사되는 제1 면의 반대측 제2 면을 포함하는 광학 부재와, 실장 공간에서 광학 부재의 제1 면 상에 베이스 기판과 이격되어 배치된 수광 소자와, 베이스 기판과 광학 부재 사이에 배치되어 베이스 기판 및 광학 부재와 함께 실장 공간을 정의하는 도전형 측벽부 및 수광 소자와 도전형 측벽부를 전기적으로 연결하는 적어도 하나 이상의 내측 와이어를 포함한다.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}
실시 예는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 또는 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등이나 백열등 같은 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성 및 환경 친화성의 장점을 가진다.
뿐만 아니라, 광 검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 감지할 수 있다. 또한, 이러한 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈 또는 가스 검출이나 자외선(UV:Ultra violet) 검출 등을 수행하는 각종 센서에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 그의 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치 및 통신용 모듈에까지 응용이 확대될 수 있다.
이러한 반도체 소자를 패키지화한 반도체 소자 패키지의 소형화와 감도 개선에 대한 연구가 지속적으로 이루어지고 있다.
실시 예는 작은 크기를 갖고 개선된 감도를 갖는 반도체 소자 패키지를 제공한다.
실시 예는 베이스 기판; 실장 공간을 사이에 두고 상기 베이스 기판과 마주보며 배치되고, 상기 베이스 기판을 마주하는 제1 면 및 광이 입사되는 상기 제1 면의 반대측 제2 면을 포함하는 광학 부재; 상기 실장 공간에서 상기 광학 부재의 상기 제1 면 상에 상기 베이스 기판과 이격되어 배치된 수광 소자; 상기 베이스 기판과 상기 광학 부재 사이에 배치되어 상기 베이스 기판 및 상기 광학 부재와 함께 상기 실장 공간을 정의하는 도전형 측벽부; 및 상기 수광 소자와 상기 도전형 측벽부를 전기적으로 연결하는 적어도 하나 이상의 내측 와이어를 포함할 수 있다.
예를 들어, 반도체 소자 패키지는 상기 수광 소자와 상기 광학 부재의 상기 제1 면 사이에 배치되며 투광성을 갖는 접착부를 더 포함할 수 있다.
예를 들어, 상기 접착부는 에폭시 또는 실리콘 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 광학 부재는 소정 파장 대역의 광을 투과시키는 광 투과부를 포함할 수 있다. 상기 광 투과부는 글래스 기판; 및 상기 글래스 기판에 코팅되어, 상기 소정 파장 대역의 광을 투과시키는 코팅층을 포함할 수 있다.
예를 들어, 상기 광학 부재는 외부의 광을 집광하는 볼록 렌즈를 포함할 수 있다.
예를 들어, 상기 적어도 하나의 내측 와이어는 제1 및 제2 내측 와이어를 포함하고, 상기 수광 소자는 기판; 상기 기판 아래에 배치된 제1 반도체층; 상기 제1 반도체층 아래에 배치되며 상기 제1 반도체층과 상반되는 도전형을 갖는 제2 반도체층; 및 상기 제1 및 제2 반도체층 사이에 배치된 제3 반도체층을 포함할 수 있다.
예를 들어, 상기 제1 및 제2 반도체층은 상기 제1 및 제2 내측 와이어와 각각 전기적으로 연결될 수 있다.
예를 들어, 상기 수광 소자는 상기 제1 및 제2 반도체층과 각각 전기적으로 연결된 제1 및 제2 솔더부; 상기 제1 솔더부를 상기 제1 내측 와이어와 연결시키는 제1 서브 마운트; 상기 제2 솔더부를 상기 제2 내측 와이어와 연결시키는 제2 서브 마운트; 및 상기 제1 및 제2 서브 마운트를 서로 전기적으로 이격시키는 절연층을 포함할 수 있다.
예를 들어, 상기 반도체 소자 패키지는, 수광 소자와 상기 베이스 기판 사이의 상기 실장 공간에 배치된 주변 회로를 더 포함할 수 있다. 상기 주변 회로는 수동 소자 또는 능동 소자 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 도전형 측벽부는 상기 베이스 기판과 상기 광학 부재 사이에 배치되어 상기 실장 영역을 정의하는 측벽 몸체; 및 상기 측벽 몸체의 내측으로부터 상기 수광 소자를 향해 돌출되어 상기 광학 부재의 상기 제1 면 상에 배치되며, 상기 제1 및 제2 내측 와이어와 전기적으로 각각 연결되며 서로 전기적으로 이격된 제1 및 제2 내측 패드부를 포함할 수 있다. 또한, 상기 도전형 측벽부는 상기 측벽 몸체의 외측으로부터 돌출되어 상기 광학 부재의 제1 면 상에 배치되는 제1 및 제2 외측 패드부를 더 포함할 수 있다.
예를 들어, 상기 반도체 소자 패키지는, 상기 제1 및 제2 외측 패드부와 전기적으로 각각 연결되는 제1 및 제2 외측 와이어를 더 포함할 수 있다.
예를 들어, 상기 제1 및 제2 내측 패드부 사이의 이격 거리는 상기 제1 및 제2 서브 마운트의 폭과 상기 절연층의 폭의 합인 총 폭 이하일 수 있다.
예를 들어, 상기 반도체 소자 패키지는, 상기 광학 부재와 상기 도전형 측벽부를 감싸며 배치된 패키지 몸체를 더 포함할 수 있다.
예를 들어, 상기 광학 부재의 굴절률은 상기 기판의 굴절률보다 작을 수 있다.
예를 들어, 상기 접착부의 굴절률은 상기 광학 부재의 굴절률과 상기 기판의 굴절률 사이의 값일 수 있다.
예를 들어, 상기 실장 공간은 공기 또는 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는 소형화될 수 있고, 광 감도를 저하시키지 않고 수평형 본딩 구조를 갖는 수광 소자를 이용할 수 있고, 렌즈에서 집광된 광이 수광 소자로 바로 입사될 수 있어 개선된 광 감도력을 가질 수 있다.
도 1은 일 실시 예에 의한 반도체 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 I-I' 선을 따라 절개한 일 실시 예에 의한 단면도를 나타낸다.
도 3은 도 1에 도시된 I-I' 선을 따라 절개한 다른 실시 예에 의한 단면도를 나타낸다.
도 4a 및 도 4b는 도 2 및 도 3에 도시된 A 부분의 일 실시 예 및 다른 실시 예를 확대 도시한 단면도이다.
도 5a 내지 도 5f는 도 2에 도시된 반도체 소자 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 6은 비교 례에 의한 반도체 소자 패키지의 단면도를 나타낸다.
도 7a 및 도 7b는 도 6 및 도 2에 도시된 반도체 소자 패키지의 특징을 설명하기 위한 국부적인 단면도에 각각 해당한다.
도 8은 광의 입사각에 따른 반사율을 나타내는 그래프이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광 소자나 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광 소자와 수광 소자는 모두 서로 다른 도전형을 갖는 제1 및 제2 반도체층 및 활성층에 상응하는 제3 반도체층을 포함할 수 있다.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 물질의 조성에 따라 다를 수 있다.
상술한 발광소자는 발광 소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자로서 발광 다이오드 또는 레이저 다이오드가 있다.
발광 다이오드는 상술한 구조의 제1 반도체층, 제2 반도체층 및 제3 반도체층(또는, 활성층)을 포함할 수 있다. 그리고, p-형의 제1 도전형인 제1 반도체층과 n-형의 제2 도전형인 제2 반도체층을 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 전계발광(electro-luminescence) 현상을 이용하는 점에 있어서는 서로 동일하나, 방출되는 광의 방향성과 위상에서 발광 다이오드와 레이져 다이오드는 서로 차이점을 갖는다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
한편, 수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광 검출기와 같은 반도체 소자는 일반적으로 광 변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광 검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광 검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광 검출기와, MSM(Metal Semiconductor Metal)형 광 검출기 등이 있다.
포토 다이오드(Photodiode) 같은 수광 소자는 발광 소자와 동일하게, 상술한 구조의 제1 반도체층, 제2 반도체층 및 제3 반도체층(또는, 활성층)을 포함할 수 있고, pn 접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광 전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광 소자와 동일하게, 상술한 구조의 서로 다른 도전형을 갖는 제1 및 제2 반도체층과 제3 반도체층(또는, 활성층)을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이하, 실시 예에 의한 반도체 소자 패키지를 직교 좌표계(x, y, z)를 사용하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 실시 예는 다른 좌표계를 이용하여 설명할 수 있음은 물론이다. 각 도면에서 x축, y축 및 z축은 서로 직교하는 것으로 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, x축, y축 및 z축은 서로 직교하지 않고 교차할 수도 있다.
또한, 이하에서 설명되는 실시 예에 따른 반도체 소자 패키지는 수광 소자를 패키지화한 수광 소자 패키지를 의미하지만, 실시 예는 이에 국한되지 않는다.
도 1은 일 실시 예에 의한 반도체 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 I-I' 선을 따라 절개한 일 실시 예(100A)에 의한 단면도를 나타내고, 도 3은 도 1에 도시된 I-I' 선을 따라 절개한 다른 실시 예(100B)에 의한 단면도를 나타낸다.
도 1에 도시된 반도체 소자 패키지(100)는 도 2 및 도 3에 도시된 단면도와 다른 단면 형상을 가질 수 있고, 도 2 및 도 3에 도시된 반도체 소자 패키지(100A, 100B)는 도 1에 도시된 평면도와 다른 평면 형상을 가질 수 있다.
도 1 내지 도 3에 도시된 반도체 소자 패키지(100: 100A, 100B)는 베이스 기판(110), 광학 부재(120A, 120B), 수광 소자(130), 도전형 측벽부(140), 제1 및 제2 내측 와이어(152, 154), 접착부(160), 패키지 몸체(170), 제1 및 제2 외측 와이어(182, 184)를 포함할 수 있다. 설명의 편의상, 도 2 및 도 3에 도시된 광학 부재(120A, 120B), 접착부(160) 및 패키지 몸체(170)의 도시는 도 1에서 생략되었다.
베이스 기판(110)은 인쇄 회로 기판일 수 있으나 실시 예는 베이스 기판(110)의 종류에 국한되지 않는다.
광학 부재(120A, 120B)는 실장 공간(MS: Mounting Space)을 사이에 두고 베이스 기판(110)과 마주보며 배치된다. 또한, 실장 공간(MS)은 공기 또는 레진을 포함할 수 있으나, 실시 예는 실장 공간(MS)에 채워지는 매질의 종류에 국한되지 않는다.
광학 부재(120A, 120B)는 제1 면(120-1) 및 제2 면(120A-2, 120B-2)을 포함할 수 있다. 여기서, 제1 면(120-1)은 베이스 기판(110)을 마주하는 면일 수 있고, 제2 면(120A-2, 120B-2)은 광이 입사되는 면으로서 제1 면(120-1)의 반대측 면일 수 있다.
일 실시 예에 의하면, 도 2에 예시된 바와 같이, 광학 부재(120A)는 소정 파장 대역의 광을 투과시키는 광 투과부를 포함할 수 있다. 예를 들어, 소정 파장 대역은 10 ㎚ 내지 400 ㎚의 자외선(UV) 파장 대역 특히, 심자외선 파장 대역일 수 있으나, 실시 예는 이에 국한되지 않는다. 이를 위해, 광 투과부(120A)는 예를 들어 글래스(glass) 기판(122) 및 코팅층(124)을 포함할 수 있다. 코팅층(124)은 글래스 기판(122)에 코팅되어, 소정 파장 대역의 광을 투과시킬 수 있다. 도 2의 경우 코팅층(124)이 글래스 기판(122)의 탑면에 배치된 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 코팅층(124)은 글래스 기판(122)의 탑면과 버텀면 모두에 또는 버텀면에만 배치될 수도 있다.
다른 실시 예에 의하면, 도 3에 예시된 바와 같이, 광학 부재(120B)는 볼록 렌즈 형태일 수도 있다. 광학 부재(120B)가 볼록 렌즈 형태일 경우, 외부의 광이 집광되어 수광 소자(130)로 바로 제공될 수 있다. 이 경우, 광학 부재(120B)의 제2 면(120B-2)은 평탄면(120BP1)과 볼록면(120BP2)을 포함할 수 있다. 평탄면(120BP1)은 광학 부재(120B)의 가장 자리에 위치하고, 볼록면(120BP2)은 광학 부재(120B)의 중앙에 배치될 수 있다. 이 경우, 볼록면(120BP2)은 수광 소자(130)와 베이스 기판(110)의 두께 방향(예를 들어, z축 방향)으로 중첩될 수 있으나, 실시 예는 이에 국한되지 않는다. 여기서, 제2 면(120B-2)에서 볼록면(120BP2)은 반구형 단면 형상일 수 있으나, 실시 예는 이에 국한되지 않는다.
또 다른 실시 예에 의하면, 도 2에 도시된 광학 부재(120A)에서 코팅층(124)을 생략될 수도 있고, 도 3에 도시된 광학 부재(120B)는 도 2에 예시된 바와 같은 코팅층(124)을 포함할 수도 있다.
또한, 전술한 바와 같이 광학 부재(120A, 120B)는 광학적인 역할을 수행하지만, 부가적으로 외부의 수분이나 먼지로부터 실장 영역(MS)을 보호하는 역할을 더 수행할 수도 있다.
수광 소자(130)는 실장 공간(MS)에서 광학 부재(120A, 120B)의 제1 면(120-1) 상에 배치될 수 있다. 이때, 수광 소자(130)는 베이스 기판(110)과 이격되어 배치될 수 있다.
도 4a는 도 2 및 도 3에 도시된 A 부분의 일 실시 예(A1)를 확대 도시한 단면도이고, 도 4b는 도 2 및 도 3에 도시된 A 부분의 다른 실시 예(A2)를 확대 도시한 단면도이다. 여기서, 참조부호 120은 도 2 또는 도 3에 도시된 광학 부재(120A, 120B)에 해당한다.
도 4a 및 도 4b에 도시된 수광 소자(130A, 130B)는 도 2 및 도 3에 도시된 수광 소자(130)의 실시 예에 각각 해당한다.
일 실시 예에 의하면, 도 4a에 예시된 바와 같이, 수광 소자(130A)는 수평형 본딩형 구조를 가질 수 있다. 수광 소자(130A)는 기판(132A), 수광 구조물(134A), 제1 및 제2 전극(136A-1, 136A-2)을 포함할 수 있다.
기판(132A)은 광학 부재(120) 아래에 배치될 수 있다. 기판(132A)은 도전형 물질 또는 비도전형 물질을 포함할 수 있으며, 예를 들어, 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 또는 Si 중 적어도 하나를 포함할 수 있다.
또한, 광학 부재(120A, 120B)의 제1 굴절률은 기판(132A, 132B)의 제2 굴절률보다 작을 수 있다.
또한, 기판(132A)과 수광 구조물(134A) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 기판(132A)과 제1 반도체층(134A-1) 사이에 버퍼층(미도시)이 더 배치될 수 있다.
기판(132A) 위에 배치된 수광 구조물(134A)은 제1 내지 제3 반도체층(134A-1 내지 134A-3)을 포함할 수 있다.
제1 반도체층(134A-1)은 기판(132A) 아래에 배치될 수 있다. 제2 반도체층(134A-2)은 제1 반도체층(134A-1) 아래에 배치되며, 제1 반도체층(134A-1)과 상반되는 도전형을 가질 수 있다. 예를 들어, 제1 반도체층(134A-1)은 제1 도전형 도펀트가 도핑된 제1 도전형 반도체층이고 제2 반도체층(134A-2)은 제2 도전형 도펀트가 도핑된 제2 도전형 반도체층일 수 있다. 또는, 제1 반도체층(134A-1)은 제2 도전형 반도체층이고 제2 반도체층(134A-2)은 제1 도전형 반도체층일 수 있다. 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나, 이에 한정되지 않는다.
제3 반도체층(134A-3)은 제1 반도체층(134A-1)과 제2 반도체층(134A-2) 사이에 배치될 수 있다. 제3 반도체층(134A-3)은 진성 반도체층을 포함할 수 있다. 제3 반도체층(134A-3)은 언도프드(Undoped:Unintentionally doped) 반도체층일 수 있다. 언도프드 반도체층이란, 반도체층의 성장 공정에서 도펀트 예를 들어, n형 도펀트를 공급하지 않은 영역에서도 나트륨(N)이 결핍된 N-vacancy가 발생할 수 있고 이때 N-vacancy가 많아지면 잉여 전자의 농도가 커져서, 제조 공정에서 의도하지 않았더라고, n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 가질 수 있다.
제1, 제2 및 제3 반도체층(134A-1, 134A-2, 134A-3) 각각은 반도체 화합물로 형성될 수 있으며, 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함하거나, InAlAs, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
예를 들어, 제1 반도체층(134A-1)은 n형 AlGaN을 포함하고, 제2 반도체층(134A-2)은 p형 AlGaN을 포함하고, 제3 반도체층(134A-3)은 i-AlGaN을 포함할 수 있다. 또는, 제1 반도체층(134A-1)은 n형 InP를 포함하고, 제2 반도체층(134A-2)은 p형 InP를 포함하고, 제3 반도체층(134A-3)은 언도프드 InGaAs를 포함할 수도 있다.
도 4a를 참조하면, 제1 반도체층(134A-1)은 제1 전극(136A-1)을 통해 제1 내측 와이어(152)와 전기적으로 연결되고, 제2 반도체층(134A-2)은 제2 전극(136A-2)을 통해 제2 내측 와이어(154)와 전기적으로 연결될 수 있다. 즉, 제1 내측 와이어(152)와 제1 반도체층(134A-1) 사이에 제1 전극(136A-1)이 배치되고, 제2 내측 와이어(154)와 제2 반도체층(134A-2) 사이에 제2 전극(136A-2)이 배치될 수 있다.
예를 들어, 수광 구조물(134A)을 메사(Mesa) 식각하여 노출된 제1 반도체층(134A-1) 위에 제1 전극(136A-1)이 형성될 수 있다. 또한, 제2 전극(136A-2)은 제2 반도체층(134A-2) 위에 배치될 수 있다. 제1 전극(136A-1)이 오믹 접촉하는 물질을 포함할 경우, 도 2 및 도 3에 예시된 바와 같이 오믹 역할을 수행하는 별도의 오믹층이 배치되지 않고 생략될 수도 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하며, 별도의 오믹층이 제1 전극(136A-1)과 제1 반도체층(134A-1) 사이에 배치될 수도 있다.
제2 전극(136A-2)이 오믹 접촉하는 물질을 포함할 경우, 도 2 및 도 3에 예시된 바와 같이 오믹 역할을 수행하는 별도의 오믹층이 배치되지 않고 생략될 수도 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하며, 별도의 오믹층이 제2 전극(136A-2)과 제2 반도체층(134A-2) 사이에 배치될 수 있다.
제1 및 제2 전극(136A-1, 136A-2) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다.
다른 실시 예에 의하면, 도 4b에 예시된 바와 같이, 수광 소자(130B)는 플립칩 본딩형 구조를 가질 수 있다. 수광 소자(130B)는 기판(132B), 수광 구조물(134B), 제1 및 제2 전극(136B-1, 136B-2), 제1 및 제2 솔더부(137-1, 137-2), 제1 및 제2 서브 마운트(139-1, 139-2) 및 절연층(138)을 포함할 수 있다.
도 4b에 도시된 기판(132B), 수광 구조물(134B) 및 제1 및 제2 전극(136B-1, 136B-2)은 도 4a에 도시된 기판(132A), 수광 구조물(134A) 및 제1 및 제2 전극(136A-1, 136A-2)와 각각 동일한 역할을 수행하고 동일한 구조를 가질 수 있으므로 여기서는 반복되는 설명을 생략한다.
수광 구조물(134B)의 제1 내지 제3 반도체층(134B-1 내지 134B-3)은 도 4a에 도시된 제1 내지 제3 반도체층(134A-1 내지 134A-3)에 각각 해당하므로 중복되는 설명을 생략한다.
도 4b에 도시된 수광 소자(130B)는 도 4a에 도시된 수광 소자(130A)와 달리, 제1 및 제2 솔더부(137-1, 137-2), 절연층(138) 및 제1 및 제2 서브 마운트(139-1, 139-2)를 더 포함할 수 있다.
제1 솔더부(137-1)는 제1 전극(136B-1)을 통해 제1 반도체층(134B-1)과 전기적으로 연결되고, 제2 솔더부(137-2)는 제2 전극(136B-2)을 통해 제2 반도체층(134B-2)과 전기적으로 연결될 수 있다.
또한, 제1 솔더부(137-1)는 제1 서브 마운트(139-1)를 통해 제1 내측 와이어(152)와 전기적으로 연결되고, 제2 솔더부(137-2)는 제2 서브 마운트(139-2)를 통해 제2 내측 와이어(154)와 전기적으로 연결될 수 있다. 이를 위해, 제1 및 제2 서브 마운트(139-1, 139-2) 각각은 전기적 전도성을 갖는 물질 예를 들어, 금속이나 Si 등으로 구현될 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다.
절연층(138)은 제1 및 제2 서브 마운트(139-1, 139-2) 사이에 배치되어, 제1 및 제2 서브 마운트(139-1, 139-2)를 서로 전기적으로 이격시키는 역할을 한다. 예를 들어, 절연층(138)은 비전도성 산화물이나 질화물로 이루어질 수 있으며, 예를 들어, 실리콘 산화물(SiO2)층, 산화 질화물층, Al2O3, 또는 산화 알루미늄층으로 이루어질 수 있으나, 실시 예는 이에 국한되지 않는다.
또 다른 실시 예에 의하면, 플립칩 본딩형 수광 소자는 도 4b에 국한되지 않고 다양한 형태로 제1 및 제2 내측 와이어(152, 154)를 수광 소자(130)에 전기적으로 연결할 수 있다. 즉, 도 4b를 참조하면, 제1 및 제2 서브 마운트(139-1, 139-2)에 제1 및 제2 관통홀(미도시)이 형성되고, 제1 및 제2 관통홀에 금속 물질이 매립되고, 제1 및 제2 솔더부(137-1, 137-2)는 제1 및 제2 관통홀에 배치된 금속 물질의 일측과 각각 전기적으로 연결될 수 있다. 이 경우, 제1 및 제2 내측 와이어(152, 154)는 제1 및 제2 관통홀에 배치된 금속 물질의 타측과 각각 전기적으로 연결될 수 있다.
도 4b를 참조하면, 제1 및 제2 내측 패드부(144-1, 144-2) 사이의 이격 거리(D)는 제1 서브 마운트(139-1)의 제1 폭(W1)과 제2 서브 마운트(139-2)의 제2 폭(W2)과 절연층(138)의 제3 폭(W3)의 합인 총 폭(WT) 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
다시, 도 1 내지 도 3을 참조하면, 접착부(160)는 수광 소자(130)와 광학 부재(120A, 120B)의 제1 면(120-1) 사이에 배치되어, 수광 소자(130)와 광학 부재(120A, 120B)를 접합시킬 수 있다.
또한, 광학 부재(120A, 120B)의 제2 면(120A-2, 120B-2)을 통해 입사된 광이 수광 소자(130)로 입사 가능하도록, 접착부(160)는 투광성을 갖는 물질로 구현될 수 있다. 예를 들어, 접착부(160)는 에폭시 또는 실리콘 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 접착부(160)의 제3 굴절률은 광학 부재(120A, 120B)의 제1 굴절률과 기판(132A, 132B)의 제2 굴절률 사이의 값을 가질 수 있다. 또한, 접착부(160)의 두께는 얇을수록 바람직하다.
또한, 접착부(160)는 100 ㎚ 내지 280 ㎚의 UV-C 파장 대역의 광이 입사될 때 내성을 갖는 물질로 구현될 수 있다.
또한, 수광 소자(130)가 광학 부재(120A, 120B)에 견고히 고착되도록 하기 위해, 접착부(160)는 기판(132A, 132B)의 상면과 측면에 걸쳐서 배치될 수 있으나, 실시 예는 접착부(160)의 특정 형태에 국한되지 않는다.
한편, 도전형 측벽부(140)는 베이스 기판(110)과 광학 부재(120A, 120B) 사이에 배치되고, 베이스 기판(110) 및 광학 부재(120A, 120B)와 함께 실장 공간(MS)을 정의할 수 있다.
일 실시 예에 의하면, 도전형 측벽부(140)는 측벽 몸체(142), 제1 및 제2 내측 패드부(144: 144-1, 144-2)를 포함할 수 있다.
측벽 몸체(142)는 베이스 기판(110)과 광학 부재(120A, 120B) 사이에 배치되어, 베이스 기판(110) 및 광학 부재(120A, 120B)와 함께 실장 영역(MS)을 정의할 수 있다.
제1 및 제2 내측 패드부(144: 144-1, 144-2)는 측벽 몸체(142)의 내측으로부터 수광 소자(130)를 향해 돌출되어 광학 부재(120A, 120B)의 제1 면(120-1) 상에 배치될 수 있다. 제1 및 제2 내측 패드부(144-1, 144-2)는 서로 전기적으로 이격되어 배치될 수 있다.
또한, 제1 내측 패드부(144-1)는 제1 내측 와이어(152)와 전기적으로 연결되고, 제2 내측 패드부(144-2)는 제2 내측 와이어(154)와 전기적으로 연결될 수 있다.
이와 같이, 제1 및 제2 내측 와이어(152, 154)는 수광 소자(130)와 도전형 측벽부(140)를 전기적으로 연결하는 역할을 한다.
다른 실시 예에 의하면, 도전형 측벽부(140)는 제1 및 제2 외측 패드부(146)를 더 포함할 수 있다. 제1 및 제2 외측 패드부(146)는 측벽 몸체(142)의 외측으로부터 돌출되어 광학 부재(120A, 120B)의 제1 면(120-1) 상에 배치될 수 있다.
도전형 측벽부(140)의 측벽 몸체(142), 제1 및 제2 내측 패드부(144-1, 144-2) 및 제2 및 제2 외측 패드부(146) 각각은 전기적 전도성을 갖는 물질 예를 들어 금속으로 구현될 수 있으나, 실시 예는 이에 국한되지 않는다.
실시 예에 의한 반도체 소자 패키지(100: 100A, 100B)는 제1 외측 패드부(146)와 전기적으로 연결되는 제1 외측 와이어(182) 및 제2 외측 패드부(146)와 전기적으로 연결되는 제2 외측 와이어(184)를 더 포함할 수 있다. 제1 및 제2 내측 와이어(152, 154) 및 제1 및 제2 외측 와이어(182, 184) 각각은 금(Au)로 구현될 수 있으나, 실시 예는 이에 국한되지 않는다.
도 1을 참조하면, 실시 예에 의한 반도체 소자 패키지(100)는 제1 및 제2 콘택부(192, 194)를 더 포함할 수 있다. 제1 콘택부(192)는 제1 외측 와이어(182)와 전기적으로 연결되고, 제2 콘택부(194)는 제2 외측 와이어(184)와 전기적으로 연결될 수 있다. 예를 들어, 제1 콘택부(192)는 반도체 소자 패키지(100)의 음의 단자(또는, 양의 단자)에 해당하고, 제2 콘택부(194)는 반도체 소자 패키지(100)의 양의 단자(또는, 음의 단자)에 해당할 수 있다.
또한, 패키지 몸체(170)는 광학 부재(120A, 120B)와 도전형 측벽부(140)를 감싸며 배치될 수 있다. 따라서, 광학 부재(120A, 120B)와 도전형 측벽부(140)는 외부의 수분이나 먼지로부터 패키지 몸체(170)에 의해 보호될 수 있다.
패키지 몸체(170)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있다.
또한, 실시 예에 의한 반도체 소자 패키지(100: 100A, 100B)는 수광 소자(130)와 베이스 기판(110) 사이의 실장 공간(MS-1, MS-2)에 배치된 주변 회로(미도시)를 더 포함할 수 있다. 예를 들어, 주변 회로는 수동 소자 또는 능동 소자 중 적어도 하나를 포함할 수 있다.
전술한 수광 소자(130)는 광학 부재(120A, 120B)의 제2 면(120A-2, 120B-2)을 통해 입사된 광을 감지하고, 감지된 결과는 도전형 측벽부(140)와 제1 및 제2 외측 와이어(182, 184)를 통해 제1 및 제2 콘택부(192, 194)로 전달된다. 예를 들어, 수광 소자(130)에서 감지된 결과는 전류 또는 전압의 형태로 표현될 수 있다.
또한, 수광 소자(130)에서 감지된 결과의 레벨이 미약할 수 있으므로, 실시 예에 의한 반도체 소자 패키지(100: 100A, 100B)는 수광 소자(130)에서 감지된 결과를 증폭시키는 증폭부(미도시)를 더 포함할 수도 있다. 여기서, 증폭부가 전술한 실장 공간(MS-1, MS-2)에 배치되는 주변 회로에 해당할 수 있다.
이하, 도 2에 도시된 반도체 소자 패키지(100A)의 제조 방법에 대해 첨부된 도 5a 내지 도 5f를 참조하여 다음과 같이 살펴보지만, 실시 예는 이에 국한되지 않는다. 즉, 도 2에 도시된 반도체 소자 패키지(100A)는 도 5a 내지 도 5f에 도시된 방법 이외에 다른 방법에 의해 제조될 수도 있다. 또한, 도 3에 도시된 반도체 소자 패키지(100B)도 도 5a 내지 도 5f에 도시된 방법을 변형하여 제조될 수 있음은 물론이다.
도 5a 내지 도 5f는 도 2에 도시된 반도체 소자 패키지(100A)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 5a를 참조하면, 글래스 기판(124) 아래에 코팅층(122)을 형성하여 광학 부재(120A)를 형성한다. 이후, 광학 부재(120A)의 제1 면(120-1) 위에 제1 및 제2 내측 패드부(144-1, 144-2)를 형성한다.
이후, 도 5b를 참조하면, 제1 및 제2 내측 패드부(144-1, 144-2) 사이에서, 접착부(160)를 이용하여 수광 소자(130)를 광학 부재(120A)의 제1 면(120-1)에 접착시킨다.
이후, 도 5c를 참조하면, 수광 소자(130)의 제1 반도체층(예를 들어, 도 4a또는 도 4b에 도시된 134A-1 또는 134B-1)을 제1 내측 패드부(144-1)에 제1 내측 와이어(152)를 이용하여 전기적으로 연결한다. 수광 소자(130)의 제2 반도체층(예를 들어, 도 4a 또는 도 4b에 도시된 134A-2 또는 134B-2)을 제2 내측 패드부(144-2)에 제2 내측 와이어(154)를 이용하여 전기적으로 연결한다.
이후, 도 5d를 참조하면, 제1 및 제2 내측 패드부(144-1, 144-2)의 외측에 측벽 몸체(142)를 형성한다. 이후, 도전형 측벽부(140)의 측벽 몸체(142)와 광학 부재(120A)를 감싸도록 패키지 몸체(170)를 형성한다.
이후, 도 5e를 참조하면, 측벽 몸체(142)와 패키지 몸체(170)의 상부에 제1 및 제2 외측 패드부(146)를 형성한다. 이후, 제1 및 제2 외측 패드부(146)에 전기적으로 연결된 제1 및 제2 외측 와이어(182, 184)를 형성한다.
이후, 도 5f를 참조하면, 제1 및 제2 외측 패드부(146)의 상부에 실장 공간(MS)을 정의하는 베이스 기판(110)을 형성하여 반도체 소자 패키지(100A)를 완성한다. 이때, 실장 공간(MS)에 공기가 채워진다. 그러나, 다른 실시 예에 의하면, 도 5f에 도시된 베이스 기판(110)을 형성하기 이전에 실장 공간(MS)에 공기 이외의 레진(resin)을 충진한 후, 베이스 기판(110)을 형성할 수도 있다.
도 6은 비교 례에 의한 반도체 소자 패키지의 단면도를 나타낸다.
도 6에 도시된 비교 례에 의한 반도체 소자 패키지는 패키지 몸체(10), 수광 소자, 글래스(20), 와이어(42, 44)를 포함한다.
패키지 몸체(10)는 제1 및 제2 패키지 몸체(12, 14) 및 절연층(16)으로 구성된다. 제1 및 제2 패키지 몸체(12, 14)는 절연층(16)에 의해 서로 전기적으로 이격된다.
실장 공간(MS)에 배치되는 수광 소자는 플립칩 본딩 구조를 가지며, 기판(33), 수광 구조물(34), 제1 및 제2 전극(35-1, 35-2), 제1 및 제2 솔더부(36-1, 36-2), 제1 및 제2 금속 패드(37-1, 37-2) 및 서브 마운트(32)로 구성된다. 여기서, 글래스(20), 기판(33), 수광 구조물(34), 제1 및 제2 전극(35-1, 35-2), 제1 및 제2 솔더부(36-1, 36-2)는 도 4b에 도시된 광학 부재(120), 기판(132B), 수광 구조물(134B), 제1 및 제2 전극(136B-1, 136B-2), 제1 및 제2 솔더부(137-1, 137-2)에 각각 해당하며 동일한 기능을 수행하므로 이들에 대한 설명을 생략한다. 즉, 제1, 제2 및 제3 반도체층(34-1, 34-2, 34-3)은 도 4b에 도시된 제1, 제2 및 제3 반도체층(134B-1, 134B-2, 134B-3)에 각각 해당한다.
서브 마운트(32)는 절연성을 갖는 물질로 구현될 수 있다. 이때, 서브 마운트(32) 위에 서로 전기적으로 이격된 제1 및 제2 금속 패드(37-1, 37-2)가 배치될 수 있다. 제1 금속 패드(37-1)는 제1 솔더부(36-1)를 제1 와이어(42)에 전기적으로 연결시키고 제2 금속 패드(37-2)는 제2 솔더부(36-2)를 제2 와이어(44)에 전기적으로 연결시킨다.
도 7a 및 도 7b는 도 6 및 도 2에 도시된 반도체 소자 패키지의 특징을 설명하기 위한 국부적인 단면도에 각각 해당한다.
도 7a에 도시된 수광 구조물(34), 기판(33) 및 글래스(20)는 도 6에 도시된 수광 구조물(34), 기판(33) 및 글래스(20)에 각각 해당하므로, 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
도 7b에 도시된 수광 구조물(134), 기판(132), 접착부(160) 및 광학 부재(120)는 도 2 및 도 3에 도시된 수광 구조물(134A, 134B), 기판(132A, 132B), 접착부(160) 및 광학 부재(120A, 120B)에 각각 해당하므로, 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
또한, 도 7a에 도시된 글래스(20)와 기판(33) 사이(52)는 도 6에 도시된 실장 공간(MS)에 해당하며 공기로 채워져 있다. 또한, 도 7a에 도시된 참조부호 54는 반도체 소자 패키지의 기판(20)이 접하는 공기에 해당하고, 도 7b에 도시된 참조부호 54도 광학 부재(120)가 접하는 공기에 해당한다.
일반적으로 서로 다른 굴절률을 갖고 수직 방향으로 적층된 복수의 층으로 광이 입사될 때, 광이 입사되는 각도에 따라 복수의 층의 경계면에서 반사가 발생한다. 이때, 굴절률이 높은 매질로부터 굴절률이 낮은 매질로 광이 입사할 때, 반사율이 급격히 증가하게 된다.
도 7a에 도시된 글래스(20) 및 도 7b에 도시된 광학 부재(120)가 250 ㎚의 파장 대역을 갖는 광을 통과시키도록 하고, 글래스(20) 및 광학 부재(120) 각각을 석영(quartz)으로 구현하고, 기판(33, 132)을 각각 사파이어로 구현하고, 수광 구조물(34, 134)을 AlN/AlGaN으로 구현하였다.
도 7a의 경우, 굴절률이 1.605인 글래스(20)로부터 굴절률이 1.0인 공기(52)로 광이 진행할 때, 화살표 방향(R1)으로 전반사가 일어나는 등 반사율이 급격히 증가할 수 있다. 따라서, 수광 소자의 기판(33)에 도달하지 못하는 광량이 증가하여, 광 감지 효율이 급격히 감소할 수 있다.
반면에, 도 7b를 참조하면, 광학 부재(120)와 기판(132)은 접착부(160)에 의해 서로 접착되므로, 이들(120, 132) 사이에 도 7a에 도시된 바와 같은 공기(52)가 존재하지 않는다. 따라서, 굴절률이 1.605인 광학 부재(120)로부터 굴절률이 1.8인 기판(132)으로 광이 진행할 때 전반사가 일어나지 않으므로, 화살표 방향(R2)으로 광이 기판(132)을 향해 진행할 수 있다. 이를 위해, 전술한 바와 같이, 광학 부재(120)와 기판(132)을 서로 접착시키는 접착부(160)의 제3 굴절률은 광학 부재(120)의 제1 굴절률과 기판(132)의 제2 굴절률 사이의 값을 가질 수 있다. 따라서, 비교 례 대비, 실시 예의 경우 수광 구조물(134)에 도달하는 광량이 증가하여, 광 감지 효율이 개선될 수 있다.
도 8은 광의 입사각에 따른 반사율을 나타내는 그래프로서, 횡축은 입사각을 나타내고 종축은 반사율을 나타낸다.
만일, 도 7a에 도시된 글래스(20)와 도 7b에 도시된 광학 부재(120) 각각에서 자외선(UV) 파장 대역의 광을 흡수하지 않는다고 가정할 때, 도 7a 및 도 7b에 도시된 입사각(θ)에 따라 반사율이 도 8에 도시된 바와 같이 달라질 수 있다.
도 8을 참조하면, 비교 례에 의한 반도체 소자 패키지의 반사율(202)은 실시 예에 의한 반도체 소자 패키지(100: 100A, 100B)의 반사율(204)보다 대체로 높음을 알 수 있다. 또한, 광이 입사되는 입사각에 따라 비교 례에 의한 반도체 소자 패키지의 반사율(202)은 많은 변화를 보이는 반면, 실시 예에 의한 반도체 소자 패키지의 반사율(204)의 변화량을 작다. 따라서, 비교 례 대비, 실시 예의 경우 반사율이 낮고 고른 분포를 보이므로, 우수한 광 감지 효율을 가짐을 알 수 있다.
결국, 전술한 실시 예에 의한 반도체 소자 패키지(100:100A, 100B)의 경우 수광 소자(130)와 베이스 기판(110) 사이의 빈 실장 공간(MS-1, MS-2)에 주변 회로를 배치할 수 있기 때문에, 전체 크기가 축소될 수 있다.
또한, 도 6을 참조하면, 서브 마운트(32)의 폭(W4)만큼 반도체 소자 패키지의 폭 방향(예를 들어, y축 방향)의 크기가 커질 수밖에 없다. 반면에, 도 4b를 참조하면, 수광 소자(130)의 기판(132B)이 베이스 기판(110)에 배치되지 않고 광학 부재(120B)의 제1 면(120-1) 상에 배치되므로, 제1 및 제2 서브 마운트(139-1, 139-2)는 실장 공간(MS)의 상부와 하부가 아니라 중간 부분 상에 위치한다. 따라서, 총폭(WT)이 제1 및 제2 내측 패드부(144-1, 144-2) 사이의 이격 거리(D)보다 큰 경우에도 반도체 소자 패키지(100B)의 폭 방향(예를 들어, y축 방향)으로의 크기를 비교 례보다 줄일 수 있어, 비교 례보다 더 소형화될 수 있다.
또한, 도 6에 도시된 글래스(20)를 통해 입사된 광이 수광 소자의 기판(33)을 향하는 후면 조사(backside illumination)형의 경우, 기판(33)의 종류에 따라 수광 소자의 광 감지력이 많은 영향을 받을 수 있다. 예를 들어, 기판(33)이 SiC 또는 Si으로 구현될 경우, 수광 구조물(34)에 광이 도달하기 이전에 기판(33)에서 흡수되어 광 감지력이 저하될 수 있다. 이와 같이, 비교 례의 경우 기판(33)의 종류에 제한을 받게 된다.
또한, 비교 례에 의한 수광 소자가 도 6에 도시된 플립칩 본딩 구조가 아니라 도 4a에 도시된 바와 같이 수평형 본딩 구조를 가질 경우, 광이 제3 반도체층(34-3)에 도달하기 이전에 p-GaN으로 이루어진 제2 반도체층(34-2)에서 흡수됨으로써 광 감지력이 저하될 수 있다. 이와 같이, 비교 례의 경우, 수평형 본딩 구조의 수광 소자를 사용할 수 없었다.
반면에, 도 2 및 도 3에 도시된 실시 예에 의한 반도체 소자 패키지(100A, 100B)의 경우, 수광 소자(130)가 광학 부재(120A, 120B)에 배치되므로 광 감지 효율의 저하 없이 도 4a에 도시된 바와 같이 수평형 본딩 구조를 갖는 수광 소자를 이용할 수 있다.
또한, 전술한 바와 같이, 실시 예에 의한 반도체 소자 패키지(100B)의 경우 광학 부재(120B)가 렌즈로 구현되고 광학 부재(120B)의 제1 면(120-1)에 수광 소자(130)가 배치될 경우, 렌즈(120B)에서 집광된 광이 수광 소자(130)로 바로 입사될 수 있어, 광 감지 효율이 더욱 향상될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 100A, 100B: 반도체 소자 패키지 110: 베이스 기판
120, 120A, 120B: 광학 부재 130: 수광 소자
140: 도전형 측벽부 152, 154, 182, 184: 와이어
160: 접착부 170: 패키지 몸체

Claims (20)

  1. 베이스 기판;
    실장 공간을 사이에 두고 상기 베이스 기판과 마주보며 배치되고, 상기 베이스 기판을 마주하는 제1 면 및 광이 입사되는 상기 제1 면의 반대측 제2 면을 포함하는 광학 부재;
    상기 실장 공간에서 상기 광학 부재의 상기 제1 면 상에 상기 베이스 기판과 이격되어 배치된 수광 소자;
    상기 베이스 기판과 상기 광학 부재 사이에 배치되어 상기 베이스 기판 및 상기 광학 부재와 함께 상기 실장 공간을 정의하는 도전형 측벽부; 및
    상기 수광 소자와 상기 도전형 측벽부를 전기적으로 연결하는 적어도 하나 이상의 내측 와이어를 포함하는 반도체 소자 패키지.
  2. 제1 항에 있어서, 상기 수광 소자와 상기 광학 부재의 상기 제1 면 사이에 배치되며 투광성을 갖는 접착부를 더 포함하는 반도체 소자 패키지.
  3. 제2 항에 있어서, 상기 접착부는 에폭시 또는 실리콘 중 적어도 하나를 포함하는 반도체 소자 패키지.
  4. 제1 항에 있어서, 상기 광학 부재는 소정 파장 대역의 광을 투과시키는 광 투과부를 포함하는 반도체 소자 패키지.
  5. 제4 항에 있어서, 상기 광 투과부는
    글래스 기판; 및
    상기 글래스 기판에 코팅되어, 상기 소정 파장 대역의 광을 투과시키는 코팅층을 포함하는 반도체 소자 패키지.
  6. 제1 항 또는 제4 항에 있어서, 상기 광학 부재는 외부의 광을 집광하는 볼록 렌즈를 포함하는 반도체 소자 패키지.
  7. 제2 항에 있어서, 상기 적어도 하나의 내측 와이어는 제1 및 제2 내측 와이어를 포함하고,
    상기 수광 소자는
    기판;
    상기 기판 아래에 배치된 제1 반도체층;
    상기 제1 반도체층 아래에 배치되며 상기 제1 반도체층과 상반되는 도전형을 갖는 제2 반도체층; 및
    상기 제1 및 제2 반도체층 사이에 배치된 제3 반도체층을 포함하는 반도체 소자 패키지.
  8. 제7 항에 있어서, 상기 제1 및 제2 반도체층은 상기 제1 및 제2 내측 와이어와 각각 전기적으로 연결되는 반도체 소자 패키지.
  9. 제7 항에 있어서, 상기 수광 소자는
    상기 제1 및 제2 반도체층과 각각 전기적으로 연결된 제1 및 제2 솔더부;
    상기 제1 솔더부를 상기 제1 내측 와이어와 연결시키는 제1 서브 마운트;
    상기 제2 솔더부를 상기 제2 내측 와이어와 연결시키는 제2 서브 마운트; 및
    상기 제1 및 제2 서브 마운트를 서로 전기적으로 이격시키는 절연층을 포함하는 반도체 소자 패키지.
  10. 제1 항에 있어서, 상기 수광 소자와 상기 베이스 기판 사이의 상기 실장 공간에 배치된 주변 회로를 더 포함하는 반도체 소자 패키지.
  11. 제10 항에 있어서, 상기 주변 회로는 수동 소자 또는 능동 소자 중 적어도 하나를 포함하는 반도체 소자 패키지.
  12. 제9 항에 있어서, 상기 도전형 측벽부는
    상기 베이스 기판과 상기 광학 부재 사이에 배치되어 상기 실장 영역을 정의하는 측벽 몸체; 및
    상기 측벽 몸체의 내측으로부터 상기 수광 소자를 향해 돌출되어 상기 광학 부재의 상기 제1 면 상에 배치되며, 상기 제1 및 제2 내측 와이어와 전기적으로 각각 연결되며 서로 전기적으로 이격된 제1 및 제2 내측 패드부를 포함하는 반도체 소자 패키지.
  13. 제12 항에 있어서, 상기 도전형 측벽부는
    상기 측벽 몸체의 외측으로부터 돌출되어 상기 광학 부재의 제1 면 상에 배치되는 제1 및 제2 외측 패드부를 더 포함하는 반도체 소자 패키지.
  14. 제13 항에 있어서, 상기 제1 및 제2 외측 패드부와 전기적으로 각각 연결되는 제1 및 제2 외측 와이어를 더 포함하는 반도체 소자 패키지.
  15. 제12 항에 있어서, 상기 제1 및 제2 내측 패드부 사이의 이격 거리는 상기 제1 및 제2 서브 마운트의 폭과 상기 절연층의 폭의 합인 총 폭 이하인 반도체 소자 패키지.
  16. 제1 항에 있어서, 상기 광학 부재와 상기 도전형 측벽부를 감싸며 배치된 패키지 몸체를 더 포함하는 반도체 소자 패키지.
  17. 제7 항에 있어서, 상기 광학 부재의 굴절률은 상기 기판의 굴절률보다 작은 반도체 소자 패키지.
  18. 제7 항에 있어서, 상기 접착부의 굴절률은 상기 광학 부재의 굴절률과 상기 기판의 굴절률 사이의 값인 반도체 소자 패키지.
  19. 제1 항에 있어서, 상기 실장 공간은 공기를 포함하는 반도체 소자 패키지.
  20. 제1 항에 있어서, 상기 실장 공간은 레진을 포함하는 반도체 소자 패키지.
KR1020160096088A 2016-07-28 2016-07-28 반도체 소자 패키지 KR20180013021A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096088A KR20180013021A (ko) 2016-07-28 2016-07-28 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096088A KR20180013021A (ko) 2016-07-28 2016-07-28 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
KR20180013021A true KR20180013021A (ko) 2018-02-07

Family

ID=61204298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096088A KR20180013021A (ko) 2016-07-28 2016-07-28 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR20180013021A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069198A (ko) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 플립칩 발광모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069198A (ko) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 플립칩 발광모듈

Similar Documents

Publication Publication Date Title
TWI802587B (zh) 半導體裝置封裝
KR20190006889A (ko) 발광소자 패키지
KR102434368B1 (ko) 반도체 소자
KR102564122B1 (ko) 반도체 소자
KR20180013021A (ko) 반도체 소자 패키지
US10461233B2 (en) Light emitting device package and lighting device
US20210273148A1 (en) Semiconductor device package
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102518480B1 (ko) 반도체 소자
KR102537073B1 (ko) 반도체 소자 패키지
KR102529364B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR20190109848A (ko) 반도체 소자
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
KR20180002212A (ko) 반도체 소자 모듈
KR20190098625A (ko) 반도체 소자
KR20180074263A (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR20190051426A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102369820B1 (ko) 반도체 소자 패키지 및 조명 시스템
KR20180000367A (ko) 반도체 소자
KR102385938B1 (ko) 반도체 소자 패키지
KR102648675B1 (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR20170125587A (ko) 반도체 소자 패키지
KR102363036B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102363037B1 (ko) 반도체 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right