KR20180007174A - 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치 - Google Patents

롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치 Download PDF

Info

Publication number
KR20180007174A
KR20180007174A KR1020160088060A KR20160088060A KR20180007174A KR 20180007174 A KR20180007174 A KR 20180007174A KR 1020160088060 A KR1020160088060 A KR 1020160088060A KR 20160088060 A KR20160088060 A KR 20160088060A KR 20180007174 A KR20180007174 A KR 20180007174A
Authority
KR
South Korea
Prior art keywords
thin film
flexible substrate
roll
amorphous silicon
temperature polysilicon
Prior art date
Application number
KR1020160088060A
Other languages
English (en)
Inventor
우재익
이병찬
최경식
Original Assignee
재단법인 대구테크노파크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 대구테크노파크 filed Critical 재단법인 대구테크노파크
Priority to KR1020160088060A priority Critical patent/KR20180007174A/ko
Publication of KR20180007174A publication Critical patent/KR20180007174A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 디스플레이 제조 공정에서 저온폴리실리콘 박막을 형성하는 방법 및 장치에 관한 것으로서, 플렉서블 기판상에 복수의 박막층과 비정질실리콘 박막의 증착 및 결정화를 통한 저온폴리실리콘 박막을 형성하는 전체 공정을 롤투롤 시스템을 이용하여 일관 공정으로 연속하여 진행하되, 비정질실리콘 박막을 증착할 때 이온빔 증착 방식을 이용함으로써, 고온 열처리에 의한 탈수소 공정을 생략할 수 있는 플렉서블 기판상에 저온폴리실리콘 박막을 형성하는 방법 및 장치가 개시된다.

Description

롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치{Method and Apparatus for formation of LTPS thin film on flexible substrate using roll-to-roll system}
본 발명은 디스플레이 제조 공정에서 저온폴리실리콘 박막을 형성하는 방법 및 장치에 관한 것으로서, 더욱 상세하게는 플렉서블 기판상에 디스플레이의 TFT를 구성하는 복수의 박막, 비정질실리콘 박막의 증착 및 결정화를 통한 저온폴리실리콘 박막을 형성하는 전체 공정을 롤투롤 시스템을 이용하여 일관 공정으로 연속하여 진행하되, 비정질실리콘 박막을 증착할 때 이온빔 증착 방식을 이용함으로써 고온 열처리에 의한 탈수소 공정을 생략할 수 있는 플렉서블 기판상에 저온폴리실리콘 박막을 형성하는 방법 및 장치에 관한 것이다.
현재 디스플레이 제조 공정에서 사용되는 백플레인(backplane) 기술은 크게, LCD 구동에 사용되는 비정질실리콘(amorphous Si) TFT, OLED의 구동과 고해상도 LCD에 사용되는 저온폴리실리콘(LTPS; Low Temperature Poly Silicon) TFT 및 비교적 최근에 적용이 시작된 산화물(oxide) TFT 기술로 나뉠 수 있다.
최근 디스플레이의 고해상도화가 진행됨에 따라 화소수가 증가하고 그 만큼 TFT의 집적도가 높아져야 하므로, TFT의 전류 구동능력과 응답속도를 좌우하는 전하 이동도(carrier mobility)가 기존의 비정질실리콘 TFT보다 100배 정도 증가된 저온폴리실리콘 TFT의 사용이 더욱 증가하고 있다.
또한, 비정질실리콘 TFT는 플렉서블 기판에 적용되는 경우, 구동을 시작하는 역치전압(threshold voltage)이 변화(drift)되는 경향을 보이기 때문에 소자의 안정성(stability)이 문제가 되어, 유연성 기판 공정에 적합하지 않은 문제점이 있는 바, 저온폴리실리콘 TFT에 대한 수요는 향후에도 더욱 증가할 것으로 전망된다.
한편, 종래 플렉서블 디스플레이에 사용되는 저온폴리실리콘 TFT를 형성하는 방식은, 평판의 글래스(glass) 기판상에 희생층(sacrificial layer)을 증착하고, 폴리이미드(polyimide) 등의 플렉서블 소재 물질을 접착 또는 코팅하여 실질적인 기판으로 사용한다.
상기 폴리이미드막 상부에 버퍼층을 증착하고, 그 위에 400℃ 내외에서 비정질실리콘 박막을 증착한 후 열처리에 의한 탈수소 공정, 엑시머 레이저 등을 이용한 비정질실리콘 박막의 결정화 과정을 거쳐 폴리실리콘층을 형성한다.
이후, 상기 박막을 패터닝하여 TFT 소자를 형성하고, 폴리이미드막을 글래스 기판으로부터 탈착(lift-off)함으로써 플렉서블 디스플레이가 완성된다.
이와 같이, 종래의 장치 및 공정을 이용하여 저온폴리실리콘 TFT를 형성하는 경우, 박막의 증착과 결정화 과정이 별도의 장비에서 진행되는 등 다수의 개별 장비를 이용하기 때문에 장치 및 설비를 구성하기 위한 비용이 증가하는 문제점이 있다.
또한, 다수의 공정이 별개로 진행되므로 공정이 복잡하고 불량률이 증가하여 수율의 저하를 초래하는 문제점이 있다.
또한, 저온폴리실리콘 박막을 형성하는 공정은 공정 수가 많고 복잡하여 제조 원가가 높기 때문에, 공정의 단순화, 공정 성능 개선 및 비용 감소를 위한 노력이 필요하고, 저온폴리실리콘 박막의 막질 열화를 방지하기 위해 필요한 탈수소 공정에서 기판이 고온에 노출되기 때문에 소자의 손상이 문제되고 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 종래 글래스 기판을 사용하여 플렉서블 TFT의 박막을 형성하는 경우 매엽식(single wafer type) 장비를 사용하기 때문에 연속적인 공정이 불가능한 문제점을 해결하기 위하여, 롤투롤 시스템을 이용하여 플렉서블 기판상에 TFT를 구성하는 다수의 박막을 일괄로 형성할 수 있도록 함으로써, 공정 시간이 단축되고 제조 비용이 절감되어 생산성이 현저히 향상된 저온폴리실리콘 박막의 증착 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 종래 비정질실리콘 박막을 증착한 후 열처리에 의한 탈수소 공정에서 고온에 노출되어 박막의 손상이 유발되는 문제점을 해결하기 위하여, 이온빔 증착 방식을 이용하여 비정질실리콘 박막을 증착함으로써, 탈수소 공정을 생략할 수 있으므로 고온에 의한 박막의 손상을 방지할 수 있고 공정을 단순화할 수 있는 저온폴리실리콘 박막의 증착 방법을 제공하는 것이다.
상술한 바와 같은 목적을 달성하기 위하여 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법은, 플렉서블 기판이 롤 형태로 권취된 공급롤러로부터 공급되는 상기 플렉서블 기판상에 버퍼층을 형성하는 제1단계, 상기 버퍼층의 상부에 비정질실리콘 박막을 형성하는 제2단계, 상기 비정질실리콘 박막을 결정화시켜 저온폴리실리콘 박막을 형성하는 제3단계 및 상기 저온폴리실리콘 박막이 형성된 플렉서블 기판을 롤 형태로 권취하는 제4단계를 포함하되, 상기 제2단계에서 상기 비정질실리콘 박막은 탈수소 공정을 생략할 수 있도록 이온빔 증착 방식에 의해 형성되고, 상기 제1단계 내지 제4단계는 하나의 장치 내부에서 일관 공정(batch process)으로 연속하여 진행되는 것을 특징으로 한다.
또한, 상기 제1단계의 버퍼층은 PECVD 방식에 의해 형성되고, 상기 제3단계에서 비정질실리콘 박막은 레이저 어닐링 방식에 의해 결정화되는 것을 특징으로 한다.
또한, 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 장치는, 롤 형태로 권취된 플렉서블 기판을 인출하여 공급하는 공급챔버, 상기 공급챔버에서 공급되는 플렉서블 기판상에 산화막 또는 질화막 중 적어도 어느 하나인 버퍼층을 형성하는 PECVD챔버, 상기 버퍼층의 상부에 비정질실리콘 박막을 증착하는 이온빔증착챔버, 상기 비정질실리콘 박막을 결정화시켜 저온폴리실리콘 박막을 형성하는 어닐링챔버 및 상기 어닐링챔버로부터 상기 플렉서블 기판을 회수하여 롤 형태로 권취하는 회수챔버를 포함하되, 상기 플렉서블 기판상에 저온폴리실리콘 박막층이 일관 공정(batch process)에 의해 형성될 수 있도록, 상기 챔버들은 하나의 장치 내부에서 격리부에 의해 서로 구획되어 순차적으로 배치되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법은, 롤투롤 시스템을 이용하여 플렉서블 기판상에 저온폴리실리콘 TFT를 구성하는 다수의 박막을 일관 공정으로 연속하여 형성할 수 있도록 함으로써, 공정 시간이 단축되고 생산 비용이 절감되어 생산성이 현저히 향상되는 장점이 있다.
또한, 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법은, 종래와 달리 이온빔 증착 방식을 이용하여 비정질실리콘 박막을 증착함으로써, 탈수소 공정을 저온 공정으로 진행하거나 생략하여 고온 열처리에 의한 박막의 손상을 방지할 수 있고 공정을 단순화할 수 있는 장점이 있다.
도1은 본 발명에 따른 저온폴리실리콘 박막을 형성하기 위한 롤투롤 시스템의 구성도,
도2는 본 발명에 따른 저온폴리실리콘 박막을 형성하기 위한 공정 순서도,
도3a는 본 발명에 따른 롤투롤 시스템을 이용하여 형성된 박막의 증착 후 단면도, 도3b는 본 발명에 따른 롤투롤 시스템을 이용하여 형성된 박막의 결정화 후 폴리실리콘층이 형성된 단면도이다.
도1은 본 발명에 따른 저온폴리실리콘 박막을 형성하기 위한 롤투롤 시스템의 구성도이고, 도2는 본 발명에 따른 저온폴리실리콘 박막을 형성하기 위한 공정 순서도이며, 도3a는 본 발명에 따른 롤투롤 시스템을 이용하여 형성된 박막의 증착 후 단면도, 도3b는 본 발명에 따른 롤투롤 시스템을 이용하여 형성된 박막의 결정화 후 폴리실리콘층이 형성된 단면도이다.
도1에 도시한 바와 같이, 본 발명에 따른 롤투롤 시스템(100)은 진공으로 유지되어 공정이 진행되는 공간으로서, 이는 각 공정 영역을 구분하는 격리부(90 내지 94)에 의해 구분되는 복수 개의 챔버로 구성된다.
즉, 상기 롤투롤 시스템(100)은 플렉서블 기판(F)의 공급과 회수를 위한 공급챔버(101)와 회수챔버(106), 상기 플렉서블 기판(F)상에 박막 형성 공정을 진행하기 위한 제1CVD챔버(102), 제2CVD챔버(103), IBD챔버(104) 및 결정화를 위한 어닐링챔버(105)를 포함한다.
이하에서는, 플렉서블 기판상에 저온폴리실리콘 박막을 형성하기 위한, 본 발명에 따른 롤투롤 시스템의 구성과 박막 형성 방법을 도2의 순서도에 따라 각 단계별로 구분하여 설명하기로 한다.
(S10 단계: 기판 공급 및 산화막 증착 단계)
S10 단계에서는 플렉서블 기판상에 버퍼층(buffer layer)으로 사용되는 산화막(200, SiO2) 및 질화막(300, SiNx) 층에서 먼저, 산화막(200)을 증착하는 공정이 진행된다.
상기 플렉서블 기판(F)은 폴리이미드(PI; polyimide) 등 공지의 유연성 소재가 이용된다.
상기 버퍼층은 기판의 불순물이 비정질실리콘 박막으로 확산되는 것을 방지하고, 후술하는 바와 같이 비정질실리콘 박막의 결정화 공정에서 기판으로의 열전도를 차단하여 손상을 방지하는 역할을 한다.
이를 위하여, 상기 공급챔버(101)는 상기 제1CVD챔버(102)에 인접하게 배치되고, 플렉서블 기판(F)이 롤 형태로 권취된 공급롤러(10)를 구비하여 공정이 시작되면 상기 기판을 인출하여 상기 제1CVD챔버(102)에 공급한다.
이 때, 상기 플렉서블 기판(F)은 상기 격리부(90)을 통과하여 상기 제1CVD챔버(102)로 연속적으로 이송된다.
상기 롤투롤 시스템(100)의 격리부(90 내지 94)의 내부에는 가스유입 방지장치(미도시)가 구비되는데, 이는 상기 플렉서블 기판(F)이 상기 챔버 사이를 이동할 때 공정 후 잔류가스의 유입과 유출을 방지하기 위한 것이다.
이에 따라, 상기 가스유입 방지장치는 상기 플렉서블 기판(F)의 연속적인 이송에 지장을 주지 않으면서도, 가스유입을 방지하기 위하여 불활성 가스를 분사하여 가스 이동장벽(barrier)을 형성하는 방식으로 구성하는 것이 바람직하다.
한편, 상기 제1CVD챔버(102)는 플라즈마 강화 화학기상증착(PECVD) 방식을 이용하는 산화막증착모듈(20)과 기판을 지지하는 적어도 하나 이상의 회전드럼(21, 22)을 구비하여, 상기 기판상에 산화막(200)을 증착한다.
이를 위하여, 상기 산화막증착모듈(20)은 내부에 가스공급장치(미도시)와 플라즈마 발생장치(미도시)를 구비한다.
즉, 상기 산화막증착모듈(20)의 내부에 있는 플라즈마 발생장치(미도시)에 의해 상기 회전드럼(21, 22)에 의해 지지되는 상기 플렉서블 기판(F)과 대면하는 지역에 플라즈마가 발생하고, 상기 가스공급장치를 통해 상기 회전드럼(21, 22)의 외주면 방향으로 분사된 공정가스가 상기 플라즈마 발생지역을 통과하면서 해리되어, 상기 플렉서블 기판(F)상에 증착 공정이 진행된다.
이 때, 상기 회전드럼(21, 22)의 내부에는 가열부재(미도시)가 마련되어, 상기 회전드럼(21, 22)에 감겨 있는 플렉서블 기판(F)을 증착 공정에 필요한 온도로 가열할 수 있다.
한편, 상기 산화막증착모듈(20)은 상기 플렉서블 기판(F)상에 박막이 균일하게 증착되도록 하기 위하여, 상기 회전드럼(21, 22) 외주면에 의해 지지되는 상기 플렉서블 기판(F)의 증착면과 상기 플라즈마 발생장치 및 가스공급장치가 수직이 되도록 정렬하여 배치하는 것이 바람직하다.
(S20 단계: 질화막 증착 단계)
상기 S10 단계가 완료되면, 상기 산화막(200)이 증착된 상기 플렉서블 기판(F)상에 질화막(300)을 증착하는 공정이 진행된다.
이를 위하여, 상기 플렉서블 기판(F)은 격리부(91)를 통과하여 상기 제2CVD챔버(103)로 이송된다.
이후, 상기 제2CVD챔버(103)는 PECVD 방식을 이용하는 질화막증착모듈(30)과 상기 플렉서블 기판(F)을 지지하는 적어도 하나 이상의 회전드럼(31, 32)을 구비하여, 상기 기판상에 질화막(300)을 증착한다.
상기 제2CVD챔버(103)는 상기 제1CVD챔버(102)와 증착되는 박막의 종류만 차이가 있을 뿐, 챔버의 구성이나 작동은 상술한 바와 같이 동일한 바, 구체적인 설명은 생략한다.
(S30 단계: 비정질실리콘 박막 증착 단계)
S20 단계가 완료되어, 상기 플렉서블 기판(F)상에 산화막(200)과 질화막(300)이 순차적으로 적층되어 버퍼층이 형성되면, 이후 그 상부에 비정질실리콘(400) 박막을 증착한다.
이를 위해, 기판은 격리부(92)을 통과하여 상기 IBD챔버(104)로 이송된다.
상기 IBD챔버(104)는 비정질실리콘(400) 박막을 증착하기 위한 이온빔증착(IBD; Ion Beam Deposition)모듈(40), 실리콘(Si) 타겟(70) 및 복수 개의 회전드럼(41)을 구비한다.
본 발명의 실시예에 따른 이온빔증착모듈(40)을 이용하여 비정질실리콘 박막(400)을 증착하는 방식으로는, 실리콘 타겟에 이온빔을 조사하여 스퍼터링된 실리콘 입자가 기판에 충돌하여 증착되도록 하는 이온빔 스퍼터링 증착(IBSD; Ion Beam Sputter Deposition) 방식을 이용한다.
다만, 박막의 특성 및 목표로 하는 공정 성능에 따라, 증착될 물질을 증발(evaporation)시켜 기판에 조사함과 동시에 이온빔을 조사하여 박막을 증착하는 IBAD(Ion Beam Assisted Deposition) 방식 또는 상기 회전드럼(41)에 의해 지지되는 플렉서블 기판(F)의 표면에 직접 이온빔을 조사하여 증착을 진행하는 DIBD(Direct Ion Beam Deposition) 방식도 이용될 수 있다.
이에 따라, 상기 이온빔증착모듈(40)이 고진공 상태에서 아르곤(Ar), 네온(Ne) 등의 불활성 가스를 이용하여 이온빔을 발생시키고 이를 실리콘 타겟(70)에 조사하면, 실리콘 입자는 상기 타겟(70)으로부터 스퍼터링되어 나와 상기 회전드럼(41)에 의해 지지되는 플렉서블 기판(F)상에 충돌하면서 비정질실리콘(400) 박막이 증착된다.
상기와 같이 이온빔 스퍼터링 증착법을 이용하여 비정질실리콘(400) 박막을 증착하는 경우, 종래 사일렌(SiH4) 가스 등 수소(H2)를 함유한 가스를 이용하는 경우와 달리, 고진공하에서 불활성 가스와 실리콘 타겟을 이용하여 증착 공정이 진행되므로, 증착된 비정질실리콘(400) 박막 내에 함유된 수소 함량은 극히 미미한 수준이다.
비정질실리콘 박막 내에 수소 함량이 증가할수록 후속 결정화를 위한 고온 공정에서 수소가 비정질실리콘 박막으로부터 이탈하면서 실리콘의 막질을 크게 손상시키게 되므로, 종래에는 수소의 함량을 일정 수준 이하로 감소시키기 위하여 탈수소 공정이 불가피한 문제점이 있었다.
반면, 본 발명에 따른 이온빔 증착법을 이용하여 비정질실리콘(400) 박막을 형성하는 경우, 상술한 바와 같이 박막 내 수소 함량이 미미하기 때문에 상기와 같은 고온의 탈수소 공정을 저온 공정으로 대체하거나 생략할 수 있는 바, 기판이 고온의 조건에 노출되는 문제점을 해소할 수 있고, 공정이 단순화되는 장점이 있다.
(S40 단계: 비정질실리콘 박막 결정화 단계)
S30 단계가 완료되어, 상기 플렉서블 기판(F)상에 산화막(200), 질화막(300) 및 비정질실리콘(400) 박막이 순차 적층되면 이후, 상기 비정질실리콘(400) 박막을 결정화하는 공정이 진행된다.
이를 위해, 기판은 격리부(93)를 통과하여 상기 어닐링챔버(105)로 이송된다.
상기 어닐링챔버(105)는 비정질실리콘(400) 박막이 증착된 상기 플렉서블 기판(F)을 열처리(annealing)하여 비정질실리콘(400) 박막을 결정화하기 위한 레이저모듈(50)을 구비한다.
상기 레이저모듈(50)은 주로 엑시머 레이저 등 공지의 장치가 사용되며, 상기 비정질실리콘 박막에 짧은 시간동안 높은 에너지의 레이저를 주입하면 실리콘이 일시적으로 용융되었다가 다시 응고되는 과정에서 결정화되어 폴리실리콘(poly-Si, 500)층이 형성된다.
(S50 단계: 공정 종료 및 기판의 회수 단계)
S40 단계가 완료되어, 비정질실리콘(400) 박막이 결정화되어 저온폴리실리콘(LTPS, 500) 박막이 형성되면, 상기 플렉서블 기판(F)은 격리부(94)를 통과하여 상기 회수챔버(106)로 이송되어 롤 형태로 권취된다.
상기 회수챔버(106)는 상기 어닐링챔버(105)에 인접하게 배치되어, 저온폴리실리콘(500) 박막이 형성된 상기 플렉서블 기판(F)을 회수롤러(60)를 이용하여 상기 어닐링챔버(105)로부터 회수한다.
한편, 상기 공급챔버(101)로부터 박막의 형성 공정이 진행되어 상기 회수챔버(106)로 회수되기까지, 상기 플렉서블 기판(F)의 이송을 보조하기 위해 복수 개의 이송롤러(80)가 구비된다.
또한, 상기 이송롤러(80)는 상기 플렉서블 기판(F)의 평탄도를 유지함으로써, 균일한 증착 공정이 수행되도록 상기 기판에 장력을 부여하는 역할도 한다.
상술한 바와 같이, 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법을 이용하면, 롤투롤 시스템을 통해 플렉서블 기판상에 저온폴리실리콘 TFT를 구성하는 다수의 박막을 일관 공정(batch process)으로 연속하여 형성할 수 있으므로, 공정 시간이 단축되고 제조 비용이 절감되어 생산성이 현저히 향상되는 장점이 있다.
또한, 본 발명에 따른 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법은, 종래와 달리 이온빔 증착 방식을 이용하여 비정질실리콘 박막을 증착함으로써, 탈수소 공정을 저온 공정으로 진행하거나 생략할 수 있기 때문에 고온 열처리에 의한 박막의 손상을 방지할 수 있고 공정을 단순화할 수 있는 장점이 있다.
본 발명이 제공하는 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법은 디스플레이 제조 공정의 다양한 분야에서 응용될 수 있으며, 특히 LCD, OLED 등의 백플레인(backplane)의 성막 공정에서 다양하게 적용될 수 있다.
더불어, 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 아래 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용하여 통상의 기술자에 의한 다양한 변형 및 개량도 본 발명의 권리범위에 속하는 것이다.
100: 롤투롤 시스템 10: 공급롤러
20: 산화막증착모듈 30: 질화막증착모듈
40: 이온빔증착모듈 50: 레이저모듈
60: 회수롤러 70: 실리콘 타겟
80: 이송롤러 90 내지 94: 격리부
101: 공급챔버 102: 제1CVD챔버
103: 제2CVD챔버 104: IBD챔버
105: 어닐링챔버 106: 회수챔버
200: 산화막 300: 질화막
400: 비정질실리콘 박막 500: 저온폴리실리콘 박막

Claims (3)

  1. 플렉서블 기판이 롤 형태로 권취된 공급롤러로부터 공급되는 상기 플렉서블 기판상에 버퍼층을 형성하는 제1단계;
    상기 버퍼층의 상부에 비정질실리콘 박막을 형성하는 제2단계;
    상기 비정질실리콘 박막을 결정화시켜 저온폴리실리콘 박막을 형성하는 제3단계; 및
    상기 저온폴리실리콘 박막이 형성된 플렉서블 기판을 롤 형태로 권취하는 제4단계를 포함하되,
    상기 제2단계에서 상기 비정질실리콘 박막은 탈수소 공정을 생략할 수 있도록 이온빔 증착 방식에 의해 형성되고,
    상기 제1단계 내지 제4단계는 하나의 장치 내부에서 일관 공정(batch process)으로 연속하여 진행되는 것을 특징으로 하는 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법.
  2. 제1항에 있어서,
    상기 제1단계의 버퍼층은 PECVD 방식에 의해 형성되고,
    상기 제3단계에서 비정질실리콘 박막은 레이저 어닐링 방식에 의해 결정화되는 것을 특징으로 하는 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법.
  3. 롤 형태로 권취된 플렉서블 기판을 인출하여 공급하는 공급챔버;
    상기 공급챔버에서 공급되는 플렉서블 기판상에 산화막 또는 질화막 중 적어도 어느 하나인 버퍼층을 형성하는 PECVD챔버;
    상기 버퍼층의 상부에 비정질실리콘 박막을 증착하는 이온빔증착챔버;
    상기 비정질실리콘 박막을 결정화시켜 저온폴리실리콘 박막을 형성하는 어닐링챔버; 및
    상기 어닐링챔버로부터 상기 플렉서블 기판을 회수하여 롤 형태로 권취하는 회수챔버를 포함하되,
    상기 플렉서블 기판상에 저온폴리실리콘 박막층이 일관 공정(batch process)에 의해 형성될 수 있도록, 상기 챔버들은 하나의 장치 내부에서 격리부에 의해 서로 구획되어 순차적으로 배치되는 것을 특징으로 하는 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 장치.
KR1020160088060A 2016-07-12 2016-07-12 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치 KR20180007174A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160088060A KR20180007174A (ko) 2016-07-12 2016-07-12 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160088060A KR20180007174A (ko) 2016-07-12 2016-07-12 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20180007174A true KR20180007174A (ko) 2018-01-22

Family

ID=61094781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160088060A KR20180007174A (ko) 2016-07-12 2016-07-12 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20180007174A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125646B1 (ko) * 2019-05-28 2020-06-23 한국기초과학지원연구원 플라즈마 oes 진단용 윈도우 및 이를 이용한 플라즈마 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125646B1 (ko) * 2019-05-28 2020-06-23 한국기초과학지원연구원 플라즈마 oes 진단용 윈도우 및 이를 이용한 플라즈마 장치

Similar Documents

Publication Publication Date Title
KR101254335B1 (ko) 금속판 벨트 증발원을 이용한 선형 유기소자 양산장비
US9450140B2 (en) Thin film deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
JP2005322845A (ja) 半導体デバイスと、その製造装置、および製造方法
TW200303574A (en) Film formation apparatus and film formation method and cleaning method
US11217697B2 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
TWI655677B (zh) 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置
US20090020226A1 (en) Etching Apparatus
US20100075506A1 (en) Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method
US8486195B2 (en) Atomic layer deposition apparatus and method of fabricating atomic layer using the same
TWI534282B (zh) 濺鍍裝置
US20090274830A1 (en) Roll to roll oled production system
KR20180007174A (ko) 롤투롤 시스템을 이용한 플렉서블 기판상 저온폴리실리콘 박막의 형성 방법 및 장치
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
CN104599973B (zh) 低温多晶硅薄膜晶体管的制备方法
US20060088961A1 (en) Method of fabricating poly crystalline silicon TFT
JP2006024735A (ja) 半導体膜の結晶化方法、及び、表示装置の製造方法
KR101734386B1 (ko) 박막 증착장치 및 기판처리방법
US10825930B2 (en) Thin film transistor and manufacture method thereof
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002124467A (ja) 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法
KR101343501B1 (ko) 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법