CN104599973B - 低温多晶硅薄膜晶体管的制备方法 - Google Patents
低温多晶硅薄膜晶体管的制备方法 Download PDFInfo
- Publication number
- CN104599973B CN104599973B CN201410842446.9A CN201410842446A CN104599973B CN 104599973 B CN104599973 B CN 104599973B CN 201410842446 A CN201410842446 A CN 201410842446A CN 104599973 B CN104599973 B CN 104599973B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- low
- membrane
- preparation
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000012528 membrane Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 10
- 239000001257 hydrogen Substances 0.000 abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 9
- 230000007613 environmental effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 241000720974 Protium Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种低温多晶硅薄膜晶体管的制备方法，包括如下步骤：步骤1、提供一基板(10)，于基板(10)上沉积非晶质状态的硅膜，形成非晶硅薄膜(30)；步骤2、采用光刻工艺将所述非晶硅薄膜(30)蚀刻成预定图案；步骤3、采用激光照射工艺对形成有预定图案的非晶硅薄膜(30)进行照射，将非晶硅转化为多晶硅，形成多晶硅薄膜(30a)；步骤4、将杂质注入多晶硅薄膜(30a)中，形成有源区(30b)；步骤5、于有源区(30b)上形成栅极绝缘膜(40)；该方法能够缩短从形成多晶硅薄膜到形成栅极绝缘膜之间的工艺流程和滞留时间，减小影响有源区质量的环境因素和流程因素，且不会造成氢爆，提高了低温多晶硅薄膜晶体管制程的良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜晶体管的制备方法。
背景技术
在显示技术领域，平板显示技术已经逐步取代阴极射线管(Cathode Ray Tube，简称CRT)显示器。平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置(LiquidCrystal Display，简称LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix/Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(Low Temperature Poly-silicon，简称LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
低温多晶硅中的多晶硅(Poly-Si)的分子结构在一颗晶粒中的排列状态是整齐而有方向的，因此电子迁移率比排列杂乱的非晶硅(a-Si)快了200-300倍，极大的提高了平板显示的反应速度。请参阅图1-5，现有的低温多晶硅薄膜晶体管的制作流程通常包括如下步骤：步骤1、于基板100上沉积非晶质状态的硅(a-Si)膜200；步骤2、通过激光照射非晶硅薄膜200，使非晶硅结构转变成为多晶硅结构，形成多晶硅薄膜200a；步骤3、通过光刻工艺将此多晶硅膜200a蚀刻成预定图案；4、通过离子注入工艺向该多晶硅膜200a中注入掺杂离子，形成有源区(active area)200b；步骤5、在该有源区200b上形成栅极绝缘层(The gateinsulating layer)300。然而该流程，从形成多晶硅薄膜200a到形成栅极绝缘层300之间的工艺流程和滞留时间较长，有源区质量容易受到环境因素和流程因素的影响，不良率高。
中国专利申请第201310300658号将形成多晶硅薄膜的步骤放在光刻制程与离子注入制程之后，缩短了从形成多晶硅薄膜到形成栅极绝缘层之间的工艺流程和滞留时间，但是离子注入制程中使用含有大量氢元素(H)成分的离子源，会植入大量的氢在非晶硅薄膜内，那么激光照射结晶处理时容易出现氢爆，即由于非晶硅薄膜内部含有较多的氢成分(通常>1％)在准分子激光照射结晶时，非晶硅薄膜在熔融瞬间氢成分形成氢气气体溢出膜层致使膜层破孔的现象。
发明内容
本发明的目的在于提供一种低温多晶硅薄膜晶体管的制备方法，该方法能够缩短从形成多晶硅薄膜到形成栅极绝缘层之间的工艺流程和滞留时间，减小影响有源层质量的环境因素和流程因素，且不会造成氢爆，提高低温多晶硅薄膜晶体管的良率。
为实现上述目的，本发明提供一种低温多晶硅薄膜晶体管的制备方法，包括如下步骤：
步骤1、提供一基板，于所述基板上沉积非晶质状态的硅膜，形成非晶硅薄膜；
步骤2、采用光刻工艺将所述非晶硅薄膜蚀刻成预定图案；
步骤3、采用激光照射工艺对所述形成有预定图案的非晶硅薄膜进行照射，将非晶硅转化为多晶硅，形成多晶硅薄膜；
步骤4、将杂质注入所述多晶硅薄膜中，形成有源区；
步骤5、于所述有源区上形成栅极绝缘膜。
所述步骤1中还包括在所述基板上形成缓冲层，所述非晶硅薄膜沉积于所述缓冲层上。
所述缓冲层材料为氮化硅、或氧化硅、或氮化硅与氧化硅的组合。
所述步骤2中采用化学气相沉积工艺形成所述缓冲层及非晶硅薄膜。
所述步骤3还包括激光照射之前对形成有非晶硅薄膜的基板进行清洗。
所述步骤5还包括形成栅极绝缘膜之前对形成有有源区的基板进行清洗。
所述步骤4中注入的杂质为P型杂质或N型杂质。
所述步骤3中的激光照射工艺为准分子激光照射工艺。
所述步骤4中所述有源区包括待形成漏极的漏极区及待形成源极的源极区。
所述低温多晶硅薄膜晶体管的制备方法还包括：
步骤6、在所述栅极绝缘膜上依次形成栅极、层间绝缘膜、源/漏极。
本发明的有益效果：本发明提供一种低温多晶硅薄膜晶体管的制备方法，通过先对非晶硅薄膜上进行图案化处理，再通过激光照射工艺将图案化的非晶硅薄膜转化图案化的多晶硅薄膜，然后向图案化的多晶硅薄膜内注入杂质，形成有源区，最后在有源区上形成栅极绝缘膜，缩短了从形成多晶硅薄膜到形成栅极绝缘膜之间的工艺流程和滞留时间，减小了影响有源区质量的环境因素和流程因素，制作过程中不会发生氢爆，提高了低温多晶硅薄膜晶体管制程的良率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为现有薄膜晶体管的制备方法的步骤1的剖面图；
图2为现有薄膜晶体管的制备方法的步骤2的剖面图；
图3为现有薄膜晶体管的制备方法的步骤3的剖面图；
图4为现有薄膜晶体管的制备方法的步骤4的剖面图；
图5为现有薄膜晶体管的制备方法的步骤5的剖面图；
图6为本发明低温多晶硅薄膜晶体管的制备方法流程图；
图7为本发明低温多晶硅薄膜晶体管的制备方法步骤1的剖面图；
图8为本发明低温多晶硅薄膜晶体管的制备方法步骤2的剖面图；
图9为本发明低温多晶硅薄膜晶体管的制备方法步骤3的剖面图；
图10为本发明低温多晶硅薄膜晶体管的制备方法步骤4的剖面图；
图11为本发明低温多晶硅薄膜晶体管的制备方法步骤5的剖面图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图6，并结合图7-图11，本发明提供一种低温多晶硅薄膜晶体管的制备方法，包括如下步骤：
步骤1、提供一基板10，于所述基板10上沉积非晶质状态的硅膜，形成非晶硅薄膜30。
具体的，首先在所述基板上沉积一缓冲层20，所述非晶硅薄膜30沉积于所述缓冲层20上，通过化学气相沉积工艺沉积所述缓冲层20及非晶硅薄膜30。
所述所述缓冲层20的材料为氮化硅、或氧化硅、或氮化硅与氧化硅的组合。
步骤2、采用光刻工艺将所述非晶硅薄膜30蚀刻成预定图案；
步骤3、采用激光照射工艺对所述形成有预定图案的非晶硅薄膜30进行照射，将非晶硅转化为多晶硅，形成多晶硅薄膜30a；
具体的，首先对形成有非晶硅薄膜30的基板10进行清洗，然后采用准分子激光照射工艺，将准分子激光照射于非晶硅薄膜30，不断加热到非晶硅薄膜30熔解为止，熔解后的硅，按照能量及温度的高低重新结晶，形成分子结构在一颗晶粒中的排列整齐而有方向的多晶硅薄膜30a，该多晶硅薄膜30a为图案化的多晶硅薄膜30a。
步骤4、将杂质注入所述多晶硅薄膜30a中，形成有源区30b；
具体的，所述步骤4中注入的杂质为P型杂质、或N型杂质；所述有源区30b包括待形成漏极的漏极区及待形成源极的源极区；将杂质注入步骤设于激光照射工艺之后，可以有效防止氢爆。
步骤5、于所述有源区30b上形成栅极绝缘膜40。
具体的，首先对形成有有源区30b的基板10进行清洗；进一步的，步骤6、在所述栅极绝缘膜40上依次形成栅极、层间绝缘膜，在所述层间绝缘膜及栅极绝缘膜上与所述待形成漏极的源极区、待形成源极的漏极区相对应的位置形成过孔，在所述过孔上形成源极、漏极。
综上所述，本发明提供一种低温多晶硅薄膜晶体管的制备方法，通过先对非晶硅薄膜上进行图案化处理，再通过激光照射工艺将图案化的非晶硅薄膜转化图案化的多晶硅薄膜，然后向图案化的多晶硅薄膜内注入杂质，形成有源区，最后在有源区上形成栅极绝缘膜，缩短了从形成多晶硅薄膜到形成栅极绝缘膜之间的工艺流程和滞留时间，减小了影响有源区质量的环境因素和流程因素，制作过程中不会发生氢爆，提高了低温多晶硅薄膜晶体管制程的良率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (7)
1.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，于所述基板(10)上沉积非晶质状态的硅膜，形成非晶硅薄膜(30)；
步骤2、采用光刻工艺将所述非晶硅薄膜(30)蚀刻成预定图案；
步骤3、采用激光照射工艺对所述形成有预定图案的非晶硅薄膜(30)进行照射，将非晶硅转化为多晶硅，形成多晶硅薄膜(30a)；
步骤4、将杂质注入所述多晶硅薄膜(30a)中，形成有源区(30b)；
步骤5、于所述有源区(30b)上形成栅极绝缘膜(40)；
所述步骤1中还包括在所述基板上形成缓冲层(20)，所述非晶硅薄膜(30)沉积于所述缓冲层(20)上；
所述缓冲层(20)材料为氮化硅、或氧化硅、或氮化硅与氧化硅的组合；
所述步骤1中采用化学气相沉积工艺形成所述缓冲层(20)及非晶硅薄膜(30)。
2.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述步骤3还包括激光照射之前对形成有非晶硅薄膜(30)的基板(10)进行清洗。
3.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述步骤5还包括形成栅极绝缘膜(40)之前对形成有有源区(30b)的基板(10)进行清洗。
4.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述步骤4中注入的杂质为P型杂质或N型杂质。
5.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述步骤3中的激光照射工艺为准分子激光照射工艺。
6.如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述步骤4中所述有源区(30b)包括待形成漏极的漏极区及待形成源极的源极区。
7.如权利要求6所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述低温多晶硅薄膜晶体管的制备方法还包括：
步骤6、在所述栅极绝缘膜(40)上依次形成栅极、层间绝缘膜、源/漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842446.9A CN104599973B (zh) | 2014-12-30 | 2014-12-30 | 低温多晶硅薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842446.9A CN104599973B (zh) | 2014-12-30 | 2014-12-30 | 低温多晶硅薄膜晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104599973A CN104599973A (zh) | 2015-05-06 |
| CN104599973B true CN104599973B (zh) | 2018-04-27 |
Family
ID=53125666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410842446.9A Active CN104599973B (zh) | 2014-12-30 | 2014-12-30 | 低温多晶硅薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104599973B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024707B (zh) * | 2016-08-10 | 2018-11-13 | 昆山国显光电有限公司 | 阵列基板及其制备方法 |
| CN110993618B (zh) * | 2019-12-04 | 2022-10-04 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法、显示面板 |
| CN113745099A (zh) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | 多晶硅层、其制作方法以及半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482685B1 (en) * | 2001-12-31 | 2002-11-19 | Industrial Technology Research Institute | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step |
| CN1327478C (zh) * | 2004-02-03 | 2007-07-18 | 统宝光电股份有限公司 | 一种利用激光结晶工艺制作薄膜晶体管的方法 |
| CN103489788B (zh) * | 2013-09-29 | 2015-10-21 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜的制备方法、薄膜晶体管和显示装置 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
-
2014
- 2014-12-30 CN CN201410842446.9A patent/CN104599973B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104599973A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882057B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN106098628B (zh) | Tft背板的制作方法及tft背板 | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| US20120012835A1 (en) | Metal Oxide Semiconductor Thin Film Transistors | |
| WO2015180450A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法和显示器件 | |
| Kim et al. | 59.1: Invited paper: LTPS backplane technologies for AMLCDs and AMOLEDs | |
| CN105097667B (zh) | 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构 | |
| US10204787B2 (en) | Manufacture method of polysilicon thin film and polysilicon TFT structure | |
| US20140110718A1 (en) | Thin film transistor, array substrate, and manufacturing method thereof | |
| CN104599973B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| CN104701265A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN105097453B (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| US10192903B2 (en) | Method for manufacturing TFT substrate | |
| US20210343543A1 (en) | Manufacturing method of thin film transistor | |
| CN102651399A (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 | |
| CN105551967A (zh) | N型薄膜晶体管的制作方法 | |
| US20190096670A1 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor | |
| US9842735B2 (en) | Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device | |
| CN106847828B (zh) | 低温多晶硅阵列基板及其制造方法 | |
| Park et al. | Prospects of oxide TFTs approaching LTPS | |
| CN110970308B (zh) | 薄膜晶体管及其异质结有源层的制作方法 | |
| Lee | 15.1: Invited Paper: Super Grain Silicon Technology for AMOLED TV Applications | |
| Hong et al. | Polycrystalline silicon thin-film transistors fabricated by Joule-heating-induced crystallization | |
| US10515800B2 (en) | Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |