KR20180007038A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180007038A
KR20180007038A KR1020160087588A KR20160087588A KR20180007038A KR 20180007038 A KR20180007038 A KR 20180007038A KR 1020160087588 A KR1020160087588 A KR 1020160087588A KR 20160087588 A KR20160087588 A KR 20160087588A KR 20180007038 A KR20180007038 A KR 20180007038A
Authority
KR
South Korea
Prior art keywords
control signal
voltage
switch control
data
switch
Prior art date
Application number
KR1020160087588A
Other languages
English (en)
Other versions
KR102566655B1 (ko
Inventor
김보연
김원태
임태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160087588A priority Critical patent/KR102566655B1/ko
Priority to CN201710560499.5A priority patent/CN107610657B/zh
Priority to US15/646,536 priority patent/US11017736B2/en
Publication of KR20180007038A publication Critical patent/KR20180007038A/ko
Priority to US17/307,550 priority patent/US11482183B2/en
Application granted granted Critical
Publication of KR102566655B1 publication Critical patent/KR102566655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화질을 향상시킬 수 있는 표시 장치에 관한 것으로, 시스템으로부터의 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호를 출력하는 타이밍 컨트롤러; 타이밍 컨트롤러로부터의 극성 제어 신호, 소스 출력 제어 신호, 수직 동기 신호 및 오버 드라이빙 제어 신호를 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호를 출력하는 스위치 제어부; 커패시터; 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 커패시터의 일측 단자와 제 1 데이터 라인 사이에 접속된 제 1 스위치 소자; 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 커패시터의 타측 단자와 제 1 데이터 라인 사이에 접속된 제 2 스위치 소자; 타이밍 컨트롤러로부터의 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 생성하고, 제 1 출력 단자를 통해 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 순차적으로 출력하는 데이터 드라이버; 및 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 제 1 출력 단자와 제 1 데이터 라인 사이에 접속된 제 3 스위치 소자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 표시 장치에 대한 것이다.
액정 표시 장치(liquid crystal display, LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display, FPD) 중 하나로서 전극이 형성되어 있는 2개의 기판과 그 사이에 삽입되어 있는 액정층을 포함한다.
액정 표시 장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
본 발명은 화질을 향상시킬 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 시스템으로부터의 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호를 출력하는 타이밍 컨트롤러; 타이밍 컨트롤러로부터의 극성 제어 신호, 소스 출력 제어 신호, 수직 동기 신호 및 오버 드라이빙 제어 신호를 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호를 출력하는 스위치 제어부; 커패시터; 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 커패시터의 일측 단자와 제 1 데이터 라인 사이에 접속된 제 1 스위치 소자; 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 커패시터의 타측 단자와 제 1 데이터 라인 사이에 접속된 제 2 스위치 소자; 타이밍 컨트롤러로부터의 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 생성하고, 제 1 출력 단자를 통해 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 순차적으로 출력하는 데이터 드라이버; 및 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 제 1 출력 단자와 제 1 데이터 라인 사이에 접속된 제 3 스위치 소자를 포함한다.
시스템으로부터의 영상 데이터 신호들은 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 포함한다.
표시 장치는 복수의 정극성 계조 전압들 및 복수의 부극성 계조 전압들을 생성하여 데이터 드라이버로 공급하는 계조 생성부를 더 포함한다.
수직 동기 신호에 의해 정의된 수직 블랭크 기간의 전반부 동안, 스위치 제어부는, 극성 제어 신호의 레벨을 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호 중 어느 하나를 액티브 레벨로 출력하고, 다른 하나를 비액티브 레벨로 출력하며; 타이밍 컨트롤러는 비액티브 레벨의 제 3 스위치 제어 신호를 출력한다.
수직 블랭크 기간의 후반부 동안, 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력하며; 타이밍 컨트롤러는 액티브 레벨의 제 3 스위치 제어 신호를 출력하며; 데이터 드라이버는 제 1 출력 단자를 통해 초기화 전압을 출력한다.
타이밍 컨트롤러에 입력된 영상 데이터 신호들은 이전 영상 데이터 신호들과 현재 영상 데이터 신호들을 포함하며; 이전 영상 데이터 신호들 각각이 제 1 기준값보다 크거나 같고, 현재 영상 데이터 신호들 각각이 제 2 기준값보다 작거나 같을 때, 타이밍 컨트롤러는 액티브 레벨의 오버 드라이빙 제어 신호를 출력한다.
제 1 기준값은 제 2 기준값보다 더 크다.
제 1 기준값은 중간 계조 전압에 대응되는 디지털 값을 가지며, 제 2 기준값은 최저 계조 전압에 대응되는 디지털 값을 갖는다.
소스 출력 제어 신호에 의해 정의된 수평 블랭크 기간에, 타이밍 컨트롤러로부터 액티브 레벨의 오버 드라이빙 제어 신호가 출력될 때, 스위치 제어부는, 수평 블랭크 기간에, 극성 제어 신호의 레벨을 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호 중 어느 하나를 액티브 레벨로 출력하고, 다른 하나를 비액티브 레벨로 출력하며; 타이밍 컨트롤러는, 수평 블랭크 기간에, 비액티브 레벨의 제 3 스위치 제어 신호를 출력한다.
극성 제어 신호가 제 1 레벨을 가질 때, 스위치 제어부는 액티브 레벨의 제 1 스위치 제어 신호를 출력하고, 비액티브 레벨의 제 2 스위치 제어 신호를 출력하며; 극성 제어 신호가 제 2 레벨을 가질 때, 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호를 출력하고, 액티브 레벨의 제 2 스위치 제어 신호를 출력한다.
제 1 이전 데이터 전압의 출력 기간과 제 1 현재 데이터 전압의 출력 기간 사이의 수평 블랭크 기간에, 스위치 제어부는 액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호 중 하나를 출력한다.
표시 장치는 소스 출력 제어 신호에 의해 정의된 수평 블랭크 기간에, 극성 제어 신호를 근거로 제 1 기준 전압 및 제 2 기준 전압 중 하나를 선택하는 선택부; 및 선택부로부터 선택된 기준 전압과 제 1 데이터 라인의 전압을 비교하여 비교 신호를 스위치 제어부로 공급하는 비교기를 더 포함한다.
비교기로부터 액티브 레벨의 비교 신호가 출력될 때, 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력한다.
표시 장치는 커패시터의 일측 단자의 전압과 제 1 기준 전압을 비교하고, 그 비교 결과를 근거로 제 1 비교 신호를 출력하는 제 1 비교기; 커패시터의 타측 단자의 전압과 제 2 기준 전압을 비교하고, 그 비교 결과를 근거로 제 2 비교 신호를 출력하는 제 2 비교기; 및 제 1 및 제 2 비교기들로부터의 제 1 및 제 2 비교 신호들을 근거로 오버 드라이빙 차단 신호를 출력하여 스위치 제어부에 공급하는 오버 드라이빙 차단부를 더 포함한다.
제 2 기준 전압은 부극성 최저 계조 전압과 동일한 크기를 가지며, 제 2 기준 전압은 정극성 최저 계조 전압과 동일한 크기를 갖는다.
제 1 및 제 2 비교 신호들 중 적어도 하나가 액티브 레벨을 가질 때, 오버 드라이빙 차단부는 액티브 레벨의 오버 드라이빙 차단 신호를 출력하며; 스위치 제어부는 액티브 레벨의 오버 드라이빙 차단 신호에 따라 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력한다.
표시 장치는 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 커패시터의 타측 단자와 제 2 데이터 라인 사이에 접속된 제 4 스위치 소자; 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 커패시터의 일측 단자와 제 2 데이터 라인 사이에 접속된 제 5 스위치 소자; 및 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 데이터 드라이버의 제 2 출력 단자와 제 2 데이터 라인 사이에 접속된 제 6 스위치 소자를 더 포함하며; 데이터 드라이버는, 타이밍 컨트롤러로부터의 제 2 이전 영상 데이터 신호 및 제 2 현재 영상 데이터 신호를 근거로 제 2 이전 데이터 전압 및 제 2 현재 데이터 전압을 생성하고, 제 2 출력 단자를 통해 제 2 이전 데이터 전압 및 제 2 현재 데이터 전압을 순차적으로 출력하며; 제 1 이전 데이터 전압은 제 2 이전 데이터 전압과 상반된 극성을 가지며, 제 1 현재 데이터 전압은 제 2 현재 데이터 전압과 상반된 극성을 갖는다.
수직 블랭크 기간의 전반부 동안, 스위치 제어부에 의해, 제 1 스위치 및 제 4 스위치가 턴-온되고, 제 2 스위치, 제 3 스위치 및 제 5 스위치가 턴-오프되며; 턴-온된 제 1 스위치를 통해 커패시터의 타측에 제 1 데이터 라인으로부터의 전압이 인가되고, 턴-온된 제 4 스위치를 통해 제 2 데이터 라인으로부터의 전압이 인가되며; 제 1 데이터 라인의 전압과 제 2 데이터 라인의 전압이 서로 상반된 극성을 갖는다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 다른 표시 장치는, 시스템으로부터의 영상 데이터 신호들을 공급받아 출력하는 타이밍 컨트롤러; 타이밍 컨트롤러로부터의 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 생성하고, 제 1 출력 단자를 통해 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 순차적으로 출력하는 데이터 드라이버; 데이터 드라이버에 저장된 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 오버 드라이빙 제어 신호를 출력하는 오버 드라이빙 판단부; 타이밍 컨트롤러로부터의 극성 제어 신호, 소스 출력 제어 신호 및 수직 동기 신호와 오버 드라이빙 판단부로부터의 오버 드라이빙 제어 신호를 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호를 출력하는 스위치 제어부; 커패시터; 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 커패시터의 일측 단자와 제 1 데이터 라인 사이에 접속된 제 1 스위치 소자; 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 커패시터의 타측 단자와 제 1 데이터 라인 사이에 접속된 제 2 스위치 소자; 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 제 1 출력 단자와 제 1 데이터 라인 사이에 접속된 제 3 스위치 소자를 포함한다.
오버 드라이빙 판단부는 데이터 드라이버의 홀딩 래치에 저장된 제 1 이전 영상 데이터 신호와 데이터 드라이버의 샘플링 래치에 저장된 제 1 현재 영상 데이터 신호를 근거로 오버 드라이빙 제어 신호를 출력한다.
소스 출력 제어 신호의 폴링 에지 시점에, 오버 드라이빙 판단부는 홀딩 래치의 제 1 이전 영상 데이터 신호와 샘플링 래치의 제 1 현재 영상 데이터를 비교한다.
소스 출력 제어 신호의 라이징 에지 시점에, 오버 드라이빙 판단부는 비교 결과를 근거로 오버 드라이빙 제어 신호를 출력한다.
오버 드라이빙 판단부는 데이터 드라이버에 내장된다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
첫째, 커패시터에 저장된 정극성 계조 전압 및 부극성 계조 전압을 통해 데이터 전압이 오버 드라이빙 구동 되므로, 데이터 라인의 데이터 전압이 정해진 기간 안에 목표 전압에 도달할 수 있다. 이에 따라 0계조에서 높은 계조로 변화하는 데이터 전압에 대한 오버 드라이빙이 가능하다. 따라서, 하나의 데이터 라인에 연결되며 서로 다른 색상을 표시하는 화소들 간의 색 섞임 현상이 최소화된다. 따라서, 화상의 품질이 향상될 수 있다.
둘째, 비교기에 의해 데이터 라인의 전압이 감지되므로, 스위치의 저항 편차에 의한 오버 드라이빙 전압의 변동이 최소화될 수 있다.
셋째, 커패시터의 양단 전압이 미리 설정된 값으로부터 벗어날 경우 오버 드라이빙 동작이 차단되므로, 화질 저하가 방지된다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록 구성도이고, 도 2는 도 1에 도시된 표시 패널의 상세 구성도이다.
도 3은 도 1의 데이터 드라이버에 대한 상세 블록 구성도이다.
도 4는 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 구성 요소들을 나타낸 도면이다.
도 5는 정극성 계조 전압들 및 부극성 계조 전압들의 크기 관계를 설명하기 위한 도면이다.
도 6은 도 1의 타이밍 컨트롤러가 오버 드라이빙 구동 여부를 판단하는 방법을 설명하기 위한 순서도이다.
도 7a 및 도 7b는 오버 드라이빙 구동 시 인접한 2개 채널들 각각에 포함된 제 1 내지 제 3 스위치들의 동작을 설명하기 위한 도면이다.
도 8a는 도 7a 및 도 7b에서의 오버 드라이빙 구동에 의한 제 1 데이터 라인의 전압 변화를 설명하기 위한 도면이다.
도 8b는 도 7a 및 도 7b에서의 오버 드라이빙 구동에 의한 제 2 데이터 라인의 전압 변화를 설명하기 위한 도면이다.
도 9a 및 도 9b는 수직 동기 신호의 수직 블랭크 기간에 본 발명의 표시 장치의 동작을 설명하기 위한 도면이다.
도 10은 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 다른 구성 요소들을 나타낸 도면이다.
도 11은 도 10의 오버 드라이빙 판단부가 오버 드라이빙 구동 여부를 판단하는 방법을 설명하기 위한 순서도이다.
도 12는 도 10의 오버 드라이빙 판단부의 영상 비교 시점 및 액티브 레벨의 오버 드라이빙 제어 신호의 출력 시점을 설명하기 위한 도면이다.
도 13은 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
도 14는 도 3에 도시된 표시 장치의 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
도 15는 도 3에 도시된 표시 장치의 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 15를 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록 구성도이고, 도 2는 도 1에 도시된 표시 패널의 상세 구성도이다.
표시 장치는, 도 1에 도시된 바와 같이, 표시 패널(133), 타이밍 컨트롤러(101), 게이트 드라이버(112), 데이터 드라이버(111) 및 직류-직류 변환부(177)를 포함한다.
표시 패널(133)은 영상을 표시한다. 표시 패널(133)은 액정 패널 또는 유기 발광 다이오드 패널일 수 있다. 이하, 표시 패널(133)은 액정 패널인 것으로 예를 들어 설명한다.
표시 패널(133)은, 도시되지 않았지만, 액정층과, 그리고 이 액정층을 사이에 두고 서로 마주보는 하부 기판과 상부 기판을 포함한다.
하부 기판에 복수의 게이트 라인들(GL1 내지 GLi)과, 이 게이트 라인들(GL1 내지 GLi)과 교차되는 복수의 데이터 라인들(DL1 내지 DLj)과, 그리고 게이트 라인들(GL1 내지 GLi)과 데이터 라인들(DL1 내지 DLj)에 접속된 박막 트랜지스터(TFT)들이 배치된다.
도시되지 않았지만, 상부 기판에 블랙 매트릭스, 복수의 컬러필터들 및 공통 전극이 위치한다. 블랙 매트릭스는, 상부 기판 중 화소 영역들에 대응되는 부분들을 제외한 나머지 부분에 위치한다. 컬러필터들은 화소 영역에 위치한다. 컬러필터들은 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 포함한다.
도 2에 도시된 바와 같이, 화소들(R, G, B)은 행렬 형태로 배열된다. 화소들(R, G, B)은 적색 컬러 필터에 대응하여 위치한 적색 화소(R)들, 녹색 컬러 필터에 대응하여 위치한 녹색 화소(G) 및 청색 컬러 필터에 대응하여 위치한 청색 화소(B)를 포함한다. 이때, 수직 방향으로 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 영상을 표시하기 위한 단위 화소를 이룬다.
제 n 수평 라인(n은 1 내지 i 중 어느 하나)을 따라 배열된 j개의 화소들(이하, 제 n 수평 라인 화소들)은 제 1 내지 제 j 데이터 라인들(DL1 내지 DLj) 각각에 개별적으로 접속된다. 아울러, 이 제 n 수평 라인 화소들은 제 n 게이트 라인에 공통으로 접속된다. 이에 따라, 제 n 수평 라인 화소들은 제 n 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평 라인 상에 배열된 j개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인 상에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다. 예를 들어, 제 1 수평 라인(HL1)에 위치한 적색 화소(R)들은 모두 제 1 게이트 신호를 공급받는 반면, 제 2 수평라인(HL2)에 위치한 녹색 화소(G)들은 그 제 1 게이트 신호와 다른 타이밍을 갖는 제 2 게이트 신호를 공급받는다.
각 화소(R, G, B)는, 도 2에 도시된 바와 같이, 박막 트랜지스터(TFT), 액정용량 커패시터(Clc)및 보조용량 커패시터(Cst)를 포함한다.
박막 트랜지스터(TFT)는 게이트 라인으로부터의 게이트 신호에 따라 턴-온된다. 턴-온된 박막 트랜지스터(TFT)는 데이터 라인으로부터 제공된 아날로그 영상 데이터 신호를 액정용량 커패시터(Clc)및 보조용량 커패시터(Cst)로 공급한다.
액정용량 커패시터(Clc)는 서로 대향하여 위치한 화소 전극과 공통 전극을 포함한다.
보조용량 커패시터(Cst)는 서로 대향하여 위치한 화소 전극과 대향 전극을 포함한다. 여기서, 대향 전극은 전단 게이트 라인 또는 공통 전압을 전송하는 공통 라인이 될 수 있다.
한편, 화소(R, G, B)를 구성하는 구성 요소들 중 박막 트랜지스터(TFT)는 블랙 매트릭스에 의해 가려진다.
타이밍 컨트롤러(101)는 시스템에 구비된 그래픽 컨트롤러로부터 출력된 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 영상 데이터 신호(DATA) 및 기준 클럭 신호(DCLK)를 공급받는다. 타이밍 컨트롤러(101)와 시스템 사이에 인터페이스회로(도시되지 않음)가 구비되는 바, 시스템으로부터 출력된 위 신호들은 인터페이스회로를 통해 타이밍 컨트롤러(101)로 입력된다. 인터페이스회로는 타이밍 컨트롤러(101)에 내장될 수도 있다.
도시되지 않았지만, 인터페이스회로는 LVDS(Low Voltage Differential Signaling) 수신부를 포함할 수 있다. 인터페이스회로는 시스템으로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 영상 데이터 신호(DATA) 및 기준 클럭 신호(DCLK)의 전압 레벨을 낮추는 한편, 이들의 주파수를 높인다.
한편, 인터페이스회로로부터 타이밍 컨트롤러(101)로 입력되는 신호의 높은 고주파 성분으로 인하여 이들 사이에 전자파장애(Electromagnetic interference)가 발생할 수 있는 바, 이를 방지하기 위해 인터페이스회로와 타이밍 컨트롤러(101) 사이에 EMI필터(도시되지 않음)가 더 구비될 수 있다.
타이밍 컨트롤러(101)는 수직 동기 신호(Hsync), 수평 동기 신호(Hsync) 및 기준 클럭 신호(DCLK)를 이용하여 게이트 드라이버(112)를 제어하기 위한 게이트 제어신호(GCS)와 데이터 드라이버(111)를 제어하기 위한 데이터 제어신호(DCS)를 발생한다.
게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 제어 신호(Gate Output Enable) 등을 포함한다. 데이터 제어신호(DCS)는 소스 스타트 펄스(Source Start Pulse), 소스 쉬프트 클럭(Source Shift Clock), 소스 출력 제어 신호(Source Output Enable), 극성 제어 신호(Polarity Signal) 등을 포함한다.
또한, 타이밍 컨트롤러(101)는 시스템을 통해 입력되는 영상 데이터 신호들(DATA)을 재정렬하고, 그리고 이 재정렬된 영상 데이터 신호들(DATA`)을 데이터 드라이버(111)에 공급한다.
한편, 타이밍 컨트롤러(101)는 시스템에 구비된 전원부로부터 출력된 구동 전원(VCC)에 의해 동작하는 바, 특히 이 구동 전원(VCC)은 타이밍 컨트롤러(101) 내부에 설치된 위상고정루프회로(Phase Lock Loop: PLL)의 전원 전압으로서 사용된다. 위상고정루프회로(PLL)는 타이밍 컨트롤러(101)에 입력되는 기준 클럭 신호(DCLK)를 발진기로부터 발생되는 기준 주파수와 비교한다. 그리고, 그 비교 결과 이들 사이에 오차가 있는 것으로 확인되면, 위상고정루프회로는 그 오차만큼 기준 클럭 신호(DCLK)의 주파수를 조정하여 샘플링 클럭 신호를 발생한다. 이 샘플링 클럭 신호는 영상 데이터 신호들(DATA`)을 샘플링하기 위한 신호이다.
직류-직류 변환부(177)는 시스템을 통해 입력되는 구동 전원(VCC)을 승압 또는 감압하여 표시 패널(133)에 필요한 각종 전압들을 생성한다. 이를 위해, 직류-직류 변환부(177)는, 예를 들어, 이의 출력 단의 출력 전압을 스위칭하기 위한 출력 스위칭 소자와, 그 출력 스위칭 소자의 제어 단자에 인가되는 제어 신호의 듀티비(duty ratio)나 주파수를 제어하여 출력 전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator: PWM)를 포함할 수 있다. 여기서, 전술된 펄스폭 변조기 대신에 펄스주파수 변조기(Pulse Frequency Modulator: PFM)가 그 직류-직류 변환부(177)에 포함될 수 있다.
펄스폭 변조기는 전술된 제어 신호의 듀티비를 높여 직류-직류 변환부(177)의 출력 전압을 높이거나, 그 제어 신호의 듀티비를 낮추어 직류-직류 변환부(177)의 출력 전압을 낮춘다. 펄스주파수 변조기는 전술된 제어 신호의 주파수를 높여 직류-직류 변환부(177)의 출력 전압을 높이거나, 제어 신호의 주파수를 낮추어 직류-직류 변환부(177)의 출력 전압을 낮춘다. 직류-직류 변환부(177)의 출력 전압은 기준 전압(AVDD), 하프 기준 전압(HAVDD), 감마 기준 전압(GMA)들, 공통 전압(Vcom), 게이트 고전압 및 게이트 저전압(VGL)을 포함할 수 있다.
감마 기준 전압(GMA)들은 기준 전압의 분압에 의해 발생된 전압이다. 감마 기준 전압(GMA)들은 아날로그 전압으로서, 이들은 데이터 드라이버(111)에 공급된다. 공통 전압(Vcom)은 데이터 드라이버(111)를 경유하여 표시 패널(133)의 공통 전극에 공급된다. 게이트 고전압(VGH)은 박막 트랜지스터(TFT)의 문턱 전압 이상으로 설정된 게이트 신호의 하이논리전압이고, 그리고 게이트 저전압(VGL)은 박막 트랜지스터(TFT)의 오프 전압으로 설정된 게이트 신호의 로우논리전압으로서, 이들은 게이트 드라이버(112)에 공급된다.
게이트 드라이버(112)는 타이밍 컨트롤러(101)로부터 제공된 게이트 제어신호(GCS)에 따라 게이트 신호들을 생성하고, 그 게이트 신호들을 복수의 게이트 라인들(GL1 내지 GLi)에 차례로 공급한다.
게이트 드라이버(112)는, 예를 들어, 게이트 쉬프트 클럭에 따라 게이트 스타트 펄스를 쉬프트 시켜 게이트 신호들을 발생시키는 쉬프트 레지스터로 구성될 수 있다. 쉬프트 레지스터는 복수의 스위칭 소자들로 구성될 수 있다. 이 스위칭 소자들은 표시 영역의 박막 트랜지스터(TFT)와 동일한 공정으로 하부 기판 상에 형성될 수 있다.
데이터 드라이버(111)는 타이밍 컨트롤러(101)로부터 영상 데이터 신호들(DATA') 및 데이터 제어신호(DCS)를 공급받는다. 데이터 드라이버(111)는 데이터 제어 신호(DCS)에 따라 영상 데이터 신호들(DATA')을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 순차적으로 래치하고 그 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 동시에 공급한다.
즉, 데이터 드라이버(111)는 타이밍 컨트롤러(101)로부터의 영상 데이터 신호들(DATA')을, 직류-직류 변환부(177)로부터 입력되는 감마 기준 전압들(GMA)을 이용하여, 아날로그 영상 데이터 신호들로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다. 예를 들어, 데이터 드라이버(111)는 계조 발생부(300)를 포함할 수 있는 바, 이 계조 발생부(도 3의 300)는 직류-직류 변환부(177)로부터 공급된 하프 기준 전압(HAVDD) 및 감마 기준 전압(GMA)들을 이용하여 복수의 계조 전압들(GV)을 생성한다. 복수의 계조 전압들(도 3의 GV)은 정극성 계조 전압들 및 이에 대응되는 복수의 부극성 계조 전압들을 생성한다. 복수의 정극성 계조 전압들은 하프 기준 전압(HVADD)보다 더 큰 전압값을 가지며, 복수의 부극성 계조 전압들은 하프 기준 전압(HAVDD)보다 더 작은 전압값을 갖는다. 데이터 드라이버(111)는 이들 정극성 계조 전압들 및 부극성 계조 전압들을 이용하여 타이밍 컨트롤러(101)로부터의 영상 데이터 신호들을 아날로그 신호로 변환한다.
한편, 계조 발생부(300)는 데이터 드라이버(111)의 내부 또는 외부에 위치할 수 있다.
도 3은 도 1의 데이터 드라이버(111)에 대한 상세 블록 구성도이다.
데이터 드라이버(111)는, 도 3에 도시된 바와 같이, 쉬프트 레지스터부(310), 샘플링 래치부(320), 홀딩 래치부(330), 계조 발생부(300), 디지털-아날로그 변환부(340) 및 버퍼부(350)를 포함한다.
쉬프트 레지스터부(310)는 타이밍 컨트롤러(101)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받고, 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호들을 생성한다. 이를 위해, 쉬프트 레지스터부(310)는 j개의 쉬프트 레지스터(31)들을 구비한다.
샘플링 래치부(320)는 쉬프트 레지스터부(310)로부터 순차적으로 공급되는 샘플링 신호들에 응답하여 디지털 영상 데이터 신호들을 순차적으로 저장한다. 여기서, 샘플링 래치부(320)는 j개의 디지털 영상 데이터 신호들을 저장하기 위한 j개의 샘플링 래치(32)들을 포함한다. 그리고, 각각의 샘플링 래치(32)는 영상 데이터 신호의 비트수에 대응되는 저장 용량을 갖는다. 예를 들어, 영상 데이터 신호들 각각이 k비트(k는 자연수)로 구성되는 경우 샘플링 래치(32)들 각각은 k비트의 크기로 설정된 저장 용량을 갖는다.
홀딩 래치부(330)는, 소스 출력 제어 신호(SOE; Source Output Enable)에 응답하여, 샘플링 래치부(320)로부터의 영상 데이터 신호들을 동시에 입력받아 저장함과 아울러, 이전 기간에 저장되었던 샘플링된 영상 데이터 신호들을 동시에 출력한다. 홀딩 래치부(330)로부터 출력된 영상 데이터 신호들은 디지털-아날로그 변환부(340)로 동시에 공급된다. 홀딩 래치부(330)는 j개의 영상 데이터 신호들을 저장하기 위한 j개의 홀딩 래치(33)들을 포함한다. 또한, 각각의 홀딩 래치(33)는 영상 데이터 신호의 비트수에 대응되는 저장 용량을 갖는다. 예를 들어, 영상 데이터 신호들 각각이 위와 같이 k비트로 구성되는 경우 홀딩 래치(33)들 각각은 k비트의 크기로 설정된 저장 용량을 갖는다.
계조 발생부(300)는 직류-직류 변환부(177)로부터의 하프 기준 전압(HAVDD) 및 감마 기준 전압(GMA)들을 분압하여 복수의 정극성 계조 전압들 및 복수의 부극성 계조 전압들을 생성한다.
디지털-아날로그 변환부(340)는 홀딩 래치부(340)로부터 공급된 영상 데이터 신호의 비트 값에 대응하는 아날로그 영상 데이터 신호를 생성한다. 구체적으로, 디지털-아날로그 변환부(340)는 홀딩 래치부(330)로부터의 디지털 영상 데이터 신호의 비트 값에 대응하는 계조 전압을 계조 발생부(300)에서 선택하고, 그 선택된 계조 전압을 아날로그 영상 데이터 신호로서 출력한다. 디지털-아날로그 변환부(340)는 j개의 디지털 영상 데이터 신호들을 아날로그 영상 데이터 신호들로 변환하기 위한 j개의 디지털-아날로그 변환기(34)들을 포함한다.
버퍼부(350)는 디지털-아날로그 변환부(340)로부터 아날로그 영상 데이터 신호들을 공급받고, 이 아날로그 영상 데이터 신호들을 증폭하여 표시 패널(133)의 데이터 라인(DL1 내지 DLj)들로 출력한다. 버퍼부(350)는 j개의 아날로그 영상 데이터 신호들을 증폭하기 위한 j개의 버퍼(35)들을 포함한다.
본 발명은 오버 드라이빙 구동을 위해 커패시터, 복수의 스위치들, 스위치 제어부 등을 더 포함할 수 있는 바, 이를 도 4를 참조로 하여 구체적으로 설명한다.
한편, 후술할 각종 신호들은 액티브 레벨 또는 비액티브 레벨을 가질 수 있다. 어떤 신호가 액티브 레벨을 가질 때, 그 액티브 레벨의 신호를 공급받는 구동부가 특정 동작(예를 들어, 오버 드라이빙 동작)을 수행할 수 있다. 이와 반대로, 어떤 신호가 비액티브 레벨을 가질 때, 그 비액티브 레벨의 신호를 공급받는 구동부는 그 특정 동작(예를 들어, 오버 드라이빙 동작)을 취소하거나 그 특정 동작을 수행하지 않는다.
또한, 어떤 신호가 액티브 레벨을 가질 때, 그 액티브 레벨의 신호를 공급받는 스위치는 턴-온될 수 있다. 이와 반대로, 어떤 신호가 비액티브 레벨을 가질 때, 그 액티브 레벨의 신호를 공급받는 스위치는 턴-오프될 수 있다.
도 4는 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 구성 요소들을 나타낸 도면이고, 도 5는 정극성 계조 전압들 및 부극성 계조 전압들의 크기 관계를 설명하기 위한 도면이다.
본 발명의 표시 장치는, 도 4에 도시된 바와 같이, 커패시터(C), 복수의 스위치들(SW1, SW2, SW3), 스위치 제어부(401), 오버 드라이빙 차단부(402), 제 1 비교기(451) 및 제 2 비교기(452)를 더 포함할 수 있다.
데이터 드라이버(111)는 데이터 라인들(DL1 내지 DLj)에 대응되는 복수의 출력 단자들(OT1 내지 OTj)을 포함하는 바, 이 데이터 드라이버(111)의 각 출력 단자(OT1 내지 OTj)는 각 버퍼(BF1 내지 BFj)의 출력 단자(OT1 내지 OTj)이다.
스위치 제어부(401)는 타이밍 컨트롤러(101)로부터의 극성 제어 신호(POL), 소스 출력 제어 신호(SOE), 수직 동기 신호(Vsync) 및 오버 드라이빙 제어 신호(OD)를 근거로 제 1 스위치 제어 신호(SCS1) 및 제 2 스위치 제어 신호(SCS2)를 출력한다.
커패시터(C)는 오버 드라이빙 구동에 필요한 오버 드라이빙 전압을 저장한다. 예를 들어, 이 커패시터(C)에 의해 이 커패시터(C)의 일측 단자(N1)는 부극성 오버 드라이빙 전압으로 유지될 수 있으며, 이 커패시터(C)의 타측 단자(N2)는 정극성 오버 드라이빙 전압으로 유지될 수 있다.
정극성 오버 드라이빙 전압은 전술된 정극성 계조 전압들 중 어느 하나의 전압과 동일할 수 있다. 부극성 오버 드라이빙 전압은 전술된 부극성 계조 전압들 중 어느 하나의 전압과 동일할 수 있다.
도 5에 도시된 바와 같이, 정극성 계조 전압들은 하프 기준 전압(HAVDD)보다 더 큰 계조 전압들이다. 여기서, 정극성 계조 전압들 중 하프 기준 전압(HAVDD)과 가장 큰 차이를 갖는 정극성 계조 전압을 정극성 최고 계조 전압(UH)으로 정의하고, 그 정극성 계조 전압들 중 하프 기준 전압(HAVDD)과 가장 작은 차이를 갖는 정극성 계조 전압을 정극성 최저 계조 전압(UL)으로 정의하자.
정극성 최고 계조 전압(UH)은 정극성 계조 전압들 중 가장 큰 값을 가지며, 정극성 최저 계조 전압(UL)은 그 정극성 계조 전압들 중 가장 작은 값을 갖는다.
정극성 계조 전압들이 서로 다른 크기를 갖는 256개의 정극성 계조 전압들을 포함한다고 할 때, 전술된 정극성 최고 계조 전압(UH)은 256번째 계조 전압(255계조 전압)에 해당하며, 정극성 최저 계조 전압(UL)은 첫 번째 계조 전압(0계조 전압)에 해당한다. 정극성 최고 계조 전압(UH)은 풀 화이트(full white) 레벨에 대응되는 전압이고, 정극성 최저 계조 전압(UL)은 풀 블랙(full black) 레벨에 대응되는 전압일 수 있다.
도 5에 도시된 바와 같이, 부극성 계조 전압들은 하프 기준 전압(HAVDD)보다 더 작은 계조 전압들이다. 여기서, 부극성 계조 전압들 중 하프 기준 전압(HAVDD)과 가장 큰 차이를 갖는 부극성 계조 전압을 부극성 최고 계조 전압(LL)으로 정의하고, 그 부극성 계조 전압들 중 하프 기준 전압(HAVDD)과 가장 작은 차이를 갖는 부극성 계조 전압을 부극성 최저 계조 전압(LH)으로 정의하자.
부극성 최고 계조 전압(LL)은 부극성 계조 전압들 중 가장 작은 값을 가지며, 부극성 최저 계조 전압(LH)은 그 부극성 계조 전압들 중 가장 큰 값을 갖는다.
부극성 계조 전압들이 서로 다른 크기를 갖는 256개의 부극성 계조 전압들을 포함한다고 할 때, 전술된 부극성 최고 계조 전압(LL)은 그 256개의 부극성 계조 전압들 중 256번째 계조 전압(255계조 전압)에 해당하며, 부극성 최저 계조 전압(LH)은 그 256개의 부극성 계조 전압들 중 첫 번째 계조 전압(0계조 전압)에 해당한다. 부극성 최고 계조 전압(LL)은 풀 화이트(full white) 레벨에 대응되는 전압이고, 부극성 최저 계조 전압(LH)은 풀 블랙(full black) 레벨에 대응되는 전압일 수 있다.
하나의 예로서, 하프 기준 전압(HAVDD)은 7.5[V]의 직류 전압이고, 정극성 최고 계조 전압(UH)은 14[V]의 직류 전압이고, 정극성 최저 계조 전압(UL)은 8[V]의 직류 전압이고, 부극성 최고 계조 전압(LL)은 1[V]이고, 부극성 최저 계조 전압(LH)은 7[V]의 직류 전압일 수 있다.
정극성 오버 드라이빙 전압은 전술된 부극성 최저 계조 전압(LH) 또는 하프 기준 전압(HAVDD) 보다 더 클 수 있다. 예를 들어, 정극성 오버 드라이빙 전압은 전술된 정극성 계조 전압들 중 어느 하나의 전압과 동일할 수 있다.
부극성 오버 드라이빙 전압은 전술된 정극성 최저 계조 전압(UL) 또는 하프 기준 전압(HAVDD) 보다 더 작을 수 있다. 예를 들어, 부극성 오버 드라이빙 전압은 전술된 부극성 계조 전압들 중 어느 하나의 전압과 동일할 수 있다.
복수의 스위치들(SW1 내지 SW3)은 복수의 제 1 스위치(SW1)들, 복수의 제 2 스위치(SW2)들 및 복수의 제 3 스위치(SW3)들을 포함한다. 제 1 스위치(SW1)들은 스위치 제어부(401)로부터의 제 1 스위치 제어 신호(SCS1)에 의해 공통으로 제어되며, 제 2 스위치(SW2)들은 스위치 제어부(401)로부터의 제 2 스위치 제어 신호(SCS2)에 의해 공통으로 제어된다. 한편, 제 3 스위치(SW3)들은 타이밍 컨트롤러(101)로부터의 제 3 스위치 제어 신호(SCS3)에 따라 제어된다.
서로 대응되는 출력 단자와 데이터 라인, 그리고 그 출력 단자 및 데이터 라인에 연결된 제 1 스위치(SW1), 제 2 스위치(SW2) 및 제 3 스위치(SW3)는 하나의 채널(channel)에 포함된다.
예를 들어, 데이터 드라이버(111)의 제 1 출력 단자(OT1), 제 1 데이터 라인(DL1), 그리고 그 제 1 출력 단자(OT1)과 제 1 데이터 라인(DL1)에 연결된 제 1 내지 제 3 스위치들(SW1 내지 SW3)은 제 1 채널(CH1)에 포함된다.
제 1 채널(CH1)의 제 1 스위치(SW1)는 스위치 제어부(401)로부터의 제 1 스위치 제어 신호(SCS1)에 따라 제어되며, 제 1 데이터 라인(DL1)과 커패시터(C)의 일측 단자(N1) 사이에 접속된다.
제 1 채널(CH1)의 제 2 스위치(SW2)는 스위치 제어부(401)로부터의 제 2 스위치 제어 신호(SCS2)에 따라 제어되며, 제 1 데이터 라인(DL1)과 커패시터(C)의 타측 단자(N2) 사이에 접속된다.
제 1 채널(CH1)의 제 3 스위치(SW3)는 타이밍 컨트롤러(101)로부터의 제 3 스위치 제어 신호(SCS3)에 따라 제어되며, 제 1 데이터 라인(DL1)과 제 1 출력 단자(OT1) 사이에 접속된다.
다른 채널도 전술된 제 1 채널(CH1)과 동일한 구성을 갖는다. 단, 홀수 번째 채널과 짝수 번째 채널은 서로 다른 구성을 갖는다. 예를 들어, 제 2 채널(CH2)의 제 1 스위치(SW1)는 커패시터(C)의 일측 단자(N1)가 아닌 타측 단자(N2)에 연결되며, 그 제 2 채널(CH2)의 제 2 스위치(SW2)는 커패시터(C)의 타측 단자(N2)가 아닌 일측 단자(N1)에 연결된다.
홀수 번째 채널은 전술된 제 1 채널(CH1)과 동일한 구성을 가지며, 짝수 번째 채널은 전술된 제 2 채널(CH2)과 동일한 구성을 가질 수 있다. 한편, 이와 반대로, 홀수 번째 채널은 전술된 제 2 채널(CH2)과 동일한 구성을 가지며, 짝수 번째 채널은 전술된 제 1 채널(CH1)과 동일한 구성을 가질 수 있다.
제 1 비교기(451)는 커패시터(C)의 일측 단자(N1)의 전압과 제 1 기준 전압(Vref1)을 비교하고, 그 비교 결과를 근거로 제 1 비교 신호를 출력한다.
제 1 비교기(451)는 커패시터(C)의 일측 단자(N1)의 전압이 제 1 기준 전압(Vref1)보다 더 높으면 액티브 레벨의 제 1 비교 신호를 출력한다. 반면, 제 1 비교기(451)는 커패시터(C)의 일측 단자(N1)의 전압이 제 1 기준 전압(Vref1)과 동일하거나 이보다 더 낮으면 비액티브 레벨의 제 1 비교 신호를 출력한다.
제 2 비교기(452)는 커패시터(C)의 타측 단자(N2)의 전압과 제 2 기준 전압(Vref2)을 비교하고, 그 비교 결과를 근거로 제 2 비교 신호를 출력한다.
제 2 비교기(452)는 커패시터(C)의 타측 단자(N2)의 전압이 제 2 기준 전압(Vref2)보다 더 낮으면 액티브 레벨의 제 2 비교 신호를 출력한다. 반면, 제 2 비교기(452)는 커패시터(C)의 타측 단자(N2)의 전압이 제 2 기준 전압(Vref2)과 동일하거나 이보다 더 높으면 비액티브 레벨의 제 2 비교 신호를 출력한다.
제 2 기준 전압(Vref2)은 제 1 기준 전압(Vref1)보다 더 클 수 있다. 예를 들어, 제 1 기준 전압(Vref1)은 부극성 최저 계조 전압(LH)과 동일한 값을 가질 수 있으며, 제 2 기준 전압(Vref2)은 정극성 최저 계조 전압(UL)과 동일한 값을 가질 수 있다.
원활한 오버 드라이빙 구동을 위해서는 커패시터(C)의 일측 단자(N1)의 전압이 적어도 부극성 최저 전압(LH)으로 유지되고, 커패시터(C)의 타측 단자(N2)의 전압이 적어도 정극성 최저 계조 전압(UL)으로 유지되어야 하는 바, 전술된 제 1 및 제 2 비교기(451, 452)는 그 커패시터(C)의 양측 단자(N1, N2)의 전압들이 오버 드라이빙 구동에 적절한 전압을 갖는지를 판단한다.
제 1 비교기(451)로부터의 제 1 비교 신호 및 제 2 비교기(452)로부터의 제 2 비교 신호는 각각 오버 드라이빙 차단부(402)로 공급된다.
오버 드라이빙 차단부(402)는 제 1 및 제 2 비교기들(451, 452)로부터의 제 1 및 제 2 비교 신호들을 근거로 오버 드라이빙 차단 신호(NOD)를 출력한다. 예를 들어, 제 1 비교 신호 및 제 2 비교 신호들 중 적어도 하나가 액티브 레벨을 가질 때, 오버 드라이빙 차단부(402)는 액티브 레벨의 오버 드라이빙 차단 신호(NOD)를 출력한다. 즉, 오버 드라이빙 차단부(402)는 커패시터(C)의 일측 단자(N1) 및 타측 단자(N2) 중 적어도 하나가 오버 드라이빙 전압(정극성 오버 드라이빙 전압 또는 부극성 오버 드라이빙 전압)으로 유지되지 않을 때 액티브 레벨의 오버 드라이빙 차단 신호(NOD)를 출력한다. 오버 드라이빙 차단 신호(NOD)는 스위치 제어부(401)로 인가된다.
액티브 레벨의 오버 드라이빙 차단 신호(NOD)를 공급받은 스위치 제어부(401)는 오버 드라이빙 동작을 수행하지 않는다. 다시 말하여, 액티브 레벨의 오버 드라이빙 차단 신호(NOD)에 응답하여, 스위치 제어부(401)는 오버 드라이빙 동작 대신 정상 동작을 수행한다. 예를 들어, 액티브 레벨의 오버 드라이빙 차단 신호(NOD)가 스위치 제어부(401)에 입력되면, 스위치 제어부(401)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1) 및 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 출력한다. 이에 따라, 제 1 및 제 2 스위치들(SW1, SW2)은 턴-오프(개방)된다.
도 6은 도 1의 타이밍 컨트롤러가 오버 드라이빙 구동 여부를 판단하는 방법을 설명하기 위한 순서도이다.
타이밍 컨트롤러(101)는 시스템으로부터의 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호(OD)를 출력한다. 예를 들어, 타이밍 컨트롤러(101)는 그 영상 데이터들 중 이전 수평 라인의 영상 데이터 신호들 각각과 제 1 기준값을 개별적으로 비교하고, 현재 수평 라인의 영상 데이터 신호들 각각과 제 2 기준값을 개별적으로 비교한다.
이전 수평 라인의 영상 데이터 신호들 각각이 제 1 기준값보다 더 크거나 같고, 현재 수평 라인의 영상 데이터 신호들 각각이 제 2 기준값보다 더 작거나 같은 조건을 만족할 경우, 타이밍 컨트롤러(101)는 액티브 레벨의 오버 드라이빙 제어 신호(OD)를 출력한다. 반면, 위 조건이 만족되지 않을 경우, 타이밍 컨트롤러(101)는 비액티브 레벨의 오버 드라이빙 제어 신호(OD)를 출력한다.
하나의 예로서, 제 1 기준값은 제 2 기준값보다 더 클 수 있다. 이때, 제 1 기준값은 중간 계조 전압(예를 들어, 128계조 전압)에 대응되는 디지털 값을 가질 수 있으며, 제 2 기준값은 최저 계조 전압(예를 들어, 0계조 전압)에 대응되는 디지털 값을 가질 수 있다.
다른 실시예로서, 제 1 기준값과 제 2 기준값은 동일할 수도 있고, 이와 달리 제 2 기준값이 제 1 기준값보다 더 클 수도 있다.
타이밍 컨트롤러(101)로부터 액티브 레벨의 오버 드라이빙 제어 신호(OD)가 출력되면, 현재 수평 라인의 영상 데이터 신호들에 대한 오버 드라이빙 구동이 수행된다. 반면, 타이밍 컨트롤러(101)로부터 비액티브 레벨의 오버 드라이빙 제어 신호(OD)가 출력되면, 현재 수평 라인의 영상 데이터 신호들에 대한 오버 드라이빙 구동이 수행되지 않는다.
도 7a 및 도 7b는 오버 드라이빙 구동 시 인접한 2개 채널들 각각에 포함된 제 1 내지 제 3 스위치들의 동작을 설명하기 위한 도면이다. 도 7a 및 도 7b에서 원형 점선으로 둘러싸인 신호는 액티브 레벨을 갖는 신호를 의미하며, 원형 점선으로 둘러싸인 스위치는 턴-온된 스위치를 의미한다.
도 8a는 도 7a 및 도 7b에서의 오버 드라이빙 구동에 의한 제 1 데이터 라인의 전압 변화를 설명하기 위한 도면이며, 도 8b는 도 7a 및 도 7b에서의 오버 드라이빙 구동에 의한 제 2 데이터 라인의 전압 변화를 설명하기 위한 도면이다.
도 8a에서의 도번 Data1은 제 1 데이터 라인(DL1)에 대응되는 시간 별 영상 데이터 신호(디지털 신호)들을 의미한다. 그리고, 동 도면의 도번 Vdata1은 그 Data1에 대응되는 데이터 전압(아날로그 신호, 즉 계조 전압)을 의미하는 것으로 이는 제 1 데이터 라인(DL1)의 전압을 나타낸다. Vdata1은 후술할 제 1 이전 데이터 전압(VP_n-1) 및 제 1 현재 데이터 전압(VP_n)을 포함한다.
도 8b에서의 도번 Data2는 제 2 데이터 라인(DL2)에 대응되는 시간 별 영상 데이터 신호(디지털 신호)들을 의미한다. 그리고, 동 도면의 Vdata2는 그 Data2에 대응되는 데이터 전압(아날로그 신호, 즉 계조 전압)을 의미하는 것으로, 이는 제 2 데이터 라인(DL2)의 전압을 나타낸다. Vdata2는 후술할 제 2 이전 데이터 전압(VN_n-1) 및 제 2 현재 데이터 전압(VN_n)을 포함한다.
도 7a 및 도 7b와 관련된 동작을 설명하기에 앞서 이전 소스 출력 기간의 동작을 먼저 설명한다.
소스 출력 제어 신호(SOE)는 소스 출력 기간 및 수평 블랭크 기간을 정의한다. 소스 출력 제어 신호가 로우 레벨로 유지되는 기간(예를 들어, ① 또는 ②)이 전술된 소스 출력 기간에 해당하며, 소스 출력 제어 신호가 하이 레벨로 유지되는 기간(예를 들어, ②)이 전술된 수평 블랭크 기간에 해당한다.
데이터 드라이버(111)는 소스 출력 제어 신호(SOE)의 소스 출력 기간에 제 1 수평 라인의 데이터 전압들을 동시에 출력한다. 예를 들어, 데이터 드라이버(111)는 소스 출력 제어 신호(SOE)의 제 1 소스 출력 기간(①) 동안 제 1 수평 라인의 데이터 전압들을 동시에 출력한다. 이후, 데이터 드라이버(111)는 수평 블랭크 기간(②) 이후의 제 2 소스 출력 기간(③) 동안 제 2 수평 라인의 데이터 전압들을 동시에 출력한다.
여기서, 제 1 소스 출력 기간(①)을 이전 소스 출력 기간으로, 제 2 소스 출력 기간(③)을 현재 소스 출력 기간으로 정의한다. 그리고, 제 1 수평 라인의 데이터 전압을 이전 데이터 전압으로 정의하고, 제 2 수평 라인의 데이터 전압을 현재 데이터 전압으로 정의한다. 또한, 제 1 수평 라인의 데이터 전압에 대응되는 디지털 영상 데이터 신호를 이전 영상 데이터 신호로 정의하고, 제 2 수평 라인의 데이터 전압에 대응되는 디지털 영상 데이터 신호를 현재 영상 데이터 신호로 정의한다.
이전 소스 출력 기간(①)에 제 1 및 제 2 데이터 라인(DL1, DL2)을 포함한 모든 데이터 라인들(DL1 내지 DLj)은 이전 소스 출력 기간(①) 동안 데이터 드라이버(111)로부터 출력된 이전 데이터 전압들을 공급받는다. 예를 들어, 제 1 데이터 라인(DL1)은 제 1 이전 데이터 전압을 공급받으며, 제 2 데이터 라인(DL2)은 제 2 이전 데이터 전압을 공급받는다.
홀수 번째 데이터 라인(DL1, DL3, ..., DLj-1)에 대응되는 데이터 전압과 짝수 번째 데이터 라인(DL2, DL4, ..., DLj)에 대응되는 데이터 전압은 서로 상반된 극성을 갖는다. 예를 들어, 제 1 데이터 라인(DL1)에 대응되는 데이터 전압(이전 데이터 전압 또는 현재 데이터 전압)이 정극성을 갖는다면, 제 2 데이터 라인(DL2)에 대응되는 전압(이전 데이터 전압 또는 현재 데이터 전압)은 부극성을 가질 수 있다.
데이터 전압의 극성은 극성 제어 신호(POL)에 의해 결정된다. 극성 제어 신호(POL)는 서로 다른 2개의 레벨을 갖는 바, 한 프레임 기간 단위로 이의 레벨이 변경될 수 있다. 예를 들어, 극성 제어 신호(POL)가 제 1 레벨일 때, 홀수 번째 데이터 라인(DL1, DL3, ..., DLj-1)에 대응되는 데이터 전압은 정극성을 갖는 반면, 짝수 번째 데이터 라인(DL2, DL4, ..., DLj)에 대응되는 데이터 전압은 부극성을 갖는다. 한편, 극성 제어 신호(POL)가 제 2 레벨일 때, 홀수 번째 데이터 라인(DL1, DL3, ..., DLj-1)에 대응되는 데이터 전압은 부극성을 갖는 반면, 짝수 번째 데이터 라인(DL2, DL4, ..., DLj)에 대응되는 데이터 전압은 정극성을 갖는다.
타이밍 컨트롤러(101)는, 이 이전 소스 출력 기간(①)을 정의하는 인접 펄스들 중 앞선 펄스의 폴링 에지(falling edge) 시점에, 이전 영상 데이터 신호들 및 현재 영상 데이터 신호들을 근거로 오버 드라이빙 여부를 판단한다. 이후, 타이밍 컨트롤러(101)는 그 인접 펄스들 중 시간적으로 후에 위치하는 펄스의 라이징 에지(rising edge) 시점에, 오버 드라이빙 제어 신호(OD)를 출력한다. 즉, 이 라이징 에지 시점에 비액티브 레벨의 오버 드라이빙 제어 신호(OD) 또는 액티브 레벨의 오버 드라이빙 제어 신호(OD)가 출력될 수 있다. 여기서, 영상 데이터 신호들이 도 6에서 설명된 조건을 만족하여 타이밍 컨트롤러(101)가 오버 드라이빙 구동을 수행하기로 결정하였다고 가정하자.
그러면, 수평 블랭크 기간(②)에, 스위치들(SW1 내지 SW3)은 도 7a에 도시된 바와 같이 동작한다. 이하, 도 7a를 참조로 수평 블랭크 기간(②)에서의 표시 장치의 동작을 상세히 설명하면 다음과 같다.
먼저, 전술된 바와 같이, 이전 소스 출력 기간(①)에 제 1 데이터 라인(DL1)에는 정극성의 제 1 이전 데이터 전압(VP_n-1)이 인가되었었으며, 제 2 데이터 라인(DL2)에는 부극성의 제 2 이전 데이터 전압(VN_n-1)이 인가되었다.
이후, 도 7a에 도시된 바와 같은 수평 블랭크 기간(②)에, 타이밍 컨트롤러(101)로부터 액티브 레벨의 오버 드라이빙 제어 신호(OD)가 출력된다.
스위치 제어부(401)는 자신에게 입력된 극성 제어 신호(POL)의 레벨을 근거로 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들 중 어느 한 종의 스위치들을 선택하여 턴-온시킨다. 예를 들어, 극성 제어 신호(POL)가 제 1 레벨을 갖는다면, 스위치 제어부(401)는 제 1 스위치(SW1)들을 모두 턴-온시키고, 제 2 스위치(SW2)들을 모두 턴-오프시킨다. 한편, 이 수평 블랭크 기간(②)에 타이밍 컨트롤러(101)는 제 3 스위치(SW3)들을 모두 턴-오프시킨다.
이를 위해, 스위치 제어부(401)는 액티브 레벨의 제 1 스위치 제어 신호(SCS1)를 제 1 스위치(SW1)들의 각 게이트 전극으로 공급하고, 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 제 2 스위치(SW2)들의 각 게이트 전극으로 공급한다. 그리고, 타이밍 컨트롤러(101)는 비액티브 레벨의 제 3 스위치 제어 신호(SCS3)를 제 3 스위치(SW3)들의 각 게이트 전극으로 공급한다.
액티브 레벨의 제 1 스위치 신호(SCS1)는, 액티브 레벨의 오버 드라이빙 제어 신호(OD)와 소스 출력 제어 신호(SOE)의 수평 블랭크 기간(②)을 정의하는 펄스가 중첩되는 기간 동안, 그 액티브 레벨로 유지된다.
제 3 스위치 제어 신호(SCS3)는 소스 출력 제어 신호(SOE)의 매 수평 블랭크 기간 마다 액티브 레벨을 가지며, 소스 출력 제어 신호(SOE)의 매 소스 출력 기간 마다 비액티브 레벨을 갖는다.
이에 따라, 수평 블랭크 기간(②) 동안, 제 1 스위치(SW1)들이 모두 턴-온되고, 제 2 스위치(SW2)들은 모두 턴-오프되며, 제 3 스위치(SW3)들은 모두 턴-오프된다.
그러면, 예를 들어, 제 1 채널(CH1)의 턴-온된 제 1 스위치(SW1)에 의해 제 1 데이터 라인(DL1)과 커패시터(C)의 일측 단자(N1)가 서로 연결된다. 이에 따라, 커패시터(C)의 일측 단자(N1)의 전압, 즉 부극성 오버 드라이빙 전압(QL)이 제 1 데이터 라인(DL1)에 인가된다. 따라서, 제 1 데이터 라인(DL1)의 전압(VP_n-1)이 빠르게 감소할 수 있다.
이와 동시에, 제 2 채널(CH2)의 턴-온된 제 1 스위치(SW1)에 의해 제 2 데이터 라인(DL2)과 커패시터(C)의 타측 단자(N2)가 서로 연결된다. 이에 따라, 커패시터(C)의 타측 단자(N2)의 전압, 즉 정극성 오버 드라이빙 전압(QH)이 제 2 데이터 라인(DL2)에 인가된다. 따라서, 제 2 데이터 라인(DL2)의 전압(VN_n-1)이 빠르게 증가할 수 있다.
이어서, 7b를 참조로 현재 소스 출력 기간에서의 표시 장치의 동작을 상세히 설명하면 다음과 같다.
현재 소스 출력 기간(③) 동안, 도 7b에 도시된 바와 같이, 데이터 드라이버(111)는 제 1 현재 데이터 전압(VP_n) 및 제 2 현재 데이터 전압(VN_n)을 포함한 현재 수평 라인의 데이터 전압들을 출력한다. 제 1 현재 데이터 전압(VP_n)은 데이터 드라이버(111)의 제 1 출력 단자(OT1)를 통해 출력되며, 제 2 현재 데이터 전압(VN_n)은 제 2 출력 단자(OT2)를 통해 출력된다. 제 1 현재 데이터 전압(VP_n)은 정극성을 가지며, 제 2 현재 데이터 전압(VN_n)은 부극성을 갖는다.
이 현재 소스 출력 기간(③) 동안, 스위치 제어부(401)는 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들을 모두 턴-오프시킨다. 그리고 타이밍 컨트롤러(101)는 제 3 스위치(SW3)들을 모두 턴-온시킨다.
이를 위해, 스위치 제어부(401)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1)를 제 1 스위치(SW1)들의 각 게이트 전극으로 공급하고, 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 제 2 스위치(SW2)들의 각 게이트 전극으로 공급한다. 그리고, 타이밍 컨트롤러(101)는 액티브 레벨의 제 3 스위치 제어 신호(SCS3)를 제 3 스위치(SW3)들의 각 게이트 전극으로 공급한다.
그러면, 예를 들어, 제 1 채널(CH1)의 턴-온된 제 3 스위치(SW3)에 의해 제 1 출력 단자(OT1)와 제 1 데이터 라인(DL1)이 서로 연결되고, 제 2 채널(CH2)의 턴-온된 제 3 스위치(SW3)에 의해 제 2 출력 단자(OT2)와 제 2 데이터 라인(DL2)이 서로 연결된다. 이에 따라, 데이터 드라이버(111)로부터의 제 1 현재 데이터 전압(VP_n)은 제 1 데이터 라인(DL1)으로 공급되며, 데이터 드라이버(111)로부터의 제 2 현재 데이터 전압(VN_n)은 제 2 데이터 라인(DL2)으로 공급된다.
전술된 수평 블랭크 기간(②)에 제 1 데이터 라인(DL1)의 전압이 부극성 오버 드라이빙 전압(QL)에 의해 충분히 감소된 상태이므로, 제 1 현재 데이터 전압은 그 현재 소스 출력 기간(③) 동안 충분히 목표 전압에 도달할 수 있다. 예를 들어, 정극성의 제 1 이전 데이터 전압(VP_n-1)이 풀 화이트의 영상 데이터 신호(FFh)에 해당하는 정극성 최고 계조 전압(UH)이고, 제 1 현재 데이터 전압(VP_n)이 풀 블랙의 영상 데이터 신호(00h)에 해당하는 정극성 최저 계조 전압(UL)이라면, 현재 소스 출력 기간(③) 동안 제 1 데이터 라인(DL1)의 전압은 정극성 최저 계조 전압(UL)의 레벨에 도달할 수 있다.
또한, 전술된 수평 블랭크 기간(②)에 제 2 데이터 라인(DL2)의 전압이 정극성 오버 드라이빙 전압(QH)에 의해 충분히 상승된 상태이므로, 제 2 현재 데이터 전압(VN_n)은 그 현재 소스 출력 기간(③) 동안 충분히 목표 전압에 도달할 수 있다. 예를 들어, 부극성의 제 2 이전 데이터 전압(VN_n-1)이 풀 화이트의 영상 데이터 신호(FFh)에 해당하는 부극성 최고 계조 전압(LL)이고, 제 2 현재 데이터 전압(VN_n)이 풀 블랙의 영상 데이터 신호(00h)에 해당하는 부극성 최저 계조 전압(LH)이라면, 현재 소스 출력 기간(③) 동안 제 2 데이터 라인(DL2)의 전압은 부극성 최저 계조 전압(LH)의 레벨에 도달할 수 있다.
한편, 도시되지 않았지만, 오버 드라이빙이 아닌 정상 구동시에, 스위치 제어부(401)는 전술된 수평 블랭크 기간(②)에 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들을 모두 턴-오프시키고, 타이밍 컨트롤러(101)는 그 수평 블랭크 기간(②)에 제 3 스위치(SW3)들을 모두 턴-오프시킨다.
도 9a 및 도 9b는 수직 동기 신호의 수직 블랭크 기간에 본 발명의 표시 장치의 동작을 설명하기 위한 도면이다.
수직 동기 신호(Vsync)는 수직 블랭크 기간을 정의한다. 수직 블랭크 기간은 인접한 프레임 기간들 사이에 위치한다.
수직 블랭크 기간의 전반부 동안, 도 9a에 도시된 바와 같이, 스위칭 제어부(401)는 극성 제어 신호(POL)의 레벨을 근거로, 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들 중 어느 한 종의 스위치들을 선택하여 턴-온시킨다. 예를 들어, 극성 제어 신호(POL)가 제 1 레벨을 갖는다면, 스위치 제어부(401)는 제 2 스위치(SW2)들을 모두 턴-온시키고, 제 1 스위치(SW1)들을 모두 턴-오프시킨다. 한편, 이 수직 블랭크 기간의 전반부 동안 타이밍 컨트롤러(101)는 제 3 스위치(SW3)들을 모두 턴-오프시킨다.
이를 위해, 스위치 제어부(401)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1)를 제 1 스위치(SW1)들의 각 게이트 전극으로 공급하고, 액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 제 2 스위치(SW2)들의 각 게이트 전극으로 공급한다. 그리고, 타이밍 컨트롤러(101)는 비액티브 레벨의 제 3 스위치 제어 신호(SCS3)를 제 3 스위치(SW3)들의 각 게이트 전극으로 공급한다.
이에 따라, 수직 블랭크 기간의 전반부 동안, 제 2 스위치(SW2)들이 모두 턴-온되고, 제 1 스위치(SW1)들은 모두 턴-오프되며, 제 3 스위치(SW3)들은 모두 턴-오프된다.
그러면, 제 1 채널(CH1)의 턴-온된 제 2 스위치(SW2)에 의해 제 1 데이터 라인(DL1)과 커패시터(C)의 타측 단자(N2)가 서로 연결된다. 이에 따라, 커패시터(C)의 타측 단자(N2)에 제 1 데이터 라인(DL1)의 전압이 인가된다. 전술된 도 7b에 도시된 바와 같이 제 1 데이터 라인(DL1)에 정극성의 제 1 현재 데이터 전압(VP_n)이 인가된 경우, 커패시터(C)의 일측 단자(N1)는 그 정극성의 전압으로 유지된다.
이와 동시에, 제 2 채널(CH2)의 턴-온된 제 2 스위치(SW2)에 의해 제 2 데이터 라인(DL2)과 커패시터(C)의 일측 단자(N1)가 서로 연결된다. 이에 따라, 커패시터(C)의 일측 단자(N1)에 제 2 데이터 라인(DL2)의 전압이 인가된다. 전술된 도 7b에 도시된 바와 같이 제 2 데이터 라인(DL2)에 부극성의 제 2 현재 데이터 전압(VN_n)이 인가된 경우, 커패시터(C)의 일측 단자(N1)는 그 부극성의 전압으로 유지된다.
이와 같이 수직 블랭크 기간의 전반부 동안, 커패시터(C)는 데이터 라인들(DL1 내지 DLj)의 전압에 의해 충전된다. 즉, 수직 블랭크 기간의 전반부 동안, 홀수 번째 데이터 라인들(DL1, DL3, ..., DLj-1)은 커패시터(C)의 타측 단자(N2)에 공통으로 연결되며, 짝수 번째 데이터 라인들(DL2, DL4, ..., DLj)은 커패시터(C)의 일측 단자(N1)에 공통으로 연결되는 바, 이에 따라 커패시터(C)의 타측 단자(N2)는 홀수 번째 데이터 라인들(DL1, DL3, ..., DLj-1)로부터의 정극성 전압들에 의해 충전되고, 커패시터(C)의 일측 단자(N1)는 짝수 번째 데이터 라인들(DL2, DL4, ..., DLj)로부터의 부극성 전압들에 의해 충전된다.
따라서, 커패시터(C)는 수직 블랭크 기간의 전반부마다 주기적으로 충전될 수 있다.
수직 블랭크 기간의 후반부 동안, 도 9b에 도시된 바와 같이, 스위 제어부(401)는 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들을 모두 턴-오프시킨다. 그리고, 타이밍 컨트롤러(101)는 제 3 스위치(SW3)들을 모두 턴-온시킨다.
이를 위해, 스위치 제어부(401)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1)를 제 1 스위치(SW1)들의 각 게이트 전극으로 공급하고, 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 제 2 스위치(SW2)들의 각 게이트 전극으로 공급한다. 그리고, 타이밍 컨트롤러(101)는 액티브 레벨의 제 3 스위치 제어 신호(SCS3)를 제 3 스위치(SW3)들의 각 게이트 전극으로 공급한다.
이에 따라, 수직 블랭크 기간의 후반부 동안, 제 1 스위치(SW1)들 및 제 2 스위치(SW2)들이 모두 턴-오프되고, 제 3 스위치(SW3)들은 모두 턴-온된다.
그러면, 예를 들어, 제 1 채널(CH1)의 턴-온된 제 3 스위치(SW3)에 의해 제 1 출력 단자(OT1)와 제 1 데이터 라인(DL1)이 서로 연결되고, 제 2 채널(CH2)의 턴-온된 제 3 스위치(SW3)에 의해 제 2 출력 단자(OT2)와 제 2 데이터 라인(DL2)이 서로 연결된다.
한편, 이 수직 블랭크 기간의 후반부 동안, 데이터 드라이버(111)는 각 출력 단자(OT1 내지 OTj)를 통해 초기화 전압을 출력한다. 그러면, 이 초기화 전압은 각 출력 단자(OT1 내지 OTj)를 통해 각 데이터 라인(DL1 내지 DLj)으로 공급된다. 이에 따라, 수직 블랭크 기간의 후반부 동안, 데이터 라인들(DL1 내지 DLj)이 초기화 전압으로 초기화될 수 있다. 이 초기화 전압은 전술된 하프 기준 전압(HAVDD)일 수 있다.
도 10은 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 다른 구성 요소들을 나타낸 도면이다.
본 발명의 표시 장치는, 도 10에 도시된 바와 같이, 커패시터(C), 복수의 스위치들(SW1, SW2, SW3), 오버 드라이빙 판단부(600), 복수의 스위치 제어부(500)들, 오버 드라이빙 차단부(402), 제 1 비교기(451) 및 제 2 비교기(452)를 더 포함할 수 있다.
오버 드라이빙 판단부(600)는 홀딩 래치부(330)에 저장된 이전 영상 데이터 신호들 및 샘플링 래치부(320)에 저장된 현재 영상 데이터 신호들을 근거로 복수의 오버 드라이빙 제어 신호(OD1 내지 ODj)들을 출력한다. 다시 말하여, 오버 드라이빙 판단부(600)는 복수의 이전 영상 데이터들과 복수의 현재 영상 데이터 신호들을 대응되는 것들끼리 비교하고, 각 비교 결과를 근거로 각 오버 드라이빙 제어 신호(OD1 내지 ODj)의 레벨을 선택한다. 이에 따라, 각 오버 드라이빙 제어 신호(OD1 내지 ODj)는 서로 다른 레벨을 가질 수 있다. 예를 들어, 제 1 채널(CH1)에 대응되는 제 1 오버 드라이빙 제어 신호(OD1)는 액티브 레벨을 갖는 반면, 제 2 채널(CH2)에 대응되는 제 2 오버 드라이빙 제어 신호(OD2)는 비액티브 레벨을 가질 수 있다.
오버 드라이빙 판단부(600)는 데이터 드라이버(111)에 내장될 수 있다. 이와 같은 경우, 데이터 드라이버(111)는 자체적으로 오버 드라이빙 제어 신호를 생성할 수 있다.
한편, 본 발명의 표시 장치가 도 10과 같은 구성을 포함할 경우, 그 표시 장치의 타이밍 컨트롤러(101)는 오버 드라이빙 제어 신호(OD)를 생성하지 않는다. 다시 말하여, 도 10과 같은 구성을 포함하는 표시 장치에서, 데이터 드라이버(111)는 타이밍 컨트롤러(101)의 도움 없이 자체적으로 오버 드라이빙 동작 여부를 판단할 수 있다.
각 스위치 제어부(500)는 오버 드라이빙 판단부(600)로부터의 각 오버 드라이빙 제어 신호(OD1 내지 ODj)를 공급받는다. 각 스위치 제어부(500)의 동작은 전술된 도 4의 스위치 제어부(401)와 동일하다. 단, 각 스위치 제어부(500)는 각 채널별로 구비된다.
각 스위치 제어부(500)는 해당 채널의 제 1 스위치(SW1) 및 제 2 스위치(SW2)를 제어한다. 예를 들어, 제 1 채널(CH1)의 스위치 제어부(500)는 제 1 채널(CH1)의 제 1 스위치(SW1) 및 제 제 1 채널(CH1)의 제 2 스위치(SW2)를 각각 제어하며, 제 2 채널(CH2)의 스위치 제어부(500)는 제 2 채널(CH2)의 제 1 스위치(SW1) 및 제 2 채널(CH2)의 제 2 스위치(SW2)를 각각 제어한다.
각 스위치 제어부(500)는 전술된 극성 제어 신호(POL), 소스 출력 제어 신호(SOE) 및 수직 동기 신호(Vsync)를 공급받는다.
한편, 각 채널의 제 3 스위치(SW3)는, 전술된 바와 같은 타이밍 컨트롤러(101)의 제 3 스위치 제어 신호(SW3)에 따라 공통으로 제어된다.
도 10의 오버 드라이빙 차단부(402)로부터 출력된 오버 드라이빙 차단 신호(NOD)는 오버 드라이빙 판단부(600)로 공급된다. 오버 드라이빙 차단부(402)로부터의 액티브 레벨의 오버 드라이빙 차단 신호(NOD)가 오버 드라이빙 판단부(600)에 공급되면, 오버 드라이빙 판단부(600)는 모든 스위치 제어부(500)들로 비액티브 레벨의 오버 드라이빙 신호들(OD1 내지 ODj)을 공급한다.
도 11은 도 10의 오버 드라이빙 판단부가 오버 드라이빙 구동 여부를 판단하는 방법을 설명하기 위한 순서도이다.
오버 드라이빙 판단부(600)는 데이터 드라이버(111)에 저장된 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호들(OD1 내지 ODj)을 출력한다. 다시 말하여, 오버 드라이빙 판단부(600)는 데이터 드라이버(111)의 샘플링 래치부(320) 및 홀딩 래치부(330) 저장된 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호들(OD1 내지 ODj)을 출력한다. 예를 들어, 오버 드라이빙 판단부(600)는 그 영상 데이터 신호들 중 하나의 홀딩 래치에 저장된 이전 영상 데이터 신호와 제 1 기준값을 비교하고, 그에 대응되는 하나의 샘플링 래치에 저장된 현재 영상 데이터 신호와 제 2 기준값을 개별적으로 비교한다.
홀딩 래치의 이전 영상 데이터 신호가 제 1 기준값보다 더 크거나 같고, 샘플링 래치의 현재 영상 데이터 신호가 제 2 기준값보다 더 작거나 같은 조건을 만족할 경우, 오버 드라이빙 판단부(600)는 액티브 레벨의 오버 드라이빙 제어 신호를 출력한다. 반면, 위 조건이 만족되지 않을 경우, 오버 드라이빙 판단부는 비액티브 레벨의 오버 드라이빙 제어 신호를 출력한다.
오버 드라이빙 판단부(600)로부터 액티브 레벨의 오버 드라이빙 제어 신호를 공급받은 스위치 제어부(500)는 수평 블랭크 기간에 해당 채널의 제 1 스위치(SW1) 및 제 2 스위치(SW2) 중 하나를 선택하여 턴-온시킨다. 이때, 스위치 제어부(500)는 전술된 바와 같이 그 수평 블랭크 기간이 포함된 현재 프레임 기간에서의 극성 제어 신호(POL)의 레벨을 근거로 하나의 스위치를 선택한다.
반면, 오버 드라이빙 판단부(600)로부터 비액티브 레벨의 오버 드라이빙 제어 신호를 공급받은 스위치 제어부(500)는 수평 블랭크 기간에 해당 채널의 제 1 스위치(SW1) 및 제 2 스위치(SW2)를 턴-오프시킨다.
도 12는 도 10의 오버 드라이빙 판단부의 영상 비교 시점 및 액티브 레벨의 오버 드라이빙 제어 신호의 출력 시점을 설명하기 위한 도면이다. 도 12에서의 화살표는 샘플링 래치의 디지털 영상 데이터 신호가 홀딩 래치로 출력되는 것을 의미한다. 홀딩 래치는 소스 출력 제어 신호(SOE)의 라이징 에지 시점에 맞춰 샘플링 래치로부터의 디지털 영상 데이터를 공급받고 이에 대한 데이터 전압을 출력한다. 한편, 도 12에서의 극성 제어 신호는 제 1 레벨을 갖는다.
오버 드라이빙 판단부(600)는, 소스 출력 제어 신호(SOE)의 폴링 에지 시점에 홀딩 래치의 이전 영상 데이터 신호와 제 1 기준값을 비교하고, 그 폴링 에지 시점에 샘플링 래치의 현재 영상 데이터 신호와 제 2 기준값을 비교한다. 그리고, 그 비교 결과를 근거로 오버 드라이빙 여부를 판단한다.
예를 들어, 도 12에 도시된 바와 같이, 오버 드라이빙 판단부(600)는 이전 소스 출력 기간(①)을 정의하는 인접 펄스들 중 앞선 펄스의 폴링 에지 시점(T_F)에, 홀딩 래치의 이전 영상 데이터 신호(128gray, 즉 128계조에 대응되는 디지털 영상 데이터 신호) 및 샘플링 래치의 현재 영상 데이터 신호(0gray, 즉 0계조에 대응되는 디지털 영상 데이터 신호)를 근거로 오버 드라이빙 여부를 판단한다.
이후, 오버 드라이빙 판단부(600)는 그 인접 펄스들 중 시간적으로 뒤에 위치하는 펄스의 라이징 에지 시점(T_R)에, 오버 드라이빙 제어 신호(OD)를 출력한다. 즉, 이 라이징 에지 시점(T_R)에 비액티브 레벨의 오버 드라이빙 제어 신호(OD) 또는 액티브 레벨의 오버 드라이빙 제어 신호(OD)가 출력될 수 있다.
도 12에는, 그 라이징 에지 시점(T_R)부터 액티브 레벨을 갖는 오버 드라이빙 제어 신호(OD)가 출력되는 예가 도시되어 있다. 이 오버 드라이빙 제어 신호(OD)는 다음 펄스의 라이징 에지 시점 전까지 액티브 레벨을 유지한다. 다시 말하여, 이 오버 드라이빙 제어 신호(OD)는 현재 소스 출력 기간(③) 내에서 액티브 레벨로 유지된다. 이 액티브 레벨의 오버 드라이빙 제어 신호에 의해, 수평 블랭크 기간(②)에 제 1 데이터 라인(DL1)의 전압(VPn-1; 128계조의 제 1 이전 데이터 전압)이 급격하게 하강한다. 따라서, 현재 소스 출력 기간(③) 동안 제 1 데이터 라인(DL1)의 전압(VPn-1; 128계조의 제 1 이전 데이터 전압)이 목표 전압(VP_n; 0계조의 제 1 현재 데이터 전압)에 도달할 수 있다.
도 13은 도 3의 데이터 드라이버 및 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
본 발명의 표시 장치는, 도 13에 도시된 바와 같이, 커패시터(C), 복수의 스위치들(SW1, SW2, SW3), 오버 드라이빙 판단부(600), 복수의 스위치 제어부(500)들, 오버 드라이빙 차단부(402), 제 1 비교기(451), 제 2 비교기(452), 복수의 선택부(700)들 및 복수의 비교기(733)들을 더 포함할 수 있다.
제 1 채널(CH1)의 선택부(700)는 극성 제어 신호(POL)의 레벨을 근거로 제 1 기준 전압(Vref11) 및 제 2 기준 전압(Vref22) 중 어느 하나를 선택한다. 예를 들어, 극성 제어 신호(POL)가 제 1 레벨을 갖는다면, 제 1 채널(CH1)의 선택부(700)는 제 1 기준 전압(Vref11)을 선택하고, 극성 제어 신호(POL)가 제 2 레벨을 갖는다면 제 1 채널(CH1)의 선택부(700)는 제 2 기준 전압(Vref22)을 선택할 수 있다.
제 2 기준 전압(Vref22)은 제 1 기준 전압(Vref11)보다 더 클 수 있다. 예를 들어, 제 1 기준 전압(Vref11)은 부극성 최저 계조 전압(LH)과 동일한 값을 가질 수 있으며, 제 2 기준 전압(Vref22)은 정극성 최저 계조 전압(UL)과 동일한 값을 가질 수 있다.
제 1 채널(CH1)의 비교기(733)는 제 1 채널(CH1)의 선택부(700)로부터 선택된 기준 전압과 제 1 데이터 라인(DL1)의 전압을 비교하고, 그 비교를 근거로 비교 신호를 출력한다. 제 1 채널(CH1)의 비교기(733)로부터 출력된 비교 신호는 제 1 채널(CH1)의 스위치 제어부(500)로 공급된다.
제 1 채널(CH1)의 비교기(733)에 제 1 기준 전압(Vref11)이 인가될 때, 제 1 데이터 라인(DL1)의 전압이 제 1 기준 전압(Vref11)보다 작거나 같으면 제 1 채널(CH1)의 비교기(733)는 액티브 레벨의 비교 신호를 출력한다. 제 1 채널(CH1)의 비교기(733)에 제 2 기준 전압(Vref22)이 인가될 때, 제 1 데이터 라인(DL1)의 전압이 제 2 기준 전압(Vref22)보다 크거나 같으면 제 1 채널(CH1)의 비교기(733)는 액티브 레벨의 비교 신호를 출력한다.
제 1 채널(CH1)의 비교기(733)로부터 액티브 레벨의 비교 신호를 공급받은 제 1 채널(CH1)의 스위치 제어부(500)는 제 1 채널(CH1)의 제 1 스위치(SW1) 및 제 1 채널(CH1)의 제 2 스위치(SW2)를 턴-오프시킨다. 이를 위해, 제 1 채널(CH1)의 스위치 제어부(500)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1) 및 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 출력한다.
제 1 채널(CH1)의 선택부(700) 및 제 1 채널(CH1)의 비교기(733)는, 오버 드라이빙 동작에 의해 제 1 데이터 라인(DL1)의 전압이 제 1 기준 전압(Vref11; 부극성 최저 계조 전압) 또는 제 2 기준 전압(Vref22; 정극성 최저 계조 전압)에 도달할 경우, 제 1 채널(CH1)의 스위치 제어부(500)의 오버 드라이빙 동작을 중지시킨다. 즉, 제 1 스위치(SW1) 및 제 2 스위치(SW2)의 저항 크기에 따라 오버 드라이빙 전압이 제 1 데이터 라인(DL1)에 의도한 것보다 더 크게 또는 더 작게 인가될 수 있는 바, 제 1 채널(CH1)의 선택부(700) 및 제 1 채널(CH1)의 비교기(733)는 그러한 스위치의 저항 편차에 의한 오버 드라이빙 전압의 변동을 최소화할 수 있다.
한편, 제 2 채널(CH2)의 선택부(700)는 극성 제어 신호(POL)의 레벨을 근거로 제 1 기준 전압(Vref11) 및 제 2 기준 전압(Vref22) 중 어느 하나를 선택한다. 단, 제 2 채널(CH2)의 선택부(700)는 전술된 제 1 채널(CH1)의 선택부(700)와 다른 기준 전압을 선택한다. 예를 들어, 극성 제어 신호(POL)가 제 1 레벨을 갖는다면, 제 2 채널(CH2)의 선택부(700)는 제 2 기준 전압(Vref22)을 선택하고, 극성 제어 신호(POL)가 제 2 레벨을 갖는다면 제 2 채널(CH2)의 선택부(700)는 제 1 기준 전압(Vref11)을 선택할 수 있다.
제 2 채널(CH2)의 비교기(733)는 제 2 채널(CH2)의 선택부(700)로부터 선택된 기준 전압과 제 2 데이터 라인(DL2)의 전압을 비교하고, 그 비교를 근거로 비교 신호를 출력한다. 제 2 채널(CH2)의 비교기(733)로부터 출력된 비교 신호는 제 2 채널(CH2)의 스위치 제어부(500)로 공급된다.
제 2 채널(CH2)의 비교기(733)에 제 1 기준 전압(Vref11)이 인가될 때, 제 2 데이터 라인(DL2)의 전압이 제 1 기준 전압(Vref11)보다 작거나 같으면 제 2 채널(CH2)의 비교기(733)는 액티브 레벨의 비교 신호를 출력한다. 제 2 채널(CH2)의 비교기(733)에 제 2 기준 전압(Vref22)이 인가될 때, 제 2 데이터 라인(DL2)의 전압이 제 2 기준 전압(Vref22)보다 크거나 같으면 제 2 채널(CH2)의 비교기(733)는 액티브 레벨의 비교 신호를 출력한다.
제 2 채널(CH2)의 비교기(733)로부터 액티브 레벨의 비교 신호를 공급받은 제 2 채널(CH2)의 스위치 제어부(500)는 제 2 채널(CH2)의 제 1 스위치(SW1) 및 제 2 채널(CH2)의 제 2 스위치(SW2)를 턴-오프시킨다. 이를 위해, 제 2 채널(CH2)의 스위치 제어부(500)는 비액티브 레벨의 제 1 스위치 제어 신호(SCS1) 및 비액티브 레벨의 제 2 스위치 제어 신호(SCS2)를 출력한다.
제 2 채널(CH2)의 선택부(700) 및 제 2 채널(CH2)의 비교기(733)는, 오버 드라이빙 동작에 의해 제 2 데이터 라인(DL2)의 전압이 제 1 기준 전압(Vref11; 부극성 최저 계조 전압) 또는 제 2 기준 전압(Vref22; 정극성 최저 계조 전압)에 도달할 경우, 제 2 채널(CH2)의 스위치 제어부(500)의 오버 드라이빙 동작을 중지시킨다.
홀수 번째 채널의 선택부(700) 및 비교기(733)는 전술된 제 1 채널(CH1)의 선택부(700) 및 비교기(733)와 동일하게 동작하며, 짝수 번째 채널의 선택부(700) 및 비교기(733)는 전술된 제 2 채널(CH2)의 선택부(700) 및 비교기(733)와 동일하게 동작한다.
한편, 전술된 각 채널의 선택부(700) 및 비교기(733)의 동작은 전술된 수평 블랭크 기간에 수행된다. 예를 들어, 제 1 및 제 2 스위치 제어 신호들(SCS1, SCS2) 중 어느 하나가 액티브 레벨을 갖고, 제 3 스위치 제어 신호(SCS)가 비액티브 레벨을 가질 때, 각 선택부는 그 수평 블랭크 기간을 포함한 이전 소스 출력 기간에서의 극성 제어 신호의 레벨을 근거로 하나의 기준 전압(Vref11 또는 Vref22)을 선택한다. 그리고, 제 1 및 제 2 스위치 제어 신호들(SCS1, SCS2) 중 어느 하나가 액티브 레벨을 갖고, 제 3 스위치 제어 신호(SCS)가 비액티브 레벨을 가질 때, 비교기는 그 선택된 기준 전압과 데이터 라인의 전압 간의 비교를 근거로 비교 신호를 출력한다.
도 14는 도 3에 도시된 표시 장치의 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
도 14에 도시된 바와 같이, 버퍼부(350)는 오버 드라이빙 제어 신호(OD)를 공급받을 수 있다. 이 오버 드라이빙 제어 신호(OD)는 전술된 타이밍 컨트롤러(101) 또는 오버 드라이빙 판단부(600)로부터 제공될 수 있다.
타이밍 컨트롤러(101)로부터 액티브 레벨의 오버 드라이빙 제어 신호(OD)를 공급받은 버퍼부(350)는, 수평 블랭크 기간(②) 동안, 하프 기준 전압(HVADD)을 각각 출력한다. 이 하프 기준 전압(HVADD)은, 수평 블랭크 기간(②) 동안, 모든 데이터 라인들(DL1 내지 DLj)로 공급된다.
오버 드라이빙 제어 신호(OD)가 타이밍 컨트롤러(101)로부터 공급될 경우, 모든 버퍼들(BF1 내지 BFj)은 동시에 오버 드라이빙 동작을 수행하거나 하지 않는다. 반면, 서로 다른 레벨을 갖는 복수의 오버 드라이빙 제어 신호들(OD1 내지 ODj)이 오버 드라이빙 판단부(600)로부터 제공될 경우, 각 버퍼(BF1 내지 BFj)는 자신에게 공급된 오버 드라이빙 제어 신호의 레벨에 따라 개별적으로 위와 같은 오버 드라이빙 동작을 수행하거나 수행하지 않는다.
도 15는 도 3에 도시된 표시 장치의 오버 드라이빙 구동을 위한 또 다른 구성 요소들을 나타낸 도면이다.
도 15에 도시된 바와 같이, 버퍼부(350)는 오버 드라이빙 제어 신호(OD)를 공급받을 수 있다. 이 오버 드라이빙 제어 신호(OD)는 전술된 타이밍 컨트롤러(101) 또는 오버 드라이빙 판단부(600)로부터 제공될 수 있다.
액티브 레벨의 오버 드라이빙 제어 신호(OD)를 공급받은 버퍼부(BF1 내지 BFj)는, 수평 블랭크 기간(②) 동안, 그 수평 블랭크 기간(②)의 바로 이전의 소스 출력 기간에 데이터 라인에 인가된 데이터 전압과 반대의 극성을 갖는 데이터 전압을 출력한다. 예를 들어, 이전 소스 출력 기간(①)에 제 1 채널(CH1)의 제 1 데이터 라인(DL1)에 정극성의 데이터 전압이 인가되었다면, 제 1 채널(CH1)의 제 1 버퍼(BF1)는 수평 블랭크 기간(②) 동안 부극성의 데이터 전압을 그 제 1 데이터 라인(DL1)에 공급한다. 정극성의 데이터 전압은 정극성의 계조 전압들(pGV) 중 어느 하나이고, 부극성의 데이터 전압은 부극성의 계조 전압들(nGV) 중 어느 하나일 수 있다.
오버 드라이빙 제어 신호(OD)가 타이밍 컨트롤러(101)로부터 공급될 경우, 모든 버퍼들(BF1 내지 BFj)은 동시에 오버 드라이빙 동작을 수행하거나 하지 않는다. 반면, 서로 다른 레벨을 갖는 복수의 오버 드라이빙 제어 신호들(OD1 내지 ODj)이 오버 드라이빙 판단부(600)로부터 제공될 경우, 각 버퍼(BF1 내지 BFj)는 자신에게 공급된 오버 드라이빙 제어 신호의 레벨에 따라 개별적으로 위와 같은 오버 드라이빙 동작을 수행하거나 수행하지 않는다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
111: 데이터 드라이버 320: 쉬프트 레지스터부
320: 샘플링 래치부 330: 홀딩 래치부
340: 디지털-아날로그 변환부 350: 버퍼부
BF1-j: 제 1 내지 제 j 버퍼
OT1-j: 제 1 내지 제 j 출력 단자
DL1-j: 제 1 내지 제 j 데이터 라인
SW1-3: 제 1 내지 제 3 스위치
SCS1-3: 제 1 내지 제 3 스위치 제어신호
Vref1-2: 제 1 및 제 2 기준 전압
C: 커패시터 401: 스위치 제어부
402: 오버 드라이빙 차단부 POL: 극성 제어 신호
SOE: 소스 출력 제어 신호 Vsync: 수직 동기 신호
OD: 오버 드라이빙 제어 신호 NOD: 오버 드라이빙 차단 신호
451: 제 1 비교기 452: 제 2 비교기
UL: 정극성 최저 계조 전압 LH: 부극성 최저 계조 전압
N1: 커패시터의 일측 단자 N2: 커패시터의 타측 단자

Claims (20)

  1. 시스템으로부터의 영상 데이터 신호들을 근거로 오버 드라이빙 제어 신호를 출력하는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러로부터의 극성 제어 신호, 소스 출력 제어 신호, 수직 동기 신호 및 오버 드라이빙 제어 신호를 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호를 출력하는 스위치 제어부;
    커패시터;
    상기 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 일측 단자와 제 1 데이터 라인 사이에 접속된 제 1 스위치 소자;
    상기 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 타측 단자와 상기 제 1 데이터 라인 사이에 접속된 제 2 스위치 소자;
    상기 타이밍 컨트롤러로부터의 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 생성하고, 제 1 출력 단자를 통해 상기 제 1 이전 데이터 전압 및 상기 제 1 현재 데이터 전압을 순차적으로 출력하는 데이터 드라이버; 및
    상기 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 상기 제 1 출력 단자와 상기 제 1 데이터 라인 사이에 접속된 제 3 스위치 소자를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    복수의 정극성 계조 전압들 및 복수의 부극성 계조 전압들을 생성하여 상기 데이터 드라이버로 공급하는 계조 생성부를 더 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 수직 동기 신호에 의해 정의된 수직 블랭크 기간의 전반부 동안,
    상기 스위치 제어부는, 상기 극성 제어 신호의 레벨을 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호 중 어느 하나를 액티브 레벨로 출력하고, 다른 하나를 비액티브 레벨로 출력하며;
    상기 타이밍 컨트롤러는 비액티브 레벨의 제 3 스위치 제어 신호를 출력하는 표시 장치.
  4. 제 2 항에 있어서,
    상기 수직 블랭크 기간의 후반부 동안,
    상기 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력하며;
    상기 타이밍 컨트롤러는 액티브 레벨의 제 3 스위치 제어 신호를 출력하며;
    상기 데이터 드라이버는 상기 제 1 출력 단자를 통해 초기화 전압을 출력하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 타이밍 컨트롤러에 입력된 영상 데이터 신호들은 이전 영상 데이터 신호들과 현재 영상 데이터 신호들을 포함하며;
    상기 이전 영상 데이터 신호들 각각이 제 1 기준값보다 크거나 같고, 상기 현재 영상 데이터 신호들 각각이 제 2 기준값보다 작거나 같을 때, 상기 타이밍 컨트롤러는 액티브 레벨의 오버 드라이빙 제어 신호를 출력하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 기준값은 중간 계조 전압에 대응되는 디지털 값을 가지며, 제 2 기준값은 최저 계조 전압에 대응되는 디지털 값을 갖는 표시 장치.
  7. 제 1 항에 있어서,
    상기 소스 출력 제어 신호에 의해 정의된 수평 블랭크 기간에, 상기 타이밍 컨트롤러로부터 액티브 레벨의 오버 드라이빙 제어 신호가 출력될 때,
    상기 스위치 제어부는, 상기 수평 블랭크 기간에, 상기 극성 제어 신호의 레벨을 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호 중 어느 하나를 액티브 레벨로 출력하고, 다른 하나를 비액티브 레벨로 출력하며;
    상기 타이밍 컨트롤러는, 상기 수평 블랭크 기간에, 비액티브 레벨의 제 3 스위치 제어 신호를 출력하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 극성 제어 신호가 제 1 레벨을 가질 때, 상기 스위치 제어부는 액티브 레벨의 제 1 스위치 제어 신호를 출력하고, 비액티브 레벨의 제 2 스위치 제어 신호를 출력하며;
    상기 극성 제어 신호가 제 2 레벨을 가질 때, 상기 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호를 출력하고, 액티브 레벨의 제 2 스위치 제어 신호를 출력하는 표시 장치.
  9. 제 7 항에 있어서,
    제 1 이전 데이터 전압의 출력 기간과 상기 제 1 현재 데이터 전압의 출력 기간 사이의 수평 블랭크 기간에, 상기 스위치 제어부는 상기 액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호 중 하나를 출력하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 소스 출력 제어 신호에 의해 정의된 수평 블랭크 기간에,
    상기 극성 제어 신호를 근거로 제 1 기준 전압 및 제 2 기준 전압 중 하나를 선택하는 선택부; 및
    상기 선택부로부터 선택된 기준 전압과 상기 제 1 데이터 라인의 전압을 비교하여 비교 신호를 상기 스위치 제어부로 공급하는 비교기를 더 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 비교기로부터 액티브 레벨의 비교 신호가 출력될 때, 상기 스위치 제어부는 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력하는 표시 장치.
  12. 제 2 항에 있어서,
    상기 커패시터의 일측 단자의 전압과 제 1 기준 전압을 비교하고, 그 비교 결과를 근거로 제 1 비교 신호를 출력하는 제 1 비교기;
    상기 커패시터의 타측 단자의 전압과 제 2 기준 전압을 비교하고, 그 비교 결과를 근거로 제 2 비교 신호를 출력하는 제 2 비교기; 및
    상기 제 1 및 제 2 비교기들로부터의 제 1 및 제 2 비교 신호들을 근거로 오버 드라이빙 차단 신호를 출력하여 상기 스위치 제어부에 공급하는 오버 드라이빙 차단부를 더 포함하는 표시 장치.
  13. 제 12 항에 있어서,
    제 2 기준 전압은 부극성 최저 계조 전압과 동일한 크기를 가지며, 제 2 기준 전압은 정극성 최저 계조 전압과 동일한 크기를 갖는 표시 장치.
  14. 제 12 항에 있어서,
    상기 제 1 및 제 2 비교 신호들 중 적어도 하나가 액티브 레벨을 가질 때, 오버 드라이빙 차단부는 액티브 레벨의 오버 드라이빙 차단 신호를 출력하며;
    상기 스위치 제어부는 상기 액티브 레벨의 오버 드라이빙 차단 신호에 따라 비액티브 레벨의 제 1 스위치 제어 신호 및 비액티브 레벨의 제 2 스위치 제어 신호를 출력하는 표시 장치.
  15. 제 3 항에 있어서,
    상기 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 타측 단자와 제 2 데이터 라인 사이에 접속된 제 4 스위치 소자;
    상기 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 일측 단자와 상기 제 2 데이터 라인 사이에 접속된 제 5 스위치 소자; 및
    상기 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 상기 데이터 드라이버의 제 2 출력 단자와 상기 제 2 데이터 라인 사이에 접속된 제 6 스위치 소자를 더 포함하며;
    상기 데이터 드라이버는, 상기 타이밍 컨트롤러로부터의 제 2 이전 영상 데이터 신호 및 제 2 현재 영상 데이터 신호를 근거로 제 2 이전 데이터 전압 및 제 2 현재 데이터 전압을 생성하고, 상기 제 2 출력 단자를 통해 상기 제 2 이전 데이터 전압 및 상기 제 2 현재 데이터 전압을 순차적으로 출력하며;
    상기 제 1 이전 데이터 전압은 상기 제 2 이전 데이터 전압과 상반된 극성을 가지며, 상기 제 1 현재 데이터 전압은 상기 제 2 현재 데이터 전압과 상반된 극성을 갖는 표시 장치.
  16. 제 15 항에 있어서,
    상기 수직 블랭크 기간의 전반부 동안,
    상기 스위치 제어부에 의해, 상기 제 1 스위치 및 상기 제 4 스위치가 턴-온되고, 상기 제 2 스위치, 상기 제 3 스위치 및 상기 제 5 스위치가 턴-오프되며;
    상기 턴-온된 제 1 스위치를 통해 상기 커패시터의 타측에 제 1 데이터 라인으로부터의 전압이 인가되고, 상기 턴-온된 제 4 스위치를 통해 제 2 데이터 라인으로부터의 전압이 인가되며;
    상기 제 1 데이터 라인의 전압과 상기 제 2 데이터 라인의 전압이 서로 상반된 극성을 갖는 표시 장치.
  17. 시스템으로부터의 영상 데이터 신호들을 공급받아 출력하는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러로부터의 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 제 1 이전 데이터 전압 및 제 1 현재 데이터 전압을 생성하고, 제 1 출력 단자를 통해 상기 제 1 이전 데이터 전압 및 상기 제 1 현재 데이터 전압을 순차적으로 출력하는 데이터 드라이버;
    상기 데이터 드라이버에 저장된 제 1 이전 영상 데이터 신호 및 제 1 현재 영상 데이터 신호를 근거로 오버 드라이빙 제어 신호를 출력하는 오버 드라이빙 판단부;
    상기 타이밍 컨트롤러로부터의 극성 제어 신호, 소스 출력 제어 신호 및 수직 동기 신호와 상기 오버 드라이빙 판단부로부터의 오버 드라이빙 제어 신호를 근거로 제 1 스위치 제어 신호 및 제 2 스위치 제어 신호를 출력하는 스위치 제어부;
    커패시터;
    상기 스위치 제어부로부터의 제 1 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 일측 단자와 제 1 데이터 라인 사이에 접속된 제 1 스위치 소자;
    상기 스위치 제어부로부터의 제 2 스위치 제어 신호에 따라 제어되며, 상기 커패시터의 타측 단자와 상기 제 1 데이터 라인 사이에 접속된 제 2 스위치 소자;
    상기 타이밍 컨트롤러로부터의 제 3 스위치 제어 신호에 따라 제어되며, 상기 제 1 출력 단자와 상기 제 1 데이터 라인 사이에 접속된 제 3 스위치 소자를 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 오버 드라이빙 판단부는 상기 데이터 드라이버의 홀딩 래치에 저장된 제 1 이전 영상 데이터 신호와 상기 데이터 드라이버의 샘플링 래치에 저장된 제 1 현재 영상 데이터 신호를 근거로 상기 오버 드라이빙 제어 신호를 출력하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 소스 출력 제어 신호의 폴링 에지 시점에, 상기 오버 드라이빙 판단부는 상기 홀딩 래치의 제 1 이전 영상 데이터 신호와 상기 샘플링 래치의 제 1 현재 영상 데이터를 비교하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 소스 출력 제어 신호의 라이징 에지 시점에, 상기 오버 드라이빙 판단부는 상기 비교 결과를 근거로 상기 오버 드라이빙 제어 신호를 출력하는 표시 장치.






KR1020160087588A 2016-07-11 2016-07-11 표시 장치 KR102566655B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160087588A KR102566655B1 (ko) 2016-07-11 2016-07-11 표시 장치
CN201710560499.5A CN107610657B (zh) 2016-07-11 2017-07-11 显示装置
US15/646,536 US11017736B2 (en) 2016-07-11 2017-07-11 Display device
US17/307,550 US11482183B2 (en) 2016-07-11 2021-05-04 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160087588A KR102566655B1 (ko) 2016-07-11 2016-07-11 표시 장치

Publications (2)

Publication Number Publication Date
KR20180007038A true KR20180007038A (ko) 2018-01-22
KR102566655B1 KR102566655B1 (ko) 2023-08-14

Family

ID=60911119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087588A KR102566655B1 (ko) 2016-07-11 2016-07-11 표시 장치

Country Status (3)

Country Link
US (2) US11017736B2 (ko)
KR (1) KR102566655B1 (ko)
CN (1) CN107610657B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847110B2 (en) 2018-06-12 2020-11-24 Samsung Display Co., Ltd. Display device and method of driving the same
US11640781B2 (en) 2020-12-22 2023-05-02 Lx Semicon Co., Ltd. Display device and data driving device overdriving a pixel with a power voltage
US12033595B2 (en) 2020-03-10 2024-07-09 Silicon Works Co., Ltd. Data processing device for compensating for data and display device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566655B1 (ko) 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치
US10636355B2 (en) * 2017-03-17 2020-04-28 Apple Inc. Early pixel reset systems and methods
KR102565299B1 (ko) * 2018-05-04 2023-08-09 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR102583783B1 (ko) * 2018-08-29 2023-10-04 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN109410815B (zh) 2018-11-01 2021-06-01 惠科股份有限公司 显示面板及其灰阶电压的生成方法和计算机可读存储介质
KR102614690B1 (ko) * 2018-12-26 2023-12-19 삼성디스플레이 주식회사 표시 장치
CN109697949A (zh) * 2019-01-29 2019-04-30 合肥京东方显示技术有限公司 显示装置及其显示控制方法和显示控制装置
US10978011B2 (en) * 2019-02-20 2021-04-13 Sakai Display Products Corporation Liquid-crystal display apparatus and method for correcting image signal
US10957236B2 (en) * 2019-04-26 2021-03-23 Novatek Microelectronics Corp. Driving method for source driver and related display system
CN111862893B (zh) * 2019-04-29 2022-02-22 奇景光电股份有限公司 源极驱动器
TWI749628B (zh) * 2020-07-09 2021-12-11 瑞昱半導體股份有限公司 縮放控制器、顯示裝置與資料處理方法
KR20230112178A (ko) * 2022-01-19 2023-07-27 삼성디스플레이 주식회사 기준 전압 생성부, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법
US11750205B1 (en) * 2022-04-11 2023-09-05 Nxp B.V. Current digital-to-analog converter with distributed reconstruction filtering

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275344A (ja) * 1996-02-09 1997-10-21 Seiko Epson Corp Ｄ／ａ変換器、ｄ／ａ変換方法、液晶パネル用基板及び液晶表示装置
KR20090099836A (ko) * 2008-03-18 2009-09-23 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756962B1 (en) * 2000-02-10 2004-06-29 Hitachi, Ltd. Image display
TWI288912B (en) * 2004-04-01 2007-10-21 Hannstar Display Corp Driving method for a liquid crystal display
JP4846217B2 (ja) * 2004-09-17 2011-12-28 東芝モバイルディスプレイ株式会社 液晶表示装置
CN100511399C (zh) * 2005-04-18 2009-07-08 恩益禧电子股份有限公司 液晶显示器及其驱动电路
US8866717B2 (en) * 2005-08-18 2014-10-21 Japan Display, Inc. Display device and drive method providing improved signal linearity
KR20070109297A (ko) * 2006-05-10 2007-11-15 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동 방법
JP4241781B2 (ja) * 2006-08-10 2009-03-18 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101342979B1 (ko) 2006-12-27 2013-12-18 삼성디스플레이 주식회사 액정표시장치 및 이의 구동 방법
KR101332062B1 (ko) 2006-12-29 2013-11-22 엘지디스플레이 주식회사 선택적 프리-차징 기능을 가지는 액정 표시 장치
JP4375463B2 (ja) * 2007-08-31 2009-12-02 ソニー株式会社 表示装置及び表示方法
CN101878502B (zh) * 2007-11-29 2013-04-10 株式会社半导体能源研究所 液晶显示器件和电子器件
KR101570245B1 (ko) 2009-05-13 2015-11-19 엘지디스플레이 주식회사 액정표시장치
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
CN103597534B (zh) * 2011-05-28 2017-02-15 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
WO2013021419A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 画像表示装置
KR102034061B1 (ko) * 2013-06-29 2019-11-08 엘지디스플레이 주식회사 액정 표시 장치
CN103400547B (zh) * 2013-07-30 2015-07-01 上海交通大学 Amoled直接电信号混合反馈电路及其驱动方法
TWI534791B (zh) * 2014-10-31 2016-05-21 友達光電股份有限公司 液晶顯示裝置之時脈產生電路及其操作方法
KR101588983B1 (ko) * 2014-12-24 2016-01-27 엘지디스플레이 주식회사 표시 장치와 그 구동 장치
KR102566655B1 (ko) 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치
KR102604368B1 (ko) * 2016-07-28 2023-11-22 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 구동 회로, 컨트롤러 및 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275344A (ja) * 1996-02-09 1997-10-21 Seiko Epson Corp Ｄ／ａ変換器、ｄ／ａ変換方法、液晶パネル用基板及び液晶表示装置
KR20090099836A (ko) * 2008-03-18 2009-09-23 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847110B2 (en) 2018-06-12 2020-11-24 Samsung Display Co., Ltd. Display device and method of driving the same
US12033595B2 (en) 2020-03-10 2024-07-09 Silicon Works Co., Ltd. Data processing device for compensating for data and display device
US11640781B2 (en) 2020-12-22 2023-05-02 Lx Semicon Co., Ltd. Display device and data driving device overdriving a pixel with a power voltage

Also Published As

Publication number Publication date
CN107610657B (zh) 2021-08-27
KR102566655B1 (ko) 2023-08-14
US11482183B2 (en) 2022-10-25
US20180012553A1 (en) 2018-01-11
CN107610657A (zh) 2018-01-19
US11017736B2 (en) 2021-05-25
US20210256923A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR102566655B1 (ko) 표시 장치
US11410613B2 (en) Display device and method of driving the same
US10204547B2 (en) Display device and method for driving the same
CN106097988B (zh) 显示装置
KR101450868B1 (ko) 표시장치 및 그 구동방법
KR102081131B1 (ko) 저속 구동이 가능한 표시장치
KR102001158B1 (ko) 액정표시장치 및 그 구동방법
US8581820B2 (en) Signal driving circuit of liquid crystal display device and driving method thereof
US20060256065A1 (en) Data driver and liquid crystal display using the same
KR102340326B1 (ko) 표시장치 및 그의 구동방법
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR102544321B1 (ko) 액정 표시 장치 및 이의 구동 방법
JP2007310361A (ja) 表示装置とその駆動装置及び駆動方法
KR102622306B1 (ko) 표시 장치 및 이의 구동 방법
US10818258B2 (en) Liquid crystal display device
KR102278743B1 (ko) 액정표시장치 및 그 구동방법
KR101389232B1 (ko) 액정 표시 장치
KR101897277B1 (ko) 디스플레이 장치 및 화질 제어 방법
KR101443390B1 (ko) 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법
KR20070042337A (ko) 액정 표시장치의 구동장치 및 구동방법
KR20180060644A (ko) 평판 표시장치의 데이터 구동 회로
KR102526019B1 (ko) 표시장치
KR101263509B1 (ko) 액정표시장치와 그 구동방법
KR101159352B1 (ko) 액정표시장치 및 그의 구동 방법
KR20170105176A (ko) 액정표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant