KR101263509B1 - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101263509B1
KR101263509B1 KR1020060051974A KR20060051974A KR101263509B1 KR 101263509 B1 KR101263509 B1 KR 101263509B1 KR 1020060051974 A KR1020060051974 A KR 1020060051974A KR 20060051974 A KR20060051974 A KR 20060051974A KR 101263509 B1 KR101263509 B1 KR 101263509B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
gate
crystal display
display panel
Prior art date
Application number
KR1020060051974A
Other languages
English (en)
Other versions
KR20070117834A (ko
Inventor
최동근
박재용
지주현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060051974A priority Critical patent/KR101263509B1/ko
Publication of KR20070117834A publication Critical patent/KR20070117834A/ko
Application granted granted Critical
Publication of KR101263509B1 publication Critical patent/KR101263509B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시패널 내의 위치에 관계없이 각 화소의 충전 시간을 동일하게 설정하여 위치에 따른 화질의 왜곡을 감소시키는 액정표시장치와 그 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 액정표시장치는 데이터라인들 및 게이트라인들이 교차되어 액정셀이 매트릭스 형태로 형성된 액정표시패널과; 상기 액정표시패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동회로와; 상기 액정표시패널의 게이트라인에 스캔 펄스를 공급하는 게이트 구동회로와; 상기 데이터 구동회로에 데이터 제어신호를 공급하고, 상기 게이트 구동회로에 게이트 제어신호를 공급하는 타이밍 컨트롤러와; 상기 게이트 제어신호를 계수함으로써 상기 액정표시패널의 상하 위치를 구분하는 카운터와; 상기 카운터로부터 공급된 상기 액정표시패널의 상하 위치 정보를 통해 상기 데이터 제어신호를 변조하는 변조부를 구비하고, 상기 변조부는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 데이터 신호의 폭이 넓어지도록 상기 데이터 제어신호를 변조한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면.
도 2는 소스 출력 신호에 따른 데이터 신호의 출력 파형을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 도면.
도 4는 소스 출력 신호의 변조에 따른 데이터 신호의 출력 파형을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 간단한 설명>
11, 111 : 타이밍 컨트롤러 12, 112 : 데이터 구동회로
13, 113 : 게이트 구동회로 14, 114 : 액정표시패널
115 : GOE 카운터 116 : SOE 변조부
본 발명은 액정표시장치와 그 구동방법에 관한 것으로, 특히 액정표시패널 내의 위치에 관계없이 각 화소의 충전 시간을 동일하게 설정하여 위치에 따른 화질의 왜곡을 감소시키는 액정표시장치와 그 구동방법에 관한 것이다.
액정표시장치는 비디오 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭 소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭 소자로는 주로 박막 트랜지스터(Thin Flim Transistor ; "TFT")가 이용되고 있다.
도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정표시패널(14)과, 액정표시패널(14)의 데이터라인(D1 내지 Dm)에 데이터 신호를 공급하기 위한 데이터 구동회로(12)와, 액정표시패널(14)의 게이트라인(G1 내지 Gn)에 스캔 펄스를 공급하기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)를 제어하기 위한 타이밍 컨트롤러(11)를 구비한다.
액정표시패널(14)은 두 장의 유리 기판 사이에 액정이 주입되며, 그 하부 유리 기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔 펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터 신호를 액정셀(Clc)에 공급하게 된다. 이를 위 하여, TFT의 게이트 전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스 전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인 전극은 액정셀(Clc)의 화소 전극에 접속된다. 화소 전극과 대향하는 공통 전극에는 공통 전압(Vcom)이 공급된다. 그리고 액정표시패널(14)의 각 액정셀(Clc)에는 데이터라인(D1 내지 Dm)을 통해 공급된 데이터 신호에 의해 액정셀(Clc)에 충전된 전압을 일정하게 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 이 스토리지 캐패시터(Cst)는 k번째 게이트라인에 접속된 액정셀(Clc)과 k-1번째 게이트라인 사이에 형성될 수도 있으며, k번째 게이트라인에 접속된 액정셀(Clc)과 별도의 공통 스토리지라인 사이에 형성될 수도 있다.
데이터 구동회로(12)는 클럭을 샘플링하기 위한 쉬프트 레지스터, 데이터를 일시 저장하기 위한 레지스터, 쉬프트 레지스터로부터의 클럭 신호에 응답하여 데이터를 1 라인분씩 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마 전압을 선택하기 위한 디지털-아날로그 변환기, 정극성/부극성의 감마 전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(D1 내지 Dm) 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(12)는 데이터의 극성을 제어한다.
일반적으로 데이터 전압의 스윙폭이 크면 소비 전력이 그만큼 커지게 된다. 또한, 데이터라인(D1 내지 Dm) 상에 옵셋 전압이 혼입될 수 있다. 이 옵셋 전압이 커지게 되면 데이터 전압을 왜곡시키게 된다.
이러한 소비 전력과 옵셋 전압으로 발생되는 문제점을 해결하기 위하여, 데이터 구동회로(12)는 차지쉐어회로(Charge share circuit)와, 옵셋제거회로(Offset canceling circuit)를 더 포함한다. 차지쉐어회로는 일반적으로 정극성 데이터 전압과 부극성 데이터 전압 사이에 그 중간 전압을 공급하여 데이터라인(D1 내지 Dm) 상의 전압 변동폭이 크지 않도록 데이터라인(D1 내지 Dm)에 공급되는 전압을 제어하게 된다. 옵셋제거회로는 스위칭 소자와 비교기를 이용하여 데이터라인(D1 내지 Dm) 상에 혼입된 옵셋 전압을 검출하고 그 옵셋 전압을 단계적으로 제거하게 된다.
게이트 구동회로(13)는 스캔 펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔 펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(13)는 타이밍 컨트롤러(11)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔 펄스를 공급한다.
타이밍 컨트롤러(11)는 수직/수평 동기신호(V, H)와 클럭 신호(CLK)를 이용하여 게이트 구동회로(13)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(12)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse ; "SSP"), 소스 쉬프트 클럭(Source Shift Clock ; "SSC"), 소스 출력 신호(Source Output Enable ; "SOE"), 극성 신호(Polarity ; "POL") 등을 포함한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse ; "GSP"), 게이트 쉬프트 클럭(Gate Shift Clock ; "GSC"), 게이트 출력 신호(Gate Output Enable ; "GOE") 등을 포함한다. 이러한 타이밍 컨트롤러(11)는 ASIC으로 구현된다.
타이밍 컨트롤러(11)에서 생성되는 신호 중 소스 출력 신호(SOE)는 데이터 신호의 출력 시간을 지시함과 아울러 차지쉐어회로의 기준 신호와 옵셋 전압을 제거하기 위한 기간을 지시하는 기준 신호로 이용된다.
도 2는 소스 출력 신호(SOE)에 따른 데이터 신호의 출력 파형을 나타내는 도면이다.
도 2를 참조하면, 소스 출력 신호(SOE)의 폴링 및 라이징 타임에 동기되어 데이터 신호가 출력된다. 이때, 데이터 신호는 도면에 도시된 바와 같이 목표 전압에 도달하기 전까지의 A구간을 가진다. 따라서, 실질적으로 화소가 충전되는 시간은 B구간 동안이다.
이러한 소스 출력 신호(SOE)는 액정표시패널 내에서의 화소 위치에 관계없이 동일한 펄스폭으로 공급된다. 다시 말하여, 각 화소에 공급되는 데이터 신호의 인가 시간은 위치에 관계없이 모든 화소가 동일하다. 하지만, 액정표시패널 내에서 동일한 데이터라인 상에 위치한 화소라도 데이터 구동회로로부터 멀리 떨어진 화소는 데이터라인의 길이에 따른 라인 저항으로 인해 데이터 구동회로에서 가까운 화소보다 A구간이 길어지게 된다. 이에 따라, 데이터 구동회로에서 먼 곳에 위치하는 화소일수록 실질적으로 화소가 충전되는 B구간이 상대적으로 짧아지게 된다.
이와 같은 충전 시간의 차이로 인해 데이터 구동회로에 가까운 상단부와 데이터 구동회로에서 멀리 떨어진 하단부의 화질 차가 발생하고, 이 화질 차에 의해 화질의 왜곡이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 액정표시패널 내의 위치에 관계없이 각 화소의 충전 시간을 동일하게 설정하여 위치에 따른 화질의 왜곡을 감소시키는 액정표시장치와 그 구동방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 데이터라인들 및 게이트라인들이 교차되어 액정셀이 매트릭스 형태로 형성된 액정표시패널과; 상기 액정표시패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동회로와; 상기 액정표시패널의 게이트라인에 스캔 펄스를 공급하는 게이트 구동회로와; 상기 데이터 구동회로에 데이터 제어신호를 공급하고, 상기 게이트 구동회로에 게이트 제어신호를 공급하는 타이밍 컨트롤러와; 상기 게이트 제어신호를 계수함으로써 상기 액정표시패널의 상하 위치를 구분하는 카운터와; 상기 카운터로부터 공급된 상기 액정표시패널의 상하 위치 정보를 통해 상기 데이터 제어신호를 변조하는 변조부를 구비하고, 상기 변조부는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 데이터 신호의 폭이 넓어지도록 상기 데이터 제어신호를 변조한다.
상기 데이터 제어신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 소스 출력 신호 및 극성 신호를 포함하고, 상기 게이트 제어신호는 게이트 스타트 펄스, 게이트 쉬프트 클럭 및 게이트 출력 신호를 포함한다.
상기 데이터 신호는 상기 소스 출력 신호의 폴링 타임에 라이징되고 라이징 타임에 폴링된다.
상기 카운터는 상기 게이트 스타트 펄스에 동기화되어 상기 액정표시패널의 최상단부터 공급되는 상기 게이트 출력 신호를 계수한다.
상기 변조부는 상기 카운터로부터 공급되는 상기 게이트 출력 신호의 계수 정보를 통해 상기 소스 출력 신호의 온 타임 구간을 변조한다.
상기 변조부는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 소스 출력 신호의 온 타임 구간이 좁아지도록 변조한다.
본 발명의 실시 예에 따른 액정표시장치의 구동방법은 데이터라인들 및 게이트라인들이 교차되어 액정셀이 매트릭스 형태로 형성된 액정표시패널을 마련하는 단계와; 데이터 구동회로를 통해 상기 액정표시패널의 데이터라인에 데이터 신호를 공급하는 단계와; 게이트 구동회로를 통해 상기 액정표시패널의 게이트라인에 스캔 펄스를 공급하는 단계와; 상기 데이터 구동회로에 데이터 제어신호를 공급하고, 상기 게이트 구동회로에 게이트 제어신호를 공급하는 단계와; 상기 게이트 제어신호를 계수함으로써 상기 액정표시패널의 상하 위치 정보를 파악하는 단계와; 상기 액정표시패널의 상하 위치 정보를 통해 상기 데이터 제어신호를 변조하는 단계를 포함하고, 상기 데이터 제어신호를 변조하는 단계는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 데이터 신호의 폭이 넓어지도록 상기 데이터 제어신호를 변조한다.
상기 데이터 제어신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 소스 출력 신호 및 극성 신호를 포함하고, 상기 게이트 제어신호는 게이트 스타트 펄스, 게이트 쉬프트 클럭 및 게이트 출력 신호를 포함한다.
상기 데이터 신호는 상기 소스 출력 신호의 폴링 타임에 라이징되고 라이징 타임에 폴링된다.
상기 게이트 제어신호를 계수하는 단계는 상기 게이트 스타트 펄스에 동기화되어 상기 액정표시패널의 최상단부터 공급되는 상기 게이트 출력 신호를 계수한다.
상기 데이터 제어신호를 변조하는 단계는 상기 게이트 출력 신호의 계수 정보를 통해 상기 소스 출력 신호의 온 타임 구간을 변조한다.
상기 소스 출력 신호의 온타임 구간을 변조하는 단계는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 소스 출력 신호의 온 타임 구간이 좁아지도록 변조한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정표시패널(114)과, 액정표시패널(114)의 데이터라인(D1 내지 Dm)에 데이터 신호를 공급하기 위한 데이터 구동회로(112)와, 액정표시패널(114)의 게이트라인(G1 내지 Gn)에 스캔 펄스를 공급하기 위한 게이트 구동회로(113)와, 데이터 구동회로(112) 및 게이트 구동회로(113)를 제어하기 위한 타이밍 컨트롤러(111)를 구비한다.
액정표시패널(114)은 두 장의 유리 기판 사이에 액정이 주입되며, 그 하부 유리 기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔 펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터 신호를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트 전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스 전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인 전극은 액정셀(Clc)의 화소 전극에 접속된다. 화소 전극과 대향하는 공통 전극에는 공통 전압(Vcom)이 공급된다. 그리고 액정표시패널(114)의 각 액정셀(Clc)에는 데이터라인(D1 내지 Dm)을 통해 공급된 데이터 신호에 의해 액정셀(Clc)에 충전된 전압을 일정하게 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 이 스토리지 캐패시터(Cst)는 k번째 게이트라인에 접속된 액정셀(Clc)과 k-1번째 게이트라인 사이에 형성될 수도 있으며, k번째 게이트라인에 접속된 액정셀(Clc)과 별도의 공통 스토리지라인 사이에 형성될 수도 있다.
데이터 구동회로(112)는 클럭을 샘플링하기 위한 쉬프트 레지스터, 데이터를 일시 저장하기 위한 레지스터, 쉬프트 레지스터로부터의 클럭 신호에 응답하여 데이터를 1 라인분씩 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마 전압을 선택하기 위한 디지털-아날로그 변환기, 정극성/부극성의 감마 전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(D1 내지 Dm) 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(112)는 데이터의 극성을 제어한다.
일반적으로 데이터 전압의 스윙폭이 크면 소비 전력이 그만큼 커지게 된다. 또한, 데이터라인(D1 내지 Dm) 상에 옵셋 전압이 혼입될 수 있다. 이 옵셋 전압이 커지게 되면 데이터 전압을 왜곡시키게 된다.
이러한 소비 전력과 옵셋 전압으로 발생되는 문제점을 해결하기 위하여, 데이터 구동회로(112)는 차지쉐어회로(Charge share circuit)와, 옵셋제거회로(Offset canceling circuit)를 더 포함한다. 차지쉐어회로는 일반적으로 정극성 데이터 전압과 부극성 데이터 전압 사이에 그 중간 전압을 공급하여 데이터라인(D1 내지 Dm) 상의 전압 변동폭이 크지 않도록 데이터라인(D1 내지 Dm)에 공급되는 전압을 제어하게 된다. 옵셋제거회로는 스위칭 소자와 비교기를 이용하여 데이터라인(D1 내지 Dm) 상에 혼입된 옵셋 전압을 검출하고 그 옵셋 전압을 단계적으로 제거하게 된다.
게이트 구동회로(113)는 스캔 펄스를 순차적으로 발생하는 쉬프트 레지스터 와, 스캔 펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(113)는 타이밍 컨트롤러(111)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔 펄스를 공급한다.
타이밍 컨트롤러(111)는 수직/수평 동기신호(V, H)와 클럭 신호(CLK)를이용하여 게이트 구동회로(113)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(112)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse ; "SSP"), 소스 쉬프트 클럭(Source Shift Clock ; "SSC"), 소스 출력 신호(Source Output Enable ; "SOE"), 극성 신호(Polarity ; "POL") 등을 포함한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse ; "GSP"), 게이트 쉬프트 클럭(Gate Shift Clock ; "GSC"), 게이트 출력 신호(Gate Output Enable ; "GOE") 등을 포함한다. 이러한 타이밍 컨트롤러(111)는 ASIC으로 구현된다.
타이밍 컨트롤러(111)에서 생성되는 신호 중 소스 출력 신호(SOE)는 데이터 신호의 출력 시간을 지시함과 아울러 차지쉐어회로의 기준 신호와 옵셋 전압을 제거하기 위한 기간을 지시하는 기준 신호로 이용된다.
본 발명의 실시 예에 따른 액정표시장치는 GOE 카운터(115)와 SOE 변조부(116)를 더 구비한다.
GOE 카운터(115)는 게이트 스타트 펄스(GSP)에 동기화되어, 타이밍 컨트롤러(111)에서 생성된 게이트 출력 신호(GOE)를 계수함으로써 최상단부터의 게이트라인 개수를 통해 액정표시패널(114)의 상단부와 하단부를 구분한다.
SOE 변조부(116)는 데이터 제어신호(DDC)를 변조하여 변조된 데이터 제어신호(DDC')를 데이터 구동회로(112)에 공급한다. 상세히 하면, SOE 변조부(116)는 GOE 카운터(115)로부터 공급된 게이트라인의 위치 정보를 통해 소스 출력 신호(SOE)의 온 타임 구간을 변조하여 데이터 구동회로(112)에 공급한다.
이를 도 4를 참조하여 설명하면, 데이터 신호는 소스 출력 신호(SOE)의 폴링 및 라이징 타임에 동기되어 출력된다. 이 데이터 신호는 도면에 도시된 바와 같이 목표 전압에 도달하기 전까지의 A구간과, 실질적으로 화소가 충전되는 B구간을 가진다. 따라서, 액정표시패널(114) 전체에 걸쳐 화소의 충전 시간을 동일하게 하기 위해서는 실질적으로 화소가 충전되는 구간인 데이터 신호의 B구간을 동일하게 설정해야 한다. 한편, A구간은 데이터 구동회로(112)에서 멀리 떨어진 액정표시패널(114)의 하단부로 갈수록 커지는 데이터라인(D1 내지 Dm)의 라인저항 때문에 점점 길어지게 된다.
하단부로 갈수록 길어지는 A구간에 대응하여 B구간을 동일하게 설정하기 위해서는 데이터 신호의 폭이 하단부로 갈수록 넓어지도록 변조해야 한다. 이를 위해, 데이터 신호의 라이징 타임을 지정하는 소스 출력 신호(SOE)의 온 타임 구간을 변조한다. 이때, 소스 출력 신호(SOE)의 폭은 데이터 구동회로(112)로부터 멀리 떨어진 액정표시패널(114)의 하단부로 갈수록 좁아지게 변조된다.
이에 따라, 데이터 신호가 인가되는 시간이 화소의 위치마다 다르게 설정됨으로써 데이터 신호의 라이징 타임 구간이 충분히 보상된다. 다시 말해, 소스 출력 신호(SOE)의 온 타임 구간을 데이터라인(D1 내지 Dm)이 데이터 구동회로(112)에 서 멀어질수록 좁게 변조함으로써 데이터 신호의 인가 시간을 늘리고, 라인저항 때문에 길어진 데이터 신호의 라이징 타임 구간이 늘어난 데이터 신호의 인가 시간으로 인해 확보됨으로써 위치에 따른 화소의 충전 시간차를 감소시킬 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치와 그 구동방법은 데이터 구동회로로부터 멀리 떨어진 액정표시패널의 하단부로 갈수록 데이터 신호의 폭을 넓게 변조하여 하단부로 갈수록 길어지는 데이터 신호의 라이징 타임 구간을 충분히 보상해준다. 이에 따라, 액정표시패널 내의 위치에 관계없이 각 화소의 충전 시간이 동일하게 설정됨으로써 위치에 따른 화질의 왜곡이 감소된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 데이터라인들 및 게이트라인들이 교차되어 액정셀이 매트릭스 형태로 형성된 액정표시패널과;
    상기 액정표시패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동회로와;
    상기 액정표시패널의 게이트라인에 스캔 펄스를 공급하는 게이트 구동회로와;
    상기 데이터 구동회로에 데이터 제어신호를 공급하고, 상기 게이트 구동회로에 게이트 제어신호를 공급하는 타이밍 컨트롤러와;
    상기 게이트 제어신호를 계수함으로써 상기 액정표시패널의 상하 위치를 구분하는 카운터와;
    상기 카운터로부터 공급된 상기 액정표시패널의 상하 위치 정보를 통해 상기 데이터 제어신호를 변조하는 변조부를 구비하고,
    상기 변조부는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 데이터 신호의 폭이 넓어지도록 상기 데이터 제어신호를 변조하고,
    상기 데이터 제어신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 소스 출력 신호 및 극성 신호를 포함하고,
    상기 게이트 제어신호는 게이트 스타트 펄스, 게이트 쉬프트 클럭 및 게이트 출력 신호를 포함하며,
    상기 카운터는 상기 게이트 스타트 펄스에 동기화되어 상기 액정표시패널의 최상단부터 공급되는 상기 게이트 출력 신호를 계수하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 데이터 신호는 상기 소스 출력 신호의 폴링 타임에 라이징되고 라이징 타임에 폴링되는 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 변조부는 상기 카운터로부터 공급되는 상기 게이트 출력 신호의 계수 정보를 통해 상기 소스 출력 신호의 온 타임 구간을 변조하는 것을 특징으로 하는 액정표시장치.
  6. 제5 항에 있어서,
    상기 변조부는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동 회로로부터 멀어질수록 상기 소스 출력 신호의 온 타임 구간이 좁아지도록 변조하는 것을 특징으로 하는 액정표시장치.
  7. 데이터라인들 및 게이트라인들이 교차되어 액정셀이 매트릭스 형태로 형성된 액정표시패널을 마련하는 단계와;
    데이터 구동회로를 통해 상기 액정표시패널의 데이터라인에 데이터 신호를 공급하는 단계와;
    게이트 구동회로를 통해 상기 액정표시패널의 게이트라인에 스캔 펄스를 공급하는 단계와;
    상기 데이터 구동회로에 데이터 제어신호를 공급하고, 상기 게이트 구동회로에 게이트 제어신호를 공급하는 단계와;
    상기 게이트 제어신호를 계수함으로써 상기 액정표시패널의 상하 위치 정보를 파악하는 단계와;
    상기 액정표시패널의 상하 위치 정보를 통해 상기 데이터 제어신호를 변조하는 단계를 포함하고,
    상기 데이터 제어신호를 변조하는 단계는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 데이터 신호의 폭이 넓어지도록 상기 데이터 제어신호를 변조하고,
    상기 데이터 제어신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 소스 출력 신호 및 극성 신호를 포함하고,
    상기 게이트 제어신호는 게이트 스타트 펄스, 게이트 쉬프트 클럭 및 게이트 출력 신호를 포함하며,
    상기 게이트 제어신호를 계수하는 단계는 상기 게이트 스타트 펄스에 동기화되어 상기 액정표시패널의 최상단부터 공급되는 상기 게이트 출력 신호를 계수하는 것을 특징으로 하는 액정표시장치의 구동방법.
  8. 삭제
  9. 제7 항에 있어서,
    상기 데이터 신호는 상기 소스 출력 신호의 폴링 타임에 라이징되고 라이징 타임에 폴링되는 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 삭제
  11. 제7 항에 있어서,
    상기 데이터 제어신호를 변조하는 단계는 상기 게이트 출력 신호의 계수 정보를 통해 상기 소스 출력 신호의 온 타임 구간을 변조하는 것을 특징으로 하는 액정표시장치의 구동방법.
  12. 제11 항에 있어서,
    상기 소스 출력 신호의 온타임 구간을 변조하는 단계는 상기 데이터라인이 상기 액정표시패널에서 상기 데이터 구동회로로부터 멀어질수록 상기 소스 출력 신호의 온 타임 구간이 좁아지도록 변조하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020060051974A 2006-06-09 2006-06-09 액정표시장치와 그 구동방법 KR101263509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060051974A KR101263509B1 (ko) 2006-06-09 2006-06-09 액정표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051974A KR101263509B1 (ko) 2006-06-09 2006-06-09 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20070117834A KR20070117834A (ko) 2007-12-13
KR101263509B1 true KR101263509B1 (ko) 2013-05-13

Family

ID=39142872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051974A KR101263509B1 (ko) 2006-06-09 2006-06-09 액정표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101263509B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441385B1 (ko) * 2007-12-20 2014-09-17 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101977252B1 (ko) * 2013-01-11 2019-05-10 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법

Also Published As

Publication number Publication date
KR20070117834A (ko) 2007-12-13

Similar Documents

Publication Publication Date Title
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR101329410B1 (ko) 액정표시장치와 그 구동방법
JP2007011363A (ja) 液晶表示装置及びその駆動方法
KR20080002237A (ko) 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
KR101244485B1 (ko) 액정표시장치와 그 구동방법
KR20100096383A (ko) 액정표시장치
KR101507152B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR101263509B1 (ko) 액정표시장치와 그 구동방법
KR20030054896A (ko) 액정표시장치의 게이트 구동회로
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
KR101225221B1 (ko) 액정표시장치와 그 구동방법
KR101589751B1 (ko) 액정표시장치
KR100914778B1 (ko) 2도트 인버젼 액정 표시 장치의 구동 방법 및 장치
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR20040059319A (ko) 액정 표시 장치 및 그 구동 방법
KR102286916B1 (ko) 게이트 펄스 변조 장치와 이를 이용한 표시장치
KR101352936B1 (ko) 액정 표시 장치
KR20070030344A (ko) 액정 표시 장치 및 이의 구동방법
KR100848958B1 (ko) 액정표시장치 및 그 구동방법
KR100998119B1 (ko) 액정표시장치
KR20030010287A (ko) 액정표시장치의 구동장치 및 구동방법
KR101244481B1 (ko) 액정표시장치와 그 구동방법
KR101074400B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7