KR20030054896A - 액정표시장치의 게이트 구동회로 - Google Patents

액정표시장치의 게이트 구동회로 Download PDF

Info

Publication number
KR20030054896A
KR20030054896A KR1020010085329A KR20010085329A KR20030054896A KR 20030054896 A KR20030054896 A KR 20030054896A KR 1020010085329 A KR1020010085329 A KR 1020010085329A KR 20010085329 A KR20010085329 A KR 20010085329A KR 20030054896 A KR20030054896 A KR 20030054896A
Authority
KR
South Korea
Prior art keywords
gate
output
voltage
liquid crystal
low voltage
Prior art date
Application number
KR1020010085329A
Other languages
English (en)
Other versions
KR100848953B1 (ko
Inventor
안승국
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010085329A priority Critical patent/KR100848953B1/ko
Publication of KR20030054896A publication Critical patent/KR20030054896A/ko
Application granted granted Critical
Publication of KR100848953B1 publication Critical patent/KR100848953B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/146Flicker reduction circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 고해상도 대화면 액정표시장치에 있어서 화상 데이터의 차징시 발생되는 화질 저하 및 플리커 현상을 제거하도록 한 액정표시장치의 게이트 구동회로에 관한 것이다.
본 발명에 따른 액정표시장치의 게이트 구동회로는 외부 제어부로부터 출력되는 제어신호를 게이트 라인에 1 수평주기기간 간격으로 순차적으로 인가하기 위해 쉬프트시키는 쉬프트 레지스터와, 쉬프트 레지스터의 출력신호를 상기 게이트 라인의 온/오프 전압들로 변화하는 레벨 쉬프터와, 쉬프트 레지스터와 레벨 쉬프터 사이에 접속되어 상기 게이트 라인의 출력을 제어하는 로직 회로부와, 로직 회로부와 상기 레벨 쉬프터의 게이트 오프 전압 입력단 사이에 접속되어 상기 로직 회로부의 출력신호에 대응하여 복수의 게이트 라인의 오프전압들 중 어느 하나를 선택하도록 하는 게이트로우전압 선택부를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 게이트라인의 데이터 차징구간에 인가되는 게이트 하이전압과 게이트전압과 동기되도록 전단 게이트라인에 인가되는 게이트 로우전압보다 낮은 전압을 인가하여 스토리지 캐패시터 양단에 충분한 전위가 공급되도록 함으로써 화질 저하 및 플리커의 발생을 방지하게 된다.

Description

액정표시장치의 게이트 구동회로{GATE DRIVING CIRCUIT OF LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로, 특히 화상 데이터의 차징시 발생되는 화질 저하 및 플리커 현상을 제거하도록 한 액정표시장치의 게이트 구동회로 및 그 구동방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광 투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀 별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
액정표시장치의 구동장치는 도 1과 같이 디지털 비디오 데이터로 변환하기 위한 디지털 비디오 카드(1)와, 액정패널(5)의 데이터라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(3)와, 액정패널(5)의 게이트라인들(GL)을 순차적으로 구동하기 위한 게이트 드라이버(4)와, 데이터 드라이버(3)와 게이트 드라이버(4)를 제어하기 위한 제어부(2)를 구비한다.
액정패널(5)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 데이터라인들(DL)로부터 입력되는 영상을 액정셀(Clc)에 선택적으로 공급하기 위한 TFT가 형성된다. 이를 위하여, TFT는 게이트라인(GL)에 게이트단자가 접속되며, 데이터라인(DL)에 소오스단자가 접속된다. 그리고 TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다.
디지털 비디오 카드(1)는 아날로그 입력 영상신호를 디지털 영상신호로 변환하고 영상신호에 포함된 동기신호를 검출하게 된다.
제어부(2)는 디지털 비디오 카드(1)로부터의 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 데이터 드라이버(3)에 공급하게 된다. 또한, 제어부(2)는디지털 비디오 카드(1)로부터 입력되는 수평/수직 동기신호(H, V), 데이터 제어신호 및 게이트 제어신호를 생성하여 데이터 드라이버(3)와 게이트 드라이버(4)를 타이밍 제어하게 된다. 데이터 제어신호는 데이터 드라이버(3)에 공급되며, 게이트 제어신호는 게이트 드라이버(4)에 공급된다.
데이터 드라이버(3)에는 제어부(2)로부터 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터와 함께 데이터 제어신호가 입력된다. 이 데이터 드라이버(3)는 데이터 제어신호에 동기하여 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 래치한 후에, 래치된 데이터를 감마전압(Vγ; 도시하지 않음)에 따라 보정하게 된다. 그리고 데이터 드라이버(3)는 디지털 비디오 데이터를 아날로그 데이터로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버(4)는 도 2에 도시된 바와 같이 제어부(2)로부터 입력되는 게이트 제어신호에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(6)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(7) 등으로 구성된다. 이 게이트 드라이버(4)로부터 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 화소전압신호가 액정셀(Clc)의 화소전극에 공급된다.
도 3은 스토리지 온 게이트 구조의 화소의 등가 회로도이다.
도 3을 참조하면, 액정패널(5)은 화소전극(8)과, 게이트라인들(GL)과 데이터라인들(DL) 간의 교차부에 배열되어 스위칭 역할을 하는 TFT(T)를 구비한다.
화소전극(8)은 공통전극(미도시)과 함께 액정층(도시하지 않음)에 전압을 인가함으로써 빛을 투과/차단하여 화상을 표시하게 된다.
TFT(T)는 화소전극(8)에 신호전압을 걸어주고 차단하는 스위치로써 게이트단자에는 게이트라인(GL)이 연결되고, 소스단자에는 데이터라인(DL)이 연결된다. 또한 드레인단자에는 화소전극(8)이 연결된다. TFT(T)의 스위칭 작용에 의해 화소전극(8)에 화소전압을 공급하여 화상을 표시하게 되는데, 액정 인가전압의 유지 특성을 향상시키고 계조(Gray Scale)표시의 안정 및 화소의 비선택기간 동안에 화소정보를 유지하기 위해 스토리지 캐패시터(Storage Capacitor; Cst)를 사용한다.
데이터 드라이버(3)는 순차적으로 한 화소씩의 비디오신호를 인가받아 데이터 라인(DL)들에 해당되는 비디오신호를 출력한다. 게이트 드라이버(4)는 게이트라인 선택신호(GL)를 출력하여 복수의 게이트라인(GL) 중에서 하나의 게이트라인(GL)을 순차 선택한다.
선택된 게이트라인(GL)에 연결된 복수의 TFT(T)가 턴-온되어 데이터 드라이버(3)로부터 저장된 비디오신호가 TFT(T)의 소스단자에 인가됨으로써 비디오신호가 액정패널(5)에 표시된다. 이후, 상기와 같은 동작이 반복되어 비디오신호가 액정패널(5)에 표시된다.
도 4는 도트 인버젼 방식에 따른 액정패널의 구동방법에서 게이트 라인의 전압파형 및 데이터 충전전압 파형을 나타내는 도면이다.
도 4를 참조하면, 먼저 n번째 게이트라인(GLn)에 스캔펄스가 온(ON)되는 1H 동안 액정 캐패시터(Clc)은 정극성(+) 데이터전압을 충전하게 된다. 이렇게 액정 캐패시터(Clc)에 충전된 전압은 스캔펄스가 오프(OFF)된 후 1 프레임동안 유지된다.
이후 n+1번째 게이트라인(GLn+1)에는 스캔펄스가 온(ON)되는 1H 동안 액정 캐패시터(Clc)는 부극성(-) 전압을 충전하게 된다. 이렇게 액정 캐패시터(Clc)에 충전된 전압은 스캔펄스가 온(ON)된 후 1 프레임 동안 유지된다. 이 때 스토리지 캐패시터(Cst)는 전단 게이트라인(GLn-1)에 연결되며, 전단 게이트라인(GLn-1)에 걸리는 전압을 통하여 게이트 신호 턴-오프시 동일한 전압을 유지하게 된다.
도 5는 도 2에 도시된 게이트 드라이버를 상세히 나타내는 회로도이고, 도 6은 도 5에 도시된 게이트 드라이버에 입력신호 및 출력파형을 나타내는 도면이다.
도 5 및 도 6을 결부하여 설명하면, 게이트 드라이버는 제어부로부터 입력되는 신호를 이용하여 액정패널의 게이트라인(GL)에 특정 펄스 전압을 충방전하는 역할을 하며, 다수의 플립플립(F/F)으로 구성되어 로직입력이 "1"인 데이터값을 1 라인시간 간격으로 순차이동시키는 쉬프트 레지스터(9)와, 상기 쉬프트 레지스터(9)의 출력 로직 레벨을 게이트 라인(GL)의 온/오프 전압으로 변환하는 레벨 쉬프터(10)와, 상기 게이트 라인(GL)의 부하를 감안하여 전류를 증폭하는 전류 버퍼(11)를 구비한다.
도 5의 게이트 드라이버에 입력되는 제어신호로는 도 6에서와 같이 게이트 쉬프트 클럭(Gate Shift Clock ; 이하 "GSC"라 함), 게이트 출력 인에이블(Gate Output Enable : 이하 "GOE"라 함), 게이트 스타트 펄스(Gate Start Pulse ; 이하 "GSP"라 함) 등이 있다.
이 때 GSC는 TFT의 게이트 온/오프되는 시간을 알려주는 신호로서 쉬프트 레지스터의 클럭으로 이용되며, GOE는 게이트 드라이버의 출력을 제어하는 역할을 하며, GSP는 하나의 수직동기신호 중에서 게이트 신호의 시작과 종료 시점을 제어하는 신호이다.
이들의 동작을 살펴 보면, GSC에 의해 GSP가 쉬프트되며 쉬프트 레지스터(9) 내의 각 플립플롭(F/F)의 출력단은 레벨 쉬프터(10) 및 버퍼(11)를 거쳐 출력되나 이는 GOE에 의해 제어된다.
즉, 게이트 드라이버의 출력은 GSC의 상승에지 또는 하강에지에서 GSP의 "H"를 인식하여 GSC의 1 주기만큼의 "H"를 갖는 출력을 발생한다. 이 때 GOE에 "H"를 인가하면 GOE의 신호폭만큼 출력이 디스에이블(DISABLE)된 후 게이트라인에 신호파형이 출력된다.
그러나 게이트 온될 경우 스토리지 온 구조의 액정표시장치의 차징(Charging) 특성은 전단 게이트 라인(GLn-1)의 충전 전압에 의해 차징(Charging) 특성이 결정된다.[Q=CV ; 단, C= 상수(30nF)]
즉, 스토리지 캐패시터(Cst)의 양단에 걸리는 전압이 크면 클수록 차징 특성은 개선되나, 종래기술의 경우 게이트 온 시 전단 게이트라인(GLn-1)에 -5V 정도의 게이트로우전압(Vgl)을 인가한다. 이 경우 스토리지 캐패시터(Cst) 양단에 걸리는 전압은 해당 게이트 라인(GLn)의 게이트 오프(OFF) 시와 동일한 전압을 유지하게 된다. 이로써 게이트 온인 경우의 액정표시장치의 차징 특성은 고해상도 대면적으로 갈수록 저하되는 단점이 있게 된다. 이로써 차징특성의 저하는 화질저하 및 플리커 현상을 야기시키는 문제점이 있게 된다.
따라서, 본 발명의 목적은 고해상도 대면적의 액정표시장치에서 전단게이트의 영향에 따른 차징특성이 저하됨으로 인해 발생하는 딤(DIM) 및 플리커 현상을 제거할 수 있도록 한 액정표시장치의 게이트 드라이버를 제공하는 데 있다.
도 1은 종래의 액정표시장치를 나타내는 블록도.
도 2는 도 1의 게이트 드라이버를 설명하는 블럭도.
도 3은 도 1에 도시된 화소의 등가회로도.
도 4는 도트 인버젼 방식 액정패널의 구동방법에서 액정 캐패시터(Clc)에 의해 데이터 전압이 충전되는 것을 설명하는 파형도.
도 5는 도 2에 도시된 게이트 드라이버를 상세히 나타내는 회로도.
도 6은 도 5에 도시된 게이트 드라이버에서의 입력신호 및 출력 파형을 나타내는 파형도.
도 7은 본 발명에 다른 액정표시장치를 나타내는 블록도.
도 8는 도 7에서의 게이트 드라이버를 설명하는 블럭도.
도 9는 도 8의 게이트 드라이버를 통하여 액정 캐패시터(Clc)에 의해 데이터 전압이 충전되는 것을 설명하는 파형도.
도 10은 본 발명에 따른 게이트 드라이버를 상세히 나타내는 회로도.
도 11는 도 10에 도시된 게이트 드라이버에 입력신호 및 출력 파형을 나타내는 파형도.
<도면의 주요부분에 대한 부호의 설명>
1,21 : 디지털 비디오 카드 2,22 : 제어부
3,23 : 데이터 드라이버 4,24 : 게이트 드라이버
5,25 : 액정패널 6,9,28,31 : 쉬프트 레지스터
7,10,29,36a,36b,36c : 레벨 쉬프터 8 : 화소전극
11,38a,38b,38c : : 버퍼 26 : 전원부
27 : DC/DC 컨버터 30,40 : 게이트로우전압 선택부
32a,32b,32c : 플립플롭 33a,33b,33c : 인버터
34a,34b,34c : 논리합 게이트 35 : 로직 회로부
37a,37b,37c : 멀티플렉서
38a,38b,38c : 인버터를 사용한 논리곱 게이트
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 게이트 구동회로는 외부 제어부로부터 출력되는 제어신호를 게이트 라인에 1 수평주기기간 간격으로 순차적으로 인가하기 위해 쉬프트시키는 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력신호를 상기 게이트 라인의 온/오프 전압들로 변화하는 레벨 쉬프터와, 상기 쉬프트 레지스터와 레벨 쉬프터 사이에 접속되어 상기 게이트 라인의 출력을 제어하는 로직 회로부와, 상기 로직 회로부와 상기 레벨 쉬프터의 게이트 오프 전압 입력단 사이에 접속되어 상기 로직 회로부의 출력신호에 대응하여 복수의 게이트 라인의 오프전압들 중 어느 하나를 선택하도록 하는 게이트로우전압 선택부를 구비하는 것을 특징으로 한다.
본 발명의 경우 게이트 라인의 부하를 감안하여 전류를 증폭하는 버퍼를 추가로 구비하는 것을 특징으로 한다.
본 발명에서의 게이트로우전압 선택부는 상기 레벨 쉬프터에 접속되어 상기 게이트 라인의 오프전압들 중 어느 하나를 선택적으로 출력시키기 위한 멀티플렉서와, 상기 멀티플렉서와 상기 로직회로부 사이에 접속되어 상기 멀티플렉서를 제어하는 신호를 출력하는 인버터를 가지는 논리곱 게이트를 구비하는 것을 특징으로 한다.
본 발명에서의 멀티플렉서에 의해 선택적으로 출력되는 게이트 라인의 오프 전압은 제1 게이트 로우전압과 제2 게이트 로우전압인 것을 특징으로 한다.
본 발명에서의 제1 게이트 로우전압은 제2 게이트 로우전압보다 큰 것을 특징으로 한다.
이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
본 발명에 따른 액정표시장치의 구동장치는 도 7에서와 같이 디지털 비디오 데이터로 변환하기 위한 디지털 비디오 카드(21)와, 액정패널(25)의 데이터라인들(DL)에 비디오 데이터 신호를 공급하기 위한 데이터 드라이버(23)와, 액정패널(25)의 게이트라인들(GL)을 순차적으로 구동하기 위한 게이트 드라이버(24)와, 데이터 드라이버(23)와 게이트 드라이버(24)를 제어하기 위한 제어부(22)를 구비한다. 또한 외부 전원부에서 분기된 공급전압을 이용하여 액정패널(25)에 필요한 전압을 출력하는 직류-직류(DC-DC) 전압 변환회로(이하, "DC/DC 컨버터"라 함 ; 26)을 구비한다.
액정패널(25)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 데이터라인들(DL)로부터 입력되는영상을 액정셀(Clc)에 선택적으로 공급하기 위한 TFT가 형성된다. 이를 위하여, TFT는 게이트라인(GL)에 게이트단자가 접속되며, 데이터라인(DL)에 소오스단자가 접속된다. 그리고 TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다.
디지털 비디오 카드(21)는 아날로그 입력 영상신호를 디지털 영상신호로 변환하고 영상신호에 포함된 동기신호를 검출하게 된다.
제어부(22)는 디지털 비디오 카드(21)로부터의 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 데이터 드라이버(23)에 공급하게 된다. 또한, 제어부(22)는 디지털 비디오 카드(21)로부터 입력되는 수평/수직 동기신호(H, V), 데이터 제어신호 및 게이트 제어신호를 생성하여 데이터 드라이버(23)와 게이트 드라이버(24)를 타이밍 제어하게 된다. 데이터 제어신호는 데이터 드라이버(23)에 공급되며, 게이트 제어신호는 게이트 드라이버(24)에 공급된다.
데이터 드라이버(23)에는 제어부(22)로부터 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터와 함께 데이터 제어신호가 입력된다. 이 데이터 드라이버(23)는 데이터 제어신호에 동기하여 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 래치한 후에, 래치된 데이터를 감마전압(Vγ; 도시하지 않음)에 따라 보정하게 된다. 그리고 데이터 드라이버(23)는 디지털 비디오 데이터를 아날로그 데이터로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버(24)는 도 8에 도시된 바와 같이 제어부(22)로부터 입력되는 게이트 제어신호에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(28)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨쉬프터(29)와, DC/DC 컨버터(27)에 의해 변환/공급되는 제1 및 제2 게이트로우전압을 선택하기 위한 게이트로우전압 선택부(30) 등으로 구성된다. 이 게이트 드라이버(24)는 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 비디오 데이터신호를 액정셀(Clc)의 화소전극에 공급한다.
스토리지 온 게이트 구조의 화소 등가회로를 설명하면, 도 3에서와 같이 액정패널(25)은 화소전극(8)과, 게이트라인들(GL)과 데이터라인들(DL) 간의 교차부에 배열되어 스위칭 역할을 하는 TFT(T)를 구비한다.
화소전극(8)은 공통전극과 함께 액정층(도시하지 않음)에 전압을 인가함으로써 빛을 투과/차단하여 화상을 표시하게 된다.
TFT(T)는 화소전극(8)에 신호전압을 걸어주고 차단하는 스위치로써 게이트단자에는 게이트라인(GL)이 연결되고, 소스단자에는 데이터라인(DL)이 연결된다. 또한 드레인단자에는 화소전극(8)이 연결된다. TFT(T)의 스위칭 작용에 의해 화소전극(8)에 화소전압을 공급하여 화상을 표시하게 되는데, 액정 인가전압의 유지 특성을 향상시키고 계조(Gray Scale)표시의 안정 및 화소의 비선택기간 동안에 화소정보를 유지하는 등을 위해 보조용량(Storage Capacitor; Cst)을 사용한다.
데이터 드라이버(23)는 순차적으로 한 화소씩의 비디오신호를 인가받아 데이터 라인(DL)들에 해당되는 비디오신호를 출력한다. 게이트 드라이버(24)는 게이트라인 선택신호(GL)를 출력하여 복수의 게이트라인(GL) 중에서 하나의 게이트라인(GL)을 순차 선택한다.
선택된 게이트라인(GL)에 연결된 복수의 TFT(T)가 턴-온되어 데이터 드라이버(23)로부터의 비디오신호가 TFT(T)의 소스단자에 인가됨으로써 비디오신호가 액정패널(25)에 표시된다. 이후, 상기와 같은 동작이 반복되어 비디오신호가 액정패널(25)에 표시된다.
도 9는 본 발명에 따른 도트 인버젼 방식 액정패널의 구동장치에서 게이트 라인의 전압파형 및 데이터 충전전압 파형을 나타내는 도면이다.
도 9를 참조하면, 먼저 n번째 게이트라인(GLn)에 스캔펄스가 온(ON)되는 1H 동안 액정 캐패시터(Clc)는 정극성(+) 데이터전압을 충전하게 된다. 이렇게 액정 캐패시터(Clc)에 충전된 전압은 스캔펄스가 오프(OFF)된 후 1 프레임 동안 유지된다. 스캔펄스가 온되는 기간동안 게이트 드라이버(23)로부터 n번째 게이트 라인(GLn)에 게이트 하이전압(Vgh)이 인가되고, 스캔펄스가 오프될 때 게이트 하이전압(Vgh)은 제1 게이트 로우전압(Vgl1)로 떨어지게 된다.
이후 n+1번째 게이트라인(GLn+1)에는 스캔펄스가 온(ON)되는 1H 동안 액정 캐패시터(Clc)는 부극성(-) 데이터전압을 충전하게 된다. 이렇게 액정 캐패시터(Clc)에 충전된 전압은 스캔펄스가 온(ON)된 후 1 프레임 동안 유지된다. 스캔펄스가 온되는 기간동안 게이트 드라이버(23)로부터 n+1번째 게이트 라인(GLn+1)에는 게이트 하이전압(Vgh)이 인가되고, 스캔펄스가 오프될 때 게이트 하이전압(Vgh)은 제1 게이트 로우전압(Vgl1)으로 떨어지게 된다. 이 때 n+1번째 게이트라인(GLn+1)에 인가되는 스캔펄스의 온되는 기간과 동기되도록 n번째 게이트 라인(GLn)에는 제2 게이트 로우전압(Vgl2)이 인가된다.
이는 액정표시장치에 있어서 게이트 온 시 데이터전압의 충전특성은 전단 게이트라인(GLn-1)의 충전전압에 의해 결정되므로, 즉 스토리지 캐패시터(Cst)의 양단에 걸리는 전압이 크면 클수록 차징 특성이 개선되는 점을 이용한 것이다. 즉, 게이트 온 시 n-1번째 게이트 라인(GLn-1)에 제2 게이트 로우전압(Vgl2)를 1 수평주기기간(1H) 동안 인가함으로써 n번째 게이트 라인(GLn)에 인가되는 게이트 하이전압(Vgh)과의 전압차에 의해 스토리지 캐패시터(Cst) 양단에 걸리는 전압을 크게하여 데이터 전압의 충전특성을 향상시킨다. 또한 n-1번째 게이트 라인(GLn-1)에 제2 게이트 로우전압(Vgl2)이 인가된 후 다시 제1 게이트 로우전압(Vgl1)을 유지되게 하여 게이트 오프시 TFT의 누설전류(Leakage Current)를 제어하게 한다.
게이트 드라이버(23)에 접속되는 게이트라인(GL)들을 통하여 위와 같은 구동방식이 반복되게 된다.
또한 이는 다음과 같은 수식으로 나타내어 질 수 있다.
여기서, △V는 레벨 쉬프트 전압이고, Ctft,Clc,Cst는 각각 TFT 캐패시터, 액정캐패시터, 스토리지 캐패시터의 용량값을 나타낸다. △V1은 게이트하이전압(Vgh)과 제1 게이트로우전압(Vgl1)의 전압차이고, △V2는 제1 게이트로우전압(Vgl1)과 제2 게이트로우전압(Vgl2)의 전압차이다. 이는 비주사기간의 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)의 폐회로를 통한 △V2를 이용하여 주사기간 동안의 레벨 쉬프트 전압을 보상하는 것이다.
도 10은 본 발명에 따른 게이트 드라이버를 상세히 나타내는 회로도이고, 도 11은 도 10에 도시된 게이트 드라이버의 입력신호 및 출력파형을 나타내는 도면이다.
도 10 및 도 11을 결부하여 설명하면, 게이트 드라이버는 제어부로부터 입력되는 신호를 이용하여 액정패널의 게이트라인(GL)에 특정 펄스 전압을 충방전하는 역할을 하며, 다수의 플립플립(F/F; 32a,32b,32c,…)으로 구성되어 로직입력이 "1"인 데이터값을 1 라인 시간 간격으로 순차이동시키는 쉬프트 레지스터(31)와, 상기 쉬프트 레지스터(31)의 출력 로직 레벨을 게이트 라인(GL)의 온/오프 전압으로 변환하는 레벨 쉬프터(36a,36b,36c,…)와, 상기 게이트 라인(GL)의 부하를 감안하여 전류를 증폭하는 전류 버퍼(39a,39b,39c,…)와, 쉬프트 레지스터(31)와 레벨 쉬프터(36a,36b,36c,…) 사이에 접속되어 게이트 라인의 출력을 제어하는 로직 회로부(35)를 구비한다. 또한 본 발명에서는 로직 회로부(35)와 레벨 쉬프터(36a,36b,36c,…)의 게이트로우전압(Vgl) 입력단 사이에 접속되어 외부로부터의 게이트로우전압들을 선택하여 공급하도록 하는 게이트로우전압선택부(40)을 구비한다.
로직 회로부(35)는 제어부(22)로부터 공급되는 GOE 신호를 반전되게 출력시키는 인버터(33a,33b,33c)와, 인버터(33a,33b,33c)를 통해 출력된 신호와 쉬프트 레지스터(31)를 통해 출력된 신호를 논리연산하여 제어로직레벨을 출력하게 하는 논리합 게이트(34a,34b,34c)로 구성된다.
레벨 쉬프터(36a,36b,36c)는 로직회로부(35)를 통해 출력된 로직 레벨을 게이트하이전압(Vgh), 제1 게이트로우전압(Vgl1), 제2 게이트로우전압(Vgl2) 중 어느 하나를 선택하여 게이트 라인(GL)의 온/오프 전압으로 변환하게 한다.
게이트로우전압선택부(40)는 게이트로우전압(Vgl)이 인가될 때 제1 및 제2 게이트로우전압 중 어느 하나를 선택하여 출력되게 하는 멀티플렉서(MULTIPLEXER ; 이하 "MUX"라 함, 37a,37b,37c)와, 로직회로부(35)로부터 출력된 제어신호를 이용하여 제1 및 제2 게이트로우전압(Vgl1,Vgl2)을 선택하도록 논리연산을 하는 인버터를 사용한 논리곱 게이트(38a,38b,38c)를 구비한다.
게이트 드라이버에 입력되는 제어신호로는 도 11에 도시된 바와 같이 TFT의 게이트 온/오프되는 시간을 알려주는 신호로서 쉬프트 레지스터의 클럭으로 이용되는 GSC, 게이트 드라이버의 출력을 제어하는 역할을 하는 GOE, 하나의 수직동기신호 중에서 게이트 신호의 시작과 종료 시점을 제어하는 신호인 GSP 등이 있다.
여기서 구동회로의 동작을 살펴 보면, GSC에 의해 GSP가 쉬프트되며 쉬프트 레지스터(31) 내의 각 플립플롭(F/F ; 32a,32b,32c)의 출력단은 레벨 쉬프터(36a,36b,36c) 및 버퍼(39a,39b,39c)를 거쳐 출력되나 이는 GOE에 의해 제어된다. 즉, 게이트 드라이버에서 게이트 라인(GL)으로의 출력은 GSC의 상승 또는 하강에지에서 GSP의 "H"를 인식하여 GSC의 1 주기만큼의 "H"를 갖는 출력을 발생한다. 이 때 GOE에 "H"를 인가하면 GOE의 신호폭만큼 출력이 디스에이블(DISABLE)된 후 출력된다. 또한 레벨 쉬프터(36a,36b,36c)에서의 신호 동작을 통하여 게이트 드라이버(24)의 출력단에 게이트하이전압(VGH), 제1 게이트로우전압(VGL1), 제2 게이트로우전압(VGL2) 중 어느 하나를 출력되게 한다.
도 11을 통하여 도 10의 구동회로를 설명하면, 먼저 GSP와 GSC 신호가 쉬프트 레지스터(31)에 입력되면, 쉬프트 레지스터(31)는 다수의 플립플립(F/F; 32a,32b,32c,…)에 의해 로직입력이 "1"인 데이터값을 1 수평동기시간 간격으로 순차이동시킨다. 플립플롭(F/F; 32a,32b,32c,…)의 제어에 의해 쉬프트 레지스터(31)로부터 출력된 로직입력 "1"인 데이터값은 게이트 드라이버(24)의 출력을 제어하기 위해 각 GOE신호가 인버터(33a,33b,33c)를 통해 입력되는 데이터값과 함께 논리연산을 하여 레벨 쉬프터(36a,36b,36c,…)로 출력되게 된다.
즉, 먼저 제1 플립플롭(32a)으로부터 출력된 "1"인 데이터값과 "0"인 GOE 신호가 제1 인버터(33c)를 통해 "1"로 출력되면 논리합 게이트(34a)연산을 통하여 로직 "1"인 데이터 값이 출력된다. "1"의 데이터값이 레벨 쉬프터(36a)에 입력되면 출력 로직 레벨을 게이트 라인(GL)의 온 전압으로 변환하여 제1 출력(OUT1)에 게이트하이전압(Vgh)이 버퍼(39a)를 통해 출력된다. 이 때 제1 출력(OUT1)을 제외한 게이트라인(GL)에는 제1 게이트로우전압(Vgl1)이 출력된다.
다음으로 제2 플립플롭(32b)으로부터 출력된 1인 데이터값과 "0"인 GOE신호가 제2 인버터(33b)를 통해 "1"로 출력되면, 논리합 게이트(34b) 연산을 통하여 로직 "1"인 데이터 값이 출력된다. 이 때 "1"의 데이터값이 레벨 쉬프터(36b)에 입력되면 출력 로직 레벨을 게이트 라인(GL)의 온 전압으로 변환하여 제2 출력(OUT2)에 게이트하이전압(Vgh)이 버퍼(39b)를 통해 출력된다. 또한 "1"의 데이터값은 제1 논리합 게이트(34a)로 출력되어 나온 논리 데이터값과 연산하여 제1 출력(OUT1)이 제2 게이트로우전압(Vgl2)을 출력하도록 제1 MUX(37a)를 제어하는 신호가 인가된다.
이로써 쉬프트 레지스터(31)와 레벨 쉬프터(36a,36b,36c)의 동작에 의해 제2 출력(OUT2)에 게이트하이전압(Vgh)이 출력됨과 동시에 제1 출력(OUT1)에는 제2 게이트로우전압(Vgl2)이 출력된다. 이후 제3 출력(OUT)을 통해 게이트하이전압(Vgh)이 출력되는 경우 제1 출력(OUT1)에는 제1 MUX(39a)에 의해 제1 게이트 로우전압(Vgl1)을 출력하여 유지되게 한다.
이러한 동작은 제n 출력(OUTn)까지 반복하며 구동된다. 이로써, 전단 게이트라인에 공급되는 제2 게이트로우전압(Vgl2)과 게이트라인(GL)에 공급되는 게이트 하이전압(Vgh)에 의해 스토리지캐패시터(Cst)에 걸리는 전압을 크게 하여 데이터 전압의 충전특성을 향상시키고, 게이트 오프되는 즉, 위에서의 제3 출력(OUT3)되는 시점부터는 제1 게이트 로우전압(Vgl1)을 인가하여 TFT의 누설전류를 제어하게 된다.
따라서, 전단 게이트라인(GLn-1)의 두번째 수평주기기간(H)의 전압을 낮추어 게이트라인(GL)과의 충전량을 증가시킴으로써 화질 저하 및 플리커의 발생을 방지하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 게이트 드라이버는 게이트라인의 데이터 차징구간에 인가되는 게이트 하이전압과 상기 게이트 하이전압과 동기되도록 전단 게이트라인에 인가되는 제1 게이트 로우전압보다 낮은 제2 게이트로우전압을 인가하여 스토리지 캐패시터 양단에 충분한 전위가 공급되도록 함으로써 화질 저하 및 플리커의 발생을 방지하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 외부 제어부로부터 출력되는 제어신호를 게이트 라인에 1 수평주기기간 간격으로 순차적으로 인가하기 위해 쉬프트시키는 쉬프트 레지스터와,
    상기 쉬프트 레지스터의 출력신호를 상기 게이트 라인의 온/오프 전압들로 변화하는 레벨 쉬프터와,
    상기 쉬프트 레지스터와 레벨 쉬프터 사이에 접속되어 상기 게이트 라인의 출력을 제어하는 로직 회로부와,
    상기 로직 회로부와 상기 레벨 쉬프터의 게이트 오프 전압 입력단 사이에 접속되어 상기 로직 회로부의 출력신호에 대응하여 복수의 게이트 라인의 오프전압들 중 어느 하나를 선택하도록 하는 게이트로우전압 선택부를 구비하는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 게이트 라인의 부하를 감안하여 전류를 증폭하는 버퍼를 추가로 구비하는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  3. 제 1 항에 있어서,
    상기 게이트로우전압 선택부는 상기 레벨 쉬프터에 접속되어 상기 게이트 라인의 오프전압들 중 어느 하나를 선택적으로 출력시키기 위한 멀티플렉서와,
    상기 멀티플렉서와 상기 로직회로부 사이에 접속되어 상기 멀티플렉서를 제어하는 신호를 출력하는 인버터를 가지는 논리곱 게이트를 구비하는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  4. 제 3 항에 있어서,
    상기 멀티플렉서에 의해 선택적으로 출력되는 게이트 라인의 오프 전압은 제1 게이트 로우전압과 제2 게이트 로우전압인 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  5. 제 4 항에 있어서,
    상기 제1 게이트 로우전압은 제2 게이트 로우전압보다 큰 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
KR1020010085329A 2001-12-26 2001-12-26 액정표시장치의 게이트 구동회로 KR100848953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085329A KR100848953B1 (ko) 2001-12-26 2001-12-26 액정표시장치의 게이트 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085329A KR100848953B1 (ko) 2001-12-26 2001-12-26 액정표시장치의 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR20030054896A true KR20030054896A (ko) 2003-07-02
KR100848953B1 KR100848953B1 (ko) 2008-07-29

Family

ID=32213614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085329A KR100848953B1 (ko) 2001-12-26 2001-12-26 액정표시장치의 게이트 구동회로

Country Status (1)

Country Link
KR (1) KR100848953B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466312B2 (en) 2003-11-13 2008-12-16 Samsung Electronics Co., Ltd. Level shifter circuit and method for controlling voltage levels of clock signal and inverted clock signal for driving gate lines of amorphous silicon gate-thin film transistor liquid crystal display
KR101225425B1 (ko) * 2005-06-30 2013-01-22 엘지디스플레이 주식회사 액정표시장치
KR101255705B1 (ko) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
KR20150117022A (ko) * 2014-04-09 2015-10-19 주식회사 동부하이텍 게이트 드라이버 및 이를 포함하는 표시 장치
KR20170078433A (ko) * 2015-12-29 2017-07-07 엘지디스플레이 주식회사 표시장치의 동작방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019188B2 (en) 2011-08-08 2015-04-28 Samsung Display Co., Ltd. Display device for varying different scan ratios for displaying moving and still images and a driving method thereof
US9165518B2 (en) 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
US9299301B2 (en) 2011-11-04 2016-03-29 Samsung Display Co., Ltd. Display device and method for driving the display device
US9208736B2 (en) 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
US9129572B2 (en) 2012-02-21 2015-09-08 Samsung Display Co., Ltd. Display device and related method
KR102060627B1 (ko) 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147119B1 (ko) * 1995-07-04 1998-12-01 구자홍 누설전류 보상을 위한 액정구동장치
KR0175364B1 (ko) * 1995-12-29 1999-04-01 김광호 박막트랜지스터 액정 표시 장치 구동방법
KR100213971B1 (ko) * 1996-09-13 1999-08-02 구자홍 액정표시장치의 왜곡된 화소전압에 따른 공통전압 보상회로
KR100490058B1 (ko) * 1997-12-31 2005-08-23 삼성전자주식회사 액정표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466312B2 (en) 2003-11-13 2008-12-16 Samsung Electronics Co., Ltd. Level shifter circuit and method for controlling voltage levels of clock signal and inverted clock signal for driving gate lines of amorphous silicon gate-thin film transistor liquid crystal display
KR101225425B1 (ko) * 2005-06-30 2013-01-22 엘지디스플레이 주식회사 액정표시장치
KR101255705B1 (ko) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
KR20150117022A (ko) * 2014-04-09 2015-10-19 주식회사 동부하이텍 게이트 드라이버 및 이를 포함하는 표시 장치
US9384705B2 (en) 2014-04-09 2016-07-05 Dongbu Hitek Co., Ltd. Gate driver and display apparatus including the same
KR20170078433A (ko) * 2015-12-29 2017-07-07 엘지디스플레이 주식회사 표시장치의 동작방법

Also Published As

Publication number Publication date
KR100848953B1 (ko) 2008-07-29

Similar Documents

Publication Publication Date Title
US7403185B2 (en) Liquid crystal display device and method of driving the same
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101322002B1 (ko) 액정표시장치
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
KR101366851B1 (ko) 액정표시장치
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
GB2436887A (en) Liquid crystal display and driving method thereof
KR20070080427A (ko) 액정표시장치와 그 구동방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR100880942B1 (ko) 액정표시장치의 구동방법 및 구동장치
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
KR20080050313A (ko) 액정표시장치 및 그 구동방법
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101201332B1 (ko) 액정표시장치와 그 구동방법
KR100880934B1 (ko) 액정표시장치 및 구동방법
KR100848958B1 (ko) 액정표시장치 및 그 구동방법
KR101467213B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR100680057B1 (ko) 액정표시장치의 프리차징 방법 및 장치
KR20070030344A (ko) 액정 표시 장치 및 이의 구동방법
KR100920375B1 (ko) 액정표시장치 및 그 구동방법
KR100443830B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9