KR20180006609A - 위상 오차를 줄이기 위한 시스템, 방법, 및 디스플레이 - Google Patents
위상 오차를 줄이기 위한 시스템, 방법, 및 디스플레이 Download PDFInfo
- Publication number
- KR20180006609A KR20180006609A KR1020170059407A KR20170059407A KR20180006609A KR 20180006609 A KR20180006609 A KR 20180006609A KR 1020170059407 A KR1020170059407 A KR 1020170059407A KR 20170059407 A KR20170059407 A KR 20170059407A KR 20180006609 A KR20180006609 A KR 20180006609A
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- bang
- output
- signal
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000007704 transition Effects 0.000 claims abstract description 17
- 230000009467 reduction Effects 0.000 claims abstract description 11
- 238000012935 Averaging Methods 0.000 claims description 12
- 230000001965 increasing effect Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000001228 spectrum Methods 0.000 abstract description 21
- 238000012937 correction Methods 0.000 abstract description 3
- 238000011084 recovery Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/29—Flow control; Congestion control using a combination of thresholds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
주파수 변조를 갖는 기준 클록 신호를 포함하는 확산 스펙트럼 클록킹으로부터 초래되는 위상 오차를, 위상 고정 루프에서, 교정하는 시스템 및 방법이 제공된다. 교정 생성 회로는, 위상 고정 루프의 전하 펌프 이후에 도입되는 때, 전압 제어 발진기로 하여금 실질적으로 동일한 주파수 변조를 갖는 신호를 생성하게 하는 오프셋 신호를 생성하고, 그럼으로써 위상 오차를 감소시킨다. 교정 생성 회로는 삼각파의 양의 경사 부분과 음의 경사 부분 사이에서의 천이가 발생하는 시간을 추정하기 위한 타이밍 추정 회로, 및 위상 오차를 감소를 초래하는 오프셋 신호의 진폭을 추정하기 위한 진폭 추정 회로를 포함할 수 있다.
Description
본 발명의 실시예들에 따른 하나 이상의 양태는 데이터의 디지털 전송에 관한 것으로서, 더욱 상세하게는 확산 스펙트럼이 사용되는 때, 아날로그 클록 및 데이터 복구 회로 그리고 위상 고정 루프에서 위상 오차를 줄이기 위한 시스템 및 방법에 관한 것이다.
고속 전기 링크들에서, 확산 스펙트럼 클록킹(SSC: spread spectrum clocking)은 전자기 간섭을 감소시키기 위해 사용될 수 있다. 확산 스펙트럼 클록킹은, 예를 들어, 삼각 파형인 클록 주파수를 변조할 수 있고, 예를 들면, 클록 신호에 삼각파 주파수 변조를 적용할 수 있다. 2차 위상 고정 루프(PLL)가 클록 신호를 추적하는 데 사용되면 삼각파의 1/2 사이클에 대응하는 주파수 램프(ramp)는 대체로 일정한 위상 오차를 초래할 수 있다. 이 위상 오차는 시스템 내의 타이밍 마진을 감소시킬 수 있다.
듀얼 루프 세미-디지털 위상 고정 루프(dual loop semi-digital phase-locked loops)는, 위상 오차를 줄이기 위해 사용될 수 있지만, 여러 단점을 가질 수 있다. 이러한 위상 고정 루프는 주파수 램프 레이트(rate) 및 삼각파의 천이점(transition points)을 추정하기 위해 부가적인 위상 보간기(interpolators), 디지털-아날로그 컨버터(digital to analog converters), 및 적응 루프(adaptation loops)를 사용할 수 있다. 듀얼 루프 세미-디지털 위상 고정 루프를 사용하는 것은 전력의 관점에서, 특히 다중 위상 클록을 사용하는 더블(double) 데이터 레이트 또는 쿼드(quad) 데이터 레이트 시스템에서 매우 비싸다.
본 개시의 실시예는 주파수 변조된 기준 클록 신호에 고정하기 위한 개선된 시스템 및 방법을 제공한다.
본 개시의 실시예들의 양태들은 주파수 변조를 갖는 기준 클록 신호를 포함하는 확산 스펙트럼 클록킹으로부터 초래되는, 위상 고정 루프에서의 위상 오차를 교정하기 위한 시스템 및 방법에 관한 것이다. 교정 생성 회로는, 위상 고정 루프의 전하 펌프 이후에 도입되는 때, 전압 제어 발진기로 하여금 실질적으로 동일한 주파수 변조를 갖는 신호를 생성하게 하는 오프셋 신호를 생성하고, 그럼으로써 위상 오차를 감소시킨다. 교정 생성 회로는 삼각파의 양의 경사 부분과 음의 경사 부분 사이에서의 천이가 발생하는 시간을 추정하기 위한 타이밍 추정 회로, 및 위상 오차를 감소를 초래하는 오프셋 신호의 진폭을 추정하기 위한 진폭 추정 회로를 포함할 수 있다.
실시예에 따른 삼각파 주파수 변조를 갖는 클록 기준 신호로부터 로컬 클록을 생성하는 시스템으로서, 시스템은 위상 고정 루프, 그리고 위상 고정 루프의 위상 오차에 대한 주파수 변조의 영향을 감소시키는 위상 오차 감소 회로를 포함하고, 위상 오차 감소 회로는 주파수 변조의 영향을 상쇄하기 위한 구형파 상쇄 신호의 위상을 추정하는 타이밍 추정 회로, 상쇄 신호의 진폭을 추정하고, 상쇄 신호를 생성하기 위한 진폭 추정 회로, 그리고 상쇄 신호를 위상 고정 루프에 도입하는 오프셋 도입 회로를 포함한다.
위상 고정 루프는 루프 필터에 연결된 출력을 갖는 전하 펌프를 포함하고, 오프셋 도입 회로는 전하 펌프의 출력에 전류를 도입하도록 구성된 전류 디지털-아날로그 컨버터를 포함할 수 있다.
타이밍 추정 회로는, 카운터, 시간 추정 레지스터, 그리고 디지털 출력을 갖는 경사 스위치를 포함하고, 타이밍 추정 회로는 경사 스위치의 출력 값을 토글링하고, 카운터가 시간 추정 레지스터 내에 저장된 값에 도달하는 때 카운터를 리셋하도록 구성될 수 있다.
위상 고정 루프는 출력을 갖는 전압 제어 발진기를 포함하고, 진폭 추정 회로는, 클록 기준 신호의 위상을 전압 제어 발진기의 출력 위상과 비교하는 뱅-뱅 위상 검출기와, 상쇄 신호의 양의 값 부분 동안 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제1 누적기, 및 상쇄 신호의 음의 값 부분 동안 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제2 누적기를 포함할 수 있다.
진폭 추정 회로는, 경사 스위치의 출력에 의해 제어되며, 뱅-뱅 위상 검출기의 출력을 제1 누적기 또는 제2 누적기에 연결시키는 디멀티플렉서, 그리고 경사 스위치의 출력에 의해 제어되며, 제1 누적기 또는 제2 누적기를 오프셋 도입 회로에 연결시키는 멀티플렉서를 더 포함할 수 있다.
타이밍 추정 회로는 평균 위상 오차 값을 형성하기 위한 시간 간격에서 뱅-뱅 위상 검출기의 출력을 평균하는 평균화 블록을 더 포함하고, 타이밍 추정 회로는 평균 위상 오차 값이 양의 임계값 보다 큰 때, 시간 추정 레지스터의 값을 증가시키고, 평균 위상 오차 값이 음의 임계값 보다 작은 때, 시간 추정 레지스터의 값을 감소시키도록 더 구성될 수 있다.
멀티플렉서 및 전류 디지털-아날로그 컨버터 사이에 연결된 슬루 레이트(slew rate) 제한 필터를 더 포함할 수 있다.
슬루 레이트 제한 필터는 디지털 필터일 수 있다.
슬루 레이트 제한 필터는 아날로그 필터의 뱅크일 수 있다.
실시예에 따른 시간 함수로서 삼각파인 주파수 변조를 갖는 클록 기준 신호로부터 로컬 클록을 생성하는 방법으로서, 방법은 클록 기준 신호 위상 및 전압 제어 발진기 출력 위상 사이의 차이에 비례하는 위상 오차 신호를 형성하는 단계, 전하 펌프로부터 위상 오차에 비례하는 전류를 형성하는 단계, 삼각파의 시간 미분에 비례하는 구형파의 진폭과 위상을 추정하고, 진폭과 위상을 갖는 구형파 신호를 생성하며, 및 구형파 신호를 전류 디지털-아날로그 컨버터에 제공하여, 오프셋 전류를 형성하는 단계, 전체 전류를 형성하도록 전하 펌프로부터 오프셋 전류를 전류에 부가하는 단계, 그리고 전압 제어 발진기용 제어 신호를 형성하도록 루프 필터로 전체 전류를 필터링하는 단계를 포함한다.
구형파의 위상을 추정하는 것은 구형파 신호에서 천이를 형성하기 위해 경사 스위치의 디지털 출력을 토글링하는 단계 및 카운터가 시간 추정 레지스터에 저장된 값과 동일한 값에 도달하는 때, 카운터를 리셋하는 단계를 포함할 수 있다.
구형파 신호의 위상을 추정하는 것은, 클록 기준 신호의 위상이 전압 제어 발진기 출력의 위상을 앞서는 때 업 펄스를 형성하도록 클록 기준 신호의 위상 및 전압 제어 발진기 출력의 위상을 뱅-뱅 위상 검출기로 비교하는 단계, 평균 위상차를 형성하도록 시간 간격에서 뱅-뱅 위상 검출기의 출력을 평균하는 단계, 그리고 평균 위상차가 임계값을 초과하는 때, 시간 추정 레지스터의 값을 증가시키는 단계를 더 포함할 수 있다.
구형파 신호의 진폭을 추정하는 것은 삼각파의 양의 경사 부분에 대응하는 구형파의 제1 부분 동안 뱅-뱅 위상 검출기 출력을 뱅-뱅 위상 검출기 출력에 연결된 제1 누적기에 의해 누적하는 단계를 포함할 수 있다.
구형파 신호의 진폭을 추정하는 것은 삼각파의 음의 경사 부분에 대응하는 구형파의 제2 부분 동안 뱅-뱅 위상 검출기 출력을 뱅-뱅 위상 검출기 출력에 연결된 제2 누적기에 의해 누적하는 단계를 더 포함할 수 있다.
실시예에 따른 디스플레이는 삼각파 주파수 변조를 갖는 클록 기준 신호 및 디지털 데이터를 전송하는 전송기, 그리고 위상 고정 루프 및 위상 고정 루프의 위상 오차에 대한 주파수 변조의 영향을 감소시키는 위상 오차 감소 회로를 포함하는 수신기를 포함하고, 위상 오차 감소 회로는, 주파수 변조의 영향을 상쇄하기 위한 구형파 상쇄 신호의 위상을 추정하는 타이밍 추정 회로, 상쇄 신호의 진폭을 추정하고 상쇄 신호를 생성하기 위한 진폭 추정 회로, 그리고 상쇄 신호를 위상 고정 루프에 도입하는 오프셋 도입 회로를 포함하는 위상 오차 감소 회로를 포함한다.
위상 고정 루프는 루프 필터에 연결된 출력을 갖는 전하 펌프를 포함하고, 오프셋 도입 회로는 전하 펌프의 출력에 전류를 도입하도록 구성된 전류 디지털-아날로그 컨버터를 포함할 수 있다.
타이밍 추정 회로는, 카운터, 시간 추정 레지스터, 그리고 디지털 출력을 갖는 경사 스위치를 포함하고, 타이밍 추정 회로는 경사 스위치의 출력 값을 토글링하고, 카운터 값이 시간 추정 레지스터에 저장된 값에 도달하는 때 카운터를 리셋하도록 구성될 수 있다.
위상 고정 루프는 출력을 갖는 전압 제어 발진기를 포함하고, 진폭 추정 회로는, 클록 기준 신호의 위상을 전압 제어 발진기의 출력 위상과 비교하는 뱅-뱅 위상 검출기, 상쇄 신호의 양의 값 부분 동안 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제1 누적기, 그리고 상쇄 신호의 음의 값 부분 동안 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제2 누적기를 포함할 수 있다.
진폭 추정 회로는, 경사 스위치의 출력에 의해 제어되고, 제1 누적기 또는 제2 누적기에 뱅-뱅 위상 검출기의 출력을 연결하는 디멀티플렉서, 그리고 경사 스위치의 출력에 의해 제어되고, 오프셋 도입 회로에 제1 누적기 또는 제2 누적기를 연결하는 멀티플렉서를 더 포함할 수 있다.
타이밍 추정 회로는 평균 위상 오차 값을 형성하기 위한 시간 간격에서 뱅-뱅 위상 검출기의 출력을 평균하는 평균화 블록을 더 포함하고, 타이밍 추정 회로는 평균 위상 오차 값이 양의 임계값 보다 큰 때, 시간 추정 레지스터의 값을 증가시키고, 평균 위상 오차 값이 음의 임계값 보다 작은 때, 시간 추정 레지스터의 값을 감소시키도록 더 구성될 수 있다.
본 발명의 실시예에 따르면 주파수 변조를 갖는 클록 신호를 포함하는 확산 스펙트럼 클록킹으로부터 초래되는, 위상 고정 루프 내의, 위상 오차를 교정할 수 있는 장점이 있다.
본 발명의 상기 특징과 다른 특징 및 이점은 명세서, 청구항, 및 첨부 도면을 참조하여 인식 및 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 위상 고정 루프의 블록도이다.
도 2는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프의 블록도이다.
도 3은 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하기 위한 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프의 블록도이다.
도 5는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프를 포함하는 디스플레이의 블록도이다.
도 1은 본 발명의 일 실시예에 따른 위상 고정 루프의 블록도이다.
도 2는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프의 블록도이다.
도 3은 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하기 위한 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프의 블록도이다.
도 5는 본 발명의 일 실시예에 따라, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하는 시스템을 갖는 위상 고정 루프를 포함하는 디스플레이의 블록도이다.
첨부 도면들과 관련하여 아래에서 기술되는 상세한 발명은 본 발명에 따라 제공되는 위상 고정 루프를 포함하는 아날로그 클록 및 데이터 복구 회로용 확산 스펙트럼 클록킹 위상 오차 제거를 위한 시스템 및 방법의 예시적인 실시예들에 대한 설명으로서 의도되고 본 발명이 구성되거나 활용될 수 있는 유일한 형태들만을 표현하는 것으로 의도되지 않는다. 상세한 설명은 예시되는 실시예들과 관련되는 본 발명의 특징들을 진술한다. 그러나, 본 발명의 사상 및 범위 내에 포함되도록 또한 의도되는 상이한 실시예들에 의해 동일하거나 동등한 기능들 및 구조들이 달성될 수 있음이 이해될 수 있다. 본 명세서의 다른 곳에서 언급된 바와 같이, 동일한 요소 번호는 동일한 요소 또는 특징을 나타내기 위한 것이다.
하나의 회로에서 다른 회로로 데이터를 전송하기 위한 고속 전기 링크는 전송기, 채널(예를 들어, 복수의 도체로 이루어지거나 또는 복수의 도체를 포함하는), 및 수신기를 포함할 수 있다. 전송기는 채널 상에서 전송되는 데이터 신호의 시간 에지(edges)에 사용되는 클록(또는 "기준 클록")을 포함하고, 기준 클록 신호 자체도 전송될 수 있어, "순방향 클록" 신호를 형성한다. 확산 스펙트럼 클록킹(SSC)은 기준 클록 신호의 스펙트럼 피크를 확장하는 데 사용될 수 있고, 이는 전자기 간섭을 감소시킬 수 있다. 일부 실시예들에서, 이는 전송기에서 일정한 주파수에서 동작하는 대신에, 시간 함수로서 삼각파 모양의 주파수를 갖는 주파수 변조 신호를 생성하는 기준 클록을 사용함으로써 구현된다. 주파수 변조는 약 0.5% 내지 1.5% 진폭을 가질 수 있고(즉, 주파수는 주파수 변조의 결과로서 시간에 따라 대응하는 분율에 의해 변할 수 있다), 삼각파는 약 30 kHz 내지 33 kHz 범위의 주파수를 가질 수 있다. 수신기는 순방향 클록 신호를 수신하고 수신기 내에서 사용되는, 예를 들어 수신기에 의해 수신되는 데이터 신호를 샘플링하기 위한 로컬 클록을 생성하는 위상 고정 루프를 포함할 수 있다. 이러한 삼각 주파수 모양은, 주파수 변조의 각 주기 마다 반대 부호를 갖는 2개의 연속적인 주파수 램프로 이루어질 수 있다. 이러한 일정한 경사의 주파수 램프(즉, 순방향 클록의 주파수가 일정한 비율로 변하는 시간 간격)는 2차 위상 고정 루프에서 일정한 최종 위상 오차를 초래할 수 있다. 삼각 위상 변조의 여러 주기에 걸쳐, 이는 양의 값과 음의 값 사이에서 교번하는 구형파와 같은 모양을 갖는 위상 오차를 초래할 수 있다. 구형파 위상 오차는 클록 및 데이터 복구 회로의 타이밍 마진을 감소시킬 수 있고, 전체 시스템의 비트 오차율의 증가를 초래할 수 있다.
일부 실시예들에서, 위상 고정 루프의 대역폭은 주기적인 위상 오차를 줄이도록 증가될 수 있지만, 이 접근 방식은 더 높은 지터(jitter) 대역폭 및 이로 말미암아 시스템의 타이밍 마진을 감소시킬 수 있는 시스템 지터의 증가를 초래할 수 있다. 일부 실시예들에서, 삼각파의 각 1/2 사이클 내에서 일정한 최종 위상 오차의 존재를 방지할 수 있는 3개까지 시스템의 순서가 증가될 수 있지만, 삼각파의 천이 지점에서 일시적인 위상 오차는 거의 또는 전혀 개선되지 않을 수 있다.
일부 실시예들에서, 확산 스펙트럼 클록킹 위상 오차 제거 시스템 및 방법은 위상 고정 루프를 포함하는 아날로그 클록 및 데이터 복구 회로에 통합된다. 확산 스펙트럼 클록킹 위상 오차 제거 시스템은 전류 디지털-아날로그 컨버터(전류 DAC), 뱅-뱅(bang-bang) 위상 검출기, 및 저속 적응 루프를 포함한다. 루프에 전류를 도입하여 확산 스펙트럼 클록킹 위상 오차에 대해 교정하도록 추정 기술이 확산 스펙트럼 클록킹 진폭 및 타이밍을 추출하는 데 사용된다.
도 1을 참조하면, 일 실시예에서, 위상 고정 루프는 기준 클록 입력(110)에서 기준 클록 신호를 수신하고, 위상 비교기(120) 내에서, 기준 클록 신호의 위상을 분할된 로컬 클록 신호(115)의 위상과 비교하여, 위상 오차를 형성한다. 위상 오차는 루프 필터(125)에 의해 필터링되고, 그 출력은 전압 제어 발진기(127)를 제어하여 국부 또는 "재구성된" 클록(130)을 형성한다. 로컬 클록은 순방향 클록 보다 더 높은 주파수를 갖는다. 주파수 분할기(135)는 분할된 로컬 클록 신호(115)를 생성하도록, 로컬 클록의 주파수를 분할하는 데 사용될 수 있다. 이 시스템에서, 위상 고정 루프가 2차 루프이면 그리고 확산 스펙트럼 클록킹 주파수 변조가 도시된 바와 같이 삼각파이면, 결과적인 위상 오차는 도시된 바와 같이 구형파일 수 있다(또는 대략적인 구형파일 수 있다).
도 2를 참조하면, 일 실시예에서 로컬 클록을 생성하는 시스템은 메인 위상 고정 루프(210), 및 진폭 추정 회로(220)와 타이밍 추정 회로(225)를 포함하는 교정 생성 회로(215)를 포함한다. 교정 생성 회로(215)는, 2개의 값 사이의 각 천이가 주파수 변조 삼각파의 경사 천이와 일치하는 2개의 값 사이에서 교번하는 구형파를 생성할 수 있다. 교정 생성 회로(215)는 위상 오차에 대한 주파수 변조의 영향을 감소시키도록, 위상 고정 루프에 시변(time-varying) 오프셋 신호를 도입할 수 있는 오프셋 도입 회로(예를 들어, 전류 DAC(IDAC))를 제공할 수 있다. 교정 생성 회로(215)와 오프셋 도입 회로는 메인 위상 고정 루프(210)에서 위상 오차를 감소시키는 위상 오차 감소 회로를 함께 형성할 수 있다.
위상 고정 루프(210)는 뱅-뱅(bang-bang) 위상 검출기(BBPD)(230)일 수 있는 위상 및 주파수 감지기(PFD), 전하 펌프(235), 루프 필터(240), 전압 제어 발진기(245), 및 클록 분할기(250)를 포함한다. 뱅-뱅 위상 검출기(230)의 출력은 "업(up)" 펄스, "다운(down)" 펄스(또는, 동등하게, +1 또는 -1)이거나, 또는 예를 들어, 기준 클록의 위상이 VCO의 출력에 앞서거나 지연되는지에 따라 노 펄스(no pulse)일 수 있다. 뱅-뱅 위상 검출기(230)의 출력은 도 2에 도시된 바와 같이 하나 이상의 도체, 예를 들어 업 펄스를 갖는 도체와 다운 펄스를 갖는 도체를 포함할 수 있다.
동작 중에, VCO가 주파수 변조된 입력을 실질적으로 추적하면, VCO의 입력에서의 제어 전압은 기준 클록 신호의 주파수 변조에 비례하는 삼각파에 가깝다. 루프 필터(240)가 단순한 적분기이면(즉, 도시된 루프 필터와 상이한), 삼각파가될 루프 필터의 출력에 대한, 루프 필터로의 입력(예를 들어, 전하 펌프에 의해 생성된 전류)은 삼각파의 시간 미분, 즉 구형파이다. 루프 필터(240)가 부가적인 폴(pole)과 제로(zero)를 포함하면(예를 들어, 도 2에 도시된 회로에 대해), 전압 제어 발진기의 출력에서의 삼각파 주파수 변조 신호에 대응하는 루프 필터 입력은 구형파에 근접한 파형일 수 있다.
오프셋 도입 회로가 없는 경우, 위상 오차는 구형파를 근사화하여, 구형파에 가까운 전하 펌프 출력 전류 파형, 및 삼각파에 가까운 파형으로 변조된 주파수인 전압 제어 발진기 출력을 초래할 수 있다.
유사한 구형파 전류가 오프셋 도입 회로에 의해 전하 펌프(235)의 출력에서(즉, 루프 필터(240)의 입력에서) 대신 도입되면, 전하 펌프에 의해 공급되는 전류는 전압 제어 발진기의 출력에서 동일한 추적 정확성을 위해 대응적으로 더 작을 수 있다. 일부 실시예들에서, 교정 생성 회로(215)는 이러한 구형파 전류의 도입을 초래하는 IDAC에 신호를 제공한다.
일부 실시예들에서, 타이밍 추정 회로(225)는 주파수 변조 삼각파가 상향 경사인지 하향 경사인지 추정한다. 타이밍 추정 회로(225)는 뱅-뱅 위상 검출기(275)의 출력을 로깅(logging)하고 경사 천이들 사이의 평균 시간을 계산하여 상향 경사 및 하향 경사의 길이를 추정한다. 타이밍 추정 회로(225)는 주파수 변조 삼각파의 코너와 일치하는 두 값 사이에서의 각각의 천이와 함께 주파수 변조 삼각파에 위상 고정된 구형파, 즉 두 값들 사이에서 교번하는 구형파를 생성하는 제2 위상 고정 루프로서 동작한다. 타이밍 추정 회로(225)에서, 카운터(255)는 그 값이 시간 추정 레지스터(260)에 저장된 값과 같아질 때까지, 분할된 VCO 출력에 의해 출력되는 클록 사이클을 카운팅한다. 이 값이 도달하는 때(경사 방향 스위치를 시그널링하는), 바이너리 출력을 갖는 경사 스위치(265)는 그것의 출력을 다른 값으로 토글링하고(즉, 그것이 바이너리 0이었으면, 출력은 바이너리 1로 변하고, 그것이 바이너리 1이었으면, 출력은 바이너리 0으로 변한다), 카운터는 0으로 리셋된다. 이 방식으로, 타이밍 추정 회로(225)에 의해 생성된 구형파의 주기가 시간 추정 레지스터(260) 값의 두 배(카운터(255)에 제공하는 클록의 단위로)이다. 이에 따라, 카운터(255), 경사 스위치(265), 및 시간 추정 레지스터(260)의 조합은 전압 제어 발진기와 유사한 회로로서 기능하고, 구성요소들의 이러한 조합은 시간 추정 레지스터(260)의 값(의 역수에 비례하는)에 의해 제어되는 주파수를 갖는 구형파를 생성한다.
진폭 추정 회로(220) 내의 뱅-뱅 위상 검출기(275)에 연결된 평균화 블록(270)은 삼각파의 주파수와 위상을 매칭하기 위해 구형파의 주파수와 위상을 제어하도록, 시간 추정 레지스터(260)의 값을 주기적으로 조정할 수 있다. 평균화 블록(270)은 다수의 연속하는 출력 값(예를 들어, 64개와 같은 값 또는 1024개와 같은 값)을 함께 평균하고, 그 평균값(고정 소수점 숫자일 수 있음)을 양의 임계값 및 음의 임계값과 비교할 수 있다. 평균값이 양의 임계값을 초과하면, 평균화 블록(270)은 시간 추정 레지스터(260) 내의 값을 증가시킬 수 있고, 평균값이 음의 임계값 미만이면, 평균화 블록(270)은 시간 추정 레지스터(260) 내의 값을 감소시킬 수 있다. 평균화 블록(270)은 경사 천이 근처(예를 들어, 경사 스위치(265)가 토글링하는 시점에 대응하는, 추정된 경사 천이 근처)의 시간 간격 동안을 제외하고 디세이블링될 수 있다.
이와 같이, 타이밍 추정 회로(225)는 전술한 바와 같이, 위상 고정 루프의 일부로서 동작하고, 그것이 생성하는 구형파 출력의 주파수 및 위상을 조절한다. 구형파의 위상이 삼각파의 위상을 앞서면, 평균적으로 뱅-뱅 위상 검출기(275)의 출력은 양의 값일 수 있고, 이는 시간 추정 레지스터(260) 내의 값의 증가를 초래하고, 결과적으로 구형파의 주파수를 감소시킨다. 반대로, 구형파의 위상이 삼각파의 위상 보다 지연되면, 평균적으로 뱅-뱅 위상 검출기(275)의 출력은 음의 값일 수 있고, 이는 시간 추정 레지스터(260) 내의 값의 감소를 초래하고, 결과적으로 구형파의 주파수를 증가시킨다.
진폭 추정 회로(220)는, 위상 고정 루프(210)에 도입되는 때, VCO로 하여금 주파수 변조 삼각파를 실질적으로 추적하게 하는 구형파 전류의 진폭을 추정한다. 진폭 추정 회로(220)는 또한 주파수 변조의 영향을 상쇄하기 위한 상쇄 신호를 생성한다. 상쇄 신호는 전류 아날로그-디지털 컨버터(IDAC)에 제공되는 구형파 전류에 비례하는 구형파 신호이다. 진폭 추정 회로(220)는 뱅-뱅 위상 검출기(275), 디멀티플렉서(280), 두 개의 누적기(285), 및 멀티플렉서(290)를 포함한다. 구형파의 첫 번째 1/2 사이클 동안(예를 들어, 주파수 변조 삼각파의 상향 경사 부분에 대응하여, 주파수가 증가하는 동안), 경사 스위치(265)의 출력이 제1 값(예를 들어, 바이너리 1)인 동안, 상부 누적기(285)("AMP+")의 값이, 뱅-뱅 위상 검출기(275)가 업 펄스("U")을 생성하는 때 증가되고, 뱅-뱅 위상 검출기(275)가 다운 펄스("D")를 생성하는 때 감소될 수 있도록, 디멀티플렉서(280) 및 멀티플렉서(290) 모두는 각각 그들의 상부 브랜치(branch)를 선택할 수 있다. 동일하게, 레지스터 값이 수신된 다운 펄스의 개수보다 적게 수신된 업 펄스의 개수와 동일할 수 있도록, 각 업 펄스는 뱅-뱅 위상 검출기(275)로부터 +1의 출력 값이 되도록 고려될 수 있고, 각 다운 펄스는 뱅-뱅 위상 검출기(275)로부터 -1의 출력 값이 되도록 고려될 수 있으며, 그리고 누적기(285)는 수신된 각각의 새로운 값을 레지스터에 가산하는 블록일 수 있다.
진폭 추정 회로(220)의 출력은 전류 아날로그-디지털 컨버터(IDAC)에 의해 전하 펌프의 출력에서 도입된 전류를 제어할 수 있다. 주파수 변조 삼각파의 상향 경사 부분 동안, 도입된 전류의 크기가 너무 작으면(즉, 더 큰 도입된 전류가 위상 오차를 더 줄일 수 있다면), 뱅-뱅 위상 검출기(275)의 출력은 복수의 업 펄스를 포함할 수 있고, 누적기(285) 중의 상부 누적기(즉, "AMP+" 누적기)의 값이 증가되도록 하고, 이는 결론적으로 주파수 변조 삼각파의 상향 경사 부분 동안 더 큰 전류가 도입되도록 할 수 있다. 반대로, 도입된 전류의 크기가 너무 크면(즉, 더 작은 도입된 전류가 위상 오차를 줄일 수 있다면), 뱅-뱅 위상 검출기(275)의 출력은 복수의 다운 펄스를 포함할 수 있고, 누적기(285) 중의 상부 누적기(AMP+)의 값이 감소되게 할 수 있고, 이는 결론적으로 주파수 변조 삼각파의 상향 경사 부분 동안 더 작은 전류가 도입되도록 할 수 있다.
진폭 추정 회로(220)는 주파수 변조 삼각파의 하향 경사 부분 동안, 즉 도입된 전류가 음의일 수 있는 동안, 유사한 방식으로 동작할 수 있다. 예를 들어, 도입된 전류의 크기가 너무 작으면(즉, 더 큰 크기의 도입된 음의 전류가 위상 오차를 더 줄일 수 있으면), 뱅-뱅 위상 검출기(275)의 출력은 복수의 다운 펄스를 포함할 수 있고, 누적기(285) 중의 하부 누적기(즉, "AMP-" 누적기)의 값이 감소되도록(더 큰 크기의 음의 값을 갖도록) 할 수 있고, 이는 결론적으로 더 큰 음의 전류가 주파수 변조 삼각파의 하향 경사 부분 동안 도입되도록 할 수 있다. 반대로, 도입된 전류의 크기가 너무 크면(즉, 더 작은 크기의 도입된 음의 전류가 위상 오차를 줄일 수 있으면), 뱅-뱅 위상 검출기(275)의 출력은 복수의 업 펄스를 포함할 수 있고, 누적기(285) 중의 하부 누적기(AMP-)의 값이 증가되게 할 수 있고, 이는 결론적으로 더 작은 크기의 음의 전류가 주파수 변조 삼각파의 하향 경사 부분 동안 도입되도록 할 수 있다. 각각의 경우에 있어서, 즉 주파수 변조 삼각파의 상향 경사 부분 동안 및 주파수 변조 삼각파의 하향 경사 부분 동안, 멀티플렉서(290)는 적절한 누적기(285)를 선택하고 그것의 출력을 IDAC에 전송한다. 상기한 실시예들에서, 신호 및 이득의 부호에 대한 가정은 임의적이고, 다른 상쇄 부호 변경이 루프의 다른 곳에서 행하여지면, 부호가 변경될 수 있다는 것이 이해될 것이다.
도 3을 참조하면, 일 실시예에서, 확산 스펙트럼 클록킹으로 인한 위상 오차를 제거하기 위한 방법은 클록 기준 신호와 전압 제어 발진기 출력 위상 간의 차이에 비례하는 위상 오차를 형성하는 단계(act)(310), 및 위상 오차에 비례하는 전류를 형성하는 단계(315)를 포함한다. 위상 오차 신호는 뱅-뱅 위상 검출기(도 2의 275)에 의해 형성될 수 있고(단계 310), 위상 오차에 비례하는 전류의 형성 단계(315)는, 예를 들어 전하 펌프(도 2의 235)에 의해 수행될 수 있다. 이 방법은 오프셋 전류를 형성하는 단계(320)를 더 포함한다. 오프셋 전류를 형성하는 단계(320)는, 진폭을 추정하고 삼각파의 시간 미분에 비례하는 구형파의 위상을 추정하는 단계(325), 추정된 진폭 및 위상을 갖는 구형파 신호를 생성하는 단계(330), 및 오프셋 전류를 생성하도록 구형파 신호를 전류 디지털-아날로그 컨버터에 제공하는 단계(335)를 포함할 수 있다. 이 방법은 전체 전류를 형성하도록 오프셋 전류를 전하 펌프로부터의 전류에 부가하는 단계(340), 및 전압 제어 발진기용 제어 신호를 형성하도록 루프 필터로 전체 전류를 필터링하는 단계(345)를 더 포함할 수 있다.
일부 실시예들에서, 도 2의 회로의 향상은 향상된 성능을 초래할 수 있다. 예를 들어, 루프 필터(240)는 단순한 적분기의 주파수 응답과 상이한 주파수 응답을 가질 수 있으므로, 성능 향상은 도 4에 도시된 바와 같이, 멀티플렉서(290)의 출력 및 IDAC 입력 사이에 슬루(slew) 레이트 제어 필터(예를 들어, 저역 통과 필터)(410)를 연결하여 달성될 수 있다. 필터(410)는 디지털 필터(예를 들어, 유한 임펄스 응답(FIR) 필터 또는 무한 임펄스 응답(IIR) 필터)일 수 있고, 또한 예를 들어, 진폭 추정 회로(220)의 출력이 단항 코딩(unary coding) 또는 "온도계 코드(thermometer code)"를 사용하는 디지털 워드이면, 아날로그 필터 또는 아날로그 필터의 뱅크(bank)일 수 있다.
일부 실시예들에서, IDAC 해상도가 상당한 잔여 위상 오차를 초래하도록 충분히 거칠면, 위상 오차의 소스는 일정한 경사 영역 내에서(즉, 주파수 변조 삼각파의 천이에서 벗어나) 위상 오차를 샘플링하고, 이 샘플링된 위상 오차를 천이 근처에서(예를 들어, 천이 후 즉시 발생하는 위상 오차에서의 천이 변화 동안) 샘플링된 위상 오차에서 차감함으로써 완화될 수 있다.
도 5를 참조하면, 일 실시예에서, 디스플레이(510)는 전송기를 포함하는 타이밍 컨트롤러(TCON)(530), 및 본 발명의 일 실시예에 따른 SSC 위상 오차 제거를 위한 시스템 및 방법을 갖는 PLL(540)을 포함하는 수신기를 포함하는 드라이버 집적회로(DIC)(520)를 포함한다.
상기에 비추어, 주파수 변조를 갖는 클록 신호를 포함하는 확산 스펙트럼 클록킹으로부터 초래되는, 위상 고정 루프 내의, 위상 오차를 교정하기 위한 시스템 및 방법은 전술한 실시예들에 따라 구성될 수 있다. 교정 생성 회로는 위상 고정 루프의 전하 펌프 이후에 도입되는 때 전압 제어 발진기로 하여금 실질적으로 동일한 주파수 변조를 갖는 신호를 생성하도록 하고, 그렇지 않으면 전압 제어 발진기에서 유사한 주파수 변조를 생성하는 위상 에러를 감소시키는 오프셋 신호를 생성한다. 교정 생성 회로는 천이가 발생하는(삼각파의 양의 경사와 음의 경사 부분 사이에서) 시간을 추정하기 위한 타이밍 추정 회로, 및 위상 오차의 감소를 초래하는 오프셋 신호의 진폭을 추정하기 위한 진폭 추정 회로를 포함할 수 있다.
"제1", "제2", 및 "제3" 등의 용어들은 다양한 구성요소, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않음이 이해될 것이다. 이들 용어들은 단지 임의의 구성요소, 성분, 영역, 층 또는 섹션을 다른 구성요소, 성분, 영역, 층 또는 섹션과 구별하기 위해서 사용된다. 따라서, 이하에서 서술하는 제1 구성요소, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 구성요소, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명의 개념을 한정하는 것을 의도하지 않는다. 본 명세서에서 사용되는 바와 같이, 용어들 "실질적으로", "약" 및 유사한 용어들은 근사의 용어들로서 사용되고 정도의 용어들로서 사용되지 않으며 당업자에 의해 인정될 측정 또는 계산 값들에서의 내재하는 편차들을 설명하도록 의도된다. 본 명세서에서 사용되는 바와 같이, 용어 "주 구성요소"는 중량의, 조성의 적어도 절반을 이루고 있는 구성요소를 의미하고, 용어 "주 부분"은 복수의 아이템들에 적용될 때, 아이템들 중 적어도 절반을 의미한다.
본 명세서에서 사용되는 바와 같이, 단수 형태들 "하나"(a) 및 "한"(an)는 문맥 상 명확하게 다르게 지시하지 않는 한, 복수 형태들을 포함하는 것으로 의도된다. 용어들 "포함하다" 및/또는 "포함하는"이 본 명세서에서 사용될 때, 진술된 특징들, 정수들, 단계들, 동작들, 요소들 및/또는 구성요소들의 존재를 명시하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 구성요소들 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않음이 더 이해될 것이다. 본원에서 사용되는 바와 같이, "및/또는"은 연관되는 목록의 아이템들 중 하나 이상의 임의의 또는 모든 결합들을 포함한다. "중 적어도 하나(at least one of)"와 같은 용어들은 요소들의 목록에 선행할 때에는, 요소들의 전체 목록을 수식하고 목록들이 개별 요소들을 수식하지 않는다. 더욱이, "일 수 있다"를 사용하는 것은 본 발명의 개념의 실시예들을 설명할 때, "본 발명의 하나 이상의 실시예들"을 칭한다. 또한, 용어 "예시적인"은 예 또는 실례를 칭하는 것으로 의도된다. 본원에서 사용되는 바와 같이, 용어들 "사용하다(use)", "사용하는(using)" 및 "사용된(used)"는 각각 용어들 "활용하다(utilize)", "활용하는(utilizing)" 및 "활용된(utilized)"과 동의어로 간주될 수 있다.
요소 또는 층이 다른 요소 또는 측 "위에", "에 접속되는", "에 결합되는", 또는 "에 인접하는"으로 지칭되면, 이 요소 또는 층이 다른 요소 또는 층 상에 직접적으로 위에 있거나, 직접적으로 접속되거나, 직접적으로 결합되거나 직접적으로 인접할 수 있거나, 또한 하나 이상의 개재하는 요소들 또는 층이 존재할 수 있음이 이해될 것이다. 대조적으로, 요소 또는 층이 다른 요소 또는 층 "위에 직접적으로 있는", "에 직접적으로 접속되는", "직접적으로 결합되는" 또는 "바로 인접하는"으로 지칭되면, 어떠한 개재하는 요소들 또는 층도 존재하지 않는다.
본 명세서에서 인용된 임의의 수치 범위는 인용된 범위 내에 포함된 동일한 수치 정밀도의 모든 하위 범위를 포함하고자 의도된다. 예를 들어, 예를 들어, "1.0 내지 10.0"의 범위는 인용된 1.0의 최솟값과 인용된 10.0의 최댓값 사이, 즉, 예를 들어, 2.4 내지 7.6의 범위와 같이 1.0보다 같거나 큰 최솟값과 10.0보다 같거나 작은 최댓값을 가지는 모든 하위 범위들을 포함하는 것으로 의도된다. 여기에 인용된 임의의 최대 수치 제한은 그 안에 포함된 모든 낮은 수치 제한을 포함하고, 이 명세서에 있어서 최소한의 숫자 제한은 여기에 포함된 모든 더 높은 수치 제한을 포함하는 것으로 의도된다.
위상 고정 루프를 포함하는 아날로그 클록 및 데이터 복구 회로용 확산 스펙트럼 클록킹 위상 오차 제거를 위한 시스템 및 방법의 예시적인 실시예들이 여기에서 구체적으로 기술되고 설명되었을지라도, 당업자에게는 많은 수정들 및 변형들이 자명할 것이다. 따라서, 본 발명의 원리들에 따라 구성되는 위상 고정 루프를 포함하는 아날로그 클록 및 데이터 복구 회로용 확산 스펙트럼 클록킹 위상 오차 제거를 위한 시스템 및 방법이 여기에서 구체적으로 설명되는 것과는 다르게 구현될 수 있음이 이해될 수 있다. 본 발명은 또한 다음의 청구항들 및 이의 균등물들에서 규정된다.
Claims (20)
- 삼각파 주파수 변조를 갖는 클록 기준 신호로부터 로컬 클록을 생성하는 시스템으로서,
위상 고정 루프, 그리고
상기 위상 고정 루프의 위상 오차에 대한 상기 주파수 변조의 영향을 감소시키는 위상 오차 감소 회로를 포함하고,
상기 위상 오차 감소 회로는,
주파수 변조의 영향을 상쇄하기 위한 구형파 상쇄 신호의 위상을 추정하는 타이밍 추정 회로,
상기 상쇄 신호의 진폭을 추정하고, 상기 상쇄 신호를 생성하기 위한 진폭 추정 회로, 그리고
상기 상쇄 신호를 상기 위상 고정 루프에 도입하는 오프셋 도입 회로를 포함하는,
시스템. - 제1항에 있어서,
상기 위상 고정 루프는 루프 필터에 연결된 출력을 갖는 전하 펌프를 포함하고,
상기 오프셋 도입 회로는 상기 전하 펌프의 출력에 전류를 도입하도록 구성된 전류 디지털-아날로그 컨버터를 포함하는,
시스템. - 제2항에 있어서,
상기 타이밍 추정 회로는,
카운터,
시간 추정 레지스터, 그리고
디지털 출력을 갖는 경사 스위치를 포함하고,
상기 타이밍 추정 회로는 상기 경사 스위치의 출력 값을 토글링하고, 상기 카운터가 상기 시간 추정 레지스터 내에 저장된 값에 도달하는 때 상기 카운터를 리셋하도록 구성된,
시스템. - 제3항에 있어서,
상기 위상 고정 루프는 출력을 갖는 전압 제어 발진기를 포함하고,
상기 진폭 추정 회로는,
상기 클록 기준 신호의 위상을 상기 전압 제어 발진기의 상기 출력 위상과 비교하는 뱅-뱅 위상 검출기와,
상기 상쇄 신호의 양의 값 부분 동안 상기 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제1 누적기, 및
상기 상쇄 신호의 음의 값 부분 동안 상기 뱅-뱅 위상 검출기로부터의 상기 출력 신호를 누적하는 제2 누적기를 포함하는, 시스템. - 제4항에 있어서,
상기 진폭 추정 회로는,
상기 경사 스위치의 상기 출력에 의해 제어되며, 상기 뱅-뱅 위상 검출기의 출력을 상기 제1 누적기 또는 상기 제2 누적기에 연결시키는 디멀티플렉서, 그리고
상기 경사 스위치의 상기 출력에 의해 제어되며, 상기 제1 누적기 또는 상기 제2 누적기를 상기 오프셋 도입 회로에 연결시키는 멀티플렉서를 더 포함하는,
시스템. - 제5항에 있어서,
상기 타이밍 추정 회로는 평균 위상 오차 값을 형성하기 위한 시간 간격에서 상기 뱅-뱅 위상 검출기의 출력을 평균하는 평균화 블록을 더 포함하고,
상기 타이밍 추정 회로는 상기 평균 위상 오차 값이 양의 임계값 보다 큰 때, 상기 시간 추정 레지스터의 값을 증가시키고, 상기 평균 위상 오차 값이 음의 임계값 보다 작은 때, 상기 시간 추정 레지스터의 값을 감소시키도록 더 구성된,
시스템. - 제6항에 있어서,
상기 멀티플렉서 및 상기 전류 디지털-아날로그 컨버터 사이에 연결된 슬루 레이트(slew rate) 제한 필터를 더 포함하는,
시스템. - 제7항에 있어서,
상기 슬루 레이트 제한 필터는 디지털 필터인,
시스템. - 제7항에 있어서,
상기 슬루 레이트 제한 필터는 아날로그 필터의 뱅크인,
시스템. - 시간 함수로서 삼각파인 주파수 변조를 갖는 클록 기준 신호로부터 로컬 클록을 생성하는 방법으로서,
상기 클록 기준 신호 위상 및 전압 제어 발진기 출력 위상 사이의 차이에 비례하는 위상 오차 신호를 형성하는 단계,
전하 펌프로부터 상기 위상 오차에 비례하는 전류를 형성하는 단계,
상기 삼각파의 시간 미분에 비례하는 구형파의 진폭과 위상을 추정하고, 상기 진폭과 위상을 갖는 구형파 신호를 생성하며, 및 상기 구형파 신호를 전류 디지털-아날로그 컨버터에 제공하여, 오프셋 전류를 형성하는 단계,
전체 전류를 형성하도록 상기 전하 펌프로부터 상기 오프셋 전류를 상기 전류에 부가하는 단계, 그리고
상기 전압 제어 발진기용 제어 신호를 형성하도록 루프 필터로 상기 전체 전류를 필터링하는 단계
를 포함하는 방법. - 제10항에 있어서,
상기 구형파의 위상을 추정하는 것은 상기 구형파 신호에서 천이를 형성하기 위해 경사 스위치의 디지털 출력을 토글링하는 단계 및 카운터가 시간 추정 레지스터에 저장된 값과 동일한 값에 도달하는 때, 상기 카운터를 리셋하는 단계를 포함하는, 방법. - 제11항에 있어서,
상기 구형파 신호의 위상을 추정하는 것은,
상기 클록 기준 신호의 위상이 상기 전압 제어 발진기 출력의 위상을 앞서는 때 업 펄스를 형성하도록 상기 클록 기준 신호의 위상 및 상기 전압 제어 발진기 출력의 위상을 뱅-뱅 위상 검출기로 비교하는 단계,
평균 위상차를 형성하도록 시간 간격에서 상기 뱅-뱅 위상 검출기의 출력을 평균하는 단계, 그리고
상기 평균 위상차가 임계값을 초과하는 때, 상기 시간 추정 레지스터의 값을 증가시키는 단계를 더 포함하는, 방법. - 제12항에 있어서,
상기 구형파 신호의 진폭을 추정하는 것은 상기 삼각파의 양의 경사 부분에 대응하는 상기 구형파의 제1 부분 동안 상기 뱅-뱅 위상 검출기 출력을 상기 뱅-뱅 위상 검출기 출력에 연결된 제1 누적기에 의해 누적하는 단계를 포함하는, 방법. - 제13항에 있어서,
상기 구형파 신호의 진폭을 추정하는 것은 상기 삼각파의 음의 경사 부분에 대응하는 상기 구형파의 제2 부분 동안 상기 뱅-뱅 위상 검출기 출력을 상기 뱅-뱅 위상 검출기 출력에 연결된 제2 누적기에 의해 누적하는 단계를 더 포함하는, 방법. - 삼각파 주파수 변조를 갖는 클록 기준 신호 및 디지털 데이터를 전송하는 전송기, 그리고
위상 고정 루프 및 상기 위상 고정 루프의 위상 오차에 대한 상기 주파수 변조의 영향을 감소시키는 위상 오차 감소 회로를 포함하는 수신기
를 포함하고,
상기 위상 오차 감소 회로는, 상기 주파수 변조의 영향을 상쇄하기 위한 구형파 상쇄 신호의 위상을 추정하는 타이밍 추정 회로, 상기 상쇄 신호의 진폭을 추정하고 상기 상쇄 신호를 생성하기 위한 진폭 추정 회로, 그리고 상기 상쇄 신호를 상기 위상 고정 루프에 도입하는 오프셋 도입 회로를 포함하는 위상 오차 감소 회로를 포함하는,
디스플레이. - 제15항에 있어서,
상기 위상 고정 루프는 루프 필터에 연결된 출력을 갖는 전하 펌프를 포함하고, 상기 오프셋 도입 회로는 상기 전하 펌프의 출력에 전류를 도입하도록 구성된 전류 디지털-아날로그 컨버터를 포함하는, 디스플레이. - 제16항에 있어서,
상기 타이밍 추정 회로는,
카운터,
시간 추정 레지스터, 그리고
디지털 출력을 갖는 경사 스위치를 포함하고,
상기 타이밍 추정 회로는 상기 경사 스위치의 출력 값을 토글링하고, 상기 카운터 값이 상기 시간 추정 레지스터에 저장된 값에 도달하는 때 상기 카운터를 리셋하도록 구성된, 디스플레이. - 제17항에 있어서,
상기 위상 고정 루프는 출력을 갖는 전압 제어 발진기를 포함하고, 상기 진폭 추정 회로는,
상기 클록 기준 신호의 위상을 상기 전압 제어 발진기의 상기 출력 위상과 비교하는 뱅-뱅 위상 검출기,
상기 상쇄 신호의 양의 값 부분 동안 상기 뱅-뱅 위상 검출기로부터의 출력 신호를 누적하는 제1 누적기, 그리고
상기 상쇄 신호의 음의 값 부분 동안 상기 뱅-뱅 위상 검출기로부터의 상기 출력 신호를 누적하는 제2 누적기를 포함하는, 디스플레이. - 제18항에 있어서,
상기 진폭 추정 회로는,
상기 경사 스위치의 상기 출력에 의해 제어되고, 상기 제1 누적기 또는 상기 제2 누적기에 상기 뱅-뱅 위상 검출기의 출력을 연결하는 디멀티플렉서, 그리고
상기 경사 스위치의 상기 출력에 의해 제어되고, 상기 오프셋 도입 회로에 상기 제1 누적기 또는 상기 제2 누적기를 연결하는 멀티플렉서를 더 포함하는, 디스플레이. - 제19항에 있어서,
상기 타이밍 추정 회로는 평균 위상 오차 값을 형성하기 위한 시간 간격에서 상기 뱅-뱅 위상 검출기의 출력을 평균하는 평균화 블록을 더 포함하고,
상기 타이밍 추정 회로는 상기 평균 위상 오차 값이 양의 임계값 보다 큰 때, 상기 시간 추정 레지스터의 값을 증가시키고, 상기 평균 위상 오차 값이 음의 임계값 보다 작은 때, 상기 시간 추정 레지스터의 값을 감소시키도록 더 구성된, 디스플레이.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662359660P | 2016-07-07 | 2016-07-07 | |
| US62/359,660 | 2016-07-07 | ||
| US15/256,444 | 2016-09-02 | ||
| US15/256,444 US9960774B2 (en) | 2016-07-07 | 2016-09-02 | Spread spectrum clocking phase error cancellation for analog CDR/PLL |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180006609A true KR20180006609A (ko) | 2018-01-18 |
| KR102161744B1 KR102161744B1 (ko) | 2020-10-06 |
Family
ID=60910562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170059407A KR102161744B1 (ko) | 2016-07-07 | 2017-05-12 | 위상 오차를 줄이기 위한 시스템, 방법, 및 디스플레이 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9960774B2 (ko) |
| KR (1) | KR102161744B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10749534B2 (en) * | 2017-06-28 | 2020-08-18 | Analog Devices, Inc. | Apparatus and methods for system clock compensation |
| CN109218237B (zh) * | 2017-07-07 | 2021-02-19 | 扬智科技股份有限公司 | 实体层电路、时钟恢复电路与其频偏纠正方法 |
| US10608645B2 (en) * | 2017-09-25 | 2020-03-31 | Synopsys, Inc. | Fast locking clock and data recovery circuit |
| US11082051B2 (en) * | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
| CN110557118B (zh) * | 2018-05-31 | 2022-12-27 | 华为技术有限公司 | 一种锁相装置及锁相方法 |
| US10804913B1 (en) * | 2018-09-10 | 2020-10-13 | Inphi Corporation | Clock and data recovery devices with fractional-N PLL |
| CN109923800B (zh) * | 2019-02-02 | 2022-06-10 | 北京小米移动软件有限公司 | 波束对应方法和装置、用户设备及基站 |
| KR20220091880A (ko) | 2020-12-24 | 2022-07-01 | 삼성전자주식회사 | 위상 보간 기반의 클럭 데이터 복원 회로 및 이를 포함하는 통신 장치 |
| US11831318B1 (en) * | 2022-11-17 | 2023-11-28 | Movellus Circuits Inc. | Frequency multiplier system with multi-transition controller |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090113763A (ko) * | 2008-04-28 | 2009-11-02 | 톰슨 라이센싱 | 타이밍 복구를 위한 사이클 슬립 검출 |
| KR20100005689A (ko) * | 2008-07-07 | 2010-01-15 | 주식회사 바이오넷 | 벨트형 센서와 커프를 이용한 혈압 측정장치 |
| KR20120063864A (ko) * | 2010-12-08 | 2012-06-18 | 한국전자통신연구원 | 차동 제어 위상 고정 루프 회로 |
| KR20120064513A (ko) * | 2010-12-09 | 2012-06-19 | 한국전자통신연구원 | 다중-루프를 갖는 위상 고정 루프 회로 |
| KR20170083957A (ko) * | 2016-01-08 | 2017-07-19 | 삼성디스플레이 주식회사 | 위상 고정 루프, 이를 동작시키는 방법, 및 디스플레이 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263153B2 (en) | 2002-10-09 | 2007-08-28 | Marvell International, Ltd. | Clock offset compensator |
| JP4335586B2 (ja) | 2003-06-11 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
| KR100633774B1 (ko) | 2005-08-24 | 2006-10-16 | 삼성전자주식회사 | 넓은 위상 여유를 가지는 클럭 및 데이터 리커버리 회로 |
| US7742556B1 (en) | 2005-09-13 | 2010-06-22 | Marvell International Ltd. | Circuits, methods, apparatus, and systems for recovery of spread spectrum clock |
| US20070223639A1 (en) * | 2006-03-22 | 2007-09-27 | Reinhold Unterricker | Phase-locked loop |
| EP2080266B1 (en) | 2006-10-06 | 2016-02-17 | Rambus Inc. | Clock and data recovery employing piece-wise estimation of the derivative of the frequency |
| US8045666B2 (en) | 2007-03-22 | 2011-10-25 | Intel Corporation | Spread spectrum clock generator |
| US8634510B2 (en) | 2011-01-12 | 2014-01-21 | Qualcomm Incorporated | Full digital bang bang frequency detector with no data pattern dependency |
| US8958515B2 (en) | 2011-01-20 | 2015-02-17 | Lsi Corporation | SerDes jitter tolerance BIST in production loopback testing with enhanced spread spectrum clock generation circuit |
| US20120200324A1 (en) | 2011-02-04 | 2012-08-09 | Hui Wang | Frequency Offset Tracking and Jitter Reduction Method Using Dual Frequency-locked Loop and Phase-locked Loop |
| US8666013B1 (en) | 2011-03-22 | 2014-03-04 | Altera Corporation | Techniques for clock data recovery |
| US8687756B2 (en) | 2011-09-19 | 2014-04-01 | Lsi Corporation | CDR with digitally controlled lock to reference |
| JP5926125B2 (ja) | 2012-06-08 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9036764B1 (en) | 2012-12-07 | 2015-05-19 | Rambus Inc. | Clock recovery circuit |
| US9065601B1 (en) | 2013-03-15 | 2015-06-23 | Xilinx, Inc. | Circuits for and methods of implementing a receiver in an integrated circuit device |
| US9692426B2 (en) * | 2013-05-06 | 2017-06-27 | Advanced Micro Devices, Inc. | Phase locked loop system with bandwidth measurement and calibration |
-
2016
- 2016-09-02 US US15/256,444 patent/US9960774B2/en active Active
-
2017
- 2017-05-12 KR KR1020170059407A patent/KR102161744B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090113763A (ko) * | 2008-04-28 | 2009-11-02 | 톰슨 라이센싱 | 타이밍 복구를 위한 사이클 슬립 검출 |
| KR20100005689A (ko) * | 2008-07-07 | 2010-01-15 | 주식회사 바이오넷 | 벨트형 센서와 커프를 이용한 혈압 측정장치 |
| KR20120063864A (ko) * | 2010-12-08 | 2012-06-18 | 한국전자통신연구원 | 차동 제어 위상 고정 루프 회로 |
| KR20120064513A (ko) * | 2010-12-09 | 2012-06-19 | 한국전자통신연구원 | 다중-루프를 갖는 위상 고정 루프 회로 |
| KR20170083957A (ko) * | 2016-01-08 | 2017-07-19 | 삼성디스플레이 주식회사 | 위상 고정 루프, 이를 동작시키는 방법, 및 디스플레이 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180013434A1 (en) | 2018-01-11 |
| US9960774B2 (en) | 2018-05-01 |
| KR102161744B1 (ko) | 2020-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102161744B1 (ko) | 위상 오차를 줄이기 위한 시스템, 방법, 및 디스플레이 | |
| US9774441B2 (en) | Clock and data recovery using receiver clock spread spectrum modulation and offset compensation | |
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| US8860467B2 (en) | Biased bang-bang phase detector for clock and data recovery | |
| KR101829404B1 (ko) | 분수-n 위상 동기 루프(pll)를 위한 레퍼런스 클록 보상 | |
| KR20120101117A (ko) | 아날로그 적분을 디지털 보상하기 위한 위상 동기 루프 | |
| US9584139B2 (en) | Phase tracker for a phase locked loop | |
| US20130022351A1 (en) | Optical transmitting/receiving system and timing extracting method in optical transmitting/receiving system | |
| US20150200768A1 (en) | Multi-lane re-timer circuit and multi-lane reception system | |
| EP2897319A1 (en) | Method and Apparatus for Reference-Less Repeater with Digital Control | |
| JPH0773182B2 (ja) | ディジタル信号伝送用濾波器の等化器及び等化方法 | |
| CN107370720B (zh) | 多协议和多数据速率通信 | |
| US11070352B2 (en) | CDR circuit and receiver of multilevel modulation method | |
| US20120257693A1 (en) | Cdr with sigma-delta noise-shaped control | |
| CN112825472A (zh) | 一种频率数据恢复电路与其频率维持方法 | |
| US8416025B2 (en) | Reference assisted control system and method thereof | |
| KR20150130644A (ko) | 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 | |
| KR19980033965A (ko) | 광통신 수신기용 클럭 및 데이타(Data) 복구회로 | |
| EP2629424A1 (en) | Frequency synthesizer | |
| KR101494515B1 (ko) | 디지털 위상 고정 루프 회로 | |
| KR101136948B1 (ko) | 저 지터 특성을 갖는 스프레드 스펙트럼 클럭 발생 장치 및 방법 | |
| KR100297854B1 (ko) | 위상 동기 루프의 발진기 제어용 d/a 변환기_ | |
| 류시강 | Design of Digital PLL/CDR with Advanced Digital Controller | |
| KR20150104319A (ko) | 위상 고정루프에서 신호의 위상잡음을 줄이는 주파수 분할방법 | |
| Komatsu et al. | Bi-directional AC coupled interface with adaptive spread spectrum clock generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |