CN112825472A - 一种频率数据恢复电路与其频率维持方法 - Google Patents

一种频率数据恢复电路与其频率维持方法 Download PDF

Info

Publication number
CN112825472A
CN112825472A CN202011309969.9A CN202011309969A CN112825472A CN 112825472 A CN112825472 A CN 112825472A CN 202011309969 A CN202011309969 A CN 202011309969A CN 112825472 A CN112825472 A CN 112825472A
Authority
CN
China
Prior art keywords
voltage
output
charge pump
output voltage
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011309969.9A
Other languages
English (en)
Inventor
陈培炜
廖芳仁
黄博煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianen Microelectronics Co ltd
Original Assignee
Lianen Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianen Microelectronics Co ltd filed Critical Lianen Microelectronics Co ltd
Publication of CN112825472A publication Critical patent/CN112825472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种频率数据恢复电路与其频率维持方法，当一数字输入数据暂时消失时，于一计数时间内，一电压产生器的一输出电压上升，一临界侦测器将该电压产生器的该输出电压分别比较于多个临界值，以产生多个比较结果，一逻辑门单元根据该些比较结果而产生一控制信号至一电荷泵，以由该电荷泵控制一压控振荡器加速或减速。

Description

一种频率数据恢复电路与其频率维持方法
技术领域
本发明涉及一种频率数据恢复电路与其频率维持方法。
背景技术
数字数据在高速传输时可能容易出现噪声。因此，收发器通常需要频率数据恢复电路(Clock and Data Recovery Circuit，CDR)，来重新产生低抖动频率以及恢复出低噪声数据。所以，频率数据恢复电路对于数据和频率的传输与接收扮演重要角色。
一般而言，频率最好能满足：1.频率频率必须和数据速率相同。2.频率和数据间必须要有正确的相位关系。3.频率本身必须要有小的抖动。
频率数据恢复电路在进行频率产生与数据恢复时，需要让所产生的频率能锁定于数字输入数据。但如果突然有一段时间，频率数据恢复电路接收不到数字输入数据，则所产生的频率的频率容易乱漂。等到频率数据恢复电路重新接收到数字输入数据，需要花较长的时间才能让频率数据恢复电路所产生的频率重新锁定至数字输入数据。
发明内容
根据本案一实例，提出一种频率数据恢复电路，包括：一相位侦测器；一第一电荷泵，耦接至该相位侦测器；一循环滤波器，耦接至该第一电荷泵；一压控振荡器，耦接至该循环滤波器；一计数器与脉冲产生器，耦接至该压控振荡器；一电压产生器，耦接至该计数器与脉冲产生器；一临界侦测器，耦接至该电压产生器；一逻辑门单元，耦接至该计数器与脉冲产生器以及该临界侦测器；以及一第二电荷泵，耦接至该逻辑门单元与该循环滤波器。当该频率数据恢复电路持续接收一数字输入数据时，该相位侦测器、该第一电荷泵、该循环滤波器与该压控振荡器使得该压控振荡器的一输出信号锁定于该数字输入数据。当该数字输入数据暂时消失时，于该计数器与脉冲产生器的一计数时间内，该电压产生器的一输出电压上升，该临界侦测器将该电压产生器的该输出电压分别比较于复数个临界值，以产生复数个比较结果，该逻辑门单元根据该些比较结果而产生一控制信号至该第二电荷泵，以由该第二电荷泵控制该压控振荡器加速或减速。
根据本案另一实例，提出一种频率数据恢复电路的频率维持方法，该频率数据恢复电路包括一压控振荡器。该频率维持方法包括：当一数字输入数据暂时消失时，于一计数时间内，让一输出电压上升；将该输出电压分别比较于复数个临界值，以产生多个比较结果；以及根据该些比较结果而产生一控制信号，以控制该压控振荡器加速或减速。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下。
附图说明
图1显示根据本案实施例的频率数据恢复电路的功能方块图。
图2显示根据本案一实施例的电压产生器的电路示意图。
图3显示根据本案一实施例的临界侦测器的电路示意图。
图4A与图4B显示根据本案实施例的信号波形图。
图5显示根据本案一实施例的频率数据恢复电路的频率维持方法的流程图。
附图标记
100：频率数据恢复电路
105：相位侦测器 110：第一电荷泵
115：加法器 120：循环滤波器
125：压控振荡器 130：计数器与脉冲产生器
135：电压产生器 140：临界侦测器
145、150：逻辑门 155：第二电荷泵
IREF：参考电源 SW1与SW2：开关
C：电容
310：数字模拟转换器 315：加法器
320：减法器 325与330：比较器
T1-T4：时期
510-530：步骤
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图1显示根据本案实施例的频率数据恢复电路的功能方块图。如图1所示，根据本案实施例的频率数据恢复电路100包括：相位侦测器(PhaseDetector)105、第一电荷泵(Charge Pump)110、加法器115、循环滤波器(loopfilter)120、压控振荡器(Voltage-controlled oscillator，VCO)125、计数器与脉冲产生器(Counter and Pulse Generator)130、电压产生器135、临界侦测器(ThresholdDetector)140、第一逻辑门145、第二逻辑门150与第二电荷泵155。第一逻辑门145与第二逻辑门150亦可合称为逻辑门单元。
相位侦测器105用以比较数字输入数据DIN与压控振荡器125的输出信号VCO_OUT的相位，并根据数字输入数据DIN与压控振荡器125的输出信号VCO_OUT的相位之间的相位差而输出信号PD_UP或PD_DN至第一电荷泵110。简言之，压控振荡器125的输出信号VCO_OUT的相位落后于数字输入数据DIN时，相位侦测器105输出信号PD_UP至第一电荷泵110。压控振荡器125的输出信号VCO_OUT的相位领先于数字输入数据DIN时，相位侦测器105输出信号PD_DN至第一电荷泵110。
第一电荷泵110耦接至相位侦测器105。第一电荷泵110内部有充电电源与放电电源。当第一电荷泵110接收到相位侦测器105所传来的信号PD_UP时，第一电荷泵110会致能其内部的充电电源(或者说提供充电路径)，以输出充电电流给循环滤波器120(透过加法器115)。同样地，当第一电荷泵110接收到相位侦测器105所传来的信号PD_DN时，第一电荷泵110会致能其内部的放电电源(或者说提供放电路径)，以使得循环滤波器120来放电。
加法器115将由第一电荷泵110与第二电荷泵155所传来的信号相加后，提供给循环滤波器120。在本案其他可能实施例中，加法器115是可省略组件，本案亦可设计成第一电荷泵110的讯号与第二电荷泵155的讯号分别且同时输入循环滤波器120。
循环滤波器120耦接至加法器115、第一电荷泵110与第二电荷泵155。在本案其他可能实施例中，加法器115是可省略组件，循环滤波器120亦可不透过加法器115而耦接第一电荷泵110与第二电荷泵155。一般而言，循环滤波器120可以是RC电路。如果循环滤波器120接收到由第一电荷泵110与/或第二电荷泵155所提供的充电电流/充电路径，则循环滤波器120的内部电容(未示出)被充电，使得循环滤波器120的内部电容的DC电压往上抬。如果第一电荷泵110与/或第二电荷泵155提供放电路径给循环滤波器120，则循环滤波器120的内部电容被放电，使得循环滤波器120的内部电容的DC电压往下降。
压控振荡器125耦接至循环滤波器120，以接收循环滤波器120的内部电容所提供的DC电压。当循环滤波器120的内部电容所提供给压控振荡器125的DC电压往上升时，压控振荡器125的输出信号VCO_OUT的频率增加。反之，当循环滤波器120的内部电容所提供给压控振荡器125的DC电压往下降时，压控振荡器125的输出信号VCO_OUT的频率下降。
计数器与脉冲产生器130耦接至压控振荡器125，以接收压控振荡器125的输出信号VCO_OUT。计数器与脉冲产生器130提供计数时间CNT_OUT。计数时间CNT_OUT的宽度例如但不受限于，为压控振荡器125的输出信号VCO_OUT的100个周期，当然，本案并不受限于此。当计数时间CNT_OUT转态为失能(例如，逻辑低)时，计数器与脉冲产生器130更产生输出脉冲PUS_OUT，其中，输出脉冲PUS_OUT的宽度是可控制的。
电压产生器135耦接至计数器与脉冲产生器130。电压产生器135可根据计数时间CNT_OUT而产生电压VRC(亦可称为输出电压VRC)。电压VRC相关于计数时间CNT_OUT，例如，电压VRC正比于计数时间CNT_OUT。亦即，计数时间CNT_OUT愈久，则电压VRC愈高。反之亦然。电压产生器135的电路细节将于底下说明。
临界侦测器140耦接至电压产生器135。临界侦测器140用以将电压产生器135所产生的电压VRC分别比较于第一临界值VH与第二临界值VL，以产生2个比较结果VRC_VH与VRC_VL。当电压VRC高于第一临界值VH时，比较结果VRC_VH为逻辑高。当电压VRC低于第二临界值VL时，比较结果VRC_VL为逻辑高。临界侦测器140的电路细节将于底下说明。
第一逻辑门145耦接至计数器与脉冲产生器130与临界侦测器140。第一逻辑门145例如但不受限于，为AND逻辑门。当输出脉冲PUS_OUT与比较结果VRC_VH皆为逻辑高时，第一逻辑门145输出逻辑高的信号PUS_UP。如果输出脉冲PUS_OUT与比较结果VRC_VH的任一者或两者为逻辑低时，第一逻辑门145输出逻辑低的信号PUS_UP。
第二逻辑门150耦接至计数器与脉冲产生器130与临界侦测器140。第二逻辑门150例如但不受限于，为AND逻辑门。当输出脉冲PUS_OUT与比较结果VRC_VL皆为逻辑高时，第二逻辑门150输出逻辑高的信号PUS_DN。如果输出脉冲PUS_OUT与比较结果VRC_VL的任一者或两者为逻辑低时，第二逻辑门150输出逻辑低的信号PUS_DN。
第二电荷泵155耦接至第一逻辑门145与第二逻辑门150，以及加法器115。当信号PUS_UP为逻辑高时，第二电荷泵155提供充电路径给循环滤波器120。当信号PUS_DN为逻辑低时，第二电荷泵155提供放电路径给循环滤波器120。
在本案实施例中，输出脉冲PUS_OUT的宽度是可控制的。所以，输出脉冲PUS_OUT的宽度如果宽一些，则信号PUS_UP跟PUS_DN的宽度也会宽一些，就会使得第二电荷泵155多送一些电流给循环滤波器120(或者提供更长的放电时间给循环滤波器120)，以让压控振荡器125的输出信号VCO_OUT的频率在这一次的调整幅度比较大。
图2显示根据本案一实施例的电压产生器135的电路示意图。如图2所示，电压产生器135包括：参考电源IREF、开关SW1与SW2，以及电容C。开关SW1耦接于参考电源IREF以及电容C之间。开关SW2耦接于电容C。
开关SW1受控于计数时间CNT_OUT，而开关SW2受控于控制信号CSW2，其中，控制信号CSW2有关于输出脉冲PUS_OUT与计数时间CNT_OUT。例如但不受限于，
Figure BDA0002789491270000061
例如，当计数时间CNT_OUT为逻辑高时，开关SW1为导通。反之，当计数时间CNT_OUT为逻辑低时，开关SW1为断开。例如，当控制信号CSW2为逻辑高时，开关SW2为导通。反之，当控制信号CSW2为逻辑低时，开关SW2为断开。
当计数时间CNT_OUT为逻辑高时，开关SW1为导通，使得参考电源IREF对电容C充电。也就是说，如果计数时间CNT_OUT的宽度愈宽，电容C的跨压VRC愈高(因为充电时间愈久)。反之亦然。
此外，如上述，当计数时间CNT_OUT由逻辑高转态为逻辑低时，输出脉冲PUS_OUT会被致能。当输出脉冲PUS_OUT结束时，开关SW2为导通，以重设电压VRC。
图3显示根据本案一实施例的临界侦测器140的电路示意图。如图3所示，临界侦测器140包括：数字模拟转换器(DAC)310、加法器315、减法器320、比较器325与330。数字模拟转换器310耦接于加法器315与减法器320。加法器315与减法器320耦接于比较器325与330。
数字模拟转换器310将数字控制信号CTRL转换为模拟电压ΔV。加法器315将电压VRC_LOCK(亦可称为锁定输出电压)与模拟电压ΔV相加，以产生第一临界值VH(VH＝VRC_LOCK+ΔV)。减法器320将电压VRC_LOCK与模拟电压ΔV相减，以产生第二临界值VL(VL＝VRC_LOCK-ΔV)。当压控振荡器125处于锁定状态时，电压产生器135所产生的电压VRC定义为电压VRC_LOCK。
比较器325将电压VRC比较于第一临界值VH，以产生比较结果VRC_VH。当电压VRC高于第一临界值VH时，比较器325的比较结果VRC_VH为逻辑高。当电压VRC低于第一临界值VH时，比较器325的比较结果VRC_VH为逻辑低。
比较器330将电压VRC比较于第二临界值VL，以产生比较结果VRC_VL。当电压VRC低于第二临界值VL时，比较器330的比较结果VRC_VL为逻辑高。当电压VRC高于第二临界值VL时，比较器330的比较结果VRC_VL为逻辑低。
当数字输入数据DIN持续输入至频率数据恢复电路100时，频率数据恢复电路100主要由相位侦测器105、第一电荷泵110、加法器115、循环滤波器120、压控振荡器125来运作，以让压控振荡器125的输出信号VCO_OUT能锁定于数字输入数据DIN(也就是说，当压控振荡器125处于锁定状态时，电压产生器135所产生的电压VRC可以稳定地锁定于电压VRC_LOCK，并据以产生第一临界值VH与第二临界值VL)。如何在数字输入数据DIN持续输入至频率数据恢复电路100时，让压控振荡器125的输出信号VCO_OUT能锁定于数字输入数据DIN的细节于此将不重述。当然，当数字输入数据DIN持续输入至频率数据恢复电路100时，计数器与脉冲产生器130、电压产生器135、临界侦测器140、第一逻辑门145、第二逻辑门150与第二电荷泵155也可以有动作。
然而，当数字输入数据DIN暂时消失，使得频率数据恢复电路100有一段时间无法接收到数字输入数据DIN时，相位侦测器105与第一电荷泵110是无法动作。故而，当数字输入数据DIN暂时消失时，光靠相位侦测器105、第一电荷泵110、加法器115、循环滤波器120与压控振荡器125的运作，压控振荡器125的输出信号VCO_OUT将会乱漂(因为没有数字输入数据DIN可以参考)。
故而，于本案实施例中，当数字输入数据DIN暂时消失时，透过计数器与脉冲产生器130、电压产生器135、临界侦测器140、第一逻辑门145、第二逻辑门150与第二电荷泵155的运作，将使得压控振荡器125的输出信号VCO_OUT的频率能被维持于既定范围内，降低压控振荡器125的输出信号VCO_OUT的频率的漂动范围。
现将说明，本案实施例中，当数字输入数据DIN暂时消失时，透过计数器与脉冲产生器130、电压产生器135、临界侦测器140、第一逻辑门145、第二逻辑门150与第二电荷泵155的运作原则。
请参考图4A与图4B，其显示根据本案实施例的信号波形图。于时期T1内，由于计数器与脉冲产生器130提供逻辑高的计数时间CNT_OUT，使得电压产生器135的电容C被充电，故而，电压产生器135的电压VRC上升。当时期T1结束而进入到时期T2时，由于计数器与脉冲产生器130提供逻辑低的计数时间CNT_OUT，使得电压产生器135的电容C不再被充电，故而，电压产生器135的电压VRC维持。于时期T2内，临界侦测器140将电压产生器135所产生的电压VRC分别比较于第一临界值VH与第二临界值VL，以产生2个比较结果VRC_VH与VRC_VL。在图4A中，由于电压VRC高于第一临界值VH且未低于第二临界值VL，故而，于时期T2内，临界侦测器140产生逻辑高的比较结果VRC_VH与逻辑低的VRC_VL。由于在时期T2内，比较结果VRC_VH与输出脉冲PUS_OUT皆为逻辑高，故而，第一逻辑门145产生逻辑高的信号PUS_UP；以及比较结果VRC_VL为逻辑低但输出脉冲PUS_OUT为逻辑高，故而，第二逻辑门150产生逻辑低的信号PUS_DN。逻辑高的信号PUS_UP会输入至第二电荷泵155，使得第二电荷泵155提供充电路径给循环滤波器120，以加速压控振荡器125。也就是说，如图4A所示，由于压控振荡器125较慢(压控振荡器125较慢是指，压控振荡器125的输出信号VCO_OUT的频率较低，反之亦然)，使得计数时间CNT_OUT较长(对电压VRC的充电时间较长)，故而，电压VRC高于第一临界值VH。本案实施例可以产生信号PUS_UP来加速压控振荡器125。
相似地，于时期T3内，由于计数器与脉冲产生器130提供逻辑高的计数时间CNT_OUT，使得电压产生器135的电容C被充电，故而，电压产生器135的电压VRC上升。当时期T3结束而进入到时期T4时，由于计数器与脉冲产生器130提供逻辑低的计数时间CNT_OUT，使得电压产生器135的电容C不再被充电，故而，电压产生器135的电压VRC维持。于时期T4内，临界侦测器140将电压产生器135所产生的电压VRC分别比较于第一临界值VH与第二临界值VL，以产生2个比较结果VRC_VH与VRC_VL。在图4B中，由于电压VRC未高于第一临界值VH且低于第二临界值VL，故而，于时期T4内，临界侦测器140产生逻辑低的比较结果VRC_VH与逻辑高的VRC_VL。由于在时期T4内，比较结果VRC_VH为逻辑低而输出脉冲PUS_OUT为逻辑高，故而，第一逻辑门145产生逻辑低的信号PUS_UP；以及比较结果VRC_VL为逻辑高且输出脉冲PUS_OUT也为逻辑高，故而，第二逻辑门150产生逻辑高的信号PUS_DN。逻辑高的信号PUS_DN会输入至第二电荷泵155，使得第二电荷泵155提供放电路径给循环滤波器120，以减慢压控振荡器125。也就是说，如图4B所示，由于压控振荡器125较快，使得计数时间CNT_OUT较短(对电压VRC的充电时间较短)，故而，电压VRC低于第二临界值VL。本案实施例可以产生信号PUS_DN来减慢压控振荡器125。
由上述可知，于本案实施例中，如果计数时间CNT_OUT结束时，电压产生器135的电压VRC介于第一临界值VH与第二临界值VL之间，则第一逻辑门145产生逻辑低的信号PUS_UP且第二逻辑门150产生逻辑低的信号PUS_DN。故而，第二电荷泵155并无提供充电路径也无提供放电路径给循环滤波器120，所以，压控振荡器125得以维持其输出信号VCO_OUT的频率。
图5显示根据本案一实施例的频率数据恢复电路的频率维持方法的流程图。于步骤510中，当一数字输入数据暂时消失时，于一计数时间内，让一输出电压上升。于步骤520中，将该输出电压分别比较于复数个临界值，以产生复数个比较结果。于步骤530中，根据该些比较结果而产生一控制信号，以控制该压控振荡器加速或减速。
由上述可知，即便在暂时接收不到数字输入数据DIN的情况下，本案实施例仍可以有效维持压控振荡器125的输出信号VCO_OUT的频率，不致于乱漂。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种频率数据恢复电路，包括：
一相位侦测器；
一第一电荷泵，耦接至该相位侦测器；
一循环滤波器，耦接至该第一电荷泵；
一压控振荡器，耦接至该循环滤波器；
一计数器与脉冲产生器，耦接至该压控振荡器；
一电压产生器，耦接至该计数器与脉冲产生器；
一临界侦测器，耦接至该电压产生器；
一逻辑门单元，耦接至该计数器与脉冲产生器以及该临界侦测器；以及
一第二电荷泵，耦接至该逻辑门单元与该循环滤波器；
其中，当该频率数据恢复电路持续接收一数字输入数据时，该相位侦测器、该第一电荷泵、该循环滤波器与该压控振荡器使得该压控振荡器的一输出信号锁定于该数字输入数据；以及
当该数字输入数据暂时消失时，于该计数器与脉冲产生器的一计数时间内，该电压产生器的一输出电压上升，该临界侦测器将该电压产生器的该输出电压分别比较于多个临界值，以产生多个比较结果，该逻辑门单元根据该些比较结果而产生一控制信号至该第二电荷泵，以由该第二电荷泵控制该压控振荡器加速或减速。
2.如权利要求1所述的频率数据恢复电路，其特征在于，该计数器与脉冲产生器接收该压控振荡器的该输出信号以提供该计数时间，该计数时间的一宽度有关于该压控振荡器的该输出信号，
其中，该临界侦测器将该电压产生器的该输出电压分别比较于一第一临界值与一第二临界值，以产生一第一比较结果与一第二比较结果；
当该输出电压高于该第一临界值时，该第一比较结果为逻辑高；以及
当该输出电压低于该第二临界值时，该第二比较结果为逻辑高。
3.如权利要求2所述的频率数据恢复电路，其特征在于，该逻辑门单元包括一第一逻辑门与一第二逻辑门，
当一输出脉冲与该第一比较结果皆为逻辑高时，该第一逻辑门输出逻辑高的一第一信号至该第二电荷泵，以使得该第二电荷泵控制该压控振荡器加速；以及
当该输出脉冲与该第二比较结果皆为逻辑高时，该第二逻辑门输出逻辑高的一第二信号至该第二电荷泵，以使得该第二电荷泵控制该压控振荡器减速，其中，该电压产生器的该输出电压正比于该计数时间。
4.如权利要求3所述的频率数据恢复电路，其特征在于，在该计数器与脉冲产生器的该计数时间结束后，该计数器与脉冲产生器更产生该输出脉冲，于该输出脉冲的一逻辑高期间，该电压产生器的该输出电压被维持，其中，该输出脉冲的一宽度是可控制的。
5.如权利要求4所述的频率数据恢复电路，其特征在于，该电压产生器包括：一参考电源、一第一开关与一第二开关，以及一电容，该第一开关耦接于该参考电源以及该电容之间，该第二开关耦接于该电容，该电容的一跨压为该电压产生器的该输出电压，
该第一开关受控于该计数时间，而该第二开关受控于该输出脉冲与该计数时间，
响应于该计数时间为逻辑高时，该第一开关为导通，使得该参考电源对该电容充电，
响应于该输出脉冲结束时，该第二开关为导通，对该电容放电以重设该输出电压，
其中，该临界侦测器包括：一数字模拟转换器、一加法器、一减法器、一第一比较器与一第二比较器，该数字模拟转换器耦接于该加法器与该减法器，该加法器与该减法器耦接于该第一比较器与该第二比较器，
该数字模拟转换器将一数字控制信号转换为一模拟电压，该加法器将一锁定输出电压与该模拟电压相加以产生该第一临界值，该减法器将该锁定输出电压与该模拟电压相减以产生该第二临界值，
该第一比较器将该输出电压比较于该第一临界值，以产生该第一比较结果，该第二比较器将该输出电压比较于该第二临界值以产生该第二比较结果。
6.一种频率数据恢复电路的频率维持方法，该频率数据恢复电路包括一压控振荡器，该频率维持方法包括：
当一数字输入数据暂时消失时，于一计数时间内，让一输出电压上升；
将该输出电压分别比较于复数个临界值，以产生复数个比较结果；以及
根据该些比较结果而产生一控制信号，以控制该压控振荡器加速或减速。
7.如权利要求6所述的频率维持方法，其特征在于，
该计数时间的一宽度有关于该压控振荡器的一输出信号；
将该输出电压分别比较于一第一临界值与一第二临界值，以产生一第一比较结果与一第二比较结果；
当该输出电压高于该第一临界值时，该第一比较结果为逻辑高；以及
当该输出电压低于该第二临界值时，该第二比较结果为逻辑高。
8.如权利要求7所述的频率维持方法，其特征在于，
当一输出脉冲与该第一比较结果皆为逻辑高时，输出逻辑高的一第一信号至该频率数据恢复电路的一第二电荷泵，以使得该第二电荷泵控制该压控振荡器加速；以及
当该输出脉冲与该第二比较结果皆为逻辑高时，输出逻辑高的一第二信号至该第二电荷泵，以使得该第二电荷泵控制该压控振荡器减速，其中，该输出电压正比于该计数时间。
9.如权利要求8所述的频率维持方法，其特征在于，在该计数时间结束后，更产生该输出脉冲，于该输出脉冲的一逻辑高期间，该输出电压被维持，其中，该输出脉冲的一宽度是可控制的。
10.如权利要求9所述的频率维持方法，其特征在于，
响应于该计数时间为逻辑高时，由一参考电源对一电容充电，该电容的一跨压为一电压产生器的该输出电压；以及
响应于该输出脉冲结束时，对该电容放电以重设该输出电压，
其中，将一数字控制信号转换为一模拟电压，将一锁定输出电压与该模拟电压相加以产生该第一临界值；
将该锁定输出电压与该模拟电压相减以产生该第二临界值；
将该输出电压比较于该第一临界值，以产生该第一比较结果；将该输出电压比较于该第二临界值以产生该第二比较结果。
CN202011309969.9A 2019-11-21 2020-11-20 一种频率数据恢复电路与其频率维持方法 Pending CN112825472A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108142346 2019-11-21
TW108142346A TWI718774B (zh) 2019-11-21 2019-11-21 時脈資料回復電路與其頻率維持方法

Publications (1)

Publication Number Publication Date
CN112825472A true CN112825472A (zh) 2021-05-21

Family

ID=75745725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011309969.9A Pending CN112825472A (zh) 2019-11-21 2020-11-20 一种频率数据恢复电路与其频率维持方法

Country Status (3)

Country Link
US (1) US11177812B2 (zh)
CN (1) CN112825472A (zh)
TW (1) TWI718774B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11477004B1 (en) * 2021-03-23 2022-10-18 Nvidia Corp. Clock data recovery convergence in modulated partial response systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1114809A (zh) * 1994-03-11 1996-01-10 富士通株式会社 时钟再生电路及其所用元件
JP2001339456A (ja) * 2000-05-25 2001-12-07 Sony Corp 信号受信装置および信号受信方法、並びに記録媒体
US20060158274A1 (en) * 2005-01-19 2006-07-20 Self Paul W R Circuits and methods of generating and controlling signals on an integrated circuit
US20070035348A1 (en) * 2005-08-09 2007-02-15 Self Paul W R Circuits and methods for reducing static phase offset using commutating phase detectors
US7312645B1 (en) * 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
JP2015119378A (ja) * 2013-12-19 2015-06-25 日本電波工業株式会社 高安定発振器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568110B2 (ja) * 1988-07-15 1996-12-25 パイオニア株式会社 フェーズロックドループ回路
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
US6590427B2 (en) * 2001-01-03 2003-07-08 Seagate Technology Llc Phase frequency detector circuit having reduced dead band
US6803827B1 (en) * 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
US7692501B2 (en) * 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
US8098788B1 (en) * 2008-05-21 2012-01-17 Maxim Integrated Products, Inc. System and method for automatic leakage control circuit for clock/data recovery and charge-pump phase locked loops
US7940129B1 (en) * 2008-05-21 2011-05-10 Marvell International Ltd. Low KVCO phase-locked loop with large frequency drift handling capability
US7940088B1 (en) * 2009-03-31 2011-05-10 Pmc-Sierra, Inc. High speed phase frequency detector
JP2011259331A (ja) * 2010-06-11 2011-12-22 Panasonic Corp Ｐｌｌ回路
TWI456905B (zh) * 2011-11-03 2014-10-11 Ncku Res & Dev Foundation 時脈與資料回復架構及其相位檢測器
US9160352B1 (en) * 2014-05-27 2015-10-13 United Microelectronics Corp. Phase-locked loop and method for controlling the same
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1114809A (zh) * 1994-03-11 1996-01-10 富士通株式会社 时钟再生电路及其所用元件
JP2001339456A (ja) * 2000-05-25 2001-12-07 Sony Corp 信号受信装置および信号受信方法、並びに記録媒体
US7312645B1 (en) * 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
US20060158274A1 (en) * 2005-01-19 2006-07-20 Self Paul W R Circuits and methods of generating and controlling signals on an integrated circuit
US20070035348A1 (en) * 2005-08-09 2007-02-15 Self Paul W R Circuits and methods for reducing static phase offset using commutating phase detectors
JP2015119378A (ja) * 2013-12-19 2015-06-25 日本電波工業株式会社 高安定発振器

Also Published As

Publication number Publication date
US11177812B2 (en) 2021-11-16
US20210328592A1 (en) 2021-10-21
TW202121845A (zh) 2021-06-01
TWI718774B (zh) 2021-02-11

Similar Documents

Publication Publication Date Title
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US5892380A (en) Method for shaping a pulse width and circuit therefor
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US8437441B2 (en) Phase locked loop capable of fast locking
KR100640568B1 (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
US9960774B2 (en) Spread spectrum clocking phase error cancellation for analog CDR/PLL
US9602113B2 (en) Fast frequency throttling and re-locking technique for phase-locked loops
US10009166B2 (en) Hybrid clock data recovery circuit and receiver
JP2013513342A (ja) アナログ積分のためのデジタル補償を有するフェイズロックループ
US9608646B2 (en) PLL circuit and operation method
US8283984B2 (en) Method and apparatus of phase locking for reducing clock jitter due to charge leakage
EP4046277A1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
CN102347765A (zh) 一种时钟与数据恢复系统、相位调整方法及鉴相器
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US7724093B2 (en) Phase locked loop with two-step control
US20110133795A1 (en) Digital phase-locked loop with reduced loop delay
US20070176693A1 (en) Clock distribution system and method thereof
CN112825472A (zh) 一种频率数据恢复电路与其频率维持方法
US8872558B1 (en) Hybrid phase-locked loops
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
KR102316443B1 (ko) 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법
Saber et al. A linear high capture range CDR with adaptive loop bandwidth for SONET application
CN115800997B (zh) 一种全新的采样锁相环电路
CN111222294B (zh) 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210521

WD01 Invention patent application deemed withdrawn after publication