JPH0773182B2

JPH0773182B2 - ディジタル信号伝送用濾波器の等化器及び等化方法

Info

Publication number: JPH0773182B2
Application number: JP2018096A
Authority: JP
Inventors: パークイル―クン
Original assignee: サムサンエレクトロニクスシーオー．，エルティーディー
Priority date: 1989-07-31
Filing date: 1990-01-30
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: US5058130A; KR950001179B1; KR910003965A; JPH0366217A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタルパルス信号の伝送について周波数
の効率的な利用のために伝送信号の占有周波数の帯域幅
を制限する濾波器に使用される等化器に関する。

本発明は、より詳細には、従来の濾波器では伝送信号を
濾波するについて濾波器の群遅延特性を完全に補償して
もなお残るジッタ、つまり目的とするパルス出力波形の
前後の近接パルス出力の尾が目的のパルス出力波形を歪
ませることにより、波形の零点通過時が不安定化し、そ
の結果発生する移送揺らぎ誤差であるジッタ、及び同じ
論理水準のパルスが連続する時に近接パルスの尾によっ
て起る濾波器出力波形の振幅におけるオーバーシュート
又はアンダーシュートをディジタル的に極小化させる技
術に関する。

〔従来の技術〕

一般的に、ディジタル情報を伝送する伝送系において帯
域幅（bandwidth）が広いディジタルパルス波をそのま
ま伝送するのは周波数の効率的な利用という点で不合理
である。そこで、伝送は、伝送しようとする情報に大き
な影響を及ぼさない限りにおいて最小に帯域幅を制限さ
せてなされなければならない。即ち、限定された帯域幅
の周波数範囲内で可能な限り多数のチャネル（channe
l）が伝送されるようにし、且つ近接する各チャネル間
に干渉を生じることなしに可能な限り最大の情報を伝送
し得るようにするためには、限定された範囲内に情報信
号の帯域幅を制限する濾波器（Filter）を必要とする。

情報信号を濾波する方法は、大別すると二つある。その
一つは、ディジタル情報を変調させた後の最終出力時に
帯域幅制限用濾波器を置くものであり、もう一つは、入
力されたディジタルパルス波を予め濾波した後に搬送波
（carrier）に変調する方法である。

前者の方法は、高い周波数について非常に狭い帯域を持
つ濾波器が必要であり、実現がかなり困難である。それ
故に、現在では主に後者の方法がディジタル通信に使わ
れている（米国特許第４、644、565号参照）。

したがって、本発明においては後者の方法による濾波器
の等化器に対してのみ説明する。

濾波器による信号波の濾波に際しては、位相遅延（phas
e delay）特性が周波数により通過周波数の帯域内で非
直線的に変化する。それ故、ディジタル通信系における
ほとんどの濾波器は、濾波器の周波数による位相遅延の
非直線性を補償してやる群遅延等化器（Group Delay Eq
ualizer）を設置して符号相互間の干渉による情報の歪
みを防止している。

しかし、このように群遅延が完全に補償された濾波器で
あるとしても、濾波器のパルス波の伝達特性は、第７図
Ａ及び第７図Ｂのように主ローブ（Main Lobe）がパル
ス波周期Tsの２倍になり、残余の尾成分（Tail Compone
nt）が残存することになる。このような尾成分はすぐ前
のパルス波や次ぎに来るパルス波等の近接パルス波に影
響を与える。

第７図Ｃ及び第７図Ｄに示したように、S0のクロックに
同期されたS1のランダムNRZ（Non−Return to Zero）の
ディジタルデータパルスが濾波器に入力された時に出力
される波形S2はD3のようになるのが理想的である。しか
し、上記のような尾を残す伝達特性の濾波器の場合に
は、第７図Ｅに点線で示すような尾成分を含んだ種々の
パルスレスポンスD2が減算又は加算されて好ましくない
出力波形が形成されることになる。即ち、実線で示され
る波形D1のような歪みを持ったアウトプットレスポンス
となり、その中心線を通過する時点Ｘが一定にならな
い。

このような濾過器の出力波出力波形をクロックS0でオシ
ロスコープの時間軸と同期させてダイアグラムとして観
察した場合、理想的には何らの歪みもない第８図Ａのよ
うな波形にならなければならない。しかし、実際には、
尾の影響によって第８図Ｂに示すように種々の線が重な
って見える。このような零点通過時における揺らぎをジ
ッタ歪み（Jitter Distortion）又はジッタといい、ま
た振幅への影響をオーバーシュート（Overshoot）又は
アンダーシュート（Undershoot）という。このようなジ
ッタ歪みと振幅のオーバーシュート／アンダーシュート
は濾波器で帯域制限を大きくするほど大きくなる。

ジッタ歪みは受信器でデータの正確な復調（Demodulati
on）のために送信時の位相と同期させたクロックを取り
出すクロック再生作業の際に深刻な影響を及ぼす。クロ
ック再生作業時は、大概受信信号の零点通過時点を基準
にして送信位相を予測するが、上記のように送信時から
波形の零点通過時点が揺らぐと、再生されるクロックの
位相が不安定になって受信器の性能低下を招くことにな
る。

この問題について従来では、送信側のジッタ歪みに比較
的敏感でない位相固定ループ（Phase Lock Loop）を用
いることにより補償している。しかし、このような補償
方法は補償範囲が狭く、帯域が制限された通信システム
においては性能低下を免れない。

また、上記の振幅のオーバーシュート及びアンダーシュ
ートは、送信器のパワーアンプに作用してパワーアンプ
の飽和現象を起し、不必要な帯域の増加を来す。

ジッタ歪み及び振幅のオーバーシュート／アンダーシュ
ートを極小化させた非線形フィルタは米国特許第４、33
9、724号に開示されている。しかし、この発明は、帯域
幅制限が比較的狭いし、また小さなデータレイト（date
rate）の幅を可変にできないという欠点がある。

〔発明が解決しようとする課題〕

したがって、本発明の目的は、濾波器の前に設置され、
ディジタル信号の帯域幅制限用の濾波器で発生される位
相揺らぎ誤差と振幅のオーバーシュート及びアンダーシ
ュートを極小化し得るディジタル伝送用濾波器の等化器
及びその等化方法を提供することにある。

本発明の他の目的は、濾波器の帯域周波数やビットレー
ト（BIT−RATE）が広範囲に変化しても回路の修正なし
に能率的にジッタ等化作用を遂行し得るディジタル伝送
用濾波器の等化器及びその等化方法を提供することにあ
る。

本発明のさらなる他の目的は、濾波器の帯域周波数の制
限程度が変化しても既存装置の簡単な変更でジッタ及び
振幅のオーバーシュート／アンダーシュートを等化し得
るディジタル伝送用濾波器の等化器及びその等化方法を
提供することにある。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、多数個の遅延素子を具備し、ランダムNRZの入力データ
を基本クロック信号に同期させて所定ビット遅延させた
遅延入力データを出力すると共に、多数個の遅延素子に
各々対応する多数ビットのデータ列を提供する遅延手
段、入力データの論理シンボルの構成形態に対応して遅延入
力データが隣接したデータから受け得る歪みの程度を予
測するための情報である指示データを多数ビットのデー
タ列から生成する論理手段、論理手段で生成された指示データにより指定される加算
電圧または減算電圧を時間調節信号の制御により出力す
る加減算電圧発生手段、遅延手段から出力される遅延入力データを単極性から双
極性に変換する双極変換手段、及び双極変換手段から出力される双極性の遅延入力データ
と、加減算電圧発生手段からの加算電圧または減算電圧
とを合成することにより、双極性の遅延入力データが濾
波器を通過する時に隣接するパルス出力波形の尾部分の
影響を受けて発生し得る歪みの量を予め補償する合成手
段と、から構成される等化器を用いることにより、ディジタル
信号伝送用濾波器のジッタ及び振幅におけるオーバーシ
ュート及びアンダーシュートを等化することを要旨とし
ている。

〔実施例〕

以下、本発明を添付図面を参照してその最善の実施例と
ともに詳細に説明する。

第１図は本発明の構成図である。

「遅延手段」としての遅延部10は、第１、第２、……、
第ｎという多数の遅延素子で構成され、入力するNRZデ
ータS1を基本クロック信号S0に同期させて一定ビット遅
延させた後の目的のデータ信号S3を出力し、同時に遅延
された全てのデータをデータ列として後述の判断部20に
提供してデータ列（date stream）の構成形態を容易に
判断し得るようにする役割を負う。

「論理手段」である判断部20は、遅延部10に接続され、
遅延部10で遅延されたｎ個のデータ列を受けて論理シン
ボルの構成形態を分析することにより、近接データによ
って目的のデータ信号S3がどのくらい歪みを受けるかを
予め予測し、制御信号S5を発生させる。

「加減算電圧発生手段」である加減算電圧発生器30は、
判断部20に接続され、判断部20から出力される制御信号
S5を受け、そして後述の反転器60からの時間調節信号S7
に基づいて与えられる時間について、指定された加減算
用の電圧を発生する。

「双極変換手段」である双極変換器（Unipolar to Bipo
lar Converter）50は、遅延部10に接続され、単極性で
ある上記データ信号S3を濾波及びディジタル変調に必要
な双極性データ信号S4に変換させる。

「合成手段」である合成器40は、双極変換器50に一つの
入力が、また加減算電圧発生器30に他入力が接続され、
双極性データ信号S4が濾波器70を通過する時、周辺パル
ス出力波形の尾の影響により受け得る歪みを予め補償す
るために、加減算電圧発生器30の加減算電圧S6を受けて
双極性データ信号S4の振幅を変形させ、これにより等化
された出力信号S8を濾波器70に供給する。

「時間調節信号発生手段」である反転器60は、基本クロ
ック信号S0の入力側と加減算電圧発生器30との間に接続
され、双極性データ信号S4の変形をクロック周期の後半
の半周期に行わせるべく、反転させた時間調節信号S7を
提供する。

第２図Ａないし第２図Ｅは、データのシンボル構成形態
によりジッタ及び振幅のオーバーシュート／アンダーシ
ュートが発生する状態を説明するために各種のデータ形
態の例を示したものである。

第２図Ａの波形は、データのシンボル構成形態上、近接
パルスで発生した尾成分の和が０になって目的のパルス
波形に影響を与えない場合である〔Ｒ（ｘ）〕。

第２図Ｂの波形は、尾成分の和がネガテイブの方向に大
きくなって出力パルス波形が定常の場合より内側に偏る
ように歪みを受けた波形である〔Ａ（ｘ）〕。

第２図Ｃの波形は、尾成分の和がポジティブの方向に大
きくなって出力パルス波形が定常の場合より外側に偏る
ように歪みを受けた波形である〔Ｂ（ｘ）〕。

第２図Ｄの波形は、二つのシンボルが同じ場合に尾成分
の和がネガテイブの方向に大きくなって出力パルス波形
が定常の場合より下側に偏るように歪みを受けた波形で
ある。〔Un（ｘ）〕。

第２図Ｅの波形は二つのシンボルが同じ場合に尾成分の
和がポジティブの方向に大きくなって出力パルス波形が
定常の場合より上側に偏るように歪みを受けた波形であ
る〔Ｏ（ｘ）〕。

先ず、入力データのシンボルが１または−１である時、
濾波器の出力は、第２図Ａないし第２図Ｅのように、濾
波器の伝達特性で周期の２倍に増した目的データ出力パ
ルス波形の後半の半分と次のデータ出力パルス波形の前
半の半分とが一周期について重ね合わされて形成される
が、これは下記（１）式のように表現される。

Ｕ（ｘ）＝〔近接出力パルス波形の和〕＋１〔目的出力
領域中における前行の出力パルス波形及び後行の出力パルス波形それぞれの全尾成分の和〕＝b₀・Ｓ（ｘ）＋b_-1S（ｘ）＋Ａ ……式（１）（１）式中の（但し、０＜Ｘ＜１）ここで、濾波器がナイキスト（Nyquist）条件を満足す
るかさあげ余弦濾波器（Raised Cosine Filter）である
としたら、インパルス応答Ｓ（ｘ）は下記２式のとおり
である。

ここで、αは濾波器の理想的なナイキスト最小帯域幅制
限の超過率を表現するロールオフファクター（ROLL OFF
FACTOR）であり、b_kはｋ番目のビットのシンボルを意
味するもので、１あるいは−１で正規化される。

上記（１）式と第２図Ａ〜第２図Ｅで示したように、近
接のパルスで発生し目的の出力波形に挿入される不必要
な尾成分の和が、零点通過時点を変化させると共に振幅
のオーバーシュート／アンダーシュートが発生させる。
したがって、入力されたデータを一定ビット遅延させて
濾波器に供給し、目的データ周辺のデータの構成を分析
して濾波器通過時に周辺出力パルス波形の尾が目的出力
パルス波形の振幅にどのくらい影響を与えるか予測し、
それと反対の値で予め目的のデータの振幅を変形させて
濾波器に供給することによってジッタ及び振幅のオーバ
ーシュート／アンダーシュートを除去したのが本発明の
基本原理である。

第３図Ａに図示したように、定常的な濾波器の出力波形
ｇ（ｔ）からもし周辺パルス尾の影響で、次のビットと
合算して形成される目的の出力波形の零点通過時点が定
常より内側に偏って通過するものと判断されると、第３
図Ｂのように減らされるものと予測される値の逆数値で
ある加算用パルスd1（ｔ）を目的データ矩形波に加算さ
せて第３図Ｄのような変形された矩形波を作る。この変
形された矩形波を濾波器に入力させ、ｇ（ｔ）とd1
（ｔ）を合わせた、S1（ｔ）のような非対称信号を出力
するようにし、近接パルス波形尾の影響を受けても出力
波形が定常的に零点を通過するように等化する。

またもし、周辺パルス尾の影響で次のビットと合算して
形成される目的の出力波形の零点通過時点が定常より外
側に偏って通過するものと判断されると、第３図Ｃのよ
うに増やされると予測される値の逆数値である減算用パ
ルスd2（ｔ）を目的データ矩形波に加算させて第３図Ｅ
のような変形された矩形波を作る。この変形された矩形
波を濾波器に入力させ、ｇ（ｔ）とd2（ｔ）を合わせ
た、S2（ｔ）のような非対称信号波形を出力するように
し、近接パルス波形尾の影響を受けても出力波形が定常
的に零点を通過するように等化する。

次ぎに、前述の構成及び原理に基づいた本発明による等
化器の動作関係を説明する。

ディジタルデータ信号S1と基本クロック信号S0が入力さ
れる時、クロック信号S0は二つの所に印加されるが、一
側はディジタルデータ信号S1と一緒に遅延部10連結され
て遅延のための基本クロックとして使用され、他側は時
間調節信号S7として利用するために反転器60に入力され
て反転される。

遅延部10においては、入力されたディジタルデータ信号
S1をクロック信号S0に同期させて一定ビット遅延させ、
遅延素子中央の付近で出力する目的のデータ信号S3を取
り出して出力する。したがって、出力される目的のデー
タ信号S3は濾波器70に印加される時、多数のクロックが
遅延されて供給される。このように遅延させる理由は、
目的のデータ信号S3の前後の周辺データのシンボルの構
成形態がどのようになっているかを把握するためであ
る。遅延素子数が多いほど近接データが与える影響を確
実に把握し得るようになり、得られる等化性能が増加す
る。しかし、パルスの尾は時間が経過すると幾何級数的
に小さくなる傾向があり、目的のビットと遠く離れた所
のデータパルスによる影響は無視し得る程度に小さくな
るので、限定された数の遅延素子を用いれば十分であ
る。

遅延部10の全遅データは判断部20に印加される。判断部
20においては、各遅延素子で遅延されたｎ個のディジタ
ルデータ列を受け、これらから目的のデータ信号S3が濾
波器70を通過する時にどのくらい歪みを受けるかを予測
する。

上記（１）式でＵ（ｘ）＝０である時のｘ値を求める
と、それが即ち歪みを受けて零点軸を通過する際の歪み
程度の値であり、このｘ値が0.5であると歪みを受けな
かったものであり、0.5より大きいと外に偏って零点を
通過するものであり、0.5より小さいと内と偏って零点
を通過する場合である。

もし、ｘ値が１より大きいかあるいは０より小さいと、
目的のデータ信号S3のシンボルと次のデータシンボルが
同じ場合、即ち、１と１または−１と−１である場合で
ある。この時、ｘ＝0.5である場合のＵ（ｘ）値を求
め、その絶対値が１より大きいと振幅のオーバーシュー
ト出力が現われる場合であり、１より小さいと振幅のア
ンダーシュート出力が現われる場合である。

上記のように判断して補償する等化電圧であるVxを計算
しなければならないが、これは下記（３）式の通りであ
る。

（３）式中のここで、ｎは遅延素子の数である。

上記値（Vx）が１または−１であると、目的データ信号
に影響を与える尾が互に相衰影響を受けない場合であ
る。

上記（Vx）が１より大きいと、目的の波形が尾の影響で
基準点Ｘより内に偏って出力される場合であり、この場
合には１より大きい電圧値でパルスの振幅を大きくして
やれば濾波器通過時に歪みを受けて定常経路に等化され
る。

また、上記値（Vx）が１より小さく０より大きいと、目
的の出力波形が尾の影響で基準点Ｘより外に偏って出力
される場合であり、この場合には１との差に相当する電
圧値でパルスの振幅を減衰させてやれば濾波器通過時に
歪みを受けて定常経路に等化される。

また、上記値（Vx）が−１より小さいと、目的の出力波
形が尾の影響で振幅を基準よりオーバーシュートさせて
出力される場合であり、この場合には１より大きい電圧
値でパルスの振幅を減衰させてやれば濾波器通過時に歪
みを受けて定常経路に等化される。

さらに、上記値（Vx）が−１より大きく０より小さい
と、目的の出力波形が尾の影響で振幅を基準よりアンダ
ーシュートさせて出力される場合であり、この場合には
１との差に相当する電圧値でパルスの振幅を大きくして
やれば濾波器通過時に歪みを受けて定常経路に等化され
る。

加減算電圧発生器30においてはそれぞれに異なるｍ個の
電圧を予め保有しており、判断部20で上記のように判断
した結果の情報である制御信号S5を受けてこれに一致す
る補正用加減算電圧S6を出力する。

加減算電圧S6は、時間調節信号S7が論理１（論理ハイ）
である時間についてのみ出力される。即ち、クロックの
周期中の後半周期のみに出力される。このようにする理
由は、目的のデータ信号S3が濾波器を通過する時に本来
の状態の２倍の周期を持つようになり、出力波形の後半
の半分と次のデータ出力波形の前半の半分とが重畳され
て目的の出力波形が形成されるようにするためである。
また、近接データ出力波形の尾による影響を受ける部分
が主にデータの後半の半周期にあるためである。

一方、一定ビット遅延された目的のデータ信号S3は単極
性（Unipolar）であるので双極変換器50でディジタル通
信に必要な双極性に変形されて合成器40に供給される。

合成器40においては、双極性データ信号S4を加減算電圧
発生器30の出力である加減算電圧S6に応じて第３図Ｄ及
び第３図Ｅに示すようなパルス信号に変形させて、これ
を合成信号S8として出力する。加減算電圧発生器30で発
生される加減算電圧の程度は、上記のようにデータの構
成形態により判断部20で判断して得られた値に基づいて
決定する。

上記のような動作により目的のデータ信号S3は、周辺デ
ータのシンボル構成に応じて条件付の非対称変形矩形波
に変形された後、濾波器70を通過させられる。そして、
これにより第８図Ａ、第７図ＥのD3波形及び第２図Ａの
ような定常的な波形を得るためのジッタ等化が実現され
ることになる。

尚、判断部20は、例えば固定ループ表に基づいたROMに
置き換えることができるし、また加減算電圧発生器30
は、例えばD/A変換器に置き換え得るものである。

以下、第４図に図示された本発明による等化器の細部に
ついての一実施例をそれに対する第５図の動作波形とと
もに説明する。

遅延部10は、カソード接続された５個のＤフリップフロ
ップU11〜U15で構成されている。そして、入力されたデ
ィジタルデータ信号S1は全部で６ビット遅延させられ
る。各遅延出力は、遅延度にしたがって順にＡ、Ｂ、
Ｃ、Ｄ、Ｅ、Ｆという出力になり、判断部20に入力され
る。この内の遅延度が３ビットである出力Ｃが目的のデ
ータ信号S3として双極変換器50に入力される。

判断部20は、例えばＤフリップフロップU11及びU14の各
出力側に接続された「論理反転器」である二つの反転器
U21、U22と、この各反転器の出力側に接続された「論理
積演算器」である二つのANDゲートU23、U24とで構成さ
れている。そして、各ANDゲートは加減算電圧発生器30
用の加減算命令出力信号S5−１、S5−２を各々発生させ
る。

尚、本図面においては２個の加減算電圧を発生する場合
の例が示されているが、これは説明の便宜のためである
ことに留意しなければならない。

論理回路の機能は、目的のデータが近接のデータシンボ
ル構成によりどの程度ジッタ歪みを受けるかを予測する
ことにあり、その構成は下記の通りである。

先ず、上記遅延部10から入力されるＡ〜Ｆの６個のデー
タ論理シンボルによって構成され得る64種のデータ構成
形態の各々に応じて補正値（Vx）を前記の３式によって
求めると、第６図の表１の如くである。

第６図の表１で実際の補正値（Vx）は種々であるが、回
路の簡便化のために1.4、0.6、−1.4、−0.6として規格
化した補正値（Vy）をもって補正用電圧としている。も
っとも、この場合には、ジッタや振幅のオーバーシュー
ト／アンダーシュートの完全な除去はなされず、ただ極
小化し得るだけである。これを完全に補償しようとすれ
ば、ディジタル−アナログ変換器等を使用することにな
る。

第４図のANDゲートU23、U24の出力信号であるS5−１を
加算命令信号、またS5−２を減算命令信号とすると、以
下の如くである。

規格化した補正値（Vy）が1.4である場合は、出力波形
が歪みを受けて内側に偏る場合であり、目的のデータ矩
形波の後半の半周期が平均レベルより1.4倍大きく等化
させられる。

補正値（Vy）が0.6である場合は、出力波形が歪みを受
けて外側に偏る場合であり、目的のデータ矩形波の後半
の半周期が平均レベルより0.6倍に等化させられる。

補正値（Vy）が−1.4である場合は、出力波形が歪みを
受けてオーバーシュート振幅を見せる場合であり、目的
データ矩形波の後半の半周期が平均レベルより0.6倍に
等化させられる。

補正値（Vy）が−0.6である場合は、出力波形が歪みを
受けてアンダーシュート振幅を見せる場合であり、目的
のデータ矩形波の後半の半周期が平均レベルより1.4倍
大きく等化させられる。

加減算電圧発生器30は、ANDゲートU23、U24に各々対応
する二つのアナログスイッチSW31、SW32と、電源電圧＋
Vcc、−Vcc及び接地電位の間に接続された二つの抵抗R3
1、R32と、抵抗31、32及びアナログスイッチSW31、SW32
の間に接続された二つの可変抵抗VR31、VR32と、アナロ
グスイッチSW31、SW32に接続される２極スイッチSW35と
で構成されている。

加算電圧は、抵抗R31及び可変抵抗VR31の組合せによっ
て平均レベルの0.4倍の電圧としてスイッチSW31に供給
され、そしてスイッチSW31が加算命令信号S5−１の論理
ハイ状態で“ON"となることにより、２極スイッチSW35
へ出力される。

他方、減算電圧は、抵抗R32及び可変抵抗VR32の組合せ
によって平均レベルの0.4倍の電圧としてスイッチSW32
に供給され、そしてスイッチSW32が加算命令信号S5−１
の論理ハイ状態で“ON"となることにより、２極スイッ
チSW35へ出力される。

この時、加減算命令信号S5−１とS5−２とが全て論理ロ
ウである場合には、スイッチSW31及び32は何れも“OFF"
となり、加減算電圧は出力されない。即ち、電位が０に
なる。

２極スイッチSW35は時間調節信号S7によって制御を受け
るが、この時間調節信号S7が論理ロウである場合には接
地電位に連結し、論理ハイである場合にはアナログスイ
ッチを通じて加減算出力電圧に連結し、出力S6提供す
る。時間調節信号S7は、基本クロック信号S0を反転器U6
0で反転して使用する。

一方、上記の３ビット遅延された目的のデータ信号S3は
単極性であるので、比較器U51と分圧抵抗R51、R52で構
成される双極性変換器50において双極性に変えられる。
双極性変換器50の比較器U51は、単極性信号S3を抵抗R5
1、R52の分圧による所定の基準電圧と比較し、目的デー
タ信号S3の論理状態に応じて基準電圧が０レベルである
双極性データ信号S4に出力する。

双極性データ信号S4は、合成器40の一側に入力される
が、この合成器40内の演算増幅器U41で加減算電圧発生
器30から合成器40に入力される加減算電圧S6と合わされ
て濾波器70に出力される。言い換えれば、演算増幅器U4
1の出力は、バッファーU42に印加されて演算増幅器U41
の反転モード作動によって極性が反転される。そして、
合成器40の出力は濾波器70に印加される。合成器40は通
常OP−AMPU41、U42と、バイアス用の抵抗R41、R42、R43
とで構成され得る。

したがって、もし、加減算電圧S6が0.4倍の増加分の電
圧であると、合成信号S8は平均レベルの1.4倍になり、
加減算電圧S6が0.4倍の減少分の電圧であると合成信号S
8は平均レベルの0.6倍に変形されて出力され、加減算電
圧S6が０電位である場合には平均レベルが出力されるよ
うになる。

このような動作について第５図の波形を例に挙げて説明
すると、４番目のクロックにおけるランダムディジタル
データ信号S1は、論理１（論理ハイ）である。そして、
この論理ハイの信号が３ビット遅延させられているの
で、目的のデータ信号S3は７番目のクロックにおいてオ
リジナルのディジタルデータ信号S1と一致する状態で出
力する。これは双極変換器50で双極性データ信号S4に変
換される。

４番目のビットとそれぞれに続く３ビットは、遅延部10
で遅延されてABCDEF順に“011010"になる。そして、Ｃ
番目が目的のデータ信号S3である。前述の第６図の表１
で見ると、このようなデータ構成の補正値Vxは1.4であ
り、したがって加算命令信号S5−１が論理１になる。し
かし、クロックのはじめの半周期の間は２極スイッチSW
35が“OFF"であり、加減算電圧発生器30の加減算出力電
圧S6か０電圧であるので、合成信号S8は平均レベルで出
力する。他方、残りの半周期では２極スイッチSW35が
“ON"となり0.4倍の加算電圧が合成器40に供給される。
そして、合成器40においては双極性データ信号S4と0.4
倍の加算電圧を混合させ、定常電圧より1.4倍大きい振
幅の等化合成信号８を出力する。

他の例としては、６番目のクロックにおけるランダムデ
ィジタルデータ信号S1は論理ハイである。そして、この
信号が３ビット遅延されることにより、目的のデータ信
号S3が９番目のクロックにおいてディジタルデータ信号
S1と一致する状態で出力する。これは双極変換器50で双
極性データ信号S4に変換される。

６番目のビットとこれに先行２ビット及び後行する３ビ
ットは、遅延部10で遅延されてABCDEF順に“101001"に
なる。そして、Ｃ番目が目的のデータ信号S3である。第
６図の表１で見ると、このようにデータ構成の補正値
（Vx）は0.6であり、したがって減算命令信号S5−２が
論理ハイになる。しかし、クロックのはじめの半周期の
間は２極スイッチSW35が“OFF"であり、加減算電圧発生
器30の加減算出力電圧S6が０電圧がであるので、合成信
号S8は平均レベルで出力する。他方、残りの半周期では
２極スイッチSW35が“ON"となり0.4倍の減算電圧が合成
器40に供給される。そして、合成器40においては双極性
データ信号S4と0.4倍の減算電圧を混合させて定常電圧
より0.6倍に振幅が等化された合成信号S8を出力する。

〔発明の効果〕

以上のように本発明による等化器及び等化方法は、ディ
ジタル偏復調時に帯域幅の制限用として使用される濾波
器で発生する零点通過時のジッタを極小化させることに
より正確な時間位相情報を抽出し得るもので、簡単な回
路構成で秀れた性能を達成し得るという効果がある。

また、本発明による等化器及び等化方法は、入力される
データのビットレートが変化してもデータに同期された
基本クロックによって動作が決定されるので、その構成
を変更せずにそのまま使用できるという効果がある。

また、本発明による等化器及び等化方法は、ディジタル
的な方法でジッタ等化を行うため全てディジタル素子を
もって具現し得るので、温度及び周辺環境の影響に対し
安定である。

さらに、本発明による等化器及び等化方法は、既存の濾
波器の前に追加設置して動作させることができるので、
各種形態の濾波器に既存の回路の変更なしに使用可能な
であるという効果がある。

【図面の簡単な説明】

第１図は本発明による等化器のブロック図、第２図Ａ〜Ｅは、各々、データシンボルの構成形態によ
りジッタ及び振幅のオーバーシュート／アンダーシュー
トが発生する状態の説明のためにデータ形態の一例を挙
げて各部の波形を示した図、第３図Ａ〜Ｅは、各々、多様な波形の入力パルス対出力
応答特性を図示する波形図で、Ａはナイキスト濾波器の
インパルス特性を、Ｂは加算用パルスd1（ｔ）を、Ｃは
減算用パルスd2（ｔ）を、Ｄは加算されて変形されたパ
ルスS1（ｔ）を、Ｅは減算されて変形されたパルスS2
（ｔ）を各々示した図、第４図は本発明による等化器の一実施例を示した回路
図、第５図は第４図における各部の動作波形図、第６図は第４図における各データ構成による補正値Vxの
表を示す図、第７図Ａは濾波器に入力される周期Tsのパルス入力波形
図、第７図Ｂは第１図Ａのパルス入力に対する濾波器の出力
応答波形図、第７図Ｃは基本クロック信号図、第７図Ｄは基本クロック信号に同期されたランダムNRZ
データである濾波器の入力信号図、第７図Ｅは濾波器の出力信号図、第８図Ａは濾波器出力信号についてのオシロスコープ上
の理想的な波形図、そして第８図Ｂはジッタが発生した濾波器出力信号についての
オシロスコープ上の波形図である。 1:濾波器 10:遅延部 20:判断部 30:加減算電圧発生器 40:合成部 50:双極変換器 60:反転器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭54−32049（ＪＰ，Ａ) 特開昭54−153524（ＪＰ，Ａ) 特開昭57−152719（ＪＰ，Ａ) 特開昭56−66926（ＪＰ，Ａ) 特開昭57−28434（ＪＰ，Ａ) 特開平１−101030（ＪＰ，Ａ) 特開平１−149618（ＪＰ，Ａ) 米国特許5058130（ＵＳ，Ａ)

Claims

【特許請求の範囲】

【請求項１】ディジタル信号伝送用濾波器のジッタ及び
振幅におけるオーバーシュート及びアンダーシュートを
等化する等化器であって、多数個の遅延素子を具備し、ランダムNRZの入力データ
を基本クロック信号に同期させて所定ビット遅延させた
遅延入力データを出力すると共に、多数個の遅延素子に
各々対応する多数ビットのデータ列を提供する遅延手
段、入力データの論理シンボルの構成形態に対応して遅延入
力データが隣接したデータから受け得る歪みの程度を予
測するための情報である指示データを多数ビットのデー
タ列から生成する論理手段、論理手段で生成された指示データにより指定される加算
電圧または減算電圧を時間調節信号の制御により出力す
る加減算電圧発生手段、遅延手段から出力される遅延入力データを単極性から双
極性に変換する双極変換手段、及び双極変換手段から出力される双極性の遅延入力データ
と、加減算電圧発生手段からの加算電圧または減算電圧
とを合成することにより、双極性の遅延入力データが濾
波器を通過する時に隣接するパルス出力波形の尾部分の
影響を受けて発生し得る歪みの量を予め補償する合成手
段と、から構成されることを特徴とする等化器。
【請求項２】基本クロック信号の入力端と加減算電圧発
生手段との間に時間調節信号発生手段を具備させた請求
項１記載の等化器。
【請求項３】時間調節信号発生手段は、基本クロック信
号を入力とし、その出力を加減算電圧発生手段に提供す
る少なくとも一つの論理反転器で構成されている請求項
２記載の等化器。
【請求項４】遅延手段は、多数個の遅延素子がカソード
接続されてランダムNRZの入力データを基本クロック信
号に同期させて所定ビット遅延させるものである請求項
１記載の等化器。
【請求項５】遅延素子は、各々少なくとも一つのＤ−フ
リップフロップで構成されている請求項４記載の等化
器。
【請求項６】論理手段は、遅延手段の各遅延素子の出力
端に接続する論理反転器と論理積演算器との組合せによ
り、入力データの論理のシンボル構成形態に相応する指
示データを提供するものである請求項４記載の等化器。
【請求項７】指示データは、加算電圧または減算電圧を
指示するために、少なくとも二つの状態の論理信号とさ
れる請求項６記載の等化器。
【請求項８】加減算電圧発生手段は、論理手段から提供
される指示データの論理状態に対応して動作する少なく
とも二つのスイッチを具備しており、このスイッチのON
/OFF状態により所定の加算電圧または減算電圧を供給す
るものである請求項６記載の等化器。
【請求項９】加減算電圧発生手段は、時間調節信号の論
理状態に対応して動作する２極スイッチを二つのスイッ
チと合成手段との間に具備するものである請求項８記載
の等化器。
【請求項１０】二つのスイッチがアナログスイッチであ
る請求項８記載の等化器。
【請求項１１】双極変換手段は、所定の基準電圧と遅延
入力データとを比較する少なくとも一つの比較器を備え
てなる請求項８記載の等化器。
【請求項１２】合成手段は、双極変換手段の出力と加減
算電圧発生手段の出力を合算する少なくとも一つの演算
増幅器と、複数のバイアス抵抗とから構成される請求項
11記載の等化器。
【請求項１３】ディジタル信号伝送用濾波器のジッタ及
び振幅におけるオーバーシュート及びアンダーシュート
を等化するで等化方法であって、目的データ信号が濾波器を通過する際に前後のデータの
論理状態に応じて前後のデータの出力パルス波形の尾成
分により受ける歪みの程度を予め予測する過程と、予測された結果により、尾成分の和がネガテイブ方向に
大きくなって目的データ信号の濾波器出力波形が定常的
な出力より低い値の方に歪まされると判断される時、目
的データ信号を、濾波器通過以前に、予測される尾成分
の和に対応させて矩形波出力を平均レベルより大きくさ
せて等化を行う過程と、予測された結果により、尾成分の和がポジティブ方向に
大きくなって目的データ信号の濾波器出力波形が定常的
な出力より高い値の方が歪まされると判断される時、目
的データ信号を、濾波器通過以前に、予測される尾成分
の和に対応させて矩形波出力を平均レベルより小さくさ
せて等化を行う過程と、からなることを特徴とする等化方法。
【請求項１４】振幅を等化する過程で目的データ信号の
矩形波周期の後半の半周期のみを変形させて等化する請
求項13記載の等化方法。