KR20180003990A - 표시 장치와 그 제작 방법 - Google Patents

표시 장치와 그 제작 방법 Download PDF

Info

Publication number
KR20180003990A
KR20180003990A KR1020170073852A KR20170073852A KR20180003990A KR 20180003990 A KR20180003990 A KR 20180003990A KR 1020170073852 A KR1020170073852 A KR 1020170073852A KR 20170073852 A KR20170073852 A KR 20170073852A KR 20180003990 A KR20180003990 A KR 20180003990A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
counter electrode
layer
electrodes
Prior art date
Application number
KR1020170073852A
Other languages
English (en)
Other versions
KR102074879B1 (ko
Inventor
슈지 하야시
하야또 구라사와
다까유끼 나까니시
미쯔히데 미야모또
히로시 미즈하시
요시또시 기다
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20180003990A publication Critical patent/KR20180003990A/ko
Application granted granted Critical
Publication of KR102074879B1 publication Critical patent/KR102074879B1/ko

Links

Images

Classifications

    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

터치 패널로서의 기능을 적어도 일부 갖는 표시 장치를 제공하는 것을 하나가 과제로 한다.
복수의 화소 전극과, 복수의 화소 전극 상에 위치하고, 스트라이프 형상으로 배치되고, 서로 교호하는 복수의 대향 전극과 복수의 금속막과, 복수의 화소 전극과 복수의 대향 전극 사이에 끼워지는 EL층을 갖고, 복수의 대향 전극은, 서로 전기적으로 독립되어 있는 표시 장치가 제공된다. 복수의 대향 전극의 각각은, 복수의 금속막으로부터 전기적으로 독립되어 있어도 된다. 복수의 금속막은, 전기적으로 부유되어 있어도 된다.

Description

표시 장치와 그 제작 방법 {DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명의 실시 형태 중 하나는, 유기 EL 표시 장치 등의 표시 장치와 그 제작 방법에 관한 것이다. 예를 들어, 터치 패널이 탑재된 표시 장치 및 그 제작 방법에 관한 것이다.
유저가 표시 장치에 대하여 정보를 입력하기 위한 인터페이스로서, 터치 패널이 알려져 있다. 터치 패널을 표시 장치의 화면 상에 설치함으로써, 화면 상에 표시되는 입력 버튼이나 아이콘 등을 유저가 조작할 수 있어, 표시 장치에 용이하게 정보를 입력할 수 있다. 예를 들어 일본 특허 공개 제2015-18331호 공보나 일본 특허 공개 제2015-50245호 공보에서는, 유기 EL(Electroluminescence) 표시 장치 상에 터치 패널이 탑재된 전자 기기가 개시되어 있다.
본 발명의 과제는, 터치 패널로서의 기능을 적어도 일부 갖는 표시 장치를 제공하는 것이다.
본 발명의 실시 형태 중 하나는, 복수의 화소 전극과, 복수의 화소 전극 상에 위치하고, 스트라이프 형상으로 배치되는 복수의 대향 전극과, 복수의 화소 전극과 복수의 대향 전극 사이에 끼워지는 EL층을 갖고, 복수의 대향 전극은, 서로 전기적으로 독립되어 있는 표시 장치이다.
본 발명의 실시 형태 중 하나는, 표시 영역 내에 위치하고, 서로 인접하고, 또한 화소 전극, 화소 전극 상의 EL층, EL층 상의 대향 전극을 각각 갖는 제1 화소와 제2 화소, 제1 화소와 제2 화소의 화소 전극의 단부를 덮고, 제1 화소와 제2 화소에 있어서 화소 전극과 EL층 사이에 끼워지는 제1 절연막, 및 제1 절연막 상에 위치하고, 제1 절연막과 접하고, 제1 화소와 제2 화소의 대향 전극 사이에 위치하는 구조체를 갖고, 제1 화소와 제2 화소의 대향 전극은, 서로 전기적으로 분리되는 표시 장치이다.
본 발명의 실시 형태 중 하나는, 표시 영역 내에 위치하고, 서로 인접하고, 또한 화소 전극, 화소 전극 상의 EL층, EL층 상의 대향 전극을 각각 갖는 제1 화소와 제2 화소, 및 제1 화소와 제2 화소의 화소 전극의 단부를 덮고, 제1 화소와 제2 화소에 있어서 화소 전극과 EL층 사이에 끼워지는 제1 절연막을 갖고, 제1 절연막은, 제1 화소와 제2 화소의 대향 전극 사이에 끼워지는 홈을 갖고, 제1 화소와 제2 화소의 대향 전극은, 서로 전기적으로 분리되는 표시 장치이다.
본 발명의 실시 형태 중 하나는, 표시 장치의 제작 방법이다. 이 제작 방법은, 서로 인접하는 제1 화소 전극과 제2 화소 전극을 형성하고, 제1 화소 전극과 제2 화소 전극의 단부를 덮도록 제1 절연막을 형성하고, 적어도 유기 절연체와 무기 절연체 중 한쪽을 함유하는 구조체를 제1 절연막 상에 형성하고, 제1 화소 전극, 제2 화소 전극, 제1 절연막 및 구조체 상에 EL층을 형성하고, 도전막을 EL층 상에 형성함으로써, 구조체를 사이에 두도록, 제1 화소 전극 상의 대향 전극과 제2 화소 전극 상의 대향 전극을 형성하는 것을 포함한다.
본 발명의 실시 형태 중 하나는, 표시 장치의 제작 방법이다. 이 제작 방법은, 서로 인접하는 제1 화소 전극과 제2 화소 전극을 형성하고, 제1 화소 전극과 제2 화소 전극의 단부를 덮도록 제1 절연막을 형성하고, 제1 절연막에 홈을 형성하고, 제1 화소 전극, 제2 화소 전극, 제1 절연막 및 홈 상에 EL층을 형성하고, 도전막을 EL층 상에 형성함으로써, 홈을 사이에 두도록, 제1 화소 전극 상의 제1 대향 전극과 제2 화소 전극 상의 제2 대향 전극을 형성하는 것을 포함한다.
도 1은 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 상면도.
도 2는 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 상면도.
도 3a, 도 3b는 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 상면도와 사시도.
도 4는 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 단면도.
도 5a, 도 5b는 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 단면도.
도 6은 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 상면도.
도 7은 본 발명의 실시 형태 중 하나인 표시 장치의 모식적 단면도.
도 8a 내지 도 8c는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 9a, 도 9b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 10a, 도 10b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 11a, 도 11b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 12a, 도 12b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 13a, 도 13b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 14는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 15a 내지 도 15e는 본 발명의 실시 형태 중 하나인 표시 장치의 단면 모식도.
도 16a, 도 16b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 17은 본 발명의 실시 형태 중 하나인 표시 장치의 단면 모식도.
도 18a 내지 도 18c는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 19a, 도 19b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 20은 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 21은 본 발명의 실시 형태 중 하나인 표시 장치의 단면 모식도.
도 22a 내지 도 22c는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 23은 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 모식도.
도 24a, 도 24b는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
도 25는 본 발명의 실시 형태 중 하나인 표시 장치의 단면 모식도.
도 26a 내지 도 26c는 본 발명의 실시 형태 중 하나인 표시 장치의 제작 방법을 도시하는 단면 모식도.
이하, 본 발명의 각 실시 형태에 대해서, 도면 등을 참조하면서 설명한다. 단, 본 발명은, 그 요지를 일탈하지 않는 범위에서 다양한 형태로 실시할 수 있고, 이하에 예시하는 실시 형태의 기재 내용에 한정하여 해석되는 것은 아니다.
도면은, 설명을 보다 명확하게 하기 위해, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 본 명세서와 각 도면에 있어서, 이미 나온 도면에 관하여 설명한 것과 마찬가지의 기능을 구비한 요소에는, 동일한 부호를 부여하고, 중복되는 설명을 생략하는 경우가 있다.
본 발명에 있어서, 어느 하나의 막을 가공하여 복수의 막을 형성한 경우, 이들 복수의 막은 서로 다른 기능, 역할을 갖는 경우가 있다. 그러나, 이들 복수의 막은 동일한 공정에서 동일층으로서 형성된 막에서 유래되고, 동일한 층 구조, 동일한 재료를 갖는다. 따라서, 이들 복수의 막은 동일층에 존재하고 있는 것이라고 정의한다.
본 명세서 및 청구범위에 있어서, 어느 구조체 위에 다른 구조체를 배치하는 양태를 표현하는 데 있어서, 단순히 「상에」라고 표기하는 경우, 특별히 언급이 없는 한은, 어느 구조체에 접하도록, 바로 위에 다른 구조체를 배치하는 경우와, 어느 구조체의 상방에, 또 다른 구조체를 통해 다른 구조체를 배치하는 경우의 양쪽을 포함하는 것으로 한다.
(제1 실시 형태)
본 실시 형태에서는, 본 발명의 실시 형태의 표시 장치(100)의 구조에 관하여, 도 1 내지 도 7을 사용하여 설명한다.
본 실시 형태에 관한 표시 장치(100)를 모식적으로 도시한 상면도를 도 1에 도시한다. 표시 장치(100)는, 행방향과 열방향으로 배치되는 복수의 화소(104)를 구비한 표시 영역(106), 구동 회로(108)를 기판(102)의 한쪽 면(상면)에 갖고 있다. 표시 영역(106), 구동 회로(108)는 기판(102)과 대향 기판(112) 사이에 설치된다. 표시 영역(106)이나 구동 회로(108)로부터는 다양한 배선(도시하지 않음)이 기판(102)의 측면을 향해 신장되어 있고, 배선은 기판(102)의 단부에서 노출되고, 노출부는 단자(110)를 형성한다. 단자(110)는, 연성 인쇄 회로(FPC) 등의 커넥터(도시하지 않음)와 접속된다. 외부 회로로부터 공급된 영상 신호가 구동 회로(108)를 통해 화소(104)에 부여되고, 화소(104)의 표시 소자가 제어되고, 영상이 표시 영역(106) 상에 표시된다. 도 1에서는, 구동 회로(108)는 표시 영역(106)을 사이에 두도록 2개 설치되어 있지만, 구동 회로(108)는 1개여도 된다. 또한, 구동 회로(108)는 반드시 기판(102) 상에 형성할 필요는 없고, 서로 다른 기판 상에 설치된 구동 회로를 기판(102) 상, 또는 커넥터 상에 형성해도 된다.
복수의 화소(104)에는 서로 다른 색을 부여하는 발광 소자나 액정 소자 등의 표시 소자를 설치할 수 있고, 이에 의해, 풀 컬러 표시를 행할 수 있다. 예를 들어 적색, 녹색, 혹은 청색을 부여하는 표시 소자를 3개의 화소(104)에 각각 설치할 수 있다. 혹은, 모든 화소(104)에서 백색을 부여하는 표시 소자를 사용하고, 컬러 필터를 사용하여 화소(104)마다 적색, 녹색, 또는 청색을 취출하여 풀 컬러 표시를 행해도 된다. 화소(104)의 배열에도 제한은 없으며, 스트라이프 배열, 델타 배열, 펜타일 배열 등을 채용할 수 있다.
후술하는 바와 같이, 각 화소(104)에는 화소 전극, 화소 전극 상의 EL층이 설치된다. EL층 상에는, 도 1에 도시한 바와 같이, 스트라이프 형상으로 배치된 대향 전극(120)이 설치되고, 화소 전극, EL층에 의해 발광 소자가 형성된다.
표시 장치(100)는 또한, 스트라이프 형상으로 배치된 복수의 제1 도전막(122)을 구비하고 있어도 된다. 이 경우, 대향 전극(120)과 제1 도전막(122)은 교대로 배치된다. 예를 들어 도 1에 도시한 바와 같이, 하나의 제1 도전막(122)은 인접하는 2개의 대향 전극(120)에 의해 끼워진다. 마찬가지로, 하나의 대향 전극(120)은 양단부의 대향 전극(120)을 제외하고, 인접하는 2개의 제1 도전막(122)에 의해 끼워진다. 이들 대향 전극(120)과 제1 도전막(122)은, 표시 영역(106)의 하나의 변에 대하여 평행한 방향으로 신장되도록 배치할 수 있다. 예를 들어 도 1에서는, 대향 전극(120)과 제1 도전막(122)은, 표시 영역(106)의 긴 변 방향과 평행한 방향으로 신장되어 있다. 혹은 도 2에 도시한 바와 같이, 대향 전극(120)과 제1 도전막(122)을 표시 영역(106)의 짧은 변 방향과 평행한 방향으로 신장되도록 배치해도 된다.
복수의 화소(104)는, 각각 대향 전극(120) 중 어느 하나로 덮인다. 바꾸어 말하면, 하나의 대향 전극(120)은 복수의 화소(104) 중 복수를 덮도록 설치할 수 있다. 예를 들어 대향 전극(120)이 표시 영역(106)의 긴 변과 평행한 제1 방향으로 신장되는 경우(도 1), 제1 방향으로 배열되는 복수의 화소(104)뿐만 아니라, 제1 방향에 수직인 방향으로 배열되는 복수의 화소(104)를 덮도록 설치할 수 있다. 도 1에서는, 좌측으로부터 두 번째의 대향 전극(120)은, 제1 방향을 따라 3열로 배열되는 복수의 화소(104)를 덮고 있다. 이에 대해, 제1 도전막(122)은 복수의 화소(104) 중 어느 것과도 겹치지 않도록 설치할 수 있다. 또한 도 1에 도시한 바와 같이, 양단부의 대향 전극(120)은, 구동 회로(108)의 일부, 혹은 전부와 겹치도록 배치해도 되고, 도 2에 도시한 바와 같이, 모든 복수의 대향 전극(120)이 구동 회로(108)의 일부, 혹은 전부와 겹치도록 배치해도 된다.
인접하는 2개의 대향 전극(120)은, 하나의 제1 도전막(122)을 통해 분리되어 있고, 따라서, 복수의 대향 전극(120)을 서로 전기적으로 독립되도록 구성할 수 있다. 이 경우, 대향 전극(120)에는 동시에 동일한 전위를 인가할 수도 있고, 상이한 전위를 인가할 수도 있다.
마찬가지로, 인접하는 2개의 제1 도전막(122)은, 하나의 대향 전극(120)을 통해 분리되어 있고, 따라서, 제1 도전막(122)을 서로 전기적으로 독립되도록 구성할 수 있다. 이 경우, 제1 도전막(122)은 전기적으로 부유하고 있어도 되고, 혹은 각 제1 도전막(122)에 동시에 상이한 전위를 인가할 수 있도록 구성해도 된다.
또한, 대향 전극(120)과 제1 도전막(122)은 물리적으로 분리되어 전기적으로 독립되어 있어도 된다.
도 3a에, 도 1에 도시한 표시 장치(100)의 확대도를, 도 3b에 도 3a에 도시한 구조의 사시도를 도시한다. 도 3a에서는, 대향 전극(120)과 제1 도전막(122)의 일부가, 도 3b에서는 대향 전극(120)과 제1 도전막(122)의 전부가 생략되어 있다. 또한, 도 4에, 도 3a의 파선 A-A'를 따른 단면도를 도시한다.
도 1, 도 2는, 명료화를 위해, 인접하는 대향 전극(120)과 제1 도전막(122) 사이에, 각각 표시 영역(106)의 짧은 변, 혹은 긴 변 방향으로 스페이스를 갖도록 그려져 있지만, 도 3a 및 도 4에 도시한 바와 같이, 대향 전극(120)과 제1 도전막(122)의 측면은, 서로 동일 평면 내에 존재하도록 표시 장치(100)를 형성해도 된다. 이 경우, 기판(102)의 법선 방향으로부터 당해 기판(102)을 본 평면시의 상태에서, 인접하는 대향 전극(120)과 제1 도전막(122) 사이에 스페이스가 존재하지 않는다. 혹은, 평면에서 보아 서로 겹치도록 대향 전극(120)과 제1 도전막(122)을 설치해도 된다. 바꾸어 말하면 인접하는 대향 전극(120)과 제1 도전막(122)의 측면은 동일 평면 내, 혹은 실질적으로 동일 평면 내에 존재한다.
도 3a, 도 3b에 도시하는 바와 같이, 대향 전극(120), 제1 도전막(122)의 아래에는 격벽(126)이 설치된다. 화소(104)에 대응하는 위치에 화소 전극(124)이 설치되고, 화소 전극(124)은 격벽(126)에 설치되는 개구부(128)에 있어서 격벽(126)으로부터 노출된다. 또한, 제1 도전막(122)의 아래에는, 구조체(130)가 설치된다. 구조체(130)는 격벽(126)과 접하고 있고, 격벽(126)과 제1 도전막(122) 사이에 설치된다. 구조체(130)는 표시 영역(106)의 짧은 변 방향, 혹은 긴 변 방향과 평행한 방향으로 신장되도록 설치된다. 구조체(130)는, 격벽(126)이 설치되는 영역에 머무르도록 설치된다. 바꾸어 말하면, 구조체(130)는 격벽(126)의 개구부(128)와는 겹치지 않는 위치에 설치된다. 따라서, 제1 도전막(122)의 각각은, 복수의 대향 전극(120) 중 어느 것보다도 폭이 작다. 후술하는 바와 같이 구조체(130)는 절연물을 포함할 수 있고, 절연물은 유기 절연물이어도 되고, 무기 절연물이어도 된다.
도 1 내지 도 4에 도시한 바와 같이, 인접하는 대향 전극(120)의 사이에는 절연물을 포함하는 구조물(130)이 존재하기 때문에, 이들은 서로 전기적으로 절단된다. 또한, 인접하는 대향 전극(120)은, 그 사이에 위치하는 제1 도전막(122)과는 동일 평면 상에 존재하지 않고, 서로 다른 높이에 위치하고, 공간적으로 이격되어 있다. 따라서, 인접하는 대향 전극(120)과 제1 도전막(122)도 서로 전기적으로 절단된다.
도 4의 단면 모식도로 도시한 바와 같이, 화소(104)에는 트랜지스터(140)와, 이것에 접속되는 발광 소자(160)가 설치된다. 도 4는, 하나의 화소(104)에 하나의 트랜지스터(140)가 설치되는 예를 도시하고 있지만, 하나의 화소(104)에는 복수의 트랜지스터가 설치되어도 되고, 또한 용량 소자 등의 다른 반도체 소자가 설치되어 있어도 된다.
트랜지스터(140)는, 기판(102) 상에 설치되는 언더코트(142) 상에 반도체 막(144), 게이트 절연막(146), 게이트 전극(148), 소스/드레인 전극(150) 등을 가질 수 있다. 게이트 전극(148) 상에는 또한 층간막(152)을 설치할 수 있다. 트랜지스터(140)의 구조에 제약은 없고, 톱 게이트형, 보텀 게이트형, 어느 트랜지스터를 사용해도 된다. 또한, 반도체 막(144)과 소스/드레인 전극(150)의 상하 관계도 임의로 선택할 수 있고, 보텀 콘택트형, 톱 콘택트형, 어느 것을 채용해도 된다.
트랜지스터(140) 상에는, 트랜지스터(140)나 그 밖의 반도체 소자에 기인하는 요철이나 경사를 흡수하여 평탄한 표면을 부여하는 평탄화막(154)이 설치된다. 평탄화막(154) 내에 형성되는 개구부를 통해, 발광 소자(160)의 화소 전극(124)이 소스/드레인 전극(150)의 한쪽과 전기적으로 접속된다.
격벽(126)은, 화소 전극(124)의 단부를 덮는 동시에, 화소 전극(124)과 소스/드레인 전극(150)의 한쪽과의 접속에서 사용되는 개구부를 매립한다. 또한 격벽(126) 상에는, 격벽(126)에 접하는 구조체(130)가 설치된다. 도 3a, 도 3b에 도시한 바와 같이, 구조체(130)는 인접하는 화소(104)에 끼워지는 격벽(126) 전부에 설치할 필요는 없고, 수 개 내지 수십 개의 화소(104)열마다 설치하면 된다. 예를 들어, 인접하는 구조체(130)의 간격은 1㎜ 내지 5㎜, 혹은 2㎜ 내지 4㎜의 범위로부터 선택할 수 있다.
격벽(126)의 개구부(128) 및 격벽(126) 상에 EL층(162)이 설치되고, 그 위에 대향 전극(120)이 설치된다. 또한 본 명세서 및 청구범위에서는, EL층이라 함은, 화소 전극(124)과 대향 전극(120) 사이에 끼워지는 층을 의미한다. 도 4에서는, EL층(162)은 3개의 층(164, 166, 168)을 포함하도록 도시되어 있지만, 후술하는 바와 같이, EL층(162) 중의 층의 수에 제한은 없다.
EL층(162)에 포함되는 모든 층, 혹은 일부는 구조체(130) 상에도 설치되고, 또한 그 위에 제1 도전막(122)이 설치된다. 후술하는 바와 같이, 대향 전극(120)과 제1 도전막(122)은 동시에 형성된다. 따라서, 이들은 동일한 층 내에 존재하고, 동일한 구성, 조성을 가질 수 있다. 대향 전극(120)과 제1 도전막(122)은 동시에 형성함으로써, 구조체(130)가 만들어 내는 단차에 기인하여, 대향 전극(120)과 제1 도전막(122)은 물리적으로 절단된다. 이로 인해, 상술한 바와 같이, 복수의 대향 전극(120)은 서로 전기적으로 독립된다.
구조체(130)의 단면 형상은, 도 4에 도시한 바와 같은 직사각형이어도 되고, 정사각형이어도 된다. 또는 도 5a, 도 5b에 도시한 바와 같이, 사다리꼴의 단면을 가져도 된다. 이 경우, 구조체(130)의 저면과 측면이 이루는 각(테이퍼각) θ는, 도 5a에 도시한 바와 같이 90°보다 커도 되고, 도 5b에 도시한 바와 같이 90°보다 작아도 된다. θ가 90°보다 큰 경우, 대향 전극(120)과 제1 도전막(122)은 서로 겹쳐도 된다. 한편 θ가 90°, 혹은 그것보다도 작은 경우, 대향 전극(120)의 일부는 구조체(130)의 측면과 접해도 된다(도 5b).
표시 장치(100)는 또한, 임의의 구성으로서, 대향 전극(120)과 제1 도전막(122) 상에 절연막을 통해 제2 전극을 가질 수 있다. 구체적인 구조를 도 6, 도 7에 도시한다. 도 7은 도 6에 나타낸 쇄선 B-B'를 따른 단면 모식도이다. 도 6에서는, 대향 기판(112)은 도시되어 있지 않다. 도 6, 도 7에 도시한 바와 같이, 표시 장치(100)는 대향 전극(120)과 제1 도전막(122) 상에 절연막(170), 및 절연막(170) 상에 위치하고, 대향 전극(120)과 제1 도전막(122)이 신장되는 방향과는 수직인 방향으로 스트라이프 형상으로 신장되는 복수의 제2 전극(180)을 가질 수 있다. 또한 임의의 구성으로서, 대향 기판(112)을 제2 전극(180) 상에 설치해도 된다(도 7).
또한, 도 7에서는, 절연막(170)은 제1층(172), 제2층(174), 제3층(176)을 갖도록 그려져 있고, 이 경우, 제1층(172)은 대향 전극(120) 및 제1 도전막(122) 상에 형성된다. 그러나 절연막(170)의 구조에 제약은 없고, 단일 층으로 형성되는 절연막(170)을 사용해도 된다.
절연막(170)은, 발광 소자(160)를 보호하는 기능을 갖는 동시에, 대향 전극(120)과 제2 전극(180)과 함께 용량을 형성할 수 있다. 즉, 스트라이프 형상으로 형성되는 복수의 대향 전극(120), 절연막(170) 및 대향 전극(120)과 교차하는 방향으로 스트라이프 형상으로 형성되는 제2 전극(180)의 적층 구조(184)에 의해 용량이 형성되고, 이 적층 구조(184)는 터치 패널로서 기능할 수 있다. 따라서, 제2 전극(180)에 대하여 직접, 혹은 대향 기판(112)을 통해 제2 전극(180)에 대하여 손가락이나 손바닥이 접하면(이하, 이 동작을 터치라고 기재함), 적층 구조(184)에 의해 형성되는 용량이 변화되고, 이 용량 변화를 감지함으로써 터치의 유무를 감지하여, 터치의 장소를 특정하는 것이 가능해진다. 즉, 대향 전극(120)은 발광 소자(160)의 한쪽의 전극으로서 기능함과 함께, 터치 패널의 한쪽의 전극으로서도 기능한다. 바꾸어 말하면, 대향 전극(120)은 발광 소자(160)와 터치 패널에 공유된다.
또한, 터치 패널의 한쪽의 전극으로서, 대향 전극(120) 대신에 복수의 제1 도전막(122)을 사용해도 된다.
상술한 바와 같이, 본 실시 형태에서 나타내는 표시 장치(100)에서는, 인접하는 2개의 대향 전극(120)과 그 사이에 설치되는 제1 도전막(122)은 서로 공간적으로 이격되어 있고, 전기적으로 절단된다. 즉, 표시 장치(100)는, 서로 전기적으로 독립된 복수의 대향 전극(120)을 발광 소자(160)의 상부 전극으로서 가질 수 있다. 또한 복수의 대향 전극(120) 상에, 이들과 직교하는 스트라이프 형상의 전극(제2 전극(180))을 포함할 수 있다. 즉, 표시 장치(100)는, 소위 인셀형 터치 패널로서 기능하는 것이 가능하다. 따라서, 표시 장치와 터치 패널을 별도로 형성하여 접합할 필요가 없고, 하나의 기판(여기서는 기판(102)) 상에 표시 장치와 터치 패널을 형성할 수 있다. 이로 인해, 본 실시 형태는, 보다 간결한 공정에서 저비용으로 제조 가능한 터치 패널 탑재 표시 장치를 제공할 수 있다.
(제2 실시 형태)
본 실시 형태에서는, 제1 실시 형태에서 나타낸 표시 장치(100)의 제작 방법에 관하여, 도 8a 내지 도 14를 사용하여 설명한다. 도 8a 내지 도 14는, 도 7에 도시한 단면도에 상당한다. 제1 실시 형태와 마찬가지의 구성에 관해서는, 설명을 생략하는 경우가 있다.
[1. 트랜지스터]
먼저, 기판(102) 상에 언더코트(142)를 형성한다(도 8a). 기판(102)은, 트랜지스터(140)나 발광 소자(160), 제2 전극(180) 등, 표시 장치(100)에 포함되는 반도체 소자 등을 지지하는 기능을 갖는다. 따라서 기판(102)에는, 그 위에 형성되는 각종 소자의 프로세스 온도에 대한 내열성과 프로세스에서 사용되는 약품에 대한 화학적 안정성을 갖는 재료를 사용하면 된다. 구체적으로는, 기판(102)은 유리나 석영, 플라스틱, 금속, 세라믹 등을 포함할 수 있다. 표시 장치(100)에 가요성을 부여하는 경우에는, 기판(102)에는 예를 들어 폴리이미드, 폴리아미드, 폴리에스테르, 폴리카보네이트로 예시되는 고분자 재료로부터 선택되는 재료를 사용할 수 있다.
언더코트(142)는 기판(102)으로부터 알칼리 금속 등의 불순물이 트랜지스터(140) 등으로 확산되는 것을 방지하는 기능을 갖는 막이며, 질화규소나 산화규소, 질화산화규소, 산화질화규소 등의 무기 절연체를 포함할 수 있다. 언더코트(142)는 화학 기상 성장법(CVD법)이나 스퍼터링법 등을 적용하여 단층, 혹은 적층 구조를 갖도록 형성할 수 있다. 또한 기판(102) 중의 불순물 농도가 작은 경우, 언더코트(142)는 설치하지 않거나, 혹은 기판(102)의 일부만을 덮도록 형성해도 된다.
다음으로 언더코트(142) 상에 반도체 막(144)을 형성한다. 반도체 막(144)은, 예를 들어 규소 등의 14족 원소를 포함할 수 있다. 혹은 반도체 막(144)은 산화물 반도체를 포함해도 된다. 산화물 반도체로서는, 인듐이나 갈륨 등의 제13족 원소를 포함할 수 있고, 예를 들어 인듐과 갈륨의 혼합 산화물(IGO)을 들 수 있다. 산화물 반도체를 사용하는 경우, 반도체 막(144)은 또한 12족 원소를 포함해도 되고, 일례로서 인듐, 갈륨 및 아연을 포함하는 혼합 산화물(IGZO)을 들 수 있다. 반도체 막(144)의 결정성에 한정은 없고, 단결정, 다결정, 미결정, 혹은 비정질이어도 된다.
반도체 막(144)이 규소를 포함하는 경우, 반도체 막(144)은, 실란 가스 등을 원료로서 사용하고, CVD법에 의해 형성하면 된다. 얻어지는 비정질 실리콘에 대하여 가열 처리, 혹은 레이저 등의 광을 조사함으로써 결정화를 행해도 된다. 반도체 막(144)이 산화물 반도체를 포함하는 경우, 스퍼터링법 등을 이용하여 형성할 수 있다.
다음으로 반도체 막(144)을 덮도록 게이트 절연막(146)을 형성한다. 게이트 절연막(146)은 단층 구조, 적층 구조의 어느 구조를 갖고 있어도 되고, 언더코트(142)와 마찬가지의 방법으로 형성할 수 있다. 혹은, 산화하프늄이나 하프늄 실리케이트 등의 높은 유전율을 갖는 무기 화합물을 사용해도 된다.
계속해서, 게이트 절연막(146) 상에 게이트 전극(148)을 스퍼터링법이나 CVD법을 사용하여 형성한다(도 8b). 게이트 전극(148)은, 티타늄이나 알루미늄, 구리, 몰리브덴, 텅스텐, 탄탈륨 등의 금속이나 그 합금 등을 사용하여, 단층, 혹은 적층 구조를 갖도록 형성할 수 있다. 예를 들어 티타늄이나 텅스텐, 몰리브덴 등의 비교적 높은 융점을 갖는 금속으로 알루미늄이나 구리 등의 도전성이 높은 금속을 끼움 지지하는 구조를 채용할 수 있다.
다음으로 게이트 전극(148) 상에 층간막(152)을 형성한다(도 8b). 층간막(152)은, 단층 구조, 적층 구조의 어느 구조를 갖고 있어도 되고, 언더코트(142)와 마찬가지의 방법으로 형성할 수 있다.
다음으로, 층간막(152)과 게이트 절연막(146)에 대해 에칭을 행하여, 반도체 막(144)에 도달하는 개구부를 형성한다(도 8c). 개구부는, 예를 들어 불소 함유 탄화수소를 포함하는 가스 중에서 플라스마 에칭을 행함으로써 형성할 수 있다. 계속해서 개구부를 덮도록 금속막을 형성하고, 에칭을 행하여 성형함으로써, 소스/드레인 전극(150)을 형성한다(도 8b). 금속막은 게이트 전극(148)과 마찬가지의 구조를 가질 수 있고, 게이트 전극(148)의 형성과 마찬가지의 방법을 사용하여 형성할 수 있다. 이상의 공정에 의해, 트랜지스터(140)가 제작된다.
[2. 구조체]
다음으로 평탄화막(154)을, 소스/드레인 전극(150)을 덮도록 형성한다(도 9a). 상술한 바와 같이, 평탄화막(154)은 트랜지스터(140)나 그 밖의 반도체 소자에 기인하는 요철이나 경사를 흡수하여, 평탄한 면을 부여하는 기능을 갖는다. 평탄화막(154)은 유기 절연체로 형성할 수 있다. 유기 절연체로서 에폭시 수지, 아크릴 수지, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리카보네이트, 폴리실록산 등의 고분자 재료를 들 수 있고, 스핀 코팅법이나 딥 코팅법, 잉크젯법, 인쇄법 등의 습식 성막법 등에 의해 형성할 수 있다. 평탄화막(154)은, 상기 유기 절연체를 포함하는 층과 무기 절연체를 포함하는 층의 적층 구조를 갖고 있어도 된다. 이 경우, 무기 절연체로서는 산화규소나 질화규소, 질화산화규소, 산화질화규소 등의 실리콘을 함유하는 무기 절연체를 들 수 있고, 이들을 포함하는 막은 스퍼터링법이나 CVD법에 의해 형성할 수 있다.
다음으로 평탄화막(154)에 대하여 에칭을 행하고, 소스/드레인 전극(150) 중 한쪽에 도달하는 개구부를 형성한다(도 9a). 그 후 개구부를 덮도록, 평탄화막(154) 상에 발광 소자(160)의 화소 전극(124)을 스퍼터링법 등을 사용하여 형성한다(도 9b). 또한, 본 실시 형태에서는 화소 전극(124)이 소스/드레인 전극(150)과 직접 접하는 구성을 나타내지만, 화소 전극(124)과 소스/드레인 전극(150) 사이에 도전성을 갖는 다른 막을 형성해도 된다.
화소 전극(124)은 투광성을 갖는 도전성 산화물, 혹은 금속 등을 함유할 수 있다. 발광 소자(160)로부터 얻어지는 광을 기판(102)과는 역방향으로 취출하는 경우, 알루미늄이나 은 등의 금속, 혹은 이들의 합금을 화소 전극(124)에 사용할 수 있다. 이 경우, 상기 금속이나 합금 및 투광성을 갖는 도전성 산화물과의 적층 구조, 예를 들어 금속을 도전성 산화물로 끼움 지지한 적층 구조(도전성 산화물/은/도전성 산화물)를 채용해도 된다. 도전성 산화물로서는, 인듐-주석 산화물(ITO)이나 인듐-아연 산화물(IZO)을 사용할 수 있다.
계속해서, 화소 전극(124)의 단부를 덮도록, 격벽(126)을 형성한다(도 9b). 격벽(126)에 의해, 화소 전극(124) 등에 기인하는 단차를 흡수하고, 또한 인접하는 화소(104)의 화소 전극(124)을 서로 전기적으로 절연할 수 있다. 격벽(126)은 절연막이며, 에폭시 수지나 아크릴 수지 등, 평탄화막(154)으로 사용 가능한 재료를 사용하여, 습식 성막법으로 형성할 수 있다. 구체적으로는, 자외선 등의 광에 응답하는 레지스트를 도포하고, 격벽(126)을 형성하는 영역을 포토마스크로 차광하면서 광을 조사(노광)한다. 노광된 부분을 현상에 의해 제거하고, 잔존하는 레지스트를 가열하여 경화하고, 격벽(126)을 형성한다. 현상 및 가열에 의해 격벽(126)의 상면에, 도 9b에 도시한 바와 같은 곡면이 형성된다.
다음으로 구조체(130)를 격벽(126) 상에 형성한다. 구체적으로는, 무기 절연물, 혹은 유기 절연물을 사용하여 구조체(130)를 형성한다.
무기 절연물로서는, 산화규소나 질화규소, 산화질화규소, 질화산화규소 등의 규소를 포함하는 무기 화합물 등을 들 수 있다. 이들을 포함하는 구조체(130)는 CVD법이나 스퍼터링법을 사용하여 형성할 수 있다. CVD법을 사용하는 경우에는, 실란 가스, 혹은 트리알콕시실란이나 테트라알콕시실란 등을 원료 가스로서, 산소나 오존 등을 산소원으로서, 암모니아나 산화질소 등을 질소원으로서 사용하면 된다. 또한, 여기서 예시한 것 이외의 무기 화합물도 사용할 수 있고, 예를 들어 가시광이 투과하지 않거나, 혹은 착색한 무기 화합물을 사용해도 된다.
이러한 방법에 의해 무기 절연물을 포함하는 막(190)을 화소 전극(124)이나 격벽(126) 상에 형성한다. 도 10a에서는 무기 절연물을 포함하는 2개의 막(186, 188)이 적층된 구조가 도시되어 있지만, 단일의 막(186)만을 사용해도 되고, 혹은 3개 이상의 막을 사용하여 막(190)을 형성해도 된다.
이어서 레지스트(192)를 막(190) 상에 형성하고(도 10b), 포토마스크를 사용한 노광, 에천트에 의한 현상, 잔존 부분의 가열을 순차 행하여, 레지스트 마스크(194)를 형성한다(도 11a).
다음으로 에칭을 행하여, 레지스트 마스크(194)으로 덮인 부분만을 남기고, 막(190)을 제거한다(도 11b). 에칭은 건식 에칭이어도 되고, 습식 에칭이어도 된다. 건식 에칭은, CF4나 CHF3 등의 불소 함유 탄화수소를 사용하고, 플라스마 존재하에서 막(190)을 처리함으로써 행할 수 있다. 습식 에칭은, 인산, 불산, 또는 불화암모늄을 포함하는 불산 등의 산성의 에천트, 혹은 테트라메틸암모늄히드록시드(TMAH) 용액 등의 알칼리성 에천트로 막(190)을 처리함으로써 행하면 된다.
그 후, 레지스트 마스크(194)를 제거한다(도 12a). 레지스트 마스크(194)는, 예를 들어 산소 가스를 사용하여, 플라스마 존재하에서 처리(애싱)함으로써 제거할 수 있다.
이상의 공정에 의해, 무기 절연물을 포함하는 구조체(130)를 형성할 수 있다.
한편, 유기 절연물을 갖는 구조체(130)를 형성하는 경우, 먼저, 유기 절연물을 포함하는 막(190)을 화소 전극(124), 격벽(126) 상에 형성한다(도 10a). 무기 절연물을 포함하는 구조체(130)의 제작과 마찬가지로, 막(190)은 단층의 구조여도 되고, 도 10a에 도시된 바와 같은 적층 구조를 가져도 된다. 유기 절연물로서는 감광성의 재료를 사용할 수 있다. 예를 들어 광 조사에 의해 용해성이 저하되는 고분자, 혹은 올리고머를 사용할 수 있고, 이 경우, 고분자나 올리고머로서는, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 폴리이미드 수지 등을 사용할 수 있다. 전형적으로는, 예를 들어 폴리계피산 비닐 등을 기본 골격으로 하는 네거티브형 레지스트를 사용하면 된다. 한편, 광 조사에 의해 용해성이 증대되는 재료로서는 포지티브형 레지스트를 들 수 있고, 예를 들어 치환 폴리스티렌을 기본 골격으로서 갖는 고분자 재료를 들 수 있다.
이 막(190)에 대하여 포토마스크를 사용하는 노광을 행하여, 구조체(130)를 남기도록 현상을 행한다(도 12a). 따라서, 무기 절연물을 포함하는 구조체(130)의 형성과 달리, 레지스트 마스크(194)를 형성하지 않아도 된다.
다음으로, 유기 절연물을 포함하는 구조체(130)를 경화시킨다. 구체적으로는, 구조체(130)를 형성한 후, 건조 처리를 행하여, 구조체(130)나 격벽(126) 등으로부터 수분을 제거한다. 건조 처리는 50℃ 내지 150℃ 정도, 바람직하게는 유기 절연물의 유리 전이 온도를 초과하지 않는 온도 이하에서 행한다. 이 건조 처리는 상압에서 행해도 되고, 감압(예를 들어 10㎩ 정도)하에서 행해도 된다.
계속해서, 건조 후에 구조체(130)에 대하여 광 조사를 행한다. 예를 들어 질소나 아르곤 등의 불활성 분위기 중에서 광을 조사한다. 이때의 분위기는 수분을 포함하지 않는 것이 바람직하고, 예를 들어 노점이 -60℃, 혹은 수분 농도가 1ppm 정도로 되도록 조정한다. 광 조사 시의 온도는 실온으로부터 유기 절연물의 유리 전이 온도의 범위에서 선택할 수 있다. 조사하는 광은 자외광을 들 수 있고, 예를 들어 200㎚ 내지 400㎚의 범위의 파장을 포함할 수 있다. 이에 의해, 구조체(130)의 형상을 유지한 채 유기 절연물의 가교 반응이 진행된다. 그 결과, 구조체(130)가 경화되고, 그 후의 열처리에 의해 크게 변형되는 것을 방지하고, 그 구조를 유지할 수 있다.
이상의 공정을 거침으로써, 무기 절연물, 혹은 유기 절연물을 함유하는 구조체(130)를 형성할 수 있다. 또한, 유기 절연물은 두꺼운 막을 형성할 수 있으므로, 큰 두께를 갖는 구조체(130)의 형성에 유리하다.
[3. 발광 소자]
계속해서 발광 소자(160)를 형성한다. 구체적으로는, 화소 전극(124), 격벽(126), 구조체(130) 상에 EL층(162)을 형성한다(도 12b). 도 12b에서는 EL층(162)은, 제1층(164), 제2층(166), 제3층(168)을 포함하는 3층 구조를 갖고 있지만, EL층(162)의 구조에 제약은 없다. EL층(162)은 단일층으로 형성되어도 되고, 4개 이상의 복수의 층으로 형성되어도 된다. 예를 들어 캐리어 주입층, 캐리어 수송층, 발광층, 캐리어 저지층, 여기자 저지층 등을 적절하게 조합하여 EL층(162)을 형성할 수 있다. EL층(162)은 상술한 습식법, 혹은 증착법 등에 의해 형성할 수 있다.
도 12b에서는, 제1층(164)과 제3층(168)은 인접하는 화소(104)에 의해 공유도록 형성되고, 제2층(166)은 인접하는 화소(104) 사이에서 개별로 형성되는 예를 나타내고 있다. 이러한 구조를 형성하기 위해서는, 먼저, 표시 영역(106) 이외를 덮는 메탈 마스크를 기판(102) 아래에 설치하고, 기판(102) 아래에 설치되는 증착원으로부터 제1층(164)을 형성하는 재료를 증발시키고, 재료의 증기를 화소 전극(124) 표면에서 고화시킴으로써 제1층(164)을 형성한다. 계속해서, 제2층(166)을 형성하는 화소(104) 이외를 선택적으로 덮는 메탈 마스크를 사용하여, 제2층(166)을 형성하는 재료를 증발시키고, 그 증기를 고화시켜 제2층(166)을 형성한다. 마지막으로 제1층(164)과 마찬가지의 방법으로 제3층(168)을 형성한다. 이러한 방법을 사용하는 경우, 구조체(130) 상에는 EL층(162) 중, 제1층(164)과 제3층(168)이 존재하게 된다.
인접하는 화소(104) 사이에서 EL층(162)의 구조가 상이해도 된다. 예를 들어 인접하는 화소(104) 사이에서 발광층이 상이하고, 다른 층이 동일한 구조를 갖도록 EL층(162)을 형성해도 된다. 반대로 모든 화소(104)에 있어서 동일한 EL층(162)을 사용해도 된다. 이 경우, 예를 들어 백색 발광을 부여하는 EL층(162)을 인접하는 화소(104)에 공유되도록 형성하고, 컬러 필터 등을 사용하여 각 화소(104)로부터 취출하는 광의 파장을 선택한다.
계속해서 EL층(162) 상에 금속막을 형성한다(도 12b). 그 결과, 복수의 대향 전극(120)과 복수의 제1 도전막(122)이 동시에 형성된다. 따라서, 복수의 대향 전극(120)과 복수의 제1 도전막(122)은 동일한 층 내에 존재한다. 이때, 구조체(130)가 부여하는 단차에 기인하여, 금속막은, 구조체(130)와 겹치는 부분과 그 이외의 부분으로 분단된다. 구조체(130) 상에 퇴적되는 금속막은 제1 도전층(122)을 부여하고, 그 이외의 영역에 퇴적되는 금속막은 대향 전극(120)을 부여한다. 인접하는 대향 전극(120)은 서로 전기적으로 절단되고, 이들 사이에 위치하는 제1 도전막(122)은 대향 전극(120)과 동일 평면 상에 존재하지 않고, 서로 다른 높이에 위치하고, 대향 전극(120)으로부터 공간적으로 이격된다. 이로 인해, 인접하는 대향 전극(120)과 그 사이의 제1 도전막(122)은 각각 전기적으로 절단된다.
금속막으로서는, 예를 들어 마그네슘이나 은, 알루미늄 등의 금속, 혹은 이들의 합금을 사용할 수 있다. 이들 금속막 상에 ITO나 IZO 등의 도전성 산화물을 적층해도 된다. 금속막은 증착법이나 스퍼터링법 등에 의해 형성할 수 있다.
이상의 공정에 의해, 발광 소자(160)가 형성된다.
[4. 터치 패널]
발광 소자(160) 상에 설치되는 절연막(170)은, 예를 들어 도 14에 도시한 바와 같이 3층 구조를 가질 수 있다. 이러한 구조는 이하와 같이 형성된다. 먼저, 대향 전극(120), 제1 도전막(122) 상에 제1층(172)을 형성한다(도 13a). 제1층(172)은 질화규소나 산화규소, 질화산화규소, 산화질화규소 등의 무기 화합물을 포함할 수 있고, 언더코트(142)와 마찬가지의 방법으로 형성할 수 있다. 계속해서 제2층(174)을 형성한다(도 13b). 제2층(174)은, 아크릴 수지나 폴리실록산, 폴리이미드, 폴리에스테르 등을 포함하는 유기 수지를 포함할 수 있다. 또한, 도 13b에 도시한 바와 같이, 격벽(126)이나 구조체(130)에 기인하는 요철을 흡수하도록, 또한 평탄한 면을 부여하는 두께로 형성해도 된다. 제2층(174)은, 상술한 습식 성막법에 의해 형성할 수도 있지만, 상기 고분자 재료의 원료가 되는 올리고머를 감압하에서 안개상 혹은 가스상으로 하고, 이것을 제1층(172)에 분사하여, 그 후 올리고머를 중합함으로써 형성해도 된다. 그 후, 제3층(176)을 형성한다(도 14). 제3층(176)은, 제1층(172)과 마찬가지의 구조를 갖고, 마찬가지의 방법으로 형성할 수 있다.
이러한 구조를 갖는 절연막(170)은 높은 가스 배리어성을 나타내므로, 물이나 산소 등의 불순물의 발광 소자(160)에의 침입을 방지할 수 있어, 표시 장치(100)에 높은 신뢰성을 부여한다.
이후, 도 7에 도시한 바와 같이 제2 전극(180)을 형성한다. 제2 전극(180)은, 예를 들어 ITO나 IZO 등의 가시광을 투과하는 도전성 산화물을 사용하여, 스퍼터링법 등에 의해 형성할 수 있다. 제2 전극(180)은, 도 6에 도시한 바와 같이, 복수의 대향 전극(120)이나 복수의 제1 도전막(122)이 신장되는 방향에 대하여 수직인 방향으로 신장되도록 형성한다.
이상의 공정을 거침으로써, 서로 전기적으로 독립된 복수의 대향 전극(120)을 발광 소자(160)의 상부 전극으로서 갖는 표시 장치(100)를 제작할 수 있다. 전기적으로 독립된 복수의 상부 전극을 제작하기 위한 종래 방법 중 하나는, 상부 전극이 분단되는 영역 이외에 개구부를 갖는 증착용 메탈 마스크를 사용하여, 증착에 의해 상부 전극을 형성하는 것을 포함한다. 그러나 이 방법에서는, 메탈 마스크는 상당히 넓은 개구부를 갖고, 또한 개구부를 횡단하는 매우 가느다란 차폐 프레임을 설치할 필요가 있다. 이로 인해, 메탈 마스크 자체의 제작이 곤란해질 뿐만 아니라, 그 강도가 대폭 저하된다. 메탈 마스크를 기판 상에 높은 확도로 설치하기 위해서는, 메탈 마스크에 대하여 텐션을 가할 필요가 있고, 큰 개구부를 갖는 경우, 텐션에 의해 메탈 마스크는 용이하게 변형, 혹은 파손된다. 따라서, 메탈 마스크를 사용하여 상부 전극을 복수로 분할하는 데는 큰 곤란이 수반된다.
한편, 포토리소그래피의 기술을 사용함으로써 상부 전극을 임의의 형태로 성형하는 것은 가능하지만, 포토리소그래피에서의 현상이나 에칭에 있어서, EL층은 물리적, 혹은 화학적으로 용이하게 대미지를 받아 버려, 발광 소자로서의 기능이 상실된다. 따라서, 포토리소그래피에 의한 상부 전극의 분단도, 사실상 적용이 어렵다.
이에 대해 본 실시 형태에서 설명한 제작 방법에서는, 격벽(128)에 구조체(130)를 제작함으로써, 용이하게 상부 전극을 분단하여, 전기적으로 독립된 복수의 대향 전극(120)을 부여할 수 있다. 또한, 제1 실시 형태에서 설명한 바와 같이, 복수의 대향 전극(120)은 발광 소자(160)의 상부 전극으로서뿐만 아니라, 터치 패널의 한쪽의 전극으로서도 이용할 수 있으므로, 본 실시 형태에서 설명한 제작 방법에 의해, 인셀형의 터치 패널을 용이하게, 저비용으로 제공할 수 있다.
(제3 실시 형태)
본 실시 형태에서는, 제1, 제2 실시 형태와는 구조가 상이한 표시 장치(200)에 관하여, 도 15a 내지 도 16b를 사용하여 설명한다. 제1, 제2 실시 형태와 마찬가지의 구성에 대해서는 설명을 생략하는 경우가 있다.
표시 장치(200)는, 구조체(130)와 제1 도전막(122) 사이에, 제2 도전막(132)을 갖는 점에서, 표시 장치(100)와 상이하다. 구체적으로는 도 15a에 도시한 바와 같이, 표시 장치(200)는 격벽(126) 상의 구조체(130) 및 구조체(130) 상에 위치하고, 구조체(130)와 접하는 제2 도전막(132)을 갖고 있다.
구조체(130)는, 제1, 제2 실시 형태에서 설명한 구조체(130)와 마찬가지의 구조를 가질 수 있고, 예를 들어 무기 절연물을 포함할 수 있다. 한편, 제2 도전막(132)에는, 예를 들어 알루미늄이나 티타늄, 몰리브덴, 텅스텐, 탄탈륨 등의 금속을 사용할 수 있다. 혹은, 제2 도전막(132)은 게이트 전극(148)이나 소스/드레인 전극(150)에 포함되는 금속을 포함하고 있어도 된다.
제2 도전막(132)을 설치하는 경우, 예를 들어 도 15b에 도시한 바와 같이, 구조체(130)의 상면의 면적은 제2 도전막(132)의 저면의 면적보다 작아도 된다. 이 경우, 구조체(130)의 단면은 사다리꼴로 해도 된다. 혹은, 구조체(130)의 측면이 내측으로 오목하게 들어간 곡면 형상을 갖고 있어도 된다(도 15c). 도 15b나 도 15c에서는, EL층(160)은 구조체(130)의 측면에 접하지 않도록 도시되어 있다. 그러나, 구조체(130)의 형상에도 의존하지만, EL층(162)은, 형성 시에 도전막(132)의 아래로 돌아들어가, 그 결과 도 15d나 도 15e에 도시한 바와 같이, 구조체(130)의 측면과 EL층(162)이 접하는 경우도 있다.
본 실시 형태의 구조체(130)와 그 위의 제2 도전막(132)은, 도 16a, 도 16b에 도시한 방법에 의해 제작할 수 있다. 즉, 제2 실시 형태에서 설명한 바와 같이, 무기 절연물, 또는 유기 절연물을 포함하는 막(190)을 화소 전극(124) 및 격벽(126) 상에 형성한다. 그 후, 막(190) 상에 도전막(202)을 더 형성한다(도 16a). 상세한 설명은 생략하지만, 제2 실시 형태에서 설명한 방법과 마찬가지로, 도전막(202) 상에 레지스트를 형성하고, 레지스트를 노광, 현상하여 레지스트 마스크를 형성하고, 도전막(202)과 막(190)을 부분적으로 제거함으로써, 도 16b에 도시한 구조체(130) 및 제2 도전막(132)을 형성할 수 있다. 그 후, 제2 실시 형태에서 설명한 방법과 마찬가지로 발광 소자(160)를 형성함으로써, 표시 장치(200)를 제작할 수 있다.
발광 소자(160)의 한쪽의 전극으로서 기능하는 대향 전극(120)에서 사용되는 재료의 도전성이 높지 않은 경우, 혹은 대향 전극(120)의 투광성을 확보하기 위해 그 두께를 크게 할 수 없는 경우, 대향 전극(120)은 터치 패널의 한쪽의 전극으로서 사용하기에는 도전성이 불충분한 경우가 있다. 이에 대해, 본 실시 형태에 나타내는 구조를 채용함으로써, 도전성이 큰 제2 도전막(132)을 스트라이프 형상으로 형성할 수 있어, 터치 패널의 한쪽의 전극으로서 효과적으로 기능시킬 수 있다.
(제4 실시 형태)
본 실시 형태에서는, 제1 내지 제3 실시 형태와는 구조가 상이한 표시 장치(300)에 관하여, 도 17 내지 도 20을 사용하여 설명한다. 제1 내지 제3 실시 형태와 마찬가지의 구성에 관해서는 설명을 생략하는 경우가 있다.
표시 장치(300)는, 제2 도전막(132)이 구조체(130)의 내부에 설치되는 점에서, 표시 장치(200)와 상이하다. 구체적으로는 도 17에 도시한 바와 같이, 표시 장치(300)는, 격벽(126) 상에 격벽(126)에 접하도록 설치되는 제2 도전막(132)을 갖고, 제2 도전막(132)은 구조체(130)에 덮인다. 구조체(130)는 무기 절연물을 포함해도 되고, 혹은 유기 절연물을 포함해도 된다.
이러한 구조를 갖는 제2 도전막(132), 구조체(130)는 도 18a 내지 도 19b에 도시한 방법에 의해 제작할 수 있다. 구체적으로는, 화소 전극(124), 격벽(126)을 덮도록 제2 도전막(132)을 형성한다(도 18a). 제2 도전막(132)은 게이트 전극(148)이나 소스/드레인 전극(150)에 포함되는 금속 등을 사용하여 스퍼터링법이나 CVD법을 적용하여 형성할 수 있다. 그 후, 제2 실시 형태에서 설명한 바와 같이, 제2 도전막(132) 상에 레지스트를 도포하고, 포토마스크를 개재하는 레지스트의 노광 및 현상에 의해 레지스트 마스크를 제작하고, 제2 도전막(132)을 에칭하고, 레지스트 마스크를 제거함으로써, 구조체(130)가 형성되는 위치에 제2 도전막(132)을 형성한다(도 18b).
구조체(130)가 무기 절연물을 갖는 경우, 제2 실시 형태에서 설명한 방법과 마찬가지로, 무기 절연물을 포함하는 막(190)을 화소 전극(124), 격벽(126) 및 제2 도전막(132) 상에 형성한다(도 18c). 계속해서 무기 절연물을 포함하는 막(190) 상에 제2 도전막(132)의 전체와 겹치는 레지스트 마스크(194)를 형성하고(도 19a), 막(190)의 레지스트 마스크(194)로 덮여 있지 않은 부분을 에칭에 의해 제거함으로써, 제2 도전막(132) 및 그것을 덮는 구조체(130)가 얻어진다(도 19b).
구조체(130)가 유기 절연물을 갖는 경우에는, 제2 실시 형태에서 설명한 방법과 마찬가지로, 도 18b에 도시한 화소 전극(124), 격벽(126) 및 제2 도전막(132) 상에 레지스트를 도포하고, 포토마스크에 의한 노광, 현상을 행하여, 제2 도전막(132)을 덮는 레지스트(192)를 형성한다(도 20a). 레지스트(192)에 대하여 제2 실시 형태에서 설명한 바와 같이 건조, 가열, 광 조사를 행하여 형상의 안정화를 행함으로써, 제2 도전막(132) 및 그것을 덮는 구조체(130)가 얻어진다.
이후의 프로세스는 제2 실시 형태에서 설명한 프로세스와 마찬가지이다.
제3 실시 형태와 마찬가지로, 본 실시 형태에 나타내는 구조를 채용함으로써, 도전성이 큰 제2 도전막(132)을 스트라이프 형상으로 형성할 수 있어, 터치 패널의 한쪽의 전극으로서 효과적으로 기능시킬 수 있다.
(제5 실시 형태)
본 실시 형태에서는, 제1 내지 제4 실시 형태와는 구조가 상이한 표시 장치(400)에 관하여, 도 21 내지 도 24b를 사용하여 설명한다. 제1 내지 제4 실시 형태와 마찬가지의 구성에 관해서는 설명을 생략하는 경우가 있다.
표시 장치(400)는, 제2 도전막(132)이 구조체(130) 아래에 설치되지만, 구조체(130)로부터 일부 노출되어 대향 전극(120)과 접하는 점, 구조체(130)와 EL층(162) 사이, 및 제2 도전막(132)과 EL층(162) 사이에서 격벽(126)의 일부가 노출되어 있는 점, 및 상기 노출부에서 격벽(126)과 대향 전극(120)이 접하는 점에서, 표시 장치(300)와 상이하다. 구체적으로는 도 21에 도시한 바와 같이, 표시 장치(400)는, 격벽(126) 상에 격벽(126)에 접하도록 설치되는 제2 도전막(132)을 갖고, 제2 도전막(132)의 일부가 구조체(130)에 덮인다. 바꾸어 말하면, 제2 도전막(132)의 일부는 구조체(130)로부터 노출되어 있다. 제4 실시 형태 마찬가지로, 구조체(130)는 무기 절연물을 포함해도 되고, 혹은 유기 절연물을 포함해도 된다.
구조체(130)의 도전막(132)이 형성되는 측벽은 대향 전극(120)으로 덮이지만, 이 측벽에 대향하는 측벽의 적어도 일부는 대향 전극(120)에 덮이지 않고, 노출된다. 이와 동시에, 이 일부가 노출된 측벽의 근방에는, 슬릿(133)이 형성된다. 슬릿(133)에서는 EL층(162)의 최상층인 제3층(168)이 대향 전극(120)으로부터 노출된다. 이로 인해, 슬릿(133)에 의해 인접하는 대향 전극(120)이 서로 전기적으로 독립된다.
이러한 구조를 갖는 제2 도전막(132), 구조체(130)는, 도 22a 내지 도 23에 도시한 방법에 의해 제작할 수 있다. 구체적으로는, 제4 실시 형태에서 설명한 바와 같이, 격벽(126) 상에 제2 도전막(132)을 형성한다(도 22a). 구조체(130)가 무기 절연물을 갖는 경우, 화소 전극(124), 격벽(126), 제2 도전막(132)을 덮도록, 무기 절연물을 포함하는 막(190)을 형성한다. 계속해서 무기 절연물을 포함하는 막(190) 상에, 제2 도전막(132)의 일부와 겹치는 레지스트 마스크(194)를 형성하고(도 22b), 막(190)의 레지스트 마스크(194)에 덮여 있지 않은 부분을 에칭에 의해 제거함으로써, 제2 도전막(132) 및 그것을 부분적으로 덮는 구조체(130)가 얻어진다(도 21c).
도시하지 않지만, 구조체(130)가 유기 절연물을 갖는 경우에는, 제2 실시 형태에서 설명한 방법과 마찬가지로, 도 22a에 도시한 화소 전극(124), 격벽(126) 및 제2 도전막(132) 상에 레지스트를 도포하고, 레지스트를 포토마스크에 의해 노광하고, 현상하고, 제2 도전막(132)을 부분적으로 덮는 레지스트를 형성하면 된다. 이때, 레지스트에 대하여 제2 실시 형태에서 설명한 바와 같이 건조, 가열, 광 조사를 행하여 형상의 안정화를 행함으로써, 제2 도전막(132) 및 그것을 덮는 구조체(130)가 얻어진다.
이와 같이 하여 얻어지는 기판(102)에 대하여 경사 증착을 행한다. 경사 증착에서는, 도 23에 도시한 바와 같이, 화소 전극(124)이나 구조체(130)가 형성된 면이 아래를 향하도록 기판(102)을 증착 챔버 내에 설치하고, 또한 수평면으로부터 기판(102)을 기울인다. 그리고 증착하는 재료가 포함되는 도가니나 보트 등의 증착원(210)을 기판(102) 아래에 설치하고, 거기서 재료를 증발시켜 성막을 행한다. 이때, 증착원(210)과 기판(102) 표면의 간격을 일정하게 하기 위해, 증착원(210), 기판(102) 중 어느 하나, 혹은 양쪽을, 서로 상대적으로, 기판(102)의 표면과 평행한 방향으로(화살표로 나타낸 방향을 따라) 움직여도 된다.
먼저, EL층(162)을 경사 증착에 의해 형성함으로써, 도 24a에 도시한 바와 같이, EL층(162)을 형성하는 재료의 증기를 경사 방향으로부터 기판(102)에 근접시킨다. 이에 의해, 구조체(130)의 그림자가 되는 영역, 즉, 제2 도전막(132)이 노출되는 측의 구조체(130)의 측면, 제2 도전막(132)이 노출된 표면 및 제2 도전막(132)에 대하여 구조체(130)와는 반대측의 격벽(126)의 일부에 있어서, EL층(162)의 형성을 방지할 수 있다.
다음으로 대향 전극(120)을 경사 증착에 의해 형성한다. 이때, 기판(102)의 각도를 바꾸어, 도 24b에 도시한 바와 같이, EL층(162)에 포함되는 재료의 증기와 대향하는 방향에서 대향 전극(120)에 포함되는 재료의 증기를 기판(102)에 근접시킨다. 이에 의해, 제2 도전막(132)이 노출되는 측과 반대측의 구조체(130)의 측면에 형성된 EL층(162) 및 그 부근에는 대향 전극(120)은 형성되지 않는다. 그러나, EL층(162)이 형성되지 않는 영역, 즉, 제2 도전막(132)이 노출되는 측의 구조체(130)의 측면, 제2 도전막(132)이 노출된 표면, 및 제2 도전막(132)에 대하여 구조체(130)와는 반대측의 격벽(126)의 일부에는 대향 전극(120)이 형성된다. 또한, 이때, 제2 도전막(132)과 대향 전극(120)은 전기적으로 접속된다. 이와 같이 EL층(162)과 대향 전극(120)을 서로 다른 방향에서 증착함으로써, 복수의 대향 전극(120)을 서로 전기적으로 독립시킬 수 있다.
제1 실시 형태와 마찬가지로, 본 실시 형태에 나타내는 구조를 채용함으로써, 서로 전기적으로 독립된 대향 전극(120)을 터치 패널의 한쪽의 전극으로서 사용할 수 있다. 대향 전극(120)에서 사용되는 재료의 도전성이 충분히 높지 않을 경우, 표시 영역(106)이 커지면 대향 전극(120) 내에서 전압 강하가 발생한다. 그 결과, 표시 영역(106) 전체에서 균일한 전위를 화소 전극(124)과 대향 전극(120) 사이에 부여하는 것이 곤란해져, 표시 영역(106) 내에서 균일한 휘도가 얻어지지 않는다. 그러나, 제2 도전막(132)은 충분한 두께를 갖는 금속막으로서 형성할 수 있으므로, 높은 도전성을 가질 수 있다. 그리고 대향 전극(120)과 마찬가지로 스트라이프 형상으로 설치하고, 대향 전극(120)과 전기적으로 접속시킴으로써, 보조 전극으로서 기능시킬 수 있다. 그 결과, 전압 강하를 방지하는 것이 가능해져, 고품질의 표시를 실현할 수 있다.
(제6 실시 형태)
본 실시 형태에서는, 제1 내지 제5 실시 형태와는 구조가 상이한 표시 장치(500)에 관하여, 도 25, 도 26을 사용하여 설명한다. 제1 내지 제5 실시 형태와 마찬가지의 구성에 관해서는 설명을 생략하는 경우가 있다.
표시 장치(500)는, 구조체(130)는 설치하지 않고, 이 대신에 홈(134)을 격벽(126)에 설치하고, 이 홈(134)의 내부에 EL층(162) 전부, 혹은 일부 및 제1 도전막(122)을 배치하는 점에서, 표시 장치(100, 200, 300, 400)와 상이하다.
보다 구체적으로는, 표시 장치(500)는, 격벽(126)에 홈(134)을 갖고 있다. 홈(134)은, 수 개 내지 수십 개의 화소(104)마다 설치할 수 있다. 홈(134)은, 도 25에 도시한 바와 같이 평탄화막(154)에 도달해도 되고, 혹은 그 저면은 격벽(126) 내에 머물러 있어도 된다. 또한, 홈(134)은 화소 전극(124)을 노출하도록 설치해도 된다.
홈(134) 내에는, EL층(162)의 일부, 혹은 전부가 설치된다. 도 25에는, EL층(162) 중, 제1층(164)과 제3층(168)이 홈(134) 내에 설치된 예를 도시하고 있다.
홈(134) 내에는 또한, EL층(162)의 일부, 혹은 전부의 위에 제1 도전막(122)이 설치된다. 후술하는 바와 같이, 이 제1 도전막(122)은 대향 전극(120)과 동시에 형성되고, 따라서, 제1 도전막(122)과 대향 전극(120)은 동일한 층 내에 존재한다. 제1 도전막(122)과 대향 전극(120)은 홈(134)에 기인하는 단차에 의해 절단되어 있어, 전기적으로 독립되어 있다.
이러한 구조는, 이하와 같은 방법에 의해 형성할 수 있다. 즉, 제2 실시 형태에서 설명한 방법과 마찬가지로 격벽(126)까지 형성한다(도 26a). 그 후, 홈(134)을 형성하는 영역에 개구부를 갖는 레지스트 마스크를 제작하고, 개구부에 대하여 에칭을 행함으로써 홈(134)이 형성된다(도 26b). 홈(134)의 측면은 기판(102)의 상면에 대하여 수직에 가까운 것이 바람직하다. 이로 인해, 건식 에칭으로 홈(134)을 형성하는 것이 바람직하다. 또한, 홈(134)은 표시 영역(106)의 한 변과 평행한 방향으로 신장되도록 형성된다.
이후, 제2 실시 형태와 마찬가지로 EL층(162)을 형성하고(도 26c), EL층(162) 상에 도전막을 형성한다. 도전막은 홈(134)의 측면에는 거의 형성되지 않으므로, 홈(134)에 의해 절단된다. 그 결과, 인접하는 대향 전극(120)이 서로 전기적으로 독립된다(도 25).
제1 실시 형태와 마찬가지로, 대향 전극(120)은, 발광 소자(160)의 한쪽의 전극으로서뿐만 아니라, 터치 패널의 한쪽의 전극으로서도 기능한다. 따라서, 간결한 공정에서 저비용으로 제조 가능한 인셀형 터치 패널이 내장된 표시 장치를 제공할 수 있다.
본 발명의 실시 형태로서 상술한 각 실시 형태는, 서로 모순되지 않는 한에 있어서 적절하게 조합하여 실시할 수 있다. 또한, 각 실시 형태의 표시 장치를 기초로 하여, 당업자가 적절하게 구성 요소의 추가, 삭제 혹은 설계 변경을 행한 것, 또는 공정의 추가, 생략 혹은 조건 변경을 행한 것도, 본 발명의 요지를 구비하고 있는 한, 본 발명의 범위에 포함된다.
본 명세서에 있어서는, 개시 예로서 주로 EL 표시 장치의 경우를 예시하였지만, 다른 적용예로서, 그 밖의 자발광형 표시 장치, 액정 표시 장치, 혹은 전기 영동 소자 등을 갖는 전자 페이퍼형 표시 장치 등, 각종 플랫 패널형 표시 장치를 들 수 있다. 또한, 중소형부터 대형까지, 특별히 한정하지 않고 적용이 가능하다.
상술한 각 실시 형태의 양태에 의해 초래되는 작용 효과와는 상이한 다른 작용 효과라도, 본 명세서의 기재로부터 명확한 것, 또는 당업자에게 있어서 용이하게 예측할 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것이라고 이해된다.
100 : 표시 장치
102 : 기판
104 : 화소
106 : 표시 영역
108 : 구동 회로
110 : 단자
112 : 대향 기판
120 : 대향 전극
122 : 제1 도전막
124 : 화소 전극
126 : 격벽
128 : 개구부
130 : 구조체
132 : 제2 도전막
133 : 슬릿
134 : 홈
140 : 트랜지스터
142 : 언더코트
144 : 반도체 막
146 : 게이트 절연막
148 : 게이트 전극
150 : 드레인 전극
152 : 층간막
154 : 평탄화막
160 : 발광 소자
162 : EL층
164 : 제1층
166 : 제2층
168 : 제3층
170 : 절연막
172 : 제1층
174 : 제2층
176 : 제3층
180 : 제2 전극
184 : 적층 구조
186 : 막
188 : 막
190 : 막
192 : 레지스트
194 : 레지스트 마스크
200 : 표시 장치
202 : 도전막
210 : 증착원
300 : 표시 장치
400 : 표시 장치
500 : 표시 장치

Claims (20)

  1. 복수의 화소 전극과,
    상기 복수의 화소 전극 상에 위치하고, 스트라이프 형상으로 배치되는 복수의 대향 전극과,
    상기 복수의 화소 전극과 상기 복수의 대향 전극 사이에 끼워지는 EL층을 갖고,
    상기 복수의 대향 전극은, 서로 전기적으로 독립되어 있는, 표시 장치.
  2. 제1항에 있어서,
    스트라이프 형상으로 배치되고, 상기 대향 전극과 교대로 배치되는 복수의 금속막을 더 갖고,
    상기 복수의 대향 전극의 각각은, 상기 복수의 금속막으로부터 전기적으로 독립되어 있는, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 대향 전극의 각각은, 상기 복수의 화소 전극의 복수와 겹치는, 표시 장치.
  4. 제2항에 있어서,
    상기 복수의 금속막의 각각의 폭은, 상기 복수의 대향 전극의 폭의 어느 것보다도 작은, 표시 장치.
  5. 제2항에 있어서,
    상기 복수의 대향 전극과 상기 복수의 금속막 상의 제2 절연막과,
    상기 제2 절연막 상의 복수의 전극을 더 갖고,
    상기 복수의 전극은 스트라이프 형상으로 배열되고, 상기 복수의 대향 전극과 상기 복수의 금속막과 교차하는, 표시 장치.
  6. 표시 영역 내에 위치하고, 서로 인접하고, 또한 화소 전극, 상기 화소 전극 상의 EL층, 상기 EL층 상의 대향 전극을 각각 갖는 제1 화소와 제2 화소와,
    상기 제1 화소와 상기 제2 화소의 상기 화소 전극의 단부를 덮고, 상기 제1 화소와 상기 제2 화소에 있어서 상기 화소 전극과 상기 EL층 사이에 끼워지는 제1 절연막과,
    상기 제1 절연막 상에 위치하고, 상기 제1 절연막과 접하고, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극 사이에 위치하는 구조체를 갖고,
    상기 제1 화소와 상기 제2 화소의 상기 대향 전극은, 서로 전기적으로 분리되는, 표시 장치.
  7. 제6항에 있어서,
    상기 구조체 상의 제1 도전막을 더 갖고,
    상기 제1 도전막은, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극과 동일한 층 내에 존재하고, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극으로부터 전기적으로 분리되는, 표시 장치.
  8. 제6항에 있어서,
    상기 구조체는, 상기 표시 영역의 하나의 변과 평행한 제1 방향으로 신장되는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 화소와 상기 제2 화소의 상기 대향 전극 상의 제2 절연막과,
    상기 제2 절연막 상의 복수의 제2 전극을 더 갖고,
    상기 복수의 제2 전극은 스트라이프 형상으로 배열되고, 상기 제1 방향에 수직인 제2 방향으로 신장되는, 표시 장치.
  10. 제7항에 있어서,
    상기 구조체와 상기 제1 도전막 사이에 제2 도전막을 더 갖는, 표시 장치.
  11. 제6항에 있어서,
    상기 제1 절연막 상에 위치하고, 상기 구조체에 의해 덮이는 제2 도전막을 더 갖는, 표시 장치.
  12. 제11항에 있어서,
    상기 제2 도전막은, 상기 제1 화소와 제2 화소의 상기 대향 전극 중 하나와 전기적으로 접속되는, 표시 장치.
  13. 표시 영역 내에 위치하고, 서로 인접하고, 또한 화소 전극, 상기 화소 전극 상의 EL층, 상기 EL층 상의 대향 전극을 각각 갖는 제1 화소와 제2 화소와,
    상기 제1 화소와 상기 제2 화소의 상기 화소 전극의 단부를 덮고, 상기 제1 화소와 상기 제2 화소에 있어서 상기 화소 전극과 상기 EL층 사이에 끼워지는 제1 절연막을 갖고,
    상기 제1 절연막은, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극 사이에 끼워지는 홈을 갖고,
    상기 제1 화소와 상기 제2 화소의 상기 대향 전극은, 서로 전기적으로 분리되는, 표시 장치.
  14. 제13항에 있어서,
    상기 홈 내에 제1 도전막을 더 갖고,
    상기 제1 도전막은, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극과 동일한 층에 위치하고, 상기 제1 화소와 상기 제2 화소의 상기 대향 전극으로부터 전기적으로 분리되는, 표시 장치.
  15. 제14항에 있어서,
    상기 제1 화소와 상기 제2 화소의 상기 대향 전극 상에 제2 절연막을 갖고,
    상기 제2 절연막 상에 복수의 제2 전극을 갖고,
    상기 복수의 제2 전극은 스트라이프 형상으로 배열되고, 상기 홈이 연신하는 방향에 대하여 수직인 방향으로 신장되는, 표시 장치.
  16. 서로 인접하는 제1 화소 전극과 제2 화소 전극을 형성하고,
    상기 제1 화소 전극과 상기 제2 화소 전극의 단부를 덮도록 제1 절연막을 형성하고,
    적어도 유기 절연체와 무기 절연체 중 한쪽을 함유하는 구조체를 상기 제1 절연막 상에 형성하고,
    적어도 상기 제1 화소 전극과 상기 제2 화소 전극 상에 EL층을 형성하고, 그 후, 상기 EL층 상, 및 상기 EL층으로부터 노출된 상기 제1 절연막 상에 도전막을 형성함으로써, 상기 구조체를 사이에 두도록, 상기 제1 화소 전극 상의 제1 대향 전극과 상기 제2 화소 전극 상의 제2 대향 전극을 형성하는 것을 포함하는, 표시 장치의 제작 방법.
  17. 제16항에 있어서,
    상기 제1 대향 전극과 상기 제2 대향 전극은, 이들 사이에 상기 구조체를 개재시킴으로써 서로 전기적으로 독립되도록 형성하는, 표시 장치의 제작 방법.
  18. 제16항에 있어서,
    상기 도전막은 상기 구조체 상에도 형성되고,
    상기 구조체 상에 형성되는 상기 도전막은, 상기 제1 대향 전극과 상기 제2 대향 전극과 전기적으로 독립되는, 표시 장치의 제작 방법.
  19. 제18항에 있어서,
    상기 구조체 상에 형성되는 상기 도전막의 폭은, 상기 제1 대향 전극과 상기 제2 대향 전극의 폭보다도 작은, 표시 장치의 제작 방법.
  20. 제18항에 있어서,
    상기 구조체 상에 형성되는 상기 도전막, 상기 제1 대향 전극 및 상기 제2 대향 전극 상에 절연막을 형성하고, 상기 절연막 상에 복수의 전극을 형성하는 것을 더 포함하고,
    상기 복수의 전극은 스트라이프 형상으로 배열되고, 상기 구조체 상에 형성되는 상기 도전막, 상기 제1 대향 전극 및 상기 제2 대향 전극과 교차하는, 표시 장치의 제작 방법.
KR1020170073852A 2016-07-01 2017-06-13 표시 장치와 그 제작 방법 KR102074879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-131303 2016-07-01
JP2016131303A JP6736385B2 (ja) 2016-07-01 2016-07-01 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153367A Division KR20190133655A (ko) 2016-07-01 2019-11-26 표시 장치와 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20180003990A true KR20180003990A (ko) 2018-01-10
KR102074879B1 KR102074879B1 (ko) 2020-03-02

Family

ID=60807154

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170073852A KR102074879B1 (ko) 2016-07-01 2017-06-13 표시 장치와 그 제작 방법
KR1020190153367A KR20190133655A (ko) 2016-07-01 2019-11-26 표시 장치와 그 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190153367A KR20190133655A (ko) 2016-07-01 2019-11-26 표시 장치와 그 제작 방법

Country Status (5)

Country Link
US (1) US10872934B2 (ko)
JP (1) JP6736385B2 (ko)
KR (2) KR102074879B1 (ko)
CN (1) CN107564934B (ko)
TW (1) TWI638299B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN108762561B (zh) * 2018-05-25 2021-01-15 京东方科技集团股份有限公司 触控显示面板及其制造方法、驱动方法、触控显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095611A (ja) * 2005-09-30 2007-04-12 Seiko Epson Corp 表示装置および電子機器、表示装置の製造方法
KR20120019366A (ko) * 2010-08-24 2012-03-06 소니 주식회사 터치 검출 기능을 갖는 표시 장치
KR20120092508A (ko) * 2011-02-11 2012-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
JP2012208263A (ja) * 2011-03-29 2012-10-25 Sony Corp 表示パネル、表示装置および電子機器
KR20140052969A (ko) * 2011-02-25 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
KR20150039933A (ko) * 2013-10-04 2015-04-14 삼성디스플레이 주식회사 터치 스크린 표시 장치
WO2015096764A1 (zh) * 2013-12-27 2015-07-02 昆山工研院新型平板显示技术中心有限公司 一种触控显示装置及其制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69930646T2 (de) * 1998-09-02 2007-01-18 Seiko Epson Corp. Lichtquelle und anzeige-vorrichtung
JP3814102B2 (ja) 1999-05-24 2006-08-23 東北パイオニア株式会社 有機ｅｌディスプレイパネルおよびその製造方法
JP2003508890A (ja) * 1999-09-01 2003-03-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電界ルミネセンスデバイスおよびその製造法
WO2003019346A1 (en) 2001-08-22 2003-03-06 Sharp Kabushiki Kaisha Touch sensor, display with touch sensor, and method for generating position data
NO316632B1 (no) * 2001-11-16 2004-03-15 Thin Film Electronics Asa Matriseadresserbart optoelektronisk apparat og elektrodeanordning i samme
CN2609313Y (zh) * 2003-03-07 2004-03-31 铼宝科技股份有限公司 有机电激发光面板的封装结构
JP4285350B2 (ja) * 2004-02-26 2009-06-24 セイコーエプソン株式会社 視角制御素子およびその製造方法、液晶表示装置、電子機器
US7473924B2 (en) * 2005-04-06 2009-01-06 Osram Opto Semiconductors Gmbh Electroluminescent device with a blocking layer and a dummy electrode region
JP4926169B2 (ja) * 2006-04-27 2012-05-09 株式会社アルバック 複合表示装置の製造方法
KR101325577B1 (ko) * 2006-04-28 2013-11-06 삼성디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
JP4854745B2 (ja) * 2006-10-11 2012-01-18 シャープ株式会社 液晶表示装置
JP5103944B2 (ja) * 2007-03-02 2012-12-19 セイコーエプソン株式会社 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
JP5008606B2 (ja) 2007-07-03 2012-08-22 キヤノン株式会社 有機ｅｌ表示装置及びその製造方法
CN102668706B (zh) * 2009-11-17 2015-03-25 联合创新技术有限公司 有机el显示器
JP5499750B2 (ja) 2010-02-12 2014-05-21 大日本印刷株式会社 有機エレクトロルミネッセンス素子用基板、有機エレクトロルミネッセンス素子およびその製造方法
JP2011222178A (ja) 2010-04-06 2011-11-04 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子用基板、有機エレクトロルミネッセンス素子および有機エレクトロルミネッセンス素子用基板の製造方法
US20130069894A1 (en) 2011-09-16 2013-03-21 Htc Corporation Electronic device and method for driving a touch sensor thereof
KR101901354B1 (ko) 2011-11-22 2018-09-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치
WO2013140632A1 (ja) * 2012-03-23 2013-09-26 パイオニア株式会社 有機ｅｌ装置及びその製造方法
TW201349062A (zh) 2012-05-28 2013-12-01 Wintek Corp 具觸控功能之有機發光二極體顯示結構
JP5917335B2 (ja) * 2012-08-23 2016-05-11 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102830555B (zh) * 2012-08-31 2015-01-07 北京京东方光电科技有限公司 一种触控液晶光栅及3d触控显示装置
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102011435B1 (ko) * 2013-03-07 2019-08-19 삼성디스플레이 주식회사 터치스크린패널 일체형 표시장치 및 그 구동방법
JP6306295B2 (ja) 2013-07-09 2018-04-04 株式会社ジャパンディスプレイ 表示装置
JP6253923B2 (ja) 2013-08-30 2017-12-27 株式会社ジャパンディスプレイ タッチセンサ内蔵有機エレクトロルミネッセンス装置
JP2015125366A (ja) 2013-12-27 2015-07-06 株式会社ジャパンディスプレイ 表示装置
JP6636736B2 (ja) * 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
JP6564665B2 (ja) * 2014-10-02 2019-08-21 株式会社半導体エネルギー研究所 入力装置、及び入出力装置
US20160132180A1 (en) * 2014-11-12 2016-05-12 Apex Material Technology Corp. Capacitive Touch Circuit and Touch Sensor and Capacitive Touch System Using The Same
CN104636015A (zh) * 2015-01-13 2015-05-20 昆山龙腾光电有限公司 触控显示装置
CN104766933B (zh) * 2015-04-30 2016-11-16 京东方科技集团股份有限公司 一种隔离柱及其制作方法、显示面板及显示装置
CN104793804B (zh) * 2015-05-12 2017-12-15 京东方科技集团股份有限公司 触控基板、显示设备及其制造方法和驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095611A (ja) * 2005-09-30 2007-04-12 Seiko Epson Corp 表示装置および電子機器、表示装置の製造方法
KR20120019366A (ko) * 2010-08-24 2012-03-06 소니 주식회사 터치 검출 기능을 갖는 표시 장치
KR20120092508A (ko) * 2011-02-11 2012-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
KR20140052969A (ko) * 2011-02-25 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
JP2012208263A (ja) * 2011-03-29 2012-10-25 Sony Corp 表示パネル、表示装置および電子機器
KR20150039933A (ko) * 2013-10-04 2015-04-14 삼성디스플레이 주식회사 터치 스크린 표시 장치
WO2015096764A1 (zh) * 2013-12-27 2015-07-02 昆山工研院新型平板显示技术中心有限公司 一种触控显示装置及其制备方法

Also Published As

Publication number Publication date
US20180006094A1 (en) 2018-01-04
TW201812549A (zh) 2018-04-01
US10872934B2 (en) 2020-12-22
KR20190133655A (ko) 2019-12-03
TWI638299B (zh) 2018-10-11
CN107564934A (zh) 2018-01-09
JP6736385B2 (ja) 2020-08-05
KR102074879B1 (ko) 2020-03-02
JP2018004925A (ja) 2018-01-11
CN107564934B (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
TWI651877B (zh) 顯示裝置
US20180197924A1 (en) Touch sensor and display device having touch sensor
US20210367014A1 (en) Display device
US10581006B2 (en) Display device and manufacturing method thereof
KR101980962B1 (ko) 표시 장치
US10379681B2 (en) Touch sensor having waveguides and display device including the touch sensor
JP7119180B2 (ja) 表示装置
US20200266352A1 (en) Display device and method of manufacturing display device
JP6726973B2 (ja) 表示装置
US10672856B2 (en) Display device and method of manufacturing display device
KR20190133655A (ko) 표시 장치와 그 제작 방법
JP6815173B2 (ja) タッチセンサ及び表示装置
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
JP2018067507A (ja) 表示装置、およびその製造方法
WO2019102834A1 (ja) 表示装置、および表示装置の作製方法
JP2019102526A (ja) 表示装置、および表示装置の作製方法
JP2017187526A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant