KR20180001144A - 저항 소자 및 그 실장 기판 - Google Patents

저항 소자 및 그 실장 기판 Download PDF

Info

Publication number
KR20180001144A
KR20180001144A KR1020160079902A KR20160079902A KR20180001144A KR 20180001144 A KR20180001144 A KR 20180001144A KR 1020160079902 A KR1020160079902 A KR 1020160079902A KR 20160079902 A KR20160079902 A KR 20160079902A KR 20180001144 A KR20180001144 A KR 20180001144A
Authority
KR
South Korea
Prior art keywords
terminals
disposed
layers
resistance
base substrate
Prior art date
Application number
KR1020160079902A
Other languages
English (en)
Inventor
남정민
이동현
김영기
한재환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160079902A priority Critical patent/KR20180001144A/ko
Priority to JP2016223450A priority patent/JP2018006726A/ja
Priority to CN201710499958.3A priority patent/CN107545968B/zh
Publication of KR20180001144A publication Critical patent/KR20180001144A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/08—Cooling, heating or ventilating arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Abstract

본 발명의 일 실시 예에 따른 저항 소자는 베이스 기재; 상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자; 상기 제1 및 제2 단자 사이에 배치된 제3 단자; 상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층을 포함하고, 상기 제3 단자는 제1 및 제2 저항층의 일단부에서 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치된다.

Description

저항 소자 및 그 실장 기판{Resistor element and board having the same mounted thereon}
본 발명은 저항 소자 및 그 실장기판에 관한 것이다.
칩 형상의 저항 소자는 정밀 저항을 구현하는 데에 적합하며, 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 할 수 있다.
저항을 사용한 회로 설계에서 저항이 외부 충격(서지, 정전기 등)으로 인한 데미지를 받아 불량(단락)이 발생되는 경우, 전원의 모든 전류가 IC에 흘러, 회로에 2차 피해가 가는 경우가 발생할 수 있다.
이와 같은 현상을 방지하기 위해서는 회로 설계 시, 복수의 저항을 사용하여 회로를 설계하는 경우를 고려해 볼 수 있다. 그러나, 이와 같은 회로 설계는 필수적으로 기판의 공간 사용이 늘어날 수 밖에 없다는 문제점이 있다.
특히, 점차 소형화 및 정밀화되고 있는 모바일 기기의 경우, 상술한 바와 같이 회로의 안정성을 위해 기판의 공간 사용이 늘어나는 것은 바람직하지 않으므로, 보다 효과적으로 회로에 흐르는 전류를 조절할 수 있는 저항 소자에 대한 연구가 필요한 실정이다.
한국공개특허 제2015-0123548호
본 발명의 일 실시형태에 따르면, 단자를 통해 저항체에서 발생하는 열을 효과적으로 전달하여 정격전력이 향상되고, 회로 기판과의 안정적인 연결을 보장하는 저항 소자 및 그 실장 기판이 제공될 수 있다.
본 발명의 일 실시 예에 따른 저항 소자는 베이스 기재; 상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자; 상기 제1 및 제2 단자 사이에 배치된 제3 단자; 상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층을 포함하고, 상기 제3 단자는 제1 및 제2 저항층의 일단부에서 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치된다.
또한, 본 발명의 다른 일 실시 예에 따른 저항 소자 실장 기판은 복수의 전극 패드를 갖는 회로기판; 및 상기 회로기판에 배치되어 상기 복수의 전극 패드에 전기적으로 연결된 저항 소자를 포함하고, 상기 저항 소자는 베이스 기재와, 상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자와, 상기 제1 및 제2 단자 사이에 배치된 제3 단자와, 상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층을 포함하며, 상기 제3 단자는 제1 및 제2 저항층의 일단부에서 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치된다.
본 발명의 일 실시 예에 따른 저항 소자는 기판 실장 시 공간 효율이 우수하고 인쇄회로기판과의 안정적인 연결이 가능한 효과를 가진다.
또한, 단자가 저항체의 일단부를 감싸는 구조를 채용하여 저항체에서 발생하는 열이 효과적으로 회로기판 또는 베이스 기재로 전달될 수 있다.
또한, 다른 단자 사이에 위치한 중심 단자의 면적이 증가될 수 있으므로, 단자간의 저항값 측정이 용이하고 고착강도가 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이다.
도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시 형태들을 설명한다.
본 실시형태들은 다른 형태로 변형되거나 여러 실시형태의 특징이 서로 조합될 수 있다. 일 실시형태에서 설명된 사항이 다른 실시형태에서 설명되어 있지 않더라도, 다른 실시형태에서 반대되거나 모순되는 설명이 없는 한, 다른 실시형태의 설명으로 결합될 수 있다.
첨부된 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일하거나 유사한 요소로 이해될 수 있다. 또한 본 명세서에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 저항 소자(100)는 베이스 기재(110), 제1 및 제2 저항층(121, 122) 및 제1 내지 제3 단자(131, 132, 133)를 포함한다.
상기 베이스 기재(110)는 제1 및 제2 저항층(121, 122)을 지지하고 저항 소자(100)의 강도를 확보할 수 있다. 이에 제한되는 것은 아니나, 상기 베이스 기재(110)는 소정의 두께를 가지며, 일면의 형상이 직사각형인 얇은 판형으로 구성될 수 있다.
또한, 베이스 기재(110)는 열전전도가 우수한 재질로 형성됨에 따라 저항 소자의 사용 시 제1 및 제2 저항층(121, 122)에서 생성된 열을 외부로 발산하는 열 확산 통로의 역할을 할 수 있다.
예를 들어, 상기 베이스 기재(110)는 알루미나(Al2O3)와 같은 세라믹 또는 폴리머 기재일 수 있다. 특정 예에서, 상기 베이스 기재(110)는 얇은 판형의 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻어진 알루미나 기판일 수 있다.
제1 및 제2 저항층(121, 122)은 상기 베이스 기재(110)의 일면에 배치된다. 제1 저항층(121)은 서로 이격된 제1 및 제3 단자(131, 133) 사이에 배치되고, 제2 저항층(122)은 서로 이격된 제2 및 제3 단자(132, 133) 사이에 배치된다. 이러한 배열에서, 제1 저항층(121) 및 제2 저항층(122)은 제3 단자(133)를 공통 단자로 하고, 상기 제1 및 제2 단자(131, 132)를 각각의 독립단자로 채용한다.
예를 들어, 제1 및 제2 저항층(121, 122)은 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다.
또한, 제1 및 제2 저항층(121, 122)은 트리밍(trimming) 공정에 의해 저항값이 결정될 수 있다. 트리밍 공정이란 저항층을 형성한 후에 회로 설계에 필요한 저항값을 얻기 위해 미세 커팅(cutting) 등을 통한 부분적 제거 공정을 일컫는다.
제1 내지 제3 단자(131, 132, 133)는 베이스 기재(110)의 일면에 서로 분리되도록 배치된다. 또한, 제3 단자(133)는 제1 단자(131) 및 제2 단자(133) 사이에 배치되고, 상기 제1 및 제2 저항층(121, 122) 각각의 일단부를 감싸는 형태로 상기 제1 및 제2 저항층(121, 122)과 연결된다. 즉, 제3 단자(133)는 제1 및 제2 저항층(121, 122)의 일단부에서 제1 및 제2 저항층(121, 122)의 상면 및 하면을 덮도록 배치된다.
도 2에 도시된 바와 같이, 제1 단자(131)는 제1 내부전극(131a-1, 131c, 131d)과 제1 외부전극(131b)을 포함할 수 있고, 제2 단자(132)는 제1 내부전극(132a-1, 132c, 132d)과 제2 외부전극(132b)을 포함할 수 있다. 또한, 제3 단자(133)는 제3 내부전극(133a-1, 133a-2) 및 제3 외부전극(133b)을 포함할 수 있다. 상기 제1 내지 제3 내부전극은 베이스 기재(110) 상에 배치되고, 상기 제1 내지 제3 외부전극은 상기 제1 내지 제3 외부전극을 각각 덮도록 형성된다.
이하, 상기 제1 내지 제3 내부전극의 실시 예를 구체적으로 살핀다.
예를 들어, 상기 제1 내지 제3 내부전극 각각은 상기 베이스 기재(110)의 일면에 배치된 제1 내지 제3 시드층(131a-1, 132a-1, 133a-1)을 포함할 수 있다.
또한, 상기 제3 내부전극은 제1 및 제2 저항층(121, 122)사이의 공간을 채우고 상기 제1 및 제2 저항층(121, 122) 각각의 일단부를 덮는 제3 커버층(133a-2)을 포함할 수 있다.
제 3 시드층(133a-1) 및 제3 커버층(133a-2)은 제1 및 제2 저항층(121, 122) 각각의 일단부를 감싸는 구조를 형성하여 단면 상에서 I자 형상을 가지므로, 제3 내부전극과 제1 및 제2 저항층(121, 122)의 접촉 면적이 극대화된다. 이에 따라, 제1 및 제2 저항층(121, 122)에서 발생하는 열이 효과적으로 베이스 기재(110)로 전달될 수 있다.
또한, 제3 커버층(133a-2)은 제1 및 제2 저항층(121, 122)사이의 공간에 제한 받지 않고 형성되어 제3 단자(133)의 표면적이 넓어질 수 있으므로, 트리밍(trimming) 공정시 저항값 측정이 용이하고 실장 공정시에 솔더와의 접합 면적이 확보되어 고착강도가 향상될 수 있다.
또한, 선택적으로 상기 제1 및 제2 시드층(131a, 132a)과 대향하도록 상기 베이스 기재(110)의 일면과 마주보는 타면에 제1 및 제2 이면전극(131d, 132d)이 배치될 수 있다. 상기와 같이 상기 베이스 기재(110)의 타면에 제1 및 제2 이면전극(131d, 132d)이 배치되는 경우, 제1 및 제2 시드층(131a-1, 132a-1)과 제1 및 제2 이면전극(131d, 132d)은 소성 공정에서 제1 및 제2 저항층(121, 122)이 베이스 기재(110)에 미치는 힘을 상쇄하여 제1 및 제2 저항층(121, 122)에 의해 베이스 기재(110)가 휘는 현상을 방지할 수 있다.
이에 제한되는 것은 아니나, 상기 제1 및 제2 이면전극(131d, 132d)은 도전성 페이스트를 인쇄하여 형성할 수 있다.
또한, 상기 베이스 기재(110), 제1 및 제2 저항층(121, 122) 및 제1 내지 제3 시드층(131a-1, 132a-1, 133a-1)이 배치되어 형성된 적층체의 양 단면에는 제1 및 제2 시드층(131a-1, 132a-1)과 각각 연결되는 제1 및 제2 측면전극(131c, 132c)이 선택적으로 배치될 수 있다.
즉, 상기 제1 측면전극(131c)은 제1 시드층(131a-1) 및 제1 이면전극(132d)과 연결되도록 배치되고, 제2 측면전극(132c)은 제2 시드층(132a-1)과 제2 이면전극(132d)과 연결되도록 배치될 수 있다.
한편, 상기 제1 내지 제3 단자(131, 132, 133) 사이에서 상기 제1 및 제2 저항층(121, 122) 상에 보호층(140)이 배치될 수 있다. 예를 들어, 보호층(140)은 제3 커버층(133a-2)이 배치되지 않은 제1 및 제2 저항층(121, 122) 일부 영역에 배치되어 제1 및 제2 저항층(121, 122)을 외부 충격으로부터 보호한다.
이에 제한되는 것은 아니나 상기 보호층(140)은 실리콘(SiO2)이나 글라스(glass) 재질로 구성될 수 있으며, 오버 코팅에 의해 형성될 수 있다.
보호층(140)이 제1 및 제2 저항층(121, 122) 상에 배치되더라도 제1 내지 제3 단자(131, 132, 133)가 보호층(140)보다 돌출된 형상을 가짐으로써, 기판 실장 시 제1 내지 제3 단자(131, 132, 133)와 기판에 배치된 전극패드와의 접촉을 용이하게 할 수 있다.
또한, 상기 보호층(140)을 형성한 뒤에 기판 실장을 위하여, 상기 제1 내지 제3 내부전극 상에 제1 내지 제3 외부전극(131b, 132b, 133b)이 각각 형성될 수 있다.
상기 제1 및 제2 내부전극이 제1 및 제2 이면전극(131d, 132d) 및 제1 및 제2 측면전극(131c, 132c)을 포함하는 경우 상기 이면전극 및 측면전극 상에도 각각 제1 및 제2 외부전극(131b, 132b)이 형성될 수 있다.
예를 들어, 제1 외부전극(131b)은 제1 시드층(131a-1), 제1 이면전극(131d) 및 상기 제1 시드층(131a-1)과 상기 제1 이면전극을 연결하는 제1 측면전극(131c)을 커버하도록 형성될 수 있으며, 제2 외부전극(132b)은 제2 시드층(132a-1), 제2 이면전극(132d) 및 상기 제2 시드층(132a-1)과 상기 제2 이면전극을 연결하는 제2 측면전극(132c)을 커버하도록 형성될 수 있다.
제1 내지 제3 단자(131, 132, 133)의 내부 전극은 도전성 페이스트를 이용한 인쇄 공정(인쇄 후 소성) 또는 증착 공정을 이용하여 형성될 수 있다. 상기 내부 전극은 외부전극(131b, 132b, 133b)을 위한 도금공정에 시드(seed)로서 작용할 수 있다. 예를 들어, 상기 내부 전극은 은(Ag), 구리(Cu), 니켈(Ni), 백금(Pt) 중 적어도 하나를 포함할 수 있다.
또한, 제1 내지 제3 단자(131, 132, 133)의 외부전극(131b, 132b, 133b)은 도금공정에 의해 형성될 수 있다. 상기 외부 전극(131b, 132b, 133b)은 니켈(Ni), 주석(Sn), 납(Pd), 크롬(Cr) 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 외부 전극(131b, 132b, 133b)은 Ni 도금층과 Sn 도금층의 이중층을 가질 수 있다. Ni 도금층은 소자 실장시에 내부 전극의 성분(예, Ag)이 솔더 성분에 침출(leaching)되는 것을 방지할 수 있으며, Sn 도금층은 소자 실장시에 솔더 성분과 접합이 용이하도록 제공될 수 있다.
한편, 도 2에 도시된 바와 같이, 제1 및 제2 외부전극(131b, 132b)의 두께는 제3 외부전극(133b)의 두께보다 두껍게 형성될 수 있다. 제1 및 제2 외부전극(131b, 132b)을 두껍게 형성함으로써, 내부전극 및 외부전극을 포함하는 제1 내지 제3 단자(131, 132, 133)의 전체 두께를 균일하게 형성할 수 있다.
도 3 및 도 4는 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다.
도 3 미 도4를 참조하면, 도 2에 도시한 저항 소자(100)와 비교하여, 제1 및 제2 단자(131, 132)가 변형된 실시 예에 따른 저항 소자(100A, 100A')를 확인할 수 있다.
제1 및 제2 단자(131, 132)의 내부전극은 각각 제1 커버층(131a-2) 및 제2 커버층(131a-2)을 포함할 수 있다. 도 3에 도시된 바와 같이 제1 및 제2 커버층(131a-2, 131a-2)은 각각 제1 및 제2 시드층(131a-1, 131a-1) 상에서 제1 및 제2 저항층(121, 122)의 타단부를 덮도록 형성될 수 있다.
또한, 제1 및 제2 커버층(131a-2, 131a-2)은 제1 및 제2 시드층(131a-1, 131a-1)과 연결될 수 있다.
도 4에 도시된 바와 같이, 제1 및 제2 시드층(131a-1, 131a-1)과 연결되는 제1 및 제2 커버층(131a-2, 131a-2)이 각각 제1 및 제2 저항층의 타단부를 덮도록 형성된 것을 확인할 수 있다.
이에 따라, 제1 및 제2 내부전극은 제1 및 제2 저항층(121, 122)의 타단부를 감싸는 구조를 형성하여 단면 상에서 I자 형상을 가지므로, 제1 및 제2 내부전극과 제1 및 제2 저항층(121, 122)의 접촉 면적이 극대화된다. 이에 따라, 제1 및 제2 저항층(121, 122)에서 발생하는 열이 효과적으로 베이스 기재(110)로 전달될 수 있다.
이외의 구성 및 기능은 도 1 및 도 2를 참조하여 설명한 저항 소자(100)로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.
도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이고, 도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 저항 소자의 실장기판(10)은 서로 이격되어 배치된 복수의 전극 패드 및 저항 소자(100)가 실장된 회로기판(11)을 포함한다.
상기 저항 소자는 베이스 기재(110)와, 상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자(131, 132)와, 상기 제1 및 제2 단자(131, 132) 사이에 배치된 제3 단자(133)와, 상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층(121, 122)을 포함한다.
또한, 상기 제3 단자(133)는 제1 및 제2 저항층(121, 122)의 일단부에서 제1 및 제2 저항층(121, 122)의 상면 및 하면을 덮도록 배치된다.
상기 저항 소자(100)는 도 1 내지 도 4를 참조하여 설명한 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.
회로기판(11)은 전자회로가 형성되는 부분으로, 전자기기의 특정 작동 내지 제어를 위한 집적회로(IC) 등이 형성되어 별도의 전원으로부터 공급되는 전류가 흐를 수 있다.
이 경우, 회로기판(11)은 다양한 배선 라인을 포함하거나 또는 트랜지스터 등과 같은 다른 종류의 반도체 소자들을 더 포함할 수 있다. 또한, 회로기판(11)은 도전층을 포함하거나, 유전층을 포함하는 등 필요에 따라 다양하게 구성될 수 있다.
제1 내지 제3 전극패드(12, 13, 14)는 회로기판(11) 상에 서로 이격되게 배치되는 것으로, 솔더(15)에 의해 저항 소자(100)의 제1 내지 제3 단자(131, 132, 133)와 각각 연결될 수 있다.
도 5 및 도 6에서는 제1 전극패드(12)가 제1 단자(131)와 연결되고 제2 전극패드(13)가 제2 단자(132)와 연결되는 것으로 도시하였으나, 설계에 따라 제1 전극패드(12)가 제2 단자(132)와 연결되고 제2 전극패드(13)가 제1 단자(131)와 연결될 수 있다.
앞서 설명한 바와 같이, 제3 단자(133)는 제1 및 제2 저항층(121, 122) 각각의 일단부를 감싸는 구조를 가지므로, 제3 단자(133)와 제1 및 제2 저항층(121, 122)의 접촉 면적이 극대화된다. 이에 따라, 제1 및 제2 저항층(121, 122)에서 발생하는 열은 효과적으로 베이스 기재(110)뿐 아니라 회로기판(11)으로 전달될 수 있다.
또한, 제3 단자(133)의 표면적이 넓어질 수 있으므로, 제3 단자(133)를 제3 전극 패드(14)에 부착하는 솔더(15)와의 접합 면적이 확보되어 고착강도가 향상될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 100A, 100A': 저항 소자
110: 베이스 기재
120: 저항층
131, 132, 133: 제1 내지 제3 단자
140: 보호층
10: 저항 소자 실장 기판
11: 인쇄회로 기판
12, 13, 14: 제1 내지 제3 전극패드
15: 솔더

Claims (14)

  1. 베이스 기재;
    상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자;
    상기 제1 및 제2 단자 사이에 배치된 제3 단자;
    상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층을 포함하고,
    상기 제3 단자는 상기 제1 및 제2 저항층의 일단부에서 상기 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치되는 저항 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 단자는 상기 제1 및 제2 저항층의 타단부에서 상기 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치되는 저항 소자.
  3. 제1항에 있어서,
    상기 제1 내지 제3 단자 각각은 상기 베이스 기재의 상에 배치된 제1 내지 제3 내부전극과, 상기 제1 내지 제3 내부전극을 각각 덮는 제1 내지 제3 외부전극을 포함하는 저항 소자.
  4. 제3항에 있어서,
    상기 제1 내지 제3 내부전극 각각은 상기 베이스 기재의 일면에 배치된 제1 내지 제3 시드층을 포함하는 저항 소자.
  5. 제4항에 있어서,
    상기 제3 내부전극은 상기 제1 및 제2 저항층 사이의 공간을 채우고 상기 제1 및 제2 저항층 각각의 일단부를 덮는 제3 커버층을 포함하는 저항 소자.
  6. 제4항에 있어서,
    상기 제1 및 제2 내부전극 각각은 상기 제1 및 제2 저항층의 타단부를 감싸는 제1 및 제2 커버층을 포함하는 저항 소자.
  7. 제1항에 있어서,
    상기 제1 내지 제3 단자 사이에서 상기 제1 및 제2 저항층 상에 배치되는 보호층을 더 포함하는 저항 소자.
  8. 제1항에 있어서,
    상기 제1 또는 제2 저항층이 트리밍(trimming)되어 상기 제1 및 제3 단자 사이 또는 상기 제2 및 제3 단자 사이의 저항값이 결정된 저항 소자.
  9. 복수의 전극 패드를 갖는 회로기판; 및
    상기 회로기판에 배치되어 상기 복수의 전극 패드에 전기적으로 연결된 저항 소자를 포함하고,
    상기 저항 소자는 베이스 기재와, 상기 베이스 기재의 일면에 서로 분리되도록 배치된 제1 및 제2 단자와, 상기 제1 및 제2 단자 사이에 배치된 제3 단자와, 상기 제1 및 제3 단자 사이와, 상기 제2 및 제3 단자 사이에 배치되어 서로 이격된 제1 및 제2 저항층을 포함하며,
    상기 제3 단자는 상기 제1 및 제2 저항층의 일단부에서 상기 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치되는 저항 소자 실장기판.
  10. 제9항에 있어서,
    상기 제1 및 제2 단자는 상기 제1 및 제2 저항층의 타단부에서 상기 제1 및 제2 저항층의 상면 및 하면을 덮도록 배치되는 저항 소자 실장기판.
  11. 제9항에 있어서,
    상기 제1 내지 제3 단자 각각은 상기 베이스 기재 상에 배치된 제1 내지 제3 내부전극과, 상기 제1 내지 제3 내부전극을 각각 덮는 제1 내지 제3 외부전극을 포함하는 저항 소자 실장기판.
  12. 제11항에 있어서,
    상기 제1 내지 제3 내부전극 각각은 상기 베이스 기재의 일면에 배치된 제1 내지 제3 시드층을 포함하는 저항 소자 실장기판.
  13. 제12항에 있어서,
    상기 제3 내부전극은 상기 제1 및 제2 저항층 사이의 공간을 채우고 상기 제1 및 제2 저항층 각각의 일단부를 덮는 제3 커버층을 포함하는 저항 소자 실장기판.
  14. 제12항에 있어서,
    상기 제1 및 제2 내부전극 각각은 상기 제1 및 제2 저항층의 타단부를 감싸는 제1 및 제2 커버층을 포함하는 저항 소자 실장기판.
KR1020160079902A 2016-06-27 2016-06-27 저항 소자 및 그 실장 기판 KR20180001144A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160079902A KR20180001144A (ko) 2016-06-27 2016-06-27 저항 소자 및 그 실장 기판
JP2016223450A JP2018006726A (ja) 2016-06-27 2016-11-16 抵抗素子及びその実装基板
CN201710499958.3A CN107545968B (zh) 2016-06-27 2017-06-27 电阻元件及电阻元件安装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079902A KR20180001144A (ko) 2016-06-27 2016-06-27 저항 소자 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR20180001144A true KR20180001144A (ko) 2018-01-04

Family

ID=60949910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079902A KR20180001144A (ko) 2016-06-27 2016-06-27 저항 소자 및 그 실장 기판

Country Status (3)

Country Link
JP (1) JP2018006726A (ko)
KR (1) KR20180001144A (ko)
CN (1) CN107545968B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924948A (zh) * 2015-08-26 2018-04-17 英特尔公司 用于集成电路的复合横向电阻器结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020009051A1 (ja) * 2018-07-02 2021-07-15 北陸電気工業株式会社 ネットワークチップ抵抗器
WO2023074131A1 (ja) * 2021-10-29 2023-05-04 ローム株式会社 チップ抵抗器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076599A (ko) * 2011-12-28 2013-07-08 삼성전기주식회사 칩 저항기 및 그 제조 방법
KR20160052283A (ko) * 2014-11-04 2016-05-12 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208801A (ja) * 1984-04-02 1985-10-21 松下電器産業株式会社 チツプ抵抗器
JP3665385B2 (ja) * 1995-05-15 2005-06-29 ローム株式会社 電子部品
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface
TW200539196A (en) * 2004-05-18 2005-12-01 Mitsubishi Materials Corp Compound device
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
JP5683339B2 (ja) * 2010-05-18 2015-03-11 ローム株式会社 面実装型抵抗器及びそれが実装される面実装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076599A (ko) * 2011-12-28 2013-07-08 삼성전기주식회사 칩 저항기 및 그 제조 방법
KR20160052283A (ko) * 2014-11-04 2016-05-12 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924948A (zh) * 2015-08-26 2018-04-17 英特尔公司 用于集成电路的复合横向电阻器结构
CN107924948B (zh) * 2015-08-26 2023-12-05 英特尔公司 用于集成电路的复合横向电阻器结构

Also Published As

Publication number Publication date
JP2018006726A (ja) 2018-01-11
CN107545968B (zh) 2020-10-13
CN107545968A (zh) 2018-01-05

Similar Documents

Publication Publication Date Title
US9754705B2 (en) Resistor, method of manufacturing the same, and board having the same
US10643769B2 (en) Resistor element and resistor element assembly
CN107785134B (zh) 电阻器元件以及电阻器元件组件
CN107545968B (zh) 电阻元件及电阻元件安装基板
KR101983180B1 (ko) 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
CN108091460B (zh) 电阻器元件及其制造方法
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101973420B1 (ko) 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
KR101792366B1 (ko) 저항 소자 및 그 실장 기판
US10170223B2 (en) Chip resistor and chip resistor assembly
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101771822B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101670140B1 (ko) 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
CN106898444B (zh) 电阻器元件及具有该电阻器元件的板
KR20180025067A (ko) 저항 소자 및 저항 소자 어셈블리
KR20170098765A (ko) 저항 소자 및 그 실장 기판
KR20180017842A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR20170075423A (ko) 저항 소자 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application