KR20170098765A - 저항 소자 및 그 실장 기판 - Google Patents

Abstract

본 발명의 일 실시 예에 따른 저항 소자는 제1 면 및 상기 제1 면과 마주보는 제2 면을 가지는 베이스 기재; 상기 베이스 기재의 제1 면에 배치되는 저항층; 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층과 연결되며, 상기 베이스 기재의 측면을 따라 연장되는 제3 단자를 포함할 수 있다.

Description

저항 소자 및 그 실장 기판{Resistor element and board having the same mounted thereon}

본 발명은 저항 소자 및 그 실장기판에 관한 것이다.

칩 형상의 저항 소자는 정밀 저항을 구현하는 데에 적합하며, 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 할 수 있다.

저항을 사용한 회로 설계에서 저항이 외부 충격(서지, 정전기 등)으로 인한 데미지를 받아 불량(단락)이 발생되는 경우, 전원의 모든 전류가 IC에 흘러, 회로에 2차 피해가 가는 경우가 발생할 수 있다.

이와 같은 현상을 방지하기 위해서는 회로 설계 시, 복수의 저항을 사용하여 회로를 설계하는 경우를 고려해 볼 수 있으나, 점차 소형화 및 정밀화되고 있는 모바일 기기의 경우, 이와 같은 회로 설계는 기판의 공간 사용이 늘어나므로 바람직하지 않다.

또한, 소형화 및 정밀화에 따라 회로의 특성을 측정하기 위한 프로빙(probing) 작업, 즉 측정기기의 프로브(probe, 탐침)를 이용하여 전자 부품의 단자 패드와 접점을 유지하는데 어려움이 있다. 또한, 프로빙 작업을 위해 별도로 마련되는 인쇄회로기판의 테스트 포인트(test point)는 소형화에 제약으로 작용한다.

일본공개특허 제1993-082003호

본 발명의 일 실시 예에 따르면, 인쇄회로기판의 실장 면적을 효율화할 수 있는 저항 소자 및 그 실장 기판이 제공될 수 있다.

또한, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어, 사용자에게 편의를 제공하는 저항 소자 및 그 실장 기판이 제공될 수 있다.

본 발명의 일 실시 예에 따른 저항 소자는 제1 면 및 상기 제1 면과 마주보는 제2 면을 가지는 베이스 기재; 상기 베이스 기재의 제1 면에 배치되는 저항층; 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층과 연결되며, 상기 베이스 기재의 측면을 따라 연장되는 제3 단자를 포함한다.

또한, 본 발명의 다른 일 실시 예에 따른 저항 소자 실장 기판은 상부에 복수의 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판에 배치되는 저항 소자를 포함하며, 상기 저항 소자는 제1 면 및 상기 제1 면과 마주보는 제2 면을 가지는 베이스 기재, 상기 베이스 기재의 제1 면에 배치되는 저항층, 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자, 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층과 연결되며, 상기 베이스 기재의 측면을 따라 연장되는 제3 단자를 포함한다.

본 발명의 일 실시 예에 따른 저항 소자는 기판 실장 시 공간 효율이 우수하고 인쇄회로기판과의 안정적인 연결이 가능한 효과를 가진다.

또한, 프로빙 패드(probing pad)를 채용하여, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어 사용자에게 편의를 제공하고 인쇄회로기판상에 별도의 테스트 포인트(test point)가 불필요하다.

도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 저항 소자를 나타내는 사시도이다.
도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이다.
도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다. 또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.

도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 저항 소자(100)는 베이스 기재(110), 저항층(120), 제1 내지 제3 단자(131, 132, 133), 및 프로빙 패드(150)를 포함한다.

상기 베이스 기재(110)는 저항층(120)을 지지하고 저항 소자(100)의 강도를 확보하기 위한 것으로, 특별히 제한되지 않으며 예를 들어, 절연 기판 등이 사용될 수 있다.

이에 제한되는 것은 아니나, 상기 베이스 기재(110)는 소정의 두께를 가지며, 일면의 형상이 직사각형인 얇은 판형으로 구성될 수 있으며, 표면이 아노다이징 처리되어 절연된 알루미나 재질로 형성될 수 있다.

또한, 베이스 기재(110)는 열전전도가 우수한 재질로 형성됨에 따라 저항 소자의 사용 시 저항층(120)에서 생성된 열을 외부로 발산하는 열 확산 통로의 역할을 할 수 있다.

저항층(120)은 상기 베이스 기재 상의 제1면에 배치된다. 또한, 상기 저항층(120)은 제1 내지 제3 전극층(131a, 132a, 133a)과 연결되어 제1 내지 제3 전극층(131a, 132a, 133a) 간에 소정의 저항을 형성할 수 있다.

예를 들어, 저항층(120)은 트리밍(trimming)에 의해 저항값이 결정될 수 있다. 트리밍이란 저항값의 미세 조정을 위한 커팅 등과 같은 공정을 일컫는 것으로서, 회로 설계 시 각 저항부에 설정된 저항값을 결정하는 공정일 수 있다.

이에 제한되는 것은 아니나, 상기 저항층(120)은 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다.

제1 단자(131) 및 제2 단자(132)는 베이스 기재(110) 상에서 서로 분리되도록 배치되고, 각각 저항층(120)과 연결된다.

또한, 제3 단자(133)는 제1 단자(131) 및 제2 단자(132) 사이에 배치되고, 저항층(120) 및 프로빙 패드(150)와 연결된다.

예를 들어, 제3 단자(133)는 도 1에 도시된 바와 같이 베이스 기재(110)의 상기 제1면과 상기 제2 면 사이로 배치되는 제3 면(예를 들어, 베이스 기재(100)의 일측면)을 따라 연장되어 저항층(120)과 프로빙 패드(150)를 연결할 수 있다.

구체적으로, 제1 내지 제3 단자(131, 132, 133)는 저항층(120) 상에 배치되는 제1 내지 제3 전극층(131a, 132a, 133a)을 각각 포함할 수 있으며, 상기 제1 내지 제3 전극층(131a, 132a, 133a) 상에 배치되는 제1 내지 제3 도금층(131b, 132b, 133b)을 각각 포함할 수 있다.

예를 들어, 도 2에 도시된 바와 같이 제1 단자(131)는 제1 전극층(131a) 및 제1 도금층(131b)을 포함하고, 제2 단자(132)는 제2 전극층(132a) 및 제2 도금층(132b)을 포함하며, 제3 단자(133)는 제3 전극층(133a) 및 제3 도금층(133b)을 포함할 수 있다.

제1 내지 제3 전극층(131a, 132a, 133a)은 상기 저항층(120)의 일면에 서로 이격되어 배치되며, 상기 제3 전극층(133a)은 제1 전극층(131a) 및 제2 전극층(132a) 사이에 배치될 수 있다. 또한, 제1 내지 제3 전극층(131a, 132a, 133a)은 각각 상기 저항층(120)과 연결될 수 있다.

이에 제한되는 것은 아니나, 상기 제1 내지 제3 전극층(131a, 132a, 133a)은 저항층(120) 상에 도전성의 전극 형성을 위한 도전성 페이스트를 도포하는 방법으로 형성할 수 있으며 도포 방법은 스크린 인쇄 등의 방법을 사용할 수 있다.

상기 제1 내지 제3 전극층(131a, 132a, 133a)은 전술한 저항층(120)과는 다른 재질로 형성될 수 있으며, 예를 들어 구리, 니켈, 백금 등이 이용될 수 있고, 필요에 따라 저항층(120)과 같은 성분을 이용할 수도 있다.

또한, 선택적으로 상기 제1 및 제2 전극층(131a, 132a)과 대향하도록 상기 베이스 기재(110)의 제 2면에 제1 및 제2 이면전극(131d, 132d)이 배치될 수 있다.

상기와 같이 베이스 기재(110)의 제2 면에 제1 및 제2 이면전극(131d, 132d)이 배치되는 경우, 제1 및 제2 전극층(131a, 132a)과 제1 및 제2 이면전극(131d, 132d)은 소성 공정에서 저항층(120)이 베이스 기재(110)에 미치는 힘을 상쇄하여 저항층(120)에 의해 베이스 기재가 휘는 현상을 방지할 수 있다.

이에 제한되는 것은 아니나, 상기 제1 및 제2 이면전극(131d, 132d)은 도전성 페이스트를 인쇄하여 형성할 수 있다.

또한, 상기 베이스 기재(110), 저항층(120) 및 제1 내지 제3 전극층(131a, 132a, 133a)이 배치되어 형성된 적층체의 양 단면에는 제1 및 제2 전극층(131a, 132a)과 각각 연결되는 제1 및 제2 측면전극(131c, 132c)이 선택적으로 배치될 수 있다.

즉, 상기 제1 측면전극은 제1 전극층(131a) 및 제1 이면전극(132d)과 연결되도록 배치되고, 제2 측면전극(132c)은 제2 전극층(132a)과 제2 이면전극(132d)과 연결되도록 배치될 수 있다.

상기 제1 및 제2 측면전극(131c, 132c)은 상기 적층체의 단면에 제1 및 제2 측면전극(131c, 132c)을 형성하는 도전성 물질을 스퍼터링 하는 공정으로 형성될 수 있으며, 반드시 이에 제한되는 것은 아니다.

또한, 제1 내지 제3 전극층(131a, 132a, 133a)이 배치되지 않은 저항층(120)의 표면에는 저항층(120)을 외부 충격으로부터 보호하기 위한 보호층(140)이 배치될 수 있다.

이에 제한되는 것은 아니나 상기 보호층(140)은 실리콘(SiO₂)이나 글라스(glass) 재질로 구성될 수 있으며, 오버 코팅에 의해 저항층(120) 및 베이스 기재(110) 상에 형성될 수 있다.

한편, 보호층(140)이 저항층(120) 및 베이스 기재(110) 상에 배치되더라도 제1 내지 제3 단자(131, 132, 133)가 보호층(140)보다 돌출된 형상을 가짐으로써, 기판 실장 시 제1 내지 제3 단자(131, 132, 133)와 기판에 배치된 전극패드와의 접촉을 용이하게 할 수 있다.

또한, 상기 제1 내지 제3 전극층(131a, 132a, 133a) 상에 제1 내지 제3 도금층(131b, 132b, 133b)이 각각 형성될 수 있다.

저항 소자(100)가 제1 및 제2 이면전극(131d, 132d) 및 제1 및 제2 측면전극(131c, 132c)을 포함하는 경우 상기 이면전극 및 측면전극 상에도 각각 제1 및 제2 도금층(131b, 132b)이 형성될 수 있다.

예를 들어, 제1 도금층(131b)은 제1 전극층(131a), 제1 이면전극(131d) 및 상기 제1 전극층과 상기 제1 이면전극을 연결하는 측면전극(131c)을 덮도록 형성될 수 있으며, 제2 도금층(132b)은 제2 전극층(132a), 제2 이면전극(132d) 및 상기 제2 전극층과 상기 제2 이면전극을 연결하는 측면전극(132c)을 덮도록 형성될 수 있다.

또한, 제3 도금층(133b)은 상기 제3 전극층(133a)을 덮는 하면부, 상기 프로빙 패드(150)의 일부 영역을 덮는 상면부, 및 상기 하면부 및 상기 상면부를 연결하는 측면부를 포함할 수 있다.

이에 제한되는 것은 아니나, 상기 제1 내지 제3 도금층(131b, 132b, 133b)은 배럴 도금법에 의해 형성될 수 있다.

프로빙 패드(150)는 베이스 기재(110)의 제1 면과 마주보는 제2 면에 배치된다. 또한, 프로빙 패드(150)는 제3 단자(133)와 연결되는 도금층일 수 있다.

예를 들어, 제1 단자(131)와 프로빙 패드(150) 사이 및 제2 단자(132)와 상기 프로빙 패드 사이의 소정의 간격은 프로빙 패드 및 단자가 연결되는 단락을 방지하기 위해 적어도 0.01㎜ 이상일 수 있다. 더하여, 프로빙 패드(150)의 길이 방향(L) 폭은 측정기기의 프로브와의 접점 유지를 용이하게 하기 위해 0.05㎜ 이상일 수 있다.

본 발명의 일 실시 예에 의한 저항 소자는 제1 내지 제3 단자(131, 132, 133)를 포함하므로, 기판 실장시 실장 강도가 향상되고 인쇄회로기판과의 안정적인 연결이 가능하다.

또한, 프로빙 패드(150)를 포함하므로, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어 사용자에게 편의를 제공하고 인쇄회로기판상에 별도의 테스트 포인트(test point)가 불필요하다.

도 3은 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다. 도 3에 도시된 저항 소자(100A)는 도 2에 도시된 저항 소자(100)와 비교하여, 저항층이 제1 및 제2 저항층(121, 122)을 포함하고, 전극층(131a, 132a, 133a)의 배치가 다르다는 차이점이 있다.

도 3을 참조하면, 베이스 기재(110)의 제1 면에 제1 및 제2 저항층(121, 122)이 서로 분리되어 배치되고, 제1 및 제2 저항층(121, 122) 상에 제1 내지 제3 전극층(131a, 132a, 133a)이 배치될 수 있다.

구체적으로, 제1 내지 제3 전극층(131a, 132a, 133a) 각각의 일부 영역은 제1 및 제2 저항층(121, 122) 상에 배치되고 나머지 일부 영역은 베이스 기재(110) 상에 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이 베이스 기재(110)의 길이 방향(L)의 일단에서 제1 전극층(131a)은 제1 저항층(121)의 일단 및 베이스 기재(110)의 일부 영역을 덮으며, 베이스 기재(110)의 길이 방향(L)의 타단에서 제2 전극층(132a)은 제2 저항층(122)의 일단 및 베이스 기재(110)의 일부 영역을 덮을 수 있다. 또한, 제3 전극층(133a)은 서로 인접한 제1 저항층(121)의 일단과 제2 저항층(122)의 일단을 덮고, 서로 분리되어 배치된 제1 저항층(121) 및 제2 저항층(122) 사이에서 노출되는 베이스 기재(110) 일면의 일부 영역을 덮을 수 있다.

한편, 상기 제1 저항층(121) 및 제2 저항층(122)은 서로 다른 성분을 포함하는 물질 또는 동일한 성분이라도 조성 비율이 다른 물질을 포함하여 서로 다른 저항값을 가질 수 있다.

이외의 구성 및 기능은 도 1 및 도 2를 참조하여 설명한 저항 소자(100)로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.

도 4는 본 발명의 또 다른 실시 예에 따른 저항 소자를 나타내는 사시도이다.

도 4에 도시된 저항 소자(100')는 도 1에 도시된 저항 소자(100)와 비교하여, 베이스 기재(110)가 제1 면과 제2 면 사이에 배치되는 제3 면에 형성되는 오목부를 포함한다는 차이가 있다.

도 4를 참조하면, 베이스 기재(110)는 제3 면(예를 들어, 상기 베이스 기재(110)의 측면)을 따라 형성되는 오목부를 포함하고, 제3 단자(133')는 상기 오목부를 따라 배치되어 저항층과 상기 프로빙 패드(150)를 연결한다.

예를 들어, 상기 오목부는 제조 공정시 베이스 기재(110)를 복수의 스트립으로 분리하기 전의 모 기판에 복수의 홀을 드릴링(drilling)하여 형성할 수 있다.

상기 제3 단자의 오목부를 따라 배치된 부분은 복수의 홀내에 도전성 페이스트를 채워 넣어 형성하거나, 베이스 기재(110)를 복수의 스트립으로 분리한 후, 도전성 물질을 스퍼터링 하는 공정으로 형성될 수 있으며, 반드시 이에 제한되는 것은 아니다.

이외의 구성 및 기능은 도 1 내지 도 3을 참조하여 설명한 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.

한편, 도면에 도시하지 않았으나 본 발명의 일 실시 예에 따른 저항 소자의 제3 단자는 도 1에 도시된 제3 단자(133) 또는 도 4에 도시된 제3 단자(133')를 대체하여 베이스 기재를 관통하는 비아를 포함할 수 있다. 저항층과 프로빙 패드는 상기 비아를 통해 전기적으로 연결될 수 있다.

도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이고, 도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.

도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 저항 소자의 실장기판(10)은 저항 소자(100') 및 상부에 서로 이격되어 배치된 제1 내지 제3 전극패드(12, 13, 14)를 가지는 인쇄회로기판(11)을 포함한다.

상기 저항 소자는 베이스 기재(110), 베이스 기재(110)의 제1 면에 배치되는 저항층(120), 베이스 기재(110)의 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드(150), 베이스 기재(110) 상에서 서로 분리되도록 배치되고, 각각 저항층(120)과 연결되는 제1 단자(131) 및 제2 단자(132), 및 제1 단자(131) 및 제2 단자(132) 사이에 배치되고, 저항층(120) 및 프로빙 패드(150)와 연결되는 제3 단자(133)를 포함한다.

상기 저항 소자(100')는 도 1 내지 도 4를 참조하여 설명한 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.

인쇄회로기판(11)은 전자회로가 형성되는 부분으로, 전자기기의 특정 작동 내지 제어를 위한 집적회로(IC) 등이 형성되어 별도의 전원으로부터 공급되는 전류가 흐를 수 있다.

이 경우, 인쇄회로기판(11)은 다양한 배선 라인을 포함하거나 또는 트랜지스터 등과 같은 다른 종류의 반도체 소자들을 더 포함할 수 있다. 또한, 인쇄회로기판(11)은 도전층을 포함하거나, 유전층을 포함하는 등 필요에 따라 다양하게 구성될 수 있다.

제1 내지 제3 전극패드(12, 13, 14)는 인쇄회로기판(11) 상에 서로 이격되게 배치되는 것으로, 솔더(15)에 의해 저항 소자(100)의 제1 내지 제3 단자(131, 132, 133)와 각각 연결될 수 있다.

도 5 및 도 6에서는 제1 전극패드(12)가 제1 단자(131)와 연결되고 제2 전극패드(13)가 제2 단자(132)와 연결되는 것으로 도시하였으나, 설계에 따라 제1 전극패드(12)가 제2 단자(132)와 연결되고 제2 전극패드(13)가 제1 단자(131)와 연결될 수 있다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100, 100A, 100': 저항 소자
110: 베이스 기재
120: 저항층
131, 132, 133: 제1 내지 제3 단자
140: 보호층
10: 저항 소자 실장 기판
11: 인쇄회로 기판
12, 13, 14: 제1 내지 제3 전극패드
15: 솔더

Claims (11)

1. 제1 면 및 상기 제1 면과 마주보는 제2 면을 가지는 베이스 기재;
   상기 베이스 기재의 제1 면에 배치되는 저항층;
   상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및
   상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층과 연결되며, 상기 베이스 기재의 측면을 따라 연장되는 제3 단자
   를 포함하는 저항 소자.
   
2. 제1항에 있어서,
   상기 제3 단자는 상기 제2 면으로 연장되는 저항 소자.
   
3. 제1항에 있어서, 상기 제1 내지 제3 단자 각각은
   상기 저항층 상에 배치되는 제1 내지 제3 전극층;
   상기 제1 내지 제3 전극층을 각각 덮는 제1 내지 제3 도금층;
   을 포함하는 저항 소자.
   
4. 제3항에 있어서, 상기 제3 도금층은
   상기 제3 전극층을 덮는 하면부;
   상기 제2 면에 배치되는 상면부; 및
   상기 하면부 및 상기 상면부를 연결하는 측면부를
   포함하는 저항 소자.
   
5. 제1항에 있어서,
   상기 저항층은 서로 분리되도록 배치되는 제1 저항층 및 제2 저항층을 포함하는 저항 소자.
   
6. 제5항에 있어서, 상기 제1 내지 제3 단자 각각은
   상기 제1 및 제2 저항층 상에 각각 배치되는 제1 내지 제3 전극층을 포함하는 저항 소자.
   
7. 제6항에 있어서
   상기 제3 전극층은 상기 제1 저항층의 일단과 상기 제2 저항층의 일단을 덮고, 제1 저항층 및 제2 저항층 사이에서 노출되는 베이스 기재의 일부 영역을 덮는 저항 소자.
   
8. 제6항에 있어서,
   상기 제1 전극층은 상기 제1 저항층의 일단 및 상기 베이스 기재의 일부 영역을 덮고, 상기 제2 전극층은 상기 제2 저항층의 일단 및 상기 베이스 기재의 일부 영역을 덮는 저항 소자.
   
9. 제1항에 있어서,
   상기 베이스 기재는 상기 측면에 형성되는 오목부를 포함하고,
   상기 제3 단자는 상기 오목부를 따라 배치되는 저항 소자.
   
10. 상부에 복수의 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판에 배치되는 저항 소자를 포함하며,
    상기 저항 소자는
    제1 면 및 상기 제1 면과 마주보는 제2 면을 가지는 베이스 기재, 상기 베이스 기재의 제1 면에 배치되는 저항층, 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자, 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층과 연결되며, 상기 베이스 기재의 측면을 따라 연장되는 제3 단자
    를 포함하는 저항 소자 실장 기판.
    
11. 제10항에 있어서,
    상기 제3 단자는 상기 제2 면으로 연장되는 저항 소자 실장 기판.
    
    

Images