KR20170135898A - 디바이스 기판 및 반도체 디바이스의 제조 방법 - Google Patents

디바이스 기판 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20170135898A
KR20170135898A KR1020177031871A KR20177031871A KR20170135898A KR 20170135898 A KR20170135898 A KR 20170135898A KR 1020177031871 A KR1020177031871 A KR 1020177031871A KR 20177031871 A KR20177031871 A KR 20177031871A KR 20170135898 A KR20170135898 A KR 20170135898A
Authority
KR
South Korea
Prior art keywords
temporary adhesive
adhesive layer
wafer
laminate
carrier
Prior art date
Application number
KR1020177031871A
Other languages
English (en)
Other versions
KR102021302B1 (ko
Inventor
알랭 포마하사이
아츠시 나카무라
요시타카 카모치
유 이와이
이치로 코야마
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20170135898A publication Critical patent/KR20170135898A/ko
Application granted granted Critical
Publication of KR102021302B1 publication Critical patent/KR102021302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

웨이퍼(22) 표면의 금속성 볼록부(3) 또는 오목부의 표면 상에 형성되는 금속 산화물이 용이하게 제거될 수 있는 디바이스 기판의 제조 방법; 반도체 디바이스의 제조 방법이 제공된다. 디바이스 기판의 제조 방법은 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물(5)을 캐리어 상에 적용하여 임시 접착제층(5)을 형성하는 단계; 및 상기 캐리어의 반대측의 상기 임시 접착제층의 표면에 주 구성요소가 구리이고 볼록부(3) 및 오목부 중 적어도 하나를 갖는 웨이퍼(22)를, 볼록부 및 오목부 중 적어도 하나를 갖는 측이 상기 임시 접착제층에 인접하는 방식으로 적용하여 라미네이트를 형성하는 단계; 및 170℃ 이상의 온도에서 상기 라미네이트를 가열한 후에 상기 라미네이트로부터 상기 캐리어를 분리하고, 상기 임시 접착제를 더 박리하는 단계를 포함한다.

Description

디바이스 기판 및 반도체 디바이스의 제조 방법
본 발명은 디바이스 기판의 제조 방법, 및 반도체 디바이스의 제조 방법에 관한 것이다. 특히, 본 발명은 임시 접착제로 웨이퍼를 접착하고 상기 웨이퍼를 박막화하는 것을 포함하는 디바이스 기판의 제조 방법에 관한 것이다.
종래부터 박막화된 반도체 디바이스 기판을 제조하기 위한 제안이 이루어지고 있었다. 약 700~900㎛의 두께를 갖는 실리콘 웨이퍼 등의 웨이퍼가 반도체 디바이스의 제조 공정에 사용되는 것이 널리 알려져 있었다. 최근에, 직접회로(IC) 칩의 크기를 감소시키거나 또는 다른 목적으로 웨이퍼의 두께를 200㎛ 이하로 감소시키기 위한 시도가 이루어지고 있었다. 그러나, 200㎛ 이하의 두께를 갖는 웨이퍼는 너무 얇으므로, 기판으로서 이러한 웨이퍼를 사용하는 반도체 디바이스를 제조하는 부품도 너무 얇아져, 추가 공정 또는 단순 이송시에 상기 부품을 손상시키지 않고 안정적으로 지지하거나 이러한 부품을 다루는 것에 어려움이 있었다.
상술한 바와 같은 문제점을 해결하기 위해서, 예를 들면 JP-A2014-189731에 나타낸 바와 같이 임시 접착제를 사용하는 기술이 제안되고 있다. 구체적으로는, 이러한 방법은 도 4를 참조하여 설명된다. 도 4의 (A)에 나타낸 바와 같이, 기판(61) 및 상기 기판의 표면 상에 범프 또는 필러 등으로 불리는 금속성 볼록부(62)를 포함하는 비박막화된 웨이퍼(60)의 표면에 보호층(71)이 제공된다. 상기 보호층(71)을 갖는 상기 웨이퍼(60)로부터 분리하여, 임시 접착제층(11)이 캐리어(12)의 표면 상에 제공되어 접착제 캐리어(100)를 형성한다. 상기 보호층(71)을 갖는 상기 웨이퍼(60)는 상기 보호층(71)이 상기 임시 접착제층(11)에 대면하는 방식으로 상기 접착제 캐리어(100)에 접착된다. (C)에 있어서, 상기 웨이퍼(60)는 박막화되어 있다. 상기 보호층(71)은 용제로 용해되어 상기 접착 캐리어(100)로부터 상기 박막화된 웨이퍼(60)를 분리함으로써, 상기 박막화된 웨이퍼(60)가 분리된다. 이러한 방법은 적합한 박막화를 가능하게 한다.
그러나, 상술한 웨이퍼의 금속성 볼록부 또는 오목부의 표면은 공정시에 자연 산화 등에 의해 금속 광택을 잃을 수 있다. 상기 산화가 상기 웨이퍼의 전도성을 낮추기 때문에, 상기 볼록부 또는 오목부 표면의 이러한 산화를 바람직하게 제거해야 한다. 그러나, 금속 산화물을 제거하기 위해서 추가 공정이 필요하고, 더 많은 노동을 필요로 한다.
본 발명은 상술한 문제점을 해결하는 것을 목표로 하고, 웨이퍼 표면 상의 금속성 볼록부 또는 오목부의 표면 상에 형성된 금속 산화물을 용이하게 제거할 수 있는 디바이스 기판을 제조하는 방법; 및 반도체 디바이스를 제조하는 방법을 제공한다.
상술한 문제점을 해결하기 위해서 면밀한 연구의 결과로서, 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물을 사용하여 170℃ 를 초과하는 온도에서 가열한 후에 상기 임시 접착 조성물이 상기 웨이퍼로부터 박리된 경우, 상기 금속 산화물은 상기 임시 접착제와 함께 제거될 수 있음을 알았다. 구체적으로는, 이하의 수단 <1>, 바람직하게는 <2> 내지 <16>에 의해 상술한 문제점이 해결되었다.
<1> 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물을 캐리어 상에 적용하여 임시 접착제층을 형성하는 단계; 및 볼록부 및 오목부 중 적어도 하나를 갖는 측이 상기 임시 접착제층에 인접하는 방식으로, 상기 캐리어의 반대측의 상기 임시 접착제층의 표면에 주 구성요소가 구리이고 볼록부 및 오목부 중 적어도 하나를 갖는 웨이퍼를 적용하여 라미네이트를 형성하는 단계; 또는
열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 결합 조성물을, 볼록부 및 오목부 중 적어도 하나를 갖는 측에 주 구성요소가 구리이고 볼록부 및 오목부 중 적어도 하나를 표면에 갖는 웨이퍼의 표면 상에 적용하여, 임시 접착제층을 형성하는 단계; 및 상기 웨이퍼에 인접하는 상기 표면의 반대측의 상기 임시 접합제층 상에 캐리어를 적용하여 라미네이트를 형성하는 단계; 및
170℃ 이상의 온도에서 상기 라미네이트를 가열한 후에 상기 라미네이트로부터 상기 캐리어를 분리하고, 상기 임시 접합제를 더 박리하는 단계를 포함하는 디바이스 기판의 제조 방법.
<2> 상기 <1>에 있어서, 상기 열가소성 수지는 엘라스토머인 디바이스 기판의 제조 방법.
<3> 상기 <2>에 있어서, 상기 엘라스토머가 20℃/min의 속도로 25℃로부터 가열될 때에, 상기 엘라스토머의 5% 질량 감소 온도가 250℃ 이상인 디바이스 기판의 제조 방법.
<4> 상기 <2> 또는 <3>에 있어서, 상기 엘라스토머는 스티렌으로부터 유도된 반복단위를 함유하는 디바이스 기판의 제조 방법.
<5> 상기 <2> 내지 <4> 중 어느 하나에 있어서, 상기 엘라스토머는 한쪽 또는 양쪽 말단에 스티렌 블록을 갖는 블록 코폴리머인 디바이스 기판의 제조 방법.
<6> 상기 <1> 내지 <5> 중 어느 하나에 있어서, 상기 불소 원자를 함유하는 화합물은 친유성기를 더 함유하는 디바이스 기판의 제조 방법.
<7> 상기 <1> 내지 <6> 중 어느 하나에 있어서, 상기 불소 원자를 함유하는 화합물은 25℃에서 액체인 디바이스 기판의 제조 방법.
<8> 상기 <1> 내지 <7> 중 어느 하나에 있어서, 전자 분광 화학 분석법을 사용하여, 상기 임시 접착제층의 표면 상의 1400㎛×700㎛의 테스트 영역에 25W의 단색 Al Kα선을 조사하고, 45°의 박리각으로 광전자를 검출함으로써, 상기 임시 접착제층의 표면 상의 불소 원자의 존재비를 결정하는 경우, 상기 캐리어의 측의 상기 임시 접착제층의 표면 상의 불소 원자의 존재비 및 상기 웨이퍼의 측의 상기 임시 접착제층의 표면 상의 불소 원자의 존재비 중 적어도 하나는 10~35%인 디바이스 기판의 제조 방법.
<9> 상기 <1> 내지 <8> 중 어느 하나에 있어서, 상기 임시 접착제층은 25℃에서 액체이고, 규소 원자를 함유하는 화합물을 포함하는 디바이스 기판의 제조 방법.
<10> 상기 <1> 내지 <9> 중 어느 하나에 있어서, 상기 캐리어와 상기 임시 접착제층은 서로 인접하는 디바이스 기판의 제조 방법.
<11> 상기 <1> 내지 <10> 중 어느 하나에 있어서, 상기 라미네이트가 가열된 후에 상기 웨이퍼의 측의 상기 라미네이트의 표면에 기계적 공정 및 화학적 공정 중 적어도 하나를 행하는 디바이스 기판의 제조 방법.
<12> 상기 <1> 내지 <11> 중 어느 하나에 있어서, 상기 박리된 임시 접착제는 산화구리를 함유하는 디바이스 기판의 제조 방법.
<13> 상기 <1> 내지 <12> 중 어느 하나에 있어서, 상기 웨이퍼의 기판 표면에 대하여 60°~180°의 각으로 상기 임시 접착제층을 박리하는 단계를 포함하는 디바이스 기판의 제조 방법.
<14> 상기 <1> 내지 <13> 중 어느 하나에 있어서, 상기 웨이퍼는 직사각형 반도체칩 중 하나의 2개의 대향하는 측이 다른 직사각형 반도체칩(들)의 2개의 대향하는 측과 평행하게 되는 방식으로 배열된, 볼록부 및 오목부 중 적어도 하나를 갖는 2개 이상의 직사각형 반도체칩을 포함하고, 상기 임시 접착제층은 상기 직사각형의 한측에 대하여 30°초과 60°미만의 각으로 박리되는 디바이스 기판의 제조 방법.
<15> 상기 <1> 내지 <14> 중 어느 하나에 기재된 디바이스 기판의 제조 방법을 포함하는 반도체 디바이스의 제조 방법.
<16> 웨이퍼 표면에 주 구성요소가 구리이고 볼록부 및 오목부 중 적어도 하나의 표면 상에 산화구리를 제거하기 위해서 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물의 사용.
도 1a~1g는 본 발명에 의한 디바이스 기판의 제조 방법을 나타내는 계략도이다.
도 2는 임시 접착제층이 웨이퍼로부터 박리된 각을 나타내는 계략도이다.
도 3은 임시 접착제층이 볼록부로부터 박리될 때에, 산화구리를 제거하기 위한 공정을 나타내는 개념도이다.
도 4는 종래의 디바이스 기판의 제조 방법을 나타내는 계략도이다.
이하에, 본 발명을 상세하게 설명한다. 본 명세서에 있어서, "수~다른 수"로 표현된 수치적 범위는 범위의 하한을 나타내는 전자의 수와 그 상한을 나타내는 후자의 수 사이를 포함하는 범위를 의미한다. 우선, 본 명세서에 사용되는 용어를 설명한다.
본 명세서에 나타내는 각은 수학적 의미에서 정확한 각을 포함할 뿐만 아니라, 약 ±0.5°의 오차를 허용함을 의미한다.
본 발명에 의한 디바이스 기판의 제조 방법은 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물을 캐리어 상에 적용하여 임시 접착제층을 형성하는 단계; 및 볼록부 및 오목부 중 적어도 하나를 갖는 측이 상기 임시 접착제층에 인접하는 방식으로, 상기 캐리어의 반대측의 상기 임시 접착제층의 표면에 주 구성요소가 금속(바람직하게는 구리)이고 볼록부 및 오목부 중 적어도 하나를 갖는 웨이퍼를 적용하여 라미네이트를 형성하는 단계; 또는
열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 결합 조성물을, 볼록부 및 오목부 중 적어도 하나를 갖는 측에 주 구성요소가 금속(바람직하게는 구리)이고 볼록부 및 오목부 중 적어도 하나를 표면에 갖는 웨이퍼의 표면 상에 적용하여, 임시 접착제층을 형성하는 단계; 및 상기 웨이퍼에 인접하는 상기 표면의 반대측의 상기 임시 접합제층 상에 캐리어를 적용하여 라미네이트를 형성하는 단계; 및
170℃ 이상의 온도에서 상기 라미네이트를 가열한 후에 상기 라미네이트로부터 상기 캐리어를 분리하고, 상기 임시 접합제를 더 박리하는 단계를 더 박리하는 단계를 포함한다.
열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물을 170℃ 이상의 온도에서 가열함으로써, 앵커 효과를 발생시켜 웨이퍼에의 상기 임시 접착 조성물의 접착력을 향상시킨다. 그 결과, 상기 웨이퍼의 볼록부 및 오목부(이하, 때때로 "볼록부 및/또는 오목부"라고 함) 중 적어도 하나의 표면 상에 자연 산화에 의해 형성된 금속 산화물(바람직하게는 산화구리)과 상기 임시 접착제 사이의 접착력은 상기 산화구리와 상기 볼록부 및/또는 오목부 사이의 접착력보다 강해져, 상기 임시 접착제(바람직하게는 임시 접착제층)가 박리될 때에 상기 금속 산화물(바람직하게는 산화구리)은 상기 임시 접착제와 함께 제거될 수 있다. 본 발명에 의하면, 금속 산화물(바람직하게는 산화구리)을 제거하기 위해서 사용되는 종래의 추가 공정을 배제할 수 있다. 본 발명에 더 의하면, 상기 임시 접착 조성물이 불소 원자를 함유하는 화합물을 포함하여 불소 원자를 함유하는 화합물이 상기 임시 접착제층의 표면 근처 영역에 집중되기 때문에, 상기 임시 접착제층은 종래의 방법과 마찬가지로 보호층, 분리층, 이형층 등을 사용하지 않고 용이하게 박리될 수 있다.
본 발명의 방법은 도 1~3을 참조하여 실시예로 이하에 상세하게 설명한다. 그러나, 본 발명은 이들 실시형태에 한정되지 않음을 이해해야 한다.
도 1~3에 있어서, 참조 번호는 이하의 의미를 갖는다: 1은 웨이퍼; 2는 상기 웨이퍼의 기판; 3은 볼록부 및/또는 오목부; 4는 캐리어; 5는 임시 접착제층; 6은 지지체; 7은 반도체칩; 8은 산화구리; 22는 박막화된 웨이퍼를 의미한다.
도 1은 본 발명에 의한 디바이스 기판의 제조 방법을 나타내는 계략도이다.
도 1a에 나타낸 바와 같이, 웨이퍼(1)는 기판(2) 및 상기 기판 표면에 주 구성요소가 금속(바람직하게는 구리)인 볼록부 및/또는 오목부(3)를 포함한다. 여기에서, "주 구성요소가 금속"은 상기 볼록부 및/또는 오목부의 가장 풍부한 성분이 금속이고, 바람직하게는 상기 볼록부 및/또는 오목부는 금속(바람직하게는 구리)의 90질량% 이상, 보다 바람직하게는 95질량% 이상이다. 또한, 도 1a에 나타낸 바와 같이, 상기 웨이퍼(1)를 지지하는 캐리어(4)가 본 발명에 사용된다.
본 명세서에 있어서, 상기 볼록부 및/또는 오목부는 범퍼 및 필러에 의해 예시된다. 물론, 상기 볼록부 및/또는 오목부는 본 발명의 범위로부터 벗어남 없이 다른 금속성 볼록부 및/또는 오목부일 수 있다.
상기 웨이퍼의 기판은 실리콘, 몰디드 수지(예를 들면, 에폭시 수지 등), 몰디드 수지와 실리콘의 혼합물 등에 특별히 한정되지 않고 제조될 수 있다. 상기 캐리어는 실리콘 기판, 세라믹 기판, 몰디드 기판, 유리 기판 등에 특별히 한정되지 않고 제조될 수 있다.
그 후에, 도 1b에 나타낸 바와 같이, 임시 접착 조성물은 상기 캐리어(4)에 적용되어 임시 접착제층(5)을 형성한다. 상기 임시 접착 조성물은 필름처럼 상기 임시 결합 조성물을 코팅 및 형성하고, 상기 임시 접착 조성물을 라미네이팅함으로써 상기 캐리어(4)에 적용된다. 보다 바람직한 코팅 기술은 스핀 코팅, 스프레이 코팅 또는 롤 코팅이다. 상기 임시 접착 조성물이 용제를 함유하는 경우, 상기 임시 접착 조성물은 층처럼 적용된 후에 건조되는 것이 바람직하다. 건조 조건은 상기 임시 접착 조성물의 유형, 및 상기 임시 접착제층의 두께에 의존한다. 예를 들면, 건조 조건은 60~220℃에서 10~600초 동안 건조하는 것이 바람직하다. 건조 온도는 80~200℃가 보다 바람직하다. 건조 시간은 30~500초가 보다 바람직하고, 40~400초가 더욱 바람직하다. 건조는 2단계로 온도를 단계적으로 증가시킴으로써 일어날 수 있다. 예를 들면, 건조는 90~130℃에서 30~250초 동안 가열한 후에, 170~220℃에서 30~250초 동안 가열하는 단계를 포함한다.
상기 임시 접착 조성물이 도 1b의 상기 캐리어(4)의 표면 상에 제공되지만, 상기 임시 접착제층(5)은 상기 캐리어(4)의 표면 상에 제공된 여분의 층의 표면 상에 형성될 수 있다. 여분의 층의 예는 이형층 및 분리층을 포함한다. 본 발명의 바람직한 실시형태에 있어서, 상기 임시 접착제층(5)은 상기 캐리어(4)의 표면 상에 제공된다.
상기 임시 접착 조성물이 도 1b의 상기 캐리어 상에 적용되지만, 상기 임시 접착 조성물은 다른 실시형태에 있어서 상기 볼록부 및/또는 오목부를 갖는 측의 상기 웨이퍼의 표면 상에 적용될 수 있다. 본 발명에 있어서, 상기 캐리어 상에 적용되는 것이 바람직하다.
그 후에, 도 1c에 나타낸 바와 같이, 상기 웨이퍼 기판의 표면 상에 주 구성요소가 금속(바람직하게는 구리) 및/또는 볼록부이고 볼록부 및/또는 오목부(3)를 갖는 웨이퍼는 볼록부 및/또는 오목부(5)를 갖는 층이 상기 임시 접착제층(5)에 인접하는 방식으로 적용되어 라미네이트를 형성한다. 보다 바람직하게는, 상기 라미네이트는 상기 웨이퍼, 상기 캐리어, 및 상기 임시 접착제층을 가열 및 압력 하에서 접착시킴으로써 제조될 수 있다. 예를 들면, 압력 결합 조건은 1~15분 동안에 0.01~1MPa의 압력 및 100~230℃의 온도를 포함하는 것이 바람직하다.
상기 임시 접착제층이 상기 웨이퍼 표면 상에 적용되면, 상기 캐리어는 상기 웨이퍼에 인접한 표면에 대향하는 측의 상기 임시 접착제층에 적용되어 라미네이트를 형성한다. 후자의 경우에 있어서, 상기 임시 접착제층 및 상기 캐리어는 서로 인접할 수 있고, 여분의 층에 의해 매개될 수 있다. 여분의 층의 예는 이형층 및 분리층을 포함한다.
본 발명의 보다 바람직한 실시형태에 있어서, 상기 임시 접착제층(5)은 상기 캐리어(4) 표면 상에 제공되고 상기 웨이퍼와 라미네이팅된다. 또한, 상기 임시 접착제층은 단층 또는 2개 이상의 층으로 제공될 수 있고, 단층이 바람직하다.
도 1d(도 1d의 (22))에 나타낸 바와 같이, 가열한 후에 상기 웨이퍼의 기판(2), 즉 상기 임시 접착제층(5)에 인접한 측과 대향하는 상기 웨이퍼의 측은 박막화된다. 박막화는 기계적 공정 또는 화학적 공정 중 적어도 하나에 의해 일어난다. 상기 기계적 공정 및 화학적 공정은 특별히 한정되지 않지만, 예를 들면 그라인딩 및 화학적 기계 연마(CMP) 등의 박막화 공정; 화학 기상 증착(CVD) 및 물리 기상 증착(PVD) 등의 고온 진공 공정; 유기용제 및 산성 또는 염기성 처리 용액 등의 화학물질을 사용하는 공정; 도금; 활동 광선으로의 조사; 가열/냉각 공정 등을 포함하는 것이 바람직하다.
박막화 후에 상기 웨이퍼 기판의 두께는 500㎛ 미만이 바람직하고, 평균적으로 1~200㎛가 보다 바람직하다.
그 후에, 도 1d에 나타낸 라미네이트는 170℃ 이상의 온도에서 가열된다. 상기 가열 온도의 하한은 175℃ 이상이 바람직하고, 180℃ 이상이 보다 바람직하고, 185℃ 이상이 더욱 바람직하다. 상기 가열 온도의 상한은 300℃ 이하가 보다 바람직하다. 상기 볼록부의 표면 상에 형성된 금속 산화물(바람직하게는 산화구리)은 이러한 범위를 선택함으로써 보다 효과적으로 제거될 수 있다.
상기 가열 시간은 가열 온도에 도달한 후에 30초 이상이 바람직하고, 1분 이상이 보다 바람직하고, 30분 이상이 더욱 바람직하다. 상기 가열 시간의 상한은 특별히 한정되지 않지만, 가열 온도에 도달한 후에 5시간 이하가 바람직하고, 1시간 이하가 보다 바람직하다.
이 실시형태가 170℃ 이상의 온도에서 가열된 후에 상기 웨이퍼 기판을 박막화하는 단계를 포함하지만, 다른 실시형태는 상기 웨이퍼 기판을 박막화한 후에 170℃ 이상의 온도에서 가열하는 단계를 포함한다.
가열 후에, 도 1e에 나타낸 바와 같이, 상기 캐리어(4)는 상기 라미네이트로부터 분리된다. 분리는 상술한 바와 같이 힘을 가하거나, 또는 이형층 또는 분리층을 사용하여 일어날 수 있다. 이형층 및 분리층의 예는 용제에 용해된 층, 조사에 의해 분리된 층 등을 포함한다. 본 발명에 있어서, 힘을 가함으로써 분리가 일어나는 것이 바람직하다. 다시 말하면, 추가 공정 없이 상기 박막화된 웨이퍼(22)의 수직방향으로 상기 캐리어(4)의 애지를 위로 당김으로써 분리가 일어나는 것이 바람직하다. 또한, 이 경우에 있어서, 칼 등으로 상기 캐리어(4)와 상기 임시 접착제층(5) 사이에 슬릿을 형성한 후에 분리가 일어나는 것이 바람직하다. 본 발명에 있어서, 상기 캐리어(4)와 상기 임시 접착제층(5)은 그들 사이의 계면에서 분리되는 것이 바람직하다. 구체적으로는, 상기 캐리어(4)와 상기 임시 접착제층(5) 사이의 계면에서의 박리 강도(A), 및 상기 볼록부 및/또는 오목부를 갖는 상기 웨이퍼의 표면과 상기 임시 접착제층(5) 사이의 박리 강도(B)는 이하의 관계를 만족하는 것이 바람직하다.
A < B …… 식(1)
분리 속도는 30~70mm/분이 바람직하고, 40~60mm/분이 보다 바람직하다. 분리는 40℃ 미만에서 일어나는 것이 바람직하고, 10~40℃의 범위가 보다 바람직하다.
도 1f에 나타낸 바와 같이, 상기 캐리어(4)가 상기 라미네이트로부터 분리된 후에, 상기 박막화된 웨이퍼 표면 상에 상기 임시 접착제층(5)을 갖는 상기 박막화된 웨이퍼(22)는 지지체(6)로 이송되는 것이 바람직하다. 상기 지지체(6)의 예는 다이싱 테이프, 백 그라인딩 테이프 등을 포함한다. 그러나, 상기 지지체(6) 등으로의 이송 없이 후속 단계를 행할 수 있음을 이해해야 한다.
그 후에, 도 1g에 나타낸 바와 같이, 상기 임시 접착제층(5)은 상기 박막화된 웨이퍼 표면 상에 상기 임시 접착제층(5)을 갖는 상기 박막화된 웨이퍼(22)로부터 박리된다. 특별히 한정되지 않은 임의의 수단, 예를 들면 기계적 또는 손으로 박리할 수 있다. 박리는 40℃ 이하에서 이루어지는 것이 바람직하고, 10~40℃의 범위가 보다 바람직하다.
상기 임시 접착제층을 도 1g의 층으로 나타내고 있지만, 상기 임시 접착제층은 본 발명의 범위 내에서 층의 형태로 반드시 박리될 필요는 없음을 이해해야 한다.
상기 임시 접착제층(5)은 상기 웨이퍼 기판의 표면에 대하여 60~180°의 각(도 1g의 각(α))으로 박리되는 것이 바람직하다. 이러한 각으로는, 더 작은 힘으로 성공적으로 박리할 수 있다. 또한, 이것은 상기 임시 접착제층이 층의 형태로 남아 있는 동안 박리될 수 있게 도와준다. 박리 수단의 예는 손으로 박리, 기계적 박리 등을 포함한다. 박리력은 접착 조건 등에 의존하지만, 예를 들면 10~135N일 수 있다. 상기 박리각의 하한은 90°이상이 바람직하다. 상기 각의 상한은 150°이하가 바람직하다.
통상적으로, 본 발명에서 사용된 상기 박막화된 웨이퍼(22)는 도 2에 나타낸 바와 같이 볼록부 및 오목부 중 적어도 하나를 갖는 2개 이상의 직사각형 반도체칩(7)을 포함한다. 따라서, 상기 볼록부는 상기 반도체칩(7) 내에 존재한다. 또한, 상기 직사각형 반도체칩은 상기 직사각형 반도체칩 중 하나의 2개의 대향하는 측이 다른 직사각형 반도체칩(들)의 2개의 대향하는 측과 평행하게 되는 방식으로 배열되는 것이 바람직하다. 본 발명에 있어서, 임시 접착제층은 상기 직사각형의 한 측에 대해 30°초과 60°미만의 각으로 박리되는 것이 바람직하다. 따라서, 도 2의 각(β) 방향으로 박리되는 것이 바람직하다. 도면 중의 화살표는 상기 임시 접착제층이 박리되는 방향을 나타낸다. 이러한 방향에 있어서, 상기 임시 접착제층은 더 작은 박리력으로 박리될 수 있다. 또한, 이것은 상기 임시 접착제층이 층의 형태로 남아 있는 동안 박리될 수 있게 도와준다.
상기 박리각이 상기 직사각형 반도체칩의 직사각형의 한 측에 대해 40°이상 50°이하인 것이 보다 바람직하다. 본 명세서에서 말하는 직사각형은 수학적 의미의 직사각형을 포함할 뿐만 아니라, 본 발명의 기술 분야에서 허용 가능한 범위 내의 오차를 허용하는 것을 의미한다. 또한, 상기 직사각형은 정사각형을 포함하고, 보다 바람직하게는 정사각형이다.
도 3은 산화구리가 제거되는 방법을 나타내는 계략도이고, 도 3의 (a)에 있어서, 박막화된 웨이퍼(22)의 볼록부(3)의 표면 상에 형성되는 산화구리(8)의 필름을 나타낸다. 상기 산화구리(8)를 도 3의 (a)에 필름으로 나타내고 있지만, 완전한 필름의 형태일 필요는 없고 부분적으로 산화된 구리일 수 있다. 그 후에, 도 3의 (b)에 나타낸 바와 같이, 임시 접착제층(5)은 본 발명으로 형성된 상기 산화구리(8)의 필름을 이미 갖는 상기 볼록부(3)의 표면 상에 형성된다. 그 후에, 상기 임시 접착제층(5)은 170℃ 이상의 온도에서 가열됨으로써 앵커 효과가 발생되어 상기 볼록부(3)와 상기 산화구리(8)의 필름 사이의 접착력을 향상시킨다. 상기 임시 접착제는 열을 가함으로써 미세한 불균일의 산화구리를 관통하고, 상기 산화구리와 상기 임시 접착제층 사이의 접착력은 상기 산화구리와 상기 볼록부의 접착력보다 커진다. 이를 앵커 효과라고 한다. 그 결과, 상기 산화구리(8)는 상기 임시 접착제층(5)이 박리(도 3(C))될 때에, 효과적으로 제거될 수 있다.
상술한 방법에 의해 얻은 상기 디바이스 기판은, 예를 들면 그 후에 각각의 직사각형 반도체칩 내로 다이싱되어 반도체 디바이스에 내장된다. 따라서, 본 발명은 상술한 디바이스 기판의 제조 방법을 포함하는 반도체 디바이스의 제조 방법도 개시한다.
이어서, 본 발명에 사용되는 임시 접착 조성물이 이하에서 설명된다.
본 발명에 사용되는 임시 접착 조성물은 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함한다.
본 발명에 사용되는 임시 접착 조성물은 불소 원자를 함유하는 화합물이 상기 임시 접착제층의 표면 근처 영역에 용이하게 집중될 수 있도록 불소 원자를 함유하는 화합물을 포함함으로써, 상기 임시 접착제층의 표면 근처에 불소 원자를 함유하는 화합물의 집중을 증가시킬 수 있다. 그 결과, 상기 임시 접착제층은 상기 웨이퍼로부터 용이하게 박리될 수 있도록 형성될 수 있다. 또한, 가열 단계는 상기 임시 접착제층이 상기 캐리어 또는 상기 웨이퍼 상에 매우 미세한 불균일을 따르고, 적절한 앵커 효과로 인해 높은 접착성을 갖도록 한다.
구체적으로는, 표면 상의 불소 원자의 존재비가 상기 임시 접착제층의 표면 상의 1400㎛×700㎛의 테스트 영역에 25W의 단색 Al Kα선을 조사하고, 45°의 박리각으로 광전자를 검출함으로써 측정될 때에, 상기 캐리어의 측 상에 상기 임시 접착제층의 표면의 불소 원자의 존재비 및 상기 웨이퍼 측 상에 상기 임시 접착제층의 표면의 불소 원자의 존재비 중 적어도 하나는 10~35%가 바람직하고, 15~30%가 보다 바람직하다.
<<불소 원자를 함유하는 화합물>>
본 발명에 사용되는 임시 접착 조성물은 불소 원자를 함유하는 화합물을 포함한다. 상기 불소 원자를 함유하는 화합물은 불소계 액체 형태 화합물이 바람직하고, 본 명세서에서 25℃에서 액체 형태인 화합물로서 규정된다. 일 실시형태에 의하면, 상기 불소계 액체 형태 화합물은 25℃에서 1~100.000mPa·s 사이의 점성을 갖는다. 25℃에서 상기 불소 원자를 함유하는 화합물의 점성은 10~20.000mPa·s가 보다 바람직하고, 100~15.000mPa·s가 더욱 바람직하다.
본 발명에 바람직하게 사용될 수 있는 불소 원자를 함유하는 화합물은 올리고머 또는 폴리머 중 하나일 수 있다. 또한, 올리고머 및 폴리머의 혼합물일 수도 있다. 이러한 혼합물은 모노머를 더 포함할 수 있다. 또한, 불소 원자를 함유하는 화합물은 모노머일 수도 있다.
상기 불소 원자를 함유하는 화합물은 내열성 등을 향상시키기 위해 올리고머, 폴리머 또는 그 혼합물이 바람직하다. 예를 들면, 올리고머 및 폴리머는 라디칼 폴리머, 양이온 폴리머, 음이온 폴리머 등을 포함하고, 임의의 것이 바람직하게 사용될 수 있다. 비닐 폴리머가 특히 바람직하다.
본 발명에 있어서, 불소 원자를 함유하는 화합물은 일시적으로 접착될 때 상기 웨이퍼 또는 상기 캐리어의 공정시에 변성되지 않는 화합물이 바람직하다. 예를 들면, 250℃ 이상에서 가열된 후 또는 상기 웨이퍼가 다양한 화학 물질로 처리된 후에 액체로서 존재할 수 있는 화합물이 바람직하다. 특정예로서, 10℃/분의 가열 조건 하에서 25~250℃에서 가열한 후, 25℃로 냉각시킨 후에, 25℃에서 1~100.000mPa·s의 점성이 바람직하고, 10~20.000mPa·s가 보다 바람직하고, 100~15.000mPa·s가 더욱 바람직하다.
이러한 특성을 갖는 상기 불소 원자를 함유하는 화합물은 반응성기를 함유하지 않는 비열경화성 화합물이 바람직하다. 상기 반응성기는 중합성기, 가수분해성기 등을 포함하는 일반적으로 250℃에서 가열시에 반응하는 기를 의미한다. 구체적으로는, 예를 들면 메트(아크릴), 에폭시, 이소시아나토 등의 기를 포함한다.
또한, 상기 불소 원자를 함유하는 화합물은 25℃에서 20℃/분의 속도로 가열될 때에, 10%의 질량 감소 온도가 250℃ 이상인 것이 바람직하고, 280℃ 이상이 보다 바람직하다. 상한은 특별히 한정되지 않지만, 예를 들면 1000℃ 이하가 바람직하고, 800℃ 이하가 보다 바람직하다. 본 실시형태에 의하면, 높은 내열성을 갖는 임시 접착제층을 용이하게 형성할 수 있다. 본 명세서에 사용된 바와 같이, 상기 질량 손실 온도는 상술한 가열 조건 하의 질소 가스 스트림에서 열중량 분석기(TGA)에 의해 측정된 값을 말한다.
본 발명에 사용되는 불소 원자를 함유하는 화합물은 친유성기를 함유하는 것이 바람직하다. 상기 친유성기는 직쇄상 또는 분기상 알킬기, 시클로알킬기, 방향족기 등일 수 있다.
상기 불소 원자를 함유하는 화합물은 하나의 친유성기 또는 2개 이상의 친유성기만을 함유하는 화합물일 수 있다. 또한, 상기 친유성기는 불소 원자를 함유할 수 있다. 따라서, 본 발명에서 불소 원자를 함유하는 화합물은 친유성기에만 불소 원자를 함유하는 화합물 일 수 있다. 또한, 친유성기를 이외에 불소 원소를 함유하는 기(불소기라고 함)를 더 포함하는 화합물일 수 있다. 친유성기 및 불소기를 함유하는 화합물이 바람직하다. 상기 불소 원자를 함유하는 화합물이 친유성기 및 불소기를 함유하는 화합물인 경우, 상기 친유성기는 불소 원자를 함유하거나 함유하지 않을 수 있지만, 불소 원자를 함유하지 않는 것이 바람직하다.
상기 불소 원자를 함유하는 화합물은 1개 이상의 친유성기를 함유하고, 하나의 분자 내에 2~100개의 친유성기가 바람직하고, 6~80개의 친유성기가 보다 바람직하다.
사용할 수 있는 불소기는 공지된 불소기를 포함한다. 예를 들면, 불소 함유 알킬기, 불소 함유 알킬렌기 등을 포함한다. 친유성기로서 기능하는 불소기가 친유성기에 포함된다는 것을 유의해야 한다.
상기 불소 원자를 함유하는 화합물은 불소 원자의 1~90질량%를 함유하는 것이 바람직하고, 2~80질량%가 보다 바람직하고, 5~70질량%가 더욱 바람직하다. 상기 불소의 함량이 상술한 범위 내이면, 높은 박리성이 달성된다.
상기 불소 원자의 함량은 "{(한 분자 중의 불소 원자의 수)×(불소 원자의 질량)/한 분자 중의 모든 원자의 질량}×100" 으로 규정된다.
통상적으로 사용 가능한 불소 원자를 함유하는 화합물의 적합한 예는 DIC Corporation에 의해 제조된 Megaface® 시리즈의 F-251, F-281, F-477, F-552, F-553, F-554, F-555, F-556, F-557, F-557, F-559, F-560, F-561, F-562, F-563, F-565, F-567, F-568, F-569, F-571, R-40, R-41, R-43, 및 R-94를 포함한다.
본 발명에 사용되는 임시 접착 조성물 중의 불소 원자를 함유하는 화합물의 양은 용제를 제외한 임시 접착 조성물 질량에 대해서 0.01~10질량%가 바람직하고, 0.02~5질량%가 보다 바람직하다. 상기 불소 원자를 함유하는 화합물의 양이 상기 범위 내에 있는 경우, 높은 접착성 및 박리성이 달성된다. 불소 원자를 함유하는 1종 화합물만 또는 불소 원자를 함유하는 2종 이상의 화합물의 조합물이 사용될 수 있다. 2종 이상의 이러한 화합물이 조합되어 사용되는 경우, 총량은 상기 범위 내에 있는 것이 바람직하다.
<<엘라스토머>>
본 발명에 사용되는 임시 접착 조성물에 함유되는 열가소성 수지는 엘라스토머가 바람직하다. 상기 엘라스토머의 사용은 상기 임시 접착제층을 허용하여, 상기 웨이퍼의 볼록부 및/또는 오목부에도 행할 수 있고, 적절한 앵커 효과로 인해 높은 접착성을 가질 수 있다. 또한, 상기 캐리어는 상기 박막화된 웨이퍼로부터 적절하게 분리될 수 있거나, 상기 박막화된 웨이퍼 상에 어떠한 스트레스 없이 상기 박막화된 웨이퍼로부터 상기 임시 접착제를 적절하게 박리할 수 있음으로써, 상기 웨이퍼 상의 반도체칩 등의 파손 또는 낙하를 방지할 수 있다.
본 명세서에 사용된 바와 같이, 상기 엘라스토머는 탄성 변형을 나타내는 폴리머 화합물을 말한다. 다시 말하면, 외력이 가해지자마자 외력에 대하여 즉각적으로 변형되고, 외력이 제거되면 신속하게 원래의 형상으로 복원되는 성질을 지닌 폴리머 화합물로 규정된다.
상기 엘라스토머는 2.000~200.000의 평균 분자량을 갖는 것이 바람직하고, 10.000~200.000이 보다 바람직하고, 50.000~100.000이 더욱 바람직하다. 상기 평균 분자량이 상기 범위인 경우, 상기 엘라스토머는 용제에서 높은 용해성을 갖음으로써 적용성을 향상시킨다.
본 발명에 있어서, 상기 엘라스토머는 특별히 한정되지 않고, 예는 블록 코폴리머, 랜덤 코폴리머, 및 그래프트 코폴리머를 포함하고, 이들 중에 블록 코폴리머가 바람직하다.
사용할 수 있는 엘라스토머의 유형은 스티렌(폴리스티렌 엘라스토머), 폴리에스테르 엘라스토머, 폴리올레핀 엘라스토머, 폴리우레탄 엘라스토머, 폴리아미드 엘라스토머, 폴리아크릴레이트 엘라스토머, 실리콘 엘라스토머, 폴리이미드 엘라스토머 등으로부터 유도된 반복단위를 함유하는 엘라스토머를 포함한다. 특히, 폴리스티렌 엘라스토머, 폴리에스테르 엘라스토머, 및 폴리아미드 엘라스토머가 바람직하고, 그 중에서도 폴리스티렌 엘라스토머가 내열성과 박리성으로 인해 가장 바람직하다.
본 발명에 있어서, 상기 엘라스토머는 수소 첨가물이 바람직하다. 특히, 폴리스티렌 엘라스토머의 수소 첨가물이 바람직하다. 상기 엘라스토머가 수소 첨가물이면, 열 안정성 및 저장 안정성이 향상된다. 또한, 박리성이 향상된다. 여기에서, 상기 수소 첨가물은 수소 첨가 엘라스토머로 이루어지는 폴리머를 말한다.
상기 엘라스토머는 20℃/분의 속도로 25℃에서 가열될 때에, 5%의 질량 감소 온도가 250℃ 이상인 것이 바람직하고, 300℃ 이상이 보다 바람직하고, 350℃ 이상이 더욱 바람직하고, 400℃ 이상이 가장 바람직하다. 상한은 특별히 한정되지 않지만, 예를 들면 1000℃ 미만이 바람직하고, 800℃ 미만이 보다 바람직하다. 본 실시형태에 의하면, 높은 내열성을 갖는 임시 접착제층을 용이하게 형성할 수 있다.
초기 크기가 100%라고 가정하면, 본 발명에 사용되는 엘라스토머는 상온(20℃)에서 작은 외력으로 200%까지 변형되고, 외력이 제거되면 130% 이하로 신속하게 복원되는 성질을 갖는다.
<<폴리스티렌 엘라스토머>>
상기 폴리스티렌 엘라스토머는 특별히 한정되지 않지만, 목적에 따라 적합하게 선택될 수 있다. 예를 들면, 이러한 엘라스토머는 스티렌-부타디엔-스티렌(SBS) 블록 코폴리머, 스티렌-이소프렌-스티렌(SIS) 블록 코폴리머, 스티렌-에틸렌-부틸렌-스티렌(SEBS) 블록 코폴리머, 스티렌-부타디엔-부틸렌-스티렌(SBBS) 코폴리머, 및 그 수소 첨가물; 스티렌-에틸렌-부틸렌-스티렌(SEBS) 블록 코폴리머, 스티렌-에틸렌-프로필렌-스티렌(SEPS) 블록 코폴리머, 스티렌-에틸렌-에틸렌-프로필렌-스티렌 블록 코폴리머 등을 포함한다.
상기 폴리스티렌 엘라스토머에 함유되는 스티렌으로부터 유도된 반복단위의 양은 10~90질량%가 바람직하다. 박리성을 향상시키기 위해서, 하한은 25질량% 이상이 바람직하고, 51질량% 이상이 보다 바람직하다.
상기 폴리스티렌 엘라스토머는 스티렌 및 다른 수지의 블록 코폴리머가 바람직하고, 한쪽 또는 양쪽 말단에서 스티렌 블록을 갖는 블록 코폴리머가 보다 바람직하고, 양쪽 말단에 스티렌 블록을 갖는 블록 코폴리머가 특히 바람직하다. 상기 폴리스티렌 엘라스토머가 한쪽 또는 양쪽 말단에서 스티렌 블록(스티렌으로부터 유도된 반복단위)을 갖는 블록 코폴리머이면, 열 안정성은 더욱 향상되는 경향이 있다. 이것은 높은 내열성을 갖는 스티렌으로부터 유도된 반복단위가 말단에 존재하기 때문이다. 특히, 스티렌으로부터 유도된 반복단위의 블록 잔기는 내열성 및 내약품성이 더 양호하기 때문에 반응성 경질 폴리스티렌 블록이 바람직하다. 이들 블록을 포함하는 블록 코폴리머는 200℃ 이상에서 경질 및 연질되는 블록으로 상분리되는 것으로 나타난다. 상기 상분리 블록 코폴리머의 형태학은 웨이퍼 기판의 표면 조도를 감소시키는데 기여하는 것으로 나타난다. 또한, 이러한 수지는 용제에서의 용해성 및 레지스트 용제에 대한 내성의 관점에서 보다 바람직하다.
상기 폴리스티렌 엘라스토머가 수소 첨가물이면, 열 안정성이 향상되고 열화 또는 중합 등의 변성이 일어나기 어려워진다. 또한, 이것은 용제에서의 용해성 및 레지스트 용제에 대한 내성의 관점에서 보다 바람직하다.
상기 폴리스티렌 엘라스토머 중의 불포화 이중 결합의 양은 상기 가열 단계 후의 박리성을 향상시키기 위해서 상기 폴리스티렌 엘라스토머의 1g당 15mmol 미만이 바람직하고, 5mmol 미만이 보다 바람직하고, 0.5mmol 미만이 가장 바람직하다. 여기에서, 상기 불포화 이중 결합의 양은 스티렌으로부터 유도된 벤젠환에 불포화 이중 결합을 포함하지 않는 것을 유의해야 한다. 상기 불포화 이중 결합의 양은 핵자기공명(NMR) 분광법에 의해 산출될 수 있다.
본 명세서에 사용된 바와 같이, "스티렌으로부터 유도된 반복단위"는 스티렌 또는 스티렌 유도체를 중합하여 얻어지고, 임의로 치환되는 폴리머에 함유되는 스티렌으로부터 유도된 반복단위를 말한다. 상기 스티렌 유도체의 예는 -메틸스티렌, 3-메틸스티렌, 4-프로필스티렌, 4-시클로헥실스티렌 등을 포함한다. 상기 치환기의 예는 1~5개의 탄소 원자를 갖는 알킬기, 1~5개의 탄소 원자를 갖는 알콕시기, 1~5개의 탄소 원자를 갖는 알콕시알킬기, 아세톡시기, 카르복실기 등을 포함한다.
상업적으로 입수가능한 적합한 폴리스티렌계 엘라스토머는 TufpreneTM A, TufpreneTM 125, TufpreneTM 126S, SolpreneTM T, AsapreneTM T-411, AsapreneTM T-432, AsapreneTMT-437, AsapreneTM T-438, AsapreneTM T-439, TuftecTM H1272, TuftecTM P1500, TuftecTM H1043, TuftecTM H1052, TuftecTM H1062, TuftecTMM1943, TuftecTM P2000, SeptonTM 1001, SeptonTM 8004, SeptonTM 4033, SeptonTM S2104이다.
본 발명에 사용되는 상기 임시 접착 조성물에 함유되는 상기 열가소성 수지(바람직하게는 엘라스토머)의 양은 용제를 제외한 상기 임시 접착 조성물의 질량에 대해서 50,00~99,99질량%가 바람직하고, 70,00~99.99질량%가 보다 바람직하고, 88.00~99.99질량%가 특히 바람직하다. 상기 열가소성 수지(바람직하게는 엘라스토머)가 상기 범위의 양을 함유하는 경우, 높은 접착성 및 박리성이 달성된다.
또한, 다종의 엘라스토머의 조합이 본 발명에 사용되는 임시 접착 조성물에 함유될 수 있다.
또한, 본 발명에 사용되는 임시 접착 조성물은 불소 원자를 함유하는 화합물 및 열가소성 수지(바람직하게는 엘라스토머)를 포함하고, 상기 열가소성 수지(바람직하게는 엘라스토머)에 대한 상기 불소 원자를 함유하는 화합물의 질량비는 0,001:99,999~10:90,00이 바람직하고, 0,001:99,999~5:95,00이 보다 바람직하고, 0,010:99,99~5:95,00이 더욱 바람직하다.
본 발명의 임시 접착 조성물은 용제를 함유하는 것이 바람직하다. 본 발명의 임시 접착 조성물으로부터 적용에 의해 결합층이 형성되는 경우, 용제를 함유시키는 것이 바람직하다. 공지된 용제는 한정 없이 사용될 수 있고, 이들 중 유기 용제가 바람직하다. 예를 들면, 적합한 용제는 에틸 아세테이트, 아세트산-n-부틸, 이소부틸 아세테이트, 아밀 포르메이트 등의 에스테르, 디에틸렌글리콜 디메틸에티르, 테트라하이드로푸란, 에틸렌글리콜 모노메틸에테르 등의 에테르, 또는 메시틸렌 등의 탄화수소이다. 상기 열거된 것 이외에, 다른 유기 용제는 제 JP-A2014-189731의 단락 [0122] 및 [0123]에 기재되어 있고, 그 개시 내용은 본 명세서에 참고에 의해 포함된다.
상기 임시 접착 조성물이 용제를 함유하는 경우, 상기 임시 접착 조성물에 함유되는 상기 용제의 양은 적용성을 향상시키기 위해서 상기 임시 접착 조성물의 총 고형분 함량이 5~80질량%가 되는 방식으로 선택되는 것이 바람직하고, 5~70질량%가 보다 바람직하고, 10~60질량%가 특히 바람직하다.
단일 용제 또는 2종 이상의 용제가 사용될 수 있다. 2종 이상의 용제가 사용되는 경우, 총 양은 상기 범위 내인 것이 바람직하다.
상기 불소 원자를 함유하는 화합물 이외에, 또는 상기 불소 원자를 함유하는 화합물 대신에, 본 발명에 사용된 임시 접착 조성물은 규소 원자를 함유하는 화합물을 포함할 수 있다. 상기 규소 원자를 함유하는 화합물은 25℃에서 액체인 것이 바람직하다.
또한, 본 발명에 사용된 임시 접착 조성물은 산화방지제, 계면활성제, 중합성 화합물, 용제 등을 함유할 수 있다. 이들 성분에 대한 상세한 정보는 JP-A2014-189731에 기재되어 있고, 그 개시 내용은 본 명세서에 참고에 의해 포함된다.
실시예
본 발명은 하기 실시예를 참조하여 더욱 상세히 설명한다. 하기 실시예에 기재된 재료, 사용량, 비율, 공정의 상세, 공정의 순서 등은 본 발명의 정신에 벗어남 없이 임의로 변경할 수 있다. 따라서, 본 발명의 범위는 하기 실시예에 의해 한정되는 것으로 해석되어서는 안된다.
<임시 접착 조성물의 제조>
이하의 성분을 균일한 용액에서 혼합한 후에, 5㎛의 포어 사이즈를 갖는 폴리테트라플루오로에틸렌 필터를 통해 여과하여 실시예 및 비교예의 조성물을 제조했다.
Figure pct00001
<<임시 접착 조성물의 구성>>
-표 1에 나타낸 각각의 수지: 각각의 양은 표 1에 나타낸 질량부이다;
-표 1에 나타낸 불소 원자를 함유하는 각각의 화합물: 각각의 양은 표 1에 나타낸 질량부이다;
-표 1에 나타낸 각각의 용제: 각각의 양은 표 1에 나타낸 질량부이다. 표 1에 나타낸 화합물은 이하와 같다.
<수지>는 표 2에 나타낸 바와 같다.
Figure pct00002
상기 수지 P-1~P-3은 20℃/분의 속도로 25℃에서 가열될 때에, 5% 질량 감소 온도가 250℃ 이상을 나타낸다.
<불소 원자를 함유하는 화합물>은 표 3에 나타낸 바와 같다.
Figure pct00003
<라미네이트의 형성>
그 안에 범프를 포함하는 다수의 직사각형 반도체칩을 표면에 갖는 12인치의 실리콘 웨이퍼(제 1 웨이퍼) 상에, 상기 웨이퍼가 웨이퍼 본더(SUSS MicroTec 제작의 XBS300)를 사용하여 50rpm으로 회전하면서 30초에 걸쳐서 표 1에 나타낸 각각의 임시 접착 조성물의 15mL를 적하했다. 상기 회전 속도를 800rpm으로 증가기키고 80초 동안 유지했다. 그 후에, 상기 웨이퍼를 3분 동안 110℃에서 가열하고, 3분 동안 190℃에서 더 가열하여, 상기 제 1 웨이퍼 표면에 형성된 임시 접착제층을 갖는 라미네이트 1을 얻었다.
<라미네이트 1의 접착>
12인치의 실리콘 웨이퍼(제 2 웨이퍼)를 3분 동안 190℃의 진공 및 0.11MPA의 압력 하에서 웨이퍼 본더(SUSS MicroTec 제작의 XBS300)를 사용하여 상기 임시 접착제층을 갖는 측 상에 상기 라미네이트 1의 표면에 접착시켜, 라미네이트 2를 얻었다.
<라미네이트 2의 그라인딩>
임시 접착제층을 갖지 않는 측 상에 상기 라미네이트 2의 제 1 웨이퍼 표면을 백 그라인더 DFG 8540(DISCO Corporation 제작)을 사용하여 50㎛로 두께가 감소하도록 그라인딩하여, 라미네이트 3을 얻었다.
<라미네이트 3의 가열 시험>
상기 라미네이트를 표 1에 나타낸 각각의 온도에서 60분 동안 핫 플레이트 상에서 가열했다.
<그라인딩 후 박리>
상기 라미네이트 3을 상기 제 1 웨이퍼의 그라인드된 표면을 아래로 향하게 다이싱 테이프 마운터를 사용하여 다이싱 프레임과 함께 다이싱 테이프의 중심에 접착시켰다. 그 후에, 상기 제 2 웨이퍼를 웨이퍼 디본더(SUSS MicroTec 제작의 XBC300 Gen2)를 사용하여 25℃에서 50mm/분의 힘으로 상기 제 1 웨이퍼의 기판 표면에 수직 방향으로 끌어 당김으로써 박리하여, 상기 제 1 웨이퍼의 표면에 상기 임시 접착제층을 갖는 라미네이트 4를 얻었다.
평가
<불소 원자의 존재비의 측정>
상기 임시 접착제층의 표면 상의 불소 원자의 존재비는 전자 분광 화학 분석법(ESCA)에 의해 측정했다.
제 2 웨이퍼가 상기 라미네이트 1로부터 분리된 후에, 상기 제 2 웨이퍼로부터 분리된 측의 상기 임시 접착제층의 표면 상의 불소 원자의 존재비는 상기 임시 접착제층의 표면 상의 1400㎛×700㎛의 테스트 영역에 25Ｗ의 단색 Al Kα선을 조사하고, 45°의 박리각으로 광전자를 검출함으로써 결정했다. 상기 결과는 %로 보고되었다.
<박리력의 평가>
표 1에 나타낸 박리각(α) 및 박리각(β)을 유지하면서 상기 라미네이트 4에 남은 상기 임시 접착제층을 50mm/분의 속도로 끌어 당겼을 때에 가해지는 힘의 최대값은 힘 게이지(IMADA CO., LTD. 제작의 DS2-200N)를 사용하여 측정하고, 이하의 기준에 따라 평가했다.
상기 박리각(α)은 상기 제 1 웨이퍼(도 1g의 각(α))의 기판 표면에 대한 상기 임시 접착제층의 박리각을 말한다. 한편, 상기 박리각(β)은 상기 제 1 웨이퍼(도 2의 각(β)) 표면의 각각의 직사각형의 한 측에 대한 박리각을 말한다.
A: 62.5N 이상 100N 미만;
B: 10N 이상 62.5N 미만, 또는 100N 이상 135N 미만;
C: 10N 미만, 또는 135N 이상
<산화구리의 제거 평가>
상술한 박리력의 평가에서 박리 후의 범프의 표면을 광학현미경(모델 MX51, Olympus Corporation 제작의 배율 100x)을 사용하여 관찰하고, 산화구리의 제거를 이하의 기준에 따라 평가했다.
A: 산화구리가 제거되고, 상기 웨이퍼의 전체 표면의 범프에 금속 광택이 관찰되었다.
B: 산화구리가 제거되었으나 불완전하고, 상기 웨이퍼의 일부 범프에 금속 광택이 관찰되지 않았다.
C: 산화구리가 제거되지 않고, 상기 웨이퍼 전체 표면의 범프에 금속 광택이 관찰되지 않았다.
D: 산화구리가 제거되지 않고, 오히려 상기 웨이퍼의 일부에 상기 임시 접착제의 잔류물이 약간 관찰되었다.
평가 결과는 표 4에 요약된다,
Figure pct00004
상기 결과로부터, 본 발명의 박리 방법(실시예 1~18)에 의해 산화구리를 제거할 수 있다는 것을 알았다. 또한, 박리는 적당한 박리력으로 달성될 수 있었다. 그러나, 가열 온도가 170℃ 이하인 경우, 산화구리를 제거할 수 없었다(비교예 1). 상기 임시 접착 조성물이 불소 원자를 함유하는 화합물(비교예 2) 또는 열가소성 수지(비교예 3)를 포함하지 않는 경우에도, 산화구리를 제거할 수 없었다. 또한, 박리성도 불충분했다.
본 발명은 도면 및 상술한 설명에서 상세하게 도시되고 설명되었지만, 이러한 예시 및 설명은 구체적이거나 예시적인 것으로 간주되어야 하고, 제한적이지 않음을 고려해야 한다. 개시된 실시형태의 다른 변경은 이해될 수 있고, 도면, 개시, 및 첨부된 청구범위의 연구로부터 청구된 발명을 실시하는 당업자에 의해 이해되고 영향을 받을 수 있다. 청구범위에 있어서, 용어 "포함"은 다른 요소 또는 단계를 배제하지 않고, 부정관사 "하나"는 복수를 배제하지 않는다. 특정 측정값이 서로 다른 종속항에 인용된다는 단순한 사실은 이들 측정의 조합이 유리하게 사용될 수 없음을 나타내지 않는다. 청구범위 내의 임의의 참조 부호는 범위를 제한하는 것으로 해석되어서는 안된다.

Claims (15)

  1. 열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 접착 조성물을 캐리어 상에 적용하여 임시 접착제층을 형성하는 단계; 및 볼록부 및 오목부 중 적어도 하나를 갖는 측이 상기 임시 접착제층에 인접하는 방식으로, 상기 캐리어의 반대측의 상기 임시 접착제층의 표면에 주 구성요소가 구리이고 볼록부 및 오목부 중 적어도 하나를 갖는 웨이퍼를 적용하여 라미네이트를 형성하는 단계; 또는
    열가소성 수지 및 불소 원자를 함유하는 화합물을 포함하는 임시 결합 조성물을, 볼록부 및 오목부 중 적어도 하나를 갖는 측에 주 구성요소가 구리이고 볼록부 및 오목부 중 적어도 하나를 표면에 갖는 웨이퍼의 표면 상에 적용하여, 임시 접착제층을 형성하는 단계; 및 상기 웨이퍼에 인접하는 상기 표면의 반대측의 상기 임시 접합제층 상에 캐리어를 적용하여 라미네이트를 형성하는 단계; 및
    170℃ 이상의 온도에서 상기 라미네이트를 가열한 후에 상기 라미네이트로부터 상기 캐리어를 분리하고, 상기 임시 접합제를 더 박리하는 단계를 포함하는 디바이스 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 열가소성 수지는 엘라스토머인 디바이스 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 엘라스토머가 20℃/min의 속도로 25℃로부터 가열될 때에, 상기 엘라스토머의 5% 질량 감소 온도가 250℃ 이상인 디바이스 기판의 제조 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 엘라스토머는 스티렌으로부터 유도된 반복단위를 함유하는 디바이스 기판의 제조 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 엘라스토머는 한쪽 또는 양쪽 말단에 스티렌 블록을 갖는 블록 코폴리머인 디바이스 기판의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 불소 원자를 함유하는 화합물은 친유성기를 더 함유하는 디바이스 기판의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 불소 원자를 함유하는 화합물은 25℃에서 액체인 디바이스 기판의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    전자 분광 화학 분석법을 사용하여, 상기 임시 접착제층의 표면 상의 1400㎛×700㎛의 테스트 영역에 25W의 단색 Al Kα선을 조사하고, 45°의 박리각으로 광전자를 검출함으로써, 상기 임시 접착제층의 표면 상의 불소 원자의 존재비를 결정하는 경우, 상기 캐리어의 측의 상기 임시 접착제층의 표면 상의 불소 원자의 존재비 및 상기 웨이퍼의 측의 상기 임시 접착제층의 표면 상의 불소 원자의 존재비 중 적어도 하나는 10~35%인 디바이스 기판의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 임시 접착제층은 25℃에서 액체이고, 규소 원자를 함유하는 화합물을 포함하는 디바이스 기판의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 캐리어와 상기 임시 접착제층은 서로 인접하는 디바이스 기판의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 라미네이트가 가열된 후에 상기 웨이퍼의 측의 상기 라미네이트의 표면에 기계적 공정 및 화학적 공정 중 적어도 하나를 행하는 디바이스 기판의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 박리된 임시 접착제는 산화구리를 함유하는 디바이스 기판의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 웨이퍼의 기판 표면에 대하여 60°~180°의 각으로 상기 임시 접착제층을 박리하는 단계를 포함하는 디바이스 기판의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 직사각형 반도체칩 중 하나의 2개의 대향하는 측이 다른 직사각형 반도체칩(들)의 2개의 대향하는 측과 평행하게 되는 방식으로 배열된, 볼록부 및 오목부 중 적어도 하나를 갖는 2개 이상의 직사각형 반도체칩을 포함하고, 상기 임시 접착제층은 상기 직사각형의 한측에 대하여 30°초과 60°미만의 각으로 박리되는 디바이스 기판의 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 디바이스 기판의 제조 방법을 포함하는 반도체 디바이스의 제조 방법.
KR1020177031871A 2015-05-08 2015-05-08 디바이스 기판 및 반도체 디바이스의 제조 방법 KR102021302B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/060264 WO2016180456A1 (en) 2015-05-08 2015-05-08 Method for manufacturing device substrate and semiconductor device

Publications (2)

Publication Number Publication Date
KR20170135898A true KR20170135898A (ko) 2017-12-08
KR102021302B1 KR102021302B1 (ko) 2019-09-16

Family

ID=53039448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031871A KR102021302B1 (ko) 2015-05-08 2015-05-08 디바이스 기판 및 반도체 디바이스의 제조 방법

Country Status (3)

Country Link
JP (1) JP6481050B2 (ko)
KR (1) KR102021302B1 (ko)
WO (1) WO2016180456A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033671A (ja) * 2010-07-30 2012-02-16 Toyota Motor Corp 保護テープの剥離方法
KR20130047629A (ko) * 2011-10-28 2013-05-08 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
JP2014080570A (ja) * 2012-09-28 2014-05-08 Fujifilm Corp 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
JP2014189583A (ja) * 2013-03-26 2014-10-06 Fujifilm Corp 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124146A (ja) * 2001-10-11 2003-04-25 Lintec Corp 保護シート剥離方法及び装置
JP4705418B2 (ja) * 2005-06-29 2011-06-22 株式会社ディスコ ウェーハの加工方法
US7462551B2 (en) * 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8574398B2 (en) * 2010-05-27 2013-11-05 Suss Microtec Lithography, Gmbh Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5617065B2 (ja) * 2011-09-09 2014-11-05 東京エレクトロン株式会社 剥離方法、プログラム、コンピュータ記憶媒体及び剥離システム
JP2013171916A (ja) * 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置の製造方法
JP2013211505A (ja) * 2012-03-02 2013-10-10 Fujifilm Corp 半導体装置の製造方法
US9157014B2 (en) * 2012-11-29 2015-10-13 Micron Technology, Inc. Adhesives including a filler material and related methods
JP2014189731A (ja) 2013-03-28 2014-10-06 Fujifilm Corp 半導体装置製造用仮接着剤、それを用いた接着性支持体、および、半導体装置の製造方法。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033671A (ja) * 2010-07-30 2012-02-16 Toyota Motor Corp 保護テープの剥離方法
KR20130047629A (ko) * 2011-10-28 2013-05-08 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
JP2014080570A (ja) * 2012-09-28 2014-05-08 Fujifilm Corp 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
JP2014189583A (ja) * 2013-03-26 2014-10-06 Fujifilm Corp 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法

Also Published As

Publication number Publication date
KR102021302B1 (ko) 2019-09-16
JP6481050B2 (ja) 2019-03-13
JP2018519655A (ja) 2018-07-19
WO2016180456A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
EP2362970B1 (en) Cyclic olefin compositions for temporary wafer bonding
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
KR101924403B1 (ko) 웨이퍼 가공용 가접착재, 이를 이용한 웨이퍼 가공용 부재, 웨이퍼 가공체, 및 박형 웨이퍼의 제조 방법
JP6193813B2 (ja) ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
JP6588404B2 (ja) 仮接着方法及び薄型ウエハの製造方法
KR102351530B1 (ko) 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층
EP3133641A1 (en) Wafer processing bonding arrangement, wafer laminate, and thin wafer manufacturing method
TWI732764B (zh) 暫時接著劑、接著膜、接著性支持體、積層體及接著劑套組
TWI779045B (zh) 基板加工用暫時接著膜卷、薄型基板之製造方法
KR102326808B1 (ko) 일시적 접착
TWI690579B (zh) 晶圓加工用暫時接著材、晶圓加工體、及薄型晶圓之製造方法
Hermanowski Thin wafer handling—Study of temporary wafer bonding materials and processes
TW201518112A (zh) 接合晶圓系統及其用於接合及去接合之方法
US10867830B2 (en) Room temperature debondable and thermally curable compositions
KR20170135898A (ko) 디바이스 기판 및 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant