KR20170127324A - Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same - Google Patents

Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same Download PDF

Info

Publication number
KR20170127324A
KR20170127324A KR1020160057833A KR20160057833A KR20170127324A KR 20170127324 A KR20170127324 A KR 20170127324A KR 1020160057833 A KR1020160057833 A KR 1020160057833A KR 20160057833 A KR20160057833 A KR 20160057833A KR 20170127324 A KR20170127324 A KR 20170127324A
Authority
KR
South Korea
Prior art keywords
semiconductor element
base member
hole
carrier
emi shield
Prior art date
Application number
KR1020160057833A
Other languages
Korean (ko)
Inventor
유홍준
Original Assignee
(주)제이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이티 filed Critical (주)제이티
Priority to KR1020160057833A priority Critical patent/KR20170127324A/en
Priority to TW106115911A priority patent/TWI618204B/en
Priority to PCT/KR2017/004898 priority patent/WO2017196109A1/en
Publication of KR20170127324A publication Critical patent/KR20170127324A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The present invention relates to an EMI shield process, and more specifically, relates to an EMI shield process which forms an EMI shield layer on a top surface and a side surface of a semiconductor device with a plurality of protruding terminals formed on a bottom surface of the semiconductor device. In addition, the present invention relates to a semiconductor device carrier to which a plurality of the semiconductor devices are attached in order to perform an EMI shield layer (13) forming process to form the EMI shield layer on the top surface and the side surface of the semiconductor device with a plurality of protruding terminals (12) formed on the bottom surface. According to the present invention, the semiconductor device carrier comprises: a base member (100) in a plate shape which has a preset strength with a plurality of first penetrating holes (101) in a size corresponding to the terminal area with the protruding terminals (12) of each of the semiconductor devices; and an attachment layer (200) formed on a top surface of the base member (100) to allow the terminal area to be exposed towards a bottom side of the first penetrating holes (101) as well as an edge of the terminal area to be attached to the base member (100). The present invention is to provide the semiconductor device carrier which helps to prevent a shield layer from being formed on a terminal, etc. when performing an EMI shield process.

Description

반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러{Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same}TECHNICAL FIELD [0001] The present invention relates to a semiconductor device carrier, a method of manufacturing the same, and a device handler including the semiconductor device carrier.

본 발명은 EMI 실드 공정에 관한 것으로서, 보다 상세하게는 저면에 복수의 돌출단자들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EMI shielding process, and more particularly, to an EMI shielding process for forming an EMI shield layer on a top surface and a side surface of a semiconductor device having a plurality of protruding terminals formed on a bottom surface thereof.

최근의 휴대전화와 스마트폰은 국제화 시대에 대응하고 기능을 향상하기 위해서 기기에 탑재하는 무선시스템의 수가 늘고 있다.Recently, mobile phones and smart phones are increasing in number of wireless systems installed in devices in order to respond to the globalization era and to improve functions.

한편 내장회로의 클럭(clock) 주파수와 데이터 전송속도는 빨라져서 무선시스템에서 사용하는 전자기 잡음(이하 잡음으로 약기)이 발생하기 쉽다. 이 잡음이 무선시스템에 간섭하여 수신감도가 나빠지는데 이 현상을 "자가중독" 현상이라고 부른다.On the other hand, the clock frequency and the data transmission speed of the built-in circuit become faster, and electromagnetic noise (hereinafter referred to as "noise") used in a wireless system is likely to occur. This noise interferes with the wireless system and causes poor reception sensitivity. This phenomenon is called "self-addiction" phenomenon.

잡음을 차단하기 위한 회로 때문에 기기가 두꺼워져서 소형화하고, 박형화(thin film)하는데 장애가 되므로, 이것을 해결하기 위한 EMI 차폐기술 개발이 필요하게 되었다.Because of the circuit for blocking the noise, the device becomes thick, which leads to miniaturization and an obstacle to thin film. Therefore, it is necessary to develop an EMI shielding technology to solve this problem.

일반적으로, 반도체 칩 EMI 차폐는 패키징 표면에 초박 금속을 씌우는 공정을 추가함으로써 이뤄진다. Generally, semiconductor chip EMI shielding is accomplished by adding an ultra-thin metal coating process to the packaging surface.

한편, 반도체 칩은, SMT(Surface mounter technology) 방식, 즉, PCB(Printed circuit board)에 실장되는 방식에 따라, QFP(Quard flat package), LGA(Land grid array), BGA(Ball grid array) 및 SOP(Small out-line package) 등으로 분류될 수 있다.Meanwhile, the semiconductor chip may be classified into a Q flat flat package (QFP), a land grid array (LGA), a ball grid array (BGA), and the like, depending on the SMT (Surface Mounter Technology) SOP (Small Out-line Package), and the like.

이 중 하부에 볼 형태 전극이 형성되는 BGA 칩은, 아래쪽에 빈틈이 많아 하부 빈 공간에 틈이 형성되어 완벽한 EMI 차폐가 어렵다는 문제점이 있다.In the BGA chip in which the ball-shaped electrode is formed in the lower part, a gap is formed in the lower empty space due to a lot of gaps in the lower part, which makes it difficult to completely shield the EMI.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, EMI 실드를 형성함에 있어서, 반도체소자의 저면에 형성된 단자영역 대응되는 크기로 관통공이 형성됨으로써 EMI 실드 공정 수행시 단자 등에 실드층이 형성되는 것을 방지할 수 있는 반도체소자 캐리어를 제공하는 데 있다.SUMMARY OF THE INVENTION In order to solve the above-described problems, an object of the present invention is to provide a semiconductor device, in which a through hole is formed in a size corresponding to a terminal region formed on a bottom surface of a semiconductor device, And a semiconductor element carrier which can prevent the semiconductor element from being damaged.

본 발명의 다른 목적은, EMI 실드를 형성하기 위하여 복수의 반도체소자들을 적재함에 있어서 반도체소자의 저면에 형성된 단자영역 대응되는 크기의 관통공의 형성에 의한 강성 저하를 방지하기 위하여 강성을 가지는 베이스부재 및 반도체소자의 저면이 부착되는 부착층으로 구성됨으로써 반소체소자들이 안정적으로 적재될 수 있는 반도체소자 캐리어를 제공하는데 있다.It is another object of the present invention to provide a semiconductor device in which a plurality of semiconductor elements are stacked in order to form an EMI shield, and in order to prevent a decrease in rigidity due to the formation of through- And an adhesive layer to which the bottom surface of the semiconductor element is attached, so that the semiconductor element carrier can be stably stacked.

또한, 본 발명의 또 다른 목적은, EMI 실드를 형성하기 위하여 다수의 소자들이 적재된 트레이로부터 EMI 실드용 트레이로 소자들을 적재하는 소자핸들러를 제공하는 데 있다.Still another object of the present invention is to provide a device handler for loading elements from a tray on which a plurality of elements are stacked to an EMI shielding tray to form an EMI shield.

본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서 , 본 발명은 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어에 있어서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)와; 상기 단자영역이 상기 제1관통구(101)의 하측으로 노출되고 상기 단자영역의 가장자리가 상기 베이스부재(100)에 부착될 수 있도록 상기 베이스부재(100)의 상면에 형성된 부착층(200)를 포함하는 것을 특징으로 하는 반도체소자 캐리어를 개시한다.The present invention of generating to an aspect of the present invention as described above, the present invention provides EMI shielding for forming the EMI shielding layer 13 on the upper surface and side surfaces of the plurality of semiconductor elements projecting tab 12 are formed on the bottom A semiconductor element carrier to which a plurality of semiconductor elements are attached in order to perform a process of forming a layer (13), the semiconductor element carrier comprising a plurality of semiconductor elements, each semiconductor element carrier having a predetermined rigidity and corresponding to a terminal region A plate-shaped base member 100 having one through-holes 101 formed therein; The adhesive layer 200 formed on the upper surface of the base member 100 so that the terminal area is exposed to the lower side of the first through hole 101 and the edge of the terminal area is attached to the base member 100 A semiconductor element carrier is disclosed.

상기 반도체소자 캐리어는, 상기 베이스부재(100) 중 상기 제1관통구(101)들이 형성된 영역이 상부로 노출되도록 상기 베이스부재(100)의 상면에 결합되는 프레임(300)을 추가로 포함할 수 있다.The semiconductor element carrier may further include a frame 300 coupled to an upper surface of the base member 100 such that an area of the base member 100 where the first through holes 101 are formed is exposed upwardly have.

상기 베이스부재(100)는, 원판 형상의 웨이퍼 형상, 또는 직사각형, 팔각형 등 다양한 형상을 가질 수 있다.The base member 100 may have various shapes such as a circular wafer shape, a rectangular shape, and an octagonal shape.

상기 부착층(200)은, 상기 베이스부재(100)의 상면에 부착되는 양면테이프에 의하여 형성될 수 있다.The adhesive layer 200 may be formed by a double-faced tape adhered to the upper surface of the base member 100.

상기 양면테이프는, 상기 베이스부재(100)에 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성될 수 있다.The double-sided tape is attached to the base member 100, and then a second through-hole 201 is formed at the same position as the first through-hole 101 with a size equal to or smaller than the first through-hole 101 .

상기 부착층(200)은, 상기 베이스부재(100)의 상면에 형성되는 필름과; 상기 필름의 상면에 접합되는 접착물질을 포함할 수 있다.The adhesive layer (200) comprises: a film formed on an upper surface of the base member (100); And an adhesive material bonded to the upper surface of the film.

상기 부착층(200)은, 상기 베이스부재(100)에 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성될 수 있다.The attachment layer 200 may be attached to the base member 100 and then formed in the same position as the first through hole 101 to have the same or a smaller size as the first through hole 101 May be formed.

또한 본 발명은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어 제조방법으로서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)를 제공하는 베이스부재 제공단계와; 상기 단자영역이 상기 제1관통구(101)의 하측으로 노출되고 상기 단자영역의 가장자리가 상기 베이스부재(100)에 부착될 수 있도록 상기 베이스부재(100)의 상면에 부착층(200)을 형성하는 부착층 형성단계와; 상기 판상형의 베이스부재(100) 상면에 상기 부착층(200)이 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)를 형성하는 제2관통구 형성단계를 포함하는 것을 특징으로 하는 반도체소자 캐리어 제조방법을 개시한다.The present invention also provides a method of forming an EMI shield layer 13 on an upper surface and a side surface of a semiconductor device having a plurality of protruding terminals 12 formed on a bottom surface thereof, 1. A method of manufacturing a semiconductor element carrier to be attached, comprising the steps of: forming a base member (100) having a predetermined rigidity and having a plurality of first through holes (101) formed in a size corresponding to a terminal region in which protruding terminals (12) A base member providing step of providing a base member; The adhesive layer 200 is formed on the upper surface of the base member 100 so that the terminal area is exposed to the lower side of the first through hole 101 and the edge of the terminal area is attached to the base member 100 An adhesive layer forming step of forming an adhesive layer; The attachment layer 200 is attached to the upper surface of the plate-shaped base member 100, and then the second through hole 101 is formed in the same position as the first through hole 101 with a size equal to or smaller than the first through hole 101, And a second through-hole forming step of forming a first through hole (201).

상기 부착층(200)은, 상기 베이스부재(100)의 상면에 부착되는 양면테이프이며, 제2관통구 형성단계는, 상기 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함할 수 있다.The adhesive layer 200 is a double-sided tape adhered to the upper surface of the base member 100. In the second through hole forming step, laser puncturing is performed by using a laser to perforate the same position as the first through hole 101 Step < / RTI >

상기 부착층(200)은, 상기 베이스부재(100)의 상면에 형성되는 필름과; 상기 필름의 상면에 접합되는 접착물질을 포함하며, 제2관통구 형성단계는, 상기 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함할 수 있다.The adhesive layer (200) comprises: a film formed on an upper surface of the base member (100); And an adhesive material bonded to the upper surface of the film. The second through-hole forming step may include a laser drilling step of perforating the same position as the first through hole 101 by using a laser.

또한 본 발명은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여, 다수의 반도체소자들이 적재된 트레이(20)로부터 청구항 제1항에 따른 반도체소자 캐리어에 적재하는 소자핸들러로서, 다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부와; 상기 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 상기 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과; 상기 로딩부에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 상기 단자영역을 상기 제1관통구(101)의 하측으로 노출시키고 상기 단자영역의 가장자리를 상기 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴을 포함하는 소자핸들러를 개시한다.In order to perform the process of forming the EMI shield layer 13 to form the EMI shield layer 13 on the upper surface and the side surface of the semiconductor device having the plurality of protruding terminals 12 formed on the bottom surface thereof, A device handler for loading a semiconductor element carrier according to claim 1 from a stacked tray (20), comprising: a loading part for loading trays (20) loaded with a plurality of semiconductor elements; At least one carrier table (700) located on at least one side with respect to a conveying direction of the tray (20) in the loading section and horizontally moving the carrier for stacking semiconductor elements; The semiconductor element is picked up from the tray 20 in the loading section, the terminal region is exposed on the lower side of the first through hole 101 on the carrier loaded on each carrier table 700, And at least one transfer tool for attaching to the semiconductor element carrier.

상기 캐리어테이블(700)은, 상기 로딩부에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치될 수 있다.The carrier table 700 may be installed on both sides of the loading unit with respect to the transport direction of the tray 20.

상기 이송툴(400)은, 상기 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치될 수 있다.The transfer tool 400 may be installed in pairs in correspondence with the pair of carrier tables 700.

상기 소자핸들러는, 상기 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자의 저면을 촬영하는 이미지획득부(30)를 추가로 포함하며, 상기 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 상기 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 상기 캐리어테이블(700)을 이동시킬 수 있다.The device handler further includes an image acquisition section (30) installed in a transfer path of the semiconductor element by the transfer tool (400) and photographing the bottom surface of the semiconductor element picked up by the transfer tool (400) By analyzing the image of the bottom surface obtained by the acquiring section (30) and by moving at least one of XY movement and horizontal rotation movement so that the semiconductor element is positioned at a predetermined loading position on the semiconductor element carrier, the carrier table Can be moved.

본 발명에 따른 반도체소자 캐리어는, EMI 실드를 형성함에 있어서, 반도체소자의 저면에 형성된 단자영역 대응되는 크기로 관통공이 형성됨으로써 EMI 실드 공정 수행시 단자 등에 실드층이 형성되는 것을 방지할 수 있는 이점이 있다.In forming the EMI shield, the semiconductor element carrier according to the present invention has advantages that a shield layer can be prevented from being formed in a terminal or the like in the EMI shielding process by forming a through hole having a size corresponding to the terminal area formed on the bottom surface of the semiconductor element .

또한, 본 발명에 따른 반도체소자 캐리어는, EMI 실드를 형성하기 위하여 복수들을 적재함에 있어서 반도체소자의 저면에 형성된 단자영역 대응되는 크기의 관통공의 형성에 의한 강성 저하를 방지하기 위하여 강성을 가지는 베이스부재 및 반도체소자의 저면이 부착되는 부착층으로 구성됨으로써 반소체소자들을 안정적인 적재 및 이송이 가능한 이점이 있다.In addition, the semiconductor element carrier according to the present invention is characterized in that a plurality of semiconductor elements are stacked to form an EMI shield. In order to prevent a decrease in rigidity due to the formation of through- And an adhesive layer to which the bottom surface of the semiconductor element is attached. This has the advantage that stable element loading and transportation can be achieved.

구체적으로, 본 발명에 따른 소자 핸들러는, 반도체소자가 부착되는 부착층 및 부착층보다 강성이 큰 재질, 예를 들면 금속재질, 합성수지재질 등으로 이루어진 베이스부재로 이루어짐으로써 반도체소자의 적재 및 이송 등 핸들링이 용이한데 이점이 있다.Specifically, the device handler according to the present invention is composed of a base member made of a material having a stiffness higher than that of the adhesion layer and the adhesion layer to which the semiconductor element is attached, for example, a metal material or a synthetic resin material, There is an advantage that handling is easy.

또한, 본 발명에 따른 소자 핸들러는, 다수의 반도체소자들이 적재된 트레이로부터 상기와 같은 구성을 가지는 EMI 실드용 반도체 소자 캐리어에 반도체소자를 적재함에 있어서 트레이의 이송방향을 기준으로 캐리어테이블을 양측에 쌍으로 설치하고 한 쌍의 캐리어테이블 각각에 대응되는 한 쌍의 이송툴을 설치함으로써, 트레이로부터 반도체소자를 픽업하여 캐리어테이블에 적재된 캐리어에 부착시키는 반도체소자 이송 효율을 크게 향상시킬 수 있는 이점이 있다.Further, in the device handler according to the present invention, when a semiconductor element is loaded from a tray on which a plurality of semiconductor elements are stacked to an EMI shield semiconductor element carrier having the above-described configuration, An advantage that the semiconductor element is picked up from the tray and the semiconductor element transfer efficiency to be attached to the carrier loaded on the carrier table can be greatly improved can be obtained by providing a pair of transfer tools corresponding to each of the pair of carrier tables have.

도 1은, 본 발명에 따른 반도체소자 캐리어를 보여주는 평면도이다.
도 2는, 도 1의 반도체소자 캐리어의 Ⅰ-Ⅰ'방향 단면도이다.
도 3은, 도 2의 A부분을 확대하여 보여주는 확대도이다.
도 4는, 도 1의 반도체소자 캐리어를 구성하는 베이스부재를 보여주는 사시도이다.
도 5는, 본 발명에 따른 소자핸들러를 보여주는 평면도이다.
도 6은, 도 5의 소자핸들러의 Ⅱ-Ⅱ'방향 단면도이다.
도 7은, 도 5의 소자핸들러의 수직단면을 보여주는 단면도이다.
도 8은, 본 발명에 따른 반도체 소자 캐리어에 안착되는 소자의 일 예를 보여주는 저면도이다.1 is a plan view showing a semiconductor element carrier according to the present invention.
Fig. 2 is a sectional view in the I-I 'direction of the semiconductor element carrier of Fig. 1. Fig.
Fig. 3 is an enlarged view showing an enlarged part A of Fig.
Fig. 4 is a perspective view showing a base member constituting the semiconductor element carrier of Fig. 1; Fig.
5 is a plan view showing a device handler according to the present invention.
6 is a sectional view of the element handler of Fig. 5 in the II-II 'direction.
7 is a cross-sectional view showing a vertical section of the element handler of Fig.
FIG. 8 is a bottom view showing an example of a device that is seated on a semiconductor element carrier according to the present invention. FIG.

이하 본 발명에 따른 반도체소자 캐리어 및 소자핸들러에 관하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a semiconductor device carrier and a device handler according to the present invention will be described with reference to the accompanying drawings.

먼저 본 발명에 따른 반도체소자 캐리어는, 시스템 반도체 등 반도체 소자의 표면에 전자파 차폐를 위한 EMI 실드를 형성하는 EMI 실드 공정 수행을 위하여 적재되는 구성이다.First, the semiconductor element carrier according to the present invention is loaded for performing an EMI shielding process for forming an EMI shield for electromagnetic wave shielding on the surface of a semiconductor device such as a system semiconductor.

여기서 EMI 실드 공정은, 반도체 소자를 EMI 실드용 반도체 소자 캐리어에 반도체소자를 적재하는 적재단계와, 반도체 소자 캐리어에 적재된 반도체소자들의 상면 및 측면들에 EMI 실드층을 형성하는 EMI실드층 형성단계를 포함한다.Here, the EMI shielding step includes a step of mounting a semiconductor element on a semiconductor element carrier for EMI shielding, an EMI shielding layer forming step of forming an EMI shielding layer on the upper and side surfaces of the semiconductor elements loaded on the semiconductor element carrier .

상기 적재단계는, 반도체 소자를 EMI 실드용 반도체 소자 캐리어에 반도체소자를 적재하는 단계로서 다양한 방법에 의하여 수행될 수 있다.The loading step may be performed by various methods as a step of loading a semiconductor element into a semiconductor element carrier for EMI shielding.

여기서 상기 적재단계 전에 소자 적재를 위한 반도체 소자 캐리어는 후술하는 반도체소자 캐리어 제조방법을 거쳐 소자 적재를 위한 소자핸들러로 공급된다.Here, the semiconductor element carrier for element mounting before the loading step is supplied to the element handler for element mounting through the semiconductor element carrier manufacturing method described later.

상기 EMI실드층 형성단계는, 반도체 소자 캐리어에 적재된 반도체소자들의 상면 및 측면들에 스퍼터링, 스프레이 등의 증착공정 등을 통하여 EMI 실드층을 형성하는 단계로서 다양한 방법에 의하여 수행될 수 있다.The EMI shield layer forming step may be performed by various methods as a step of forming an EMI shield layer on a top surface and side surfaces of semiconductor elements mounted on a semiconductor element carrier through a deposition process such as sputtering or spraying.

그리고 상기 EMI실드층 형성단계 후에는 드라이 공정 등을 거친 후에 EMI실드공정이 완료되며 후속공정의 수행 또는 출하 등을 위하여 반도체 소자 캐리어로부터 언로딩하는 공정이 수행될 수 있다. After the EMI shield layer forming step, the EMI shielding step is completed after the drying step and the like, and a process of unloading from the semiconductor element carrier for carrying out a subsequent process or shipping can be performed.

한편 상기 EMI 실드용 반도체 소자 캐리어는, 단자들이 형성된 저면을 제외, 즉 반도체소자들의 상면 및 측면들에 EMI 실드층가 형성될 수 있도록 반도체 소자가 적재될 필요가 있다.On the other hand, the EMI shield semiconductor element carrier needs to be loaded with a semiconductor element so that the EMI shield layer can be formed on the upper surface and side surfaces of the semiconductor elements except the bottom surface where the terminals are formed.

먼저 반도체 소자를 EMI 실드용 반도체 소자 캐리어에 반도체소자를 적재하는 적재단계를 수행하는 소자핸들러에 관하여 설명한다.First, a description will be given of a device handler for performing a loading step of loading a semiconductor element into a semiconductor element carrier for EMI shielding.

상기 반도체소자(10)는, COG(Chip On Glass), COF(Chip On Film)와 같은 디스플레이 구동칩인 DDI(Display Drive IC) 등의 IC칩, LED 소자 등을 이루는 소자로서, 웨이퍼가 소위 반도체 공정 및 절단 공정(또한 테스트공정 및 분류공정)을 마친 소자에 해당될 수 있다.The semiconductor device 10 is an element that forms an IC chip or an LED device such as a display drive IC (DDI) which is a display drive chip such as COG (Chip On Glass) or COF (Chip On Film) And may be a device that has undergone a process and a cutting process (also a test process and a classification process).

예로서, 상기 반도체소자(10)는, 도 7에 도시된 바와 같이, 볼 그리드 어레이 패키지 소자로, 인쇄 회로 기판(PCB)의 뒷면에 반구형의 납땜 단자를 2차원 어레이상으로 줄지어 배열해 리드를 대신하는 반도체 패키지에 해당될 수 있다.7, the semiconductor element 10 is a ball grid array package element, and hemispherical solder terminals are arranged on a rear surface of a printed circuit board (PCB) The semiconductor package may be replaced with a semiconductor package.

이때, 상기 반도체소자(10)는, 저면에 반구형의 복수의 돌출단자(12)들이 형성될 수 있다.At this time, the semiconductor element 10 may have a plurality of hemispherical protruding terminals 12 formed on the bottom surface thereof.

그리고 상기 반도체소자(10)는, 도 5 내지 도 6에 도시된 바와 같이, 트레이(20)에 적재되어 이송될 수 있다.5 to 6, the semiconductor device 10 can be loaded on the tray 20 and transported.

본 발명에서 EMI 실드층(13) 형성 공정은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자(10)의 상면 및 측면에 EMI 실드층(13)을 형성하는 공정이다.The step of forming the EMI shield layer 13 in the present invention is a step of forming the EMI shield layer 13 on the upper surface and the side surface of the semiconductor element 10 having the plurality of protruding terminals 12 formed on the bottom surface thereof.

상기 EMI 실드층(13)은, 반도체소자(10)의 상면 및 측면에 금속물질이 스프레이 되거나 증착되어 형성될 수 있다.The EMI shield layer 13 may be formed by spraying or vapor-depositing a metal material on the upper surface and side surfaces of the semiconductor element 10.

상기 소자핸들러는, 반도체소자(10)에 EMI 실드층(13)을 형성하기 위하여, 반도체소자(10)를 다수의 반도체소자(10)들이 적재된 트레이(20)로부터 반도체소자 캐리어에 적재하는 구성으로 다양한 구성이 가능하다.The element handler includes a structure in which a semiconductor element 10 is loaded on a semiconductor element carrier from a tray 20 on which a plurality of semiconductor elements 10 are stacked in order to form an EMI shield layer 13 on the semiconductor element 10 Various configurations are possible.

예로서, 상기 소자핸들러는, 다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부와; 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과; 로딩부에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 단자영역을 제1관통구(101)의 하측으로 노출시키고 단자영역의 가장자리를 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴(400)를 포함할 수 있다.For example, the device handler includes: a loading portion in which the trays 20 loaded with a plurality of semiconductor elements are loaded; At least one carrier table (700) located on at least one side with respect to the transport direction of the tray (20) in the loading section and horizontally moving the carrier for stacking semiconductor elements; The semiconductor element is picked up from the tray 20 in the loading section, the terminal area is exposed to the lower side of the first through hole 101 on the carrier placed on each carrier table 700, and the edge of the terminal area is transferred to the semiconductor element carrier (Not shown).

상기 로딩부는, 다수의 반도체소자들이 적재된 트레이(20)들이 소자 인출위치로 로딩되는 구성으로 다양한 구성이 가능하다.The loading unit can be configured in various manners such that the trays 20 on which a plurality of semiconductor elements are loaded are loaded into a device withdrawing position.

예로서, 상기 로딩부는, 로딩위치에서 로딩된 인출될 반도체소자(10)들이 적재된 트레이(20)를 인출위치까지 이송하고, 소자 인출이 완료된 트레이(20)를 인출위치에서 언로딩위치까지 이송하는 트레이이송부(600)를 포함할 수 있다.For example, the loading section transfers the tray 20 loaded with the semiconductor elements 10 to be drawn loaded at the loading position to the take-out position, and transfers the tray 20 from which the device has been withdrawn from the take-out position to the unloading position (600). ≪ / RTI >

이때, 상기 로딩부는, 언로딩위치에서 소자(10)가 안착된 트레이가 적재되는 트레이적재부(630)를 포함할 수 있다.At this time, the loading unit may include a tray loading unit 630 on which the tray on which the device 10 is mounted at the unloading position is loaded.

또한, 상기 트레이이송부(600)는, 상기 트레이적재부(630)에서 인출된 트레이(20)가 수평으로 이동하도록 소자 인출위치를 중심으로 서로 대향되게 설치되는 가이드레일(610)을 포함할 수 있다.The tray transfer unit 600 may include guide rails 610 disposed opposite to each other with respect to the device withdrawal position so that the tray 20 drawn out from the tray loading unit 630 moves horizontally .

이때, 상기 로딩부는, 도 7에 도시된 바와 같이, 소자 인출이 완료된 트레이(20)를 회수하기 위하여 상하방향으로 구동될 수 있다.At this time, as shown in FIG. 7, the loading unit may be driven in the vertical direction to recover the trays 20 from which the devices have been withdrawn.

상기 캐리어테이블(700)은, 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자 캐리어에 반도체소자(10)들을 적재하기 위하여 반도체소자 캐리어를 수평이동시키는 구성으로 다양한 구성이 가능하다.The carrier table 700 is positioned on at least one side of the loading unit with respect to the transport direction of the tray 20 and horizontally moves the semiconductor element carrier to load the semiconductor elements 10 into the semiconductor element carrier. This is possible.

예로서, 상기 캐리어테이블(700)은, 캐리어로딩부(900)로부터 반도체소자 캐리어를 전달받아 이송툴(400)이 트레이(20)에서 픽업한 소자(10)를 적재할 수 있도록 반도체소자 캐리어를 수평방향으로 이동시키는 구성으로서, X-Y테이블, X-Y-Θ테이블 등 다양한 구성이 가능하다.The carrier table 700 may include a semiconductor element carrier such that the semiconductor element carrier is received from the carrier loading portion 900 and the transfer tool 400 picks up the element 10 from the tray 20, Various configurations such as an XY table, an XY-? Table, and the like are possible.

여기서, 상기 캐리어로딩부(900)는, 반도체 소자 캐리어를 순차적으로 캐리어테이블(700)로 이동시키는 구성으로 다양한 구성이 가능하다. 예로서, 상기 캐리어로딩부(900)는, 복수의 캐리어들이 적재되는 캐리어적재부를 포함할 수 있다.Here, the carrier loading unit 900 may be configured in various manners as a structure for moving the semiconductor element carriers sequentially to the carrier table 700. For example, the carrier loading portion 900 may include a carrier loading portion on which a plurality of carriers are loaded.

또한 상기 캐리어테이블(700)은, 상하방향 즉, Z축방향으로 이동될 수도 있다.Further, the carrier table 700 may be moved in the vertical direction, that is, the Z-axis direction.

상기 캐리어테이블(700)은, 로딩부에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치될 수 있다.The carrier table 700 may be installed on both sides of the loading unit with respect to the transport direction of the tray 20.

상기 캐리어테이블(700)은, 이송툴(400)에 의해 트레이(20)로부터 소자(10) 적재가 완료된 반도체 소자 캐리어를 캐리어언로딩부(800)로 전달하는 캐리어이송부(미도시)를 포함할 수 있다.The carrier table 700 includes a carrier transfer portion (not shown) for transferring a semiconductor element carrier loaded with the element 10 from the tray 20 to the carrier unloading portion 800 by the transfer tool 400 .

이때, 상기 반도체 소자 캐리어는, 반도체 소자(10) 적재 완료 후 EMI 실드층(13) 형성 공정을 위한 EMI 실드 형성장치(미도시)로 반송될 수 있다.At this time, the semiconductor element carrier may be returned to an EMI shield forming apparatus (not shown) for the process of forming the EMI shield layer 13 after the completion of stacking of the semiconductor element 10.

상기 이송툴(400)은, 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치될 수 있다.The transfer tool 400 may be installed in pairs in correspondence with each of the pair of carrier tables 700.

상기 이송툴(400)은, 도 6에 도시된 바와 같이, 이송툴(400)을 직선운동 시키는 가이드(500)와 결합될 수 있다.The transfer tool 400 may be coupled with a guide 500 for linearly moving the transfer tool 400, as shown in FIG.

이때, 상기 이송툴(400)은, 가이드(500)의 양 측에 결합되거나 또는 같은 측에 결합될 수 있다.At this time, the transfer tool 400 may be coupled to both sides of the guide 500 or may be coupled to the same side.

예로서, 상기 이송툴(400)은, 로딩부의 일측에 위치한 제1반도체소자 캐리어테이블(700)과 대응되는 제1이송툴(410) 및 로딩부의 타측에 위치한 제2반도체소자 캐리어테이블(700)과 대응되는 제2이송툴(420)로 한 쌍으로 설치될 수 있다.For example, the transfer tool 400 may include a first transfer tool 410 corresponding to the first semiconductor element carrier table 700 located at one side of the loading unit, a second semiconductor element carrier table 700 located at the other side of the loading unit, And a second transfer tool 420 corresponding to the second transfer tool 420. [

상기 제1이송툴(410)은, 도 6에 도시된 바와 같이, 제1경로()를 따라 반도체소자(10)를 제1반도체소자 캐리어로 이송하고, 제2이송툴(420)은, 제2경로()를 따라 반도체소자(10)를 제2반도체소자 캐리어로 이송하는 구성으로 다양한 구성이 가능하다.6, the first transfer tool 410 transfers the semiconductor element 10 to the first semiconductor element carrier along the first path (), and the second transfer tool 420 transfers the semiconductor element 10 to the first semiconductor element carrier Various configurations are possible in a configuration in which the semiconductor element 10 is transferred to the second semiconductor element carrier along the path 2.

예로서, 상기 제1이송툴(410) 및 제2이송툴(420)은, 인출위치에서 반도체소자(10) 인출시 상호 방해되지 않도록 교대로 소자를 이송하도록 구성될 수 있다.For example, the first transfer tool 410 and the second transfer tool 420 may be configured to transfer the elements alternately so as not to interfere with each other when the semiconductor elements 10 are taken out from the withdrawal position.

한편 상기 이송툴(400)은, 소자(10)를 트레이(20)로부터 반도체소자 캐리어까지 이송하기 위한 구성으로서, 픽업방식에 따라서 다양한 구성이 가능하며, 상하이동(Z방향 이동)과 함께 진공압을 발생시켜 소자(10)를 흡착하여 픽업하는 흡착헤드(미도시)를 포함하여 구성될 수 있다.Meanwhile, the transfer tool 400 is configured to transfer the element 10 from the tray 20 to the semiconductor element carrier. The transfer tool 400 can be variously configured according to the pick-up method. The transfer tool 400 can be vertically moved And an adsorption head (not shown) for adsorbing and picking up the device 10.

한편, 상기 소자핸들러는, 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자(10)의 저면을 촬영하는 이미지획득부(30)를 추가로 포함할 수 있다.The device handler further includes an image acquisition unit 30 installed in a transfer path of the semiconductor device by the transfer tool 400 and photographing the bottom surface of the semiconductor element 10 picked up by the transfer tool 400 can do.

여기서, 상기 이미지획득부(30)에 의하여 획득된 이미지는, 이송툴(400)의 흡착패드에 흡착된 반도체소자(10)의 저면에 대한 비전검사를 수행할 수 있다.Here, the image obtained by the image obtaining unit 30 may perform a vision inspection on the bottom surface of the semiconductor element 10 adsorbed on the adsorption pad of the transfer tool 400.

또한 상기 이미지획득부(30)에 의하여 획득된 이미지는, 캐리어테이블(700) 상의 반도체 소자 캐리어 상의 적절한 안착위치, 즉 제1관통구(101) 및 제2관통구(201)에 알맞게 반도체소자(10)가 적재될 수 있도록 이송툴(400)에 의하여 픽업된 반도체소자(10)의 수평상태를 확인하는데 활용될 수 있다.The image obtained by the image acquiring section 30 is also transferred to the semiconductor element carrier on the semiconductor element carrier on the carrier table 700 at an appropriate seating position, i.e., the first penetrating hole 101 and the second penetrating hole 201, 10 can be stacked on the semiconductor device 10 by using the transfer tool 400. As shown in FIG.

상기 소자핸들러는, 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 캐리어테이블(700)을 이동시킬 수 있다.The device handler analyzes the image of the bottom surface obtained by the image obtaining section 30 and controls the semiconductor element carrier by at least one of XY movement and horizontal rotation movement so that the semiconductor element is positioned at a predetermined loading position on the semiconductor element carrier The carrier table 700 can be moved.

여기서 물론 반도체소자(10)를 픽업하는 이송툴(400)을 회전시켜 캐리어테이블(700) 상의 반도체 소자 캐리어 상의 적절한 안착위치, 즉 제1관통구(101) 및 제2관통구(201)에 알맞게 반도체소자(10)가 적재되도록 할 수 있음은 물론이다.Here, of course, the transfer tool 400 picking up the semiconductor element 10 is rotated to rotate the transfer tool 400 to a proper seating position on the semiconductor element carrier on the carrier table 700, i.e., the first through hole 101 and the second through hole 201 The semiconductor device 10 can be loaded.

상기 소자핸들러에 의해 반도체소자(10)가 적재된 반도체소자 캐리어는, 캐리어언로딩부(900)로 이동하여 EMI 실드층(13) 형성 공정을 위한 EMI 실드 형성장치(미도시)로 반송될 수 있다.The semiconductor element carrier on which the semiconductor element 10 is mounted by the element handler moves to the carrier unloading portion 900 and can be transported to an EMI shield forming apparatus (not shown) for the process of forming the EMI shield layer 13 have.

한편 상기와 같은 구성을 가지는 소자핸들러는, 앞서 설명한 소자의 로딩부터 EMI실드 후의 언로딩까지 인라인으로 이루어지는 인라인시스템의 일부로서 구성될 수 있다.On the other hand, the element handler having the above-described configuration can be configured as a part of an in-line system in which the above-described element loading to unloading after EMI shielding is performed in-line.

한편, 종래의 반도체소자 캐리어는, 반도체소자(10)의 저면에 형성된 돌출단자(12)의 영향으로, 반도체소자(10)의 저면이 반도체소자 캐리어에 빈틈없이 밀착되지 않아 저면을 제외한 상면 및 측면에 대한 EMI 실드층(13) 형성이 완전히 이루어지지 않는 문제점이 있다.On the other hand, in the conventional semiconductor element carrier, the bottom surface of the semiconductor element 10 is not closely contacted to the semiconductor element carrier due to the influence of the projecting terminal 12 formed on the bottom surface of the semiconductor element 10, There is a problem that the EMI shield layer 13 is not formed completely.

또한, 종래의 반도체소자 캐리어는, 테이프 등과 같은 얇고 플렉서블한 소재로 형성된 지지면에 반도체소자(10)를 부착시킴으로써 캐리어 이송 과정에서 지지면의 형상이 안정적으로 유지되지 않는 문제점이 있다.In addition, the conventional semiconductor element carrier has a problem in that the shape of the supporting surface is not stably maintained in the process of carrier transfer by attaching the semiconductor element 10 to a supporting surface formed of a thin and flexible material such as a tape.

상기와 같은 문제점을 해결하기 위하여, 본 발명에 따른 반도체소자 캐리어는, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 반도체소자들이 부착되는 반도체소자 캐리어로서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)와; 단자영역이 제1관통구(101)의 하측으로 노출되고 단자영역의 가장자리가 베이스부재(100)에 부착될 수 있도록 베이스부재(100)의 상면에 형성된 부착층(200)과; 베이스부재(100) 중 제1관통구(101)들이 형성된 영역이 상부로 노출되도록 베이스부재(100)의 상면에 결합되는 프레임(300)을 포함한다.In order to solve the above problems, the semiconductor device carrier according to the present invention includes an EMI shield layer 13 forming an EMI shield layer 13 on the upper surface and side surfaces of a semiconductor element having a plurality of protruding terminals 12 formed on a bottom surface thereof A plurality of first through holes 101 having a predetermined rigidity and corresponding to a terminal region in which the protruding terminals 12 of the respective semiconductor elements are formed, the semiconductor element carrier having a plurality of first through holes 101 A base member 100 of a plate-like shape formed with a plurality of projections; An adhesive layer (200) formed on an upper surface of the base member (100) so that a terminal region is exposed below the first through hole (101) and an edge of the terminal region is attached to the base member (100); And a frame 300 coupled to an upper surface of the base member 100 such that an area of the base member 100 where the first through holes 101 are formed is exposed upwardly.

상기 베이스부재(100)는, 미리 설정된 강성을 가지는 판상형의 부재로, 각 반도체소자(10)의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성될 수 있다.The base member 100 is a plate-shaped member having predetermined rigidity and has a plurality of first through holes 101 formed in a size corresponding to the terminal region where the protruding terminals 12 of the semiconductor elements 10 are formed .

상기 제1관통구(101)는, 도 1 내지 도 3에 도시된 바와 같이, 그 크기가 반도체소자(10)의 크기보다는 작고 돌출단자(12)가 형성된 단자영역보다는 크게 형성됨이 바람직하다.As shown in FIGS. 1 to 3, the first through-hole 101 is preferably formed to have a size smaller than the size of the semiconductor element 10 and larger than a terminal region in which the protruded terminal 12 is formed.

상기 제1관통구(101)는, 반도체소자(10) 저면의 돌출단자(12)가 형성되지 않은 가장자리를 지지하는 형상으로 다양한 형상이 가능하다.The first through-hole 101 may be formed in various shapes such as to support the edge of the bottom surface of the semiconductor element 10 where the protruding terminal 12 is not formed.

예로서, 상기 제1관통구(101)는, 반도체 소자(10)의 평면형상과 대응되는 형상, 예를 들면 직사각형 형상으로, 그 경계가 반도체소자(10) 저면의 돌출단자(12)가 형성된 단자영역과 가장자리 사이에 위치하도록 형성될 수 있다.For example, the first through-hole 101 may have a shape corresponding to the plane shape of the semiconductor element 10, for example, a rectangular shape, and the boundary may be formed by the protrusion terminal 12 formed on the bottom surface of the semiconductor element 10 And may be formed to be positioned between the terminal region and the edge.

보다 구체적으로, 상기 제1관통구(101)는, 도 3에 도시된 바와 같이, 돌출단자(12)가 형성된 단자영역(w) 보다는 그 크기가 크고, 반도체 소자(10) 저면 보다는 그 크기가 작게 형성되어 반도체 소자(10)의 단자영역(w) 밖의 가장자리와 접하도록 형성될 수 있다.3, the size of the first through hole 101 is larger than that of the terminal region w formed with the protruded terminal 12, and the size of the first through hole 101 is larger than the bottom surface of the semiconductor element 10 And may be formed so as to be in contact with an edge outside the terminal region (w) of the semiconductor element 10.

즉, 상기 제1관통구(101)는, 도 3에 도시된 바와 같이, 그 경계가 반도체소자(10) 단자영역을 제외한 둘레영역(d1+d2)에 위치함이 바람직하다.3, the boundary of the first through-hole 101 is preferably located in the peripheral region d1 + d2 except for the terminal region of the semiconductor element 10.

상기 베이스부재(100)는, 베이스부재(100)는, 원판 형상의 웨이퍼 형상 또는 팔각형, 직사각형 등 다양한 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.In the base member 100, the base member 100 may have various shapes such as a circular wafer shape, an octagonal shape, and a rectangular shape, but is not limited thereto.

상기 베이스부재(100)는, 기 설정된 강성을 가져 적재된 반도체소자(10)를 흔들림 없이 지지할 수 있는 재질이면 다양한 재질을 가질 수 있다.The base member 100 may have various materials as long as it has a predetermined rigidity and can support the mounted semiconductor device 10 without shaking.

예로서, 상기 베이스부재(100)는, 금속재질, 후술하는 부착층(200)의 재질보다 경질의 재질을 가질 수 있다.For example, the base member 100 may have a metal material, which is harder than a material of the adhesive layer 200 described later.

상기 부착층(200)은, 단자영역이 제1관통구(101)의 하측으로 노출되고 단자영역의 가장자리가 베이스부재(100)에 부착될 수 있도록 베이스부재(100)의 상면에 형성되는 구성으로 다양한 구성이 가능하다.The adhesion layer 200 is formed on the upper surface of the base member 100 such that the terminal region is exposed to the lower side of the first through hole 101 and the edge of the terminal region is attached to the base member 100 Various configurations are possible.

일 실시예에서, 상기 부착층(200)은, 베이스부재(100)의 상면에 부착되는 접착성을 가지는 접착테이프에 의하여 형성될 수 있다, 예로서, 상기 접착테이프는, 양면테이프에 해당할 수 있다.In one embodiment, the adhesive layer 200 may be formed by an adhesive tape having adhesive properties attached to the upper surface of the base member 100. For example, the adhesive tape may be a double- have.

이때, 상기 양면테이프는, 베이스부재(100)에 부착된 후 제1관통구(101)와 동일한 위치에 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성될 수 있다.At this time, the double-sided tape is attached to the base member 100 and then the second through-hole 201 is formed at the same position as the first through-hole 101 at a size equal to or smaller than the first through-hole 101 .

다른 일 실시예에서, 상기 부착층(200)은, 베이스부재(100)의 상면에 형성되는 필름과; 필름의 상면에 접합되는 접착물질을 포함할 수 있다.In another embodiment, the adhesion layer 200 includes a film formed on the upper surface of the base member 100; And an adhesive material bonded to the upper surface of the film.

이때, 상기 부착층(200)은, 베이스부재(100)에 부착된 후 제1관통구(101)와 동일한 위치에 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성될 수 있다.The adhesive layer 200 is attached to the base member 100 and is then inserted into the second through hole 201 at the same position as the first through hole 101 and at a same or smaller size than the first through hole 101, Can be formed.

상기 프레임(300)은, 베이스부재(100) 중 제1관통구(101)들이 형성된 영역이 상부로 노출되도록 베이스부재(100)의 상면에 결합되는 구성으로 다양한 구성이 가능하다.The frame 300 may be configured to be coupled to the upper surface of the base member 100 such that a region of the base member 100 where the first through holes 101 are formed is exposed upward.

예로서, 상기 프레임(300)은, 제1관통구(101)들이 형성된 영역이 상부로 노출되도록 접착층(200)의 가장자리와 결합되는 결합링으로 구성될 수 있다.For example, the frame 300 may be composed of a coupling ring coupled with an edge of the adhesive layer 200 such that an area where the first through holes 101 are formed is exposed upward.

상기 프레임(300)은, 원형, 사각형 등 다양한 형상을 가질 수 있다.The frame 300 may have various shapes such as a circular shape and a square shape.

한편, 상기 프레임(300)은, 필수적인 구성은 아닌 것으로, 선택적으로 채택될 수 있는 구성에 해당한다.On the other hand, the frame 300 is not an essential configuration and corresponds to a configuration that can be selectively adopted.

상기와 같은 구성을 가지는 본 발명에 따른 반도체소자 캐리어는, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 반도체소자들이 부착되는 반도체소자 캐리어 제조방법으로서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)를 제공하는 베이스부재 제공단계와; 단자영역이 제1관통구(101)의 하측으로 노출되고 단자영역의 가장자리가 베이스부재(100)에 부착될 수 있도록 베이스부재(100)의 상면에 부착층(200)을 형성하는 부착층 형성단계와; 판상형의 베이스부재(100) 상면에 부착층(200)이 부착된 후 제1관통구(101)와 동일한 위치에 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)를 형성하는 제2관통구 형성단계를 포함하는 반도체소자 캐리어 제조방법에 의해 제조될 수 있다.The semiconductor element carrier according to the present invention having the above-described structure has the steps of forming the EMI shield layer 13 for forming the EMI shield layer 13 on the upper surface and the side surface of the semiconductor element having the plurality of protruding terminals 12 formed on the bottom surface thereof A plurality of first through holes 101 having a predetermined rigidity and corresponding to a terminal region formed with the protruding terminals 12 of the respective semiconductor elements, the method comprising the steps of: A base member providing step of providing a base member (100) of a plate-like shape formed with the base member; Forming an adhesive layer (200) on the upper surface of the base member (100) so that the terminal area is exposed to the lower side of the first through hole (101) and the edge of the terminal area is attached to the base member Wow; After the attachment layer 200 is attached to the upper surface of the plate-shaped base member 100, a second through hole 201 is formed at the same position as the first through hole 101 at a size equal to or smaller than the first through hole 101 And a second through-hole forming step for forming a second through-hole forming step of forming a through-hole.

일 실시예에서, 상기 부착층(200)은, 베이스부재(100)의 상면에 부착되는 양면테이프이며, 제2관통구 형성단계는, 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함할 수 있다.In one embodiment, the adhesive layer 200 is a double-sided tape adhered to the upper surface of the base member 100, and the second through-hole forming step is a step of forming the through- Lt; / RTI >

다른 일 실시예에서, 상기 부착층(200)은, 베이스부재(100)의 상면에 형성되는 필름과; 필름의 상면에 접합되는 접착물질을 포함하며, 제2관통구 형성단계는, 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함할 수 있다.In another embodiment, the adhesion layer 200 includes a film formed on the upper surface of the base member 100; And the second through-hole forming step may include a laser drilling step of perforating the same position as the first through-hole 101 by using a laser.

한편, 상기 반도체소자 캐리어 제조방법은, 판상형의 베이스부재(100) 상면에 부착층(200)이 부착되기 전 부착층(200)에 제1관통구(101)와 동일한 위치에 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)를 형성하는 제2관통구 형성단계를 수행하고, 제2관통구(201)가 형성된 부착층(200)을 베이스부재(100)에 제1관통구(101)와 제2관통구(201)가 상호 대응되도록 부착하는 부착층 형성단계를 수행할 수 있다.The method for manufacturing a semiconductor element carrier according to the present invention includes the steps of forming a first through hole (not shown) at the same position as the first through hole 101 in the adhesive layer 200 before the adhesive layer 200 is adhered to the upper surface of the plate- The second through hole forming step of forming the second through hole 201 in the same or smaller size as the first through hole 201 and the second through hole forming step of forming the second through hole 201 in the base member 100, It is possible to perform an adhesion layer forming step in which the first through-hole 101 and the second through-hole 201 are matched with each other.

이상은 본 발명에 의해 구현될 수 있는 바람직한 실시예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It is to be understood that both the technical idea and the technical spirit of the invention are included in the scope of the present invention.

10: 반도체소자 100: 베이스부재
200: 부착층 300: 프레임10: Semiconductor device 100: Base member
200: adhesive layer 300: frame

Claims (11)

저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어에 있어서,
미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)와;
상기 단자영역이 상기 제1관통구(101)의 하측으로 노출되고 상기 단자영역의 가장자리가 상기 베이스부재(100)에 부착될 수 있도록 상기 베이스부재(100)의 상면에 형성된 부착층(200)를 포함하는 것을 특징으로 하는 반도체소자 캐리어.A semiconductor element carrier to which a plurality of semiconductor elements are attached to perform an EMI shield layer forming step of forming an EMI shield layer on the top and side surfaces of a semiconductor element having a plurality of protruding terminals on its bottom surface, In this case,
A plate-shaped base member 100 having a predetermined rigidity and formed with a plurality of first through holes 101 having a size corresponding to a terminal region where the protruding terminals 12 of the semiconductor elements are formed;
The adhesive layer 200 formed on the upper surface of the base member 100 so that the terminal area is exposed to the lower side of the first through hole 101 and the edge of the terminal area is attached to the base member 100 ≪ / RTI > 청구항 1에 있어서,
상기 베이스부재(100) 중 상기 제1관통구(101)들이 형성된 영역이 상부로 노출되도록 상기 베이스부재(100)의 상면에 결합되는 프레임(300)을 추가로 포함하는 것을 특징으로 하는 반도체소자 캐리어.The method according to claim 1,
Further comprising a frame (300) coupled to an upper surface of the base member (100) so that an area of the base member (100) where the first through holes (101) are formed is exposed upwardly. . 청구항 1에 있어서,
상기 베이스부재(100)는,
원판 형상의 웨이퍼 형상 또는 다각형 형상을 가지는 것을 특징으로 하는 반도체소자 캐리어.The method according to claim 1,
The base member (100)
Wherein the semiconductor element carrier has a disk-like wafer shape or a polygonal shape. 청구항 1에 있어서,
상기 부착층(200)은,
상기 베이스부재(100)의 상면에 부착되는 양면테이프에 의하여 형성되며,
상기 양면테이프는,
상기 베이스부재(100)에 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성된 것을 특징으로 하는 반도체소자 캐리어.The method according to claim 1,
The adhesive layer (200)
Sided tape attached to the upper surface of the base member 100,
The double-
And a second through hole (201) formed at the same position as the first through hole (101) after being attached to the base member (100) is the same or smaller than the first through hole (101) Element carrier. 청구항 1에 있어서,
상기 부착층(200)은,
상기 베이스부재(100)의 상면에 형성되는 필름과;
상기 필름의 상면에 접합되는 접착물질을 포함하며,
상기 베이스부재(100)에 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)가 형성된 것을 특징으로 하는 반도체소자 캐리어.The method according to claim 1,
The adhesive layer (200)
A film formed on the upper surface of the base member 100;
And an adhesive material bonded to an upper surface of the film,
And a second through hole (201) formed at the same position as the first through hole (101) after being attached to the base member (100) is the same or smaller than the first through hole (101) Element carrier. 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어 제조방법으로서,
미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 제1관통구(101)들이 형성된 판상형의 베이스부재(100)를 제공하는 베이스부재 제공단계와;
상기 단자영역이 상기 제1관통구(101)의 하측으로 노출되고 상기 단자영역의 가장자리가 상기 베이스부재(100)에 부착될 수 있도록 상기 베이스부재(100)의 상면에 부착층(200)을 형성하는 부착층 형성단계와;
상기 판상형의 베이스부재(100) 상면에 상기 부착층(200)이 부착된 후 상기 제1관통구(101)와 동일한 위치에 상기 제1관통구(101)와 동일하거나 작은 크기로 제2관통구(201)를 형성하는 제2관통구 형성단계를 포함하는 것을 특징으로 하는 반도체소자 캐리어 제조방법.A semiconductor element carrier to which a plurality of semiconductor elements are attached to perform an EMI shield layer forming step of forming an EMI shield layer on the top and side surfaces of a semiconductor element having a plurality of protruding terminals on its bottom surface, As a production method,
Providing a base member (100) having a predetermined rigidity and provided with a plurality of first through holes (101) having a size corresponding to a terminal region formed with the protruding terminals (12) of each semiconductor element;
The adhesive layer 200 is formed on the upper surface of the base member 100 so that the terminal area is exposed to the lower side of the first through hole 101 and the edge of the terminal area is attached to the base member 100 An adhesive layer forming step of forming an adhesive layer;
The attachment layer 200 is attached to the upper surface of the plate-shaped base member 100, and then the second through hole 101 is formed in the same position as the first through hole 101 with a size equal to or smaller than the first through hole 101, And forming a second through-hole forming step (201). 청구항 6에 있어서,
상기 부착층(200)은,
상기 베이스부재(100)의 상면에 부착되는 양면테이프이며,
제2관통구 형성단계는,
상기 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함하는 것을 특징으로 하는 반도체소자 캐리어 제조방법.The method of claim 6,
The adhesive layer (200)
A double-sided tape adhered to an upper surface of the base member 100,
In the second through-hole forming step,
And a laser drilling step of drilling the same position as the first through hole (101) by using a laser. 청구항 6에 있어서,
상기 부착층(200)은,
상기 베이스부재(100)의 상면에 형성되는 필름과;
상기 필름의 상면에 접합되는 접착물질을 포함하며,
제2관통구 형성단계는,
상기 제1관통구(101)와 동일한 위치를 레이저를 이용해 천공하는 레이저 천공단계를 포함하는 것을 특징으로 하는 반도체소자 캐리어 제조방법.The method of claim 6,
The adhesive layer (200)
A film formed on the upper surface of the base member 100;
And an adhesive material bonded to an upper surface of the film,
In the second through-hole forming step,
And a laser drilling step of drilling the same position as the first through hole (101) by using a laser. 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층(13)을 형성하는 EMI 실드층(13) 형성 공정을 수행하기 위하여, 다수의 반도체소자들이 적재된 트레이(20)로부터 청구항 제1항에 따른 반도체소자 캐리어에 적재하는 소자핸들러로서,
다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부와;
상기 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 상기 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과;
상기 로딩부에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 상기 단자영역을 상기 제1관통구(101)의 하측으로 노출시키고 상기 단자영역의 가장자리를 상기 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴(400)을 포함하는 소자핸들러.In order to perform the process of forming the EMI shield layer 13 that forms the EMI shield layer 13 on the upper surface and the side surface of the semiconductor element in which the plurality of protruding terminals 12 are formed on the bottom surface, ) As a device handler to be loaded on a semiconductor element carrier according to claim 1,
A loading portion on which the trays 20 loaded with a plurality of semiconductor elements are loaded;
At least one carrier table (700) located on at least one side with respect to a conveying direction of the tray (20) in the loading section and horizontally moving the carrier for stacking semiconductor elements;
The semiconductor element is picked up from the tray 20 in the loading section, the terminal region is exposed on the lower side of the first through hole 101 on the carrier loaded on each carrier table 700, And at least one transfer tool (400) for attaching to the semiconductor element carrier. 청구항 9에 있어서,
상기 캐리어테이블(700)은,
상기 로딩부에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치되고,
상기 이송툴(400)은,
상기 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치된 것을 특징으로 하는 소자핸들러.The method of claim 9,
The carrier table (700)
A pair of the loading portions are provided on both sides with respect to the conveying direction of the tray 20,
The transfer tool (400)
And the pair of carrier tables (700) are provided in pairs in correspondence with the pair of carrier tables (700). 청구항 10에 있어서,
상기 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자의 저면을 촬영하는 이미지획득부(30)를 추가로 포함하며,
상기 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 상기 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 상기 캐리어테이블(700)을 이동시키는 것을 특징으로 하는 소자핸들러.
The method of claim 10,
Further comprising an image obtaining section (30) installed in a transfer path of the semiconductor element by the transfer tool (400) and photographing the bottom surface of the semiconductor element picked up by the transfer tool (400)
By analyzing the image of the bottom surface obtained by the image obtaining unit (30) and moving at least one of XY movement and horizontal rotation movement so that the semiconductor element is located at a predetermined loading position on the semiconductor element carrier, (700) is moved.
KR1020160057833A 2016-05-11 2016-05-11 Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same KR20170127324A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160057833A KR20170127324A (en) 2016-05-11 2016-05-11 Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same
TW106115911A TWI618204B (en) 2016-05-11 2017-05-11 Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same
PCT/KR2017/004898 WO2017196109A1 (en) 2016-05-11 2017-05-11 Semiconductor device carrier, manufacturing method therefor, and device handler including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160057833A KR20170127324A (en) 2016-05-11 2016-05-11 Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same

Publications (1)

Publication Number Publication Date
KR20170127324A true KR20170127324A (en) 2017-11-21

Family

ID=60266643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160057833A KR20170127324A (en) 2016-05-11 2016-05-11 Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same

Country Status (3)

Country Link
KR (1) KR20170127324A (en)
TW (1) TWI618204B (en)
WO (1) WO2017196109A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201901908XA (en) * 2019-03-04 2020-10-29 Rokko Systems Pte Ltd Improved sputtering processing and apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694729B2 (en) * 1994-04-26 2005-09-14 株式会社 日立製作所 Manufacturing method of semiconductor integrated circuit device
JP2003040389A (en) * 2001-08-01 2003-02-13 Ricoh Co Ltd Tray for semiconductor integrated circuit device
KR100748482B1 (en) * 2006-01-23 2007-08-10 미래산업 주식회사 Handler for testing semiconductor
US20120128656A1 (en) * 2008-05-02 2012-05-24 Immunovative Therapies, Ltd. Vaccine compositions and methods
CN101969053B (en) * 2008-05-16 2012-12-26 精材科技股份有限公司 Semiconductor device and manufacturing method thereof
US8508103B2 (en) * 2009-03-23 2013-08-13 Sonavation, Inc. Piezoelectric identification device and applications thereof
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP6219155B2 (en) * 2013-12-13 2017-10-25 東芝メモリ株式会社 Manufacturing method of semiconductor device
JP2015115558A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device
KR101501735B1 (en) * 2014-09-23 2015-03-12 제너셈(주) EMI shielding method of the semiconductor package
KR101604582B1 (en) * 2015-08-24 2016-03-17 (주) 에스에스피 a device for coating semiconductor packages

Also Published As

Publication number Publication date
TWI618204B (en) 2018-03-11
TW201803041A (en) 2018-01-16
WO2017196109A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
KR102236769B1 (en) Led module manufacturing device and method of manufacturing led module
TWI680530B (en) Apparatus for picking up a semiconductor chip
KR100476591B1 (en) Wafer table, apparatus for sawing wafer and attaching semiconductor device and apparaus for sawing wafer and sorting semiconductor device using the same
TWI716570B (en) Transfer system for flipping and multiple checking of electronic devices
CN105023862A (en) Chip bonder and bonding method
KR100400106B1 (en) Multichip bonding method and apparatus
US20130167369A1 (en) Apparatuses for mounting semiconductor chips
US6049656A (en) Method of mounting an integrated circuit on a printed circuit board
JP2018120938A (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
US20050035182A1 (en) Circuit board transferring apparatus and method and solder ball mounting method
KR20090030540A (en) Semiconductor package, apparatus and method for manufacturing the same, and electronic device equipped with the semiconductor package
KR101640773B1 (en) Method of semiconductor package formed with electromagnetic interference shield and apparatus for the same
JPH1068758A (en) Supporting device for semiconductor device, carrier for testing semiconductor device, fixing method for semiconductor device, method for separating semiconductor device from supporting device, and method for mounting semiconductor device on carrier for testing
KR20170127325A (en) Semiconductor device carrier and semiconductor device handler having the same
KR20170127324A (en) Semiconductor device carrier, manufacturing method thereof and semiconductor device handler having the same
US6138892A (en) Method for mounting an integrated circuit from a tape carrier package on a printed circuit board
US6550133B1 (en) Surface mounting apparatus installed with tray feeder
KR101538099B1 (en) Career jig for carrying PCB
KR102168405B1 (en) Dual type solder ball placement system
KR102646798B1 (en) Method for arraying micro LED chips for manufacturing a LED display and a multi-chip carrier
TWI756517B (en) installation device
JP3410050B2 (en) Electronic component transfer device
JP5953068B2 (en) Electronic component placement table and die bonder equipped with the same table
Harder et al. Low-Profile and Flexible Electronic Assemblies Using Ultra-Thin Silicon—The European FLEX-SI Project
JP2011077161A (en) Ball loading device, ball loading method, and manufacturing apparatus for electronic component