KR20170119271A - 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법 - Google Patents

반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20170119271A
KR20170119271A KR1020160069554A KR20160069554A KR20170119271A KR 20170119271 A KR20170119271 A KR 20170119271A KR 1020160069554 A KR1020160069554 A KR 1020160069554A KR 20160069554 A KR20160069554 A KR 20160069554A KR 20170119271 A KR20170119271 A KR 20170119271A
Authority
KR
South Korea
Prior art keywords
semiconductor die
laser
spot size
region
exemplary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160069554A
Other languages
English (en)
Other versions
KR102746237B1 (ko
Inventor
윤태호
정양규
김민호
송윤석
유동수
김충회
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Publication of KR20170119271A publication Critical patent/KR20170119271A/ko
Priority to KR1020240041103A priority Critical patent/KR102774193B1/ko
Application granted granted Critical
Publication of KR102746237B1 publication Critical patent/KR102746237B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0093—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for monitoring data relating to the user, e.g. head-tracking, eye-tracking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/09—Beam shaping, e.g. changing the cross-sectional area, not otherwise provided for
    • G02B27/0927—Systems for changing the beam intensity distribution, e.g. Gaussian to top-hat
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G06F3/012—Head tracking input arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/38—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory with means for controlling the display position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0138—Head-up displays characterised by optical features comprising image capture systems, e.g. camera
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/014—Head-up displays characterised by optical features comprising information/image processing systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H01L2021/60112—Coherent radiation, i.e. laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H01L2224/27552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80904—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81904—Pressing the bump connector against the bonding areas by means of another connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
    • H01L2224/83904—Pressing the layer connector against the bonding areas by means of another connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Wire Bonding (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Die Bonding (AREA)
  • Electromagnetism (AREA)

Abstract

반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법이 개시된다. 비한정적인 예들로서, 본 발명의 다양한 양태들은, 예를 들면 공간적으로 및/또는 시간적으로, 서브스트레이트에 대한 반도체 다이의 본딩을 향상시키도록 반도체 다이의 레이저 조사를 향상시키고 제어하는 시스템들 및 방법들을 제공한다.

Description

반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법{SYSTEM AND METHOD FOR LASER ASSISTED BONDING OF SEMICONDUCTOR DIE}
본 발명은 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법에 관한 것이다.
반도체 다이를 서브스트레이트에 레이저 본딩하기 위한 현재의 시스템들 및 방법들은, 예를 들면, 잠재적으로 접속 또는 장치 불량으로 인해 불충분하다. 종래의 전통적인 접근법들의 추가적인 한계점들 및 단점들은, 도면들을 참조하여 본 출원의 나머지 부분에 기재된 부분과 그와 같은 접근법들의 비교를 통하여, 당해 기술 분야의 당업자에게 분명해질 것이다.
도 1a는 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 시스템 및 방법, 그리고 예시적 반도체 디바이스의 개략도를 도시한 것이다.
도 1b는 본 발명의 다양한 양태들에 따른, 예시적인 빔 필터의 측면도를 도시한 것이다.
도 1c는 본 발명의 다양한 양태들에 따른, 빔 필터의 평면도를 도시한 것이다.
도 2a는 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 시스템 및 방법, 그리고 예시적인 반도체 디바이스의 개략도를 도시한 것이다.
도 2c는 본 발명의 다양한 양태에 따른, 예시적인 빔 필터 절환 장치(changer)의 평면도를 도시한 것이다.
도 3a는 본 발명의 다양한 양태에 따른, 예시적인 레이저 어시스트 본딩 시스템 및 방법, 그리고 예시적인 반도체 디바이스의 개략도를 도시한 것이다.
도 3b는 가우시안 레이저 빔의 다양한 예시적인 플랫-탑 빔들의 변환(conversion)을 도시한 것이다.
도 3c는 본 발명의 다양한 양태들에 따른, 예시적인 빔 호모지나이저(beam homogenizer)의 개략도를 도시한 것이다.
도 4는 본 발명의 다양한 양태들에 따른, 본딩 시간 대 스폿 크기 변화를 포함하는 예시적인 레이저 어시스트 본딩 프로파일의 그래프를 도시한 것이다.
도 5a 및 도 5b는 본 발명의 다양한 양태들에 따른, 스폿 크기의 변화를 도시한 개략도를 나타낸 것이다.
도 6은 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 방법의 흐름도를 도시한 것이다.
도 7a-7c는 본 발명의 다양한 양태들에 따른, 레이저 어시스트 본딩을 위한 예시적 방법들 및 시스템들, 그리고 이에 의해 제조된 반도체 디바이스를 도시한 단면도를 나타낸다.
본 발명의 다양한 양태들은 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법을 제공한다. 비한정적인 예들처럼, 본 발명의 다양한 양태들은, 예를 들면, 공간적으로(spatially) 및/또는 시간적으로(temporally), 서브스트레이트에 대한 반도체 다이의 본딩을 향상시키기 위해, 반도체 다이의 레이저 조사를 강화하거나 또는 제어하는 시스템들 및 방법들을 제공한다.
다음의 논의는 다양한 예를 제공함에 의해 본 발명의 다양한 양태들을 제공한다. 이러한 예는 비-한정적이며, 따라서, 본 발명의 다양한 양태들의 범위는 제공된 예들의 임의의 특정한 특징들에 의해 한정될 필요는 없다. 이하의 설명에서, 구절 "예(for example)", "예(e.g.)" 및 "예시적인(exemplary)"은 "예로서 그리고 비한정적인(by way of example and not limitation)", "예를 들면 그리고 비한정적인(for example and not limitation)", 등과 함께 비한정적이고 일반적으로 동의어이다
여기에 사용된 바와 같이, "및/또는"은 "및/또는"에 의해 연결된 리스트 중 하나 이상의 항목들을 의미한다. 예를 들어, "x 및/또는 y"는 세 요소 세트{(x), (y), (x, y)}중 임의의 요소를 의미한다. 다른 말로, "x 및/또는 y"는 "x 및 y의 하나 또는 둘 다"를 의미한다. 다른 예로서, "x, y, 및/또는 z"는 일곱 요소 세트{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}중 임의의 요소를 의미한다. 다른 말로, "x, y 및/또는 z"는 "x, y 및 z 중 하나 이상을 의미한다.
여기에 사용된 용어는 단지 특정한 실시예를 설명하기 위한 것이며 본 발명을 한정하려는 의도가 아니다. 여기에 사용된 바와 같이, 단수 형태는, 내용상 명백히 다르게 제시하지 않는 한, 복수의 형태를 포함하도록 의도된다. 본 명세서에서 사용할 때, "포함한다(comprises)", "포함한다(includes)," "포함하는(comprising), "포함하는(including)", "갖는다(has)", "갖는다(have)", "갖는(having)" 등은 특징들, 정수들, 단계들, 동작들, 구성 요소들, 및/또는 부품들을 지칭하며, 특징들, 정수들, 단계들, 동작들, 구성 요소들, 부품들 및/또는 이들의 그룹들 중 하나 이상의 존재 또는 추가를 배재하지 않음이 이해될 것이다.
비록 용어 제 1 , 제 2 , 등이 다양한 구성 요소들을 여기서 설명하는데 이용될 수 있으나, 이러한 구성 요소들은 이러한 용어들로 한정되어서는 안됨이 이해될 것이다. 이러한 용어들은 한 구성 요소를 다른 구성 요소와 구별하기 위해 사용된다. 따라서, 예를 들어, 이하에서 설명될 제 1 구성 요소, 제 1 부품 또는 제 1 섹션은 본 발명의 교시로부터 벗어나지 않고 제 2 구성 요소, 제 2 부품 또는 제 2 섹션으로 지칭될 수 있다. 유사하게, "상부(upper)", "하부(lower)", "측부(side)" 등과 같은 다양한 공간적 용어는 상대적인 방식으로 한 구성 요소로부터 다른 구성 요소를 구분하는데 사용될 수 있다. 그러나, 부품들은 다른 방식으로 위치될 수 있는데, 예를 들면, 본 발명의 교시를 벗어나지 않고, "상부(top)" 면이 수평으로 바라보고 그리고 그것의 "측부(side)" 면이 수직으로 바라보도록 반도체 디바이스가 옆으로 위치될 수 있다는 것이 이해되어야 한다.
일반적으로, 동일한 도면 부호들은 여기서 동일 및/또는 유사한 부품들을 나타내는데 이용될 것임을 주목해야 한다.
여기에서 논의된 바와 같이, 본 발명에 따른 컨트롤러 및/또는 다른 관련 기기 또는 구성 요소(예를 들면, 컨트롤러에 의해 제어되는 디바이스, 컨트롤러에 명령 또는 정보를 제공하는 디바이스 등)는 배타적으로 하드웨어로, 하드웨어 및 소프트웨어(또는 펌웨어)의 조합으로 구현될 수 있다. 예를 들면, 컨트롤러 및/또는 다른 관련 디바이스 또는 요소의 다양한 구성 요소들이 하나의 집적 회로 칩 또는 다수의 집적 회로 칩들(예를 들면, 멀티-칩 모듈의 개별 칩들, 마더보드 상의 개별 칩들, 분산 시스템(distributed system)의 개별 부품들의 개별 칩들, 등) 상에 형성될 수 있다. 또한, 컨트롤러 및/또는 다른 관련 디바이스의 다양한 구성 요소들이 가요성 인쇄 회로 필름 상에 구현 될 수 있고, 테이프 캐리어 패키지, 인쇄 회로 기판, 또는 컨트롤러 및/또는 다른 관련 디바이스와 동일한 서브스트레이트 상에 형성될 수 있다. 또한, 컨트롤러 및/또는 관련된 디바이스의 다양한 구성 요소는, 하나 이상의 컴퓨팅 디바이스에서, 하나 이상의 프로세서에서 실행되는 프로세스 또는 쓰레드(thread)일 수 있고, 그리고 프로세스 또는 쓰레드(thread)는 컴퓨터 프로그램 명령들을 실행할 수 있고 그리고 이하에서 언급되는 다양한 기능들을 수행하도록 다른 구성 요소들과 상호작용할 수 있다. 컴퓨터 프로그램 명령은, 예를 들어, 메모리에 저장될 수 있고 그리고 컴퓨팅 디바이스에서 실행될 수 있다. 컴퓨터 프로그램 명령들은 랜덤 억세스 메모리 및/또는 ROMs, PROMs, CDs, DVDs, USB 드라이브, 플래시 메모리, 등과 같은 임의의 다양한 타입의 비-일시적 컴퓨터 판독 가능 매체(non-transitory computer readable media)에 저장될 수 있다. 컴퓨팅 디바이스들의 다양한 기능들이 하나의 컴퓨팅 디바이스에 의해 실행되거나, 또는 본 발명의 범위로부터 벗어나지 않고 다수의 컴퓨팅 디바이스들 사이에 분배될 수 있는 것으로 이해되어야 한다.
일례로, 본 발명의 다양한 양태에 따르면, 컨트롤러(또는 그 영역)는 중앙처리장치, 하드디스크 또는 고체상태디스크와 같은 대용량 저장 장치, 휘발성 메모리 장치, 키보드 또는 마우스와 같은 입력 장치, 모니터 또는 프린터와 같은 출력 장치로 이루어진 통상의 상용 컴퓨터에서 운영될 수 있다.
본 발명의 다양한 양태들이 레이저 어시스트 본딩 시스템(또는 디바이스), 레이저 어시스트 본딩을 수행하는 방법, 및/또는 그와 같은 시스템 또는 방법을 이용하여 제조된 반도체 디바이스를 제공한다. 일례로서, 반도체 다이가, 예를 들면, 다른 각각의 레이저 빔 세기(intensity)로 반도체 다이의 다른 영역들을 조사하는 하나 이상의 레이저 빔들에 의해 균일하게(또는 동일하게) 가열될 수 있다. 또한, 하나 이상의 레이저 빔들의 스폿 크기가, 예를 들면, 반도체 다이의 중앙 영역과 주변 영역 사이에서, 실시간으로 증가 또는 감소될 수 있다. 또한, 레이저 빔 흡수층이 반도체 다이에 의한 레이저 에너지의 흡수율을 증가시키기 위해 반도체 다이 상에 형성될 수 있다. 따라서, 본 발명의 다양한 양태들이 덜 기울어지고 덜 휘어지는 반도체 디바이스 제조 방법을 제공하여, 결과적으로 높은 디바이스 품질 및 신뢰성, 증가된 제조 수율, 낮은 가격 등을 제공한다.
본 발명의 상기한 다른 양태들이 다양한 예시적 실시예들의 다음 설명으로부터 기술되거나 명확해질 것이다. 본 발명의 다양한 양태들이 이제 첨부된 도면들의 도면 부호와 함께 설명될 것이다.
도 1a는 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 시스템(100) 및 방법, 그리고 예시적 반도체 디바이스의 개략도를 도시한 것이다. 도 1b는 본 발명의 다양한 양태들에 따른, 예시적인 빔 필터(130)의 측면도를 도시한 것이다. 도 1c는 본 발명의 다양한 양태들에 따른, 빔 필터(130)의 평면도를 도시한 것이다. 다음의 논의는 이제 도 1a-1c를 함께 설명한다. 레이저 어시스트 본딩 시스템(100) 및/또는 그의 이용은, 예를 들면, 여기에서 논의된 임의의 다른 레이저 어시스트 본딩 시스템 및/또는 그의 이용(예를 들면, 도 2a-2c의 레이저 어시스트 본딩 시스템(200), 도 3a-3c의 레이저 어시스트 본딩 시스템(300), 여기에 제공된 방법들을 수행하는 레이저 어시스트 본딩 시스템, 등)과 함께 임의의 또는 모든 특징들을 공유할 수 있음을 주목하라.
예시적인 레이저 어시스트 본딩 시스템(100)(또는 디바이스)은 레이저 빔 소스(110), 빔 호모지나이저(120), 및 빔 필터(130)를 포함한다. 예시적인 레이저 어시스트 시스템(100)은 또한, 예를 들면, 확산 렌즈(140)를 포함할 수 있다. 더욱이, 예시적인 레이저 어시스트 본딩 시스템(100)은 컨트롤러(150)를 더 포함할 수 있다.
예시적인 레이저 빔 소스(110)는, 여기에서 제공되는 비한정적인 예들로서, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 레이저 빔 소스(110)는 싱글 모드 레이저 다이오드 또는 다이오드 펌프드 고체 상태 레이저일 수 있고(또는 포함할 수 있고), 이는 대략 780 nm 내지 1000 nm (예를 들면, 980 nm)의 파장을 갖는 적외선 레이저 빔들을 생성한다. 또한 예를 들면, 레이저 빔 소스(110)는 대략 780 nm 내지 4 ㎛의 파장을 갖는 근-적외선 또는 중-적외선 가우시안 레이저 빔을 생성하는 다이오드 펌프드 고체 상태 레이저일 수 있다(또는 포함할 수 있다).
예시적인 빔 호모지나이저(120)는, 여기에서 제공되는 비한정적인 예들로서, 임의의 다양한 특징들을 포함할 수 있다. 빔 호모지나이저(120)는, 예를 들면, 레이저 빔 소스(110)에 광학적으로 연결될 수 있다. 예시적인 시스템(100)에서, 빔 호모지나이저(120)는 광 케이블 또는 섬유(111)를 통하여 레이저 빔 소스(110)의 출력을 수신한다. 빔 호모지나이저(120)는, 예를 들면, 레이저 빔 소스(110)로부터 전달받은 가우시안 레이저 빔을, 예를 들면, 정사각 플랫-탑 레이저 빔(square flat-top laser beam)으로 변환하고, 따라서 정사각 플랫-탑 레이저 빔을 방사(또는 투과 또는 출력 또는 통과)시킨다.
빔 호모지나이저(120)로부터 출력된 정사각 플랫-탑 레이저 빔이 궁극적으로 반도체 다이(10)를 조사하는 예시적 구현예에서, 이러한 조사는 반도체 다이(10)를 가열한다. 가열은, 차례로, 반도체 다이(10)와 서브스트레이트(20) 사이에 개재된 도전성 상호 연결 구조들(11)(예를 들면, 솔더 볼들 또는 범프들, 솔더가 쒸어진 금속 포스트들 또는 필라들, 등등)이 리플로우되도록 하고, 따라서 반도체 다이(10)가 서브스트레이트(20)에 본딩되도록 한다.
도 1a의 예시적 시스템(100)으로 돌아가면, 빔 필터(130)가 빔 호모지나이저(120)에 광학적으로 결합되어 있다. 예시적 빔 필터(130)는, 여기에서 제공된 비한정적인 예들인 임의의 다양한 특징들을 포함할 수 있다. 예시적 빔 필터(130)는, 예를 들면, 빔 호모지나이저(120)로부터 받은 레이저 빔(또는 방사선)을 필터링하고 그리고 각각의 세기를 갖는 다수의 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)을 출력할 수 있다. 각 세기들의 각각은, 예를 들면, 다른 모든 것들과 다르거나, 다른 몇몇과만 다를 수 있다. 각각의 레이저 빔들(또는 레이저 빔 영역들)의 각각은, 예를 들면, 조사될 반도체 다이(10)의 각 영역에 대응될 수 있다. 따라서, 반도체 다이(10)의 다수의 영역들 각각은 궁극적으로 한 영역에 대해 맞춰진(customized) 각각의 세기를 갖는 각각의 레이저 빔(또는 레이저 빔 영역)으로 조사될 수 있다.
예를 들면, 반도체 다이(10)의 제 1 영역(예를 들면, 중앙 영역, 등등)의 열 경로들 밀도가 반도체 다이(10)의 제 2 영역(예를 들면, 주변 또는 둘레 영역, 등등)의 열 경로들 밀도보다 높다면, 빔 필터(130)는 상대적으로 높은 세기를 갖는 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)이 반도체 다이(10)의 제 1 영역을 조사하도록 하고(예를 들면, 공간적으로 선택된 필터링을 통하여), 그리고 상대적으로 낮은 세기를 갖는 레이저 빔들이 반도체 다이(10)의 제 2 영역을 조사하도록 한다. 따라서, 전체 반도체 다이(10)는 균일하게 가열될 수 있고, 그리고 따라서, 반도체 다이(10)의 기울어짐 및/또는 휨이 방지되거나 감소될 수 있다. 기울어짐 및/또는 휨의 방지 또는 감소는, 예를 들면, 반도체 다이(10)와 서브스트레이트(20)(예를 들면, 상호 접속 구조들(11) 및 패드들(21) 사이에서) 사이의 기계적 및 전기적 연결들의 신뢰성을 향상시키는, 차례로 반도체 다이(10)의 신뢰성을 향상시킬 수 있다. 이러한 동작의 더 많은 예들이 여기에서 제공된다.
확산 렌즈(140)는 광학적으로 빔 필터(130)에 결합된다(예를 들면, 직접 또는 간접적으로 결합된다). 예시적인 확산 렌즈(140)는 여기에서 제공되는 비한정적인 예들인 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 확산 렌즈(140)는 빔 필터(130)로부터 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)을 전송받을 수 있고 그리고 반도체 다이(10)의 상측 또는 표면들의 크기에 맞도록 레이저 빔들의 전체적인 스폿 크기를 증가시킬 수 있다. 이러한 크기 매칭은, 예를 들면, 허용 가능한 제조 공차들 내로 정확하거나, 1% 내로 정확하거나, 5% 내로 정확할 수 있다. 빔 필터(130)로부터 출력된 레이저 빔(들)(또는 방사선)의 스폿 크기가 이미 충분히 큰 예시적 구현예에서, 확산 렌즈(140)는 생략될 수 있음을 주목하라. 또한 반도체 다이(10)의 주변 영역이 조사되지 않는 시나리오에서, 확산 렌즈(140)는 조사될 다이(10)의 영역을 덮도록 전체적 스폿 크기를 증가시킬 뿐임을 주목하라.
빔 호모지나이저(120), 빔 필터(130), 확산 렌즈(140)는, 그리고 예를 들면, 광 케이블(111)에의 부착물은 보호 케이스(160)(예를 들면, 개방된 바닥, 또는 바닥측에 개구를 갖고, 이를 통해 레이저 에너지가 자유롭게 통과할 수 있음)에 설치될 수 있다.
예시적 컨트롤러(150)는 예를 들면 레이저를 턴온 및 턴오프하고, 펄스 폭 및/또는 주파수를 제어하며, 전체 출력 파워를 제어하는 등의 일반적으로 레이저 빔 소스(110)를 제어한다. 컨트롤러는(150)는, 상술한 바와 같이, 하드웨어, 하드웨어 및/또는 소프트웨어의 조합 등에 의해 구현될 수 있다.
예시적인 레이저 본딩 시나리오에서, 반도체 다이(10)는 서브스트레이트(20) 상에 위치(또는 마운트)된다. 반도체 다이(10)는 여기에서 제공되는 비한정적인 예들인 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 반도체 다이(10)는, 기능적 다이(예를 들면, 프로세서 다이, 메모리 다이, 프로그램어블 로직 다이, 주문형 집적 회로 다이, 일반 로직 다이, 등등)를 포함할 수 있다. 또한 예를 들면, 반도체 다이(10)는 신호 라우팅 구조들(예를 들면, 전기적 신호들의 분배 또는 재분배를 위한 하나 이상의 유전층들 및 하나 이상의 도전층들)만을 포함하는 반도체 다이를 포함할 수 있다. 비록 본 발명이 일반적으로 반도체 다이로서 항목(10)만을 제시하지만, 본 발명의 범위가 이로서 한정되지 않음을 주목하라. 예를 들면, 항목(10)은 본 발명의 범위를 벗어나지 않고 임의의 다양한 다른 구조들(예를 들면, 반도체층, 유전층, 글래스층, 라미네이트층, 몰딩 재료층, 인터포저층, 인쇄회로기판층, 이들의 임의의 조합 등)을 포함할 수 있다.
서브스트레이트(20)는 여기에서 제공되는 비한정적인 예인, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 서브스트레이트(20)는 인터포저, 인터포저 다이, 인터포저 다이들의 웨이퍼, 회로기판, 회로기판들의 패널, 그들의 다른 반도체 다이 또는 웨이퍼, 그들의 패키징된 반도체 디바이스 또는 영역 등을 포함할 수 있다. 서브스트레이트(20)는, 차례로, 캐리어(예를 들면, 진공 척(30)에 고정되거나, 플레이트에 클립핑 또는 접착되는 등)상에 고정될 수 있다.
반도체 다이(10)는 그것의 바닥면에 다수의 상호 접속 구조들(11)을 포함하고, 그리고 서브스트레이트(20)는 그것의 상면에 다수의 도전성 패드들(21)을 포함한다. 상호 접속 구조(11)는 임의의 다양한 타입의 상호 접속 구조들(예를 들면, 솔더 범프 또는 볼, 솔더 캡을 갖는 금속 포스트 또는 필라, 등등)을 포함할 수 있다. 상호 접속 구조들(11)의 각각은, 예를 들면, 서브스트레이트(20)의 각 도전성 패드(21)에 맞춰 정렬될 수 있다. 게다가, 솔더 페이스트 및/또는 플럭스가 도전성 패드들(21) 상에 그리고/또는 상호 접속 구조들(11)(예를 들면, 프린팅(printing), 인젝팅(injecting), 딥핑(dipping), 스프레잉(spraying), 등등에 의해) 상에 더 형성될 수 있다.
예시적 서브스트레이트(20)는 다수의 배선 패턴들 및/또는 다수의 도전성 비아들(23)을 포함할 수 있고, 이는 열 경로들로서 동작한다. 예를 들면, 서브스트레이트(20)의 일 영역에서 배선 패턴들(22) 및/또는 도전성 비아들(23)의 개수 또는 폭이 다른 영역에서 배선 패턴들(22) 및/또는 도전성 비아들(23)의 개수 또는 폭보다 많거나 넓을 경우, 상기 일 영역에서의 열 경로들의 밀도가 다른 영역에서보다 상대적으로 높다. 더욱이, 반도체 다이(10) 상에 형성된 상호 접속 구조들(11)은 또한 열 경로들로서 동작할 수 있다. 따라서, 일 영역에서 반도체 다이(10)의 상호 접속 구조들(11)의 개수가 다른 영역에서의 상호 접속 구조들(11)의 개수가 클 경우, 일 영역에서의 열 경로들 밀도가 다른 영역에서보다 상대적으로 높다.
서브스트레이트(20)의 일 영역에서 배선 패턴들(22) 및/또는 도전성 비아들(23)의 밀도가 높을 경우, 서브스트레이트(20)의 일 영역에 대응하는 반도체 다이(10)의 영역의 열은 신속하게 방출된다. 또한, 반도체 다이(10)의 일 영역에서 상호 접속 구조들(11)의 밀도가 높을 경우, 일 영역에서의 열은 신속하게 방출된다.
따라서, 반도체 다이(10)의 상면이 하나 이상의 레이저 빔들이 균일하게 조사된다면(예를 들면, 균일한 레이저 세기로), 상대적으로 높은 열 경로들 밀도를 갖는 영역의 온도는 상대적으로 낮을 것이고, 그리고 상대적으로 낮은 밀도의 열 경로들을 갖는 영역의 온도는 상대적으로 높을 것이다. 결과적으로, 반도체 다이(10)는 불균일하게 가열되고, 그리고 따라서, 상호 접속 구조들(11)(또는 이들과 결합된 리플로우 가능한 재료)은 불균일하게 리플로우될 것이다. 예를 들면, 일 영역에서 상호 접속 구조들(11)이 충분히 용융된 반면, 다른 영역에서의 상호 접속 구조들(11)은 충분하게 용융되지 않을 수 있다. 따라서, 상호 접속 구조들(11)의 불균일한 리플로우에 기인하여, 반도체 다이(10)는 수평 또는 수직 방향으로 기울어질 수 있고, 그리고/또는 반도체 다이(10)는 휘어질 수 있다.
그러나, 본 발명의 다양한 양태들에 따르면, 빔 필터(130)는 상대적으로 높은 세기를 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)이 반도체 다이(10) 및/또는 서브스트레이트(20)의 열 경로들 밀도가 상대적으로 높은 영역을 조사하도록 하고, 그리고 상대적으로 낮은 세기를 갖는 레이저 빔들이 반도체 다이(10) 및/또는 서브스트레이트(20)의 열 경로들의 밀도가 낮은 영역을 조사하도록 한다. 따라서, 상술한 반도체 다이(10)의 기울어짐 및/또는 휨이 방지되거나 또는 감소될 수 있다.
도 1b 및 도 1c에 도시된 바와 같이, 빔 필터(130)는 평평한 또는 대략 평평한 상면과 평평한 또는 대략 평평한 바닥면을 갖는 기재(131)(예를 들면, 크리스탈, 글래스, 등등)와, 그리고 기재(131) 상에 코팅된 필터링 패턴(132)(예를 들면, 기재(131)의 평평한 면들 중 적어도 하나에 코팅됨)을 포함할 수 있다. 기재(131)는, 예를 들면, 레이저 빔들이 그것을 관통하여 투과(transmit)하도록 하고(예를 들면, 일반적으로 높고 균일한 투과율), 그리고 필터링 패턴(132)은, 예를 들면, 반도체 다이(10)의 모든 영역마다 다른 세기들을 갖는 레이저 빔들이 그것을 투과하도록 한다. 빔 필터(130)의 평평한 형태는 대략 정사각 또는 사각 형태(예를 들면, 반도체 다이(10)의 형태와 동일하거나 유사함)일 수 있으나, 본 발명의 범위가 이로서 한정되지 않는다. 게다가, 다른 구현예에서, 빔 필터(130)는 기재(131)없이 필터링 패턴(132)만을 포함할 수도 있다.
필터링 패턴(132)은, 예를 들면, 제 1 필터링 패턴(132a), 제 2 필터링 패턴(132c), 및 제 3 필터링 패턴(132c)을 포함할 수 있다. 비록 3개의 예시적 필터링 패턴들이 도시되었으나, 필터링 패턴(132)은 임의의 패턴들 개수를 포함할 수 있다. 제 1 예시적 필터링 패턴(132a)은 상대적으로 낮은 밀도를 갖고, 그리고 따라서 상대적으로 높은 투과율(예를 들면, 100%에서 또는 그 근처에서, 90%와 100% 사이의 범위에서, 등등)을 갖는다. 따라서, 제 1 필터링 패턴(132a)은 상대적으로 높은 세기를 갖는 레이저 빔들이 통과하도록 하고 그리고 제 1 필터링 패턴(132a)으로부터 방사(또는 투과)되도록 한다. 제 2 예시적 필터링 패턴(132c)은 상대적으로 중간 밀도를 갖고, 그리고 따라서 상대적으로 중간 투과율(예를 들면, 80%에서 또는 그 근처에서, 70%와 90% 사이의 범위에서, 등등)을 갖는다. 따라서, 제 2 필터링 패턴(132c)은 상대적으로 중간 세기를 갖는 레이저 빔들이 통과하도록 하고 그리고 제 2 필터링 패턴(132c)으로부터 방사(또는 투과)되도록 한다. 제 3 예시적 필터링 패턴(132c)은 상대적으로 높은 밀도를 갖고, 그리고 따라서 상대적으로 낮은 투과율(예를 들면, 60%에서 또는 그 근처에서, 40%와 60% 사이의 범위에서, 60%보다 낮은, 등등)을 갖는다. 따라서, 제 3 필터링 패턴(132c)은 상대적으로 낮은 세기를 갖는 레이저 빔들이 통과하도록 하고 그리고 제 3 필터링 패턴(132c)으로부터 방사(또는 투과)되도록 한다.
일례로, 도 1b에서, 상대적으로 낮은 밀도를 갖는 제 1 예시적 필터링 패턴(132a)이 빔 필터(130)의 대략 중앙 영역에 위치(또는 형성)됨으로써, 상대적으로 높은 세기를 갖는 레이저 빔들이 제 1 필터링 패턴(132a)을 통하여 투과된다. 상대적으로 중간 밀도를 갖는 제 2 예시적 필터링 패턴(132c)이 제 1 필터링 패턴(132a)의 근처인 주변 영역에 위치(또는 형성)됨으로써, 상대적으로 중간 세기를 갖는 레이저 빔들이 제 2 필터링 패턴(132c)을 통하여 투과된다. 제 3 예시적 필터링 패턴(132c)이 제 2 필터링 패턴(132c)의 근처인 외측 주변(또는 원주(주변)) 영역에 위치(또는 형성)됨으로써, 상대적으로 낮은 세기를 갖는 레이저 빔들이 제 3 필터링 패턴(132c)을 통하여 투과된다. 다양한 예시적 시나리오에서, 필터링 패턴이 또한 일반적으로 불투명할 수 있고, 결과적으로 레이저 에너지가 이를 통하여 지나갈 수 없음을 주목하라.
예시적 본딩 시나리오에서, 반도체 다이(10)의 중앙과 대응하는 영역에서의 열 경로들 밀도는 상대적으로 높고, 그리고 반도체 다이(10)의 주변(또는 원주, 둘레)에 대응하는 영역에서의 열 경로들 밀도는 상대적으로 낮다. 따라서, 제 1 , 2, 3필터링 패턴들(132a, 132c,132c)(또는 필터링 패턴들의 임의의 개수)의 형태들은, 상대적으로 높은 세기를 갖는 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)이 반도체 다이(10)의 중앙과 대응하는 영역 상으로 방사되도록 하고, 그리고 상대적으로 낮은 세기의 레이저 빔들이 반도체 다이(10)의 주변과 대응하는 영역 상으로 조사되도록 한다.
여기에서, 논의된 바와 같이, 예시적 제 1, 2, 3 필터링 패턴들(132a,132c,132c)의 형태들 또는 배열들은 예시적 목적으로 제시된 단지 예들에 불과하고, 그리고 본 발명의 범위가 이로서 한정되지 않는다. 예를 들면, 일반적으로 대칭적 조사 대신, 다양한 필터링 패턴들의 배열이 반도체 다이(10)의 비대칭 조사를 위해 제공될 수 있다(예를 들면, 반도체 다이(10)의 좌측에 대한 열 경로 밀도가 반도체 다이(10)의 우측에 대한 열 경로 밀도와 다른 시나리오에서, 반도체 다이(10)를 위한 가장 높은 열 경로 밀도가 반도체 다이(10)의 특정한 코너에 있거나 이를 향하는 시나리오에서). 또한 예를 들면, 다양한 필터링 패턴들의 배열은 반도체 다이(10)의 주변 영역에서 상대적으로 높은 세기 방사와 반도체 다이(10)의 중앙 영역에서 상대적으로 낮은 세기의 방사를 위해 제공될 수 있다(예를 들면, 주변 영역에서의 열 경로 밀도가 중앙 영역의 열 경로 밀도보다 높은 시나리오에서).
필터링 패턴(132)은 레이저 빔의 투과율을 조절할 수 있는 물질이면 어느 것으로나 제조될 수 있다. 필터링 패턴(132)은, 예를 들면, 마그네슘 플로라이드(magnesium fluoride)(MgF2), 실리콘 모녹사이드(silicon monoxide)(SiO) 및 그 등가물 중에서 1종 또는 2종 이상이 선택되어 기재(121)에 코팅됨으로써 형성될 수 있으나, 이러한 물질로 본 발명이 한정되는 것은 아니다.
더불어, 필터링 패턴(132)은 다른 굴절율을 갖는 재료들이 다수회 기재(131)에 번갈아서 코팅되어 형성될 수 있다. 기재(131)의 코팅 영역, 코팅층의 두께, 코팅층의 재료, 및/그리고 코팅층의 개수는, 다른 세기들을 갖는 레이저 빔들이 빔 필터(130)의 다른 영역들을 통하여 지나가도록 하고 그리고 궁극적으로 반도체 다이(10)의 각 영역들 상으로 방사되도록, 제어될 수 있다. 여기에서 논의된 몇몇 예들에서 비록, 예를 들면 예시적 목적들을 위해, 제 1, 2, 3필터링 패턴들(132a,132c,132c)이 다른 각각의 밀도들을 갖는 것으로 제시되었으나, 밀도 외에 필터링 패턴 특징들이 이러한 필터링 패턴들을 통하여 지나가는 레이저 빔들의 세기를 제어하는데 이용될 수 있다. 예를 들면, 빔 필터(130)(또는 그의 영역들)를 통하여 투과된(또는 방사된) 하나 이상의 레이저 빔들의 세기는, 밀도 대신에(또는 밀도에 더하여), 코팅층의 영역 또는 두께, 코팅된 층들의 개수, 및/또는 굴절율을 제어하여 조절될 수 있다.
본 발명의 다양한 양태들에 따르면, 예를 들면, 예시적인 레이저 어시스트 본딩 시스템(100)을 이용하여, 다른 각각의 세기들을 갖는 레이저 빔들이, 반도체 다이(10) 및/또는 서브스트레이트(20)에 형성된 열 경로들의 밀도들에 따라 반도체 다이(10)의 다른 각각의 영역들 상으로 방사된다. 이와 같이 하여, 반도체 다이(10)의 기울어짐 및/또는 휨이 방지될 수 있고 감소될 수 있다. 게다가, 예를 들면 상호 접속 구조들(11) 및/또는 패드들(21) 및/또는 그들 사이의 연결 구조들에 대하여, 반도체 다이(10)의 신뢰성이 향상될 수 있다.
이러한 점에 대해서, 싱글 빔 필터(130)의 이용 및 동작이 논의되었다. 다수의 이와 같은 빔 필터들(130)이, 예를 들면, 동시에 및/또는 순차적으로 이용될 수 있음을 이해하여야 한다. 예를 들면, 싱글 레이저 어시스트 본딩 시스템이, 다른 각각의 반도체 디바이스에 대응하는 다수의 다른 각각의 빔 필터들(130)을 이용할 수 있다. 또한 예를 들면, 레이저 어시스트 본딩 시스템이 동일한 다이의 레이저 어시스트 본딩을 수행하도록 순차적으로 다수의 다른 빔 필터들을 이용할 수 있다(예를 들면, 다른 스테이지들에서). 게다가 예를 들면, 레이저 어시스트 본딩 시스템은 다수의 동일한 빔 필터들을 이용할 수 있다(예를 들면, 제 1 동일 빔 필터가 냉각되는 동안 제 2 동일 빔 필터를 이용함, 제 1 동일 빔 필터를 이용하여 본딩된 디바이스들에서 잠재적인 비정상 또는 고장이 감지된 경우 제 2 빔 필터를 이용함, 등등). 따라서, 본 발명의 다양한 양태들은 임의의 시간에 그리고/또는 임의의 시간 주기 동안 선택 가능한 빔 필터의 이용을 위해 제공한다.
도 2a는 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 시스템(200) 그리고 예시적인 반도체 디바이스의 개략도를 도시한 것이다. 도 2c는 본 발명의 다양한 양태에 따른, 예시적인 빔 필터 절환 장치(230)의 평면도를 도시한 것이다. 다음의 논의는 이제 도 2a-2c를 함께 설명한다. 레이저 어시스트 본딩 시스템(200) 및/또는 그들의 이용은, 예를 들면, 임의의 다른 레이저 어시스트 본딩 시스템 및/또는 여기에 논의된 이용과 함께 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 도 1a-1c의 레이저 어시스트 본딩 시스템(100), 도 3a-3c의 레이저 어시스트 본딩 시스템(300), 여기에 제공된 방법들을 구현하는 레이저 어시스트 본딩 시스템, 등등).
예시적 레이저 어시스트 본딩 시스템(200)은, 예를 들면, 빔 필터 절환 장치(230A)를 포함할 수 있다. 빔 필터 절환 장치(230A)는 여기서 원형 홀더(230A) 또는 홀더 (230A)로 지칭될 것이다. 비록 빔 필터 절환 장치(230A)가 여기에서 원형(또는 턴-테이블 또는 로타리) 절환 장치로 도시되어 있으나, 본 발명의 범위는 이로서 한정되지 않는다. 예시적인 회전 가능한 원형 홀더(230A)에서, 다수의 빔 필터들(230a 내지 230f)이 그들의 주변 원형 영역에 위치(또는 마운트)된다. 전기 모터(240)가 로타리 샤프트(234)의 근처에서 주변 원형 영역을 회전시키기 위해 홀더(230A)에 결합된다. 전기 모터(240)는, 예를 들면, 컨트롤러(150)에 의해 제어될 수 있다. 컨트롤러(150)는, 예를 들면, 여기에서 제공된 임의의 예시적 컨트롤러와 임의의 또는 모든 특징들을 공유할 수 있다.
홀더(230A)에 마운트된 예시적인 빔 필터들(230a 내지 230f)은 각각 다른 필터링 패턴들(232a 내지 232f)을 가질 수 있다. 또한 예를 들면, 적어도 필터들(230a 내지 230f)의 일부는 동일한 필터링 패턴들을 가질 수 있다(예를 들면, 순차적 이용 및 냉각을 위해, 고장을 대비하여, 등등). 예시적 빔 필터들(230a 내지 230f)은, 예를 들면, 도 1의 예시적 빔 필터(130)와 함께 임의의 또는 모든 특징들을 공유할 수 있다.
상대적으로 높은 세기를 갖는 레이저 빔들이 투과되어 관통하는, 필터링 패턴들(232a 내지 232f)의 각각은, 임의의 다양한 형태들을 가질 수 있다(예를 들면, 원형, 정사각, 타원, 사각, 다각, 십자가 모양, 등등). 또한, 상대적으로 낮은 세기의 레이저 빔들이 투과되어 관통하는, 필터링 패턴들(233a 내지 233f)의 각각은, 상술한 각각의 필터링 패턴들(232a 내지 232f)의 주변 근처에 위치될 수 있다. 도시된 예에서, 필터링 패턴들(232a 내지 232f), 또는 그들의 임의의 영역들은, 상대적으로 중간 투과율을 갖는 다른 필터링 패턴들에 의해 필터링 패턴들(233a 내지 233f)로부터 분리되어 있을 수 있다. 예시적 빔 필터(230e)를 참조하면, 상대적으로 높은 세기를 갖는 레이저 빔들이 투과하여 지나가는, 다수의 필터링 패턴들(232e)이, 제공될 수 있고, 그리고 다수의 필터링 패턴들(232e)이 미리 결정된 거리만큼 상호간 이격되어 떨어져 있을 수 있다. 예시적 필터링 패턴들의 형태들은 단지 예시적 예들에 불과하고, 그리고 따라서 본 발명의 범위가 이로서 한정되어서는 안됨을 이해해야 한다. 예를 들면, 임의의 필터링 패턴의 맵핑(mapping)이 반도체 디바이스 조립체를 위한 열 경로 밀도의 대응 맵핑에 매칭(matching)(또는 역으로 매칭(inversely match))되도록 구성될 수 있다(예를 들면, 반도체 다이의, 서브스트레이트의, 반도체 다이와 서브스트레이트의 조합의, 등등). 이러한 맵핑은, 예를 들면, 크기가 조정될 수 있다.
일반적으로, 반도체 다이(10) 및/또는 서브스트레이트(20)에 형성된 열 경로들의 밀도는 반도체 디바이스의 종류, 형태, 디자인 및/또는 이용에 따라 변할 수 있다. 따라서, 싱글 레이저 어시스트 본딩 시스템이 다른 다이/서브스트레이트 조합들을 본딩하기 위해 이용되는 제조 공정 시나리오에서, 빔 필터들이 다른 반도체 디바이스가 본딩될 때마다 수동으로 교체된다면, 제조 공정 시간이 빔 필터를 수동으로 교체하는데 요구되는 시간만큼 증가할 것이다.
그러나, 상술한 바와 같이, 홀더(230A)는 로타리 샤프트(234)에 대하여 회전될 수 있고, 그리고 따라서, 원하는 빔 필터(230a 내지 230f)가, 예를 들면, 빔 호모지나이저(120)에 대한 위치로 효율적으로 회전될 수 있고, 따라서 빔 필터들(230a 내지 230f)의 교체 시간을 감소시킬 수 있다. 이러한 빔 필터 교체가 수동 제어로 수행되나(예를 들면, 사용자 인터페이스를 통한 원하는 빔 필터를 지시하는 동작에 의해, 원하는 필터로 수동으로 회전시키는 사용자에 의해, 등등), 또한 전체적으로 자동으로 수행될 수 있다(예를 들면, 직접적인 사용자 개입 없이). 예를 들면, 컨트롤러(150)가 적절한 빔 필터를 지정하도록 동작할 수 있고(예를 들면, 제조 시스템 컨트롤러로부터 수신받은 신호에 기초하여, 부분 인식에 기초하여, 제조 공정에 있는 제품의 바 코드 또는 QR 코드에 기초하여, 등등) 그리고 나서 홀더(230A)가 원하는 빔 필터 위치로 회전하도록 적절한 제어 신호를 생성할 수 있다.
도 1-2에 제공된 예들에서, 레이저 세기는 일반적으로, 예를 들면 다른 각각의 레이저 세기들과 함께 다이(10)(또는 일반적으로 타겟(target))의 다른 영역들을 조사하는데 공간적으로 변한다. 또한, 여기에서 언급한 바와 같이, 다른 필터들(또는 필터가 없음)은 싱글 다이를 위해 순차적으로 이용될 수 있고, 따라서 하나 이상의 영역들을 위해 레이저 세기에 대하여 시간 변화가 추가될 수 있다. 공간적으로 및/또는 시간적으로 변하는 레이저 에너지로 반도체 다이를 조사하는 다른 예가 도 3a-3c 및 4에서 제공된다.
도 3a는 본 발명의 다양한 양태에 따른, 예시적인 레이저 어시스트 본딩 시스템(300) 그리고 예시적인 반도체 디바이스의 개략도를 도시한 것이다. 도 3b는, 빔 호모지나이저에 의해 수행될 수 있는 바와 같이, 가우시안 레이저 빔의 다양한 예시적인 플랫-탑 빔들의 변환(conversion)을 도시한 것이다. 도 3c는 본 발명의 다양한 양태들에 따른, 예시적인 빔 호모지나이저(beam homogenizer)의 개략도를 도시한 것이다. 다음의 논의가 이제 도 3a-3c를 함께 설명한다. 레이저 어시스트 본딩 시스템(300) 및/또는 그들의 이용이, 예를 들면, 임의의 다른 레이저 어시스트 본딩 시스템 및/또는 여기에 논의된 그들의 이용과 함께 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 도 1a-1c의 레이저 어시스트 본딩 시스템(100), 도 2a-2c의 레이저 어시스트 본딩 시스템(200), 여기에 제공된 방법들을 구현하는 레이저 어시스트 본딩 시스템, 등등).
예시적 레이저 어시스트 본딩 시스템(300), 예를 들면, 빔 호모지나이저(120)에 의해 방사된(또는 투과된, 또는 출력된) 레이저 빔들의 스폿 크기를 변화시키기 위한 스폿 크기 변경기(340)를 포함할 수 있다. 스폿 크기 변경기(340)는, 예를 들면, 빔 호모지나이저(120)에 통합될 수 있다. 스폿 크기 변경기(340)는, 예를 들면, 컨트롤러(150)에 의해 제어될 수 있다. 컨트롤러(150)는, 예를 들면, 여기에 제공된 임의의 예시적 컨트롤러와 함께 임의의 또는 모든 특징들을 공유할 수 있다.
따라서, 레이저 어시스트 본딩 시스템(300)은 반도체 다이(10)의 본딩 공정 동안 실시간으로 하나 이상의 레이저 빔들(예를 들면, 플랫-탑 레이저 빔들, 레이저 빔들 또는 빔릿들의 한 셋트, 등등)의 스폿 크기를 변화시킴을 제공할 수 있다. 예로서, 빔 호모지나이저(120)는 본딩 공정의 초기 스테이지에서 상대적으로 작게 레이저 빔(들)의 스폿 크기를 제어할 수 있고, 본딩 공정의 중간 스테이지에서 상대적으로 크게 레이저 빔(들)의 스폿 크기를 제어할 수 있으며, 그리고 본딩 공정의 최종 스테이지에서 상대적으로 작게 레이저 빔(들)의 스폿 크기를 제어할 수 있다. 예를 들면, 시작과 말기의 레이저 빔 스폿 크기가 같거나, 또는 같을 필요는 없다.
예시적 구현예에서, 레이저 어시스트 본딩 시스템(300)은 반도체 다이(10)의 본딩 공정 동안 실시간으로 변경될 하나 이상의 정사각 플랫-탑 빔들(또는 빔릿들 또는 레이저 빔 영역들)의 스폿 크기를 제어할 수 있다. 예를 들면, 빔 호모지나이저(120)(스폿 크기 변경기(340)와 함께)는 본딩 공정의 초기 스테이지에서 상대적으로 작게 하나 이상의 정사각 플랫-탑 레이저 빔들의 스폿 크기를 제어할 수 있고, 본딩 공정의 중간 스테이지에서 상대적으로 크게 하나 이상의 정사각 플랫-탑 레이저 빔들의 스폿 크기를 제어할 수 있으며, 그리고 본딩 공정의 최종 스테이지에서 다시 상대적으로 작게 하나 이상의 플랫-탑 레이저 빔들의 스폿 크기를 제어할 수 있다.
예시적인 레이저 어시스트 본딩 시스템(300)은 따라서, 특히 반도체 다이(10)가 얇은 경우(예를 들면, 수백 ㎛ 이하), 반도체 다이(10)의 휨을 효율적으로 방지하고 감소시킬 수 있다.
일반적으로, 레이저 빔들이 반도체 다이(10)의 전체 영역상으로 방사되고(예를 들면, 그들의 전체 상면) 그리고 반도체 다이(10)가 얇은 경우, 반도체 다이(10)의 스마일-형태(또는 U-형태)의 휨이 발생한다. 예를 들면, 스마일 형태로 휘어진 반도체 다이(10)의 온도가 레이저 어시스트 본딩 공정 동안 측정될 경우, 반도체 다이(10)의 중앙 영역에 대한 온도가 대략 300 ℃일 수 있고, 다른 한편으로, 반도체 다이(10)의 주변 영역의 온도는 대략 600 ℃일 수 있다. 따라서, 본딩 공정이 완료된 이후, 반도체 다이(10)의 중앙에 형성된 상호 접속 구조들(11)의 높이가 반도체 다이(10)의 주변(또는 둘레)에 형성된 상호 접속 구조들(11)의 높이와 다를 수 있다. 휨(또는 다른 시나리오에서 기울어짐)의 량이 충분히 크면, 하나 이상의 상호 접속 구조들(11)이 반도체 다이(10)를 서브스트레이트(20)에 적절하게 연결하지 못한다.
그러나, 상술한 바와 같이, 레이저 어시스트 본딩 시스템(300)에서, 레이저 빔들의 스폿 크기를 조정할 수 있는 빔 호모지나이저(120)가 본딩 공정의 초기 스테이지에서 반도체 다이(10)의 중앙 영역만을 조사하도록 이용될 수 있고, 본딩 공정의 중간 스테이지에서 반도체 다이(10)의 전체 영역(예를 들면, 전체 상면)을 조사하도록 이용될 수 있으며, 그리고 본딩 공정의 최종 스테이지에서 반도체 다이(10)의 중앙 영역만을 다시 조사하도록 이용될 수 있다. 이러한 동작은, 예를 들면, 반도체 다이(10)의 휨을 방지하고 감소시킬 수 있다.
단위 면적당 레이저 빔들의 세기가 각 스테이지에서 동일하거나 다를 수 있음을 주목하라. 예를 들면, 스폿 크기가 변함에 따라, 전체 레이저 에너지는 일정한 빔 세기를 유지하도록 역으로 변화될 수 있다. 다른 예를 들면, 스폿 크기가 변함에 따라, 전체 레이저 에너지가 일정한 레벨로 유지될 수 있음으로써, 결과적으로 스폿 크기가 감소함에 따라 에너지 밀도는 증가하고 그리고 스폿 사이즈가 증가함에 따라 에너지 밀도는 감소하는 결과를 갖는다.
도 3b에 도시된 바와 같이, 여기서 예시적 레이저 빔 소스(110)와 같은, 레이저 빔 소스로부터 출력된 레이저 빔은 가우시안 빔의 형태를 가질 수 있다. 그러나, 본 발명의 다양한 양태들에 따르면, 플랫-탑 빔(예를 들면, 정사각 플랫-탑 빔, 사각 플랫-탑 빔, 원형 플랫-탑 빔, 선형 플랫-탑 빔, 등등)이 가우시안 빔 대신 이용될 수 있다. 여기에서 제공된 다양한 예들에서, 정사각(또는 사각) 플랫-탑 빔이 궁극적으로 정사각(또는 사각) 반도체 다이(10)를 가열하는데 사용될 수 있다. 이러한 예들에서, 빔 호모지나이저(120)가 가우시안 빔들을 정사각(또는 사각) 플랫-탑 빔들로 변환하는데 동작할 수 있다. 비록 빔 호모지나이저(120)가 레이저 빔 소스(110)로부터 분리되어 도시되어 있으나, 다른 예시적 구현예에서 빔 호모지나이저(120)가 레이저 빔 소스에 통합될 수 있음을 주목하라.
예시적 빔 호모지나이저(130)가 도 3c에 도시되어 있다. 예시적 빔 호모지나이저(120)는 콜리메이터(collimator)(121), 제 1 플라이 아이 렌즈(fly's eye lens)(122)(또는 렌즈 어레이), 및 필드 렌즈(field lens)(125)를 포함한다. 예시적 빔 호모지나이저(120)는 또한 제 1 플라이 아이 렌즈(122)와 필드 렌즈(125) 사이에 위치된 스테어케이스 요소(staircase element)(123)를 포함할 수 있다. 빔 호모지나이저(120)는 제 1 플라이 아이 렌즈(122) 및/또는 스테어케이스 요소(123), 및 필드 렌즈(125) 사이에 개재된 제 2 플라이 아이 렌즈(124)를 더 포함할 수 있다.
예시적 콜리메이터(121)는 레이저 빔 소스(130)로부터 레이저 빔을 전달(수신)받고, 그리고 전달받은 레이저 빔을, 일반적으로 평행한 광선인 콜리메이티드 빔(collimated beam)(예를 들면, 발산이 없거나 저발산인 빔)으로 변환한다. 콜리메이터(121)로부터의 콜리메이티드된 빔은 그런 후 제 1 플라이 아이 렌즈(122) 상으로 방사된다. 콜리메이터(121)는, 예를 들면, 충분히 보정된 구면 수차 및 색수차를 가지며, 그리고 제 1 플라이 아이 렌즈(122) 상으로 콜리메이티드 빔(예를 들면, 방사가 작거나, 또는 매우 긴 초점 거리를 갖는 빔)을 방사한다.
예시적 제 1 플라이 아이 렌즈(122)는 콜리메이터(121)로부터 콜리메이티드 빔을 전달받고, 그리고 전달받은 콜리메이티드 빔을 스테어케이스 요소(123) 상으로 방사하는 정사각 플랫-탑 레이저 빔들(또는 빔릿들 또는 빔 영역들)로 변환한다. 예를 들면, 제 1 플라이 아이 렌즈(122)는 마이크로 렌즈들의 어레이를 포함할 수 있는데, 이는 콜리메이터(121)로부터 전달받은 콜리메이티드 빔을 마이크로 렌즈들의 개수와 같은 다수의 레이저 빔들 또는 빔릿들로 분할한다. 제 1 플라이 아이 렌즈(122)의 출력은 그런 후 스테어케이스 요소(123) 상으로 방사된다. 예시적 구현에서, 제 1 플라이 아이 렌즈(122)의 모든 마이크로 렌즈들은 동일한 초점 거리 fML을 가질 수 있다.
예시적 스테어케이스 요소(123)는 플라이 아이 렌즈(122)로부터 레이저 빔들을 전달받고 그리고 정사각 플랫-탑 레이저 빔들(또는 빔릿들)의 광 경로들 사이에 차이들을 생성하고, 그리고 제 2 플라이 아이 렌즈(124) 상으로 생성된 차이들을 갖는 정사각 플랫-탑 레이저 빔들을 방사한다. 스테어케이스 요소(123)는 제 1 플라이 아이 렌즈(122)의 마이크로 렌즈들의 개수와 동일한 갯수의 스텝(step)들을 갖고, 그리고 마이크로 렌즈들의 각각과 동일한 개구 크기 d를 가질 수 있다. 또한, 스테어케이스 요소(123)의 각 스텝은 Z-방향에 대하여 미리 정해진 높이(예를 들면, 이전 스텝에 대하여 높이 h)를 갖는다. 스테어케이스 요소(123)의 스텝들이 다른 높이들을 갖는다면, 스테어케이스 요소(123)에 의해 생성된, 광학적 경로들 사이의 차이들이, 다수의 빔들(또는 빔렛 또는 빔 영역들)이 상호간 간섭하지 않도록 셋팅된다. 이는 결국 반도체 다이(10) 위에서의 레이저 빔의 세기(intensity)가 간섭 감소(coherence reduction)의 정도에 의존하는 마이크로 렌즈 개구에 의해 결정되는 부드러운 회절 패턴(smoothed diffraction pattern)으로 나타나게 된다.
예시적인 제 2 플라이 아이 렌즈(124)는 제 1 플라이 아이 렌즈(122)와 동일한 기능을 수행하나, 스테어케이스 요소(123)에 의해 생성된 바와 같이, 광학 경로들 사이의 차이들을 갖는 정사각 플랫-탑 빔들(또는 빔릿들 또는 빔 영역들)이 필드 렌즈(125)로 입사되도록 한다. 예를 들면, 제 2 플라이 아이 렌즈(124)는 스테어케이스 요소(123)의 높은 시간적 및 공간적 코히런스(high temporal and spatial coherence)에 의해 디스펙클링(despeckling)된 정사각 플랫-탑 레이저 빔이 필드 렌즈(135)에 입사되도록 한다.
예시적 필드 렌즈(125)는 일정한 초점거리 fFL을 가지며, 상술한 바와 같이 제 2 플라이 아이 렌즈(124)로부터 입사된, 높은 시간적 및 공간적 코히어런스를 갖는 정사각 플랫-탑 레이저 빔들(또는 빔릿들 또는 빔 영역들)을, 반도체 다이(10) 위에, 겹쳐 놓는다(superimpose). 예를 들면, 필드 렌즈(135)는 부드러운 회절 패턴(smoothed diffraction pattern)을 갖는 정사각 플랫-탑 레이저 빔을 반도체 다이(10) 상으로 조사한다.
여기에서 설명된, 예시적 빔 호모지나이저(120)의 구조 및 동작은 본 발명의 이해를 위한 일례일 뿐이며, 이밖에도 다양한 구조 및 동작이 가능함을 당업자라면 이해할 것이다.
예시적 빔 호모지나이저(120)에서, 각 렌즈의 위치, 그리고 따라서 렌즈들 및/또는 다른 요소들 사이의 거리는, 스폿 크기 변경기(340)에 의해 변경(예를 들면, 전자기적 동작에 의해)될 수 있다. 예를 들면, 스폿 크기 변경기(340)는 컨트롤러(150)의 제어 신호에 반응하여 빔 호모지나이저(120)를 구성하는 임의의 하나 이상의 다수의 렌즈들의 위치를 조정함으로써, 반도체 다이(10)를 조사하는 레이저 빔(들)의 스폿 크기가 조정될 수 있다. 일례로서, 제 1 ,2플라이 아이 렌즈들(122 및 124) 사이의 거리가 반도체 다이(10)를 조사하는 레이저 빔(들)의 스폿 크기를 변화시키기 위해 스폿 크기 변경기(340)에 의해 실시간으로 변경될 수 있다.
스폿 크기 변경기(340)는, 예를 들면, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 스폿 크기 변경기(340)는 렌즈들 사이의 거리를 조정할 수 있는 압전 소자, 리드 스크류, 전기 모터 등이거나 이를 포함할 수 있거나, 또는 빔 호모지나이저(120)와 반도체 다이(10) 사이의 거리를 조정할 수 있는 전기 모터이거나 이를 포함할 수 있다. 그러나, 본 발명의 범위가 이로서 한정되지 않는다. 예를 를면, 스폿 크기 변경기(340)는 임의 다양한 기계적 및/또는 전기적 구조들에 의해 달성될 수 있다.
도 4는 본 발명의 다양한 양태들에 따른, 본딩 시간 대 스폿 크기 변화를 포함하는 예시적인 레이저 어시스트 본딩 프로파일의 그래프를 도시한 것이다. 예시적 레이저 어시스트 본딩 시스템(300) 또는 여기에 제공된 임의의 예시적 시스템은, 예를 들면, 예시적 본딩 프로파일에 따라 동작할 수 있다.
도 4를 참조하면, 레이저 빔 스폿 크기 대 본딩 시간 변화를 포함하는 예시적 레이저 어시스트 본딩 프로파일의 그래프가 도시되어 있다. 예를 들면, 수평축은 일반적으로 본딩 시간을 나타내고, 그리고 수직축은 일반적으로 레이저 빔 스폿 크기를 나타낸다. 스폿 크기는, 예를 들면, 레이저 빔(들)에 의해 조사되고 있는 반도체 다이(10)의 영역에 일치한다.
도 4에 도시된 바와 같이, 레이저 빔 스폿 크기(예를 들면, 반도체 다이(10)의 표면에서)는 본딩 시간의 경과에 따라 빔 호모지나이저(120) 및 스팟 크기 변경기(340)에 의해 변경될 수 있다. 도 4에 도시된 예시적 시나리오에서, 제 1 (또는 초기) 스테이지 동안, 레이저 빔 스폿 크기는 점차 증가될 수 있다(예를 들면, 반도체 다이(10)의 중앙 영역만을 덮거나, 반도체 다이의 영역의 중앙 절반만을 덮는 등의 초기 스폿 크기로부터). 이와 같은 증가는 선형(예를 들면, 시간에 따른 선형 함수 등등) 또는 비선형일 수 있다. 제 2 (또는 중간) 스테이지 동안, 스폿 크기는 일정한 크기로 유지될 수 있다(예를 들면, 반도체 다이의 전체 상측을 덮거나, 다이의 1.5배 영역을 덮는 스폿 크기, 등등). 제 3 (또는 최종) 스테이지 동안, 스폿 크기는 점차 감소될 수 있다(예를 들면, 반도체다이의 전체 상측을 덮는 스폿 크기로부터). 이와 같은 감소는 선형(예를 들면, 시간에 대한 선형 함수, 등등) 또는 비선형일 수 있다. 제 1 스테이지에서 스폿 크기 증가율은 제 3 스테이지에서의 스폿 크기 감소율과 동일한 크기일 수 있다. 이러한 비율이 필요한 것은 아님을 주목하라. 증가 또는 감소 비율은 일반적으로, 예를 들면 스폿 크기에서 명령된 스텝 변화에 대한 자연스런 반응에 반대로, 스폿 크기 변경기(340)(또는 컨트롤러(150))에 의해 제어될 수 있고, 이는 또한 다양한 구현예들을 포함함을 주목하라.
본 발명의 다양한 양태들에 따르면, 상호 접속 구조(11)의 가열 온도는 점차적으로 증가하고, 그리고 상호 접속 구조(11)의 냉각 온도는 점차적으로 감소함으로써, 상호 접속 구조(11)에 대한 반도체 다이(10)의 품질 및 신뢰성이 향상된다.
다른 예시적 시나리오에서, 레이저 빔(들)의 스폿 크기가 본딩 공정의 초기 스테이지로부터 최종 스테이지까지 점차적으로 증가될 수 있고, 그리고 본딩 공정이 최종 스테이지에서 끝날 수 있다(예를 들면, 레이저 소스(110)가 턴오프될 수 있거나 또는 차단되는 시간에). 다른 예로서, 레이저 빔(들)의 스폿 크기는 점차적으로 본딩 공정의 초기 스테이지에서 중간 스테이지까지 증가할 수 있고, 본딩 공정의 중간 스테이지에서 일정하게 유지될 수 있으며, 그리고 본딩 공정이 중간 스테이지에서 끝날 수 있다. 게다가, 레이저 빔의 스폿 크기는 반도체 다이(10)의 두께, 크기, 형태, 및/그리고 특징들에 따라 실시간으로 변할 수 있다.
도 5a 및 도 5b는 본 발명의 다양한 양태들에 따른, 스폿 크기의 변화를 도시한 개략도를 나타낸 것이다. 예시적 레이저 어시스트 본딩 시스템(300) 또는 여기에 제공된 임의의 예시적 시스템은, 예를 들면, 스폿 크기의 도시된 변경으로 구현될 수 있다.
도 5a에 도시된 바와 같이, 예를 들면, 본딩 공정의 초기 스테이지 동안, 반도체 다이(10)의 중앙 영역만이 조사되도록 스폿 크기가 조절될 수 있다. 예를 들면, 스폿 크기를 증가시키기 전에 도 5a에 도시된 스폿 크기는 도 4의 그래프에서 초기 스폿 크기에 대응할 수 있다. 도 5b에 도시된 바와 같이, 예를 들면 본딩 공정의 중간 스테이지 동안, 반도체 다이의 전체 상부측이 조사되도록 스폿 크기가 조절될 수 있다. 예를 들면, 도 5b에 도시된 스폿 크기는 이러한 스폿 크기가 정상 상태(steady state)로 유지되는 도 4의 제 2 영역에 대응할 수 있다. 게다가, 여기에 다양한 예들로 제공된 바와 같이, 본딩 공정의 말기 스테이지 동안 스폿 크기가 조정될 수 있다. 예를 들면, 정상 상태 스폿 크기로부터 스폿 크기를 감소시킨 이후, 도 5a에 도시된 스폿 크기는 도 4의 그래프에서 최종 스폿 크기에 대응할 수 있다. 이러한 예시적 시나리오에서, 반도체 다이(10)의 온도는 초기 시간 기간 동안 빔 호모지나이저(120) 및 스폿 크기 변경기(340)에 의해 점차적으로 증가되고, 그리고 반도체 다이(10)의 온도는 최종 시간 기간동안 빔 호모지나이저(120) 및 스폿 크기 변경기(340)에 의해 점차적으로 감소하고, 이에 따라 반도체 다이(10) 및/또는 상호 접속 구조들(11)의 열적 쇼크 효과가 감소될 수 있다.
다양한 레이저 어시스트 본딩 시나리오들에서, 예를 들면 팹(fab)에 의해 제공된 바와 같이, 레이저에 의해 조사되고 있는 반도체 다이의 표면은 레이저 에너지를 수신(receiving) 및/또는 흡수(absorbing)하는 도전성인 물리적 특징들을 갖지 않을 수 있다. 예를 들면, 반도체 다이의 표면은 적어도 부분적으로 반사할 수 있고, 높게 반사하지 않은 경우에도 오히려 본딩을 위한 에너지를 효율적으로 이용하기보다는, 표면 상으로 반사된 레이저 에너지의 상당 부분을 반사할 수 있다. 따라서, 본 발명의 다양한 양태들은 레이저 에너지가 다이 본딩을 위해 이용되는 효율을 증가시키는 구조들 및 방법들을 제공한다. 도 6은 본 발명의 다양한 양태들에 따른, 예시적인 레이저 어시스트 본딩 방법(600)의 흐름도를 도시한 것이다. 예시적인 방법(600)은, 예를 들면, 여기에서 논의된 임의의 다른 방법과 함께 임의의 또는 모든 특징들을 공유할 수 있다. 도 7a-7c는 본 발명의 다양한 양태들에 따른, 레이저 어시스트 본딩을 위한 예시적 방법들 및 시스템들, 그리고 이에 의해 제조된 반도체 디바이스를 도시한 단면도를 나타낸다. 도 7a-7c에 도시된 구조들은 도 1-5에 개시된 유사한 구조들과 함께 임의의 또는 모든 특징들을 공유할 수 있다. 도 7a-7c는, 예를 들면, 도 6의 예시적 방법(600)의 다양한 스테이지들(또는 블록들)에서 예시적 반도체 패키지를 도시한 것일 수 있다. 도 6 및 도 7a-7c가 이제 함께 논의될 것이다. 예시적 방법(600)의 예시적 블록들의 순서는 본 발명의 범위를 벗어나지 않은 채 변할 수 있음을 주목해야 한다.
예시적 방법(600)은, 블럭(610)에서, 레이저 어시스트 본딩을 위한 반도체 다이를 준비하는 단계를 포함할 수 있다. 블록(610)은, 여기에서 제공된 비한정적인 예들인, 임의의 다양한 방식들로 반도체 다이를 준비하는 단계를 포함할 수 있다.
반도체 다이는, 예를 들면, 여기에서 논의된 임의의 다른 반도체 다이와 함께 임의의 또는 다른 모든 특징들을 공유할 수 있다(예를 들면, 반도체 다이(10), 등등). 반도체 다이(10)는, 예를 들면, 기능적 다이(예를 들면, 프로세서 다이, 메모리 다이, 프로그램어블 로직 다이, 주문형 집적 회로 다이, 일반 로직 다이, 등등)을 포함할 수 있다. 또한 예를 들면, 반도체 다이(100)는 신호 라우팅 구조들(예를 들면, 분배 또는 재분배 전기적 신호들을 위한 하나 이상의 유전층들 및 하나 이상의 도전성층들)만을 포함하는 반도체 다이를 포함할 수 있다. 비록 본 발명이 일반적으로 반도체 다이로서 항목(10)만을 설명하였으나, 본 발명의 범위는 이로서 한정되지 않는다. 예를 들면, 항목(10)은 본 발명의 범위를 벗어나지 않고 임의의 다양한 다른 구조들(예를 들면, 반도체층, 유전층, 글래스층, 라미네이트층, 몰딩 재료층, 인터포저층, 인쇄회로기판층, 이들의 임의 조합, 등등)을 포함할 수 있다.
블록(610)은, 예를 들면, 이러한 다이의 웨이퍼로부터 반도체 다이를 절단하는 단계를 포함할 수 있다. 블록(610)은, 또한, 예를 들면, 반도체 다이 상에, 예를 들면, 반도체 다이의 바닥측 또는 표면 상에 상호 접속 구조들(예를 들면, 솔더 볼들 또는 범프들, 솔더가 쒸어진 금속 포스트들 또는 필라들, 등등)을 형성하는 단계를 포함할 수 있다.
블록(610)은 또한, 예를 들면, 반도체 다이 상에, 예를 들면 반도체 다이의 상부측 또는 표면 상에 레이저 빔 흡수층을 형성하는 단계를 포함할 수 있다. 레이저 빔 흡수층은, 예를 들면, 레이저에 의해 조사된 표면의 반사율을 감소시킬 수 있고(예를 들면, 블록(630)에서), 따라서 레이저 에너지의 흡수율 그리고 다이에 전달되는 레이저 에너지의 효율을 증가시킨다..
레이저 빔 흡수층(예를 들면, 고효율 에너지 흡수층)은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 레이저 빔 흡수 재료는 임의의 다양한 재료들(예를 들면, 블랙(black) 또는 다크 카본(dark carbon), 블랙(black) 또는 다크 실리콘(dark silicone), 블랙(black) 또는 다크 에폭시(dark epoxy), 블랙(black) 또는 다크 에나멜(dark enamel), 블랙(black) 또는 다크 폴리머(dark polymer), 이들의 등가물, 이들의 혼합물, 등등)중 하나 이상의 층을 포함할 수 있다.
레이저 빔 흡수층은, 예를 들면, 임시층 또는 영구층일 수 있다. 빔 흡수층이 임시층인 구현예에서(예를 들면, 레이저 어시스트 본딩 공정동안 이용되고 이후 제거됨, 등등), 레이저 빔 흡수층은, 레이저 어시스트 본딩이 완료된 이후 반도체 다이로부터 쉽게 제거될 수 있도록 용융될 수 있다. 또한 예를 들면, 레이저 빔 흡수층은 화학적 수단(예를 들면, 용해할 수 있는, 식각할 수 있는, 등등) 및/또는 기계적 수단(예를 들면, 벗겨낼 수 있는, 열적으로 제거할 수 있는, 등등)에 의해 쉽게 제거될 수 있는 재료로 형성될 수 있다.
블록(610)은, 여기에서 제공되는 예들인, 임의의 다양한 방식들로 레이저 빔 흡수층을 형성하는 단계를 포함할 수 있다. 예를 들면, 블록(610)은 개별 다이(예를 들면, 절단 후에) 상에 레이저 빔 흡수층을 형성하는 단계를 포함할 수 있다. 또한, 예를 들면, 블록(610)은 다이(예를 들면, 절단 전의)의 웨이퍼 상에 레이저 빔 흡수층을 형성하는 단계를 포함할 수 있다. 절단 이전에 다이의 웨이퍼 상에 레이저 빔 흡수층을 형성하는 단계를 포함하는 블록(610)인 예시적 구현예에서, 레이저 빔 흡수층은 반도체 다이의 수평측 표면들(lateral side surfaces)과 동일 평면인 수평측 표면들(lateral side surfaces)을 포함할 수 있다.
블록(610)은, 예를 들면, 여기에서 제공된 임의의 다양한 비한정적인 예들로서 레이저 빔 흡수층을 형성하는 단계를 포함한다. 예를 들면, 블록(610)은 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 인쇄(printing), 신터링(sintering), 열산화(thermal oxidation), 물리적 기상 증착(physical vapor deposition: PVD), 화학적 기상 증착(chemical vapor deposition: CVD), 금속 유기 화학적 증기 증착(metal organic chemical vapor deposition: MOCVD), 원자층 증착(atomic layer deposition: ALD), 저압 화학적 기상 증착(low pressure chemical vapor deposition: LPCVD), 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition: PECVD), 플라즈마 기상 증착(plasma vapor deposition: PVD), 시트 라미네이션(sheet lamination), 등등에 의해 레이저 빔 흡수층을 형성하는 단계를 포함할 수 있으나, 이로서 본 발명의 범위가 한정되지 않는다.
다양한 예시적 구현예들에서, 레이저 빔 흡수층이 형성되지 않을 수도 있음을 주목해야 한다. 또한 예를 들면, 레이저 빔 흡수층은 반도체 다이의 소정 영역에만, 예를 들면 주변 영역보다 더 레이저 에너지를 필요로 하는 중앙 영역에 형성될 수 있다. 예를 들면, 레이저 빔 흡수층은 빔 필터링 패턴들(예를 들면, 그들의 네거티브 이미지로서, 등등)에 관하여 여기에서 논의된 대로 동일한 형상들의 패턴으로 형성될 수 있다.
도 7a는 블록(610)의 다양한 양태들, 예를 들면 다이-준비 양태들의 예시적 도면을 제공한다. 예시적 반도체 다이(10)가 다이의 바닥측 상에 형성된 상호 접속 구조(11)(또는 그들의 다수)를 가지며, 그리고 다이(10)이 상부측 상에 형성된 레이저 빔 흡수층(410)을 가진 채 도시되어 있다.
예시적 방법(600)은, 블록(620)에서, 레이저 어시스트 본딩을 위한 반도체 다이를 위치시키고 준비하는 단계를 포함할 수 있다. 예를 들면, 블록(620)은 서브스트레이트 상의 반도체 다이 또는 반도체 다이가 본딩될 다른 층 상에 위치(positioning or placing)시키는 단계를 포함할 수 있다.
다이의 상호 접속 구조의 각각은, 예를 들면, 서브스트레이트의 각 도전성 패드에 정렬될 수 있다. 게다가, 솔더 페이스트 및/또는 플럭스가 도전성 패드 및/또는 상호 접속 구조 상에 더 인쇄될 수 있다. 상호 접속 구조들 및 도전성 패드들은, 예를 들면, 뒤집어질 수 있음을 주목하라. 예를 들면, 상호 접속 구조들이 서브스트레이트 상에 형성될 수 있고, 패드들(또는 다른 상호 접속 구조)이 반도체 다이(1) 상에 형성될 수 있다.
도 7b 는 블록(620)의 다양한 양태들, 예를 들면 다이-위치 및 다이-준비 양태들의 예시적 도면을 제공한다. 예시적 반도체 다이(10)가 다이(10)의 바닥측 상에 형성된 상호 접속 구조(11)(또는 그들의 다수)와 함께, 그리고 다이(10)의 상부측 상에 형성된 레이저 빔 흡수층(410)과 함께 도시되어 있다. 서브스트레이트(20)는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 서브스트레이트(20)는 인터포저, 인터포저 다이들의 웨이퍼, 회로 기판, 회로기판들의 패널, 다른 반도체 다이 또는 그들의 웨이퍼, 패키징된 반도체 디바이스 또는 그들의 영역 등을 포함할 수 있다.
서브스트레이트(20)는, 예를 들면, 캐리어 또는 일반적인 제조 공정 중에 있는 제품(예를 들면, 진공 척(30)으로 고정되거나, 플레이트에 클리핑 또는 접착된(clipped or adhered)) 상에 고정될 수 있다.
예시적 방법(600)은, 블록(630)에서, 레이저 빔으로 반도체 다이를 조사하는 단계를 포함할 수 있다. 블록(630)은 여기에서 제공된 비한정적인 예들인, 임의의 다양한 방식들로 반도체 다이를 조사하는 단계를 포함할 수 있다.
예를 들면, 블록(630)은 여기에 제공된 예시적 방식들의 임의의 하나 이상으로 반도체 다이를 조사하는 단계, 예를 들면 여기에 제공된 임의의 또는 모든 예시적 레이저 어시스트 본딩 시스템들을 포함하는 하나 이상의 레이저 어시스트 본딩 시스템들을 이용하는(예시적 시스템(100), 예시적 시스템(200), 예시적 시스템(300), 등등) 단계를 포함할 수 있다. 예를 들면, 블록(630)은 다른 각각의 세기들(예를 들면, 도 1-2에 관하여 여기에서 논의된 바와 같이, 등등)을 갖는 다른 각각의 레이저 빔들(또는 빔릿들 또는 레이저 빔 영역들)로 반도체 다이의 다른 영역들을 조사하는 단계를 포함할 수 있다. 또한 예를 들면 블록(630)은 하나 이상의 시간-변화 스폿 크기들(예를 들면, 도 3-5에 관하여 여기에서 논의된 바와 같이, 등등)로 반도체 다이를 조사하는 단계를 포함할 수 있다. 게다가 예를 들면, 블록(630)은 반도체 다이 상에 형성된 레이저 빔 흡수층을 조사하는 단계를 포함할 수 있다.
도 7c는 블록(630)의 다양한 양태들의 예시적 도면, 예를 들면 레이저 조사 양태들을 제공한다. 예시적 반도체 다이(10), 또는 더욱 상세하게는, 그 위에 위치된 레이저 빔 흡수층(410)이 하나 이상의 레이저 빔들로 조사된 것이 도시되어 있다.
레이저 빔 흡수층(410)이 레이저 에너지에 의해 조사됨에 따라, 반도체 다이(10)는 또한 가열되고, 그리고 따라서 상호 접속 구조들(11)이 또한 가열된다. 게다가, 상호 접속 구조들(11)의 솔더(및/또는 패드들(21)의, 상호 접속 구조들(11)과 패드들(21)의 사이에, 등등)가 가열되어 리플로우된다. 냉각됨에 따라, 반도체 다이(10)와 서브스트레이트(20)의 사이에서(예를 들면, 상호 접속 구조들(11)과 패드들(21)의 사이에서) 리플로우된 솔더가 고체화되고 안정된 전기적 및 기계적 본딩을 형성하게 된다.
여기서, 레이저 빔 흡수층(410)(만약 존재한다면)이 제거될 수 있다. 레이저 빔 흡수층(410)은, 다양한 예시적 구현예들에서, 디바이스의 한 부분으로서 영구적으로 잔존할 수 있다. 레이저 빔 흡수층(410)이 제거되는 시나리오에서, 이와 같은 재료는 임의의 다양한 방식들(예를 들면, 탈이온수로 세정, 화학적 제거 또는 식각, 기구적으로 벗겨내거나 그라인딩, 등등)로 제거될 수 있다.
예시적 방법(600)은 블록(695)에서 실행(공정)을 계속한다. 이러한 계속된 실행(공정)은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(695)은 다이(10)와 서브스트레이트(20)의 사이에 언더필링하는 단계를 포함할 수 있다(예를 들면, 캐필러리 언더필, 몰디드 언더필, 등등). 또한 예를 들면 블록(695)은, 만약 이용된다면, 몰딩 또는 인캡슐레이팅 공정을 수행하는 단계를 포함할 수 있다. 이러한 예에서, 몰딩 컴파운드의 인캡슐레이팅층은 임의의 또는 모든 반도체 다이(10)의, 만약 제거되지 않았다면 레이저 빔 흡수층(410)의, 서브스트레이트(20)의, 등등의 수평측 표면들을 덮을 수 있다. 또한 예를 들면, 몰딩 컴파운드의 인캡슐레이팅층은, 만약 제거되지 않았다면 레이저 빔 흡수층(410)을 포함하여, 반도체 다이(10)의 상부측을 덮을 수 있다. 블록(695)은 또한, 예를 들면, 서브스트레이트(20)의 바닥측 상에 형성된 상호 접속 구조들(예를 들면, 도전성 볼들 또는 범프들, 도전성 포스트들 또는 필라들, 등등)을 형성하는 단계를 포함할 수 있다. 블록(695)은 또한 예를 들면 임의의 이전 블록 또는 그 블록의 부분으로 되돌아 가는 예시적 방법(600)의 실행(공정) 흐름으로 가는 단계를 포함할 수 있다.
요약하면, 본 발명의 다양한 양태는 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법을 제공한다. 한정적인 예로서, 본 발명의 다양한 양태들은 서브스트레이트에 대한 반도체 다이의 본딩을 향상시키기 위해, 예를 들면 공간적으로 및/또는 시간적으로, 반도체 다이의 레이저 조사를 향상시키고 제어하는 시스템들 및 방법들을 제공한다. 상기 설명은 특정 양태들 및 실시예들을 참조하여 이루어졌지만, 다양한 변경들이 이뤄질 수 있고 균등물들이 본 발명의 범위를 벗어나지 않고 대체될 수 있음을 당업자는 이해할 것이다. 또한, 많은 변형이 본 발명의 범위를 벗어나지 않고 발명의 교시에 특정 상황 또는 재료에 적합하도록 이루어질 수 있다. 따라서, 본 발명은 개시된 특정한 실시예(들)로 한정되지 않으며, 본 발명은 첨부된 청구항들의 범위에 있는 모든 실시예들을 포함할 것으로 의도된다.

Claims (20)

  1. 서브스트레이트 상에 반도체 다이를 위치시키고;
    적어도 빔 필터를 통하여 레이저 방사선(laser radiation)을 투과시키되, 레이저 방사선은 적어도 빔 필터로부터 동시에 출력하고:
    반도체 다이의 제 1 영역을 제 1 세기 레벨로 제 1 플랫-탑 레이저 빔으로 조사하고; 그리고
    반도체 다이의 제 2 영역을 제 1 세기 레벨과 다른 제 2 세기 레벨로 제 2 플랫-탑 레이저 빔으로 조사함을 포함하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    다수의 선택 가능한 빔 필터들로부터 빔 필터를 선택하고; 그리고
    레이저와 반도체 다이의 사이에 선택된 빔 필터가 자동적으로 위치하도록 신호를 발생시킴을 포함하는 방법.
  3. 제 1 항에 있어서,
    빔 필터는
    기재; 그리고
    기재의 표면에 코팅된 필터링 패턴을 포함하는 방법.
  4. 제 1 항에 있어서,
    빔 필터는
    제 1 투과율 레벨을 특징으로 하고 그리고 반도체 다이의 제 1 영역의 조사를 제어하는 제 1 필터링 패턴 영역; 그리고
    제 1 투과율 레벨과 다른, 제 2 투과율 레벨을 특징으로 하고 그리고 반도체 다이의 제 2 영역의 조사를 제어하는 제 2 필터링 패턴 영역을 포함하는 방법.
  5. 제 1 항에 있어서,
    반도체 다이의 제 1 영역은 제 1 배선 밀도를 갖고,
    반도체 다이의 제 2 영역은 제 1 배선 밀도보다 작은 제 2 배선 밀도를 갖고; 그리고
    제 1 세기 레벨은 제 2 세기 레벨보다 큰 방법.
  6. 제 1 항에 있어서,
    반도체 다이의 제 1 영역은 제 1 열 경로 밀도(first heat path density)에 대응하고;
    반도체 다이의 제 2 영역은 제 1 열 경로 밀도보다 작은 제 2 열 경로 밀도(second heat path density)에 대응하고; 그리고
    제 1 세기 레벨이 제 2 세기 레벨보다 큰 방법.
  7. 제 1 항에 있어서,
    반도체 다이의 제 1 영역은 반도체 다이의 중앙 영역을 포함하고; 그리고
    반도체 다이의 제 2 영역은 반도체 다이의 주변 영역을 포함하는 방법.
  8. 제 1 항에 있어서,
    투과 전에, 반도체 다이 상에 레이저 빔 흡수층을 형성하는 방법.
  9. 제 1 항에 있어서,
    레이저 방사선 투과는 투과 중에 레이저 방사선의 스폿 크기를 변화시키는 것을 포함하는 방법.
  10. 서브스트레이트 상에 반도체 다이를 위치시키고; 그리고
    반도체 다이와 서브스트레이트 사이의 상호 연결 구조들을 리플로우(reflow)하도록 레이저 빔으로 반도체 다이를 조사(irradiating)하되,
    조사는 조사 중에 레이저 빔의 스폿 크기를 변화시킴을 포함하는 것을 포함하는 반도체 디바이스의 제조 방법.
  11. 제 10 항에 있어서,
    레이저 빔으로 반도체 다이를 조사하는 것은 플랫-탑 레이저 빔으로 반도체 다이를 조사함을 포함하는 방법.
  12. 제 10 항에 있어서,
    스폿 크기를 변화시키는 것은 전체 반도체 다이보다 작게 덮는 제 1 스폿 크기와 전체 반도체 다이를 덮는 제 2 스폿 크기 사이에서 스폿 크기를 변화시킴을 포함하는 방법.
  13. 제 10 항에 있어서,
    스폿 크기를 변화시키는 것은 제어된 상승 속도로 제 1 시간 기간동안 스폿 크기를 상승시킴을 포함하는 방법.
  14. 제 13 항에 있어서,
    조사는 제 2 시간 기간동안 스폿 크기를 일정한 크기로 유지함을 포함하는 방법.
  15. 제 14 항에 있어서,
    스폿 크기를 변화시키는 것은 제어된 감소 속도로 제 3 시간 기간동안 스폿 크기를 감소시킴을 포함하는 방법.
  16. 제 10 항에 있어서,
    반도체 다이 상에 레이저 빔 흡수층을 형성함을 포함하는 방법.
  17. 다수의 상호 연결 구조들이 반도체 다이와 서브스트레이트의 사이에 형성되도록, 서브스트레이트 상에 반도체 다이를 위치시키고; 그리고
    반도체 다이 상에 레이저 흡수층을 형성하되,
    레이저 흡수층은, 레이저가 조사되었을 때, 상호 연결 구조들의 리플로우(reflow)를 향상시키도록 구성된 것을 포함하는 반도체 디바이스의 제조 방법.
  18. 제 17 항에 있어서,
    레이저 흡수층의 형성은 반도체 다이를 위치시키기 전에 수행되는 방법..
  19. 제 17 항에 있어서,
    레이저로 반도체 다이 상에 레이저 흡수층을 조사하고; 그리고
    조사 이후에 반도체 다이로부터 레이저 흡수층을 제거하는 방법.
  20. 제 17 항에 있어서,
    인캡슐레이팅 재료로 서브스트레이트와 반도체 다이 상의 레이저 흡수층을 덮는 것으로 포함하며, 그리고 레이저 흡수층은 블랙 카본, 블랙 실리콘, 블랙 에폭시, 및/또는 블랙 에나멜 중에서 하나 이상을 포함하는 방법.
KR1020160069554A 2016-04-15 2016-06-03 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법 Active KR102746237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240041103A KR102774193B1 (ko) 2016-04-15 2024-03-26 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/130,637 2016-04-15
US15/130,637 US9916989B2 (en) 2016-04-15 2016-04-15 System and method for laser assisted bonding of semiconductor die

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240041103A Division KR102774193B1 (ko) 2016-04-15 2024-03-26 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20170119271A true KR20170119271A (ko) 2017-10-26
KR102746237B1 KR102746237B1 (ko) 2024-12-27

Family

ID=60038415

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160069554A Active KR102746237B1 (ko) 2016-04-15 2016-06-03 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법
KR1020240041103A Active KR102774193B1 (ko) 2016-04-15 2024-03-26 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법
KR1020250018472A Pending KR20250027688A (ko) 2016-04-15 2025-02-13 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020240041103A Active KR102774193B1 (ko) 2016-04-15 2024-03-26 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법
KR1020250018472A Pending KR20250027688A (ko) 2016-04-15 2025-02-13 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법

Country Status (4)

Country Link
US (5) US9916989B2 (ko)
KR (3) KR102746237B1 (ko)
CN (5) CN117878009A (ko)
TW (4) TWI831255B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054720A1 (ko) 2017-09-18 2019-03-21 주식회사 엘지화학 전기변색소자의 제조방법
KR20190111735A (ko) * 2018-03-23 2019-10-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
KR20210064131A (ko) * 2018-03-23 2021-06-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
KR20210130509A (ko) * 2020-04-22 2021-11-01 주식회사 아큐레이저 기판에 배치된 디바이스 모듈 처리 장치
KR20230036965A (ko) * 2021-09-07 2023-03-15 스태츠 칩팩 피티이. 엘티디. Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치
US11658147B2 (en) 2021-03-24 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatus

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9916989B2 (en) 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
EP3355342A1 (en) * 2017-01-27 2018-08-01 Detection Technology Oy Laser assisted solder bonding of direct conversion compound semiconductor detector
TWI692044B (zh) * 2017-05-29 2020-04-21 日商新川股份有限公司 封裝裝置以及半導體裝置的製造方法
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
KR102410948B1 (ko) * 2017-09-29 2022-06-20 삼성전자주식회사 반도체 칩 접합용 지그, 이러한 지그를 포함하는 반도체 칩의 접합 장치 및 이 장치를 이용한 반도체 칩의 접합 방법
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
US10930628B2 (en) * 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US10879157B2 (en) * 2018-11-16 2020-12-29 Xilinx, Inc. High density substrate and stacked silicon package assembly having the same
CN113545183B (zh) * 2019-01-04 2023-09-15 捷普有限公司 用于在电路板上提供底部填充物的设备、系统和方法
KR102208069B1 (ko) * 2019-01-29 2021-01-27 주식회사 프로텍 질소 분위기 레이저 본딩 장치
EP3719466A1 (de) * 2019-04-01 2020-10-07 Heraeus Nexensos GmbH 3d-verbinderstruktur, verfahren zur herstellung einer 3d-verbinderstruktur und temperatursensor
CN112151398B (zh) * 2019-06-26 2023-12-15 上海微电子装备（集团）股份有限公司 一种芯片封装方法
KR102756186B1 (ko) * 2020-02-05 2025-01-17 삼성전자주식회사 반도체 패키지 및 패키지-온-패키지의 제조 방법
KR20210148517A (ko) 2020-05-29 2021-12-08 삼성전자주식회사 레이저 본딩 장치 및 그의 레이저 본딩 방법
US11749637B2 (en) * 2020-06-23 2023-09-05 Amkor Technology Singapore Holding Pte. Ltd. Hybrid bonding interconnection using laser and thermal compression
US20210398936A1 (en) * 2020-06-23 2021-12-23 Amkor Technology Singapore Holding Pte. Ltd. Laser bonded devices, laser bonding tools, and related methods
US20230088061A1 (en) * 2020-06-23 2023-03-23 Amkor Technology Singapore Holding Pte. Ltd. Laser bonded devices, laser bonding tools, and related methods
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
JP7612427B2 (ja) 2021-01-21 2025-01-14 株式会社ディスコ 電極溶着方法及び電極溶着装置
US11652081B2 (en) 2021-04-16 2023-05-16 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package structure
US11973054B2 (en) 2021-05-06 2024-04-30 Stroke Precision Advanced Engineering Co., Ltd. Method for transferring electronic device
TWI777684B (zh) * 2021-05-06 2022-09-11 斯託克精密科技股份有限公司 轉移電子元件的方法
US11817357B2 (en) 2021-06-09 2023-11-14 STATS ChipPAC Pte. Ltd. Region-of-interest positioning for laser-assisted bonding
TWI874954B (zh) * 2023-03-31 2025-03-01 前源科技股份有限公司 巨量轉移電子元件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181762A (ja) * 1990-11-15 1992-06-29 Omron Corp 電子部品
JPH08281460A (ja) * 1995-04-11 1996-10-29 Matsushita Electric Ind Co Ltd 光加工機
JP2005161362A (ja) * 2003-12-02 2005-06-23 Seiko Epson Corp 接合方法、接合構造および接合装置
JP2008177240A (ja) * 2007-01-16 2008-07-31 I-Pulse Co Ltd レーザリフロー装置
KR20140116204A (ko) * 2012-01-18 2014-10-01 닛토덴코 가부시키가이샤 플립 칩형 반도체 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190210A (ja) * 1996-12-27 1998-07-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US20070210246A1 (en) * 2005-04-14 2007-09-13 Amkor Technology, Inc. Stacked image sensor optical module and fabrication method
JP4675667B2 (ja) * 2005-04-25 2011-04-27 リコーマイクロエレクトロニクス株式会社 電子部品実装方法
TWI291220B (en) * 2005-05-06 2007-12-11 Advanced Semiconductor Eng Method for forming bumps
US20070121090A1 (en) * 2005-11-30 2007-05-31 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
TWI531873B (zh) * 2006-09-01 2016-05-01 尼康股份有限公司 Mobile body driving method and moving body driving system, pattern forming method and apparatus, exposure method and apparatus, and component manufacturing method
US7706078B2 (en) * 2006-09-14 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Laser light irradiation apparatus and laser light irradiation method
US8318536B2 (en) * 2007-12-31 2012-11-27 Intel Corporation Utilizing aperture with phase shift feature in forming microvias
JP5686901B2 (ja) * 2010-09-30 2015-03-18 カール・ツァイス・エスエムティー・ゲーエムベーハー 投影露光システム及び投影露光方法
US8902506B2 (en) * 2010-09-30 2014-12-02 Panasonic Corporation Laser speckle reduction element
US20120104383A1 (en) * 2010-11-02 2012-05-03 Industrial Technology Research Institute Semiconductor device having zinc oxide thin film and manufacturing method thereof
US8546805B2 (en) * 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
DE102012005916B3 (de) * 2012-03-26 2013-06-27 Heraeus Noblelight Gmbh Vorrichtung zur Bestrahlung eines Substrats
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
EP2731126A1 (en) * 2012-11-09 2014-05-14 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method for bonding bare chip dies
US8853002B2 (en) * 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
KR101416820B1 (ko) * 2013-11-14 2014-07-09 (주)정원기술 레이저 압착 방식의 플립 칩 본딩을 위한 레이저 옵틱 장치
US9570413B2 (en) * 2014-02-25 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with solder ball revealed through laser
US9488595B2 (en) * 2014-03-28 2016-11-08 Intel Corporation Inspection of microelectronic devices using near-infrared light
TWI610411B (zh) * 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
US9324669B2 (en) * 2014-09-12 2016-04-26 International Business Machines Corporation Use of electrolytic plating to control solder wetting
KR102032158B1 (ko) * 2014-12-19 2019-10-15 글로 에이비 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
US9916989B2 (en) 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181762A (ja) * 1990-11-15 1992-06-29 Omron Corp 電子部品
JPH08281460A (ja) * 1995-04-11 1996-10-29 Matsushita Electric Ind Co Ltd 光加工機
JP2005161362A (ja) * 2003-12-02 2005-06-23 Seiko Epson Corp 接合方法、接合構造および接合装置
JP2008177240A (ja) * 2007-01-16 2008-07-31 I-Pulse Co Ltd レーザリフロー装置
KR20140116204A (ko) * 2012-01-18 2014-10-01 닛토덴코 가부시키가이샤 플립 칩형 반도체 장치의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054720A1 (ko) 2017-09-18 2019-03-21 주식회사 엘지화학 전기변색소자의 제조방법
KR20190111735A (ko) * 2018-03-23 2019-10-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
KR20210064131A (ko) * 2018-03-23 2021-06-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
KR20220040438A (ko) * 2018-03-23 2022-03-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
US11942464B2 (en) 2018-03-23 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR20210130509A (ko) * 2020-04-22 2021-11-01 주식회사 아큐레이저 기판에 배치된 디바이스 모듈 처리 장치
US11658147B2 (en) 2021-03-24 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatus
KR20230036965A (ko) * 2021-09-07 2023-03-15 스태츠 칩팩 피티이. 엘티디. Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치

Also Published As

Publication number Publication date
TW202240820A (zh) 2022-10-16
KR102774193B1 (ko) 2025-02-28
US11742216B2 (en) 2023-08-29
US20210082717A1 (en) 2021-03-18
US20180204740A1 (en) 2018-07-19
TW202015201A (zh) 2020-04-16
TW201737444A (zh) 2017-10-16
US20190287816A1 (en) 2019-09-19
TWI770458B (zh) 2022-07-11
KR20250027688A (ko) 2025-02-27
US10304698B2 (en) 2019-05-28
CN206657803U (zh) 2017-11-21
KR20240046448A (ko) 2024-04-09
TW202417156A (zh) 2024-05-01
TWI831255B (zh) 2024-02-01
KR102746237B1 (ko) 2024-12-27
CN107301965A (zh) 2017-10-27
CN117878009A (zh) 2024-04-12
TWI684256B (zh) 2020-02-01
US20170301560A1 (en) 2017-10-19
US9916989B2 (en) 2018-03-13
US20240069629A1 (en) 2024-02-29
CN117878010A (zh) 2024-04-12
US10763129B2 (en) 2020-09-01
CN107301965B (zh) 2023-12-22
CN117878011A (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
KR102774193B1 (ko) 반도체 다이의 레이저 어시스트 본딩을 위한 시스템 및 방법
EP3255742B1 (en) Surface mount packaging for high-speed vertical cavity surface emitting lasers
US9038883B2 (en) VCSEL packaging
TWI656934B (zh) 雷射焊接裝置
KR20110006648A (ko) 광전 반도체 소자 및 상기 소자의 제조 방법
US20120199857A1 (en) Wafer-Scale Emitter Package Including Thermal Vias
JP6802583B2 (ja) 実装装置および半導体装置の製造方法
US20130068746A1 (en) Soldering method and soldering apparatus
KR102402520B1 (ko) 리플로우 장치의 가변 빔쉐이핑 옵틱 모듈
JP2006303325A (ja) 半導体レーザ装置
JP2020065004A (ja) 実装装置および半導体装置の製造方法
TW202207765A (zh) 用於相機影像感測器之可靠互連
JP2021144858A (ja) 光源装置、光学レンズおよび光学レンズの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160603

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210602

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160603

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230415

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20231109

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230415

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20231109

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20230816

Comment text: Amendment to Specification, etc.

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240422

Patent event code: PE09021S02D

PX0701 Decision of registration after re-examination

Patent event date: 20241024

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
PG1601 Publication of registration