KR20170108740A - 투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법 - Google Patents

투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20170108740A
KR20170108740A KR1020160065218A KR20160065218A KR20170108740A KR 20170108740 A KR20170108740 A KR 20170108740A KR 1020160065218 A KR1020160065218 A KR 1020160065218A KR 20160065218 A KR20160065218 A KR 20160065218A KR 20170108740 A KR20170108740 A KR 20170108740A
Authority
KR
South Korea
Prior art keywords
output
point
mixer
input
dft
Prior art date
Application number
KR1020160065218A
Other languages
English (en)
Other versions
KR102460939B1 (ko
Inventor
콴 자오
지유 양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170108740A publication Critical patent/KR20170108740A/ko
Application granted granted Critical
Publication of KR102460939B1 publication Critical patent/KR102460939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0045—Calibration of demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/005—Analog to digital conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0052—Digital to analog conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0082—Quadrature arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)

Abstract

장치 및 방법이 제공된다. 장치는 2차 인터모듈레이션 톤(second order intermodulation(IM2) tone)의 실수부를 입력으로 수신 받는 제1 로우 패스 필터(Low Pass Filter; LPF), 상기 2차 인터모듈레이션 톤의 허수부를 입력으로 수신 받는 제2 로우 패스 필터, 상기 제1 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC), 상기 제2 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제2 아날로그-디지털 컨버터, 상기 제1 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제1 DFT(Discrete Fourier Transform) 유닛, 상기 제2 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제2 DFT 유닛, 상기 제1 DFT 유닛의 출력과 연결되는 제1 입력과 상기 제2 DFT 유닛의 출력과 연결되는 제2 입력을 수신 받는 IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit) 및 상기 IM2 톤 진폭 측정 유닛의 출력과 연결되는 입력을 수신 받아, 제1 출력 및 제2 출력을 출력하는 캘리브레이션 로직 유닛(Calibration logic unit)으로, I-믹서 DAC 코드(in-phase mixer digital-to-analog code)와 Q-믹서(quadrature-phase mixer) DAC 코드를 동시에 결정하는 캘리브레이션 로직을 포함한다.

Description

투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법{APPARATUS AND METHOD FOR PROVIDING SECOND ORDER INPUT INTERCEPT POINT CALIBRATION BASED ON TWO TONE TESTING}
본 발명은 2차 교차점(second order intercept point) (IIP2) 캘리브레이션(calibration)을 제공하기 위한 장치 및 방법에 관한 것이다. 좀 더 구체적으로, 투 톤(two tone) 테스팅에 기초한 빠른 IIP2 캘리브레이션을 제공하기 위한 장치 및 방법에 관한 것이다.
IIP2 캘리브레이션은, 전송기와 수신기 사이에 유한한 솔루션에 기인하는 셀룰러(cellular) FDD(Frequency Division Duplex) 시스템을 위한 엄중한 요구사항이다. IIP2 캘리브레이션 중의 I-패쓰(I-path)와 Q-패쓰(Q-path) 간의 강한 종속성 때문에, Q-패쓰 2차 상호 변조 (path second order intermodulation; IM2) 톤(tone) 진폭과 I-패쓰를 동시에 최소화하는 최적화된 디지털-아날로그 컨버터(analog-to-digital converter) 코드를 찾기 위한 과도한 검색이 종종 수행되었다. 과도한 검색은 시간 소모가 클 수 있다. 대안적으로, 반복적인 검색이 수행될 수 있다. 그러나, 반복적인 검색 방법은 IQ 패쓰 종속성에 기인하는 많은 반복 내에서의 컨버젼스(convergence) 문제가 심각할 수 있다.
IM2 톤 진폭을 최소화하는 최적의 DAC 코드를 결정하는 검색 속도는, 예를 들어, LTE(a long term evolution) FDD 시스템과 같은 채널 및 다중 밴드를 갖는 장치에서는 느릴 수 있다. IM2 톤 진폭을 최소화하는 최적의 DAC 코드를 결정하는 이진 검색 방법(binary search method)은, 최적의 DAC 코드를 결정하기 위해 적어도 2N회의 검색이 요구될 수 있다. 여기서 N은 하나의 캘리브레이션 코드에서 비트의 개수일 수 있다. 2차 비선형성의 효과는, 수신기의 민감도를 저하시키고 누설된 전송 신호에 의해 야기되는 인-밴드 간섭 기간(in-band interference term)을 발생시킬 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 최적의 I-믹서 DAC 코드 및 Q-믹서 DAC 코드를 결정하여 검색 시간을 감소시킬 수 있는 장치 및 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 최적의 I-믹서 DAC 코드 및 Q-믹서 DAC 코드를 결정하여 높은 정확도를 제공할 수 있는 장치 및 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 장치는, 2차 인터모듈레이션 톤(second order intermodulation(IM2) tone)의 실수부를 입력으로 수신 받는 제1 로우 패스 필터(Low Pass Filter; LPF), 2차 인터모듈레이션 톤의 허수부를 입력으로 수신 받는 제2 로우 패스 필터, 제1 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC), 제2 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제2 아날로그-디지털 컨버터, 제1 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제1 DFT(Discrete Fourier Transform) 유닛, 제2 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제2 DFT 유닛, 제1 DFT 유닛의 출력과 연결되는 제1 입력과 상기 제2 DFT 유닛의 출력과 연결되는 제2 입력을 수신 받는 IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit) 및 IM2 톤 진폭 측정 유닛의 출력과 연결되는 입력을 수신 받아, 제1 출력 및 제2 출력을 출력하는 캘리브레이션 로직 유닛(Calibration logic unit)으로, I-믹서 DAC 코드(in-phase mixer digital-to-analog code)와 Q-믹서(quadrature-phase mixer) DAC 코드를 동시에 결정하는 캘리브레이션 로직을 포함한다.
몇몇 실시예에서, 제1 주파수인
Figure pat00001
및 제2 주파수인
Figure pat00002
에서 투 톤(two tone)을 입력으로 수신 받는 RF LNA(Radio Frequency Low Noise Amplifier), 상기 RF LNA의 출력과 연결되는 제3 입력, 상기 I-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제1 출력과 연결되는 제4 입력 및 상기 제1 로우 패스 필터의 입력과 연결되는 출력을 포함하는 I-믹서 및 상기 RF LNA의 출력과 연결되는 제5 입력, 상기 Q-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제2 출력과 연결되는 제6 입력 및 상기 제2 로우-패스 필터의 입력과 연결되는 출력을 포함하는 Q-믹서를 더 포함하고, 상기
Figure pat00003
는 전송 밴드(transmit band)의 중심 주파수(center frequency)이고, 톤 간격(tone spacing)은
Figure pat00004
이고, 상기
Figure pat00005
는 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터의 컷-오프(cut-off) 주파수이고, 상기 I-믹서 및 상기 Q-믹서는
Figure pat00006
에서 동작하고, 상기
Figure pat00007
는 수신 밴드(receiver band)의 중심 주파수이고, 듀플렉스 간격(duplex spacing)은
Figure pat00008
이고, 상기
Figure pat00009
는 상기
Figure pat00010
보다 클 수 있다.
몇몇 실시예에서, 제1 ESG(enterprise session initiation protocol gateway), 제2 ESG 및 콤바이너(combiner)를 더 포함하고, 상기 콤바이너는, 상기 제1 ESG의 출력과 연결되는 제7 입력, 상기 제2 ESG의 출력과 연결되는 제8 입력 및 상기 RF LNA의 입력과 연결되는 출력을 포함할 수 있다.
몇몇 실시예에서, 사인곡선적 신호(sinusoidal signal)를 입력으로 수신 받는 디지털-아날로그 컨버터(digital to analog converter; DAC), 상기 디지털-아날로그 컨버터의 출력과 연결되는 입력을 수신 받는 전류-전압 컨버터(current to voltage converter; I2V), 상기 전류-전압 컨버터의 출력과 연결되는 입력을 수신 받는 제3 로우 패스 필터 및 상기 제3 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 전압-전류 컨버터(voltage to current converter; V2I)를 더 포함하고, 상기 I-믹서 또는 상기 Q-믹서 중 어느 하나는 턴-오프될 수 있다.
몇몇 실시예에서, 상기 IM2 톤 진폭 측정 유닛은 상기 제1 DFT의 출력 및 상기 제2 DFT의 출력의 실수부와 허수부의 진폭을 측정할 수 있다.
몇몇 실시예에서, 상기 RF LNA는 AGC(Automatic Gain Control)를 포함할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛은, 제2 수집 데이터 및 제4 수집 데이터의 DFT 실수부의 진폭에 기초하여, 점 P1의 x 좌표를 결정하고, 제1 수집 데이터 및 제3 수집 데이터의 DFT 실수부의 진폭에 기초하여 점 P2의 x 좌표를 결정하고, 상기 제1 수집 데이터 및 상기 제2 수집 데이터의 DFT 허부수의 진폭에 기초하여 점 P3의 y 좌표를 결정하고, 상기 제3 수집 데이터 및 상기 제4 수집 데이터의 DFT 허수부의 진폭에 기초하여 점 P4의 y 좌표를 결정하고, 상기 점 P1에서 상기 점 P2를 잇는 제1 라인을 형성하고, 상기 점 P3에서 상기 점 P4를 잇는 제2 라인을 형성하고, 상기 제1 라인과 상기 제2 라인의 교차점의 x 좌표를 I-믹서 DAC 코드 세팅으로 결정하고, 상기 교차점의 y 좌표를 Q-믹서 DAC 코드 세팅으로 결정할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛은, 그래프 상의 제1 삼각형과 제2 삼각형 사이의 유사성에 기초하여, 상기 교차점의 x 좌표 및 y 좌표를 결정하고,
Figure pat00011
식을 계산하는 것을 더 포함하고, 점 A, 점 B 및 점 C는 상기 제1 삼각형을 정의하고, 점 C, 점 D 및 점 E는 상기 제2 삼각형을 정의하고, 상기 선분 AB 및 상기 선분 BC는 상기 제1 삼각형에 포함되고, 상기 선분 DE는 상기 제2 삼각형에 포함되고, 상기 선분 BE는 상기 제1 삼각형에서 상기 제2 삼각형까지의 선분으로, 상기 점 C를 지나는 선분일 수 있다.
몇몇 실시예에서, 상기 I-믹서 및 상기 Q-믹서는, 상기 제1 아날로그-디지털 컨버터 및 상기 제2 아날로그-디지털 컨버터 각각에 의해 수집되고, 아날로그 베이스밴드(analog baseband) 범위 내에 포함되는 출력을 각각 출력할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛은, IM2 톤 진폭의 형상이 왜곡되는 경우 추가적인 데이터를 수집할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 방법은, 제1 로우 패스 필터가 2차 인터모듈레이션 톤(second order intermodulation(IM2) tone)의 실수부를 수신 받고, 제2 로우 패스 필터가 상기 2차 인터모듈레이션 톤의 허수부를 수신 받고, 제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC)가 상기 제1 로우 패스 필터의 출력을 컨버팅(converting)하고, 제2 아날로그-디지털 컨버터가 상기 제2 로우 패스 필터의 출력을 컨버팅하고, 제1 DFT(Discrete Fourier Transform) 유닛이 상기 제1 아날로그-디지털 컨버터의 출력을 변형(transforming)시키고, 제2 DFT 유닛이 상기 제2 아날로그-디지털 컨버터의 출력을 변형시키고, IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit)이 상기 제2 DFT 유닛의 출력을 측정하고, 캘리브레이션 로직 유닛(Calibration logic unit)이 상기 IM2 톤 진폭 측정 유닛의 출력으로부터 I-믹서 DAC 코드(in-phase mixer digital-to-analog code)와 Q-믹서(quadrature-phase mixer) DAC 코드를 동시에 결정하는 것을 포함할 수 있다.
몇몇 실시예에서, RF LNA(Radio Frequency Low Noise Amplifier)가 톤 간격이
Figure pat00012
이고, 제1 주파수인
Figure pat00013
및 제2 주파수인
Figure pat00014
에서의 투 톤(two tone)을 수신 받고, I-믹서가 상기 RF LNA의 출력과 연결되는 제1 입력 및 상기 I-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제1 출력과 연결되는 제2 입력을 수신 받아 상기 제1 로우 패스 필터의 입력과 연결되는 출력을 출력하고, Q-믹서가 상기 RF LNA의 출력과 연결되는 제3 입력 및 상기 Q-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제2 출력과 연결되는 제4 입력을 수신 받아 상기 제2 로우 패스 필터의 입력과 연결되는 출력을 출력하는 것을 더 포함하고, 상기
Figure pat00015
는 전송 밴드(transmit band)의 중심 주파수(center frequency)이고, 상기
Figure pat00016
는 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터의 컷-오프(cut-off) 주파수이고, 상기 I-믹서 및 상기 Q-믹서는
Figure pat00017
에서 동작하고, 상기
Figure pat00018
는 수신 밴드(receiver band)의 중심 주파수이고, 듀플렉스 간격(duplex spacing)은
Figure pat00019
이고, 상기
Figure pat00020
는 상기
Figure pat00021
보다 클 수 있다.
몇몇 실시예에서, 제1 ESG(enterprise session initiation protocol gateway)가 제1 톤을 외부적으로 생성하고, 제2 ESG가 제2 톤을 외부적으로 생성하고, 콤바이너(combiner)가 상기 제1 ESG의 출력 및 상기 제2 ESG의 출력을 결합(combining)하고, 상기 콤바이너가 상기 결합의 결과를 상기 RF LNA에 전송하는 것을 더 포함할 수 있다.
몇몇 실시예에서, 디지털-아날로그 컨버터(digital to analog converter; DAC)가 사인곡선적 신호(sinusoidal signal)를 수신 받고, 전류-전압 컨버터(current to voltage converter; I2V)가 상기 디지털-아날로그 컨버터의 출력을 컨버팅하고, 제3 로우 패스 필터가 상기 전류-전압 컨버터의 출력을 필터링하고, 전압-전류 컨버터(voltage to current converter; V2I)가 상기 제3 로우 패스 필터의 출력을 컨버팅하는 것을 더 포함하고, 상기 I-믹서 또는 상기 Q-믹서 중 어느 하나는 턴-오프될 수 있다.
몇몇 실시예에서, 상기 IM2 톤 진폭 측정 유닛은 상기 제1 DFT의 출력 및 상기 제2 DFT의 출력의 실수부와 허수부의 진폭을 측정할 수 있다.
몇몇 실시예에서, 상기 RF LNA는, 상기 RF LNA의 이득을 자동으로 제어하는 것을 더 포함할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛이, 제4 수집 데이터 및 제2 수집 데이터의 DFT 실수부의 진폭에 기초하여, 점 P1의 x 좌표를 결정하고, 제1 수집 데이터 및 제3 수집 데이터의 DFT 실수부의 진폭에 기초하여 점 P2의 x 좌표를 결정하고, 상기 제1 수집 데이터 및 상기 제2 수집 데이터의 DFT 허부수의 진폭에 기초하여 점 P3의 y 좌표를 결정하고, 상기 제3 수집 데이터 및 상기 제4 수집 데이터의 DFT 허수부의 진폭에 기초하여 점 P4의 y 좌표를 결정하고, 상기 점 P1에서 상기 점 P2를 잇는 제1 라인을 형성하고, 상기 점 P3에서 상기 점 P4를 잇는 제2 라인을 형성하고, 상기 제1 라인과 상기 제2 라인의 교차점의 x 좌표를 I-믹서 DAC 코드 세팅으로 결정하고, 상기 교차점의 y 좌표를 Q-믹서 DAC 코드 세팅으로 결정하는 것을 더 포함할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛이, 그래프 상의 제1 삼각형과 제2 삼각형 사이의 유사성에 기초하여, 상기 교차점의 x 좌표 및 y 좌표를 결정하고,
Figure pat00022
식을 계산하는 것을 더 포함하고, 점 A, 점 B 및 점 C는 상기 제1 삼각형을 정의하고, 점 C, 점 D 및 점 E는 상기 제2 삼각형을 정의하고, 상기 선분 AB 및 상기 선분 BC는 상기 제1 삼각형에 포함되고, 상기 선분 DE는 상기 제2 삼각형에 포함되고, 상기 선분 BE는 상기 제1 삼각형에서 상기 제2 삼각형까지의 선분으로, 상기 점 C를 지나는 선분일 수 있다.
몇몇 실시예에서, 상기 I-믹서 및 상기 Q-믹서 각각이 아날로그 베이스밴드(analog baseband) 범위 내에 포함되는 출력을 각각 생성하고, 상기 제1 아날로그-디지털 컨버터 및 상기 제2 아날로그-디지털 컨버터 각각이 상기 I-믹서의 출력 및 상기 Q-믹서의 출력을 각각 수집하는 것을 더 포함할 수 있다.
몇몇 실시예에서, 상기 캘리브레이션 로직 유닛이 IM2 톤 진폭의 형상이 왜곡되는 경우 추가적인 데이터를 수집하는 것을 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 수집된 데이터의 DFT의 실수부(real part)의 진폭에 기초하는 Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 3D 표(plot)이다.
도 2는 본 발명의 몇몇 실시예들에 따른, 도 1의 표(plot)를 생성하기 위해 사용되는 수집된 데이터의 DFT의 허수부의 진폭에 기초하는, Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 3D 표(plot)이다.
도 3은 본 발명의 몇몇 실시예들에 따른 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하기 위한 그래프이다.
도 4는 본 발명의 몇몇 실시예들에 따른, 도 3의 점들(P1 내지 P4)을 결정하기 위해 이용되는 네 개의 수집된 데이터 포인트 쌍을 도시한 도면이다.
도 5는 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P1의 x 좌표를 결정하기 위한 그래프이다.
도 6은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P2의 x 좌표를 결정하기 위한 그래프이다.
도 7은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P3의 y 좌표를 결정하기 위한 그래프이다.
도 8은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P4의 y 좌표를 결정하기 위한 그래프이다.
도 9는 본 발명의 몇몇 실시예들에 따른, 도 3의 점들(P1 내지 P4)을 위해 결정된 좌표를 이용하여, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하기 위한 그래프이다.
도 10은 본 발명의 몇몇 실시예들에 따른, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하는 방법의 순서도이다.
도 11은 본 발명의 몇몇 실시예들에 따른 투 톤 테스팅에 기초한 빠른 IIP2 캘리브레이션을 제공하기 위한 장치(1100)의 블록 다이어그램이다.
도 12는 본 발명의 몇몇 실시예들에 따른 투 톤을 생성하기 위한 장치(1200)의 블록 다이어그램이다.
도 13은 본 발명의 몇몇 실시예들에 따른 투 톤을 생성하기 위한 장치(1300)의 블록 다이어그램이다.
도 14는 본 발명의 몇몇 실시예들에 따른 왜곡된 IM2 톤 진폭 및 I-믹서 DAC 코드의 그래프이다.
도 15는 본 발명의 몇몇 실시예들에 따른 이상적인 V 형상의 IM2 톤 진폭 및 I-믹서 DAC 코드의 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
IIP2 캘리브레이션은, IIP2 캘리브레이션에서 Q-패쓰와 I-패쓰 간의 강한 종속성이 있기 때문에, 공동의 최적화가 요구될 수 있다. 예를 들어, 과도한 검색 또는 반복적인 검색은, 최적의 Q-패쓰 DAC 코드(또는 Q-믹서 DAC 코드) 및 최적의 I-패쓰 DAC 코드(또는, I-믹서 DAC 코드)를 결정하는데에 사용될 수 있다. 다만, 과도한 검색 방법 또는 반벅적인 검색 방법은 시간 소모를 많이 하는 많은 계산이 요구될 수 있다.
이하에서, 도 1 및 도 2를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 수집된 데이터의 DFT의 실수부(real part)의 진폭에 기초하는 Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 3D 표(plot)이다. 도 1의 z 축은 IM2 톤 진폭을 나타내고, x 축은 I-믹서 DAC 코드를 나타내고, y 축은 Q-믹서 DAC 코드를 나타낼 수 있다.
도 2는 본 발명의 몇몇 실시예들에 따른, 도 1의 표(plot)를 생성하기 위해 사용되는 수집된 데이터의 DFT의 허수부의 진폭에 기초하는, Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 3D 표(plot)이다.
도 1 및 도 2를 참조하면, IM2 톤 진폭과 I, Q DAC 코드 간격(space) 사이에는, 선형 관계(linear relationship)가 있을 수 있다. 본 발명은, 겨우 네 번의 반복적인 데이터 수집을 요구하는 IIP2 캘리브레이션에 대한 공동의 IQ DAC을 동시에 최적화하기 위한 빠른 장치 및 방법을 제공하기 위해, 선형 관계를 이용할 수 있다.
하나 이상의 평면 맞춤(plane-fitting) 기술에 기초하여, 도 1 및 도 2에 도시된 윙(wing) 형상의 표면은, 3D 평면에 근접할 수 있다. 그러므로, 도 1 및 도 2에서, 두 개의 평면(또는 윙)의 교차점에서 점들(또는 밸리 포인트)의 집합은, 도 1 및 도 2 각각에서 밸리 포인트가 직선을 형성하는 윙의 IM2 톤 진폭의 최소값에 대응될 수 있다. 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드는, 밸리 포인트에 의해 형성되는 두 개의 선분의 교차점 결정에 의해 동시에 결정될 수 있다.
이하에서, 도 1 내지 도 3을 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 3은 본 발명의 몇몇 실시예들에 따른 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하기 위한 그래프이다.
도 1 내지 도 3을 참조하면, 점 P1과 점 P2를 연결한 직선은, 도 1의 밸리 포인트의 집합을 도시한 것일 수 있다. 또한, 점 P3과 점 P4를 연결한 직선은, 도 2의 밸리 포인트의 집합을 도시한 것일 수 있다. 교차점(P)의 x 및 y 좌표는 각각, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드일 수 있다. 교차점(P)에서, I-믹서 및 Q-믹서 IM2 진폭은, 동시에 최소화될 수 있다. 따라서, 최적의 캘리브레이션 DAC 코드는, 두 개의 선분 사이의 교차하는 지점(P)일 수 있다.
종종 사용되는 방법은,
Figure pat00023
상에서 이진 검색에 기초할 수 있다. 본 발명은, IQ DAC 코드 간격,
Figure pat00024
, 및
Figure pat00025
각각의 선형 특성을 이용할 수 있다. DFT의 수집된 데이터의 실수부의 진폭에 기초하는 Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 밸리 포인트를 나타내는 제1 라인이 생성될 수 있다. 제1 라인을 생성하는데에 사용되는 DFT의 수집된 데이터의 허수부의 진폭에 기초하는 Q-믹서 DAC 코드, I-믹서 DAC 코드 및 IM2 톤 진폭의 밸리 포인트를 나타내는, 제2 라인이 생성될 수 있다. 라인을 형성하기 위해 단지 두 개의 포인트만이 필요하기 때문에, 제1 라인과 제2 라인을 결정하기 위해 겨우 4회의 데이터 수집만이 요구될 수 있다. 제1 라인과 제2 라인의 교차점의 x 및 y 좌표는, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드 각각으로 결정될 수 있다.
본 발명에 의해 결정된 최적의 I-믹서 DAC 코드 및 Q-믹서 DAC 코드는, 과도한 검색 방법에 비교하여 매우 감소된 검색 시간과 함께, 과도한 검색 방법에 비교할 수 있을 만한 정확도를 제공할 수 있다.
아래의 표 1은, 제1 라인 및 제2 라인을 결정하기 위한 네 개의 점들 (P1, P2, P3 및 P4)을 결정하는 예시적인 방법을 설명하는 표이다. 여기서 제1 라인과 제2 라인의 교차점은 I-믹서 DAC 코드 및 Q-믹서 DAC 코드의 최적의 위치를 제공할 수 있다. 아래의 표 1은 고정된 좌표(0, 63)을 사용하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 고정된 좌표들은, 본 발명의 범위를 벗어나지 않는 범위 내에서 사용될 수 있다.
P1의 x 좌표 Q-믹서 DAC가 63으로 고정되었을 때 I-DAC 코드의 최적 위치
P2의 x 좌표 Q-믹서 DAC가 0으로 고정되었을 때 I-DAC 코드의 최적 위치
P3의 y 좌표 I-믹서 DAC가 0으로 고정되었을 때 Q-DAC 코드의 최적 위치
P4의 y 좌표 I-믹서 DAC가 63으로 고정되었을 때 Q-DAC 코드의 최적 위치
선형 관계에 기초하여, Pi (
Figure pat00026
)의 그 어떤 좌표는, 단지 두 개의 데이터 수집을 이용하여 결정될 수 있다. 이 때, 하나의 데이터 수집은, 하나 이상의 좌표를 결정하기 위한 많은 다른 데이터 수집과 쌍을 이룰 수 있다.
이하에서, 도 3 및 도 4를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 4는 본 발명의 몇몇 실시예들에 따른 도 3의 점들 (P1 내지 P4)을 결정하기 위해 이용되는 네 개의 수집된 데이터 포인트 쌍을 도시한 도면이다.
도 3 및 도 4를 참조하면, 네 개의 좌표들은 네 개의 데이터 수집에 기초하여 결정될 수 있다. 네 개의 좌표들은, 예를 들어, 점 P1의 x 좌표, 점 P2의 x 좌표, 점 P3의 y 좌표, 및 점 P4의 y 좌표일 수 있다. IIP2 캘리브레이션 장치 및 방법은, 네 개의 [I, Q] DAC 코드 세팅 하에서 네 개의 데이터 수집을 수행할 수 있다. 네 개의 [I. Q] DAC 코드 세팅은, 예를 들어, 수집 데이터 1([I_DAC = 0, Q_DAC=0])(401), 수집 데이터 2([I_DAC = 0, Q_DAC=63])(403), 수집 데이터 3([I_DAC = 63, Q_DAC=0])(405) 및 수집 데이터 4([I_DAC = 63, Q_DAC=63])(407)일 수 있다. 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집데이터 의 실수부 및 허수부에 위치하는 IM2 톤에서 DFT 계산을 더 수행할 수 있다. 본 발명의 기술적 사상에 따른 장치 및 방법은, 이하 설명할 바와 같이 네 개의 좌표를 결정할 수 있다.
단계(409)에서, 본 발명의 기술적 사상에 따른 장치는, 수집 데이터 4의 실수부 및 수집 데이터 2의 실수부의 DFT의 진폭에 기초하여, 점 P1의 x 좌표를 결정할 수 있다. 단계(411)에서, 본 발명의 기술적 사상에 따른 장치는, 수집 데이터 3의 실수부 및 데이터 수집 1의 실수부의 DFT의 진폭에 기초하여, 점 P2의 x 좌표를 결정할 수 있다. 단계(413)에서, 본 발명의 기술적 사상에 따른 장치는, 수집 데이터 2의 허수부 및 수집 데이터 1의 허수부의 DFT의 진폭에 기초하여, 점 P3의 y 좌표를 결정할 수 있다. 단계(415)에서, 본 발명의 기술적 사상에 따른 장치는, 수집 데이터 4의 허수부 및 수집 데이터 3의 허수부의 DFT의 진폭에 기초하여, 점 P4의 y 좌표를 결정할 수 있다.
점 P1, 점 P2, 점 P3 및 점 P4가 결정된 후, 본 발명의 기술적 사상에 따른 장치 및 방법은, 점 P1, 점 P2, 점 P3 및 점 P4에 의해 형성되는 두 개의 라인의 교차점(P)의 좌표를 결정할 수 있다. 점 P1, 점 P2, 점 P3 및 점 P4에 의해 형성되는 두 개의 라인은, 예를 들어, 점 P1 및 점 P2에 의해 형성되는 제1 라인과, 점 P3 및 점 P4에 의해 형성되는 제2 라인일 수 있다.
이하에서, 도 3 및 도 5를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 5는 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P1의 x 좌표를 결정하기 위한 그래프이다.
도 3 및 도 5를 참조하면, 본 발명의 기술적 사상에 따른 장치 및 방법은 라인 AB 및 라인 DE의 길이를 결정할 수 있다. 그 후, 본 발명의 기술적 사상에 따른 장치 및 방법은, 두 개의 삼각형(
Figure pat00027
s)(예를 들어,
Figure pat00028
) 사이의 유사성에 기초하여, 점 C의 위치를 결정할 수 있다. 이 때, 점 B와 점 C를 잇는 라인의 길이를 결정하기 위해, 아래와 같은 [식 1]이 이용될 수 있다.
[식 1]
Figure pat00029
[식 1]로부터, A=3.224 x 107, B= 0, D=16.77 x 107, 및 E=63일 때,
Figure pat00030
임을 알 수 있다. B가 0이기 때문에, 결과값은 점 C의 x 좌표를 나타낼 수 있다.
라인 AB의 길이를 결정하는 것은, DAC_I=0 및 DAC_Q=63에 기초하는 데이터 수집을 요구할 수 있다. 라인 DE의 길이를 결정하는 것은, DAC_I=63 and DAC_Q=63에 기초하는 데이터 수집을 요구할 수 있다. 이와 유사하한 방법으로, 도 6 내지 도 8의 밸리 포인트들인 점 P2의 x 좌표, 점 P3의 y 좌표 및 점 P4의 y 좌표 각각이 결정될 수 있다.
이하에서, 도 3 및 도 6 내지 도 8을 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 6은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P2의 x 좌표를 결정하기 위한 그래프이다. 도 7은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P3의 y 좌표를 결정하기 위한 그래프이다. 도 8은 본 발명의 몇몇 실시예들에 따른, 도 3의 점 P4의 y 좌표를 결정하기 위한 그래프이다.
도 3, 도 6 및 [식 1]을 참조하면, A=15.51 x 107, B= 0, D=3.491 x 107, 및 E=63일 때,
Figure pat00031
일 수 있다. B가 0이기 때문에, 결과값은 점 C의 x 좌표를 나타낼 수 있다.
도 3, 도 7 및 [식 1]을 참조하면, A=5.143 x 107, B= 0, D=14.71 x 107, 및 E=63일 때,
Figure pat00032
일 수 있다. B가 0이기 때문에, 결과값은 점 C의 x 좌표를 나타낼 수 있다.
도 3, 도 8 및 [식 1]을 참조하면, A=17.78 x 107, B= 0, D=2.156 x 107, 및 E=63일 때,
Figure pat00033
일 수 있다. B가 0이기 때문에, 결과값은 점 C의 x 좌표를 나타낼 수 있다.
이하에서, 도 3 및 도 9를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 9는 본 발명의 몇몇 실시예들에 따른, 도 3의 점들 (P1 내지 P4)를 위해 결정된 좌표를 이용하여, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하기 위한 그래프이다.
도 3 및 도 9를 참조하면, 본 발명의 기술적 사상에 따른 장치 및 방법은, 점 P1에서 점 P2까지의 제1 라인 및 P3에서 P4까지의 제2 라인을 결정하기 위해, 점 P1, 점 P2, 점 P3 및 점 P4를 이용할 수 있다. 여기서, 점 P1의 좌표는, 예를 들어, (10.69, 63) 일 수 있다. 점 P2의 좌표는, 예를 들어, (51.42, 0) 일 수 있다. 점 P3의 좌표는, 예를 들어, (0, 16.32) 일 수 있다. 점 P4의 좌표는, 예를 들어, (63, 56.18) 일 수 있다.
제1 라인과 제2 라인의 교차점(P)의 좌표는, 각각, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드일 수 있다. 도 9의 값들에 대해서, 교차점(P)의 좌표는 대략 (29, 35) 정도일 수 있다.
이하에서, 도 10을 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 10은 본 발명의 몇몇 실시예들에 따른, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 동시에 결정하는 방법의 순서도이다.
도 10을 참조하면, 본 발명의 기술적 사상에 따른 장치 및 방법은, 단계(1001)에서, 네 개의 [I, Q] DAC 코드 세팅 하에서, 네 개의 데이터 포인트(수집 데이터 1, 수집 데이터 2, 수집 데이터 3 및 수집 데이터 4)를 수집할 수 있다.
단계(1003)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집된 데이터의 실수부 및 허수부에 위치하는 IM2 톤에서, DFT를 계산할 수 있다.
단계(1005)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집된 데이터 2 및 수집된 데이터 4의 DFT 실수부의 진폭에 기초하여, 점 P1의 x 좌표를 계산할 수 있다.
단계(1007)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집된 데이터 1 및 수집된 데이터 3의 DFT 실수부의 진폭에 기초하여, 포인트 P2의 x 좌표를 계산할 수 있다.
단계(1009)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집된 데이터 1 및 수집된 데이터 2의 DFT 허수부의 진폭에 기초하여, 점 P3의 x 좌표를 계산할 수 있다.
단계(1011)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 수집된 데이터 3 및 수집된 데이터 4의 DFT 허수부의 진폭에 기초하여, 점 P4의 x 좌표를 계산할 수 있다.
단계(1013)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 점 P1에서 점 P2까지의 제1 라인 및 점 P3 및 점 P4까지의 제2 라인을 형성할 수 있다. 또한, 단계(1013)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 최적의 I-믹서 DAC 코드 세팅으로서, 제1 라인과 제2 라인의 교차점(P)의 x 좌표를 결정할 수 있다. 나아가, 단계(1013)에서, 본 발명의 기술적 사상에 따른 장치 및 방법은, 최적의 Q-믹서 DAC 코드 세팅으로서, 교차점(P)의 y 좌표를 결정할 수 있다.
이하에서, 도 11을 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 11은 본 발명의 몇몇 실시예들에 따른 투 톤 테스팅에 기초한 빠른 IIP2 캘리브레이션을 제공하기 위한 장치(1100)의 블록 다이어그램이다. DFT를 이용하는 IM2 톤 진폭 측정은, 유연성을 위해 소프트웨어로 구현될 수 있다. 예를 들어, 투 톤 간격은 유연성을 선택할 수 있다.
도 11을 참조하면, 장치(1100)는 RF LNA(Radio Frequency Low Noise Amplifier)(1101), I-믹서(1103), Q-믹서(1105), 제1 로우 패스 필터(Low Pass Filter; LPF)(1107), 제2 로우 패스 필터(1109), 제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC)(1111), 제2 아날로그-디지털 컨버터(1113), 제1 DFT(1115), 제2 DFT(1117), IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit)(1119) 및 캘리브레이션 로직 유닛(Calibration Logic unit)(1121)을 포함할 수 있다.
RF LNA(1101)는, 입력 및 출력을 포함할 수 있다. RF LNA(1101)의 입력은, IIP2 캘리브레이션을 위한 각각의 주파수들(f 1 및 f 2 )에서 투 톤(two tone)을 수신하기 위한 것일 수 있다. 이 때, 투 톤은, 외부 또는 내부에서 생성될 수 있다.
I-믹서(1103)는, 제1 입력, 제2 입력 및 출력을 포함할 수 있다. 제1 입력은 RF LNA(1101)의 출력과 연결된 것일 수 있다. 제2 입력은 캘리브레이션 로직 유닛(1121)으로부터 I-믹서 DAC 코드 세팅을 수신하기 위한 것일 수 있다.
본 발명의 기술적 사상에 따른 장치 및 방법은, 식 (f 2 -f 1 )/2에 따른 주파수와 함께, 베이스밴드 톤(baseband tone)을 생성할 수 있다. I-믹싱 후, 패스 밴드에서 투 톤의 주파수 간격은, f 2 -f 1 이 될 수 있다. 캘리브레이션은, 투 톤이 내부 또는 외부에서 생성되는지에 의해 영향을 받지 않을 수 있다.
Q-믹서(1105)는 제1 입력, 제2 입력 및 출력을 포함할 수 있다. 제1 입력은 RF LNA(1101)의 출력과 연결될 수 있다. 제2 입력은, 캘리브레이션 로직 유닛(1121)l으로부터 Q-믹서 DAC 코드 세팅을 수신하기 위한 것일 수 있다.
제1 로우 패스 필터(1107)는 입력 및 출력을 포함할 수 있다. 제1 로우 패스 필터(1107)의 입력은, I-믹서(1103)의 출력과 연결될 수 있다.
제2 로우 패스 필터(1109)는 입력 및 출력을 포함할 수 있다. 제2 로우 패스 필터(1109)의 입력은, Q-믹서(1105)의 출력과 연결될 수 있다.
본 발명의 기술적 사상에 따른 장치 및 방법은, 각각
Figure pat00034
과
Figure pat00035
인 주파수들을 포함하는 투 톤들을 전송할 수 있다. 이 때, f tx 는 전송 밴드의 중심 주파수일 수 있고, 톤 간격은
Figure pat00036
일 수 있다. f c 는, 수신기라고도 할 수 있는 제1 로우 패스 필터(1107) 및 제2 로우 패스 필터(1109)의 컷-오프 주파수일 수 있다. I-믹서(1103) 및 Q-믹서(1105)는 f rx 에서 동작할 수 있다. f rx 는 수신 밴드의 중심 주파수일 수 있다. 또한,
Figure pat00037
는 대개 f c 보다 매우 큰 듀플렉스(duplex) 간격일 수 있다.
제1 아날로그-디지털 컨버터(1111)는 입력 및 출력을 포함할 수 있다. 제1 아날로그-디지털 컨버터(1111)의 입력은, 제1 로우 패스 필터(1107)의 출력과 연결될 수 있다.
제2 아날로그-디지털 컨버터(1113)는 입력 및 출력을 포함할 수 있다. 제2 아날로그-디지털 컨버터(1113)의 입력은, 제2 로우 패스 필터(1109)의 출력과 연결될 수 있다.
제1 DFT(1115)는 입력 및 출력을 포함할 수 있다. 제1 DFT(1115)의 입력은, 제1 아날로그-디지털 컨버터(1111)의 출력과 연결될 수 있다.
제2 DFT(1117)는 입력 및 출력을 포함할 수 있다. 제2 DFT(1117)의 입력은, 제2 아날로그-디지털 컨버터(1113)의 출력과 연결될 수 있다.
I-믹서(1103) 및 Q-믹서(1105) 후, IM2 톤은, 아날로그 베이스밴드(Analog BaseBand; ABB) 내에 포함될 수 있고, 제1 아날로그-디지털 컨버터(1111) 및 제2 아날로그-디지털 컨버터(1113)에 의해 수집될 수 있다. 반면, 두 개의 테스팅 톤인
Figure pat00038
및
Figure pat00039
는 제1 로우 패스 필터(1107) 및 제2 로우 패스 필터(1109)에 의해 필터링될 수 있다. 데이터 수집이 완료되면, 본 발명의 기술적 사상에 따른 장치 및 방법은, IM2 톤에 대해 DFT를 수행할 수 있다.
IM2 톤 진폭 측정 유닛(1119)은 제1 입력, 제2 입력 및 출력을 포함할 수 있다. 제1 입력은 제1 DFT(1115)의 출력과 연결될 수 있다. 제2 입력은 제2 DFT(1117)의 출력과 연결될 수 있다. IMT 톤 진폭 측정 유닛(1119)은 수집된 데이터의 진폭을 측정할 수 있다.
캘리브레이션 로직 유닛(1121)은 입력, 제1 출력 및 제2 출력을 포함할 수 있다. 캘리브레이션 로직 유닛(1121)의 입력은 IM2 톤 진폭 측정 유닛(1119)의 출력과 연결될 수 있다. 제1 출력은 I-믹서(1103)의 제2 입력과 연결될 수 있다. 제2 출력은 Q-믹서(1105)의 제2 입력과 연결될 수 있다. 캘리브레이션 로직 유닛(1121)은, 적어도 점들 (P1, P2, P3 및 P4)인 수집된 데이터의 IM2 톤 진폭 측정을 수신할 수 있다. 캘리브레이션 로직 유닛(1121)은, 제1 값을 위한 점 P4의 x 좌표 및 점 P1의 y 좌표를 설정할 수 있다. 캘리브레이션 로직 유닛(1121)은, 제2 값을 위한 점 P3의 x 좌표 및 점 P2의 y 좌표를 설정할 수 있다. 캘리브레이션 로직 유닛(1121)은, 점 P1 및 점 P2의 x 좌표 및 점 P3 및 점 P4의 y 좌표를 결정할 수 있다.
캘리브레이션 로직 유닛(1121)은, 점 P1에서 점 P2를 잇는 제1 라인 및 점 P3에서 점 P4를 잇는 제2 라인을 결정할 수 있다. 캘리브레이션 로직 유닛(1121)은, 제1 라인과 제2 라인의 교차점(P)의 x 및 y 좌표를 결정할 수 있다. 캘리브레이션 로직 유닛(1121)은, 교차점(P)의 x 좌표를 위한 I-믹서(1103)의 캘리브레이션 DAC 코드를 조정하고, 교차점(P)의 y 좌표를 위한 Q-믹서(1105)의 캘리브레이션 DAC 코드를 조정할 수 있다. 캘리브레이션 로직 유닛(1121)은, 필요하다면 그 후의 단계로써 데이터 수집을 할 수 있다.
본 발명의 몇몇 실시예들에 따르면, 도 1 및 도 2의 I, Q DAC 코드 공간 및 IM2 톤 진폭에 대한 3D 그래프의 선형성에 기초하여, 본 발명의 기술적 사상에 따른 장치 및 방법은, 최적의 I, Q DAC 코드를 결정하기 위한 겨우 4회의 데이터 수집을 요구하는 빠른 IIP2 캘리브레이션을 제공할 수 있다. 4회의 데이터 수집은, 예를 들어, 1회 반복(iteration) 당 하나의 데이터 수집을 위한 네 번의 반복(iteration) 일 수 있다.
I-믹서 DAC 코드와 Q-믹서 DAC 코드 사이에는 강한 종속성이 있을 수 있다. 예를 들어, 최적의 Q-믹서 DAC 코드가 변화할 때, 최적의 I-믹서 DAC 코드도 변할 수 있다. 또한, 예를 들어, 최적의 I-믹서 DAC 코드가 변화할 때, 최적의 Q-믹서 DAC 코드도 변화할 수 있다. 캘리브레이션 코드(m, n)에서 IM2 톤의 DFT의 실수부 및 허수부의 진폭은, 각각,
Figure pat00040
및
Figure pat00041
일 수 있다. 여기서, m 및 n은 각각, I-믹서 DAC 코드 및 Q-믹서 DAC 코드 인덱스일 수 있다.
본 발명의 기술적 사상에 따른 장치 및 방법은, 최적의 I-믹서 및 Q-믹서 캘리브레이션 DAC 코드 쌍
Figure pat00042
을 결정할 수 있다. 최적의 I-믹서 및 Q-믹서 캘리브레이션 DAC 코드 쌍
Figure pat00043
은, 아래의 [식 2]에서와 같이, Q-패쓰 및 I-패쓰의 IM2 톤의 총 에너지를 최소화시킬 수 있다.
[식 2]
Figure pat00044
그러므로, IIP2 캘리브레이션에 기초하는 장치 및 방법은, (네 개의 데이터 수집의 최소값과 함께) 빠르고 정확한 검색 방법을 제공할 수 있다. 속도 및 정확성을 증가시키기 위해, IQ DAC 코드 간격에 걸친 IM2 특성이 관찰될 수 있다. IM2 톤 레벨과 IQ 믹서 DAC 코드 사이의 관계를 관찰하기 위해, 실현 가능한 플랫폼에서 제1 LTE 밴드에 대한 모든 가능한 DAC 코드 조합을 위한 IM2 톤 레벨의 풀-스윕(full-sweep)이 수행될 수 있다.
본 발명의 몇몇 실시예들에 따르면, IIP2 캘리브레이션 장치 및 방법은, 외부적으로 또는 내부적으로 IIP2 캘리브레이션을 위한 투 톤을 생성할 수 있다.
이하에서, 도 11 및 도 12를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 12는 본 발명의 몇몇 실시예들에 따른 투 톤을 생성하기 위한 장치(1200)의 블록 다이어그램이다. 장치(1200)는 도 11의 장치(1100)에 대해 외부적으로 투 톤을 생성할 수 있다. 이를 위해, 장치(1200)는 외부의 ESG(Enterprise Session Initiation Protocol (SIP) Gateways)를 이용할 수 있다.
도 12를 참조하면, 장치(1200)는 제1 외부 ESG(1201), 제2 외부 ESG(1203), 및 콤바이너(combiner)(1205)를 포함할 수 있다.
제1 ESG(1201)는 출력을 포함할 수 있다.
제2 ESG(1203)는 출력을 포함할 수 있다.
콤바이너(1205)는 제1 입력, 제2 입력 및 출력을 포함할 수 있다. 제1 입력은 제1 ESG(1201)의 출력과 연결될 수 있다. 제2 입력은 제2 ESG(1203)의 출력과 연결될 수 있다. 콤바이너(1205)는 제1 ESG(1201) 및 제2 ESG(1203) 각각에 의해 생성된 투 톤을 결합(combine)할 수 있다. 또한, 콤바이너(1205)는, 결합된 톤을, 도 11의 RF LNA(1101)의 입력으로 전송할 수 있다.
이하에서, 도 11 및 도 13을 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 13은 본 발명의 몇몇 실시예들에 따른 투 톤을 생성하기 위한 장치(1300)의 블록 다이어그램이다. 장치(1300)는, 보조의 전송기 또는, 기존의 전송기를 재활용하는 것을 통해, 도 11의 장치(1100)를 위해 내부적으로 투 톤을 생성할 수 있다. 만약 장치(1300)가 내부의 전송기를 이용하여 내부적으로 투 톤을 생성하는 경우, 장치(1300)는, 사인곡선적 신호(sinusoidal signal)가 DAC 전송기에 인가되는 동안, 도 11의 I-믹서(1103) 또는 Q-믹서(1105) 중 어느 하나를 턴-오프(turn off)시킴으로써 투 톤을 생성할 수 있다.
도 13을 참조하면, 장치(1300)는 DAC(1301), 전류-전압 컨버젼 유닛(current to voltage(I2V) conversion unit)(1303), LPF(1305) 및 전압-전류 컨버전 유닛(voltage to current (V2I) conversion unit)(1307)을 포함할 수 있다.
DAC(1301)는 사인곡선적 신호를 수신하기 위한 입력 및 출력을 포함할 수 있다.
전류-전압 컨버젼 유닛(1301)은 입력 및 출력을 포함할 수 있다. 전류-전압 컨버젼 유닛(1301)의 입력은, DAC(1301)의 출력과 연결될 수 있다.
LPF(1305)는 입력 및 출력을 포함할 수 있다. LPF(1305)의 입력은 전류-전압 컨버션 유닛(1303)의 출력과 연결될 수 있다.
전압-전류 컨버젼 유닛(1307)은 입력 및 출력을 포함할 수 있다. 전압-전류 컨버젼 유닛(1307)의 입력은, LPF(1305)의 출력과 연결될 수 있다. 전압-전류 컨버젼 유닛(1307)의 출력은, 도 11의 RF LNA(1101)의 입력과 연결될 수 있다.
이하에서, 도 11 및 도 14를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 14는 본 발명의 몇몇 실시예들에 따른 왜곡된 IM2 톤 진폭 및 I-믹서 DAC 코드의 그래프이다.
도 11 및 도 14를 참조하면, 도 11의 RF LNA(1101)의 RF 이득을 나타내는 DAC 코드 및 IM2 톤 진폭의 왜곡된 V 형상은, 지나치게 높게 설정될 수 있다. 이는, 도 11의 제1 아날로그-디지털 컨버터(1111) 및 제2 아날로그-디지털 컨버터(1113)에 대한 입력이, IM2 톤을 왜곡시키는 특정 레벨에 대해 제한되거나 클립(clip)될 수 있음을 의미할 수 있다.
본 발명의 몇몇 실시예들에 따르면, 두 개 이상의 데이터 수집은, 점의 좌표를 결정할 것이 요구될 수 있다. 도 14에 도시된 바와 같이, 본 발명의 기술적 사상에 따른 장치 및 방법은, 상기의 예시에서 설명한 바와 같은 DAC 코드 0 및 63에서 요구되는 오직 하나의 데이터 수집 대신, 밸리 포인트를 결정하기 위한 DAC 코드 0, 63, 40 및 45에서의 데이터 수집을 요구할 수 있다. 이러한 경우, 본 발명의 기술적 사상에 따른 장치 및 방법은, 도 11의 RF LNA(1101)의 RF 이득이 낮을 수 있다. 따라서, 제1 아날로그-디지털 컨버터(1111) 및 제2 아날로그-디지털 컨버터(1113)에 의해 수신된 IM2 톤 진폭은, 클립되지 않을 수 있다. 그러므로, 데이터 수집 전에, 본 발명의 기술적 사상에 따른 장치 및 방법은, AGC(Automatic Gain Control)를 포함할 수 있고, 제1 아날로그-디지털 컨버터(1111) 및 제2 아날로그 디지털 컨버터(1113)의 입력들은 클립되지 않을 수 있다.
이하에서, 도 11, 도 14 및 도 15를 참조하여 본 발명의 몇몇 실시예들에 따른 투 톤 테스트에 기초하는 빠른 2차 입력 교차점 캘리브레이션을 제공하는 장치 및 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 반복되는 사항은 생략한다.
도 15는 본 발명의 몇몇 실시예들에 따른 이상적인 V 형상의 IM2 톤 진폭 및 I-믹서 DAC 코드의 그래프이다.
도 14 및 도 15를 참조하면, 만약 도 11의 RF LNA(1101)의 RF 이득이, 제1 아날로그-디지털 컨버터(1111) 및 제2 아날로그 디지털 컨버터(1113)의 입력이 클립되지 않는 값에서 설정되면, 이상적인 V 형상이 얻어질 수 있다. 도 14와 도 15를 비교하면, 두 개의 그래프에서 밸리 포인트는 대략 같을 수 있다. 그러나, 도 15의 본 발명의 기술적 사상에 따른 장치 및 방법은 두 개의 데이터 수집을 이용하여 밸리 포인트의 위치를 결정할 수 있다. (두 개의 데이터 수집은, 예를 들어, 하나는 DAC 코드 0이고, 다른 하나는 DAC 코드 63일 수 있다.) 그러므로, 본 발명의 기술적 사상에 따른 장치 및 방법은, 전송 톤 전력, 패쓰 손실 및 ADC 동적 범위를 포함하는 다양한 요소들에 따라 도 11의 RF LNA(1101)의 RF 이득을 세팅함으로써, 하나의 밸리 포인트의 최적의 좌표를 결정하기 위한 최소한의 데이터 수집을 유지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1101: RF LNA 1103: I-믹서
1105: Q-믹서 1107: 제1 로우 패스 필터
1111: 제1 아날로그-디지털 컨버터 1115: 제1 DFT
1119: IM2 톤 진폭 측정 유닛 1121: 캘리브레이션 로직 유닛

Claims (20)

  1. 2차 인터모듈레이션 톤(second order intermodulation(IM2) tone)의 실수부를 입력으로 수신 받는 제1 로우 패스 필터(Low Pass Filter; LPF);
    상기 2차 인터모듈레이션 톤의 허수부를 입력으로 수신 받는 제2 로우 패스 필터;
    상기 제1 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC);
    상기 제2 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 제2 아날로그-디지털 컨버터;
    상기 제1 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제1 DFT(Discrete Fourier Transform) 유닛;
    상기 제2 아날로그-디지털 컨버터의 출력과 연결되는 입력을 수신 받는 제2 DFT 유닛;
    상기 제1 DFT 유닛의 출력과 연결되는 제1 입력과 상기 제2 DFT 유닛의 출력과 연결되는 제2 입력을 수신 받는 IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit); 및
    상기 IM2 톤 진폭 측정 유닛의 출력과 연결되는 입력을 수신 받아, 제1 출력 및 제2 출력을 출력하는 캘리브레이션 로직 유닛(Calibration logic unit)으로, I-믹서 DAC 코드(in-phase mixer digital-to-analog code)와 Q-믹서(quadrature-phase mixer) DAC 코드를 동시에 결정하는 캘리브레이션 로직을 포함하는 장치.
  2. 제 1항에 있어서,
    제1 주파수인
    Figure pat00045
    및 제2 주파수인
    Figure pat00046
    에서 투 톤(two tone)을 입력으로 수신 받는 RF LNA(Radio Frequency Low Noise Amplifier);
    상기 RF LNA의 출력과 연결되는 제3 입력, 상기 I-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제1 출력과 연결되는 제4 입력 및 상기 제1 로우 패스 필터의 입력과 연결되는 출력을 포함하는 I-믹서; 및
    상기 RF LNA의 출력과 연결되는 제5 입력, 상기 Q-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제2 출력과 연결되는 제6 입력 및 상기 제2 로우-패스 필터의 입력과 연결되는 출력을 포함하는 Q-믹서를 더 포함하고,
    상기
    Figure pat00047
    는 전송 밴드(transmit band)의 중심 주파수(center frequency)이고, 톤 간격(tone spacing)은
    Figure pat00048
    이고, 상기
    Figure pat00049
    는 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터의 컷-오프(cut-off) 주파수이고,
    상기 I-믹서 및 상기 Q-믹서는
    Figure pat00050
    에서 동작하고,
    상기
    Figure pat00051
    는 수신 밴드(receiver band)의 중심 주파수이고, 듀플렉스 간격(duplex spacing)은
    Figure pat00052
    이고, 상기
    Figure pat00053
    는 상기
    Figure pat00054
    보다 큰 장치.
  3. 제 1항에 있어서,
    제1 ESG(enterprise session initiation protocol gateway), 제2 ESG 및 콤바이너(combiner)를 더 포함하고,
    상기 콤바이너는, 상기 제1 ESG의 출력과 연결되는 제7 입력, 상기 제2 ESG의 출력과 연결되는 제8 입력 및 상기 RF LNA의 입력과 연결되는 출력을 포함하는 장치.
  4. 제 1항에 있어서,
    사인곡선적 신호(sinusoidal signal)를 입력으로 수신 받는 디지털-아날로그 컨버터(digital to analog converter; DAC);
    상기 디지털-아날로그 컨버터의 출력과 연결되는 입력을 수신 받는 전류-전압 컨버터(current to voltage converter; I2V);
    상기 전류-전압 컨버터의 출력과 연결되는 입력을 수신 받는 제3 로우 패스 필터; 및
    상기 제3 로우 패스 필터의 출력과 연결되는 입력을 수신 받는 전압-전류 컨버터(voltage to current converter; V2I)를 더 포함하고,
    상기 I-믹서 또는 상기 Q-믹서 중 어느 하나는 턴-오프되는 장치.
  5. 제 1항에 있어서,
    상기 IM2 톤 진폭 측정 유닛은 상기 제1 DFT의 출력 및 상기 제2 DFT의 출력의 실수부와 허수부의 진폭을 측정하는 장치.
  6. 제 1항에 있어서,
    상기 RF LNA는 AGC(Automatic Gain Control)를 포함하는 장치.
  7. 제 1항에 있어서,
    상기 캘리브레이션 로직 유닛은,
    제2 수집 데이터 및 제4 수집 데이터의 DFT 실수부의 진폭에 기초하여, 점 P1의 x 좌표를 결정하고,
    제1 수집 데이터 및 제3 수집 데이터의 DFT 실수부의 진폭에 기초하여 점 P2의 x 좌표를 결정하고,
    상기 제1 수집 데이터 및 상기 제2 수집 데이터의 DFT 허부수의 진폭에 기초하여 점 P3의 y 좌표를 결정하고,
    상기 제3 수집 데이터 및 상기 제4 수집 데이터의 DFT 허수부의 진폭에 기초하여 점 P4의 y 좌표를 결정하고,
    상기 점 P1에서 상기 점 P2를 잇는 제1 라인을 형성하고,
    상기 점 P3에서 상기 점 P4를 잇는 제2 라인을 형성하고,
    상기 제1 라인과 상기 제2 라인의 교차점의 x 좌표를 I-믹서 DAC 코드 세팅으로 결정하고,
    상기 교차점의 y 좌표를 Q-믹서 DAC 코드 세팅으로 결정하는 장치.
  8. 제 7항에 있어서,
    상기 캘리브레이션 로직 유닛은, 그래프 상의 제1 삼각형과 제2 삼각형 사이의 유사성에 기초하여, 상기 교차점의 x 좌표 및 y 좌표를 결정하고,
    Figure pat00055
    식을 계산하는 것을 더 포함하고,
    점 A, 점 B 및 점 C는 상기 제1 삼각형을 정의하고,
    점 C, 점 D 및 점 E는 상기 제2 삼각형을 정의하고,
    상기 선분 AB 및 상기 선분 BC는 상기 제1 삼각형에 포함되고,
    상기 선분 DE는 상기 제2 삼각형에 포함되고,
    상기 선분 BE는 상기 제1 삼각형에서 상기 제2 삼각형까지의 선분으로, 상기 점 C를 지나는 선분인 장치.
  9. 제 1항에 있어서,
    상기 I-믹서 및 상기 Q-믹서는, 상기 제1 아날로그-디지털 컨버터 및 상기 제2 아날로그-디지털 컨버터 각각에 의해 수집되고, 아날로그 베이스밴드(analog baseband) 범위 내에 포함되는 출력을 각각 출력하는 장치.
  10. 제 7항에 있어서,
    상기 캘리브레이션 로직 유닛은, IM2 톤 진폭의 형상이 왜곡되는 경우 추가적인 데이터를 수집하는 장치.
  11. 제1 로우 패스 필터가 2차 인터모듈레이션 톤(second order intermodulation(IM2) tone)의 실수부를 수신 받고,
    제2 로우 패스 필터가 상기 2차 인터모듈레이션 톤의 허수부를 수신 받고,
    제1 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC)가 상기 제1 로우 패스 필터의 출력을 컨버팅(converting)하고,
    제2 아날로그-디지털 컨버터가 상기 제2 로우 패스 필터의 출력을 컨버팅하고,
    제1 DFT(Discrete Fourier Transform) 유닛이 상기 제1 아날로그-디지털 컨버터의 출력을 변형(transforming)시키고,
    제2 DFT 유닛이 상기 제2 아날로그-디지털 컨버터의 출력을 변형시키고,
    IM2 톤 진폭 측정 유닛(IM2 tone amplitude measurement unit)이 상기 제2 DFT 유닛의 출력을 측정하고,
    캘리브레이션 로직 유닛(Calibration logic unit)이 상기 IM2 톤 진폭 측정 유닛의 출력으로부터 I-믹서 DAC 코드(in-phase mixer digital-to-analog code)와 Q-믹서(quadrature-phase mixer) DAC 코드를 동시에 결정하는 것을 포함하는 방법.
  12. 제 11항에 있어서,
    RF LNA(Radio Frequency Low Noise Amplifier)가 톤 간격이
    Figure pat00056
    이고, 제1 주파수인
    Figure pat00057
    및 제2 주파수인
    Figure pat00058
    에서의 투 톤(two tone)을 수신 받고,
    I-믹서가 상기 RF LNA의 출력과 연결되는 제1 입력 및 상기 I-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제1 출력과 연결되는 제2 입력을 수신 받아 상기 제1 로우 패스 필터의 입력과 연결되는 출력을 출력하고,
    Q-믹서가 상기 RF LNA의 출력과 연결되는 제3 입력 및 상기 Q-믹서 DAC 코드를 포함하고, 상기 캘리브레이션 로직 유닛의 제2 출력과 연결되는 제4 입력을 수신 받아 상기 제2 로우 패스 필터의 입력과 연결되는 출력을 출력하는 것을 더 포함하고,
    상기
    Figure pat00059
    는 전송 밴드(transmit band)의 중심 주파수(center frequency)이고, 상기
    Figure pat00060
    는 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터의 컷-오프(cut-off) 주파수이고,
    상기 I-믹서 및 상기 Q-믹서는
    Figure pat00061
    에서 동작하고, 상기
    Figure pat00062
    는 수신 밴드(receiver band)의 중심 주파수이고, 듀플렉스 간격(duplex spacing)은
    Figure pat00063
    이고, 상기
    Figure pat00064
    는 상기
    Figure pat00065
    보다 큰 방법.
  13. 제 11항에 있어서,
    제1 ESG(enterprise session initiation protocol gateway)가 제1 톤을 외부적으로 생성하고,
    제2 ESG가 제2 톤을 외부적으로 생성하고,
    콤바이너(combiner)가 상기 제1 ESG의 출력 및 상기 제2 ESG의 출력을 결합(combining)하고,
    상기 콤바이너가 상기 결합의 결과를 상기 RF LNA에 전송하는 것을 더 포함하는 방법.
  14. 제 11항에 있어서,
    디지털-아날로그 컨버터(digital to analog converter; DAC)가 사인곡선적 신호(sinusoidal signal)를 수신 받고,
    전류-전압 컨버터(current to voltage converter; I2V)가 상기 디지털-아날로그 컨버터의 출력을 컨버팅하고,
    제3 로우 패스 필터가 상기 전류-전압 컨버터의 출력을 필터링하고,
    전압-전류 컨버터(voltage to current converter; V2I)가 상기 제3 로우 패스 필터의 출력을 컨버팅하는 것을 더 포함하고,
    상기 I-믹서 또는 상기 Q-믹서 중 어느 하나는 턴-오프되는 방법.
  15. 제 11항에 있어서,
    상기 IM2 톤 진폭 측정 유닛은 상기 제1 DFT의 출력 및 상기 제2 DFT의 출력의 실수부와 허수부의 진폭을 측정하는 방법.
  16. 제 11항에 있어서,
    상기 RF LNA는, 상기 RF LNA의 이득을 자동으로 제어하는 것을 더 포함하는 방법.
  17. 제 11항에 있어서,
    상기 캘리브레이션 로직 유닛이,
    제4 수집 데이터 및 제2 수집 데이터의 DFT 실수부의 진폭에 기초하여, 점 P1의 x 좌표를 결정하고,
    제1 수집 데이터 및 제3 수집 데이터의 DFT 실수부의 진폭에 기초하여 점 P2의 x 좌표를 결정하고,
    상기 제1 수집 데이터 및 상기 제2 수집 데이터의 DFT 허부수의 진폭에 기초하여 점 P3의 y 좌표를 결정하고,
    상기 제3 수집 데이터 및 상기 제4 수집 데이터의 DFT 허수부의 진폭에 기초하여 점 P4의 y 좌표를 결정하고,
    상기 점 P1에서 상기 점 P2를 잇는 제1 라인을 형성하고,
    상기 점 P3에서 상기 점 P4를 잇는 제2 라인을 형성하고,
    상기 제1 라인과 상기 제2 라인의 교차점의 x 좌표를 I-믹서 DAC 코드 세팅으로 결정하고,
    상기 교차점의 y 좌표를 Q-믹서 DAC 코드 세팅으로 결정하는 것을 더 포함하는 방법.
  18. 제 17항에 있어서,
    상기 캘리브레이션 로직 유닛이,
    그래프 상의 제1 삼각형과 제2 삼각형 사이의 유사성에 기초하여, 상기 교차점의 x 좌표 및 y 좌표를 결정하고,
    Figure pat00066
    식을 계산하는 것을 더 포함하고,
    점 A, 점 B 및 점 C는 상기 제1 삼각형을 정의하고,
    점 C, 점 D 및 점 E는 상기 제2 삼각형을 정의하고,
    상기 선분 AB 및 상기 선분 BC는 상기 제1 삼각형에 포함되고,
    상기 선분 DE는 상기 제2 삼각형에 포함되고,
    상기 선분 BE는 상기 제1 삼각형에서 상기 제2 삼각형까지의 선분으로, 상기 점 C를 지나는 선분인 방법.
  19. 제 11항에 있어서,
    상기 I-믹서 및 상기 Q-믹서 각각이 아날로그 베이스밴드(analog baseband) 범위 내에 포함되는 출력을 각각 생성하고,
    상기 제1 아날로그-디지털 컨버터 및 상기 제2 아날로그-디지털 컨버터 각각이 상기 I-믹서의 출력 및 상기 Q-믹서의 출력을 각각 수집하는 것을 더 포함하는 방법.
  20. 제 17항에 있어서,
    상기 캘리브레이션 로직 유닛이 IM2 톤 진폭의 형상이 왜곡되는 경우 추가적인 데이터를 수집하는 것을 더 포함하는 방법.
KR1020160065218A 2016-03-18 2016-05-27 투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법 KR102460939B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662310187P 2016-03-18 2016-03-18
US62/310,187 2016-03-18
US15/156,972 2016-05-17
US15/156,972 US9729254B1 (en) 2016-03-18 2016-05-17 Apparatus and method for providing east second order input intercept point calibration based on two tone testing

Publications (2)

Publication Number Publication Date
KR20170108740A true KR20170108740A (ko) 2017-09-27
KR102460939B1 KR102460939B1 (ko) 2022-10-28

Family

ID=59410874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160065218A KR102460939B1 (ko) 2016-03-18 2016-05-27 투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US9729254B1 (ko)
KR (1) KR102460939B1 (ko)
CN (1) CN107204815B (ko)
TW (1) TWI712271B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210314072A1 (en) * 2020-04-02 2021-10-07 Avago Technologies International Sales Pte. Limited Digital predistortion verification and tx nonlinearity estimation
US11422774B2 (en) * 2020-04-21 2022-08-23 International Business Machines Corporation Multiply and accumulate using current division and switching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083684A (ko) * 2002-09-10 2005-08-26 아이피알 라이센싱, 인코포레이티드 다중입력 다중출력 무선 장치에서의 위상 및 진폭 오프셋교정장치
KR20110081978A (ko) * 2008-10-02 2011-07-15 인터내셔널 비지네스 머신즈 코포레이션 로컬 클럭 발생기의 셀프-타임된 캘리브레이션을 사용하여 확장된 전압 또는 프로세스 범위에 대해 ｓｒａｍ 성능을 최적화하는 방법
KR20110127000A (ko) * 2010-05-18 2011-11-24 광운대학교 산학협력단 주파수합성기 및 이를 위한 고속 자동 보정장치
KR20150137999A (ko) * 2014-05-30 2015-12-09 인텔 코포레이션 보 레이트 타이밍 복구를 위한 방법 및 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203472B2 (en) * 2002-03-15 2007-04-10 Nokia Corporation Method and apparatus providing calibration technique for RF performance tuning
EP1869747B1 (de) * 2005-04-12 2012-06-13 ASM Assembly Systems GmbH & Co. KG Primärteil für eine kontaktlose stromversorgung mit betriebszustandsüberwachung des sekundärteils
US7742747B2 (en) 2007-01-25 2010-06-22 Icera Canada ULC Automatic IIP2 calibration architecture
US8238860B2 (en) * 2008-01-23 2012-08-07 Freescale Semiconductor, Inc. Tuning a second order intercept point of a mixer in a receiver
US8010074B2 (en) 2008-02-08 2011-08-30 Freescale Semiconductor, Inc. Mixer circuits for second order intercept point calibration
US8060043B2 (en) 2008-10-09 2011-11-15 Freescale Semiconductor Adaptive IIP2 calibration
US8606193B2 (en) 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
CN101409574B (zh) * 2008-11-21 2011-11-23 北京天碁科技有限公司 一种用于td-scdma系统的信道估计方法、装置及接收机
US8095076B2 (en) * 2009-02-05 2012-01-10 Qualcomm Incorporated Methods and systems for low-complexity channel estimator in OFDM / OFDMA systems
US8849227B2 (en) 2009-09-28 2014-09-30 The Trustees Of Columbia University In The City Of New York Systems and methods for controlling the second order intercept point of receivers
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
US9002310B2 (en) 2010-09-28 2015-04-07 Intel Mobile Communications GmbH IP2 calibration methods and techniques
CN102055537B (zh) * 2010-11-01 2014-07-23 长春理工大学 静态无线激光通信针对强大气湍流影响的光斑检测方法
US8787864B2 (en) 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration
KR102046138B1 (ko) 2013-02-08 2019-11-18 삼성전자주식회사 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
US9444559B2 (en) 2013-06-03 2016-09-13 Futurewei Technologies, Inc. Second order intercept point (IP2) calibration for wireless receivers
KR101461332B1 (ko) * 2013-08-02 2014-11-13 삼성전기주식회사 센서용 검출모듈 및 이를 구비하는 각속도 센서
US9461756B2 (en) 2014-03-06 2016-10-04 Samsung Electronics Co., Ltd Calibration apparatus and method of terminal in wireless communication system
US9537520B2 (en) 2014-05-14 2017-01-03 Samsung Electronics Co., Ltd Method and apparatus for calibrating distortion of signals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083684A (ko) * 2002-09-10 2005-08-26 아이피알 라이센싱, 인코포레이티드 다중입력 다중출력 무선 장치에서의 위상 및 진폭 오프셋교정장치
KR20070061917A (ko) * 2002-09-10 2007-06-14 아이피알 라이센싱, 인코포레이티드 다중입력 다중출력 무선 장치에서의 위상 및 진폭 오프셋교정장치
KR20110081978A (ko) * 2008-10-02 2011-07-15 인터내셔널 비지네스 머신즈 코포레이션 로컬 클럭 발생기의 셀프-타임된 캘리브레이션을 사용하여 확장된 전압 또는 프로세스 범위에 대해 ｓｒａｍ 성능을 최적화하는 방법
KR20110127000A (ko) * 2010-05-18 2011-11-24 광운대학교 산학협력단 주파수합성기 및 이를 위한 고속 자동 보정장치
KR20150137999A (ko) * 2014-05-30 2015-12-09 인텔 코포레이션 보 레이트 타이밍 복구를 위한 방법 및 장치

Also Published As

Publication number Publication date
CN107204815B (zh) 2021-04-13
TWI712271B (zh) 2020-12-01
CN107204815A (zh) 2017-09-26
KR102460939B1 (ko) 2022-10-28
US9729254B1 (en) 2017-08-08
TW201735556A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
CN103457616B (zh) 一种直接变频发射机的正交失配校准方法和装置
RU2189116C2 (ru) Цифровая калибровка приемопередатчика
KR101697752B1 (ko) 쿼드래처 수신 신호의 광 대역폭 아날로그-디지털 변환을 위한 장치 및 방법
US9413294B2 (en) Apparatus and method for correcting IQ imbalance
CN104536339A (zh) 基于高速数字检波的矢量网络分析仪功率控制系统及方法
US10111280B2 (en) Multi-carrier base station receiver
CN105656834A (zh) 一种新型宽带接收机iq通道失配的数字校正方法
CN104811404A (zh) 直流偏移校正方法和装置
CN114374593A (zh) 用于WiFi宽带收发通路的IQ失衡补偿方法及应用
JP2014239440A (ja) 高調波除去ミキサにおいて２次歪みを低減するための方法
CN103516370B (zh) 用于降低发射机的增益不对称变化的电路及发射机
KR102460939B1 (ko) 투 톤 테스팅에 기초하여 2차 입력 교차점 캘리브레이션을 제공하기 위한 장치 및 방법
CN111308224B (zh) 射电天文接收机的信号平坦度补偿方法及射电天文接收机
CN109379146B (zh) 一种正交调制器的电路参数校正方法
CN114374399B (zh) 高精度iq失衡矫正系统
TWI543547B (zh) 多模式射頻接收器以及達成其頻率響應對稱性之方法
WO2016149907A1 (zh) 一种接收机及信号处理的方法
US10708114B2 (en) Quadrature radio receiver with gain-dependent mismatch correction
JP6603639B2 (ja) 送受信回路、送受信機および信号時間差補正方法
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
CN104796105A (zh) Iq不匹配自校准可编程增益放大器、校准方法及应用
CN101795252A (zh) 直接变频调制方法及其调制装置
US10348345B2 (en) Equalization of receiver
CN113162704B (zh) 基于镜像抑制的信号校准方法、装置、系统和电子设备
Likun Design and Implementation of Broadband Vector Modulation Calibration Based on Group Delay Mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant