KR20170101606A - 전극체 및 전극체 제조 방법 - Google Patents

전극체 및 전극체 제조 방법 Download PDF

Info

Publication number
KR20170101606A
KR20170101606A KR1020160024374A KR20160024374A KR20170101606A KR 20170101606 A KR20170101606 A KR 20170101606A KR 1020160024374 A KR1020160024374 A KR 1020160024374A KR 20160024374 A KR20160024374 A KR 20160024374A KR 20170101606 A KR20170101606 A KR 20170101606A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
copolymer
plasma
tfe
Prior art date
Application number
KR1020160024374A
Other languages
English (en)
Other versions
KR102318044B1 (ko
Inventor
김용희
정상돈
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160024374A priority Critical patent/KR102318044B1/ko
Priority to US15/445,549 priority patent/US10312215B2/en
Publication of KR20170101606A publication Critical patent/KR20170101606A/ko
Application granted granted Critical
Publication of KR102318044B1 publication Critical patent/KR102318044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/68—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient
    • A61B5/6846—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient specially adapted to be brought in contact with an internal body part, i.e. invasive
    • A61B5/6847—Arrangements of detecting, measuring or recording means, e.g. sensors, in relation to patient specially adapted to be brought in contact with an internal body part, i.e. invasive mounted on an invasive device
    • A61B5/686—Permanently implanted devices, e.g. pacemakers, other stimulators, biochips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0002—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network
    • A61B5/0031—Implanted circuitry
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/0404—Electrodes for external use
    • A61N1/0472—Structure-related aspects
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/443—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from vinylhalogenides or other halogenoethylenic compounds
    • H01B3/445—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from vinylhalogenides or other halogenoethylenic compounds from vinylfluorides or other fluoroethylenic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/02—Details of sensors specially adapted for in-vivo measurements
    • A61B2562/0209—Special features of electrodes classified in A61B5/24, A61B5/25, A61B5/283, A61B5/291, A61B5/296, A61B5/053
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/12—Manufacturing methods specially adapted for producing sensors for in-vivo measurements
    • A61B2562/125—Manufacturing methods specially adapted for producing sensors for in-vivo measurements characterised by the manufacture of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biomedical Technology (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Molecular Biology (AREA)
  • Medical Informatics (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Cardiology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)

Abstract

전극체는 제1 기판 및 제2 기판을 제공하고, 제1 기판을 플라즈마 처리하고, 상기 제1 기판 상에 전극을 형성하고, 상기 제1 기판과 제2 기판을 상기 전극을 사이에 두고 열 압착함으로써 제조될 수 있으며, 상기 제1 기판 및 제2 기판은 각각 불소계 고분자를 포함한다.

Description

전극체 및 전극체 제조 방법{ELECTRODE ASSEMBLY AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전극체 및 전극체 제조 방법에 관한 것으로, 상세하게는 플라즈마 표면 처리된 불소계 고분자 기판을 포함하는 전극체 및 이의 제조 방법에 관한 것이다.
고분자 필름과 금속의 접합체는 고분자의 유연성과 금속의 전도성을 모두 갖는다. 따라서, 인체 삽입형, 착복형 또는 신체 부착용 소자 및 시스템, 플렉시블 터치 스크린, 금속 부식방지 등 다양한 분야에서 사용된다.
그런데, 금(Au) 또는 백금(Pt)과 같이 안정된 금속을 고분자에 접착하면, 결합력이 약하기 때문에 쉽게 분리가 되는 단점이 있다. 따라서, 종래에는 금(Au) 또는 백금(Pt)과 같은 금속과 고분자 간의 접착력을 증가시키기 위하여, 고분자와 상대적으로 접착력이 우수한 크롬(Cr), 티타늄(Ti) 등의 접착층을 금속과 고분자의 사이에 개재시킨다.
그러나, 크롬(Cr), 티타늄(Ti) 등의 접착층이 적용된 접합체의 경우, 장기간 사용 시에 체액, 땀, 수분, 반복되는 기계적 자극 등에 의해서 부식되거나 접착력이 약화되는 문제점이 있다. 또한, 궁극적으로 고분자 필름으로부터 금(Au) 또는 백금(Pt) 등의 금속이 박리되는 현상이 발생된다. 특히 표면에너지가 낮은 불소계고분자의 경우 접착층의 효과가 유효하지 않기 때문에 금속과의 결합력이 고유하게 약한 특징이 있다.
본 발명은 기판과 전극 사이의 접착력이 증가된 전극체 및 이의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전극체는 제1 기판 및 제2 기판을 제공하고, 제1 기판을 플라즈마 처리하고, 상기 제1 기판 상에 전극을 형성하고, 상기 제1 기판과 제2 기판을 상기 전극을 사이에 두고 열 압착함으로써 제조될 수 있으며, 상기 제1 기판 및 제2 기판은 각각 불소계 고분자를 포함한다.
본 발명의 일 실시예에 있어서, 상기 불소계 고분자는 CTFE(chlorotrifluoroethylene), PBVE(perfluoro-3-butenyl-vinylether), PPVE(perfluoropropylvinylether), PTFE(polytetrafluoroethylene), PVDF(polyvinylidenefluoride), PVF(polyvinylfluoride), VDF(vynylidene PCTFE(polychlorotrifluoroethylene), PDD(perfluoro-2,2-dimethyl-1,3-dioxide), fluoride), CytopTM(PBVE계 단일 고분자), 및, 이 중 적어도 2종을 포함하는 공중합체들 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 공중합체는 ECTFE(ethylene와 CTFE의 공중합체), ETFE(ethylene와 TFE의 공중합체), FEP(fluorinated ethylene와 propylene의 공중합체), HFP(hexafluoropropylene), PFA(TFE와 PPVE의 공중합체), TeflonTM AF(TFE와 PDD의 공중합체), TFE(tetrafluoroethylene), THV(poly(TFE-co-HFP-co-VDF)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기판 또한 플라즈마 처리될 수 있다. 상기 제1 기판과 상기 제2 기판은 서로 마주보는 면들이 플라즈마 처리될 수 있다. 상기 플라즈마 처리 단계에 있어서, 상기 플라즈마 기체는 아르곤, 헬륨, 산소, 질소, 공기, 및 사불화탄소 중 적어도 어느 하나일 수 있다. 상기 플라즈마 처리는 RF 플라즈마, DC 플라즈마, 리모트 플라즈마, 마그네트론 플라즈마 중 어느 하나를 이용하여 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 열 압착 시의 온도는 상기 제1 및 제2 기판의 유리 전이 온도와 녹는점 사이일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기판의 일부를 패터닝하여 상기 전극의 상면의 일부를 노출하는 관통홀을 형성하는 단계를 더 포함할 수 있다. 상기 제2 기판의 일부를 패터닝하는 단계는 상기 제2 기판의 상면에 보호층을 형성하는 단계, 상기 보호층을 패터닝하여 일 영역을 제거하는 단계, 상기 보호층이 패터닝되어 제거된 부분에 대응하는 제2 기판을 식각하는 단계, 및 상기 보호층을 제거하는 단계를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 관통홀에 컨택부를 형성하는 단계를 더 포함될 수 있으며, 상기 컨택부는 다공성 도전 물질로 이루어질 수 있다. 상기 컨택부는 전착 방법으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 처리 단계 이전에 상기 제1 기판을 열처리할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전극은 금, 은, 백금 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 기판은 가요성을 가질 수 있다.
상기한 방법으로 제조된 전극체는 제1 기판, 제1 기판의 상에 제공된 전극, 및 상기 전극을 사이에 두고 상기 제1 기판과 열 압착된 제2 기판을 포함할 수 있다. 상기 제1 기판 및 제2 기판은 각각 불소계 고분자를 포함할 수 있다.
본 발명의 실시예에 따르면 기판과 전극 사이의 접착력이 증가된 전극체 및 이의 제조 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 전극체(electrode assembly)를 도시한 단면도이다.
도 2a 내지 도 2q은 본 발명의 일 실시예에 따른 전극체를 제조하는 방법을 순차적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 전극체의 제조 공정에 있어서, 열 압착 온도에 따른 기판과 금속 사이의 접착력을 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 전극체(electrode assembly)를 도시한 단면도이다.
본 발명의 일 실시예에 따른 전극체는 다양한 소자의 전극에 적용하기 위한 것으로, 특히, 내부식성이 높은 안정적인 전극이 필요한 소자에 적용하기 위한 것이다. 본 발명의 일 실시예에 따른 전극체는 다양한 전자 소자, 예를 들어, 터치 센서, 플랙서블 디스플레이용 소자,의료용 소자 등에 사용될 수 있다. 특히, 상기 전극체가 적용될 수 있는 의료용 소자는 인체 이식용이나 신체 부착용 또는 착복용을 망라한다. 본 발명의 일 실시예에 있어서는 상기 전극체가 인체 내에서 사용되는 신경 전극으로 사용되었을 때를 주요 실시예로서 설명한다. 그러나, 본 발명의 일 실시예에 따른 전극체가 사용되는 분야는 이에 한정되는 것은 아니며, 다양한 소자에 적용될 수 있음은 물론이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전극체는 제1 기판(SUB1)과, 상기 제1 기판(SUB1)상에 제공된 전극(EL), 및 상기 전극(EL)을 사이에 두고 상기 제1 기판(SUB1)과 열 압착된 제2 기판(SUB2)을 포함한다.
상기 제1 기판(SUB1)은 상기 전극(EL)이 실장되는 기판으로서 제공되며, 투명하거나 불투명할 수 있다. 상기 제1 기판(SUB1)은 가요성을 가질 수 있다. 상기 제1 기판(SUB1)은 고분자 절연체로 이루어질 수 있다.
상기 고분자 절연체는 특히 인체 내에서 안정한 물질을 포함할 수 있으며, 특히, 불소계 고분자를 포함한다. 상기 불소계 고분자는 폴리이미드, 폴리에폭시 등의 기존의 고분자 절연체보다 반응성이 낮고 안정적이다. 상기 불소계 고분자는 전기적 절연 특성이 우수하고, 내화학성이 뛰어나며, 수분 흡수가 극히 적을 뿐 아니라, 상기 불소계 고분자는 생체 친화성이 높다. 상기한 이유로 상기 불소계 고분자는 생체 이식형 전극체의 기판에 적합하다.
상기 불소계 고분자는 PCTFE(polychlorotrifluoroethylene), PDD(perfluoro-2,2-dimethyl-1,3-dioxide), CTFE(chlorotrifluoroethylene), PBVE(perfluoro-3-butenyl-vinylether), PPVE(perfluoropropylvinylether), PTFE(polytetrafluoroethylene), PVDF(polyvinylidenefluoride), PVF(polyvinylfluoride), VDF(vynylidene fluoride), CytopTM(PBVE계 단일 고분자), 및, 이 중 적어도 2종을 포함하는 공중합체 중 적어도 하나를 포함할 수 있다.
상기 공중합체는 ECTFE(ethylene와 CTFE의 공중합체), ETFE(ethylene와 TFE의 공중합체), FEP(fluorinated ethylene와 propylene의 공중합체), HFP(hexafluoropropylene), PFA(TFE와 PPVE의 공중합체), TeflonTM AF(TFE와 PDD의 공중합체), TFE(tetrafluoroethylene), THV(poly(TFE-co-HFP-co-VDF) 중 적어도 하나를 포함할 수 있다.
상기 전극(EL)은 상기 제1 기판(SUB1) 상에 높은 부착력으로 부착된다.
상기 전극(EL)은 도전성 물질을 포함한다. 상기 도전성 물질은 도전성이 높으면서도 인체 내에서 또는 신체와 접촉하여 사용되는 경우에도 문제를 일으키지 않은 재료 중에서 선택될 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전성 물질은 금, 은, 백금 중에서 적어도 어느 하나일 수 있으며, 특히, 상기 도전성 물질은 금일 수 있다. 그러나, 상기 도전성 물질의 재료는 이에 한정되는 것은 아니며 전극체의 용도에 따라 다양한 재료로 구성될 수 있다. 예를 들어, 상기 전극체가 터치 센서 등에 사용되는 경우에는 다양한 다른 도전성 재료를 포함할 수 있으며, 다양한 금속, 금속 합금, 금속 산화물, 도전성 고분자, 나노 전도성 물질 등을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 금속으로는 구리, 은, 금, 백금, 팔라듐, 니켈, 주석, 알루미늄, 코발트, 로듐, 이리듐, 철, 루테늄, 오스뮴, 망간, 몰리브덴, 텅스텐, 니오브, 탄탈, 티탄, 비스머스, 안티몬, 납 등을 들 수 있다. 상기 도전성 고분자로는 폴리티오펜계, 폴리피롤계, 폴리아닐린계, 폴리아세틸렌계, 폴리페닐렌계 화합물 및 이들의 혼합물 등을 들 수 있으며, 특히 폴리티오펜계 중에서도 PEDOT/PSS 화합물을 사용할 수 있다. 상기 도전성 금속 산화물로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide) 등을 들 수 있다. 그 외, 나노 전도성 화합물로 은 나노와이어(AgNW), 카본나노튜브 (Carbon Nano Tube), 그래핀 (graphene) 등을 들 수 있다.
상기 전극(EL)은, 도시되지는 않았으나, 평면 상에서 볼 때 다양한 형상을 가질 수 있다. 상기 전극(EL)은 원이나 타원, 또는 다각형 형상과 같은 소정 형상을 가질 수 있으며, 길게 연장된 배선으로 제공될 수도 있으며, 소정 형상을 갖는 부분과 이에 연장된 배선의 형태로 제공될 수도 있다.
상기 제2 기판(SUB2)은 상기 전극(EL)이 제공된 제1 기판(SUB1) 상에 제공된다. 상기 제2 기판(SUB2)은 일부 영역을 제외하고 상기 제1 기판(SUB1)을 전체적으로 커버한다. 상기 제2 기판(SUB2)은 "기판"이라고 지칭되었으나, 상기 전극(EL) 및 상기 제1 기판(SUB1)을 커버하여 보호하는 패시베이션으로서 기능한다.
상기 제2 기판(SUB2)은 투명하거나 불투명할 수 있다. 상기 제2 기판(SUB2)은 가요성을 가질 수 있다. 상기 제2 기판(SUB2)은 상기 제1 기판(SUB1)의 재료들 중 어느 하나의 재료를 포함할 수 있으며, 상기 제1 기판(SUB1)과 동일한 재료로 형성되거나, 서로 다른 재료로 형성될 수 있다. 즉, 상기 제2 기판(SUB2)은 가요성을 갖는 고분자 절연체로 이루어질 수 있다. 상기 고분자 절연체는 특히 인체 내에서 안정한 물질을 포함할 수 있으며, 특히, 불소계 고분자를 포함할 수 있다. 상기 불소계 고분자는 PCTFE(polychlorotrifluoroethylene), PDD(perfluoro-2,2-dimethyl-1,3-dioxide), CTFE(chlorotrifluoroethylene), PBVE(perfluoro-3-butenyl-vinylether), PPVE(perfluoropropylvinylether), PTFE(polytetrafluoroethylene), PVDF(polyvinylidenefluoride), PVF(polyvinylfluoride), VDF(vynylidene fluoride), CytopTM(PBVE계 단일 고분자), 및, 이 중 적어도 2종을 포함하는 공중합체 중 적어도 하나를 포함할 수 있다. 상기 공중합체는 ECTFE(ethylene와 CTFE의 공중합체), ETFE(ethylene와 TFE의 공중합체), FEP(fluorinated ethylene와 propylene의 공중합체), HFP(hexafluoropropylene), PFA(TFE와 PPVE의 공중합체), TeflonTM AF(TFE와 PDD의 공중합체), TFE(tetrafluoroethylene), THV(poly(TFE-co-HFP-co-VDF) 중 적어도 하나를 포함할 수 있다.
상기 제1 기판(SUB1)과 상기 제2 기판(SUB2)은 접촉하는 부분에서 열 압착에 의해 서로 접착된다. 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2) 사이의 적어도 일부에서 공유 결합이 있으며, 이에 따라, 상기 제1 기판(SUB1)과 제2 기판(SUB2)이 단순히 분자간 인력(반 데르 발스 결합)에 의해 접촉되는 것보다 더 단단하게 접착된다.
상기한 구조를 갖는 본 발명의 전극(EL)의 구조체는 전극(EL)과 제1 기판(SUB1) 사이의 접착력 및 전극(EL)과 제2 기판(SUB2) 사이의 접착력이 모두 우수하다. 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2)은 유사하거나 동일한 물성을 갖는 물질을 포함하므로, 열 압착에 의한 접착시에 접착력이 매우 우수하다. 또한, 본 발명의 일 실시예에 따르면 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2)의 재료는 절연성 고분자이며, 상기 전극(EL)의 재료는 이와 다른 물질로 형성됨에도 불구하고, 기판과 전극(EL) 사이의 접착력 또한 매우 우수하다. 본 발명의 일 실시예에 있어서, 상기 전극(EL)은 상기 제1 기판(SUB1)과의 사이에 상기 전극(EL)의 접착성을 높이기 위한 별도의 접착층 없이 곧바로 상기 제1 기판(SUB1) 상에 단단하게 부착될 수 있다.
본 발명의 일 실시예에 따른 전극체는 상기 전극(EL)과 측정매질(용액, 공기, 신체조직 등) 간의 접촉 향상을 위한 컨택부(CT)를 더 포함할 수 있다. 상기 컨택부(CT)는 상기 전극(EL) 상에 제공될 수 있으며, 상기 전극(EL)과 함께 전극부(ELP)를 이룰 수 있다.
상기 컨택부(CT)는 도전성 물질을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 컨택부(CT)를 이루는 도전성 물질은 금, 은, 백금 중 적어도 어느 하나일 수 있으며, 특히, 상기 도전성 물질은 금을 포함할 수 있다.
상기 컨택부(CT)는 다공성 또는 나노구조체로 제공될 수 있으며, 상기 컨택부(CT)가 다공성 또는 나노구조체로 제공되는 경우 상기 전극(EL)의 임피던스 조절이 용이해진다. 상기 컨택부(CT)가 다공성 또는 나노구조체로 제공되는 경우, 단위 면적당 신경 전극(EL)의 표면적이 증가되어 신경 전극(EL)의 임피던스가 감소될 수 있다. 상기 신경 전극(EL)에 있어서, 임피던스가 낮아지면 전기적 잡음이 감소되며, 그 결과, 신경 전극(EL)에서의 신호 대비 잡음 비 특성이 향상될 수 있다.
상기 컨택부(CT)는 상기 전극(EL) 상에 제공되며 상기 전극(EL)과 직접 접촉된다. 상기 제2 기판(SUB2)은 상기 컨택부(CT)가 제공되는 위치에 상기 전극(EL)의 상면을 노출하는 관통홀을 갖는다. 상기 컨택부(CT)는 상기 관통홀이 마련된 후, 상기 전극(EL)에 관통홀을 통해 접촉한다.
상기한 구조를 갖는 전극체는 제1 기판(SUB1) 및 제2 기판(SUB2)을 제공하고, 제1 기판(SUB1)을 플라즈마 처리하고, 상기 제1 기판(SUB1) 상에 전극(EL)을 형성하고, 상기 제1 기판(SUB1)과 제2 기판(SUB2)을 상기 전극(EL)을 사이에 두고 열 압착함으로써 제조될 수 있다.
이하, 도 2a 내지 도 2q를 참조하여 상기 전극체의 제조 방법을 설명하기로 한다. 도 2a 내지 도 2q은 본 발명의 일 실시예에 따른 전극체를 제조하는 방법을 순차적으로 나타낸 단면도이다.
도 2a를 참조하면, 제1 기판(SUB1)이 준비되며 상기 제1 기판(SUB1)에 소정의 열(HT)을 가하는 열처리가 수행 된다. 상기 제1 기판(SUB1)은 제1 면(S1)과 제2 면(S2)을 갖는 판상으로 제공될 수 있다. 상기 열처리에 의해 상기 제1 기판(SUB1) 내부에 형성된 스트레스가 이완된다. 상기 열처리를 수행하지 않는 경우에는 이후의 공정, 예를 들어 열 압착 공정에서 상기 제1 기판(SUB1)이 수축되는 등의 문제가 발생할 수 있는 바, 상기 열처리에 의해 이러한 문제점이 제거된다.
도 2b를 참조하면, 상기 제1 기판(SUB1)에 플라즈마(PL)을 인가하는 플라즈마 처리를 수행한다. 상기 플라즈마 처리는 이후 전극(EL)이 형성될 면에 수행될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 기판(SUB1)의 두 면 중, 이후, 제1 면(S1)에 전극(EL)이 형성된다고 할 때 상기 제1 면(S1)에 플라즈마 처리가 수행될 수 있다. 상기 플라즈마 처리시, RF 플라즈마, DC 플라즈마, 리모트 플라즈마, 마그네트론 플라즈마 등이 적용될 수 있다. 본 발명의 일 실시예에 따르면 RF 마그네트론 플라즈마가 사용될 수 있다. 상기 플라즈마 처리 시 사용되는 아르곤, 헬륨, 산소, 질소, 공기, 불화탄소 등이 플라즈마 기체로 사용될 수 있다.
상기 플라즈마 처리는 상기 제1 기판(SUB1)의 제1 면(S1)의 표면을 거칠게 함과 동시에 표면에 라디칼을 형성하기 위한 것이다. 상기 제1 면(S1)의 거칠기와 라디칼의 존재 유무에 따라, 이후 공정에서의 전극(EL) 및 다른 기판(즉, 제2 기판(SUB2))과의 접착력이 변할 수 있다. 일반적으로, 불소계 고분자는 화학적으로 안정하여 금속 및 다른 소재와의 접착력이 매우 약하며, 불소계 고분자 간의 접착은 거의 녹는 점 가까운 온도 또는 그 이상에서 이루어진다. 그러나, 상기한 바와 같이 상기 플라즈마 처리를 통해 상기 제1 기판(SUB1)의 표면의 성질이 변경됨으로써 이후 전극(EL) 및 다른 기판(즉, 제2 기판(SUB2))과의 접착력이 향상된다.
상기 플라즈마 처리시의 공정 조건은 상기한 접착력의 변화 정도에 따라 다양한 범위로 설정이 가능하다. 예를 들어, 상기 플라즈마의 파워, 플라즈마 처리 시간, 플라즈마 기체의 압력 등은 상기 접착력 변화에 따라 다양한 범위로 설정이 가능하다.
상기한 접착력은 플라즈마 파워에 비례하는 것은 아니며, 특정 범위에서 최대치의 접착력을 보일 수 있다. 상기 접착력은 플라즈마 처리 시간 및 플라즈마 기체의 압력에도 영향을 받을 수 있다. 상기 플라즈마 처리 시간의 경우, 처리 시간이 너무 짧거나 길어지면 접착력이 감소할 수 있다. 본 발명의 일 실시예에 있어서, 상기 플라즈마 처리 시간은 약 30초 내지 약 2분일 수 있다. 상기 플라즈마 기체 압력의 경우, 상기 압력이 낮을수록 접착력이 증가하나, 상기 압력이 너무 낮으면 플라즈마 발생이 어렵다. 본 발명의 일 실시예에 있어서, 약 100mTorr 이하의 압력에서 플라즈마 처리될 수 있으며, 또는 15mTorr 이하에서 플라즈마 처리 될 수도 있다.
도 2c를 참조하면, 플라즈마 처리된 제1 기판(SUB1)의 상면에 형성하고자 하는 전극(EL) 재료로 제1 재료층(MT1)을 형성한다. 상기 제1 재료층(MT1)은 열증착이나 스퍼터링 등으로 형성될 수 있다. 상기 제1 재료층(MT1)은 도전성 물질을 포함하며, 상기 도전성 물질은 금, 은, 백금 중에서 적어도 어느 하나일 수 있다. 본 발명의 일 실시예에 있어서, 상기 도전성 물질은 금일 수 있다.
그러나, 상술한 바와 같이, 상기 도전성 물질의 재료는 이에 한정되는 것은 아니며 전극체의 용도에 따라 다양한 재료로 구성될 수 있다. 예를 들어, 상기 전극체가 터치 센서 등에 사용되는 경우에는 다양한 다른 도전성 재료를 포함할 수 있으며, 상술한 다양한 금속, 금속 합금, 금속 산화물, 도전성 고분자, 나노 전도성 물질 등을 포함할 수 있다.
도 2d를 참조하면, 제1 재료층(MT1)이 형성된 제1 기판(SUB1) 상에 제1 감광막(PR1)이 형성된다. 상기 제1 감광막(PR1)은 상기 제1 재료층(MT1)을 포토리소그래피로 패터닝하기 위해 형성된다.
도 2e를 참조하면, 상기 제1 감광막(PR1)이 노광된다. 상기 노광에는 제1 마스크(MSK1)가 이용될 수 있으며, 상기 제1 마스크(MSK1)는 광을 투과시키는 제1 영역(RG1)과, 광을 차단하는 제2 영역(RG2)을 가질 수 있다. 상기 제1 영역(RG1)은 형성하고자 하는 전극(EL)의 모양에 대응하는 형상을 갖는다. 상기 제1 감광막(PR1)의 일부는 상기 마스크의 제1 영역(RG1)을 통해 광에 노출되며, 상기 제1 감광막(PR1)의 나머지 일부는 상기 마스크의 제2 영역(RG2)에 가려져 광에 노출되지 않는다.
도 2f를 참조하면, 상기 제1 감광막(PR1)이 현상 후, 상기 마스크의 제1 영역(RG1)에 대응하는 제1 감광막(PR1)만 남고 상기 마스크의 제2 영역(RG2)에 대응하는 제1 감광막(PR1)은 제거된다.
여기서, 본 발명의 일 실시예에서는 노광되지 않은 부분이 현상 후 제거되는 방식의 감광막이 사용되었으나, 이에 한정되는 것은 아니며, 노광된 부분이 현상 후 제거되는 방식의 감광막이 사용될 수 있는 것은 물론이다.
도 2g를 참조하면, 상기 남겨진 제1 감광막(PR1)을 마스크로 하여 상기 제1 재료층(MT1)이 패터닝됨으로써 전극(EL)이 형성된다. 상기 제1 재료층(MT1)은 습식 식각이나 건식 식각 등 적절한 방법으로 패터닝될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 재료층(MT1)은 상기 제1 재료층(MT1)을 식각할 수 있는 적절한 식각액을 이용하여 습식으로 패터닝될 수 있다. 본 발명의 다른 실시예에 있어서, 상기 제1 재료층(MT1)은 이온 밀링(ion milling) 등과 같은 건식법을 이용하여 패터닝될 수 있다.
도 2h를 참조하면, 상기 남겨진 제1 감광막(PR1)이 제거된다.
도 2i를 참조하면, 상기 전극(EL)이 형성된 제1 기판(SUB1)의 제1 면(S1) 위에 서로 대향하도록 제2 기판(SUB2)이 배치된다. 상기 제2 기판(SUB2)는 상기 전극(EL) 및 제1 기판(SUB1)의 상면을 패시베이션하기 위한 것이다. 상기 제2 기판(SUB2)은 제3 면(S3)과 제4 면(S4)을 갖는 판상으로 제공될 수 있으며, 상기 제1 기판(SUB1)과 동일한 두께 또는 서로 다른 두께로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 기판(SUB2)은 상기 제1 기판(SUB1)보다 얇은 두께로 제공될 수 있다.
상기 제2 기판(SUB2)은 상기 제1 기판(SUB1)과 같이, 불소계 고분자를 포함하는 것으로 준비된다. 도시하지는 않았으나, 상기 제2 기판(SUB2) 또한 상기 제2 기판(SUB2) 내부의 스트레스를 제거하기 위한 열처리가 수행될 수 있다. 또한, 상기 제2 기판(SUB2)에 플라즈마 처리가 수행될 수 있다. 상기 플라즈마 처리는 상기 제1 기판(SUB1)의 제1 면(S1)과 대향하는 면, 즉 금속과 접촉하게 되는 면에 수행될 수 있다. 상기 제2 기판(SUB2)에 있어서, 상기 제1 기판(SUB1)의 제1 면(S1)과 마주보는 면을 제3 면(S3)이라고 하고, 상기 제3 면(S3)의 반대면을 제4 면(S4)이라고 하면, 상기 제3 면(S3)이 플라즈마 처리되어 준비된다.
도 2j를 참조하면, 열처리 및 플라즈마 처리가 수행된 제2 기판(SUB2)은 상기 제1 기판(SUB1) 상에 열 압착된다. 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2)의 열 압착시 온도는 상기 제1 기판(SUB1) 및/또는 상기 제2 기판(SUB2)의 재료에 따라 설정될 수 있다. 상기 열 압착시의 온도는 상기 제1 기판(SUB1) 및/또는 제2 기판(SUB2)의 유리 전이 온도(glass transition temperature)와 녹는점(melting point) 사이로 설정될 수 있다. 여기서, 상기 제2 기판(SUB2)에 플라즈마 처리가 수행됨으로써, 상기 제2 기판(SUB2)을 이용하여 상기 전극(EL)을 패시베이션할 때의 열 압착 온도가 낮아진다. 일반적인 불소계 고분자의 경우 낮은 접착력 때문에 유리 전이온도 이상의 열처리가 요구될 수 있으며, 실제로 불소계 고분자의 접착은 녹는점 부근에서 이루어진다. 이러한 높은 온도에서 접착이 이루어지는 경우 물리적인 변형이 수반되어 정교한 전극(EL) 제작이 어려워지는 문제가 있을 수 있다. 그러나, 본 발명의 일 실시예에 따르면 플라즈마 처리가 수행됨으로써, 플라즈마 처리되지 않은 불소계 고분자 대비 접착력이 현저하게 상승하기 때문에, 열 압착시의 온도는 유리 전이 온도보다 낮은 온도, 즉, 상기 제1 기판(SUB1) 및/또는 제2 기판(SUB2)의 유리 전이 온도와 녹는점 사이로 설정될 수 있다.
상기 열 압착을 통해 상기 제1 기판(SUB1)과 상기 전극(EL) 사이, 상기 제2 기판(SUB2)과 상기 전극(EL) 사이, 및 상기 제1 기판(SUB1)과 제2 기판(SUB2) 사이가 접착된다. 상기 제1 기판(SUB1)의 제1 면(S1)과 상기 제2 기판(SUB2)의 제3 면(S3)은 플라즈마 처리되었기 때문에, 그 표면이 거칠 뿐만 아니라 라디칼이 일부 형성되어 있다. 이 상태에서 열 압착을 수행되는 경우, 거칠기가 높은 부분에서의 결합이 일어남과 동시에 상기 라디칼 사이에서의 결합(예를 들어 공유 결합)이 일어나며, 이에 따라 상기 제1 기판(SUB1)과 상기 전극(EL) 사이, 상기 제2 기판(SUB2)과 상기 전극(EL) 사이, 및 상기 제1 기판(SUB1)과 제2 기판(SUB2) 사이가 접착력이 현저히 증가한다.
상기한 공정을 통해 제1 기판(SUB1)과 제2 기판(SUB2)에 의해 보호된 전극체가 형성된다. 상기 전극체에는 이후 측정매질(용액, 공기, 신체조직 등)간의 접촉 향상을 위한 컨택부(CT)가 더 형성될 수 있다. 이하에서는 도면을 참조하여 컨택부(CT)를 형성하는 것을 설명한다.
도 2k를 참조하면, 상기 제2 기판(SUB2)의 제4 면(S4) 상에 보호층(PRT)이 형성된다. 상기 보호층(PRT)은 스퍼터를 이용하여 형성될 수 있다.
상기 보호층(PRT)은 상기 제2 기판(SUB2)이 이후 공정에서 훼손되지 않도록 방지하기 위해 제공되며 공정이 완료된 후 제거된다. 상기 보호층(PRT)은 상기 제2 기판(SUB2)의 일부 영역을 식각으로부터 보호할 수 있는 물질이라면 특별히 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 상기 보호층(PRT)은 금속 또는 금속 합금을 포함할 수 있으며, 예를 들어, 크롬 및/또는 알루미늄을 포함할 수 있다.
도 2l를 참조하면, 상기 보호층(PRT)이 형성된 제2 기판(SUB2) 상에 제2 감광막(PR2)이 형성되고, 상기 제2 감광막(PR2)이 노광된다. 상기 노광에는 제2 마스크(MSK2)가 이용될 수 있으며, 상기 제2 마스크(MSK2)는 광을 투과시키는 제1 영역(RG1)과 광을 차단하는 제2 영역(RG2)을 가질 수 있다. 상기 제2 영역(RG2)은 형성하고자 하는 관통홀의 모양에 대응하는 형상을 갖는다. 상기 제2 감광막(PR2)의 일부는 상기 마스크의 제1 영역(RG1)을 통해 광에 노출되며, 상기 제2 감광막(PR2)의 나머지 일부는 상기 마스크의 제2 영역(RG2)에 가려져 광에 노출되지 않는다.
도 2m를 참조하면, 상기 제2 감광막(PR2)이 현상 후, 상기 마스크의 제1 영역(RG1)에 대응하는 제2 감광막(PR2)만 남고 상기 마스크의 제2 영역(RG2)에 대응하는 제2 감광막(PR2)은 제거된다. 여기서, 제2 감광막(PR2) 또한, 상기 제1 감광막(PR1)에서와 마찬가지로, 노광되지 않은 부분이 현상 후 제거되는 방식의 감광막이 사용되었으나, 이에 한정되는 것은 아니며, 노광된 부분이 현상 후 제거되는 방식의 감광막이 사용될 수 있는 것은 물론이다.
도 2n를 참조하면, 상기 남겨진 제2 감광막(PR2)을 마스크로 하여 상기 보호층(PRT)이 패터닝됨으로써 보호 패턴(PRT')이 형성된다. 본 발명의 일 실시예에 있어서, 상기 보호층(PRT)은 건식 식각으로 패터닝될 수 있다. 상기 보호 패턴(PRT')은 그 일부가 제거되며 그 결과 제2 기판(SUB2)의 상면 일부가 노출된다.
도 2o를 참조하면, 상기 보호 패턴(PRT')을 마스크로 하여 상기 제2 기판(SUB2)의 일부를 제거하여 관통홀(TH)을 형성한다. 상기 관통홀(TH)은 전극(EL)의 상면 일부를 노출한다. 상기 제2 기판(SUB2)의 일부를 식각하여 관통홀(TH)을 형성하는 방법은 특별히 한정되는 것은 아니며, 다양한 방법이 수행될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 기판(SUB2)의 일부는 산소 플라즈마를 이용하여 건식으로 식각될 수 있다.
도 2p를 참조하면, 보호 패턴(PRT')이 제거되며, 상기 관통홀(TH)에 예비 컨택부(MCT)가 형성된다. 상기 예비 컨택부(MCT)는 전착(electro-deposition) 방식으로 형성될 수 있다. 상기 예비 컨택부(MCT)는 제1 금속 및 제2 금속을 포함할 수 있으며, 제1 금속 및 제2 금속은 특정 식각제에 대한 용해 여부에 따라 선택될 수 있다. 일 예로, 질산에 용해되는 은(Ag)을 제1 금속으로 선택하고 질산에 용해되지 않는 금(Au)을 제2 금속으로 선택하여, Ag-Au 합금층을 형성할 수 있다. 다른 예로, KI(Potassium Iodide)에 용해되는 금(Au)을 제1 금속으로 선택하고 KI에 용해되지 않는 백금(Pt)을 제2 금속으로 선택하여 Au-Pt 합금층을 형성할 수 있다.
도 2q를 참조하면, 예비 컨택부(MCT)에 포함된 제1 금속이 선택적으로 제거됨으로써 컨택부(CT)가 형성된다. 상기 컨택부(CT)는 제1 금속이 제거된 부분에 의해 형성된 공극들을 가지며, 이에 따라 다공성으로 제조된다. 상기 컨택부(CT)는 특히 나노 사이즈의 공극을 다수 포함하는 나노다공성 금속 구조체로 형성될 수 있다. 이때, 특정 식각제를 이용하여 제1 금속을 선택적으로 용해시킬 수 있다. 일 예로, 은 식각제로 질산을 이용하여 Ag-Au 합금층의 은(Ag)을 선택적으로 용해시켜 나노다공성 금 구조체를 형성한다. 다른 예로, 금 식각제로 KI를 이용하여 금(Au)을 선택적으로 용해시켜 나노다공성 백금 구조체를 형성한다. 이 밖에도, 특정 성분만 선택적으로 제거할 수 있는 전기화학적 식각법을 이용하여, 제1 금속을 선택적으로 제거하는 것도 가능하다. 상기 컨택부(CT)가 다공성 물질로 형성됨으로써 상기 전극(EL)의 임피던스가 용이하게 조절될 수 있다.
상기한 구조를 갖는 전극체는 불소계 고분자를 포함하는 기판과 금속 등의 도전 물질로 이루어진 전극 사이가 별도의 접착제 또는 접착 금속을 사용하지 않고 접착될 수 있다. 이에 따라, 접착제나 접착 금속과 같은 부식 발생 요인이 없이 생체 내 또는 생체 외에서 장기간 안정적인 전극체가 구현될 수 있다.
도 3은 본 발명의 일 실시예에 따른 전극체의 제조 공정에 있어서, 열 압착 온도에 따른 기판과 금속 사이의 접착력을 도시한 그래프이다.
도 3의 그래프에 있어서, 비교예 1 및 비교예 2는 불소계 고분자를 포함하는 기판과 금 전극 사이의 열 압착 온도에 따른 접착력을 나타낸 것으로서, 기판에 플라즈마 처리를 수행하지 않은 것을 도시한 것이다. 실시예 1 및 2는 불소계 고분자를 포함하는 기판과 금 전극 사이의 열 압착 온도에 따른 접착력을 나타낸 것으로서, 기판에 플라즈마 처리를 수행한 것을 도시한 것이다. 여기서, 실시예 1의 경우 플라즈마 처리시의 기체는 산소이며, 실시예 2의 경우 플라즈마 처리시의 기체는 아르곤이다.
도 3을 참조하면, 비교예 1 및 2의 경우 약 170도 미만의 온도에서는 기판과 전극의 접착이 실질적으로 이루어지지 않으며, 약 170도 내지 250도의 온도에서 압착하였을 때 0 내지 0.7N/cm의 접착력을 나타내었다. 이에 비해, 실시예 1 및 2의 경우, 플라즈마 처리시의 기체와 무관하게 약 100도 내지 약 250도의 온도에서 압착하였을 때 0 내지 3.0 N/cm의 접착력을 나타내었다. 특히, 실시예 1 및 2의 경우 상대적으로 매우 낮은 온도인 약 100도 내지 170도 이하의 온도에서도 약 1.0N/cm에 이르는 접착력을 보여주었으며, 약 180도 이상의 온도에서는 1.0N/cm 이상의 접착력을 나타내었다. 이는 접착력 테스트에 사용되는 3M사의 ScotchTM Tape(810D) 보다 높은 접착력에 해당하는 바, 3M사의 ScotchTM Tape(810D) 의 접착력은 0.8 내지 1.0N/cm 사이의 값을 보인다.
상기한 바와 같이, 본 발명의 일 실시예에 따르면, 불소계 고분자 기판에 플라즈마 처리를 수행함으로써 낮은 온도에서 열 압착이 이루어지더라도 기판과 전극 사이의 접착력이 현저하게 증가됨을 알 수 있다. 또한, 본 발명의 일 실시예에 따르면 플라즈마 기체의 종류에 상관없이 기판과 전극 사이의 접착력이 현저하게 증가됨을 알 수 있다. 이렇게 열 압착 온도가 현저하게 낮아지는 경우, 기판 및 전극의 열 변형이 최소화될 수 있다.
상기의 방법을 이용한 제작된 전극체는 접착제로 사용되는 금속, 예를 들어, Cr 또는 Ti과 같은 박리 요인이 없기 때문에 전극과 기판 간의 접착 내구성이 현저하게 향상된다.
종래 발명에 따르면, 전극체는 제1 기판 및 제2 기판(즉, 기판과 상기 기판을 커버하는 패시베이션)의 소재로서, 폴리이미드, 파릴렌, PDMS(polydimethylsiloxane), 액정 고분자, SU-8(epoxy-based negative photoresist) 등이 사용되었으며, 전극 재료로는 Au과 Pt이 주로 사용되었다. 여기서, 상기 제1 기판과 제2 기판의 소재는 서로 동일하거나 서로 다를 수 있었다. 그런데, Au과 Pt와 같이 화학적으로 안정된 금속과, 기판에 사용되는 고분자는 그 결합력이 고유하게 매우 약하기 때문에 쉽게 분리가 되는 문제가 있었다. 이에 따라, 종래 발명에서는 Au과 Pt와 같은 금속과 고분자 간의 접착력을 증가시키기 위하여 고분자와 상대적으로 접착력이 우수한 Cr 또는 Ti과 같은 금속을 Au 또는 Pt과 고분자 기판 사이에 접착층으로 사용하는 방법이 통상적으로 이루어지고 있다. 하지만, 고분자의 수분 흡수 특성은 상기 고분자 기판과 상기 접착층 사이의 접착력 약화를 촉진하며, Cr 또는 Ti의 경우 장기간 사용시 체액, 땀, 수분, 그리고 반복되는 기계적 자극 등에 의해서 부식되거나 또는 접착력이 약화되어 궁극적으로 고분자 기판으로부터 Au 또는 Pt가 박리되는 현상이 발생하는 문제가 있다. 다시 말해, 상기 크롬이나 티타늄 등으로 이루어진 접착층은 신체 내에 장기간 노출되는 경우, 인체 내로 용해될 수 있으며, 그 결과 접착층이 손실될 수 있다. 특히, 인체 내에는 소듐 이온(Na+)이나, 포타슘 이온(K+)이 존재하며, 상기 소듐 이온이나 포타슘 이온과 접착층의 금속이 반응함으로써 접착층의 손실이 야기될 수 있다. 상기 접착층의 손실은 전극(EL)의 탈리를 일으키며, 결국 상기 전극(EL)이 채용된 소자의 불량을 일으킨다.
이에 비해, 본 발명의 일 실시예에 따르면, 접착층이 제공되지 않아도, 전극체 내의 제1 기판과 제2 기판 사이, 제1 기판과 전극 사이, 전극과 제2 기판 사이의 접착력이 현저하게 상승됨으로써, 고분자 기판으로부터 전극이 박리되는 현상이 감소되거나 방지된다.
이에 따라, 장기간 이식 안정성이 요구되는 인체 삽입용 및 신체 부착용 전극, 특히 신경 전극 등 다양한 분야에서 사용될 수 있다. 여기서, 상기 신경 전극은 생체 내(in vivo) 또는 생체 외(in vitro)의 신경 인터페이스 분야에 이용될 수 있다. 상기 신경 전극은 신경에 전기 자극을 제공하거나, 신경 신호를 측정하거나 기록하는데 이용될 수 있다. 이 뿐만 아니라, 상기 방법으로 제작된 전극체는 강산, 강염기 및 각종 용제에 대한 내구성이 탁월하기 때문에 극한 조건이 필요한 각종 소자에 채용될 수 있으며, 예를 들어, 화학 감지 센서의 전극으로 활용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
CT : 컨택부 EL : 전극
MT1 : 제1 재료층 PR1, PR2 : 제1 및 제2 감광막
PRT : 보호층 PRT' : 보호 패턴
SUB1 : 제1 기판 SUB2 : 제2 기판

Claims (20)

  1. 제1 기판 및 제2 기판을 제공하는 단계;
    제1 기판을 플라즈마 처리하는 단계;
    상기 제1 기판 상에 전극을 형성하는 단계; 및
    상기 제1 기판과 제2 기판을 상기 전극을 사이에 두고 열 압착하는 단계를 포함하고
    상기 제1 기판 및 제2 기판은 각각 불소계 고분자를 포함하는 전극체 제조 방법.
  2. 제1 항에 있어서,
    상기 불소계 고분자는 PCTFE(polychlorotrifluoroethylene), PDD(perfluoro-2,2-dimethyl-1,3-dioxide), CTFE(chlorotrifluoroethylene), PBVE(perfluoro-3-butenyl-vinylether), PPVE(perfluoropropylvinylether), PTFE(polytetrafluoroethylene), PVDF(polyvinylidenefluoride), PVF(polyvinylfluoride), VDF(vynylidene fluoride), CytopTM(PBVE계 단일 고분자), 및, 이 중 적어도 2종을 포함하는 공중합체들 중 적어도 하나를 포함하는 전극체 제조 방법.
  3. 제2 항에 있어서,
    상기 공중합체는 ECTFE(ethylene와 CTFE의 공중합체), ETFE(ethylene와 TFE의 공중합체), FEP(fluorinated ethylene와 propylene의 공중합체), HFP(hexafluoropropylene), PFA(TFE와 PPVE의 공중합체), TeflonTM AF(TFE와 PDD의 공중합체), TFE(tetrafluoroethylene), THV(poly(TFE-co-HFP-co-VDF)인 전극체 제조 방법.
  4. 제1 항에 있어서,
    상기 제2 기판을 플라즈마 처리하는 단계를 더 포함하는 전극체 제조 방법.
  5. 제4 항에 있어서,
    상기 제1 기판과 상기 제2 기판은 서로 마주보는 면들이 플라즈마 처리되는 전극체 제조 방법.
  6. 제1 항에 있어서,
    상기 플라즈마 처리 단계에 있어서, 상기 플라즈마 기체는 아르곤, 헬륨, 산소, 질소, 공기, 및 사불화탄소 중 적어도 어느 하나인 전극체 제조 방법.
  7. 제6 항에 있어서,
    상기 플라즈마 처리는 RF 플라즈마, DC 플라즈마, 리모트 플라즈마, 마그네트론 플라즈마 중 어느 하나를 이용하여 수행되는 전극체 제조 방법.
  8. 제1 항에 있어서,
    상기 열 압착 시의 온도는 상기 제1 및 제2 기판의 유리 전이 온도와 녹는점 사이인 전극체 제조 방법.
  9. 제1 항에 있어서,
    상기 제2 기판의 일부를 패터닝하여 상기 전극의 상면의 일부를 노출하는 관통홀을 형성하는 단계를 더 포함하는 전극체 제조 방법.
  10. 제9 항에 있어서,
    상기 제2 기판의 일부를 패터닝하는 단계는
    상기 제2 기판의 상면에 보호층을 형성하는 단계;
    상기 보호층을 패터닝하여 일 영역을 제거하는 단계;
    상기 보호층이 패터닝되어 제거된 부분에 대응하는 제2 기판을 식각하는 단계; 및
    상기 보호층을 제거하는 단계를 포함하는 전극체 제조 방법.
  11. 제10 항에 있어서,
    상기 관통홀에 컨택부를 형성하는 단계를 더 포함하며, 상기 컨택부는 다공성 도전 물질로 이루어진 전극체 제조 방법.
  12. 제11 항에 있어서,
    상기 컨택부는 전착 방법으로 형성되는 전극체 제조 방법.
  13. 제1 항에 있어서,
    상기 플라즈마 처리 단계 이전에 상기 제1 기판을 열처리 하는 전극체 제조 방법.
  14. 제1 항에 있어서,
    상기 전극은 금, 은, 백금 중 적어도 어느 하나를 포함하는 전극체 제조 방법.
  15. 제1 항에 있어서,
    상기 제1 및 제2 기판은 가요성을 갖는 전극체 제조 방법.
  16. 제1 기판;
    제1 기판의 상에 제공된 전극; 및
    상기 전극을 사이에 두고 상기 제1 기판과 열 압착된 제2 기판을 포함하고,
    상기 제1 기판 및 제2 기판은 각각 불소계 고분자를 포함하는 전극체.
  17. 제16 항에 있어서,
    상기 불소계 고분자는 PCTFE(polychlorotrifluoroethylene), PDD(perfluoro-2,2-dimethyl-1,3-dioxide), CTFE(chlorotrifluoroethylene), PBVE(perfluoro-3-butenyl-vinylether), PPVE(perfluoropropylvinylether), PTFE(polytetrafluoroethylene), PVDF(polyvinylidenefluoride), PVF(polyvinylfluoride), VDF(vynylidene fluoride), CytopTM(PBVE계 단일 고분자), 및, 이 중 적어도 2종을 포함하는 공중합체들 중 적어도 하나를 포함하는 전극체.
  18. 제17 항에 있어서,
    상기 공중합체는 ECTFE(ethylene와 CTFE의 공중합체), ETFE(ethylene와 TFE의 공중합체), FEP(fluorinated ethylene와 propylene의 공중합체), HFP(hexafluoropropylene), PFA(TFE와 PPVE의 공중합체), TeflonTM AF(TFE와 PDD의 공중합체), TFE(tetrafluoroethylene), THV(poly(TFE-co-HFP-co-VDF)인 전극체.
  19. 제16 항에 있어서,
    상기 전극에 상에 제공되며 다공성을 갖는 컨택부를 더 포함하는 전극체.
  20. 제19 항에 있어서,
    상기 제2 기판은 상기 전극의 상면 일부를 노출하는 관통홀을 가지며, 상기 컨택부는 상기 관통홀에 제공된 전극체.
KR1020160024374A 2016-02-29 2016-02-29 전극체 및 전극체 제조 방법 KR102318044B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160024374A KR102318044B1 (ko) 2016-02-29 2016-02-29 전극체 및 전극체 제조 방법
US15/445,549 US10312215B2 (en) 2016-02-29 2017-02-28 Electrode assembly and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160024374A KR102318044B1 (ko) 2016-02-29 2016-02-29 전극체 및 전극체 제조 방법

Publications (2)

Publication Number Publication Date
KR20170101606A true KR20170101606A (ko) 2017-09-06
KR102318044B1 KR102318044B1 (ko) 2021-10-28

Family

ID=59679750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160024374A KR102318044B1 (ko) 2016-02-29 2016-02-29 전극체 및 전극체 제조 방법

Country Status (2)

Country Link
US (1) US10312215B2 (ko)
KR (1) KR102318044B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072693A (ko) * 2018-12-13 2020-06-23 충북대학교 산학협력단 늘림 가능한 신축성 전극을 구비한 유연성 기판 결합체 및 그 제조 방법
KR20200099278A (ko) * 2019-02-14 2020-08-24 충북대학교 산학협력단 늘림 가능한 신축성 전극을 구비한 유연성 기판 결합체 및 그 제조 방법
US10978376B2 (en) 2019-01-18 2021-04-13 Electronics And Telecommunications Research Institute Sensing device and method for fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106484203A (zh) * 2016-10-17 2017-03-08 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示面板以及显示装置
US11024595B2 (en) * 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
US11410964B2 (en) * 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
CN114845769A (zh) * 2020-01-08 2022-08-02 百多力两合公司 用于制造可植入电极装置的方法
KR102604274B1 (ko) * 2020-03-26 2023-11-24 한국전자통신연구원 전극 센서 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233152A (en) * 1989-06-21 1993-08-03 Honeywell Inc. Robotic laser soldering apparatus for automated surface assembly of microscopic components
US20100112454A1 (en) * 2005-08-09 2010-05-06 Polyplus Battery Company Compliant seal structures for protected active metal anodes
JP2013253151A (ja) * 2012-06-06 2013-12-19 Hitachi Chemical Co Ltd 回路接続用接着フィルム、並びに回路部材の接続構造体及びその製造方法
WO2015129675A1 (ja) * 2014-02-28 2015-09-03 国立大学法人大阪大学 誘電体基材表面の金属化方法及び金属膜付き誘電体基材
US20150318246A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871608B1 (ko) 2006-10-13 2008-12-02 선우에이엠씨주식회사 테프론-실리콘 접착 필름 및 그 제조방법
US20130033671A1 (en) 2011-08-04 2013-02-07 Endicott Interconnect Technologies, Inc. Liquid crystal polymer (lcp) surface layer adhesion enhancement
US9173281B2 (en) 2012-07-19 2015-10-27 Electronics And Telecommunications Research Institute Methods of fabricating electrode sensor
KR20150046878A (ko) 2013-10-23 2015-05-04 한국전자통신연구원 계면활성제를 이용한 다공성 신경전극 및 이의 제조방법
KR20150095964A (ko) 2014-02-12 2015-08-24 한국전자통신연구원 플렉시블 전극 및 그 제조방법
KR101663685B1 (ko) 2014-03-19 2016-10-07 서울대학교산학협력단 폴리머 기반 신경 전극 및 이의 제조 방법
KR102415749B1 (ko) * 2015-08-05 2022-07-01 삼성에스디아이 주식회사 플렉시블 전지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233152A (en) * 1989-06-21 1993-08-03 Honeywell Inc. Robotic laser soldering apparatus for automated surface assembly of microscopic components
US20100112454A1 (en) * 2005-08-09 2010-05-06 Polyplus Battery Company Compliant seal structures for protected active metal anodes
JP2013253151A (ja) * 2012-06-06 2013-12-19 Hitachi Chemical Co Ltd 回路接続用接着フィルム、並びに回路部材の接続構造体及びその製造方法
WO2015129675A1 (ja) * 2014-02-28 2015-09-03 国立大学法人大阪大学 誘電体基材表面の金属化方法及び金属膜付き誘電体基材
US20150318246A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072693A (ko) * 2018-12-13 2020-06-23 충북대학교 산학협력단 늘림 가능한 신축성 전극을 구비한 유연성 기판 결합체 및 그 제조 방법
US10978376B2 (en) 2019-01-18 2021-04-13 Electronics And Telecommunications Research Institute Sensing device and method for fabricating the same
KR20200099278A (ko) * 2019-02-14 2020-08-24 충북대학교 산학협력단 늘림 가능한 신축성 전극을 구비한 유연성 기판 결합체 및 그 제조 방법

Also Published As

Publication number Publication date
KR102318044B1 (ko) 2021-10-28
US10312215B2 (en) 2019-06-04
US20170250157A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
KR102318044B1 (ko) 전극체 및 전극체 제조 방법
US10686164B2 (en) Cathode for thin film microbattery
WO2019124274A1 (ja) 伸縮導電配線材料、及びそれを有する伸縮導電配線モジュール
KR102086979B1 (ko) 조향 가능한 의료 디바이스 및 그 제조 방법
JP6520470B2 (ja) フィルム型圧力センサ及びその製造方法
TWI748099B (zh) 電連接器及其製造方法
US11523514B2 (en) Method for fabrication of a soft-matter printed circuit board
Tang et al. Metal-hygroscopic polymer conductors that can secrete solders for connections in stretchable devices
US10398024B2 (en) Stretchable circuit board and method for manufacturing stretchable circuit board
Takemoto et al. Fully transparent, ultrathin flexible organic electrochemical transistors with additive integration for bioelectronic applications
KR102392740B1 (ko) 본질적으로 신장성 도체와 본질적으로 비-신장성 도체 사이의 전기적 상호접속 시스템
Li et al. Polymer flip-chip bonding of pressure sensors on a flexible Kapton film for neonatal catheters
KR102325435B1 (ko) 유연인쇄회로기판상 유연센서 접합방법, 및 유연센서가 접합된 유연센서인쇄회로기판
US10073064B2 (en) Device having element electrode connected to penetrating wire, and method for manufacturing the same
US9930793B2 (en) Electric circuit on flexible substrate
JP6252935B2 (ja) 導電性透明基材、その導電性透明基材を有する回路モジュール、発光パネル、タッチパネル、及びソーラパネル、並びに透明配線板の製造方法
JP2020180872A (ja) 歪センサ及びその製造方法
KR102170894B1 (ko) 늘림 가능한 신축성 전극을 구비한 유연성 기판 결합체 및 그 제조 방법
Schubert et al. Flexible and stretchable redistribution layer with embedded chips for human-machine interface
Zhao et al. Aramid nanodielectrics for ultraconformal transparent electronic skins
US20170173933A1 (en) Method for adhering metal layer and polymer layer and method for manufacturing metal electrode
KR102050295B1 (ko) 3차원 인터커넥트 패턴을 포함한 스마트 렌즈를 제조하는 방법 및 상기 방법에 의해 제조된 스마트 렌즈
JP4284315B2 (ja) センサー用電極およびその製造方法
KR20150113736A (ko) 도전성 복합체 층을 포함한 구조물, 그 제조 방법, 및 이를 포함한 전자 소자
Zhang et al. Design and Fabrication of Electrode Array on Curved Surfaces for Wearable Electronics

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right