KR20170093281A - 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법 - Google Patents

이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법 Download PDF

Info

Publication number
KR20170093281A
KR20170093281A KR1020160014003A KR20160014003A KR20170093281A KR 20170093281 A KR20170093281 A KR 20170093281A KR 1020160014003 A KR1020160014003 A KR 1020160014003A KR 20160014003 A KR20160014003 A KR 20160014003A KR 20170093281 A KR20170093281 A KR 20170093281A
Authority
KR
South Korea
Prior art keywords
resistance
layer
variable layer
transition metal
metal oxide
Prior art date
Application number
KR1020160014003A
Other languages
English (en)
Other versions
KR101842759B1 (ko
Inventor
황현상
임석재
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020160014003A priority Critical patent/KR101842759B1/ko
Publication of KR20170093281A publication Critical patent/KR20170093281A/ko
Application granted granted Critical
Publication of KR101842759B1 publication Critical patent/KR101842759B1/ko

Links

Images

Classifications

    • H01L45/1233—
    • H01L45/1253—
    • H01L45/146—
    • H01L45/16—
    • H01L45/1608—

Landscapes

  • Semiconductor Memories (AREA)

Abstract

이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법을 제공한다. 본 발명에 따른 저항변화 메모리는 기판, 기판 상에 위치하는 하부 전극층, 하부 전극층 상에 위치하고, 전도성 필라멘트의 생성 및 소멸에 따른 저항변화를 가지는 저항변화층 및 저항변화층 상에 위치하고, 전도성 필라멘트 생성 및 소멸에 관여하는 활성 금속 이온을 포함하는 상부 전극층을 포함하고, 저항변화 층은, 하부 전극층 상에 위치하고 제1 전이금속 산화물을 포함하는 하부 저항변화층 및 하부 저항변화층 상에 위치하고 제2 전이금속 산화물을 포함하는 상부 저항변화층으로 이루어지고, 제2 전이금속 산화물은 제1 전이금속 산화물에 비하여, 산소 함량이 적은 것을 특징으로 한다. 본 발명에 따르면, 높은 활성 금속 이온 확산도를 가지는 이중 저항변화층을 사용함으로써, 낮은 포밍 전압 및 높은 온/오프 저항비를 가능케 하여 소자의 제작을 용이하게 하는 효과가 있다.

Description

이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법 {Resistive memory device having a multi-resistive switching layer and manufacturing method thereof}
본 발명은 저항변화 메모리에 관한 것으로, 더욱 자세하게는 이중 저항변화 층을 갖는 저항변화 메모리에 관한 것이다.
지속적인 에너지 공급 없이 정보(data)를 저장하기 위해서는 메모리가 비휘발성이어야 한다. 이 비휘발성 메모리로 널리 쓰이고 있는 것이 전자 트랩(electron or charge trap)을 이용한 플래쉬 메모리(flash memory)이다. 하지만, 최근 들어 스케일링(scaling)기술이 한계에 다다르면서, 상변화 메모리(PRAM, Phase-change random access memory), 자기 메모리(MRAM, Magnetic Random Access Memory), 저항 변화 메모리(RERAM, Resistive Random Access Memory)와 같은 대체 비휘발성 메모리들이 각광을 받고 있다.
이러한 대체 비휘발성 메모리들은, 물질 고유의 성질 변화를 메모리 특성으로 이용하기에 (물질의 높은 저항상태(HRS, High Resistance State)와 낮은 저항 상태(LRS, Low Resistance State)를 각각 메모리 데이터(Data)의 ?0"이나 "1"로 사용) 전자 트랩을 이용하는 플래쉬 메모리 보다 스케일링에 더 유리하고, 간단한 수직형(vertical)구조를 가지므로 고집적 메모리 구현을 가능케 할 것으로 기대되고 있다.
상변화 메모리의 경우 열에 의한 물질의 상변화에 따른 내부 저항 변화를 메모리로 이용을 하는데, 이때 가해주는 열은 저항열(joule heating)으로서, 전류에 의해 발생하게 된다. 그로 인해 작동을 할 때 높은 전력이 발생하게 되어 차세대 비휘발성 메모리 소자로서 적합하지 않다.
자기 메모리의 경우 외부에서 가해주는 전기장에 의해 자성을 띠는 물질들의 내부 자화방향이 페러렐/안티-페러렐(parallel/anti-parallel)로 바뀌면서 소자를 통해 흐르는 전류의 양이 변하게 되는 것을 이용한다. 하지만, 자기 메모리는 스케일링 할수록 스위칭(switching)시키려는 소자 이외의 근접 소자도 전기장에 의해 영향을 받게 되어 고집적 메모리 구현이 힘들어 차세대 비휘발성 메모리 소자로서 적합하지 않다.
저항변화 메모리의 경우 외부 자극(전압 혹은 전류 등)에 의한 소자 내부이온이나 공공(vacancy)의 이동에 의해 전류가 쉽게 흐를 수 있는 필라멘트(filament), 인터페이스(interface)의 에너지 베리어(energy barrier)의 생성과 소멸 및 변화로 내부 저항이 변하는 것을 메모리 특성으로 이용한다.
저항변화 메모리는 저 전력 구동이 가능하고, 인접 소자에 가해주는 바이어스(bias)에 의한 영향을 받지 않는다. 또한 필라멘트 타입(filament type)의 경우 이론적으로는 필라멘트의 크기까지 스케일링이 가능해 고집적 메모리 소자로서의 가능성도 보여준다.
저항변화 메모리 중에서도 한쪽 금속 전극(metal electrode)을 Ag, Cu, Ni같은 활성 금속(active metal), 상대 전극(counter electrode)을 Pt, Ir, W, Au같은 불활성 금속(inert metal)으로 사용해 활성 금속 이온의 움직임에 의한 필라멘트 생성을 작동 원리로 하는 것을 프로그래머블 메탈리제이션 셀(PMC,Programmable Metalization Cell)이나 일렉트로케미컬 메탈리제이션 셀(ECM, Electrochemical Metalization Cell), 컨덕티브 브릿징 램(CBRAM, Conductive-Bridging Ram)으로 분류한다.
이중, 컨덕티브 브릿징 램은 높은 스케일링 포텐셜(scaling potential), 높은 스위칭 속도, 낮은 전압 구동, 높은 온/오프 저항 비를 대표 특성으로 가진다. 컨덕티브 브릿징 램이 상기 언급한 장점을 가지기 위해서는 Cu나 Ag 같은 활성 금속 이온들이 외부 바이어스에 따른 움직임이 자유로워야 한다. 하지만, 필라멘트의 안정성을 위해서는 활성 금속 이온들의 움직임에 제한이 있어야 하는데, 이를 위해 기존의 칼코게나이드 (Chalcogenide) 기반의 절연체 물질들이 최근에는 옥사이드 (Oxide) 기반으로 대체되어 사용되고 있다.
그러나 옥사이드 절연체 사용으로 인해 높은 포밍 전압 및 동작 전류 문제점이 발생하고 있으며, 이는 너무 두꺼운 필라멘트의 생성 및 완전한 필라멘트의 소멸을 방해해 높은 오프 상태 (OFF-state) 저항값을 도달 할 수 없게 만들어, 높은 온/오프 저항비 구현을 방해하는 문제점이 있다.
이러한 문제점을 해결하기 위해 활성 전극을 합금으로 생성하거나 옥사이드 층에 결함 (defect)를 도입하는 방법들이 연구되었으나, 각각 고온에서의 합금층 상 변화 문제 및 결함으로 인한 오프 상태 누설 전류 (leakage current) 증가의 문제가 대두되었다.
J. Park, W. Lee, M. Choe, S. Jung, M. Son, S. Kim, S. Park, J. Shin, D. Lee, M. Siddik, J. Woo, G. Choi, E. Cha, T. Lee, and H. Hwang, IEDM Tech. Dig. 3.7.1 - 3.7.4 (2011)
본 발명이 해결하고자 하는 과제는 포밍 전압의 증가 없이 낮은 전류 동작 및 높은 오프 상태 저항값을 제공하는 저항 변화 메모리를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 이중 저항변화층을 포함하는 저항변화 메모리를 제공한다. 상기 저항변화 메모리는 기판, 상기 기판 상에 위치하는 하부 전극층, 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 생성 및 소멸에 따른 저항변화를 가지는 저항변화층 및 상기 저항변화층 상에 위치하고, 상기 전도성 필라멘트 생성 및 소멸에 관여하는 활성 금속 이온을 포함하는 상부 전극층을 포함하고, 상기 저항변화 층은, 상기 하부 전극층 상에 위치하고 제1 전이금속 산화물을 포함하는 하부 저항변화층 및 상기 하부 저항변화층 상에 위치하고 제2 전이금속 산화물을 포함하는 상부 저항변화층으로 이루어지고, 상기 제2 전이금속 산화물은 상기 제1 전이금속 산화물에 비하여, 산소 함량이 적은 것일 수 있다.
상기 하부 저항변화층은 상기 상부 저항변화층 보다 상기 전도성 필라멘트를 구성하는 활성 금속 이온의 확산도가 높은 것일 수 있다.
상기 제1 전이금속 산화물은 SiO2, TiO2, HfO2 또는 Al2O3을 포함할 수 있다.
상기 제2 전이금속 산화물은 SiOX (x는 1 내지 2), TiOx (x는 1 내지 2), HfOx (x는 1 내지 2) 또는 Al2Ox (x는 1.5 내지 3)을 포함할 수 있다.
상기 상부 저항변화층의 두께는 3nm 내지 5nm일 수 있다.
상기 하부 저항변화층의 두께는 1nm 내지 2nm일 수 있다.
상기 전도성 필라멘트는 상기 상부 전극층으로부터 침투된 활성 금속 이온의 산화환원 반응에 의해 생성 및 소멸되는 것일 수 있다.
상기 상부전극층은 Cu, Ag, Ni 또는 Cr을 포함할 수 있다.
상기 하부전극층은 Pt, Ir, W, Au, Ru 또는 TiN 을 포함할 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 이중 저항변화층을 포함하는 저항변화 메모리 제조방법을 제공한다. 상기 저항변화 메모리 제조방법은 기판 상에 하부 전극층을 형성하는 단계, 상기 하부 전극층 상에 제1 전이금속 산화물을 포함하는 하부 저항변화층을 형성하는 단계, 상기 하부 저항변화층 상에 제2 전이금속 산화물을 포함하는 상부 저항변화층을 형성하는 단계 및 상기 상부 저항변화층 상에 상부전극층을 형성하는 단계를 포함하고, 상기 상부 저항변화층을 형성하는 단계에서, 산소 소스의 양을 조절하여, 상기 제2 전이금속 산화물은 상기 제1 전이금속 산화물보다 산소 함량이 적게 제조하는 것일 수 있다.
상기 하부 저항변화층 상기 상부 저항변화층 보다 전도성 필라멘트를 구성하는 활성 금속 이온의 확산도가 높을 수 있다.
상기 제1 전이금속 산화물은 SiO2, TiO2, HfO2 또는 Al2O3을 포함하는 것일 수 있다.
상기 제2 전이금속 산화물은 SiOX (x는 1 내지 2), TiOx (x는 1 내지 2), HfOx (x는 1 내지 2) 또는 Al2Ox (x는 1.5 내지 3)을 포함할 수 있다.
상기 상부 저항변화층은 3nm 내지 5nm의 두께로 형성될 수 있다.
상기 하부 저항변화층의 1nm 내지 2nm의 두께로 형성될 수 있다.
본 발명에 따르면, 높은 활성 금속 이온 확산도를 가지는 이중 저항변화층을 사용함으로써, 낮은 포밍 전압 및 높은 온,오프 저항비를 가능케 하여 소자의 제작을 용이하게 하는 효과가 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 저항변화 메모리의 구조도이다.
도 2a 및 도 2b는 각각 비교예 1 및 본 발명의 제조예에 따른 저항변화 메모리에 각각 양극 전압을 가했을 경우를 나타낸 구조도이다.
도 3a 및 도 3b는 각각 비교예 1 및 본 발명의 제조예에 따른 저항변화 메모리에 각각 음극 전압을 가했을 경우를 나타낸 구조도이다.
도 4는 본 발명의 제조예 및 비교예 1에 따른 저항변화 메모리의 필라멘트 생성 시 전기적 스위칭 특성을 나타낸 그래프이다.
도 5는 본 발명의 제조예 및 비교예 1에 따른 저항변화 메모리의 필라멘트 소멸 시 전기적 스위칭 특성을 나타낸 그래프이다.
도 6은 본 발명의 제조예에 따른 저항변화 메모리의 전기적 스위칭 특성을 나타낸 그래프이다.
도 7은 본 발명의 실험예 1, 2 및 3에 따른 저항변화 메모리의 필라멘트 안정성 평가 특성을 나타낸 그래프이다.
도 8는 본 발명의 제조예 및 비교예 2에 따른 저항변화 메모리의 온/오프 저항 상태의 분포를 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 본 발명의 제1 실시예에 따른 저항변화 메모리의 구조도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 저항변화 메모리는 기판, 상기 기판 상에 위치하는 하부 전극층, 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 생성 및 소멸에 따른 저항변화를 가지는 저항변화층 및 상기 저항변화층 상에 위치하고, 상기 전도성 필라멘트 생성 및 소멸에 관여하는 활성 금속 이온을 포함하는 상부 전극층을 포함하고, 상기 저항변화 층은, 상기 하부 전극층 상에 위치하고 제1 전이금속 산화물을 포함하는 하부 저항변화층 및 상기 하부 저항변화층 상에 위치하고 제2 전이금속 산화물을 포함하는 상부 저항변화층으로 이루어지고, 상기 제2 전이금속 산화물은 상기 제1 전이금속 산화물에 비하여, 산소 함량이 더 적은 것을 특징으로 한다.
보다 구체적으로 설명하면, 먼저 기판(미도시)상에 하부 전극층(100)이 위치할 수 있다. 상기 기판은 Si를 포함할 수 있다. 상기 하부 전극층(100)의 물질은 이온화도가 작고, 확산성이 낮은, 불활성도가 높은 전극 물질이라면 어느 것이나 가능할 수 있다. 예를 들어, 상기 하부 전극층(100)은 Pt, Ir, W, Au, Ru 또는 TiN을 포함할 수 있다.
상기 하부 전극층(100)은 스퍼터링법(Sputtering), RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법(PLD, Pulsed Laser Deposition), 화학 기상 증착법(CVD, Chemical Vapor Deposition), 플라즈마 강화 화학 기상 증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition) 원자층 증착법(ALD, Atomic Layer Deposition), 전자빔 증착법(Electron Beam Evaporator) 또는 분자선 에피택시 증착법(MBE, Molecular Beam Epitaxy)을 이용하여 형성될 수 있다.
예컨대, Si 기판 상에 플라즈마 강화 화학 기상 증착법을 이용하여 W 하부 전극층을 형성할 수 있다.
그 다음에, 상기 하부 전극층(100) 상에 하부 저항변화층(200a)이 위치할 수 있다. 상기 하부 저항변화층(200a)은 제1 전이금속 산화물(transition metal oxide)을 포함할 수 있다. 상기 제1 전이금속 산화물(transition metal oxide)은 전이금속 산화물(transition metal oxide)계열이라면 어느 것이나 가능할 수 있다. 예컨대, 상기 제1 전이금속 산화물(transition metal oxide)은 SiO2, Ti02, HfO2 또는 Al2O3를 포함할 수 있다. 또한, 상기 산화물의 조성은 실시예에서 언급한 화학 양론적 조성비에 한정하지 않는다.
상기 하부 저항변화층(200a)은 스퍼터링법, 알에프 스퍼터링법, 알에프 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법, 전자빔 증착법 또는 분자선 에피택스 증착법을 이용하여 형성될 수 있다. 예컨대, 하부 전극층(100)상에 원자층 증착 방법을 이용하여 TiO2 절연 층을 형성할 수 있다.
상기 하부 저항변화층(200a)상에 상부 저항변화층(200b)이 위치할 수 있다. 상기 상부 저항변화층(200b)은 제2 전이금속 산화물(transition metal oxide)을 포함할 수 있다. 상기 제2 전이금속 산화물(transition metal oxide)은 전이금속 산화물(transition metal oxide)계열이라면 어느 것이나 가능할 수 있다. 예컨대, 상기 제2 전이금속 산화물은 SiOX (x는 1 내지 2), TiOx (x는 1 내지 2), HfOx (x는 1 내지 2) 또는 Al2Ox (x는 1.5 내지 3)을 포함할 수 있다.
이때, 상기 산화물의 조성은 실시예에서 언급한 화학 양론적 조성비에 비해 산소가 부족한 상태일 수 있다. 상기 상부 및 하부 저항변화층(200a),(200b)은 전도성 필라멘트의 생성 및 소멸에 따른 저항변화를 가질 수 있다.
보다 구체적으로 설명하면, 상기 상부 저항변화층(200b)을 구성하는 제2 전이금속 산화물은 산소가 부족한 상태를 유지하면서, 활성 금속 이온의 이동을 원활히 하여 필라멘트의 생성을 이롭게 할 수 있다. 또한, 상기 제1 전이금속 산화물은 상기 상부 저항변화층(200b)을 구성하는 제2 전이금속 산화물보다 활성 금속 이온의 높은 확산도를 가지는 것일 수 있다.
상기 상부 저항변화층(200b)은 스퍼터링법, 알에프 스퍼터링법, 알에프 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법, 전자빔 증착법 또는 분자선 에피택스 증착법을 이용하여 형성할 수 있다. 예컨대, 상기 하부 저항변화층(200a) 상에 원자층 증착 방법을 이용하여 Al2O3 절연층을 형성할 수 있다.
이때, 상기 원자층 증착 방법 시 산소 소스의 양을 조절하여 비 화학 양론적인 저항변화 층을 형성할 수 있다.
상기 하부 저항변화층(200a)의 두께는 상기 상부 저항변화층(200b)의 두께보다 작을 수 있다. 예를 들어, 상기 하부 저항변화층(200a)의 두께는 1nm 내지 2nm일 수 있다. 상기 상부 저항변화층(200b)의 두께는 3nm 내지 5nm일 수 있다. 상기 저항변화층(200a, 200b)의 두께가 상술한 범위보다 두꺼울 경우, 필라멘트 생성에 필요한 전압의 과공급 등으로 균일한 스위칭을 구현하지 못할 수 있다.
그 다음에, 상기 상부 저항변화층(200b) 상에 상부 전극층(300)이 위치할 수 있다. 상기 상부 전극층(300)은 전도성 필라멘트 생성 및 소멸에 관여하는 활성 금속 이온 공급층일 수 있다. 즉, 상기 전도성 필라멘트는 상기 상부 전극 층(300)으로부터 침투된 활성금속 이온의 산화환원 반응에 의해 생성 및 소멸될 수 있다.
이에 상기 상부 전극층(300)의 물질은 이온화도가 높고 활성도가 좋은 것으로, 외부 전기적 자극(전압 또는 전류 등)에 의해 이동하여 전도성 필라멘트를 생성 및 소멸시킬 수 있는 물질이라면 어느 것이나 가능할 것이다. 예를 들어, 상기 상부 전극층(300)은 Cu, Ag, Ni 또는 Cr을 포함할 수 있다.
상기 상부 전극층(300)은 스퍼터링법, 알에프 스퍼터링법, 알에프 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법, 전자빔 증착법 또는 분자선 에피택스 증착법을 이용하여 형성할 수 있다. 예컨대, Ar 가스 분위기 하에서 스퍼터링법으로 Cu 상부 전극 층을 형성할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실험예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
<제조예>
이중 저항변화층을 갖는 저항변화 메모리 제조
먼저, Si 기판 상에 W 하부 전극 층을 약 90nm 두께로 플라즈마 강화 화학 기상 증착법으로 증착하였다.
다음에, 상기 하부 전극층을 비아-홀(VIA-hole)구조를 만들기 위해 SiO2를 100nm두께로 플라즈마 강화 화학 기상 증착법으로 증착하였다.
이때, 상기 SiO2 층을 포토리소그래피(Photolithography)와 리엑티브 아이온 에칭(RIE, reactive ion etching)방법으로 200nm 비아-홀 구조를 만든다.
그 다음에, 상기 비아-홀 구조 위에 TiO2 하부 저항변화 층을 200℃ 조건에서 원자층 증착 방법으로 약 1 nm 두께로 증착하였다.
그 다음에, 상기 하부 저항변화 층상에 Al2O3 절연층을 200℃ 조건에서 산소가 부족한 제조법을 통해 원자층 증착 방법으로 약 3nm 두께로 증착하였다. 마지막으로, Cu 상부 전극 층을 스퍼터링법을 사용하여 약 50nm 두께로 증착하였다.
<비교예 1>
제조예와 같이 하부 저항변화층 및 상부 저항변화층으로 이중 저항변화층을 제조하는 대신 화학 양론적 Al2O3 저항변화 층(단일층)을 200℃ 조건에서 원자층 증착 방법으로 약 3 nm 두께로 상기 하부 전극층 상에 증착하여 제조하였다.
<비교예 2>
제조예와 같이 하부 저항변화층 및 상부 저항변화층으로 이중 저항변화층을 제조하는 대신 Al2O3 절연층을 200℃ 조건에서 산소가 부족한 제조법을 통해 비 화학 양론적 절연층(단일층)으로 원자층 증착 방법을 사용하여 약 3 nm 두께로 상기 하부 전극층 상에 증착하여 제조하였다.
도 2a 및 도 2b는 각각 비교예 1 및 본 발명의 제조예에 따른 저항변화 메모리에 각각 양극 전압을 가했을 경우를 나타낸 구조도이다.
구체적으로 도 2a는 비교예 1과 같이 단일 저항변화층 구조를 가지는 저항변화 메모리의 상부 전극층(300)에 양극 전압을 가했을 때, 상기 저항변화 메모리가 낮은 저항상태, 온 상태로 스위칭된 구조도이다.
도 2a를 참조하면, 상기 상부 전극층(300)에 양극 전압을 가해주면, 이온화된 상기 상부 전극층(300)의 활성 금속 이온들이 이동해 상기 단일 저항변화층(201) 내부에 전도성 필라멘트(211)을 형성할 수 있다. 이 때 형성된 상기 전도성 필라멘트(211)에 의해 저항변화 메모리는 전류가 잘 흐르는 낮은 저항 상태가 된다.
이때, 이온 확산도가 낮은 화학 양론적 조성비가 맞는 상기 단일 저항변화층(201)을 사용하게 되면, 필라멘트를 생성하는데 필요한 전압이 증가하게 되어, 필라멘트를 구성하기 위한 활성 금속 이온이 과공급될 수 있다.
구체적으로, 도 2b는 본 발명의 제조예와 같이, 이중 저항변화층을 포함하는 저항변화 메모리의 상부 전극층에 양극 전압을 가했을 때, 상기 저항변화 메모리가 낮은 저항상태, 온 상태로 스위칭된 구조도이다.
도 2b를 참조하면, 상기 상부 전극층(300)에 양극 전압을 가해주면, 이온화된 상기 상부 전극층(300)의 활성 금속 이온들이 이동해 상부 저항변화층(200b) 및 하부 저항변화층(200a)을 포함하는 이중 저항변화층의 내부에 전도성 필라멘트(210)를 형성할 수 있다.
이 때 형성된 전도성 필라멘트(210)에 의해 상기 저항변화 메모리는 전류가 잘 흐르는 낮은 저항 상태가 될 수 있다. 이때, 이온 확산도가 높은 비 화학양론적 조성비의 이중 저항변화층을 사용하게 되면, 필라멘트를 생성하는데 필요한 전압이 낮아지게 되고, 필라멘트를 구성하기 위한 활성 금속 이온이 적은 양만 공급될 수 있다. 또한, 높은 활성 금속 이온 확산도를 지니는 하부 저항변화층(200a)을 사용함으로 인해 스위칭 전압의 상승 없이 누설 전류를 억제하는 효과를 발휘할 수 있다.
도 3a 및 도 3b는 본 발명의 제조예 및 비교예 1에 따른 저항변화 메모리에 각각 음극 전압을 가했을 경우를 나타낸 구조도이다.
구체적으로, 도 3a는 비교예 1와 같이, 단일 저항변화층 구조를 가지는 대조군 저항변화 메모리의 상부 전극층에 음극 전압을 가했을 때, 저항변화 메모리가 높은 저항상태, 오프 상태로 스위칭된 구조도이다.
도 3a를 참조하면, 상기 상부 전극층(300)에 음극 전압을 가해주면, 필라멘트를 구성했던 활성 금속 입자들이 전기장 및 저항 열에 의해 상부 전극층(300)방향으로 움직이면서 필라멘트의 소멸이 야기될 수 있다. 그 결과, 저항변화 메모리는 다시 높은 저항 상태가 될 수 있다.
다만, 완전히 제거되지 못한 잔존 활성 금속 입자 및 금속 이온(212)이 절연체 내부에 남아 있게 되어, 초기 절연체 상태보다는 높은 전류가 흐를 수 있다. 또한, 낮은 활성 금속 이온 확산도를 가지는 단일 저항변화층(201)을 포함하는 저항변화 메모리 소자의 경우 초기 주입된 이온의 양이 많아 잔존 활성 금속 입자 및 금속 이온(212)이 많게 되고, 이로 인해 높은 음극 전압이 필요해 상기 하부 전극층(100)로부터 산소의 공공(212)이 형성되는 과정이 생길 수 있다. 이때, 산소의 공공(212)은 전자의 이동 경로를 줄여 줘서 보다 높은 누설전류를 일으키는 문제를 야기할 수 있다.
구체적으로, 도 3b는 본 발명의 제조예와 같이, 이중 저항변화층 구조를 가지는 상기 저항변화 메모리의 상부 전극층에 음극 전압을 가했을 때, 저항변화 메모리가 높은 저항상태, 오프 상태로 스위칭된 구조도이다.
도 3b를 참조하면, 상기 상부 전극층(300)에 음극 전압을 가해주면, 필라멘트를 구성했던 활성 금속 입자들이 전기장 및 저항 열에 의해 상부 전극 층(300)방향으로 움직이면서 필라멘트의 소멸이 야기될 수 있다. 그 결과, 저항변화 메모리는 다시 높은 저항 상태가 될 수 있다. 다만, 완전히 제거되지 못한 잔존 활성 금속 입자 및 금속 이온(211)이 절연체 내부에 남아 있게 돼 초기 절연체 상태보다는 높은 전류가 흐르게 될 수 있다. 이때, 높은 활성 금속 이온 확산도를 가지는 이중 저항변화 층 메모리 소자의 경우 초기 주입된 이온의 양이 적어 잔존하는 활성 금속 입자(211)이 적어지게 되고, 이로 인해 낮은 음극 전압으로도 충분히 오프 스위칭이 가능해 산소 공공의 생성이 이루어지지 않고, 낮은 누설 전류 상태를 가능케 할 수 있다. 또한, 높은 활성 금속 이온 확산도를 가지는 하부 저항변화층(200a)도 활성 금속이온의 오프 스위칭 거동을 도와 잔존하는 활성 금속 입자(211)의 양을 적게하는 역할을 할 수 있다.
도 4는 본 발명의 제조예, 비교예 1 및 2에 따른 저항변화 메모리의 필라멘트 생성시 전기적 스위칭 특성을 나타낸 그래프이다.
도 4를 참조하면, 상기 상부 전극층에 양극 전압을 가하게 되면 절연층 내부에 전도성 필라멘트가 생성 되면서 포밍(forming)이 일어나 저항변화 메모리가 낮은 저항 상태(LRS)가 될 수 있다. 필라멘트 형성 과정에서 필라멘트가 너무 두껍게 생기거나 많은 전류가 흘러 소자가 파괴되는 것을 막기 위해 컴플라이언스 커렌트(complance current)값을 지정해 준다. 이 지정된 값만큼 저항변화 메모리 내부에는 필라멘트가 생기게 된다. 상기 상부 전극층에 반대로 음극 전압을 가하게 되면, 전기장과 저항 열에 의해 필라멘트가 소멸되면서 리셋 (reset)이 일어나게 된다. 그러면 다시 소자는 높은 저항 상태(HRS)로 돌아가게 될 수 있다. 필라멘트의 포밍 (두번째 필라멘트의 형성부터는 셋 (set) 과정이라 칭함)과 리셋 과정을 반복하면서 소자에 데이터를 기억시키고 지우고를 반복한다.
비교예 1, 2 및 제조예에 각각 같은 컴플라이언스 커렌트 값을 적용하여 필라멘트를 형성하였다. 그 결과, 본 발명의 제조예에 따른 이중 저항변화 층을 가지는 메모리 소자의 경우 낮은 누설 전류를 가지면서 낮은 포밍 전압 (forming voltage) 특성을 나타낼 수 있다.
이는 높은 활성금속 이온 확산도를 가지는 비 화학양론적 상부 저항변화 층 및 하부 저항변화 층의 도입으로 인해 전자의 터널링 (tunneling) 거리의 증가 및 활성 금속 이온의 움직임이 용이해진 것에 의한 효과일 수 있다.
도 5는 본 발명의 제조예 및 비교예 1에 따른 저항변화 메모리의 필라멘트 소멸 시 전기적 스위칭 특성을 나타낸 그래프이다.
구체적으로, 도 5는 비교예의 저항변화 메모리와 본 발명의 제조예에 따른 이중 저항변화 층이 도입된 저항변화 메모리의 각각 상부 전극층에 음극 전압을 가하여 필라멘트를 끊어주는 리셋 과정시 나타나는 전도도-전압(conductance-voltage) 그래프를 나타낸 것이다.
도 5를 참조하면, 제조예에 따라 제작된 메모리소자의 경우 음극 전압이 상부 전극층에 가해짐에 따라 전도도 값이 지속적으로 감소하여 리셋이 완료되는 반면, 비교예에 따라 제작된 메모리 소자의 경우 리셋 과정 시 전도도 값이 증가하는 현상을 관찰할 수 있다.
이는 도 3a와 도 3b에서 언급된 리셋 과정시 산소 공공의 생성 유무에 따른 전도도 변화로 생각할 수 있다. 도 3b와 같이, 제조예에 따른 메모리 소자의 경우 높은 활성 금속 이온 확산도를 가지는 하부 저항변화층 및 낮은 포밍 전압으로 인해 낮은 전압 조건에서도 필라멘트가 소멸되는 반면, 도 3a에서처럼 비교예에 따라 제작된 메모리 소자의 경우, 두꺼운 필라멘트의 생성으로 인해 높은 음극 전압이 리셋 과정시 필요하게 되고, 이에 따라 하부 전극층과 저항변화 층 사이 계면에서 산소 공공이 생성되어 리셋 후 누설전류를 완전히 막아주지 못함을 알 수 있다.
도 6은 본 발명의 제조예에 따른 저항변화 메모리의 전기적 스위칭 특성을 나타낸 그래프이다.
구체적으로, 도 6은 제조예에 따라 제작된 메모리 소자의 직류 전압 조건하에서 스위칭시 나타나는 전류-전압 그래프이다.
도 6을 참조하면, 높은 온/오프 저항비 뿐만 아니라 필라멘트의 포밍 과정과 셋 과정시 필요한 전압이 같은 포밍리스 (forming-less) 동작 거동을 보여준다. 이것은 저항변화 메모리 소자의 제작 후 필요한 포밍 과정을 없애는 결과로 포밍 과정에서 발생할 수 있는 회로 및 소자적인 문제점을 해결할 수 있다.
<실험예 1>
산소의 결핍정도를 달리한 이중 저항변화층을 갖는 저항변화 메모리 제조
Al2O3 절연층의 산소의 결핍정도가 20%로 이중 저항변화층으로 제조하는 것을 제외하고는, 상술된 제조예에 따른 제조방법에 따라 저항변화 메모리를 제조하였다.
<실험예 2>
산소의 결핍정도를 달리한 이중 저항변화층을 갖는 저항변화 메모리 제조
Al2O3 절연층의 산소의 결핍정도가 28%로 이중 저항변화층으로 제조하는 것을 제외하고는, 상술된 제조예에 따른 제조방법에 따라 저항변화 메모리를 제조하였다.
<실험예 3>
산소의 결핍정도를 달리한 이중 저항변화층을 갖는 저항변화 메모리 제조
Al2O3 절연층의 산소의 결핍정도가 32%로 이중 저항변화층으로 제조하는 것을 제외하고는, 상술된 제조예에 따른 제조방법에 따라 저항변화 메모리를 제조하였다.
도 7은 본 발명의 실험예 1, 2 및 3에 따른 저항변화 메모리의 필라멘트 안정성 평가 특성을 나타낸 그래프이다.
구체적으로, 도 7은 실험예 1, 2 및 3에 따라 제작된 메모리 소자의 상부 저항변화 층의 산소 결핍 정도에 따른 형성된 필라멘트의 열적 안정성, 리텐션 (thermal stability, retention) 평가에 대한 결과를 나타낸 것이다.
도 7을 참조하면, 전이 금속 산화물의 산소 결핍 정도가 클수록 필라멘트가 불안정한 것을 통해 산소 공공자리를 임의로 만들어 줄 경우 높은 활성금속 이온 확산도를 가지는 것을 알 수 있고, 적당량의 산소 결핍을 통해 우수한 리텐션 특성 및 높은 온/오프 저항비를 얻을 수 있다.
도 8는 본 발명의 제조예 및 비교예에 따른 저항변화 메모리의 온/오프 저항 상태의 분포를 나타낸 그래프이다.
도 8을 참조하면, 높은 활성 금속 이온 확산도를 가지는 하부 저항변화 층의 도입으로 인해 리셋 과정이 촉진되면서 높은 저항상태의 저항값이 증가하여 높은 온/오프 저항비를 얻을 수 있음을 알 수 있다. 또한, 물리적 절연체의 두께 증가로 인해 전자의 터널링 거리가 길어진 효과도 포함되어 있음을 알 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 하부 전극층 200a: 하부 저항변화층
200b: 상부 저항변화층 201: 단일 저항변화층
210: 전도성 필라멘트 211: 잔존 활성 금속 입자
212: 산소의 공공 300: 상부 전극층

Claims (15)

  1. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 생성 및 소멸에 따른 저항변화를 가지는 저항변화층; 및
    상기 저항변화층 상에 위치하고, 상기 전도성 필라멘트 생성 및 소멸에 관여하는 활성 금속 이온을 포함하는 상부 전극층을 포함하고,
    상기 저항변화 층은,
    상기 하부 전극층 상에 위치하고 제1 전이금속 산화물을 포함하는 하부 저항변화층; 및
    상기 하부 저항변화층 상에 위치하고 제2 전이금속 산화물을 포함하는 상부 저항변화층으로 이루어지고,
    상기 제2 전이금속 산화물은 상기 제1 전이금속 산화물에 비하여, 산소 함량이 더 적은 것을 특징으로 하는 저항변화 메모리.
  2. 제1항에 있어서,
    상기 하부 저항변화층은 상기 상부 저항변화층 보다 상기 전도성 필라멘트를 구성하는 활성 금속 이온의 확산도가 높은 것을 특징으로 하는 저항변화 메모리.
  3. 제1항에 있어서,
    상기 제1 전이금속 산화물은 SiO2, TiO2, HfO2 또는 Al2O3을 포함하는 것인 저항변화 메모리.
  4. 제1항에 있어서,
    상기 제2 전이금속 산화물은 SiOX (x는 1 내지 2), TiOx (x는 1 내지 2), HfOx (x는 1 내지 2) 또는 Al2Ox (x는 1.5 내지 3)을 포함하는 것인 저항변화 메모리.
  5. 제1항에 있어서,
    상기 상부 저항변화층의 두께는 3nm 내지 5nm인 저항변화 메모리.
  6. 제1항에 있어서,
    상기 하부 저항변화층의 두께는 1nm 내지 2nm인 저항변화 메모리.
  7. 제1항에 있어서,
    상기 전도성 필라멘트는 상기 상부 전극층으로부터 침투된 활성 금속 이온의 산화환원 반응에 의해 생성 및 소멸되는 것을 특징으로 하는 저항변화 메모리.
  8. 제1항에 있어서,
    상기 상부 전극층은 Cu, Ag, Ni 또는 Cr을 포함하는 것인 저항변화 메모리.
  9. 제1항에 있어서,
    상기 하부 전극층은 Pt, Ir, W, Au, Ru 또는 TiN 을 포함하는 것인 저항변화 메모리.
  10. 기판 상에 하부 전극층을 형성하는 단계;
    상기 하부 전극층 상에 제1 전이금속 산화물을 포함하는 하부 저항변화층을 형성하는 단계;
    상기 하부 저항변화층 상에 제2 전이금속 산화물을 포함하는 상부 저항변화층을 형성하는 단계; 및
    상기 상부 저항변화층 상에 상부 전극층을 형성하는 단계를 포함하고,
    상기 상부 저항변화층을 형성하는 단계에서, 산소 소스의 양을 조절하여, 상기 제2 전이금속 산화물은 상기 제1 전이금속 산화물보다 산소 함량이 적게 제조하는 것을 특징으로 하는 저항변화 메모리 제조방법.
  11. 제10항에 있어서,
    상기 하부 저항변화층은 상기 상부 저항변화층 보다 전도성 필라멘트를 구성하는 활성 금속 이온의 확산도가 높은 것을 특징으로 하는 저항변화 메모리 제조방법.
  12. 제10항에 있어서,
    상기 제1 전이금속 산화물은 SiO2, TiO2, HfO2 또는 Al2O3을 포함하는 것인 저항변화 메모리 제조방법.
  13. 제10항에 있어서,
    상기 제2 전이금속 산화물은 SiOX (x는 1 내지 2), TiOx (x는 1 내지 2), HfOx (x는 1 내지 2) 또는 Al2Ox (x는 1.5 내지 3)을 포함하는 것인 저항변화 메모리 제조방법.
  14. 제10항에 있어서,
    상기 상부 저항변화층은 3nm 내지 5nm의 두께로 형성되는 것을 특징으로 하는 저항변화 메모리 제조방법.
  15. 제10항에 있어서,
    상기 하부 저항변화층의 1nm 내지 2nm의 두께로 형성되는 것을 특징으로 하는 저항변화 메모리 제조방법.

KR1020160014003A 2016-02-04 2016-02-04 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법 KR101842759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160014003A KR101842759B1 (ko) 2016-02-04 2016-02-04 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014003A KR101842759B1 (ko) 2016-02-04 2016-02-04 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20170093281A true KR20170093281A (ko) 2017-08-16
KR101842759B1 KR101842759B1 (ko) 2018-03-29

Family

ID=59752440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014003A KR101842759B1 (ko) 2016-02-04 2016-02-04 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101842759B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750949A (zh) * 2019-10-30 2021-05-04 台湾积体电路制造股份有限公司 存储器单元及其形成方法、存储器器件
CN114864814A (zh) * 2022-04-06 2022-08-05 华中科技大学 一种选通管及其制备方法
KR20230030276A (ko) * 2021-08-25 2023-03-06 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법
CN116419578A (zh) * 2023-06-12 2023-07-11 北京大学 基于局部单晶相的降低初始化电压的阻变存储器及其制备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205405A (ja) 2019-06-17 2020-12-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリスタ、及びそれを含むニューロモーフィック装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750949A (zh) * 2019-10-30 2021-05-04 台湾积体电路制造股份有限公司 存储器单元及其形成方法、存储器器件
US11696521B2 (en) 2019-10-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. High electron affinity dielectric layer to improve cycling
KR20230030276A (ko) * 2021-08-25 2023-03-06 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법
CN114864814A (zh) * 2022-04-06 2022-08-05 华中科技大学 一种选通管及其制备方法
CN114864814B (zh) * 2022-04-06 2024-04-23 华中科技大学 一种选通管及其制备方法
CN116419578A (zh) * 2023-06-12 2023-07-11 北京大学 基于局部单晶相的降低初始化电压的阻变存储器及其制备
CN116419578B (zh) * 2023-06-12 2023-09-08 北京大学 基于局部单晶相的降低初始化电压的阻变存储器及其制备

Also Published As

Publication number Publication date
KR101842759B1 (ko) 2018-03-29

Similar Documents

Publication Publication Date Title
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
Park et al. Multibit Operation of $\hbox {TiO} _ {x} $-Based ReRAM by Schottky Barrier Height Engineering
Fang et al. $\hbox {HfO} _ {x}/\hbox {TiO} _ {x}/\hbox {HfO} _ {x}/\hbox {TiO} _ {x} $ Multilayer-Based Forming-Free RRAM Devices With Excellent Uniformity
KR101570903B1 (ko) 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
US8395927B2 (en) Memory cell with resistance-switching layers including breakdown layer
EP2368268B1 (en) Memristive device and methods of making and using the same
JP5796079B2 (ja) 長期耐久性メモリスタ用のデバイス構造
Kim et al. Effect of Scaling $\hbox {WO} _ {x} $-Based RRAMs on Their Resistive Switching Characteristics
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
US8664632B2 (en) Memory device
US20120153249A1 (en) Composition of Memory Cell With Resistance-Switching Layers
TW201251160A (en) Method of fabricating memory device
Woo et al. Control of Cu conductive filament in complementary atom switch for cross-point selector device application
US11659779B2 (en) Memory cell and method of forming the same
GB2561168B (en) A switching resistor and method of making such a device
Park et al. Improved switching variability and stability by activating a single conductive filament
JPWO2012169195A1 (ja) 抵抗変化素子及びその製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR101520221B1 (ko) 저항 변화 메모리 소자
US20180033960A1 (en) Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
KR102072091B1 (ko) 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
JP5939482B2 (ja) 抵抗変化型メモリ素子およびその製造方法
JP5798052B2 (ja) 記憶装置
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant