KR20170091729A - Light emitting device and light emitting device packaging - Google Patents
Light emitting device and light emitting device packaging Download PDFInfo
- Publication number
- KR20170091729A KR20170091729A KR1020177018445A KR20177018445A KR20170091729A KR 20170091729 A KR20170091729 A KR 20170091729A KR 1020177018445 A KR1020177018445 A KR 1020177018445A KR 20177018445 A KR20177018445 A KR 20177018445A KR 20170091729 A KR20170091729 A KR 20170091729A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- light emitting
- emitting device
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
발광 디바이스 및 발광 디바이스 패키지가 제공된다. 발광 디바이스(10)는 발광 구조체(13)를 포함한다. 발광 구조체(13)는 순차적으로 적층된 제 1 도전형 반도체 층(133), 활성층(132) 및 제 2 도전형 반도체 층(131)을 포함한다. 제 2 도전형 반도체 층(131)은 발광 구조체(13)의 광 출력 표면으로 기능한다. 제 1 전극(16)은 활성층(132)과 반대 측의 제 1 도전형 반도체 층(133)의 표면 상에 배치되고 제 1 도전형 반도체 층(133)과 전기적으로 접속된다. 제 1 전극 층(12)은 활성층(132)과 반대 측의 제 2 도전형 반도체 층(131)의 표면 상에 배치되고 제 2 도전형 반도체 층(131)과 전기적으로 접속된다. 제 2 전극(18)은 발광 구조체(13)를 관통하고 제 1 전극 층(12)과 전기적으로 접속된다. 절연 층(17)은 발광 구조체(13)와 제 2 전극(18) 사이에 배치된다. 본 발명을 사용함으로써, 전극은 발광 디바이스의 하면으로부터 도출되므로, 와이어를 연결하는 것에 의해 광이 흡수 및 차단되는 것을 방지하여 광 출력율이 증가된다.A light emitting device and a light emitting device package are provided. The light emitting device 10 includes a light emitting structure 13. The light emitting structure 13 includes a first conductive type semiconductor layer 133, an active layer 132, and a second conductive type semiconductor layer 131 which are sequentially stacked. The second conductivity type semiconductor layer 131 functions as a light output surface of the light emitting structure 13. The first electrode 16 is disposed on the surface of the first conductivity type semiconductor layer 133 on the side opposite to the active layer 132 and is electrically connected to the first conductivity type semiconductor layer 133. The first electrode layer 12 is disposed on the surface of the second conductivity type semiconductor layer 131 on the side opposite to the active layer 132 and is electrically connected to the second conductivity type semiconductor layer 131. The second electrode 18 penetrates the light emitting structure 13 and is electrically connected to the first electrode layer 12. [ The insulating layer 17 is disposed between the light emitting structure 13 and the second electrode 18. By using the present invention, since the electrode is derived from the lower surface of the light emitting device, the light is prevented from being absorbed and blocked by connecting the wires, and the light output rate is increased.
Description
관련 출원에 대한 상호 참조Cross-reference to related application
본 출원은 2014년 12월 30일자로 출원된 "발광 디바이스 및 발광 디바이스 패키지"라는 명칭의 중국 특허 출원 제 201410848993.8 호의 우선권을 주장하며, 그 개시 내용은 그 전체가 본원에 참조에 의해 통합된다.This application claims priority of Chinese patent application No. 201410848993.8 entitled " Light Emitting Device and Light Emitting Device Package, " filed on December 30, 2014, the disclosure of which is incorporated herein by reference in its entirety.
발명의 분야Field of invention
본 발명은 발광 디바이스의 분야에 관한 것으로, 특히, 발광 디바이스 및 발광 디바이스 패키지에 관한 것이다.FIELD OF THE INVENTION The present invention relates to the field of light emitting devices, and more particularly to light emitting devices and light emitting device packages.
에너지의 지속 가능한 사용은 사회적인 관심의 초점이 되었고, 과학자들은 현재 직면한 에너지 압박을 완화하기 위해 다양한 저 전력 소비 및 고성능 발광 램프를 개발하고 있다. 발광 다이오드(LED라고 함)는 효율 및 에너지 절약 면에서 두드러진 효과를 가지며 삶의 다양한 분야에서 점점 더 인기를 얻고 있다.Sustainable use of energy has become a focus of social interest and scientists are developing a variety of low power consumption and high performance luminescent lamps to mitigate the energy pressures that are faced today. Light emitting diodes (LEDs) have a prominent effect on efficiency and energy savings, and are becoming increasingly popular in a variety of areas of life.
종래 기술에서, LED 발광 칩과 같은 발광 디바이스는 일반적으로 광 출력 표면으로부터 와이어를 연결한다. 그러나, 와이어/리드 자체는 발광 디바이스로부터 방출된 광을 흡수하고 차단하여, 발광 디바이스의 광 추출 효율에 영향을 미친다.In the prior art, light emitting devices such as LED light emitting chips typically connect wires from the light output surface. However, the wire / lead itself absorbs and blocks the light emitted from the light emitting device, thus affecting the light extraction efficiency of the light emitting device.
본 발명의 실시예는 발광 칩이 발광 효율을 저하시키는 와이어/리드에 의해 전극과 접속되는 기술적 문제점을 과제로 하며, 따라서 리드가 광을 흡수 및 차단하는 것을 방지하여 발광 디바이스의 광 추출 효율을 향상시키기 위한 발광 디바이스 및 발광 디바이스 패키지를 제공한다.SUMMARY OF THE INVENTION An embodiment of the present invention is directed to a technical problem in which a light emitting chip is connected to an electrode by a wire / lead that lowers luminous efficiency, and thus prevents a lead from absorbing and blocking light, And a light emitting device package.
제 1 측면에서, 본 발명의 실시예는 발광 디바이스를 제공한다. 상기 발광 디바이스는, 순차적으로 적층된 제 1 도전형 반도체 층, 활성층 및 제 2 도전형 반도체 층을 포함하는 발광 구조체 - 상기 제 2 도전형 반도체 층은 상기 발광 구조체의 광 출력 표면으로 사용됨 - 와, 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고 상기 제 1 도전형 반도체 층과 전기적으로 접속되는 제 1 전극과, 상기 활성층과 반대 측의 상기 제 2 도전형 반도체 층의 표면 상에 배치되고 상기 제 2 도전형 반도체 층과 전기적으로 접속되는 제 1 전극 층과, 상기 발광 구조체를 관통하고 상기 제 1 전극 층과 전기적으로 접속되는 제 2 전극과, 상기 발광 구조체와 상기 제 2 전극 사이에 배치되는 절연 층을 포함한다.In a first aspect, an embodiment of the present invention provides a light emitting device. The light emitting device includes a first conductive semiconductor layer sequentially stacked, an active layer, and a second conductive semiconductor layer, the second conductive semiconductor layer being used as a light output surface of the light emitting structure, A first electrode disposed on a surface of the first conductivity type semiconductor layer on the side opposite to the active layer and electrically connected to the first conductivity type semiconductor layer, and a second electrode electrically connected to the second conductivity type semiconductor layer on the side opposite to the active layer A first electrode layer disposed on a surface of the first conductive semiconductor layer and electrically connected to the second conductive semiconductor layer; a second electrode penetrating the light emitting structure and electrically connected to the first electrode layer; And an insulating layer disposed between the two electrodes.
제 1 측면과 관련하여, 제 1 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통한다.According to a first aspect, in a first possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is disposed on a surface of the first conductive type semiconductor layer opposite to the active layer, One electrode and the second electrode all pass through the reflective layer.
제 1 측면과 관련하여, 제 2 가능한 구현에서, 상기 발광 디바이스는 투과 층을 더 포함하고, 상기 투과 층은 상기 제 2 도전형 반도체 층과 반대 측의 상기 제 1 전극 층의 표면 상에 배치되고, 상기 투과 층은 상기 발광 구조체의 광 추출 효율을 증가시키기 위한 것이다. According to a first aspect, in a second possible implementation, the light emitting device further comprises a transmissive layer, wherein the transmissive layer is disposed on a surface of the first electrode layer opposite to the second conductivity type semiconductor layer , And the transmissive layer is for increasing the light extraction efficiency of the light emitting structure.
제 1 측면의 제 2 가능한 구현과 관련하여, 제 3 가능한 구현에서, 상기 제 1 전극과 반대 측의 상기 투과 층의 표면은 요철 형상(concave and convex shaped)이다.With respect to the second possible implementation of the first aspect, in a third possible implementation, the surface of the transmissive layer opposite the first electrode is concave and convex shaped.
제 1 측면과 관련하여, 제 4 가능한 구현에서, 상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 전극은 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이에 배치된다.In relation to the first aspect, in a fourth possible implementation, the light emitting device further comprises a second electrode layer, and the second electrode layer is arranged on the surface of the first conductivity type semiconductor layer on the side opposite to the active layer Wherein the first electrode and the first conductive type semiconductor layer are electrically connected to each other through the second electrode layer and the second electrode passes through the second electrode layer, And is disposed between the electrode and the second electrode layer.
제 1 측면의 제 4 가능한 구현과 관련하여, 제 5 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통한다. With regard to a fourth possible implementation of the first aspect, in a fifth possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is formed on the side of the second electrode layer opposite to the first conductive semiconductor layer Wherein the first electrode and the second electrode all pass through the reflective layer.
제 1 측면과 관련하여, 제 6 가능한 구현에서, 상기 발광 디바이스는 제 1 패드 및 제 2 패드를 더 포함하고, 상기 제 1 패드는 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 1 전극의 표면 상에 배치되어 상기 제 1 전극과 전기적으로 접속되며, 상기 제 2 패드는 상기 제 1 전극 층과 반대 측의 상기 제 2 전극의 표면 상에 배치되어 상기 제 2 전극과 전기적으로 접속된다. In a sixth possible implementation, the light emitting device further comprises a first pad and a second pad, wherein the first pad is electrically connected to the first electrode on the opposite side of the first conductive type semiconductor layer And the second pad is disposed on the surface of the second electrode opposite to the first electrode layer and is electrically connected to the second electrode.
제 1 측면의 제 6 가능한 구현과 관련하여, 제 7 가능한 구현에서, 상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 패드는 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이 및 상기 제 2 패드와 상기 제 2 전극 층 사이에 배치된다.In a seventh possible implementation, in relation to the sixth possible implementation of the first aspect, the light emitting device further comprises a second electrode layer, wherein the second electrode layer is formed on the first conductive semiconductor layer Wherein the first electrode and the first conductive type semiconductor layer are electrically connected to each other through the second electrode layer and the second pad passes through the second electrode layer, Is also disposed between the second electrode and the second electrode layer and between the second pad and the second electrode layer.
제 1 측면의 제 7 가능한 구현과 관련하여, 제 8 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 또는 상기 제 1 패드는 상기 반사 층을 관통하고, 상기 제 2 전극 또는 상기 제 2 패드는 상기 반사 층을 관통한다.In a seventh possible implementation of the first aspect, in a eighth possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is formed on the second electrode layer on the opposite side of the first conductive semiconductor layer Wherein the first electrode or the first pad passes through the reflective layer and the second electrode or the second pad passes through the reflective layer.
제 2 측면에서, 본 발명의 실시예는 발광 디바이스를 포함하는 발광 디바이스 패키지를 제공한다. 상기 발광 디바이스는, 순차적으로 적층된 제 1 도전형 반도체 층, 활성층 및 제 2 도전형 반도체 층을 포함하는 발광 구조체 - 상기 제 2 도전형 반도체 층은 상기 발광 구조체의 광 출력 표면으로 기능함 - 와, 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고 상기 제 1 도전형 반도체 층과 전기적으로 접속되는 제 1 전극과, 상기 활성층과 반대 측의 상기 제 2 도전형 반도체 층의 표면 상에 배치되고 상기 제 2 도전형 반도체 층과 전기적으로 접속되는 제 1 전극 층과, 상기 발광 구조체를 관통하고 상기 제 1 전극 층과 전기적으로 접속되는 제 2 전극과, 상기 발광 구조체와 상기 제 2 전극 사이에 배치되는 절연 층을 포함한다. In a second aspect, an embodiment of the present invention provides a light emitting device package including a light emitting device. The light emitting device includes a first conductive semiconductor layer sequentially stacked, an active layer, and a second conductive semiconductor layer, the second conductive semiconductor layer serving as a light output surface of the light emitting structure, A first electrode disposed on the surface of the first conductivity type semiconductor layer on the side opposite to the active layer and electrically connected to the first conductivity type semiconductor layer, and a second electrode on the side opposite to the active layer, A first electrode layer disposed on a surface of the light emitting structure and electrically connected to the second conductivity type semiconductor layer, a second electrode penetrating the light emitting structure and electrically connected to the first electrode layer, And an insulating layer disposed between the second electrodes.
제 2 측면과 관련하여, 제 1 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통한다.In a second possible implementation, in the first possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is disposed on a surface of the first conductive type semiconductor layer opposite to the active layer, One electrode and the second electrode all pass through the reflective layer.
제 2 측면과 관련하여, 제 2 가능한 구현에서, 상기 발광 디바이스는 투과 층을 더 포함하고, 상기 투과 층은 상기 제 2 도전형 반도체 층과 반대 측의 상기 제 1 전극 층의 표면 상에 배치되고, 상기 투과 층은 상기 발광 구조체의 광 추출 효율을 증가시키기 위한 것이다. According to a second aspect, in a second possible implementation, the light emitting device further comprises a transmissive layer, the transmissive layer being disposed on a surface of the first electrode layer opposite to the second conductivity type semiconductor layer , And the transmissive layer is for increasing the light extraction efficiency of the light emitting structure.
제 2 측면의 제 2 가능한 구현과 관련하여, 제 3 가능한 구현에서, 상기 제 1 전극과 반대 측의 상기 투과 층의 표면은 요철 형상이다.With respect to the second possible implementation of the second aspect, in a third possible implementation, the surface of the transmissive layer on the side opposite to the first electrode has a concavo-convex shape.
제 2 측면과 관련하여, 제 4 가능한 구현에서, 상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 전극은 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이에 배치된다.In a fourth possible implementation, in relation to the second aspect, the light emitting device further comprises a second electrode layer, and the second electrode layer is disposed on the surface of the first conductivity type semiconductor layer on the side opposite to the active layer Wherein the first electrode and the first conductive type semiconductor layer are electrically connected to each other through the second electrode layer and the second electrode passes through the second electrode layer, And is disposed between the electrode and the second electrode layer.
제 2 측면의 제 4 가능한 구현과 관련하여, 제 5 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 및 상기 제 2 전극은 상기 반사 층을 관통한다. In a fourth possible implementation of the second aspect, in a fifth possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is formed on the second electrode layer on the opposite side of the first conductive semiconductor layer Wherein the first electrode and the second electrode pass through the reflective layer.
제 2 측면과 관련하여, 제 6 가능한 구현에서, 상기 발광 디바이스는 제 1 패드 및 제 2 패드를 더 포함하고, 상기 제 1 패드는 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 1 전극의 표면 상에 배치되어 상기 제 1 전극과 전기적으로 접속되며, 상기 제 2 패드는 상기 제 1 전극 층과 반대 측의 상기 제 2 전극의 표면 상에 배치되어 상기 제 2 전극과 전기적으로 접속된다. In a sixth possible implementation, the light emitting device further comprises a first pad and a second pad, wherein the first pad is electrically connected to the first electrode on the opposite side of the first conductive type semiconductor layer And the second pad is disposed on the surface of the second electrode opposite to the first electrode layer and is electrically connected to the second electrode.
제 2 측면의 제 6 가능한 구현과 관련하여, 제 7 가능한 구현에서, 상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 패드는 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이 및 상기 제 2 패드와 상기 제 2 전극 층 사이에 배치된다.In a sixth possible implementation of the second aspect, in a seventh possible implementation, the light emitting device further comprises a second electrode layer, wherein the second electrode layer is formed on the first conductive semiconductor layer Wherein the first electrode and the first conductive type semiconductor layer are electrically connected to each other through the second electrode layer and the second pad passes through the second electrode layer, Is also disposed between the second electrode and the second electrode layer and between the second pad and the second electrode layer.
제 2 측면의 제 7 가능한 구현과 관련하여, 제 8 가능한 구현에서, 상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 또는 상기 제 1 패드는 상기 반사 층을 관통하고, 상기 제 2 전극 또는 상기 제 2 패드는 상기 반사 층을 관통한다.In a seventh possible implementation of the second aspect, in a eighth possible implementation, the light emitting device further comprises a reflective layer, wherein the reflective layer is formed on the second electrode layer on the opposite side of the first conductive semiconductor layer Wherein the first electrode or the first pad passes through the reflective layer and the second electrode or the second pad passes through the reflective layer.
본 발명의 실시예와 연관된 발광 디바이스를 채택함으로써, 제 1 전극 및 제 2 전극은 발광 디바이스의 광 출력 표면의 이면으로부터 돌출되어 있으므로, 발광 디바이스의 광 출력 표면으로부터 와이어를 연결할 필요가 없으며, 이는 제 1 전극 및 제 2 전극에 접속된 와이어/리드가 광을 흡수 및 차단하는 것을 피할 수 있고, 그 결과 광 추출 효율이 향상된다. 또한, 본 발명의 실시예와 연관된 발광 디바이스는 제 1 전극 층 상에 투과 층을 배치하므로, 방출된 광은 투과 층의 도움으로 더욱 균일해질 것이다. 또한, 투과 층의 상부 표면에 요철 구조가 배치될 수 있으므로, 투과 층의 표면적이 증가하여 광 추출 효율을 향상시킬 수 있다. 투과 층과 제 2 도전형 반도체 층 사이에 제 1 전극 층을 배치함으로써, 제 2 전극을 통해 흐르는 전류는 제 1 전극 층을 통해 제 2 도전형 반도체 층으로 균일하게 전파(spread)될 수 있고, 제 1 전극과 제 1 도전형 반도체 층 사이에 제 2 전극 층을 배치함으로써, 제 1 전극을 통해 흐르는 전류는 제 2 전극 층을 통해 제 1 도전형 반도체 층으로 균일하게 전파될 수 있으며, 그 결과, 발광 구조체의 발광 성능이 향상된다. 또한, 제 1 도전형 반도체 층과 반대 측의 제 2 전극 층의 표면 상에 반사 층을 배치함으로써, 발광 구조체의 제 1 도전형 반도체 층에 의해 발산된 광은 발광 구조체의 광 출력 표면을 향해 반사될 수 있고, 따라서 광 추출 효율이 향상된다.By adopting the light emitting device associated with the embodiment of the present invention, it is not necessary to connect the wire from the light output surface of the light emitting device since the first electrode and the second electrode protrude from the back surface of the light output surface of the light emitting device, The wires / leads connected to the first electrode and the second electrode can be prevented from absorbing and blocking the light, and as a result, the light extraction efficiency is improved. In addition, the light emitting device associated with embodiments of the present invention will place the transmissive layer on the first electrode layer, so that the emitted light will be more uniform with the aid of the transmissive layer. Further, since the concavo-convex structure can be arranged on the upper surface of the transmissive layer, the surface area of the transmissive layer can be increased and the light extraction efficiency can be improved. By disposing the first electrode layer between the transmissive layer and the second conductivity type semiconductor layer, a current flowing through the second electrode can be uniformly spread to the second conductivity type semiconductor layer through the first electrode layer, By arranging the second electrode layer between the first electrode and the first conductivity type semiconductor layer, the current flowing through the first electrode can be uniformly propagated to the first conductivity type semiconductor layer through the second electrode layer, , The light emitting performance of the light emitting structure is improved. Further, by arranging the reflective layer on the surface of the second electrode layer opposite to the first conductivity type semiconductor layer, the light emitted by the first conductivity type semiconductor layer of the light emitting structure is reflected toward the light output surface of the light emitting structure So that the light extraction efficiency is improved.
본 발명의 실시예의 기술적 해결책을 더 명확하게 설명하기 위해, 도면은 실시예의 설명에 사용되며 이하에서는 간단한 설명이 주어질 것이다. 명백하게, 다음의 설명에서 도면은 본 발명의 실시예들 중 일부일 뿐이며, 당업자는 창조적 노력없이 이들 도시된 도면에 따라 다른 도면을 얻을 수 있다.
도 1은 본 발명의 실시예에 따른 발광 디바이스의 개략적 구조 사시도이다.
도 2는 본 발명의 실시예에 따른 도 1의 단면 A-A'의 개략적 구조도이다.
도 3은 본 발명의 실시예에 따른 다른 발광 디바이스의 개략적 구조 사시도이다.
도 4는 본 발명의 실시예에 따른 도 3의 단면 A-A'의 개략적 구조도이다.
도 5는 본 발명의 실시예에 따른 또 다른 발광 디바이스의 개략적 구조 사시도이다.
도 6은 본 발명의 실시예에 따른 도 5의 단면 A-A'의 개략적 구조도이다.
도 7 내지 도 17은 본 발명의 실시예에 따른 발광 디바이스의 프로세스 흐름도이다.
도 18은 본 발명의 일 실시예에 따른 발광 디바이스 패키지의 개략적 구조도이다.BRIEF DESCRIPTION OF THE DRAWINGS For a more clear description of the technical solution of an embodiment of the present invention, the drawings are used in the description of the embodiments and a brief description will be given hereinafter. Obviously, in the following description, the drawings are only a few of the embodiments of the present invention, and those skilled in the art can obtain other drawings according to these drawings without creative effort.
1 is a schematic structural perspective view of a light emitting device according to an embodiment of the present invention.
2 is a schematic structural view of a cross section A-A 'of FIG. 1 according to an embodiment of the present invention.
3 is a schematic structural perspective view of another light emitting device according to an embodiment of the present invention.
4 is a schematic structural view of section A-A 'of FIG. 3 according to an embodiment of the present invention.
5 is a schematic structural perspective view of another light emitting device according to an embodiment of the present invention.
6 is a schematic structural view of section A-A 'of FIG. 5 according to an embodiment of the present invention.
7 to 17 are process flow diagrams of a light emitting device according to an embodiment of the present invention.
18 is a schematic structural view of a light emitting device package according to an embodiment of the present invention.
이하에서는, 본 발명의 실시예들의 첨부된 도면을 참조하여, 본 발명의 실시예들에서의 기술적 해결책이 명확하고 완전하게 설명될 것이다. 명백하게, 이하에서 설명되는 본 발명의 실시예들은 본 발명의 실시예들의 일부일 뿐, 모든 실시예는 아니다. 본 발명의 설명된 실시예에 기초하여, 창의적인 노력없이 당업자가 얻은 다른 모든 실시예는 본 발명의 보호 범위에 속한다.In the following, technical solutions in embodiments of the present invention will be clearly and completely described with reference to the accompanying drawings of embodiments of the present invention. Obviously, the embodiments of the present invention described below are only a part of embodiments of the present invention, and not all embodiments. On the basis of the described embodiments of the present invention, all other embodiments obtained by those skilled in the art without creative effort are within the scope of the present invention.
본 발명의 실시예에서 사용된 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것이 아님이 명시된다. 본 발명의 실시예 및 첨부된 청구범위에서 사용될 때, 단수 형태 "하나", "상기" 및 "그"는 문맥이 명백히 다르게 지시하지 않는 한, 복수 형태를 포함한다. 본 명세서에서 사용된 "및/또는"이라는 용어는 하나 이상의 연관된 나열된 항목 중 임의의 것 또는 이들의 모든 가능한 조합을 포함하는 것을 의미함을 이해해야 한다. 또한, 실시예의 설명에서 "상부", "하부", "상면", "하면", "상부 표면" 및 "하부 표면"과 같은 방향 용어는, 발광 디바이스의 광 출력 방향을 기준으로 사용하여, 특정 부분에 대해, 광 출력 방향 쪽으로 향하는 부분은 "상부", "상면", "상부 표면" 등으로 지칭될 수 있고, 광 출력 방향과 반대 쪽으로 향하는 부분은 "하부", "하면", "하부 표면" 등으로 지칭될 수 있다.It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used in the embodiments of the present invention and the appended claims, the singular forms "a," "the," and "the" include plural forms unless the context clearly indicates otherwise. It is to be understood that the term "and / or" as used herein is meant to encompass any of the one or more associated listed items or all possible combinations thereof. Further, in the description of the embodiment, directional terms such as "upper", "lower", "upper surface", "lower surface", "upper surface" and "lower surface" The portion facing toward the light output direction may be referred to as an "upper "," upper surface ", "upper surface" Quot; and the like.
도 1 및 도 2를 참조하면, 도 1은 본 발명의 실시예에 따른 발광 디바이스의 개략적 구조 사시도이고, 도 2는 본 발명의 실시예에 따른 도 1의 단면 A-A'의 개략적 구조도이다. 발광 디바이스(10)는 발광 구조체(13), 제 1 전극(16), 제 1 전극 층(12), 제 2 전극(18) 및 절연 층(17)을 포함한다. 발광 구조체(13)는 전력이 공급될 때 광을 방출하도록 구성된다(즉, 구조화되고 배열된다). 발광 구조체(13)는 순차적으로 적층된 제 1 도전형 반도체 층(133), 활성층(132) 및 제 2 도전형 반도체 층(131)을 포함한다. 제 1 전극(16)은 활성층(132)과 반대 측의 제 1 도전형 반도체 층(133)의 표면 상에 배치되고, 발광 구조체(13)의 전류를 전달하도록 제 1 도전형 반도체 층(133)과 전기적으로 접속된다. 제 1 전극 층(12)은 활성층(132)과 반대 측의 제 2 도전형 반도체 층(131)의 표면 상에 배치되고, 발광 구조체(13)의 전류를 전달하도록 제 2 도전형 반도체 층(131)과 전기적으로 접속된다. 제 2 전극(18)은 발광 구조체(13)을 관통하고 제 1 전극 층(12)과 전기적으로 접속되어, 제 1 전극 층(12)을 통해 발광 구조체(13)를 향해 전류를 전달한다. 제 2 전극(18)이 발광 구조체(13)와 직접 전기적으로 접속되는 것을 피하기 위해, 발광 구조체(13)와 제 2 전극(18) 사이에 절연 층(17)이 배치되는데, 예를 들면, 절연 층(17)은 제 2 전극(18)을 둘러싸도록 배치된다.1 and 2, FIG. 1 is a schematic structural perspective view of a light emitting device according to an embodiment of the present invention, and FIG. 2 is a schematic structural view of a cross section A-A 'of FIG. 1 according to an embodiment of the present invention. The
이 실시예를 더욱 완전하게 하기 위해, 발광 디바이스(10)는 투과 층(11)을 더 포함한다. 투과 층(11)은 제 2 도전형 반도체 층(131)과 반대 측의 제 1 전극 층(12)의 표면 상에 배치된다. 투과 층(11)은 발광 구조체(13)의 광 추출 효율을 증가시키기 위해 형성된다. 투과 층(11)은 사파이어, 수지 등의 투명 재료로 이루어지고, 여기에서 제한되지 않는다. 투과 층(11)은 광을 전달하기 위해 사용되며, 투과 층(11)의 상부 표면은 투과 층의 표면적을 증가시켜 광 추출 효율을 향상시키기 위해 요철 구조와 같은 패턴을 갖는다. To further complete this embodiment, the
발광 디바이스(10)는 제 1 패드(19)와 제 2 패드(20)를 더 포함한다. 제 1 패드(19)는 제 1 도전형 반도체 층(133)과 반대 측의 제 1 전극(16)의 표면 상에 배치되고, 제 1 전극(16)으로 전류를 전달하기 위해 제 1 전극(16)과 전기적으로 접속된다. 제 2 패드(20)는 제 1 전극 층(12)과 반대 측의 제 2 전극(18)의 표면 상에 배치되고, 제 2 전극(18)으로 전류를 전달하기 위해 제 2 전극(16)과 전기적으로 접속된다.The
구체적으로, 발광 디바이스(10)에 포함되는 부품/요소에 대해 그 구조적 순서에 따라 상세하게 설명할 것이다. 또한, 설명의 편의상, 광 출력 방향을 위쪽 방향으로 임시로 설정했으나, 기준 대상이 변경된 경우에는 이 실시예의 방향 용어도 그에 상응하게 변경되어야 함이 명백하다.Specifically, the components / elements included in the
제 1 전극 층(12)은 투과 층(11)의 하부 표면 상에 배치된다. 제 1 전극 층(12)은 전기적 도전성 재료이고, Au(금), Al(알루미늄), Pd(팔라듐) 또는 Rh(로듐)과 같은 전기적 도전성 재료는 광 투과 특성을 가지므로 이것에 의해 형성된 막은 전기적 도전성뿐만 아니라 광 투과성을 가지며, 본 발명은 그 재료에 어떠한 제한도 부과하지 않는다.The
발광 구조체(13)는 투과 층(11)과 반대 측의 제 1 전극 층(12)의 표면, 즉, 제 1 전극 층(12)의 하부 표면 상에 배치된다. 발광 구조체(13)는 제 1 도전형 반도체 층(133), 활성층(132) 및 제 2 도전형 반도체 층(131)을 포함한다. 활성층(132)은 제 1 도전형 반도체 층(133) 상에 배치되고, 제 2 도전형 반도체 층(131)은 활성층(132) 상에 배치되고, 제 1 도전형 반도체 층(133), 활성층(132) 및 제 2 도전형 반도체 층(131)은 서로 전기적으로 접속되어 광을 방출할 수 있는 요소를 형성하며, 이 요소가 상부 및 하부 표면에서 각각 반대 극성을 갖는 전극과 접속된 후에, 이것에는 광을 방출하도록 전력이 공급될 수 있다.The
제 1 도전형 반도체 층(133)은 제 1 유형의 이온이 도핑된 적어도 하나의 반도체 층을 포함하는데, 제 1 도전형 반도체 층(133)이 N 형 반도체 층일 경우, 제 1 도전형 반도체 층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP 중 적어도 하나를 포함할 수 있다. 제 1 유형의 이온이 N 형 이온인 경우, 제 1 도전형 반도체 층(133)은 Si, Ge, Sn, Se 또는 Te를 포함할 수 있다.When the first conductivity
활성층(132)은 Ⅲ-Ⅴ 족 화합물 반도체(들)를 포함할 수 있다. 활성층(132)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조 및 양자 점 구조 중 적어도 하나를 포함할 수 있다. 활성층(132)의 우물 층/장벽 층은 InGaN/GaN, GaN/AlGaN 또는 InGaN/InGaN의 쌍 구조를 포함할 수 있으나, 실시예는 이에 제한되지 않는다. 활성층(132)은 발광 파장에 따른 밴드 갭을 갖는 재료로 이루어진다. 예를 들어, 파장이 460~470nm인 청색광의 경우, 활성층(132)은 InGaN 우물 층/GaN 장벽 층을 포함하는 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 활성층(132)은 청색광, 적색광 또는 녹색광과 같은 가시광선 주파수 대역의 광을 제공할 수 있는 재료를 선택적으로 포함할 수 있으며, 이 재료는 실시예의 기술적 범위 내에서 다양하게 변할 수 있다.The
제 2 도전형 반도체 층(131)은 제 2 유형의 이온이 도핑된 적어도 하나의 반도체 층을 포함한다. 제 2 도전형 반도체 층(131)이 P 형 반도체 층인 경우, 제 2 도전형 반도체 층(131)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP 중 적어도 하나를 포함할 수 있다. 제 2 유형의 이온이 P 형 이온인 경우, 제 2 도전형 반도체 층(131)은 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있다.The second conductivity
구체적으로, 발광 구조체(13)의 제 2 도전형 반도체 층(131)의 상부 표면은 제 1 전극 층(12)의 하부 표면과 접촉되며, 따라서, 제 2 도전형 반도체 층(131)과 제 1 전극 층(12)은 그들 사이에서 전류를 균일하고 안정되게 확산/전파시킬 수 있다.The upper surface of the second conductivity
제 1 전극(16)은 발광 구조체(13)와 전기적으로 접속된다. 구체적으로, 제 1 전극(16)은 활성층(132)과 반대 측의 발광 구조체(13)의 제 1 도전형 반도체 층(133)의 표면과 접촉하여, 제 1 전극(16)과 제 1 도전형 반도체 층(133) 사이에서 전류가 보다 균일하게 전달되게 한다. 제 1 도전형 반도체 층(133)의 하부 표면과 제 1 전극(16)과의 구체적인 접촉 부분은 여기에서 제한되지 않는다.The first electrode (16) is electrically connected to the light emitting structure (13). Specifically, the
제 2 전극(18)은 제 1 전극 층(12)과 접촉된다. 구체적으로, 제 2 전극(18)은 발광 구조체(13)를 관통하고 투과 층(11)과 반대 측의 제 1 전극 층(12)의 표면과 접촉하여 전기 접속을 형성함으로써, 제 1 전극 층(12)을 이용하여 제 2 도전형 반도체 층(131)으로 전류를 확산시킨다. 제 2 전극(18)은 발광 구조체(13)를 관통하지만, 발광 구조체(13)와 전기적으로 접촉하지 않는다는 것에 유의해야 한다. 구체적으로, 제 2 전극(18)과 발광 구조체(13) 사이에 절연 층(17)이 배치되어, 제 2 전극(18)은 발광 구조체(13)와 직접적으로 접속하지 않고 제 2 전극 층(12)을 통해 발광 구조체(13)의 제 2 도전형 반도체 층(131)과 간접적으로 접속함으로써 전류 전달을 달성한다.The second electrode (18) is in contact with the first electrode layer (12). Specifically, the
절연 층(17)에 의해 사용되는 재료는 절연성 페인트, 절연성 페이스트, 절연지, 절연성 섬유 제품, 플라스틱, 고무, 리놀륨 페인트 튜브 및 절연 함침 섬유 제품, 전기용 박막, 복합 제품 및 접착 테이프, 전기용 라미네이트와 같은 유기 고체 절연성 재료, 또는 주로 운모, 유리, 세라믹 또는 이들의 제품 등인 무기 고체 절연 재료를 포함하지만 이에 제한되지 않는다.The material used by the insulating
또한, 제 1 전극(16) 및 제 2 전극(18)의 재료는 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Rh, Au, Ir, Pt, W 및 Au 또는 이들의 혼합물을 포함하지만, 이 실시예는 재료를 제한하지 않는다. 또한, 제 1 전극(16) 및 제 2 전극(18) 각각의 상면 구조는, 선형 패턴, 미앤더(meander) 패턴, 선형 패턴과 미앤더 패턴의 혼합 패턴, 하나의 패턴으로부터 분기된 복수의 패턴, 다각형 패턴, 격자형 패턴, 도트형 패턴, 다이아몬드 패턴, 평행사변형 패턴, 메쉬형 패턴, 스트라이프 패턴, 십자형 패턴, 별 패턴, 원형 패턴 또는 이들의 혼합 패턴을 포함하지만, 이에 제한되지 않으며, 이 실시예는 여기에 제한되지 않는다. 패턴을 갖는 제 1 전극(16)은 제 1 도전형 반도체 층(133)에 균일하게 전력을 공급함으로써 전류가 한 곳에 집중되는 것을 방지할 수 있고, 패턴을 갖는 제 2 전극(18)은 제 2 도전형 반도체 층(131)에 균일한 전력을 공급함으로써 전류가 한 곳에 집중되는 것을 방지할 수 있다.The material of the
또한, 제 1 전극(16)의 하부에는 전력을 원활하게 전달하기 위해 제 1 패드(19)가 형성될 수 있고, 제 2 전극(18)의 하부에는 전력을 원활하게 전달하기 위해 제 2 패드(20)가 접속될 수 있다. 제 1 패드(19) 및 제 2 패드(20)는 각각, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Rh, Au, Ir, Pt, W 또는 Au를 포함하는 재료로 이루어질 수 있으며, 이 실시예는 여기에서 재료를 제한하지 않는다.A
전술된 구조에 기초하여, 제 1 패드(19)를 전원의 양극(positive electrode)에 접속함으로써, 제 1 패드(19)는 전원으로부터 나오는 전류를 획득할 수 있고, 다음에, 그 전류를 자신과 접속된 제 1 전극(16)으로 전달할 수 있고, 제 1 전극(16)은 발광 구조체(13)의 제 1 도전형 반도체 층(133)으로 전류를 확산시키고, 그것과 전기적으로 접속된다. 또한, 발광 구조체(13)의 제 2 도전형 반도체 층(131)은 전류를 자신과 접속된 제 1 전극 층(12)으로 원활하게 전달하고, 다음에 제 1 전극 층(12)은 전류를 제 2 전극(18)으로 전달하고, 전류는 또한 제 2 패드(20)로 흐르고, 마지막으로 제 2 패드(20)를 통해 전원의 음극으로 되돌아간다. 따라서, 전류의 폐회로가 형성되고, 발광 구조체(13)의 제 1 도전형 반도체 층(133)은 전류 유입을 가지고, 제 2 도전형 반도체 층(131)은 전류 유출을 가지며, 그 결과 광이 방출된다. 제 1 전극(16)과 제 2 전극(18) 중 어느 것이 전원의 양극과 음극 중 어느 것에 구체적으로 접속되는지는 발광 구조체(13)의 구조에 의해 결정되며, 제 1 전극(16) 및 제 2 전극(18)의 대응하는 전원 전극과의 접속은 여기에서 제한되지 않는다.By connecting the
종래 기술과 비교하여, 도 1 및 도 2에 도시된 바와 같은 발광 디바이스(10)를 채택함으로써, 제 1 전극(16) 및 제 2 전극(18)은 발광 디바이스(10)의 광 출력 표면의 이면으로부터 돌출되기 때문에, 발광 디바이스(10)의 광 출력 표면으로부터 와이어를 연결할 필요가 없으며, 이는 제 1 전극(16) 및 제 2 전극(18)과 접속된 와이어/리드가 광을 흡수 및 차단하는 것을 방지할 수 있으며, 결과적으로 광 추출 효율이 향상된다. 또한, 본 발명의 이 실시예의 발광 디바이스(10)는 제 1 전극 층(12) 상에 투과 층(11)을 배치하여, 방출된 광은 투과 층(11)의 도움으로 더욱 균일해질 것이다. 또한, 투과 층(11)의 표면적을 증가시켜 광 추출 효율을 높이기 위해 투과 층(11)의 상부 표면에는 요철 구조가 배치될 수 있다.1 and 2, the
도 3 및 도 4를 참조하면, 도 3은 본 발명의 다른 실시예에 따른 발광 디바이스의 개략적 구조 사시도이고, 도 4는 본 발명의 실시예에 따른 도 3의 단면 A-A'의 개략적 구조도이다. 도 3 및 도 4에 도시된 발광 디바이스(10)는, 도 2에 도시된 발광 디바이스(10)에서처럼 발광 구조(13)체, 제 1 전극(16), 제 1 전극 층(12), 제 2 전극(18), 절연 층(17), 투과 층(11), 제 1 패드(19) 및 제 2 패드(20)를 역시 포함할 뿐만 아니라, 제 2 전극 층(14)을 더 포함한다. 제 2 전극 층(14)은 활성층과 반대 측의 제 1 도전형 반도체 층(133)의 표면 상에 배치되고, 제 1 전극(16)은 제 2 전극 층(14)을 통해 제 1 도전형 반도체 층(133)에 접속되어 제 1 도전형 반도체 층(133)에 전류를 균일하게 전달함으로써, 전달 동안 전류 집중을 방지한다. 제 2 전극 층(14)은 제 1 도전형 반도체 층(133)의 전체 하부 표면을 덮는다. 또한, 제 2 전극 층(14)에는 관통 홀이 배치되고, 제 2 전극(16)과 전기적으로 접속된 제 2 패드(20)는 외부 리드를 접속하기 위해 관통 홀로부터 돌출된다. 또한, 제 2 전극 층(14)이 제 2 패드(20)와 전기적으로 접속됨으로써 초래되는 전체 발광 디바이스(10)의 단락을 방지하기 위해, 제 2 전극 층(14)과 제 2 패드(20) 사이에는 절연 층(17)이 배치되는데, 예를 들어, 절연 층(17)은 제 2 전극(18)뿐만 아니라 제 2 패드(20)를 둘러싸도록 배치된다. 제 2 전극 층(14)에 의해 사용되는 재료는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf를 포함 할 수 있으나, 이에 제한되지 않음에 유의해야 한다.3 and 4, FIG. 3 is a schematic structural perspective view of a light emitting device according to another embodiment of the present invention, and FIG. 4 is a schematic structural view of a cross section A-A 'of FIG. 3 according to an embodiment of the present invention . The
종래 기술과 비교하여, 도 3 및 도 4에 도시된 바와 같은 발광 디바이스(10)를 채택함으로써, 제 1 전극(16) 및 제 2 전극(18)은 발광 디바이스(10)의 광 출력 표면의 이면으로부터 돌출되어 있기 때문에, 발광 디바이스(10)의 광 출력 표면으로부터 와이어를 연결할 필요가 없으며, 이는 제 1 전극(16) 및 제 2 전극(18)과 접속된 와이어/리드가 광을 흡수 및 차단하는 것을 방지할 수 있으며, 결과적으로 광 추출 효율이 향상된다. 또한, 본 발명의 이 실시예와 연관된 발광 디바이스(10)는 제 1 전극 층(12) 상에 투과 층(11)을 배치하므로, 방출된 광은 투과 층(11)의 도움으로 더욱 균일해질 것이다. 또한, 투과 층(11)의 상부 표면에 요철 구조(즉, 일반적으로 요철 형상)가 배치될 수 있으므로, 투과 층(11)의 표면적이 증가하여 광 추출 효율이 향상될 수 있다. 투과 층(11)과 제 2 도전형 반도체 층(131) 사이에 제 1 전극 층(12)을 배치함으로써, 제 2 전극(18)을 통해 흐르는 전류는 제 1 전극 층(12)을 통해 제 2 도전형 반도체 층(131)으로 균일하게 전파될 수 있고, 제 1 전극(16)과 제 1 도전형 반도체 층(133) 사이에 제 2 전극 층(14)을 배치함으로써, 제 1 전극(16)을 통해 흐르는 전류는 제 2 전극 층(14)을 통해 제 1 도전형 반도체 층(133)으로 균일하게 전파될 수 있으며, 그 결과, 발광 구조체(13)의 발광 성능이 향상된다.3 and 4, the
도 5 및 도 6을 참조하면, 도 5는 본 발명의 실시예에 따른 또 다른 발광 디바이스의 개략적 구조 사시도이고, 도 6은 본 발명의 실시예에 따른 도 5의 단면 A-A'의 개략적 구조도이다. 도 5 및 도 6에 도시된 발광 디바이스(10)는, 도 4에 도시된 발광 디바이스(10)에서처럼 발광 구조(13)체, 제 1 전극(16), 제 1 전극 층(12), 제 2 전극(18), 절연 층(17), 투과 층(11), 제 1 패드(19), 제 2 패드(20) 및 제 2 전극 층(14)을 역시 포함할 뿐만 아니라, 반사 층(15)을 더 포함한다. 반사 층(15)은 제 1 도전형 반도체 층(133)과 반대 측의 제 2 전극 층(14)의 노출된 전체 표면 상에 배치되며, 발광 구조체(13)의 제 1 도전형 반도체 층(133)에 의해 발산된 빛을 반사시켜 발광 디바이스(10)의 광 추출 효율을 증가시키기 위한 것이다.5 and 6, FIG. 5 is a schematic structural perspective view of another light emitting device according to an embodiment of the present invention, and FIG. 6 is a schematic structural view of a cross section A-A 'of FIG. 5 according to an embodiment of the present invention to be. The
또한, 반사 층(15)에는 2 개의 관통 홀이 배치된다. 제 1 전극(16) 또는 제 1 패드(19)는 외부 와이어/리드를 접속하기 위해 관통 홀들 중 하나로부터 돌출되고, 제 2 패드(20)는 외부 와이어/리드를 접속하기 위해 관통 홀들 중 나머지 하나로부터 돌출된다.In addition, two through holes are arranged in the
반사 층(15)은 Al 또는 Ag와 같은 금속 재료일 수 있음에 유의해야 한다. 반사 층(15)이 금속 재료인 경우, 반사 층(15)과 제 2 패드(20) 사이에는 반드시 절연 층(17)이 배치된다. 반사 층(15)은 또한 PVC 또는 PU와 같은 중합체 재료일 수 있다. 본 발명의 실시예는 반사 층(15)의 재료를 제한하지 않지만, 이 실시예는 바람직하게는 반사 층(15)의 재료로서 절연성 고분자 재료를 사용하는데, 이는 반사의 역할 뿐만 아니라 외부 절연을 달성할 수 있으며, 따라서, 안전성이 증가된다.It should be noted that the
종래 기술과 비교하여, 도 5 및 도 6에 도시된 바와 같은 발광 디바이스(10)를 채택함으로써, 제 1 전극(16) 및 제 2 전극(18)은 발광 디바이스(10)의 광 출력 표면의 이면으로부터 돌출되어 있기 때문에, 발광 디바이스(10)의 광 출력 표면으로부터 와이어를 연결할 필요가 없으며, 이는 제 1 전극(16) 및 제 2 전극(18)과 접속된 와이어/리드가 광을 흡수 및 차단하는 것을 방지할 수 있으며, 결과적으로 광 추출 효율이 향상된다. 또한, 본 발명의 이 실시예와 연관된 발광 디바이스(10)는 제 1 전극 층(12) 상에 투과 층(11)을 배치하므로, 방출된 광은 투과 층(11)의 도움으로 더욱 균일해질 것이다. 또한, 투과 층(11)의 상부 표면에 요철 구조가 배치될 수 있으므로, 투과 층(11)의 표면적이 증가하여 광 추출 효율이 향상될 수 있다. 투과 층(11)과 제 2 도전형 반도체 층(131) 사이에 제 1 전극 층을 배치함으로써, 제 2 전극(18)을 통해 흐르는 전류는 제 1 전극 층(12)을 통해 제 2 도전형 반도체 층(131)으로 균일하게 전파될 수 있고, 제 1 전극(16)과 제 1 도전형 반도체 층(133) 사이에 제 2 전극 층(14)을 배치함으로써, 제 1 전극(16)을 통해 흐르는 전류는 제 2 전극 층(14)을 통해 제 1 도전형 반도체 층(133)으로 균일하게 전파될 수 있으며, 그 결과, 발광 구조체(13)의 발광 성능이 향상된다. 제 1 도전형 반도체 층(133)과 반대 측의 제 2 전극 층(14)의 표면 상에 반사 층(15)을 배치함으로써, 발광 구조체(13)의 제 1 도전형 반도체 층(133)에 의해 발산된 광은 발광 구조체(13)의 광 출력 표면을 향해 반사될 수 있고 광 추출 효율이 향상된다.5 and 6, the
도 7 내지 도 17은 본 발명의 실시예에 따른 발광 디바이스의 프로세스 흐름도이다. 이 프로세스는 도 5 및 도 6에 도시된 발광 디바이스(10)의 제조에 사용된다.7 to 17 are process flow diagrams of a light emitting device according to an embodiment of the present invention. This process is used for manufacturing the
도 7에서, 투과 층(11) 상에 제 1 전극 층(12)이 형성된다. 제 1 전극 층(12)은 예를 들어 Au 또는 Al로 형성된 막일 수 있으며, 따라서 이것은 광 투과성이며 전기적 도전 특성을 갖는다.In Fig. 7, the
제 1 전극 층(12) 상에 발광 구조체(13)가 형성된다. 발광 구조체(13)는 순차적으로 적층된 제 1 도전형 반도체 층(133), 활성층(132) 및 제 2 도전형 반도체 층(131)을 포함한다. A
활성층(132)은 제 1 도전형 반도체 층(133) 상에 형성된다. 활성층(132)은 Ⅲ-Ⅴ 족 화합물 반도체(들)를 포함할 수 있다. 활성층(132)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조 및 양자 점 구조 중 적어도 하나를 포함할 수 있다. 활성층(132)의 우물 층/장벽 층은 InGaN/GaN, GaN/AlGaN 또는 InGaN/InGaN의 쌍 구조를 포함할 수 있으나, 이 실시예는 이에 제한되지 않는다.The
활성층(132)의 하면에는 제 1 전기적 도전성 클래딩 층이 제공될 수 있고, 활성층(132)의 상면에는 제 2 전기적 도전성 클래딩 층이 제공될 수 있다. 제 1 및 제 2 전기적 도전성 클래딩 층은 GaN 계 반도체를 포함할 수 있고, 그 밴드 갭은 활성층(132)의 밴드 갭보다 높다.A first electrically conductive cladding layer may be provided on the lower surface of the
활성층(132)은 청색광, 적색광 또는 녹색광과 같은 유색 광을 방출할 수 있는 재료를 포함할 수 있으며, 재료는 본 실시예의 기술적 범위 내에서 변할 수 있다.The
제 2 도전형 반도체 층(131)은 활성층(132) 상에 형성된다. 제 2 도전형 반도체 층(131)은 제 2 유형의 이온이 도핑된 적어도 하나의 반도체 층과 제 2 전극 접촉 층을 포함한다. 제 2 도전형 반도체 층(131)이 P 형 반도체 층인 경우, 제 2 도전형 반도체 층(131)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP 중 적어도 하나를 포함할 수 있다. 제 2 유형의 이온이 P 형 이온인 경우, 제 2 도전형 반도체 층(131)은 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있다.The second conductivity
도 8에서, 발광 구조체(13) 내에는 에칭 공정에 의해 제 1 그루브(groove)(134)가 형성된다. 제 1 그루브(134)는, 발광 구조체(13)와 전기적으로 접속된 제 1 전극 층(12)을 노출시키는, 발광 구조체(13)의 관통 공동이다.8, a
도 9에서, 제 1 그루브(134)는 제 2 전극(18)이 제 1 전극 층(12)과 전기적으로 접속하는 것을 용이하게 하기 위해 그 내부에 제 2 전극(18)을 고정하기 위한 것이다. 발광 구조체(13)와 제 2 전극(18) 사이에는 제 1 갭(135)이 형성된다.In Figure 9, the
도 10에서, 제 1 갭(135)은 절연 층(17)으로 채워져 제 2 전극(18)을 발광 구조체(13) 내에 고정하므로, 제 2 전극(18)은 발광 구조체(13)로부터 절연되고, 동시에 제 1 전극 층(12)과 전기적으로 접속될 수 있다. 절연 층(17)에 의해 사용되는 재료는 절연성 페인트, 절연성 페이스트, 절연지, 절연성 섬유 제품, 플라스틱, 고무, 리놀륨 페인트 튜브 및 절연 함침 섬유 제품, 전기용 박막, 복합 제품 및 접착 테이프, 전기용 라미네이트와 같은 유기 고체 절연성 재료, 또는 주로 운모, 유리, 세라믹 또는 이들의 제품 등인 무기 고체 절연 재료를 포함하지만 이에 제한되지 않는다. 이 실시예는 절연 층(17)에 의해 사용되는 재료를 제한하지 않는다.10, the
도 11에서, 발광 구조체(13) 및 절연 층(17)은 그 위에 제 2 전극 층(14)으로 코팅된다. 제 2 전극 층(14)에 의해 사용된 재료는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf를 포함하지만, 이에 제한되지 않는다.11, the
도 12에서, 제 2 전극 층(14) 내에는 에칭 공정에 의해 제 2 그루브(141)가 형성된다. 제 2 그루브(141)는 제 2 전극 층(14) 및 제 2 전극 층(14)과 접하는 절연 층(17)을 관통하여 제 2 전극(18)을 노출시킨다.In Fig. 12, a
도 13에서, 제 2 그루브(141) 내에는 제 2 패드(20)가 배치된다. 제 2 패드(20)의 일단은 노출된 제 2 전극(18)과 전기적으로 접속되고, 제 2 패드(20)의 타단은 제 2 전극 층(14)의 표면 밖으로 돌출된다. 제 2 패드(20)와 제 2 전극 층(14)은 그 사이에 제 2 갭(142)을 형성한다.In Fig. 13, the
도 14에서, 제 2 갭(142) 내에, 즉, 제 2 패드(20)와 제 2 전극 층(14) 사이에는, 제 2 전극 층(14)과 접촉하고 있는 제 2 패드(20)에 의해 유발되는 전체 발광 디바이스(10)의 단락을 방지하기 위해 절연 층(17)이 형성된다.14, a
도 15에서, 도금 공정에 의해 제 2 전극 층(14) 상에 제 1 전극(16)이 형성된다.In Fig. 15, the
도 16에서, 도금 공정에 의해 제 1 전극(16) 상에 제 1 패드(19)가 형성된다.16, a
도 17에서, 다른 구조체와 접촉하지 않는(그에 의해 덮이지 않는) 제 1 전극 층(14)의 상부 표면의 부분에는 반사 층(15)이 형성되고, 반사 층(15)의 두께는 여기에서 제한되지 않는다.17, a
전술된 실시예에서, 층간 접합은 접속의 견고함을 증가시키기 위해 불균일한 형상으로 설정될 수 있고, 여기에서 각 층의 두께는 제한되지 않으며 실제 필요에 따라 설정될 수 있음에 유의해야 한다. 또한, 전술된 프로세스 흐름은 단지 예시적인 실시예일 뿐이며, 명백히, 본 발명의 발광 디바이스(10)에 기초하여, 다른 프로세스도 효과를 달성할 수 있지만 여기에서 열거되지 않을 것이다.It should be noted that in the above-described embodiment, the interlayer bonding can be set to a non-uniform shape to increase the rigidity of the connection, wherein the thickness of each layer is not limited and can be set according to actual needs. Furthermore, the process flow described above is merely an exemplary embodiment, and obviously, based on the
도 18은 본 발명의 일 실시예에 따른 발광 디바이스 패키지(50)의 측 단면도이고, 발광 디바이스의 구조와 관련하여 후술될 것이다.18 is a side sectional view of a light emitting
도 18을 참조하면, 발광 디바이스 패키지(50)는, 본체(51), 본체(51) 상에 배치된 제 1 및 제 2 리드 전극(52, 53), 본체(51) 내에 배치되고 제 1 및 제 2 리드 전극(52, 53)에 전기적으로 접속된 도 1 내지 도 6에 대응하는 실시예의 발광 디바이스(10) 중 임의의 한 디바이스, 및 발광 디바이스(10)를 둘러싸는 몰딩 요소(54)를 포함한다.18, the light emitting
본체(51)는 실리콘, PPA와 같은 합성수지 또는 금속 재료를 포함할 수 있다. 발광 디바이스(10)의 주변에는 경사면이 형성될 수 있다. 본체(51)는 상부 개방형 캐비티 구조를 가질 수 있다. 발광 디바이스(10)는 캐비티 구조 내에 제공될 수 있다.The
제 1 및 제 2 리드 전극(52, 53)은 서로 절연/분리되어 발광 디바이스(10)에 전력을 공급한다. 제 1 및 제 2 리드 전극(52, 53)은 발광 디바이스(10)의 열을 외부로 발산시킬 수 있다.The first and second
발광 디바이스(10)는 본체(51) 상에 고정되거나, 제 1 리드 전극(52) 및 제 2 리드 전극(53) 상에 장착될 수 있다.The
발광 디바이스(10)와 본체(51) 사이의 접촉 면적을 감소시키도록 발광 디바이스(10)는 제 1 패드 및 제 2 패드에 의해 리드(52, 53) 상에 지지될 수 있으며, 따라서 와이어/리드의 열을 발산시키는 데 유리하다. The
몰딩 요소(54)는 발광 디바이스(10)를 둘러쌈으로써 발광 디바이스(10)를 보호할 수 있다. 몰딩 요소(54)는 발광 디바이스(10)로부터 방출된 광의 파장을 변화시키기 위한 형광체(phosphor)를 포함할 수 있다. 또한, 몰딩 요소 상에는 렌즈가 형성될 수 있다.The
수지 또는 실리콘을 포함하는 반도체 기판, 절연 기판 또는 세라믹 기판 상에서 임의의 한 실시예와 연관된 발광 디바이스(10)를 패키징함으로써, 반도체 발광 디바이스(10)는, 표시기, 조명기구, 디스플레이 디바이스 등에 사용될 수 있는 광원으로서 사용될 수 있다. 다양한 실시예는 다른 실시예에 선택적으로 적용될 수 있다.By packaging the
요약하면, 본 발명의 발광 디바이스(10)를 채택함으로써, 제 1 전극(16) 및 제 2 전극(18)은 발광 디바이스(10)의 광 출력 표면의 이면 밖으로 돌출되어 있으므로, 발광 디바이스(10)의 광 출력 표면으로부터 와이어를 연결할 필요가 없으며, 이는 제 1 전극(16) 및 제 2 전극(18)에 접속된 와이어/리드가 광을 흡수 및 차단하는 것을 피할 수 있고, 그 결과 광 추출 효율이 향상된다. 또한, 본 발명의 실시예와 연관된 발광 디바이스(10)는 제 1 전극 층(12) 상에 투과 층(11)을 배치하므로, 방출된 광은 투과 층(11)의 도움으로 더욱 균일해질 것이다. 또한, 투과 층(11)의 상부 표면에 요철 구조가 배치될 수 있으므로, 투과 층(11)의 표면적이 증가하여 광 추출 효율을 향상시킬 수 있다. 투과 층(11)과 제 2 도전형 반도체 층(131) 사이에 제 1 전극 층을 배치함으로써, 제 2 전극(18)을 통해 흐르는 전류는 제 1 전극 층(12)을 통해 제 2 도전형 반도체 층(131)으로 균일하게 전파될 수 있고, 제 1 전극(16)과 제 1 도전형 반도체 층(133) 사이에 제 2 전극 층(14)을 배치함으로써, 제 1 전극(16)을 통해 흐르는 전류는 제 2 전극 층(14)을 통해 제 1 도전형 반도체 층(133)으로 균일하게 전파될 수 있으며, 그 결과, 발광 구조체(13)의 발광 성능이 향상된다. 제 1 도전형 반도체 층(133)과 반대 측의 제 2 전극 층(14)의 표면에 반사 층(15)을 배치함으로써, 발광 구조체(13)의 제 1 도전형 반도체 층(133)에 의해 발산된 광은 발광 구조체(13)의 광 출력 표면을 향해 반사될 수 있고, 광 추출 효율이 향상된다.In summary, since the
본 발명은 현재 가장 실용적이고 바람직한 실시예로 고려되는 것에 관하여 설명되었지만, 본 발명이 개시된 실시예에 제한될 필요는 없다는 것을 이해해야 한다. 반대로, 본 발명은 모든 수정 및 유사한 구조를 포함하도록 가장 넓은 해석과 부합하는 첨부된 청구 범위의 사상 및 범위 내에 포함되는 다양한 수정 및 유사한 구성을 커버하는 것으로 의도된다.While the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. On the contrary, the invention is intended to cover various modifications and similar arrangements included within the spirit and scope of the appended claims to the broadest interpretation so as to encompass all modifications and similar structures.
Claims (18)
순차적으로 적층된 제 1 도전형 반도체 층, 활성 층 및 제 2 도전형 반도체 층을 포함하는 발광 구조체 - 상기 제 2 도전형 반도체 층은 상기 발광 구조체의 광 출력 표면으로 기능함 - 와,
상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고 상기 제 1 도전형 반도체 층과 전기적으로 접속되는 제 1 전극과,
상기 활성 층과 반대 측의 상기 제 2 도전형 반도체 층의 표면 상에 배치되고 상기 제 2 도전형 반도체 층과 전기적으로 접속되는 제 1 전극 층과,
상기 발광 구조체를 관통하고 상기 제 1 전극 층과 전기적으로 접속되는 제 2 전극과,
상기 발광 구조체와 상기 제 2 전극 사이에 배치되는 절연 층을 포함하는
발광 디바이스.
As a light emitting device,
A light emitting structure including a first conductive type semiconductor layer sequentially stacked, an active layer, and a second conductive type semiconductor layer, the second conductive type semiconductor layer serving as a light output surface of the light emitting structure,
A first electrode disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer and electrically connected to the first conductivity type semiconductor layer;
A first electrode layer disposed on a surface of the second conductivity type semiconductor layer on the side opposite to the active layer and electrically connected to the second conductivity type semiconductor layer;
A second electrode passing through the light emitting structure and electrically connected to the first electrode layer,
And an insulating layer disposed between the light emitting structure and the second electrode
Emitting device.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통하는
발광 디바이스.
The method according to claim 1,
Wherein the light emitting device further comprises a reflective layer, the reflective layer is disposed on a surface of the first conductive type semiconductor layer opposite to the active layer, and the first electrode and the second electrode are all disposed on the reflective layer Through
Emitting device.
상기 발광 디바이스는 투과 층을 더 포함하고, 상기 투과 층은 상기 제 2 도전형 반도체 층과 반대 측의 상기 제 1 전극 층의 표면 상에 배치되고, 상기 투과 층은 상기 발광 구조체의 광 추출 효율을 증가시키기 위한 것인
발광 디바이스.
The method according to claim 1,
Wherein the light emitting device further comprises a transmissive layer, the transmissive layer is disposed on a surface of the first electrode layer opposite to the second conductivity type semiconductor layer, and the transmissive layer has a light extraction efficiency To increase
Emitting device.
상기 제 1 전극과 반대 측의 상기 투과 층의 표면은 요철 형상(concave and convex shaped)인
발광 디바이스.
The method of claim 3,
The surface of the transmissive layer opposite to the first electrode is concave and convex shaped
Emitting device.
상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 전극은 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이에 배치되는
발광 디바이스.
The method according to claim 1,
Wherein the light emitting device further comprises a second electrode layer, the second electrode layer is disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer, and the first electrode and the first conductivity type The semiconductor layer is electrically connected to each other through the second electrode layer and the second electrode passes through the second electrode layer and the insulating layer is also disposed between the second electrode layer and the second electrode layer
Emitting device.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통하는
발광 디바이스.
6. The method of claim 5,
Wherein the light emitting device further comprises a reflective layer and the reflective layer is disposed on a surface of the second electrode layer opposite to the first conductive semiconductor layer, Through the reflective layer
Emitting device.
상기 발광 디바이스는 제 1 패드 및 제 2 패드를 더 포함하고, 상기 제 1 패드는 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 1 전극의 표면 상에 배치되어 상기 제 1 전극과 전기적으로 접속되며, 상기 제 2 패드는 상기 제 1 전극 층과 반대 측의 상기 제 2 전극의 표면 상에 배치되어 상기 제 2 전극과 전기적으로 접속되는
발광 디바이스.
The method according to claim 1,
The light emitting device may further include a first pad and a second pad, wherein the first pad is disposed on a surface of the first electrode opposite to the first conductive type semiconductor layer and electrically connected to the first electrode And the second pad is disposed on a surface of the second electrode opposite to the first electrode layer and is electrically connected to the second electrode
Emitting device.
상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 패드는 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이 및 상기 제 2 패드와 상기 제 2 전극 층 사이에 배치되는
발광 디바이스.
8. The method of claim 7,
Wherein the light emitting device further comprises a second electrode layer, the second electrode layer is disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer, and the first electrode and the first conductivity type Wherein the semiconductor layer is electrically connected to each other through the second electrode layer and the second pad passes through the second electrode layer and the insulating layer is also between the second electrode and the second electrode layer, And the second electrode layer
Emitting device.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 또는 상기 제 1 패드는 상기 반사 층을 관통하고, 상기 제 2 전극 또는 상기 제 2 패드는 상기 반사 층을 관통하는
발광 디바이스.
9. The method of claim 8,
Wherein the light emitting device further comprises a reflective layer and the reflective layer is disposed on a surface of the second electrode layer opposite to the first conductive semiconductor layer, Layer, and the second electrode or the second pad penetrates the reflective layer
Emitting device.
상기 발광 디바이스는,
순차적으로 적층된 제 1 도전형 반도체 층, 활성 층 및 제 2 도전형 반도체 층을 포함하는 발광 구조체 - 상기 제 2 도전형 반도체 층은 상기 발광 구조체의 광 출력 표면으로 기능함 - 와,
상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고 상기 제 1 도전형 반도체 층과 전기적으로 접속되는 제 1 전극과,
상기 활성 층과 반대 측의 상기 제 2 도전형 반도체 층의 표면 상에 배치되고 상기 제 2 도전형 반도체 층과 전기적으로 접속되는 제 1 전극 층과,
상기 발광 구조체를 관통하고 상기 제 1 전극 층과 전기적으로 접속되는 제 2 전극과,
상기 발광 구조체와 상기 제 2 전극 사이에 배치되는 절연 층을 포함하는
발광 디바이스 패키지.
A light emitting device package comprising a light emitting device,
The light-
A light emitting structure including a first conductive type semiconductor layer sequentially stacked, an active layer, and a second conductive type semiconductor layer, the second conductive type semiconductor layer serving as a light output surface of the light emitting structure,
A first electrode disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer and electrically connected to the first conductivity type semiconductor layer;
A first electrode layer disposed on a surface of the second conductivity type semiconductor layer on the side opposite to the active layer and electrically connected to the second conductivity type semiconductor layer;
A second electrode passing through the light emitting structure and electrically connected to the first electrode layer,
And an insulating layer disposed between the light emitting structure and the second electrode
Light emitting device package.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 반사 층을 관통하는
발광 디바이스 패키지.11. The method of claim 10,
Wherein the light emitting device further comprises a reflective layer, the reflective layer is disposed on a surface of the first conductive type semiconductor layer opposite to the active layer, and the first electrode and the second electrode are all disposed on the reflective layer Through
Light emitting device package.
상기 발광 디바이스는 투과 층을 더 포함하고, 상기 투과 층은 상기 제 2 도전형 반도체 층과 반대 측의 상기 제 1 전극 층의 표면 상에 배치되고, 상기 투과 층은 상기 발광 구조체의 광 추출 효율을 증가시키기 위한 것인
발광 디바이스 패키지.
11. The method of claim 10,
Wherein the light emitting device further comprises a transmissive layer, the transmissive layer is disposed on a surface of the first electrode layer opposite to the second conductivity type semiconductor layer, and the transmissive layer has a light extraction efficiency To increase
Light emitting device package.
상기 제 1 전극과 반대 측의 상기 투과 층의 표면은 요철 형상인
발광 디바이스 패키지.
13. The method of claim 12,
Wherein the surface of the transparent layer opposite to the first electrode has a concavo-
Light emitting device package.
상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 전극은 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이에 배치되는
발광 디바이스 패키지.11. The method of claim 10,
Wherein the light emitting device further comprises a second electrode layer, the second electrode layer is disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer, and the first electrode and the first conductivity type The semiconductor layer is electrically connected to each other through the second electrode layer and the second electrode passes through the second electrode layer and the insulating layer is also disposed between the second electrode layer and the second electrode layer
Light emitting device package.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 및 상기 제 2 전극은 상기 반사 층을 관통하는
발광 디바이스 패키지.
15. The method of claim 14,
Wherein the light emitting device further comprises a reflective layer and the reflective layer is disposed on a surface of the second electrode layer opposite to the first conductive semiconductor layer, Pierce
Light emitting device package.
상기 발광 디바이스는 제 1 패드 및 제 2 패드를 더 포함하고, 상기 제 1 패드는 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 1 전극의 표면 상에 배치되어 상기 제 1 전극과 전기적으로 접속되며, 상기 제 2 패드는 상기 제 1 전극 층과 반대 측의 상기 제 2 전극의 표면 상에 배치되어 상기 제 2 전극과 전기적으로 접속되는
발광 디바이스 패키지.
11. The method of claim 10,
The light emitting device may further include a first pad and a second pad, wherein the first pad is disposed on a surface of the first electrode opposite to the first conductive type semiconductor layer and electrically connected to the first electrode And the second pad is disposed on a surface of the second electrode opposite to the first electrode layer and is electrically connected to the second electrode
Light emitting device package.
상기 발광 디바이스는 제 2 전극 층을 더 포함하고, 상기 제 2 전극 층은 상기 활성 층과 반대 측의 상기 제 1 도전형 반도체 층의 표면 상에 배치되고, 상기 제 1 전극과 상기 제 1 도전형 반도체 층은 상기 제 2 전극 층을 통해 서로 전기적으로 접속되고, 상기 제 2 패드는 상기 제 2 전극 층을 관통하며, 상기 절연 층은 또한 상기 제 2 전극과 제 2 전극 층 사이 및 상기 제 2 패드와 상기 제 2 전극 층 사이에 배치되는
발광 디바이스 패키지.
17. The method of claim 16,
Wherein the light emitting device further comprises a second electrode layer, the second electrode layer is disposed on a surface of the first conductivity type semiconductor layer opposite to the active layer, and the first electrode and the first conductivity type Wherein the semiconductor layer is electrically connected to each other through the second electrode layer and the second pad passes through the second electrode layer and the insulating layer is also between the second electrode and the second electrode layer, And the second electrode layer
Light emitting device package.
상기 발광 디바이스는 반사 층을 더 포함하고, 상기 반사 층은 상기 제 1 도전형 반도체 층과 반대 측의 상기 제 2 전극 층의 표면 상에 배치되며, 상기 제 1 전극 또는 상기 제 1 패드는 상기 반사 층을 관통하고, 상기 제 2 전극 또는 상기 제 2 패드는 상기 반사 층을 관통하는
발광 디바이스 패키지.18. The method of claim 17,
Wherein the light emitting device further comprises a reflective layer and the reflective layer is disposed on a surface of the second electrode layer opposite to the first conductive semiconductor layer, Layer, and the second electrode or the second pad penetrates the reflective layer
Light emitting device package.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410848993.8 | 2014-12-30 | ||
CN201410848993.8A CN104681684A (en) | 2014-12-30 | 2014-12-30 | Light emitting device and light emitting device package |
PCT/CN2015/070708 WO2016106853A1 (en) | 2014-12-30 | 2015-01-14 | Light emitting device and light emitting device packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170091729A true KR20170091729A (en) | 2017-08-09 |
KR101899743B1 KR101899743B1 (en) | 2018-09-17 |
Family
ID=53316489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177018445A KR101899743B1 (en) | 2014-12-30 | 2015-01-14 | Light emitting device and light emitting device packaging |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6460586B2 (en) |
KR (1) | KR101899743B1 (en) |
CN (1) | CN104681684A (en) |
GB (1) | GB2548515B (en) |
WO (1) | WO2016106853A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110193123A1 (en) * | 2010-02-11 | 2011-08-11 | Ji Hyung Moon | Light emitting device, light emitting device package and lighting system |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091628A (en) * | 1998-09-09 | 2000-03-31 | Murata Mfg Co Ltd | Semiconductor light emitting element |
CN1300860C (en) * | 2003-02-25 | 2007-02-14 | 中国科学院半导体研究所 | Method for producing N-type layer ohmic contact electrode of GaN LED |
DE102007022947B4 (en) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelectronic semiconductor body and method for producing such |
US10147843B2 (en) * | 2008-07-24 | 2018-12-04 | Lumileds Llc | Semiconductor light emitting device including a window layer and a light-directing structure |
JP5426124B2 (en) * | 2008-08-28 | 2014-02-26 | 株式会社東芝 | Semiconductor light emitting device manufacturing method and semiconductor light emitting device |
JP2009200522A (en) * | 2009-05-15 | 2009-09-03 | Mitsubishi Chemicals Corp | GaN SYSTEM SEMICONDUCTOR LIGHT EMITTING ELEMENT |
JP2011258856A (en) * | 2010-06-11 | 2011-12-22 | Toshiba Corp | Light-emitting element and light-emitting device |
JP5589812B2 (en) * | 2010-12-06 | 2014-09-17 | 豊田合成株式会社 | Semiconductor light emitting device |
JP2012138452A (en) * | 2010-12-27 | 2012-07-19 | Panasonic Corp | Method of manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting element |
TWM436224U (en) * | 2011-10-28 | 2012-08-21 | Rgb Consulting Co Ltd | |
CN102403425A (en) * | 2011-11-25 | 2012-04-04 | 俞国宏 | Method for manufacturing inverted LED chip |
TWI474516B (en) * | 2012-08-30 | 2015-02-21 | Lextar Electronics Corp | Flip-chip light-emitting diode structure and manufacturing method thereof |
CN104064634A (en) * | 2013-03-22 | 2014-09-24 | 上海蓝光科技有限公司 | Production method for high-brightness GaN-based eutectic welding light emitting diodes |
JP6147061B2 (en) * | 2013-04-02 | 2017-06-14 | スタンレー電気株式会社 | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof |
DE102013109316A1 (en) * | 2013-05-29 | 2014-12-04 | Osram Opto Semiconductors Gmbh | Method for producing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chip |
-
2014
- 2014-12-30 CN CN201410848993.8A patent/CN104681684A/en active Pending
-
2015
- 2015-01-14 JP JP2017534665A patent/JP6460586B2/en active Active
- 2015-01-14 GB GB1709895.5A patent/GB2548515B/en active Active
- 2015-01-14 KR KR1020177018445A patent/KR101899743B1/en active IP Right Grant
- 2015-01-14 WO PCT/CN2015/070708 patent/WO2016106853A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110193123A1 (en) * | 2010-02-11 | 2011-08-11 | Ji Hyung Moon | Light emitting device, light emitting device package and lighting system |
Also Published As
Publication number | Publication date |
---|---|
GB201709895D0 (en) | 2017-08-02 |
JP2018500773A (en) | 2018-01-11 |
GB2548515B (en) | 2020-08-26 |
WO2016106853A1 (en) | 2016-07-07 |
CN104681684A (en) | 2015-06-03 |
JP6460586B2 (en) | 2019-01-30 |
KR101899743B1 (en) | 2018-09-17 |
GB2548515A8 (en) | 2018-07-18 |
GB2548515A (en) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9640583B2 (en) | Light emitting device and light emitting device array | |
TWI513065B (en) | Semiconductor light emitting device and light emitting device | |
KR101888604B1 (en) | Light emitting device and light emitting device package | |
TWI479687B (en) | Light emitting device, light emitting device package and lighting system including the same | |
US9478718B2 (en) | Light emitting device | |
US9472740B2 (en) | Light emitting diode package and lighting device using the same | |
JP6320769B2 (en) | Light emitting element | |
KR20130011575A (en) | Semiconductor light emitting device and light emitting apparatus | |
US20160079478A1 (en) | Semiconductor light emitting device package | |
KR20130025232A (en) | A light emitting device | |
JP6385680B2 (en) | Light emitting element | |
US10256370B2 (en) | Light emitting device | |
TWI453952B (en) | Light emitting element and manufacturing method thereof | |
KR101221643B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
JPH10209494A (en) | Semiconductor light emitting device | |
KR101899743B1 (en) | Light emitting device and light emitting device packaging | |
US10236417B2 (en) | Light-emitting element | |
JP3571477B2 (en) | Semiconductor light emitting device | |
JP6361308B2 (en) | Light emitting device | |
KR20120004601A (en) | The light emitting apparatus, the method for manufacturing the same, and the light system | |
US9356199B1 (en) | Light-emitting device and light-emitting device package | |
KR102034710B1 (en) | Light Emitting Device | |
KR101838519B1 (en) | Light emitting device | |
TWM496847U (en) | Light emitting module | |
KR102224233B1 (en) | Light emitting device package and lighting system having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |