KR102034710B1 - Light Emitting Device - Google Patents
Light Emitting Device Download PDFInfo
- Publication number
- KR102034710B1 KR102034710B1 KR1020130002857A KR20130002857A KR102034710B1 KR 102034710 B1 KR102034710 B1 KR 102034710B1 KR 1020130002857 A KR1020130002857 A KR 1020130002857A KR 20130002857 A KR20130002857 A KR 20130002857A KR 102034710 B1 KR102034710 B1 KR 102034710B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- emitting device
- layers
- reflective
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
발광 소자는, 투광성 기판과, 투광성 기판 아래에 배치된 제1 도전형 반도체층과 활성층과 제2 도전형 반도체층을 포함하는 발광 구조물과, 서브 마운트와, 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속층과, 제1 및 제2 금속층과 제1 및 제2 도전형 반도체층을 각각 전기적으로 연결하는 제1 및 제2 범프부 및 제1 및 제2 금속층 위에 각각 배치된 제1 및 제2 반사층을 포함한다.The light emitting device includes: a light emitting structure comprising a light transmissive substrate, a first conductive semiconductor layer disposed under the light transmissive substrate, an active layer, and a second conductive semiconductor layer; Disposed on the first and second metal layers, the first and second bump portions and the first and second metal layers, respectively, which electrically connect the first and second metal layers and the first and second conductive semiconductor layers, respectively. And a first reflective layer.
Description
실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting device.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.Based on the development of gallium nitride (GaN) metal organic chemical vapor deposition and molecular beam growth, red, green and blue light emitting diodes (LEDs) capable of high brightness and white light have been developed.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.These LEDs do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting equipment such as incandescent lamps and fluorescent lamps, so they have excellent eco-friendliness and have advantages such as long life and low power consumption. It is replacing. A key competitive factor in these LED devices is their high brightness and high brightness by high efficiency chip and packaging technology.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.In order to realize high brightness, it is important to increase light extraction efficiency. Flip-chip structure, surface texturing, patterned sapphire substrate (PSS), photonic crystal technology, and anti-reflection film to improve light extraction efficiency Various methods using the reflection layer structure have been studied.
도 1은 일반적인 발광 소자의 단면도를 나타낸다.1 is a cross-sectional view of a general light emitting device.
도 1의 발광 소자는 플립 칩 본딩 구조로서, 기판(10), 발광 구조물(20), 제1 및 제2 전극(32, 34), 제1 및 제2 범프(42, 44), 제1 및 제2 패드(52, 54) 및 서브 마운트(60)로 구성된다. 발광 구조물(20)은 n형 반도체층(22) 활성층(24) 및 p형 반도체층(26)으로 구성된다. 제1 및 제2 전극(32, 34)은 제1 및 제2 범프(42, 44)를 통해 서브 마운트(60)의 제1 및 제2 패드(52, 54)와 각각 전기적으로 연결된다.The light emitting device of FIG. 1 has a flip chip bonding structure, which includes a
도 1에 도시된 기존의 발광 소자는 활성층(24)에서 방출된 광(70, 72, 74, 76, 78)이 서브 마운트(60), 범프(42, 44) 및/또는 패드(52, 54)에 흡수될 수 있어 광 추출 효율이 저하되는 문제점이 있다.In the conventional light emitting device shown in FIG. 1, the
실시예는 광 추출 효율이 개선된 발광 소자를 제공한다.The embodiment provides a light emitting device having improved light extraction efficiency.
실시예의 발광 소자는 투광성 기판; 상기 투광성 기판 아래에 배치된 제1 도전형 반도체층과 활성층과 제2 도전형 반도체층을 포함하는 발광 구조물; 서브 마운트; 상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속층; 상기 제1 및 제2 금속층과 상기 제1 및 제2 도전형 반도체층을 각각 전기적으로 연결하는 제1 및 제2 범프부; 및 상기 제1 및 제2 금속층 위에 각각 배치된 제1 및 제2 반사층을 포함한다.The light emitting device of the embodiment includes a light transmissive substrate; A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed under the light transmissive substrate; Submount; First and second metal layers spaced apart from each other in a horizontal direction on the sub-mount; First and second bump portions electrically connecting the first and second metal layers and the first and second conductive semiconductor layers, respectively; And first and second reflective layers disposed on the first and second metal layers, respectively.
발광 소자는 상기 제1 및 제2 금속층 중 적어도 하나와 상기 서브 마운트 사이에 배치된 절연층을 더 포함할 수 있다.The light emitting device may further include an insulating layer disposed between at least one of the first and second metal layers and the submount.
상기 제1 및 제2 금속층 중 하나는 상기 서브 마운트와 직접 콘텍할 수 있다.One of the first and second metal layers may directly contact the submount.
발광 소자는, 상기 절연층과 상기 서브 마운트 사이에 배치된 제3 반사층을 더 포함할 수 있다.The light emitting device may further include a third reflective layer disposed between the insulating layer and the submount.
상기 제1 반사층은 상기 제1 금속층 위로부터 상기 제1 범프부의 측부로 연장되어 배치되고, 상기 제2 반사층은 상기 제2 금속층 위로부터 상기 제2 범프부의 측부로 연장되어 배치될 수 있다. 상기 제1 금속층 위에 배치된 상기 제1 반사층의 두께와 상기 제1 범프부의 측부에 배치된 제1 반사층의 두께는 서로 동일하고, 상기 제2 금속층 위에 배치된 상기 제2 반사층의 두께와 상기 제2 범프부의 측부에 배치된 제2 반사층의 두께는 서로 동일할 수 있다. 예를 들어, 상기 두께는 100 ㎚ 내지 3 ㎛일 수 있다.The first reflective layer may extend from the first metal layer toward the side of the first bump part, and the second reflective layer may extend from the second metal layer toward the side of the second bump part. The thickness of the first reflective layer disposed on the first metal layer and the thickness of the first reflective layer disposed on the side of the first bump part are the same, and the thickness of the second reflective layer and the second reflective layer disposed on the second metal layer are the same. The thicknesses of the second reflective layers disposed on the sides of the bump portion may be the same. For example, the thickness may be 100 nm to 3 μm.
상기 서브 마운트의 평면의 전체 면적 대비 상기 제1 및 제2 반사층의 평면의 면적은 50% 내지 90%일 수 있다. 상기 제1 또는 제2 반사층 중 적어도 하나는 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다.The area of the plane of the first and second reflective layers may be 50% to 90% of the total area of the plane of the submount. At least one of the first and second reflective layers is silver (Ag), nickel (Ni), aluminum (Al), rhodium (Rh), palladium (Pd), iridium (Ir), ruthenium (Ru), magnesium (Mg) , Zinc (Zn), platinum (Pt), gold (Au), hafnium (Hf) and may be formed of one or a plurality of layers of a material composed of two or more alloys thereof.
발광 소자는 상기 제1 도전형 반도체층과 상기 제1 범프부 사이에 배치된 제1 전극; 및 상기 제2 도전형 반도체층과 상기 제2 범프부 사이에 배치된 제2 전극을 더 포함할 수 있다.The light emitting device includes: a first electrode disposed between the first conductivity type semiconductor layer and the first bump part; And a second electrode disposed between the second conductive semiconductor layer and the second bump part.
실시예에 따른 발광 소자는 제1 및 제2 반사층이 제1 및 제2 금속층의 위에 배치되기 때문에 서브 마운트의 평면의 전체 면적 대비 제1 및 제2 반사층이 차지하는 면적이 30 % 내지 90 %까지 증가될 수 있어 발광 효율이 개선될 수 있으며,In the light emitting device according to the embodiment, since the first and second reflective layers are disposed on the first and second metal layers, the area occupied by the first and second reflective layers increases from 30% to 90% relative to the total area of the plane of the submount. Luminous efficiency can be improved,
절연층과 서브 마운트 사이에 제3 반사층이 더 배치되기 때문에 활성층으로부터 방출된 광이 서브 마운트에서 흡수되지 않고 반사될 수 있어 발광 효율이 더욱 개선되고 방열 효과가 증대될 수 있으며,Since the third reflective layer is further disposed between the insulating layer and the sub-mount, the light emitted from the active layer can be reflected without being absorbed by the sub-mount, so that the luminous efficiency can be further improved and the heat dissipation effect can be increased.
제1 및 제2 범프부의 측부에 제1 및 제2 반사층이 연장되어 배치되기 때문에 활성층에서 방출된 광이 제1 및 제2 범프부에서 흡수되지 않고 연장된 제1 및 제2 반사층에 의해 반사될 수 있어 발광 효율이 더욱 개선될 수 있다.Since the first and second reflective layers extend on the sides of the first and second bump portions, the light emitted from the active layer is reflected by the first and second reflective layers extending without being absorbed by the first and second bump portions. The luminous efficiency can be further improved.
도 1은 일반적인 발광 소자의 단면도를 나타낸다.
도 2는 실시예에 의한 발광 소자의 평면도를 나타낸다.
도 3은 도 2에 도시된 A-A'선에 따라 절개한 발광 소자의 일 실시예의 단면도를 나타낸다.
도 4는 도 2에 도시된 A-A'선에 따라 절개한 발광 소자의 다른 실시예의 단면도를 나타낸다.
도 5는 도 2에 도시된 A-A'선에 따라 절개한 발광 소자의 또 다른 실시예의 단면도를 나타낸다.
도 6은 도 2에 도시된 A-A'선에 따라 절개한 발광 소자의 또 다른 실시예의 단면도를 나타낸다.
도 7은 도 2에 도시된 A-A'선에 따라 절개한 발광 소자의 또 다른 실시예의 단면도를 나타낸다.
도 8은 제1 및 제2 반사층이 서브 마운트 상에서 차지하는 면적에 따라 달라지는 반사도를 나타내는 그래프이다.
도 9a 내지 도 9f는 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 10은 실시예에 따른 발광 소자 패키지의 단면도이다.
도 11은 실시예에 따른 조명 유닛의 사시도이다.
도 12는 실시예에 따른 백라이트 유닛의 분해 사시도이다.1 is a cross-sectional view of a general light emitting device.
2 is a plan view of a light emitting device according to an embodiment.
3 is a cross-sectional view of an embodiment of a light emitting device cut along the line AA ′ shown in FIG. 2.
4 is a cross-sectional view of another embodiment of a light emitting device cut along the line AA ′ shown in FIG. 2.
FIG. 5 is a sectional view of yet another embodiment of a light emitting device cut along the line AA ′ shown in FIG. 2.
6 is a cross-sectional view of another embodiment of a light emitting device cut along the line AA ′ shown in FIG. 2.
FIG. 7 is a sectional view of yet another embodiment of a light emitting device cut along the line AA ′ shown in FIG. 2.
8 is a graph showing reflectivity depending on the area occupied by the first and second reflective layers on the submount.
9A to 9F are cross-sectional views illustrating a method of manufacturing the light emitting device according to the embodiment.
10 is a cross-sectional view of a light emitting device package according to the embodiment.
11 is a perspective view of a lighting unit according to an embodiment.
12 is an exploded perspective view of the backlight unit according to the embodiment.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, the present invention will be described in detail with reference to examples, and detailed description will be made with reference to the accompanying drawings in order to help understanding of the present invention. However, embodiments according to the present invention can be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.
본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.In the description of the present embodiment, when described as being formed on the "on or under" of each element, the (top) or (bottom) ( on or under includes both that two elements are in direct contact with one another or one or more other elements are formed indirectly between the two elements.
또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as "up" or "on (under)", it may include the meaning of the downward direction as well as the upward direction based on one element.
도 2는 실시예에 의한 발광 소자(100)의 평면도를 나타낸다.2 is a plan view of a
도 3 내지 도 7은 도 2에 도시된 A-A'선에 따라 절개한 발광 소자(100A, 100B, 100C, 100D, 100E)의 일 실시예의 단면도를 나타낸다. 여기서, 동일한 부분은 동일한 참조부호를 사용한다. 도 3의 제1 반사층(162A, 162B) 및 제2 반사층(164A, 164B)은 도 2의 제1 반사층(162) 및 제2 반사층(164)에 각각 해당한다.3 to 7 illustrate cross-sectional views of one embodiment of
설명의 편의상, 도 2는 도 3 내지 도 7에 예시된 발광 소자(100A ~ 100E)에서 기판(110)과 발광 구조물(120)과 제1 및 제2 전극(132, 134)을 제외한 평면도를 나타낸다.For convenience of description, FIG. 2 is a plan view excluding the
도 2 내지 도 7을 참조하면, 발광소자(100, 100A ~ 100E)는 기판(110), 버퍼층(112), 발광 구조물(120), 제1 및 제2 전극(132, 134A), 제1 및 제2 범프부(142, 144), 제1 및 제2 금속층(또는, 전극 패드)(152, 154), 반사층(162A, 162B, 164A, 164B, 166), 절연층(170A ~ 170C) 및 서브 마운트(submount)(180)를 포함한다.2 to 7, the
발광소자(100, 100A ~ 100E)는 복수의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED, 자외선(UV:UltraViolet) LED, 심자외선 LED 또는 무분극 LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The
활성층(124)에서 방출된 광이 기판(110)을 통해 출사되도록, 기판(110)은 투광성을 가질 수 있다. 예를 들어, 투광성 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 투광성 기판(110)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.The
버퍼층(112)은 투광성 기판(110)과 발광 구조물(120)의 사이에 배치되어 투광성 기판(110)과 발광 구조물(120) 사이의 격자 정합을 개선시키는 역할을 한다. 예를 들어, 버퍼층(112)은 AlN을 포함하거나 언도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층(112)은 투광성 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.The
발광 구조물(120)은 버퍼층(112)의 하부에 배치된다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)이 순차로 적층된 형태일 수 있다.The
제1 도전형 반도체층(122)은 투광성 기판(110)과 활성층(124) 사이에 배치되며, 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 만일, 도 2 내지 도 7에 예시된 발광 소자(100, 100A ~ 100E)가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제1 도전형 반도체층(122)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(122)이 AlGaN으로 이루어질 경우 Al의 함량은 50 %일 수 있다.The first conductivity
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 특히, 실시예에 의한 활성층(124)은 자외선 또는 심자외선 파장의 빛을 생성할 수 있다.The
제2 도전형 반도체층(126)은 활성층(124)의 하부에 배치될 수 있다. 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 만일, 도 2 내지 도 7에 예시된 발광 소자(100, 100A ~ 100E)가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제2 도전형 반도체층(126)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다.The second conductivity
또한, 활성층(124)과 제2 도전형 반도체층(126) 사이에 전자 차단층(EBL:Electron Blocking Layer)(미도시)이 선택적으로 더 배치될 수도 있다. 전자 차단층은 제2 도전형 반도체층(126)보다 더 큰 에너지 밴드 갭을 갖는 반도체 물질로 이루어질 수 있다. 전자 차단층(EBL)이 제2 도전형 반도체층(126)보다 더 큰 에너지 밴드 갭을 가질 경우, 제1 도전형 반도체층(122)으로부터 제공되는 전자가 MQW 구조의 활성층(124)에서 재결합되지 않고 제2 도전형 반도체층(126)으로 오버플로우되는 것을 효과적으로 방지할 수 있다. 전자 차단층은 활성층(124)의 장벽층보다 높은 함량을 갖는 알루미늄(Al)을 포함할 수 있다.In addition, an electron blocking layer (EBL) (not shown) may be selectively disposed between the
도 3을 참조하면, 제1 전극(132)은 제1 도전형 반도체층(122)과 제1 범프부(142) 사이에 배치되며, 제1 범프부(142)를 통해 서브 마운트(180)의 제1 금속층(152)에 연결된다. 제2 전극(134)은 제2 도전형 반도체층(126)과 제2 범프부(144) 사이에 배치되며, 제2 범프부(144)를 통해 서브 마운트(180)의 제2 금속층(154)에 연결된다. 제1 및 제2 도전형 반도체층(122, 126)에 각각 접한 제1 및 제2 전극(132, 134) 각각은 금속으로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.Referring to FIG. 3, the
제1 및 제2 전극(132, 134) 각각은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제1 및 제2 전극(132, 134) 각각은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 및 제2 전극(132, 134)은 제1 및 제2 도전형 반도체층(122, 126)과 각각 오믹 접촉하는 물질을 포함할 수 있다.Each of the first and
또한, 제1 및 제2 전극(132, 134) 각각은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제1 및 제2 전극(132, 134)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.In addition, each of the first and
도 2 내지 도 7에 예시된 플립 본딩(flip bonding) 구조를 갖는 발광 소자(100, 100A ~ 100E)의 제1 및 제2 전극(132, 134)은 플립 방식으로 서브 마운트(180) 상에 위치한다.The first and
예를 들어, 서브 마운트(180)는 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열적 특성을 갖는 반도체 물질로 이루어질 수도 있다. 예를 들어, 서브 마운트(180)는 350 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.For example, the
만일, 서브 마운트(180)가 Si으로 이루어지는 경우, 도 2 내지 도 7에 예시된 바와 같이 제1 및 제2 금속층(152, 154) 중 적어도 하나와 서브 마운트(180) 사이에 절연층(170A ~ 170C)이 더 배치될 수도 있다. 여기서, 절연층(170A ~ 170C)은 SiO2와 같은 절연 물질로 이루어질 수 있다.If the sub-mount 180 is made of Si, the insulating
예를 들어, 도 3을 참조하면, 제2 금속층(154)와 서브 마운트(180) 사이에 절연층(170A)이 배치되고, 제1 금속층(152)과 서브 마운트(180)는 직접 콘텍할 수 있다. 또는, 도 4를 참조하면, 제1 금속층(154)와 서브 마운트(180) 사이에 절연층(170B)이 배치되고, 제2 금속층(154)과 서브 마운트(180)는 직접 콘텍할 수 있다. 이와 같이, 제1 및 제2 금속층(152, 154) 중 하나는 서브 마운트(180)와 직접 콘텍할 수 있다. 이와 같이, 서브 마운트(180)와 제1 또는 제2 금속층(152, 154)이 직접 콘텍될 경우 발광 구조물(120)로부터 제1 또는 제2 범프부(142, 144)를 통하여 제1 또는 제2 금속층(152, 154)로 전달된 열이 직접 콘텍된 부분을 통해 우수하게 방출될 수 있다.For example, referring to FIG. 3, an insulating
또는, 도 5 내지 도 7에 예시된 바와 같이, 제1 금속층(152)과 서브 마운트(180)의 사이 및 제2 금속층(154)과 서브 마운트(180)의 사이에 절연층(170C)이 배치될 수도 있다.Alternatively, as illustrated in FIGS. 5 to 7, an insulating
제1 및 제2 금속층(132, 134)은 서브 마운트(180) 위에 수평 방향으로 서로 이격되어 배치된다. 제1 및 제2 금속층(132, 134) 각각은 금속성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 금속층(132, 134) 각각은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나 또는 이들의 선택적인 조합을 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 제1 및 제2 금속층(132, 134) 각각은 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다.The first and
한편, 제1 범프부(142)는 제1 금속층(132)과 제1 도전형 반도체층(122)을 전기적으로 연결하며, 제2 범프부(144)는 제2 금속층(134)과 제2 도전형 반도체층(126)을 전기적으로 연결한다.Meanwhile, the
비록 도시되지는 않았지만, 제1 전극(132)와 제1 범프부(142) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속층(152)과 제1 범프부(142) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프부(142)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(134)과 제2 범프부(144) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속층(154)와 제2 범프부(144) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프부(144)가 위치할 자리를 표시하는 역할을 수행한다.Although not shown, a first upper bump metal layer (not shown) is further disposed between the
실시예에 의하면, 도 3 내지 도 7에 예시된 발광 소자(100, 100A ~ 100E)는 제1 금속층(152) 위에 배치된 제1 반사층(162A) 및 제2 금속층(154) 위에 배치된 제2 반사층(164A)을 포함할 수 있다. 도 1에 도시된 바와 같이 기존의 발광 소자의 경우, 활성층(24)으로부터 방출된 광(74)은 제1 및 제2 패드(52, 54)에서 반사되지 않고 흡수될 수 있다. 반면에, 본 실시예에 의하면, 활성층(124)으로부터 방출된 광(74, 76)은 제1 및 제2 금속층(152, 154)에서 흡수되기 이전에 제1 및 제2 반사층(162A, 164A, 162B, 164B)에 의해 반사될 수 있다. 따라서, 발광 효율이 개선될 수 있다.According to an embodiment, the
또한, 도 3에 도시된 바와 달리 제2 반사층(164A)이 절연층(170A)과 서브 마운트(180) 사이에 배치되거나, 도 4에 도시된 바와 달리 제1 반사층(162A)이 절연층(170B)과 서브 마운트(180) 사이에 배치될 경우, 활성층(124)에서 방출된 광은 절연층(170A, 170B)에서 흡수될 수 있다. 그러나, 도 3 및 도 4에 예시된 바와 같이 제1 및 제2 반사층(162A, 164A)이 제1 및 제1 금속층(152, 154)의 상부에 배치되기 때문에, 절연층(170A, 170B)에서 광이 흡수되기 이전에 반사될 수 있을 뿐만 아니라 반사 면적도 더욱 넓어지므로 발광 효율이 더욱 개선될 수 있다.In addition, unlike FIG. 3, the second
또한, 도 6 및 도 7에 예시된 바와 같이 발광 소자(100D, 100E)는 절연층(170C)과 서브 마운트(180) 사이에 배치된 제3 반사층(166)을 더 포함할 수 있다. 도 1에 도시된 발광 소자의 경우, 활성층(24)으로부터 방출된 광(70, 72)은 서브 마운트(180)의 반사율이 낮기 때문에 서브 마운트(180)에 흡수될 수 있다. 반면에, 본 실시예에 의하면, 도 6 및 도 7에 예시된 바와 같이 활성층(124)에서 방출된 광은 서브 마운트(180)에서 흡수되기 이전에 제3 반사층(166)에 의해 반사될 수 있다. 따라서, 발광 효율이 더욱 개선될 수 있다. 게다가, 제3 반사층(166)이 배치됨으로 인해, 제1 및 제2 범프부(142, 144)를 경유하여 발광 구조물(120)로부터 제1 및 제2 금속층(152, 154)로 전달된 열이 보다 많이 외부로 방출될 수 있다.6 and 7, the
또한, 도 7에 예시된 바와 같이, 제1 반사층(162B)은 제1 금속층(152) 위로부터 제1 범프부(142)의 측부로 연장되어 배치되고, 제2 반사층(164B)은 제2 금속층(154) 위로부터 제2 범프부(144)의 측부로 연장되어 배치될 수도 있다. 게다가, 비록 도시되지는 않았지만, 도 3 내지 도 6에 예시된 제1 반사층(162A)은 도 7에 예시된 바와 같이 제1 금속층(152) 위로부터 제1 범프부(142)의 측부로 연장되어 배치될 수 있고, 제2 반사층(164A)은 제2 금속층(154) 위로부터 제2 범프부(144)의 측부로 연장되어 배치될 수 있다. 도 1에 도시된 기존의 발광 소자에서, 활성층(24)에서 방출된 광(78)은 범프(42)에 흡수될 수 있다. 반면에, 실시예에 의하면, 도 6 또는 도 7에 예시된 바와 같이 제1 및 제2 범프부(142, 144)의 측부까지 제1 및 제2 반사층(162B, 164B)이 연장되어 배치되므로, 활성층(124)에서 방출된 광이 제1 및 제2 범프부(142, 144)에서 흡수되지 않고 제1 및 제2 반사층(162B, 164B)에 의해 반사될 수 있다. 따라서, 발광 효율이 더욱 개선될 수 있다.In addition, as illustrated in FIG. 7, the first
도 7을 참조하면, 제1 범프부(142)의 측부에 배치된 제1 반사층(162B)의 두께(T1)와 제1 금속층(152) 위에 배치된 제1 반사층(162B)의 두께(T2)는 서로 다를 수도 있고 동일할 수도 있다. 또한, 제2 범프부(144)의 측부에 배치된 제2 반사층(164B)의 두께(T1)와 제2 금속층(154) 위에 배치된 제2 반사층(164B)의 두께(T2)는 서로 다를 수도 있고 동일할 수도 있다. 두께(T1, T2)는 100 ㎚ 내지 3 ㎛일 수 있다.Referring to FIG. 7, the thickness T1 of the first
전술한 제1 내지 제3 반사층(162A, 162B, 164A, 164B, 166) 각각은 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다.Each of the first to third
도 2를 참조하면, 발광 소자(100, 100A ~ 100E)가 제1 및 제2 반사층(162, 164)을 포함할 경우 제1 및 제2 반사층(162, 164)의 평면의 면적은 서브 마운트(180)의 평면의 전체 면적 대비 30 % 내지 90 %가 될 수 있다.Referring to FIG. 2, when the
도 8은 제1 및 제2 반사층(162, 164)이 서브 마운트(180) 상에서 차지하는 면적에 따라 달라지는 반사도를 나타내는 그래프이다.FIG. 8 is a graph showing reflectivity depending on an area occupied by the first and second
도 8에서, ■는 제1 및 제2 반사층(162, 164)의 평면의 면적이 서브 마운트(180)의 평면의 전체 면적 대비 30%인 경우를 나타내고, ▲는 제1 및 제2 반사층(162, 164)의 평면의 면적이 서브 마운트(180)의 평면의 전체 면적 대비 50%인 경우를 나타내고, ◆는 제1 및 제2 반사층(162, 164)의 평면의 면적이 서브 마운트(180)의 평면의 전체 면적 대비 70%인 경우를 나타낸다.In Fig. 8, denotes a case where the area of the planes of the first and second
도 8을 참조하면, 서브 마운트(180)의 평면의 전체 면적 대비 제1 및 제2 반사층(162, 164)의 평면의 면적이 증가할수록 반사도가 증가함을 알 수 있다.Referring to FIG. 8, it can be seen that the reflectivity increases as the area of the planes of the first and second
서브 마운트(180)의 평면의 전체 면적 대비 제1 및 제2 반사층(162, 164)의 평면의 면적이 차지하는 비율에 따라 제1 및 제2 반사층(162, 164)이 없는 경우보다 개선된 평균 반사도는 다음 표 1과 같다.Improved average reflectivity compared to the absence of the first and second
표 1을 참조하면, 제1 및 제2 반사층(162, 164)이 배치되지 않는 경우보다 제1 및 제2 반사층(162, 164)이 배치되어 차지하는 면적이 30%일 경우, 평균 반사도는 2.8% 증가하므로 발광 효율이 개선될 수 있다.Referring to Table 1, the average reflectivity is 2.8% when the area of the first and second
또한, 제1 및 제2 반사층(162, 164)이 제1 및 제2 금속층(152, 154)의 하부에 배치될 경우 제1 및 제2 반사층(162, 164)이 서브 마운트(180)의 전체 면적에서 차지하는 비율은 20 % 내지 30 %에 그칠 수 있는 반면, 제1 및 제2 반사층(162, 164)이 제1 및 제2 금속층(152, 154)의 상부에 배치될 경우 제1 및 제2 반사층(162, 164)이 서브 마운트(180)에서 차지하는 비율은 70 % 이상으로 증가될 수 있다. 이 경우, 평균 반사도는 7.1% 이상 증가하므로 발광 효율이 더욱 개선될 수 있다.In addition, when the first and second
이하, 도 3 내지 도 7에 예시된 발광 소자(100A ~ 100E) 중 도 3에 예시된 발광 소자(100A)의 실시예에 따른 제조 방법에 대해 다음과 같이 살펴본다. 그러나, 다른 발광 소자(100B ~ 100E)의 경우도 도 9a 내지 도 9f에 도시된 제조 방법으로 제조될 수 있음은 물론이다. 또한, 도 3에 예시된 발광 소자(100A)는 도 9a 내지 도 9f에 도시된 제조 방법에 의해 국한되지 않으며 다양한 다른 제조 방법에 의해 제조될 수도 있다.Hereinafter, a manufacturing method according to an embodiment of the
도 9a 내지 도 9f는 실시예에 따른 발광소자(100A)의 제조 방법을 설명하기 위한 공정 단면도이다.9A to 9F are cross-sectional views illustrating a method of manufacturing the
도 9a를 참조하면, 기판(110) 상에 버퍼층(112)을 형성한다.Referring to FIG. 9A, a
기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이때, 기판(110)과 버퍼층(112) 각각은 투광성을 갖는 물질로 형성될 수 있다. 버퍼층(112)은 AlN으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The
이후, 계속해서 도 9a를 참조하면, 버퍼층(112) 상에 발광 구조물(120)을 성장시킨다. 발광 구조물(120)은 버퍼층(112) 상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 성장시킴으로써 형성될 수 있다. 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.Subsequently, referring to FIG. 9A, the
이후, 도 9b를 참조하면, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 메사 식각(Mesa etching)하여, 제1 도전형 반도체층(122)을 노출시킨다.Subsequently, referring to FIG. 9B, the first
이후, 도 9c를 참조하면, 노출된 제1 도전형 반도체층(122)의 상부와 제2 도전형 반도체층(126)의 상부에 제1 및 제2 전극(132, 134)을 각각 형성한다.Subsequently, referring to FIG. 9C, first and
도 9a 내지 도 9c에 도시된 제조 방법은 도 3에 예시된 발광 소자(100A)의 상부 구조물(110, 112, 122, 124, 126, 132, 134)의 제조 방법을 나타내고, 도 9d 내지 도 9f에 도시된 제조 방법은 도 3에 예시된 발광 소자(100A)의 하부 구조물(142, 144, 152, 154, 162A, 164A, 170A, 180)의 제조 방법을 나타낸다.9A to 9C illustrate a method of manufacturing the
도 9d를 참조하면, 도 9a 내지 도 9c에 도시된 공정이 진행되는 동안 별개의 공정으로 서브 마운트(180) 상에 절연층(170A)을 형성한다. 만일, 서브 마운트(180)가 Si로 이루어질 경우, 제1 및 제2 금속층(152, 154)을 형성하기 이전에 서브 마운트(180)의 상부에 절연층(170A)을 형성한다. 왜냐하면, 전도성을 갖는 실리콘 서브 마운트(180) 상에서 제1 및 제2 금속층(152, 154)을 전기적으로 절연시켜야 하기 때문이다.Referring to FIG. 9D, the insulating
이후, 도 9e를 참조하면, 서브 마운트(180)와 절연층(170A)의 상부에 제1 및 제2 금속층(152, 154A)을 각각 형성한다.Subsequently, referring to FIG. 9E, first and
이후, 도 9f를 참조하면, 제1 및 제2 금속층(152, 154A)의 상부에 제1 및 제2 범프부(142, 144)를 각각 형성하고, 제1 및 제2 반사층(162A, 164A)을 제1 및 제2 금속층(152, 154A) 위에 각각 형성한다.Subsequently, referring to FIG. 9F, first and
이후, 기판(110)이 탑 측으로 배치되도록 회전시킨 후 도 9f에 도시된 결과물과 결합시킨다. 이때, 제1 범프부(142)에 의해 제1 전극(132)과 제1 금속층(152)이 결합되고, 제2 범프부(144)에 의해 제2 전극(134)과 제2 금속층(154)이 결합된다.Subsequently, the
도 10은 실시예에 따른 발광 소자 패키지(200)의 단면도이다.10 is a cross-sectional view of a light emitting
실시예에 따른 발광 소자 패키지(200)는 발광 소자(100A), 헤더(210), 접착부(220), 한쌍의 리드(lead)선(232, 234), 와이어(242, 244), 측벽부(250) 및 몰딩 부재(260)를 포함한다. 발광 소자(100A)는 도 3에 예시된 발광 소자로서, 동일한 참조부호를 사용하여 이에 대한 상세한 설명을 생략한다. 도 3에 예시된 발광 소자(100A) 이외에 도 4 내지 도 7에 예시된 발광 소자(100B ~ 100E) 중 어느 하나가 도 10에 예시된 바와 같이 발광 소자 패키지(200)로 구현될 수 있음은 물론이다.The light emitting
서브 마운트(180)는 접착부(220)에 의해 헤더(210)에 연결된다. 접착부(220)는 솔더 또는 페이스트 형태일 수 있다. 발광 소자(100A)의 제1 및 제2 금속층(152, 154)은 제1 및 제2 반사층(162A, 164A)을 경유하여 와이어(242, 244)에 의해 한쌍의 리드선(232, 234)과 각각 연결된다. 이를 위해, 반사층(162A, 164A)는 전도성을 가질 수 있다. 서로 전기적으로 분리되는 한쌍의 리드선(232, 234)을 통해 발광 소자(100A)에 전원이 제공된다.The
몰딩 부재(260)는 측벽부(250)에 의해 형성된 패키지(200)의 캐비티에 채워져 발광 소자(100A)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(260)는 형광체를 포함하여, 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다.The
다른 실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to another embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like, which is an optical member, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, an indicator device, a lamp, and a street lamp.
도 11은 실시예에 따른 조명 유닛(300)의 사시도이다. 다만, 도 11의 조명 유닛(300)은 조명 시스템의 한 예이며, 이에 한정되는 것은 아니다.11 is a perspective view of a
실시예에서 조명 유닛(300)은 케이스 몸체(310)와, 케이스 몸체(310)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(320)와, 케이스 몸체(310)에 설치된 발광 모듈부(330)를 포함할 수 있다.In an embodiment, the
케이스 몸체(310)는 방열 특성이 양호한 재질로 형성되며, 금속 또는 수지로 형성될 수 있다.The
발광 모듈부(330)는 기판(332)과, 기판(332)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다. 여기서, 발광 소자 패키지(200)는 도 10에 예시된 발광 소자일 수 있으므로 동일한 참조부호를 사용하였으며 이에 대한 상세한 설명을 생략한다.The light emitting
기판(332)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(metal Core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.The
또한, 기판(332)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the
기판(332) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 발광 소자 패키지(200) 각각은 적어도 하나의 발광 소자(220) 예를 들면 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다. 여기서, 발광 소자는 도 2 내지 도 7에 예시된 발광 소자(100, 100A ~ 100E)일 수 있다.At least one light emitting
발광 모듈부(330)는 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting
연결 단자(320)는 발광 모듈부(330)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 연결 단자(320)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(320)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있다.The
도 12는 실시예에 따른 백라이트 유닛(400)의 분해 사시도이다. 다만, 도 12의 백라이트 유닛(400)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.12 is an exploded perspective view of the
실시예에 따른 백라이트 유닛(400)은 도광판(410)과, 도광판(410) 아래의 반사 부재(420)와, 바텀 커버(430)와, 도광판(410)에 빛을 제공하는 발광 모듈부(440)를 포함한다. 바텀 커버(430)는 도광판(410), 반사 부재(420) 및 발광모듈부(440)를 수납한다.The
도광판(410)은 빛을 확산시켜 면 광원화시키는 역할을 한다. 도광판(410)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl methacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.The
발광 모듈부(440)는 도광판(410)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting
발광 모듈부(440)는 도광판(410)과 접할 수 있으나 이에 한정되지 않는다. 구체적으로, 발광 모듈부(440)는 기판(442)과, 기판(442)에 탑재된 다수의 발광 소자 패키지(200)를 포함한다. 여기서, 발광 소자 패키지(200)는 도 10에 예시된 발광 소자일 수 있으므로 동일한 참조부호를 사용하였으며 이에 대한 상세한 설명을 생략한다. 기판(442)은 도광판(410)과 접할 수 있으나 이에 한정되지 않는다.The light emitting
기판(442)은 회로 패턴(미도시)을 포함하는 PCB일 수 있다. 다만, 기판(442)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The
그리고, 다수의 발광 소자 패키지(200)는 기판(442) 상에 빛이 방출되는 발광면이 도광판(410)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the
도광판(410) 아래에는 반사 부재(420)가 형성될 수 있다. 반사 부재(420)는 도광판(410)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 백라이트 유닛의 휘도를 향상시킬 수 있다. 반사 부재(420)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The
바텀 커버(430)는 도광판(410), 발광 모듈부(440) 및 반사 부재(420) 등을 수납할 수 있다. 이를 위해, 바텀 커버(430)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The
바텀 커버(430)는 금속 또는 수지로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiments are only examples and are not intended to limit the present invention, those skilled in the art to which the present invention pertains are not exemplified above within the scope not departing from the essential characteristics of the present embodiment. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.
100, 100A, 100B, 100C, 100D, 100E: 발광 소자
110: 기판 120: 발광 구조물
132, 134: 전극 142, 144: 범프부
152, 154: 금속층 162, 162A, 162B, 164A, 164B: 반사층
170A, 170B, 170C: 절연층 서브 마운트: 180
200: 발광 소자 패키지 210: 헤더
220: 접착부 232, 234: 리드 프레임
242, 244: 와이어 250: 측벽부
260: 몰딩 부재 300: 조명 유닛
310: 케이스 몸체 320: 연결 단자
330, 440: 발광 모듈부 400: 백 라이트 유닛
410: 도광판 420: 반사 부재
430: 바텀 커버100, 100A, 100B, 100C, 100D, 100E: light emitting element
110
132 and 134
152, 154:
170A, 170B, 170C: Insulation layer submount: 180
200: light emitting device package 210: header
220: bonding
242 and 244: wire 250: side wall portion
260: molding member 300: lighting unit
310: case body 320: connection terminal
330 and 440: light emitting module 400: backlight unit
410: Light guide plate 420: Reflective member
430 bottom cover
Claims (10)
상기 투광성 기판 아래에 배치된 제1 도전형 반도체층과 활성층과 제2 도전형 반도체층을 포함하는 발광 구조물;
서브 마운트;
상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속층;
상기 제1 및 제2 금속층과 상기 제1 및 제2 도전형 반도체층을 각각 전기적으로 연결하는 제1 및 제2 범프부; 및
상기 제1 및 제2 금속층 위에 각각 배치된 제1 및 제2 반사층을 포함하고,
상기 제1 범프부는, 상기 제1 반사층의 상면과 하면을 관통하여 상기 제1 금속층과 직접 접촉하고,
상기 제2 범프부는, 상기 제2 반사층의 상면과 하면을 관통하여 상기 제2 금속층과 직접 접촉하고,
상기 제1 및 제2 범프부 각각의 수평 방향의 폭은, 상기 제1 및 제2 반사층 각각의 수평 방향의 폭보다 작은 발광 소자.Translucent substrate;
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed under the light transmissive substrate;
Submount;
First and second metal layers spaced apart from each other in a horizontal direction on the sub-mount;
First and second bump portions electrically connecting the first and second metal layers and the first and second conductive semiconductor layers, respectively; And
First and second reflective layers disposed on the first and second metal layers, respectively;
The first bump part is in direct contact with the first metal layer through the upper and lower surfaces of the first reflective layer,
The second bump part is in direct contact with the second metal layer through the upper and lower surfaces of the second reflective layer,
The width of each of the first and second bump portions in the horizontal direction is smaller than the width of the horizontal direction of each of the first and second reflective layers.
상기 제2 반사층은 상기 제2 금속층 위로부터 상기 제2 범프부의 측부로 연장되어 배치된 발광 소자.The method according to any one of claims 1 to 4, wherein the first reflective layer is disposed extending from the side of the first bump portion from the first metal layer,
And the second reflective layer extends from the second metal layer to the side of the second bump part.
상기 제1 범프부의 측부는 적어도 일부가 노출되고,
상기 제2 범프부의 측부는 적어도 일부가 노출되는 발광 소자.According to claim 1,
At least a portion of the side of the first bump portion is exposed,
The light emitting device of which the side portion of the second bump part is at least partially exposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130002857A KR102034710B1 (en) | 2013-01-10 | 2013-01-10 | Light Emitting Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130002857A KR102034710B1 (en) | 2013-01-10 | 2013-01-10 | Light Emitting Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140090805A KR20140090805A (en) | 2014-07-18 |
KR102034710B1 true KR102034710B1 (en) | 2019-10-21 |
Family
ID=51738250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130002857A KR102034710B1 (en) | 2013-01-10 | 2013-01-10 | Light Emitting Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102034710B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101781748B1 (en) | 2016-09-01 | 2017-09-25 | 주식회사 루멘스 | Uv led package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142410A (en) * | 2010-12-28 | 2012-07-26 | Rohm Co Ltd | Light emitting element unit and method for manufacturing the same, light emitting element package, and lighting system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100922847B1 (en) * | 2007-11-07 | 2009-10-20 | 삼성전기주식회사 | Laser diode and fabrication method thereof |
KR101221643B1 (en) * | 2012-03-09 | 2013-01-21 | 서울옵토디바이스주식회사 | Flip chip Light-emitting device and Method of manufacturing the same |
-
2013
- 2013-01-10 KR KR1020130002857A patent/KR102034710B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142410A (en) * | 2010-12-28 | 2012-07-26 | Rohm Co Ltd | Light emitting element unit and method for manufacturing the same, light emitting element package, and lighting system |
Also Published As
Publication number | Publication date |
---|---|
KR20140090805A (en) | 2014-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101957816B1 (en) | Light emitting device | |
EP2381490B1 (en) | Light emitting device with electrode material having different plasmon frequency differing from emitted light | |
KR101114191B1 (en) | Light emitting device, method for fabricating the light emitting device | |
JP5963798B2 (en) | Light emitting device package and lighting system | |
KR101081062B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
US8071973B2 (en) | Light emitting device having a lateral passivation layer | |
EP2362455B1 (en) | Light emitting device | |
US8994001B2 (en) | Light emitting device for improving a light emission efficiency | |
US8575644B2 (en) | Light emitting device having an electro-static discharge protection part | |
US8809884B2 (en) | Light emitting device including an electrode on a textured surface, light emitting device package and lighting system | |
KR102408617B1 (en) | Light emitting device package, and light emitting apparatus including the package | |
US9444016B2 (en) | Light emitting device | |
KR101803573B1 (en) | Light emitting device | |
KR101944410B1 (en) | Light emitting device | |
KR102034710B1 (en) | Light Emitting Device | |
KR101944411B1 (en) | Light emitting device | |
KR20110139445A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR20120057670A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR101781217B1 (en) | Light emitting device and light emitting device package | |
KR101992365B1 (en) | Light emitting device | |
KR101823687B1 (en) | Light emitting device | |
KR102127440B1 (en) | Light Emitting Device Package | |
KR101724708B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR101683906B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR101765912B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |