KR20170072953A - 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼 - Google Patents

인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼 Download PDF

Info

Publication number
KR20170072953A
KR20170072953A KR1020177016297A KR20177016297A KR20170072953A KR 20170072953 A KR20170072953 A KR 20170072953A KR 1020177016297 A KR1020177016297 A KR 1020177016297A KR 20177016297 A KR20177016297 A KR 20177016297A KR 20170072953 A KR20170072953 A KR 20170072953A
Authority
KR
South Korea
Prior art keywords
error
type
platform
vendor
target
Prior art date
Application number
KR1020177016297A
Other languages
English (en)
Other versions
KR101810822B1 (ko
Inventor
모한 쿠마르
사라시 자야쿠마르
호세 앤디 바르가스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170072953A publication Critical patent/KR20170072953A/ko
Application granted granted Critical
Publication of KR101810822B1 publication Critical patent/KR101810822B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2282—Tablespace storage structures; Management thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3447—Performance evaluation by modeling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/501—Performance criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

일부 실시예들에서, 컴퓨팅 플랫폼에 대한 PPM 인터페이스에는 PPM 인터페이스를 통해 OS에, 하드웨어 구성요소 에러 인젝션을 촉진하는 기능이 제공된다.

Description

인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼{COMPUTING PLATFORM WITH INTERFACE BASED ERROR INJECTION}
본 출원은 2011년 11월 22일에 제출된 미국 가 특허 출원 제 61563030 호의 우선권을 주장하고 이를 본원에 참조로서 통합한다.
본 발명은 에러 인젝션(error injection)이 있는 컴퓨팅 플랫폼(computing platform)에 관한 것이다.
본 발명은 일반적으로 플랫폼 성능 관리 인터페이스에 관한 것이다. 특히, 본 발명은 컴퓨팅 플랫폼에서의 성능 관리 인터페이스를 통해 에러 인젝션 서비스들을 제공하는 것에 관한 것이다.
본 발명의 실시예들은 첨부 도면들의 도들에서의 예를 통해, 그러나 한정하지 않도록 도시되고, 본 도면들에서 동일한 참조번호들은 유사한 요소들을 칭한다.
도 1은 일부 실시예들에 따라 PPM 인터페이스를 통해 제공되는 에러 인젝션 지원이 있는 컴퓨팅 플랫폼의 블록도이다.
도 2는 일부 실시예들에 따라 플랫폼 상에 구현되는 PPM 인터페이스의 추상 표현(abstracted representation)을 도시하는 도면이다.
도 3은 일부 실시예들에 따라 PPM 인터페이스를 통해 플랫폼 OS에 에러 인젝션을 제공하는 일반적인 루틴을 도시하는 도면이다.
도 4는 일부 실시예들에 따라 ACPI 인터페이스 내의 테이블 구조에 대한 루트 포인터(root pointer)를 도시하는 도면이다.
도 5는 일부 실시예들에 따라 ACPI 인터페이스에 대한 기술 테이블 구조(description table structure)를 도시하는 도면이다.
도 6은 일부 실시예들에 따라 에러 인젝션(Error Injection; EINJ) 테이블의 레이아웃을 도시하는 테이블이다.
도 7은 일부 실시예들에 따라 지원되는 에러 인젝션 동작들을 도시하는 도면이다.
도 8은 일부 실시예들에 따라 인젝션 명령어의 레이아웃을 도시하는 도면이다.
도 9는 일부 실시예들에 따라 명령어 플래그(flag)들을 도시하는 테이블이다.
도 10은 일부 실시예들에 따라 인젝션 명령어 엔트리들에 지원되는 인젝션 명령어들을 기재하는 도면이다.
도 11은 일부 실시예들에 따라 GET_COMMAMD_STATUS로부터 리턴(return)되는 에러 인젝션 상태 코드들을 정의하는 도면이다.
도 12는 일부 실시예들에 따라 GET_ERROR-TYPE로부터 리턴되는 에러 유형 코드들을 기재하는 도면이다.
도 13은 일부 실시예들에 따라 SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조를 도시하는 테이블이다.
도 14는 일부 실시예들에 따라 벤더 에러 유형 확장 구조를 도시하는 테이블이다.
도 15는 일부 실시예들에 따라 트리거(trigger) 에러 동작을 도시하는 테이블이다.
도 1은 일부 실시예들에 따라 에러 인젝션 서비스들을 가능하게 하는 성능 및 전력 관리(performance and power management; PPM) 인터페이스가 있는 컴퓨팅 플랫폼(100)의 일부에 대한 도면이다. 일반적으로 도면에 도시된 바와 같은 컴퓨팅 플랫폼은 서버들, 데스트탑 PC들, 넷북들, 울트라북들, 태블릿들, 스마트폰들 등을 포함하지만 이로 제한되지 않는 다양한 상이한 유형의 컴퓨팅 플랫폼 유형들을 표현하도록 의도된다. 간소화 및 이해를 용이하게 하기 위해, 본 발명과 관련되지 않는 세목들 및/또는 구성요소들은 일부 플랫폼 실시예들의 경우에 생략될 것이다.
본원에서 사용되는 바와 같이, 용어 "PPM"은 performance and power management를 나타내고 적어도 관련 특징들에 관한 플랫폼 및 운영 시스템들이 이 PPM 인터페이스에 부합되는 한, 운영 시스템들 및 자체의 운영 시스템들을 통하는 애플리케이션들이 플랫폼 내의 하드웨어 구성요소들을 제어, 모니터링, 유지 등등을 행하는 것을 가능하게 하는 임의의 적절한 인터페이스를 칭한다. PPM의 예는 진보 구성 및 전력 인터페이스(Advanced Configuration and Power Interface; ACPI)이다.
기술된 플랫폼은 CPU(102), 지각 디바이스(sensory device)들(110)(예를 들어, 자이로(gyro)들, 스피커들, 카메라들 등), 다른 디바이스들/인터페이스들(예를 들어 키패드, 포인터 디바이스, USB 포트들, PCI 포트들, 무선 인터페이스들 등)(116) 및 그래픽 프로세서(GPX)(122)를 포함하고, 이것들은 하나 이상의 버스들 및/또는 포인트-대-포인트 상호접속들을 통해 서로 결합된다. 플랫폼은 또한 메모리 제어기(106)를 통해 적어도 CPU(102)에 결합되는 메모리(108)(예를 들어 DRAM)를 포함하고 이는 또한 CPU(102)에 결합되는 펌웨어(예를 들어 플래시 메모리와 같은 비휘발성 메모리에 의해 구현되는)(104)를 포함한다. 플랫폼은 디스플레이 제어기(124)를 통해 GPX(122) 및/또는 CPU(102)에 결합되는 디스플레이(126)를 추가로 포함한다. (단일 CPU 블록이 도시될지라도, 플랫폼은 하나 이상의 OS 스레드(thread)들을 실행하고 다양한 상이한 과제들을 수행하기 위하여 다수의 CPU들 및/또는 프로세싱 코어들을 포함할 수 있다. 그러나, 간소화를 위해, 본원에서는 운영 시스템을 실행하는 단일 CPU가 도시된다.)
플랫폼은 저장 드라이브 제어기(112)를 통해 적어도 CPU(102)에 결합되는 저장 드라이브(114)(예를 들어 고체 드라이브)를 더 포함한다. 저장 드라이브는 데이터, 애플리케이션들 및 리눅스, Windows™, Mac OS™, Android 등의 시스템들과 같은 하나 이상의 운영 시스템들을 저장할 수 있다. 펌웨어(104)는 BIOS, EFI 또는 다른 부트/초기화 소프트웨어를 포함한다. (BIOS의 역할은 시간에 따라 변했왔음이 유념된다. 예를 들어, 일부 플랫폼들에서, BIOS는 더 복잡한 EFI(Extensible Firmware Interface)로 대체되고 있으나, 펌웨어용 BIOS는 여전히 널리 사용되고 있다. 지금까지, EFI는 2.6.1 이후의 리눅스 커널에서 GPT를 지원하는 Microsoft Windows™ 버전에서, 그리고 Mac OS에서 지원되어 왔다. 그러나, 보통의 컴퓨터 사용자는 용어에 있어서 BIOS 및 EFI의 구분을 거의 하지 않고, BIOS를 양 시스템 모두에 대한 포괄적인 용어로 표현한다. 그러나, 간소화를 위해, 용어 "펌웨어"는 일반적으로 BIOS, EFI 또는 대안의 부트/초기화 코드를 칭하는 데 사용될 것이다).
일괄하여, 운영 시스템 및 펌웨어는 플랫폼에 대한 PPM 인터페이스(146)를 구현하기 위해 소프트웨어 구성요소들을 포함한다. 도면에서 추상적으로 표현되는 바와 같이, 플랫폼이 개시되면, 초기 개시 코드를 실행한 후에, CPU는 부트 소프트웨어(펌웨어 공간(142))를 검색 및 가동하고 무엇보다도 이때에 PPM 인터페이스(146)에 대한 데이터 구조들을 설정할 수 있다. 일단 펌웨어 공간(예를 들어, BIOS, EFI)이 개시되면, OS 공간(144)은 CPU 내에서 OS 부트들로서 설정된다. 이 때, OS 내의 PPM 모듈들은 설정되어 있는 PPM 인터페이스(146)를 통해 플랫폼의 다양한 특성들을 식별할 수 있다.
도 2는 한편으로는 OS 전력 및 성능 기능 사이의 인터페이싱을 위한 PPM 인터페이스를, 그리고 다른 한편으로는 플랫폼 하드웨어를 추상적으로 도시하는 블록도이다. (이 도면이 향후에 본원에서 교시되는 원리들 중 일부를 편리하게 제시하는 예로서 주로 사용되는 ACPI 사양으로부터 도시되는 것이 주의되어야 한다. 그러나, 상기 도면은 본 명세서에 특정한 개념들과 부합하도록 추상화 및 수정되었다. 예를 들어, 더 일반적인 용어: "PPM"은 어떤 부분들에서는 "ACPI" 대신 사용되고 OS 공간 내에서는 "OSPM(Operating System-directed configuration and Power Management)" 대신 사용된다. ACPI는 PPM 인터페이스의 특정한 구현임이 인정되어야 한다.)
본 명세서와 관련하여, 플랫폼 하드웨어(202)는 CPU(102) 및 하드웨어 구성요소들(206)을 가지는 것으로 도시된다. 하드웨어 구성요소들은 사용되는 인터페이싱된 PPM에 따라 에러 인젝션 기능을 제공한다. 이 구성요소들은 특정한 회로들, 논리 유닛들, 제어기들, 실행 소프트웨어 등에 대응할 수 있다. 이것들은 OS로부터의 커맨드(command) 및 트리거(trigger)에 응답하여 PPM을 통해 에러를 생성할 수 있다.
CPU(102)는 상술한 바와 같이 펌웨어 및 OS를 실행함으로써, PPM 인터페이스(146), OS 공간(144) 및 애플리케이션 공간(240)을 설정한다. 애플리케이션 공간은 플랫폼 상에서 가동되는 애플리케이션들에 대한 API들(242)을 포함한다. OS 공간(144)은 PPM 인터페이스 드라이버(232), 디바이스 드라이버들(234), OS 커널(236) 및 PPM 시스템(238)을 포함하고, 이는 OS로부터의 성능 및 전력 관리를 용이하게 한다. 도시된 실시예에서, 플랫폼 제어 채널(platform control channel; PCC)은 OS PPM 기능 및 PPM 하드웨어 피처(feature)들 사이에서의 통신을 위해 PPM 인터페이스에 의해 구현된다.
PPM 인터페이스(146)는 PPM 레지스터들(222), PPM 펌웨어 구성요소들(224) 및 PPM 테이블들(226)을 포함한다. 레지스터들(222)은 특정한 레지스터들, 예를 들어 하드웨어 내의, 예를 들어 CPU 내의 또는 베이스보드 제어기와 같은 제어기의 일부로서의 전용 PPM 레지스터들에, 또는 소프트웨어 내에서 생성되는 가상 레지스터들에 대응할 수 있다. 레지스터들은 또한 PPM 테이블들에 의해 기술되는(적어도 장소에 있어서의), 하드웨어 인터페이스의 제한된 부분일 수 있다. ACPI는 예를 들어 ACPI 5.0 사양의 섹션 4(ACPI 하드웨어 사양)에서 기술되는 바와 같이, ACPI-호환 OS가 플랫폼 하드웨어의 핵심 전력 관리 및 성능 특징들을 제어하는 데 사용할 수 있는 하드웨어 레지스터 인터페이스를 정의한다.
PPM 펌웨어 구성요소들(224)은 PPM 구현들에 대응하는 펌웨어의 일부분들을 포함한다. 전형적으로, 이 구성요소들은 슬립(sleep), 웨이크(wake) 및 일부 재시작 동작들에 대한 인터페이스들을 구현하는 데 사용될 수 있다. 본 명세서와 관련하여, 무엇보다도, 이 구성요소들은 에러 인젝션 서비스들에 사용되는 구성요소들을 포함하여, PPM 데이터 구조들 및 테이블들을 정의하기 위한 구성요소들을 포함할 수 있고, 이 구성요소들은 또한 테이블 내의 데이터 및/또는 어드레스들을 유지 및/또는 갱신하기 위한 하나 이상의 루틴들을 포함할 수 있다. (펌웨어 구성요소들(224)에 대응하는 ACPI 특징들 중 일부는 ACPI 5.0 사양의 섹션 5.3, "네임스페이스(Namespace)"에 기술된다).
PPM 테이블들은 일반적으로 하드웨어에 대한 인터페이스들을 기술한다. 일부 기술들은 구축될 수 있는 것을 제한한다. 예를 들어, 일부 제어부들은 레지스터들의 고정된 블록 내에 임베딩(embedding)될 수 있고, 테이블은 레지스터 블록의 어드레스를 명시한다. 대부분의 설명들은 하드웨어가 임의의 방식들로 구축되는 것을 가능하게 하며 하드웨어 기능을 행하는데 필요한 임의의 동작 시퀀스들을 기술할 수 있다. (본 명세서의 남은 부분의 경우, ACPI 테이블들은 적절한 PPM 테이블 구조들의 예들로서 기술될 것이다. ACPI 테이블들은 일반적으로 ACPI 5.0 사양의 섹션 5.2에서 기술된다. 게다가, 그리고 본 명세서와 관련하여, 에러 인젝션 테이블 구조들은 ACPI 5.0 사양의 섹션 18에서 기술된다.)
"정의 블록(Definition Block)들"을 가지는 ACPI 테이블들은 OS에 의해 해석이 수행될 수 있는 의사 코드(pseudo-code) 유형의 언어를 사용할 수 있다. 즉, OSPM(PPM 시스템(238)에 대응한다)은 의사 코드 언어로 인코딩되고 "정의 블록들"을 포함하는 ACPI 테이블들에 저장되는 절차들을 수행하는 해석기를 포함 및 사용한다. ACPI 기계어(ACPI Machine Language; AML)로 공지되어 있는 의사 코드 언어는, 컴팩트하고, 토큰화(tokenized)된, 추상형의 기계어이다.
도 3은 PPM 인터페이스를 사용하여 에러 인젝션을 프로세싱하는 루틴(302)을 도시한다.
하드웨어 벤더들에게 자신들이 구현할 것을 선택하는 것에 있어서 유연성을 제공하기 위해, ACPI는 테이블들을 사용하여 시스템 정보, 특징들 및 상기 특징들을 제어하는 방법을 기술한다. 이 테이블들은 디바이스들, 예를 들어 시스템 보드 상의 디바이스들 또는 어떤 다른 하드웨어 표준을 사용하여 검출되거나 전력 관리될 수 없는 디바이스들을 기재한다. 이 테이블들은 지원되는 슬립 전력 상태들, 시스템 내에서 이용 가능한 파워 플레인(power plane)들 및 클럭 소스(clock source)들의 기술, 배터리들, 시스템 표시자 광들 등과 같은 시스템 케이퍼빌리티(capability)들을 기재할 수 있다. 이로 인해 OSPM(ACPI에 대한 OS 공간에서의 PPM 시스템(238)이 시스템 제어들이 어떻게 구현되는지를 인지할 필요도 없이 시스템 디바이스들을 제어할 수 있게 된다.
도 4는 일부 실시예들에 따라 그와 같은 테이블들을 구현하는 일반적인 구조를 도시한다. 루트 시스템 기술 포인터(Root System Description Pointer; RSDP) 구조(402)는 시스템의 메모리 어드레스 공간 내에 위치되고 플랫폼 펌웨어에 의해 셋업될 수 있다. 이 구조는 데이터를 OSPM에 제공하는 다른 기술 테이블들을 참조 기재하는 확장 시스템 기술 테이블(Extended System Description Table; XSDT)(404)의 어드레스를 포함함으로써, OSPM에 베이스 시스템의 구현 및 구성에 대한 정보를 제공한다.
시스템 기술 테이블들은 동일한 헤더들로 시작해야만 한다. 시스템 기술 테이블들의 1차 목적은 OSPM에 대한 다양한 산업 표준 구현 세부사항들을 규정하는 것이다. 그와 같은 규정들로 인해 이 구현들의 다양한 부분들이 하드웨어 요건들 및 설계에 있어서 유연하면서도 여전히 OSPM이 하드웨어를 직접 제어하는데 필요한 정보를 상기 OSPM에 제공할 수 있게 된다.
OSPM은 RSDP 구조에서 포인터를 따름으로써 상기 루트 시스템 기술 테이블의 위치를 결정한다. RSDP는 현재의 시스템 상에서 규정되는 다른 표준들에 대한 다양한 정보를 제공하는 다른 시스템 기술 테이블들에 대한 물리적 포인터들의 어레이에 선행하여 서명 'RSDP'로 시작한다. OSPM은 각각의 테이블을 공지된 서명에 대해 조사한다. 이 서명에 기초하여, OSPM은 그 후에 테이블 내의 구현 특정 데이터를 해석할 수 있다.
도 5를 참조하여, 확장 시스템 기술 테이블(XSDT)이 더 기술된다. 이는 메모리 내의 다른 테이블들을 가리킨다. 포인터(402)에 의해 지시되는 제 1 테이블, XSDT는 고정 ACPI 기술 테이블(Fixed ACPI Description table; FADT)를 가르킨다. 이 테이블 내의 데이터는 하드웨어의 고정 ACPI 특징들을 기술하는 다양한 고정-길이 엔트리(entry)들을 포함한다. FADT 테이블은 다양한 시스템 특징들에 대한 정보 및 기술들을 포함하고 있는 차등 시스템 기술 테이블(Differentiated System Description Table; DSDT)을 나타낸다. 이 테이블들의 관계가 도 5에 도시된다.
OS가 부팅 동안 초기화되면, OSPM은 RSDP 구조를 찾는다. OSPM이 이 구조를 찾으면, OSPM은 루트 시스템 기술 테이블 또는 확장 시스템 기술 테이블에 대한 물리적 어드레스를 검토한다. 루트 시스템 기술 테이블은 서명 "RSDP"로 시작하고, 반면에 확장 시스템 기술 테이블은 서명 "XSDT"로 시작한다. 이 테이블들은 시스템에 대한 다양한 정보를 제공하는 다른 시스템 기술 테이블들에 대한 하나 이상의 물리적 포인터들을 포함한다. 도 5에 도시되는 바와 같이, 고정 ACPI 기술 테이블(FADT)에 대한 물리적 어드레스는 루트 시스템 기술 테이블 내에 항상 존재해야만 한다.
OSPM이 다른 테이블에 대한 물리적 포인터를 따르면, OSPM은 각각의 테이블을 공지되는 서명에 대하여 조사한다. 이 서명에 기초하여, OSPM은 그 후에 기술 테이블 내의 구현 특정 데이터를 해석할 수 있다.
FADT의 목적은 구성 및 전력 관리와 관련되는 다양한 정적 시스템 정보를 정의하는 것이다. 고정 ACPI 기술 테이블은 "FACP" 서명으로 시작한다. FADT는 플랫폼 상의 ACPI 하드웨어 레지스터들의 구현 및 구성 세부사항들을 기술한다.
GPEO_BLK 및 GPE1_BLK 블록들은 제어 방법들을 위한 해석 프로세싱 모델에 대한 기초를 제공한다. P_BLK 블록들은 프로세서 특징들을 제어하기 위한 것이다. ACPI 하드웨어 레지스터 구현 정보 외에, FADT는 또한 정의 블록 포맷으로 인코딩되는 차등 시스템 기술 테이블(DSDT)로서 공지된 데이터 구조에 대한 물리적 포인터를 포함한다.
정의 블록은 플랫폼의 하드웨어 구성을 표현하는 "ACPI 네임스페이스"로 공지되는 계층(hierarchical)(트리-구조식) 엔티티(entity)에 데이터 객체들이 배열되는 형태로 플랫폼의 하드웨어 구현에 대한 정보를 포함한다. OSPM에 의해 로딩되는 정의 블록들은 플랫폼을 표현하는 하나의 네임스페이스를 형성하도록 결합된다. 데이터 객체들은 ACPI 기계어 또는 요약해서 AML로서 공지되는 포맷으로 인코딩된다. AML로 인코딩되는 데이터 객체들은 AML 해석기로서 공지되는 OSPM 엔티티에 의해 "평가"된다. 이들의 값들은 정적 또는 동적일 수 있다. AML 해석기의 동적 데이터 객체 평가 케이퍼빌리티는 결과를 결정하기 위해 어드레스 공간들로의 액세스(예를 들어 I/O 또는 메모리 액세스들), 계산 및 논리 평가를 포함하는 프로그램적인 평가에 대한 지원을 포함한다. 동적 네임스페이스 객체는 "제어 방법들"로서 공지된다. OSPM은 전체 정의 블록을 논리 유닛으로서 "로딩" 또는 "언로딩" -네임스페이스에 추가하거나 네임스페이스로부터 연관되는 객체들을 제거-한다. DSDT는 부팅 시간에 OSPM에 의해 로딩되어야 하고 언로딩되지 않아야 한다. 이는 전력 관리, 열 관리 또는 ACPI 하드웨어 레지스터들에 의해 기술되는 정보의 범위를 넘는 플러그 앤 플레이(Plug and Play) 기능을 수행하기 위해 OSPM이 사용할 수 있는 구현 및 구성 정보를 포함하고 차등 정의 블록으로 칭해지는 정의 블록을 포함한다.
정의 블록은 새로운 시스템 속성들을 정의하거나, 또는 일부 경우들에서 이전 정의들을 기반으로 할 수 있다. 정의 블록은 시스템 메모리 어드레스 공간으로부터 로딩될 수 있다. 정의 블록의 하나의 사용은 플랫폼 버전 변경들을 기술 및 배포하는 것이다.
정의 블록들은 하드웨어 플랫폼 구현들의 광범위한 변화들을 합리적인 경계들로 제한하면서 이 변화들이 ACPI-호환 OS에 기술되는 것을 가능하게 한다. 정의 블록들은 서너 개의 명확히 정의된 객체 네임들을 사용함으로써 간단한 플랫폼 구현들이 표현될 수 있도록 한다.
일부 연산자들은 간단한 함수들을 수행하고 다른 연산자들은 복잡한 함수들을 완수한다. 정의 블록의 능력은 이 연산들이 OSPM에 기능을 제공하기 위하여 다수의 방식들로 서로 결합되도록 하는 자체의 능력으로부터 기원한다. 제시된 연산자들은 많은 유용한 하드웨어 설계들이 ACPI 표현되도록 하고 모든 하드웨어 설계들이 표현되지 않도록 의도된다.
ACPI 5.0 사양의 섹션 18에서 기술되는 바와 같이, ACPI는 ACPI 플랫폼 에러 인터페이스(ACPI Platform Error Interface; APEI)들을 제공하고, 이는 플랫폼이 에러 정보를 OSPM에 전달하기 위한 수단을 제공한다. APEI는 기존의 하드웨어 에러 보고 메커니즘들을 확장하고 이 메커니즘들을 일관된 하드웨어 에러 기반구조의 구성요소들로서 서로 합한다. APEI는 오늘날의 하드웨어 디바이스들에서 이용 가능한 추가 하드웨어 에러 정보를 활용하고 시스템 펌웨어와 훨씬 더 밀접하게 통합된다.
결과적으로, APEI는 다음의 이점들을 제공할 수 있다: (a) 이는 하드웨어 에러들의 근본 원인을 결정하기 위한 표준 에러 기록 포맷에서 더 광범위한 에러 데이터가 이용 가능하게 되도록 한다; (b) 이는 하드웨어 벤더들이 자신들의 디바이스들에 새로운 그리고 더 양호한 하드웨어 에러 보고 메커니즘들을 추가할 때, APEI에 의해 플랫폼 및 OSPM이 새로운 메커니즘들을 적절하게 수용하는 것이 가능하도록, 확장 가능하다.
이것은 시스템 설계자들이 하드웨어 에러들, 펌웨어 및 OSPM 및 에러 처리에 대한 정보에 대한 기본 사안들 및 APEI 아키텍처 구성요소들을 이해하는데 도움을 주는 정보를 제공한다.
하드웨어 에러는 컴퓨터 플랫폼에서 하드웨어 구성요소의 오기능과 관련되어 기록되는 사건이다. 하드웨어 구성요소들은 하드웨어 에러 상태가 언제 존재하는지를 검출하는 에러 검출 메커니즘을 포함한다. 하드웨어 에러들은 정정된 에러들 또는 정정되지 않은 에러들로서 분류될 수 있다.
OSPM 및 시스템 펌웨어는 하드웨어 에러 처리에서 중요한 역할들을 수행한다. APEI는 OSPM 및 시스템 펌웨어 모두가 하드웨어 에러 처리의 업무에 상보하는 방식으로 기여할 수 있는 방법들을 개선한다. APEI는 펌웨어 또는 OSPM이 핵심 하드웨어 에러 자원들을 소유할지를 하드웨어 플랫폼 벤더가 결정하는 것을 가능하게 한다. APEI는 또한 펌웨어가 하드웨어 에러 자원들의 제어를 적절할 때 OSPM으로 통과시키는 것을 가능하게 한다.
APEI는 4개의 개별 테이블들을 포함한다: (a) 에러 기록 직렬화 테이블(Error Record Serialization Table; ERST), (b) 부트 에러 기록 테이블(BOOT Error Record Table; BERT), (c) 하드웨어 에러 소스 테이블(Hardware Error Source Table; HEST); 및 본 명세서에 특히 적절한 것으로 (d) 에러 인젝션 테이블(Error Injection Table; EINJ).
본 섹션은 OSPM이 플랫폼 특정 OSPM 레벨 소프트웨어를 요구하지 않고도 플랫폼에 하드웨어 에러들을 인젝팅(injecting)할 수 있는 범용 인터페이스 메커니즘을 가능하게 하며, EINJ로 칭해지는 ACPI 테이블 메커니즘을 약술한다. 이 메커니즘의 1차 목표는 하드웨어 에러들의 인젝션을 가능하게 함으로써 OSPM 에러 처리 스택(stack)의 테스팅을 지원하는 것이다. 이 케이퍼빌리티를 통해 OSPM은 시스템에 대한 에러 처리의 진단 및 유효성에 대한 간단한 인터페이스를 구현할 수 있다.
도 6 내지 도 15는 ACPI 에러 인젝션의 테이블 구조를 도시한다. 도 6은 에러 인젝션(EINJ) 테이블의 레이아웃을 도시하는 테이블이고 도 7은 지원되는 에러 인젝션 동작들을 식별한다. EINJ 테이블은 OSPM이 플랫폼 특정 OS 소프트웨어를 요구하지 않고도 플랫폼에 하드웨어 에러들을 인젝팅할 수 있는 범용 인터페이스 메커니즘을 제공한다. 시스템 펌웨어는 이 테이블을 구축하는 일을 하고, 이 테이블은 인젝션 명령어 엔트리들로 구성된다.
인젝션 동작은 일반적으로 일련의 하나 이상의 인젝션 명령어들을 포함한다. 인젝션 명령어는 인젝션 명령어 엔트리에서 정의되는 바와 같은 레지스터 영역에 의해 표현되는 추상화된 하드웨어 레지스터 상에서의 원시 연산을 나타낸다.
도 8은 인젝션 명령어 엔트리의 레이아웃을 도시한다. 인젝션 명령어 엔트리는 인젝션 하드웨어 레지스터 내의 영역 및 상기 영역 상에서 수행될 인젝션 명령어를 기술한다.
레지스터 영역은 범용 어드레스 구조로서 기술된다. 이 구조는 레지스터의 원하는 영역에 대응하는 비트 범위뿐만 아니라 레지스터의 물리적 어드레스를 기술한다. 비트 범위는 인젝션 명령어와 연관되는 레지스터 내의 모든 비트를 포함하는 연속 비트들의 가장 작은 세트로서 정의된다. 예를 들어, 비트들 [6:5] 및 비트들 [3·2] 모두가 인젝션 명령어에 대응하는 경우, 상기 명령어에 대한 비트 범위는 [6:2]일 것이다.
비트 범위가 특정한 인젝션 명령어와 관련되지 않은 비트들(즉, 위의 예에서 비트 4)을 포함할 수 있으므로, 비트 마스크(bit mask)는 이 명령어들에 대응하는 영역 내의 모든 비트들을 구별하는 데 사용된다. 마스크 필드(mask field)는 이 비트 마스크인 것으로 정의되고 여기서 비트는 인젝션 명령어에 대응하는 비트 범위(레지스터 영역에 의해 규정됨) 내의 각각의 비트에 대해 '1'로 세팅된다. 비트 마스크의 비트 '0'은 비트 범위 내의 최하위 비트에 대응하는 것이 유의된다. 위에서 사용되는 예에서, 마스크는 11011b 또는 0x1B일 것이다.
도 10 내지 도 13이 참조된다. 도 10은 인젝션 명령어 엔트리들에 대해 지원되는 인젝션 명령어들을 기재한다. 도 11은 GET COMMAMD STATUS로부터 리턴되는 에러 인젝션 코드들을 정의한다. 도 12는 GET_ERROR TYPE로부터 리턴되는 에러 유형 코드들을 정의한다. 도 13은 SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조를 도시하는 테이블이다.
에러 인젝션 동작은 에러가 플랫폼 내로 인젝팅되고 후속해서 트리거되는 2 단계 프로세스일 수 있다. 소프트웨어가 SET ERROR_TYPE 동작을 사용하여 에러를 플랫폼 내로 인젝팅한 후에, 소프트웨어는 이 에러를 트리거해야만 한다. 이 에러를 트리거하기 위해, 소프트웨어는 포인터를 트리거 에러 동작 테이블로 리턴시키는 GET_TRIGGER_ERROR_ACTION_TABLE 연산을 인보킹(invoking)한다. 이 테이블의 포맷은 도 15의 테이블에 도시된 바와 같다. 소프트웨어는 인젝팅된 에러를 트리거하기 위해 트리거 에러 동작 테이블(도 15) 내에 명시되는 명령어 엔트리들을 실행한다(주의: 위의 "엔트리 계수" 필터가 0이라면, TRIGGER_ERROR 동작 테이블에서 동작 구조들이 존재하지 않는다). 플랫폼은 예를 들어, 에러 인젝션 동작이 에러를 소비할뿐만 아니라 시딩(seeding)하는 경우에 TRIGGER_ERROR 동작이 필요하지 않는 상황들에서 이 필드를 0으로 만들 수 있다. 또한 TRIGGER_ERROR 명령어 엔트리들의 포맷이 도 10의 테이블에 기술되는 바와 같이 인젝션 명령어 엔트리들의 포맷과 동일한 것 또한 유의된다.
에러를 인젝팅하기 위해 OSPM이 이 메커니즘을 사용할 수 있기 전에, OSPM은 GET_ERROR_TYPE 커맨드를 실행함으로써 플랫폼의 에러 인젝션 케이퍼빌리티들을 발견해야만 한다(에러 유형들의 정의들에 대한 도 12를 참조할 것).
에러 인젝션 케이퍼빌리티들을 발견한 후에, OSPM은 아래에 기술되는 시퀀스를 따라 에러를 인젝팅하고 트리거할 수 있다.(에러를 플랫폼 내로 인젝팅하는 것은 에러를 자동으로 소비하지 않음에 유의한다) 에러 인젝션에 응답하여, 플랫폼은 트리거 에러 동작 테이블을 리턴시킨다. 에러를 인젝팅했던 소프트웨어는 그 후에 에러를 소비하기 위해 트리거 에러 동작 테이블 내의 동작들을 실행해야만 한다. 에러가 인젝션 시에 자동으로 소비되는 그러한 특정한 에러 유형인 경우, 플랫폼은 NO_OP 명령어를 포함하는 트리거 에러 동작 테이블을 리턴시킬 것이다.
다음은 에러들이 OS(예를 들어, OSPM)에 의해 인젝팅되는 프로세스 시퀀스이다.
1. 플랫폼에 에러 인젝션 동작이 시작할 것임을 통지하기 위해 BEGIN_INJECTION_OPERATION 동작을 실행한다.
2. 시스템의 에러 인젝션 케이퍼빌리티들을 결정하기 위해 GET ERROR TYPE를 실행한다. 이 동작은 플랫폼에 의해 지원되는 에러 유형들의 DWORD 비트 맵을 리턴시킨다(에러 유형들의 정의들에 대하여 도 12를 참조할 것).
3. GET_ERROR TYPE가 BIT31 세트를 지니는 DWORD를 리턴시킨다면, 이는 도 12의 테이블에서 정의되는 표준 에러 유형들과는 별도로 벤더 정의 에러 유형이 존재하는 것을 의미한다.
4. OSPM은 인젝팅할 에러의 유형을 선택한다.
4.1 OS PM이 지원되는 표준 에러 유형들 중 하나를 인젝팅할 것을 선택하면, 이는 SET_ERROR_TYPE_WITH_ADDRESS 커맨드를 실행함으로써 "에러 유형" 필드(도 13을 참조할 것) 내에 대응하는 비트를 세팅한다. 예를 들어, OSPM이 "메모리 접속 가능" 에러를 인젝팅할 것을 선택하면, OS PM은 0x0000_0080의 "에러 유형" 값을 가지는 SET_ERROR TYPE_WITH_ADDRESS를 실행한다.
4.1.1 선택적으로, OSPM은 에러의 유형에 따라, 메모리 범위, PCIe 세그먼트/디바이스/함수 또는 프로세서 APIC ID와 같은 인젝션의 목표를 선택할 수 있다. OSPM은 "SET ERROR TYPE WITH ADDRESS" 데이터 구조의 적절한 필드들을 채움으로써 이를 행한다(자세한 것은 도 13을 참조할 것).
4.2 OSPM이 벤더 정의 에러 유형들 중 하나를 인젝팅할 것을 선택하면, 이는 "에러 유형" 필드 세트의 SET_ERROR_TYPE_WITH_ADDRESS를 실행한다.
4.2.1 OSPM은 "벤더 에러 유형 확장 구조 객체"를 판독함으로써, "벤더 에러 유형 확장 구조"의 위치를 얻는다(도 14를 참조할 것).
4.2.1.1 OS PM은 경로(PCIe 세그먼트/디바이스/함수)가 벤더 에러 유형 확장 구조의 "SBDF" 필드 내에 제공되는 PCIe config. 공간으로부터 벤더 ID, 디바이스 ID 및 Rev ID를 판독한다.
4.2.1.2 벤더 ID/디바이스 ID 및 Rev ID들이 정합하면, OSPM은 자신이 가동하고 있는 플랫폼을 식별할 수 있고 이 플랫폼에 의해 지원되는 벤더 에러 유형들을 인지할 것이다.
4.2.1.3 OSPM은 "OEM 정의 구조" 필드 내에 인젝팅할 벤더 에러 유형을 기록한다(도 14를 참조할 것).
4.2.2 선택적으로, OSPM은 에러의 유형에 따라, 메모리 범위, PCIe 세그먼트/디바이스/함수 또는 프로세서 APIC ID와 같은 인젝션의 목표를 선택할 수 있다. OSPM은 "SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조"의 적절한 필드들을 채움으로써 이를 행한다.(자세한 것은 도 13을 참조할 것)
5. 플랫폼에 인젝션 동작을 시작하라고 지시하기 위해 EXECUTE_OPERATION 동작을 실행.
6. 추상화된 비지 비트(Busy bit)를 제거하여 동작이 완료됨을 플랫폼이 표시할 때까지 CHECK BUSY_STATUS 동작을 계속해서 실행함으로써 비지 웨이팅(busy waiting)된다.
7. 판독 동작의 상태를 결정하기 위해 GET COMMAND STATUS 동작을 실행.
8. 플랫폼이 에러들을 인젝팅할 수 없음을 상기 상태가 표시하면, 중단.
9. TRIGGER ERROR 동작 테이블에 대한 물리적 포인터를 획득하기 위해 GET_TRIGGER_ERROR_ACTION_TABLE 연산을 실행. 이는 에러를 인젝팅하는 것이 2(또는 2 이상) 단계 프로세스인 시스템들에 유연성을 제공한다.
10. TRIGGER ERROR 동작 테이블에서 명시된 동작들을 실행.
11. 플랫폼에 에러 인젝션 동작이 완료됨을 통지하기 위해 END_OPERATION을 실행.
본 발명은 기술된 실시예들로 제한되지 않지만, 첨부된 청구항들의 정신 및 범위 내에서 수정하고 변형하여 실시될 수 있다. 도면들 중 일부에서, 신호 도전체 라인들은 라인들로 표현되는 것 또한 인정되어야 한다. 일부는 더 많은 구성 신호 경로들을 표시하기 위해 더 두꺼울 수 있고/있거나, 구성 신호 경로들의 수를 표시하기 위해 수가 라벨링될 수 있고/있거나, 주 정보 흐름 방향을 표시하기 위해 하나 이상의 종단들에 화살표들을 가질 수 있다. 그러나, 이것은 제한하는 것으로 해석되어서는 안 된다. 오히려, 그와 같은 추가 세부사항들은 하나 이상의 예시적인 실시예들과 함께 사용되어 회로를 더 쉽게 이해하는 것을 촉진할 될 수 있다. 임의의 표현된 신호 라인들은, 추가 정보를 가지는지 또는 가지지 않던지, 실제로 다수의 방향들로 이동할 수 있고 임의의 적절한 유형의 신호 방식으로 구현될 수 있는 하나 이상의 신호들을 포함할 수 있다.

Claims (25)

  1. 명령어를 저장하는 메모리와,
    상기 메모리와 연결된 프로세서를 포함하되,
    상기 프로세서는
    플랫폼 하드웨어 컴포넌트에 의해 지원되는 복수의 에러 유형 중 제 1 에러 유형을 선택하는 것과,
    에러 인젝션 동작의 목표(target)를 선택하는 것과,
    상기 플랫폼 하드웨어 컴포넌트로 하여금 상기 제 1 에러 유형을 사용하여 상기 목표에서 에러 인젝션 동작을 시작하게 하는 액션을 실행하는 것을 포함하는 동작을 수행하는
    시스템.
  2. 제 1 항에 있어서,
    상기 목표는 메모리 범위, PCIe(Peripheral Component Interconnect Express) 세그먼트, PCIe 디바이스, PCIe 함수 또는 프로세서 APIC(Advanced Programmable Interrupt Controller) ID 중 하나 이상인
    시스템.
  3. 제 1 항에 있어서,
    상기 프로세서는 SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조의 하나 이상의 필드에 상기 목표의 표시(indication)를 제공하는 것을 포함하는 동작을 수행함으로써 상기 목표를 선택하는
    시스템.
  4. 제 1 항에 있어서,
    상기 프로세서는 상기 선택된 제 1 에러 유형에 적어도 부분적으로 기초하여 상기 목표를 선택하는 것을 포함하는 동작을 수행함으로써 상기 목표를 선택하는
    시스템.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플랫폼 하드웨어 컴포넌트를 더 포함하는
    시스템.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 프로세서는
    상기 플랫폼 하드웨어 컴포넌트의 에러 인젝션 케이퍼빌리티(capability)를 결정하기 위해 GET_ERROR_TYPE 액션을 실행하는 것과,
    상기 플랫폼 하드웨어 컴포넌트가 상기 복수의 에러 유형을 지원하는 것을 표시하는 DWORD 응답을 수신하는 것을 포함하는 동작을 수행하되,
    상기 복수의 에러 유형은 (i) 제 1 복수의 표준 에러 유형 및 (ii) 적어도 하나의 벤더 정의 에러 유형을 포함하는
    시스템.
  7. 제 6 항에 있어서,
    상기 프로세서는 상기 제 1 에러 유형이 상기 적어도 하나의 벤더 정의 에러 유형인 것에 응답하여 벤더 에러 유형 확장 구조에 액세스하는 것을 포함하는 동작을 수행하는
    시스템.
  8. 제 7 항에 있어서,
    상기 프로세서는
    상기 벤더 에러 유형 확장 구조에 액세스하는 것에 응답하여, 벤더 ID, 디바이스 ID 및 Rev ID 중 하나 이상을 판독하는 것과,
    상기 벤더 ID, 상기 디바이스 ID 및 상기 Rev ID 중 하나 이상을 판독하는 것에 응답하여, 상기 플랫폼 하드웨어 컴포넌트 및 상기 벤더 정의 에러 유형 중 하나 또는 둘 모두를 식별하는 것을 포함하는 동작을 수행하는
    시스템.
  9. 복수의 에러 유형 중 제 1 에러 유형을 선택하는 단계와,
    목표를 선택하는 단계와,
    플랫폼 하드웨어 컴포넌트로 하여금 상기 제 1 에러 유형을 사용하여 상기 목표에서 에러 인젝션 동작을 시작하게 하는 액션을 실행하는 단계를 포함하는
    방법.
  10. 제 9 항에 있어서,
    상기 목표는 메모리 범위, PCIe 세그먼트, PCIe 디바이스, PCIe 함수 또는 프로세서 APIC ID 중 하나 이상인
    방법.

  11. 제 9 항에 있어서,
    상기 목표를 선택하는 단계는 SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조의 하나 이상의 필드에 상기 목표의 표시를 제공하는 단계를 포함하는
    방법.
  12. 제 9 항에 있어서,
    상기 목표를 선택하는 단계는 상기 선택된 제 1 에러 유형에 적어도 부분적으로 기초하여 상기 목표를 선택하는 단계를 포함하는
    방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 플랫폼 하드웨어 컴포넌트의 에러 인젝션 케이퍼빌리티(capability)를 결정하기 위해 GET_ERROR_TYPE 액션을 실행하는 단계와,
    상기 플랫폼 하드웨어 컴포넌트가 상기 복수의 에러 유형을 지원하는 것을 나타내는 DWORD 응답을 수신하는 단계를 더 포함하되,
    상기 복수의 에러 유형은 (i) 제 1 복수의 표준 에러 유형 및 (ii) 적어도 하나의 벤더 정의 에러 유형을 포함하는
    방법.
  14. 제 13 항에 있어서,
    상기 제 1 에러 유형이 상기 적어도 하나의 벤더 정의 에러 유형인 것에 응답하여 벤더 에러 유형 확장 구조에 액세스하는 단계를 더 포함하는
    방법.
  15. 제 14 항에 있어서,
    상기 벤더 에러 유형 확장 구조에 액세스하는 것에 응답하여, 벤더 ID, 디바이스 ID 및 Rev ID 중 하나 이상을 판독하는 단계와,
    상기 벤더 ID, 상기 디바이스 ID 및 상기 Rev ID 중 하나 이상을 판독하는 단계에 응답하여, 상기 플랫폼 하드웨어 컴포넌트 및 상기 벤더 정의 에러 유형 중 하나 또는 둘 모두를 식별하는 단계를 더 포함하는
    방법.
  16. 명령어를 저장하는 컴퓨터 판독가능 저장 매체로서, 상기 명령어는 프로세서에 의해 실행될 경우, 상기 프로세서로 하여금 제 9 항 내지 제 12 항 중 어느 한 항의 방법을 수행하게 하는
    컴퓨터 판독가능 저장 매체.
  17. 제 9 항 내지 제 12 항 중 어느 한 항의 방법을 수행하는 수단을 포함하는 장치.
  18. 프로세서와,
    운영 시스템(OS)과 통신하도록 구성된 플랫폼 컴포넌트를 포함하되,
    상기 플랫폼 컴포넌트는
    제 1 에러 유형을 사용하여 목표에서 에러 인젝션 동작을 실행하게 하는 명령어를 수신하는 것과,
    상기 제 1 에러 유형을 사용하여 상기 목표에서 상기 에러 인젝션 동작을 실행하는 것을 포함하는 동작을 수행하는
    장치.
  19. 제 18 항에 있어서,
    상기 명령어는 상기 목표의 신원(identification)을 제공하는 필드를 포함하는 SET_ERROR_TYPE_WITH_ADDRESS 데이터 구조를 포함하는
    장치.
  20. 제 18 항에 있어서,
    상기 목표는 메모리 범위, PCIe 세그먼트, PCIe 디바이스, PCIe 함수 또는 프로세서 APIC ID 중 하나 이상인
    장치.
  21. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 플랫폼 컴포넌트는
    상기 OS로부터 상기 플랫폼 컴포넌트의 에러 인젝션 케이퍼빌리티를 요청하는 GET_ERROR_TYPE 액션을 수신하는 것과,
    상기 OS로 DWORD 응답을 전송하는 것을 포함하는 동작을 수행하되,
    상기 DWORD 응답은 (i) 상기 플랫폼 컴포넌트에 의해 지원되는 복수의 표준 에러 유형과, (ii) 상기 플랫폼 컴포넌트에 의해 지원되는 벤더 정의 에러 유형을 식별하는 비트 맵을 포함하는
    장치.
  22. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 플랫폼 컴포넌트는 추상화된 비지 비트(busy bit)를 제거함으로써 상기 에러 인젝션 동작이 완료됨을 표시하는 것을 포함하는 동작을 수행하는
    장치.
  23. 플랫폼 컴포넌트와,
    운영 시스템(OS)을 실행하는 프로세서를 포함하되,
    상기 OS는
    벤더 정의 에러 유형이 지원되는 것을 표시하는 DWORD를 수신하는 것과,
    상기 DWORD에 적어도 부분적으로 기초하여 벤더 ID, 디바이스 ID, Rev ID 중 하나 이상을 판독하는 것과,
    상기 벤더 ID, 상기 디바이스 ID, 상기 Rev ID 중 하나 이상을 판독한 것에 적어도 부분적으로 기초하여 상기 벤더 정의 에러 유형을 식별하는 것과,
    상기 플랫폼 컴포넌트로 하여금 상기 벤더 정의 에러 유형을 사용하여 에러 인젝션 동작을 시작하게 하는 액션을 실행하는 것을 포함하는 동작을 수행하는
    시스템.
  24. 제 23 항에 있어서,
    상기 OS는
    상기 플랫폼 컴포넌트의 에러 인젝션 케이퍼빌리티를 결정하기 위해 GET_ERROR_TYPE 액션을 실행하는 것과,
    상기 GET_ERROR_TYPE 액션을 실행하는 것에 적어도 부분적으로 기초하여 DWORD를 수신하는 것을 포함하는 동작을 수행하는
    시스템.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 OS는 SET_ERROR_TYPE_WITH_ADDRESS를 에러 유형 필드의 BIT31로 세팅하는 것을 포함하는 동작을 수행하는
    시스템.
KR1020177016297A 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼 KR101810822B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161563030P 2011-11-22 2011-11-22
US61/563,030 2011-11-22
PCT/US2012/066402 WO2013078418A1 (en) 2011-11-22 2012-11-21 Computing platform with interface based error injection

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001971A Division KR101763102B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼

Publications (2)

Publication Number Publication Date
KR20170072953A true KR20170072953A (ko) 2017-06-27
KR101810822B1 KR101810822B1 (ko) 2017-12-19

Family

ID=48470182

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177001971A KR101763102B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼
KR1020177016297A KR101810822B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼
KR1020147013589A KR101723009B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177001971A KR101763102B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147013589A KR101723009B1 (ko) 2011-11-22 2012-11-21 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼

Country Status (10)

Country Link
US (14) US10108433B2 (ko)
JP (1) JP6155507B2 (ko)
KR (3) KR101763102B1 (ko)
CN (1) CN103946765B (ko)
BR (1) BR112014012398B1 (ko)
DE (1) DE112011105867B4 (ko)
GB (1) GB2510091B (ko)
IN (1) IN2014CN02785A (ko)
TW (3) TWI502505B (ko)
WO (7) WO2013077891A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013077891A1 (en) 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
US10095295B2 (en) * 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US9026817B2 (en) 2012-06-29 2015-05-05 Intel Corporation Joint optimization of processor frequencies and system sleep states
JP5877533B2 (ja) * 2013-01-31 2016-03-08 三菱電機株式会社 計算機装置及び計算機装置の制御方法
US9696785B2 (en) 2013-12-28 2017-07-04 Intel Corporation Electronic device having a controller to enter a low power mode
US10514942B2 (en) 2014-02-24 2019-12-24 Red Hat Israel, Ltd. Using linker scripts for loading system configuration tables
US9571465B1 (en) 2014-09-18 2017-02-14 Amazon Technologies, Inc. Security verification by message interception and modification
KR102261815B1 (ko) * 2014-10-30 2021-06-07 삼성전자주식회사 펌웨어 업데이트 시간을 줄일 수 있는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
US9720827B2 (en) * 2014-11-14 2017-08-01 Intel Corporation Providing multiple memory modes for a processor including internal memory
US10126950B2 (en) * 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory
US11003565B2 (en) 2015-04-21 2021-05-11 Hewlett-Packard Development Company, L.P. Performance change predictions
CN106874176B (zh) * 2015-12-14 2021-04-27 创新先进技术有限公司 智能测试方法和装置
US10180793B2 (en) 2017-01-31 2019-01-15 Hewlett Packard Enterprise Development Lp Performance attributes for memory
US11182315B2 (en) 2017-02-10 2021-11-23 Intel Corporation Apparatuses, methods, and systems for hardware control of processor performance levels
US10958729B2 (en) * 2017-05-18 2021-03-23 Intel Corporation Non-volatile memory express over fabric (NVMeOF) using volume management device
US10627880B2 (en) * 2017-05-19 2020-04-21 Dell Products L.P. Systems and methods for forward compatibility of custom thermal settings
KR102388803B1 (ko) 2017-11-02 2022-04-20 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
TWI685751B (zh) 2018-04-10 2020-02-21 神雲科技股份有限公司 伺服器裝置的錯誤報告功能的控制方法
CN108959049B (zh) * 2018-06-27 2021-12-17 郑州云海信息技术有限公司 Smm的健壮性和稳定性的测试方法、装置及存储介质
US10795746B2 (en) 2018-12-13 2020-10-06 Micron Technology, Inc. Automated power down based on state of firmware
EP3999938A4 (en) * 2019-07-15 2023-08-02 INTEL Corporation DYNAMIC ENERGY PERFORMANCE PREFERENCE BASED ON WORKLOADS USING AN ADAPTIVE ALGORITHM
US11157329B2 (en) 2019-07-26 2021-10-26 Intel Corporation Technology for managing per-core performance states
US11625084B2 (en) * 2019-08-15 2023-04-11 Intel Corporation Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device
TWI726405B (zh) * 2019-09-04 2021-05-01 神雲科技股份有限公司 開機程序除錯系統及其主機與方法
US11507157B2 (en) * 2020-04-30 2022-11-22 Dell Products L.P. Hot-inserted devices
KR20210149445A (ko) 2020-06-02 2021-12-09 삼성전자주식회사 메모리 모듈 및 메모리 모듈의 동작 방법
US11106529B1 (en) * 2020-07-22 2021-08-31 Dell Products L.P. Post package repair failure memory location reporting system
US11829612B2 (en) 2020-08-20 2023-11-28 Micron Technology, Inc. Security techniques for low power mode of memory device
CN112256327A (zh) * 2020-11-01 2021-01-22 屈军军 一种微型电子机械装置
US11934251B2 (en) * 2021-03-31 2024-03-19 Advanced Micro Devices, Inc. Data fabric clock switching
CN117546122A (zh) 2021-06-22 2024-02-09 微软技术许可有限责任公司 使用服务质量（qos）的功率预算管理
WO2022271606A1 (en) * 2021-06-22 2022-12-29 Microsoft Technology Licensing, Llc Power budget management using quality of service (qos)
US20230132345A1 (en) * 2021-10-27 2023-04-27 Dell Products L.P. Numa node virtual machine provisioning system
JP2023136634A (ja) * 2022-03-17 2023-09-29 キヤノン株式会社 印刷管理システム、及び方法
US11726855B1 (en) * 2022-04-26 2023-08-15 Dell Products L.P. Controlling access to an error record serialization table of an information handlng system
CN115543055B (zh) * 2022-11-28 2023-03-14 苏州浪潮智能科技有限公司 电源管理的控制权移交方法、装置、设备和存储介质
US20240220320A1 (en) * 2022-12-30 2024-07-04 Advanced Micro Devices, Inc. Systems and methods for sharing memory across clusters of directly connected nodes

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646232A (en) * 1984-01-03 1987-02-24 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system
US4641308A (en) * 1984-01-03 1987-02-03 Texas Instruments Incorporated Method of internal self-test of microprocessor using microcode
TW282525B (ko) * 1994-06-17 1996-08-01 Intel Corp
US6052793A (en) * 1998-06-10 2000-04-18 Dell Usa, L.P. Wakeup event restoration after power loss
US6167511A (en) * 1998-06-15 2000-12-26 Phoenix Technologies Ltd. Method to reflect BIOS set up changes into ACPI machine language
EP1172732A4 (en) * 1999-02-24 2009-08-19 Hitachi Ltd COMPUTER SYSTEM AND METHOD FOR MANAGING DISTURBANCES AFFECTING A COMPUTER SYSTEM
US7197548B1 (en) * 1999-07-20 2007-03-27 Broadcom Corporation Method and apparatus for verifying connectivity among nodes in a communications network
US6732280B1 (en) * 1999-07-26 2004-05-04 Hewlett-Packard Development Company, L.P. Computer system performing machine specific tasks before going to a low power state
EP1085396A1 (en) * 1999-09-17 2001-03-21 Hewlett-Packard Company Operation of trusted state in computing platform
US6530031B1 (en) * 1999-11-08 2003-03-04 International Business Machines Corporation Method and apparatus for timing duration of initialization tasks during system initialization
US7016060B1 (en) 1999-12-08 2006-03-21 International Business Machines Corporation Method, system, and program for reconfiguring logical printers in a network printing system
US6499102B1 (en) * 1999-12-29 2002-12-24 Intel Corporation Method of dynamically changing the lowest sleeping state in ACPI
US6826701B1 (en) * 2000-04-20 2004-11-30 Microsoft Corporation Re-running general purpose event control methods in a computer system
US6931553B1 (en) * 2000-04-20 2005-08-16 Microsoft Corporation Preventing general purpose event interrupt storms in a computer system
US7085944B1 (en) 2000-09-30 2006-08-01 Intel Corporation Power management by transmitting single multiplexed signal to multiple system components to change settings of internal performance registers in response to change in power source
US6704877B2 (en) 2000-12-29 2004-03-09 Intel Corporation Dynamically changing the performance of devices in a computer platform
US7017060B2 (en) * 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US7089430B2 (en) * 2001-12-21 2006-08-08 Intel Corporation Managing multiple processor performance states
US20030188146A1 (en) * 2002-03-28 2003-10-02 Hale Robert P. Method of ordered execution of firmware modules in a pre-memory execution environment
US6848057B2 (en) * 2002-05-28 2005-01-25 Nvidia Corporation Method and apparatus for providing a decoupled power management state
US20040024867A1 (en) * 2002-06-28 2004-02-05 Openwave Systems Inc. Method and apparatus for determination of device capabilities on a network
US6990576B2 (en) * 2002-08-07 2006-01-24 Hewlett-Packard Development Company, L.P. System and method for using a firmware interface table to dynamically load an ACPI SSDT
US7698583B2 (en) * 2002-10-03 2010-04-13 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
US7131015B2 (en) 2002-11-12 2006-10-31 Arm Limited Performance level selection in a data processing system using a plurality of performance request calculating algorithms
US7219241B2 (en) * 2002-11-30 2007-05-15 Intel Corporation Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US7007160B1 (en) * 2002-12-03 2006-02-28 Hewlett-Packard Development Company, L.P. System and method for loading an advanced configuration and power interface (ACPI) original equipment manufacturer (OEM) description table
CN1534863A (zh) * 2003-01-15 2004-10-06 松下电器产业株式会社 振荡电路
US7827283B2 (en) 2003-02-19 2010-11-02 International Business Machines Corporation System for managing and controlling storage access requirements
US7502803B2 (en) * 2003-05-28 2009-03-10 Hewlett-Packard Development Company, L.P. System and method for generating ACPI machine language tables
US7051215B2 (en) * 2003-06-13 2006-05-23 Intel Corporation Power management for clustered computing platforms
US7752470B2 (en) * 2003-12-03 2010-07-06 International Business Machines Corporation Method and system for power management including device controller-based device use evaluation and power-state control
US20050192788A1 (en) * 2004-02-27 2005-09-01 Hobson Louis B. Simulating processor performance states
JP4144880B2 (ja) * 2004-04-09 2008-09-03 インターナショナル・ビジネス・マシーンズ・コーポレーション プラットフォーム構成測定装置、プログラム及び方法、プラットフォーム構成認証装置、プログラム及び方法、プラットフォーム構成証明装置、プログラム及び方法、並びに、プラットフォーム構成開示装置、プログラム及び方法
US7360103B2 (en) * 2004-05-21 2008-04-15 Intel Corporation P-state feedback to operating system with hardware coordination
US20050283599A1 (en) * 2004-06-22 2005-12-22 Zimmerman Toby S Exposing BIOS information to an ACPI aware operating system
US7243222B2 (en) * 2004-06-24 2007-07-10 Intel Corporation Storing data related to system initialization in memory while determining and storing data if an exception has taken place during initialization
EP1770920A4 (en) * 2004-07-16 2011-10-12 Brother Ind Ltd CONNECTING MODE CONTROL DEVICE, CONNECTION MODE CONTROL METHOD AND CONNECTION MODE CONTROL PROGRAM
US7386688B2 (en) 2004-07-29 2008-06-10 Hewlett-Packard Development Company, L.P. Communication among partitioned devices
US7594128B2 (en) * 2004-08-04 2009-09-22 Hewlett-Packard Development Company, L.P. Systems and methods to determine processor utilization
US7565562B2 (en) 2004-09-03 2009-07-21 Intel Corporation Context based power management
US7242227B2 (en) * 2004-11-01 2007-07-10 Texas Instruments Incorporated Common mode stabilization circuit for differential bus networks
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
US7487222B2 (en) * 2005-03-29 2009-02-03 International Business Machines Corporation System management architecture for multi-node computer system
CN100527089C (zh) * 2005-04-27 2009-08-12 松下电器产业株式会社 信息处理装置中的功率控制装置
US7454639B2 (en) * 2005-06-30 2008-11-18 Intel Corporation Various apparatuses and methods for reduced power states in system memory
US20070043965A1 (en) 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7516336B2 (en) * 2005-09-29 2009-04-07 Intel Corporation System and method for power reduction by sequestering at least one device or partition in a platform from operating system access
US7509471B2 (en) * 2005-10-27 2009-03-24 Sandisk Corporation Methods for adaptively handling data writes in non-volatile memories
US20070136523A1 (en) * 2005-12-08 2007-06-14 Bonella Randy M Advanced dynamic disk memory module special operations
US7516317B2 (en) * 2005-12-29 2009-04-07 Microsoft Corporation Measuring an operating system's boot duration
US7421601B2 (en) 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US20070260761A1 (en) * 2006-03-28 2007-11-08 Inventec Corporation Inter-module data communication control method and system for ACPI and BIOS
JP2007272573A (ja) * 2006-03-31 2007-10-18 Hitachi Ltd 低消費電力化メモリ管理方法及びメモリ管理プログラム
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US20080010516A1 (en) * 2006-06-14 2008-01-10 Inventec Corporation Method and apparatus for indicating the actual progress of a booting procedure
US20080010527A1 (en) * 2006-06-26 2008-01-10 Inventec Corporation Method of solving BIST failure of CPU by means of BIOS and maximizing system performance
US7610482B1 (en) * 2006-06-28 2009-10-27 Qlogic, Corporation Method and system for managing boot trace information in host bus adapters
US7747881B2 (en) 2006-08-14 2010-06-29 Globalfoundries Inc. System and method for limiting processor performance
US20080046546A1 (en) 2006-08-18 2008-02-21 Parmar Pankaj N EFI based mechanism to export platform management capabilities to the OS
KR100770703B1 (ko) * 2006-08-30 2007-10-29 삼성전자주식회사 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템
JP2008109243A (ja) * 2006-10-24 2008-05-08 Renesas Technology Corp Ｒｆ通信用半導体集積回路
US20080147357A1 (en) 2006-12-15 2008-06-19 Iintrinisyc Software International System and method of assessing performance of a processor
US7953996B2 (en) * 2006-12-18 2011-05-31 Hewlett-Packard Development Company, L.P. ACPI to firmware interface
KR100890152B1 (ko) * 2006-12-22 2009-03-20 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀
US8302087B2 (en) * 2007-01-05 2012-10-30 International Business Machines Corporation Quality assurance in software systems through autonomic reliability, availability and serviceability code generation
JP4912174B2 (ja) * 2007-02-07 2012-04-11 株式会社日立製作所 ストレージシステム及び記憶管理方法
US8448024B2 (en) * 2007-05-16 2013-05-21 Intel Corporation Firmware assisted error handling scheme
TW200917006A (en) 2007-10-01 2009-04-16 Inventec Corp Apparatus and method for power management
US8250354B2 (en) * 2007-11-29 2012-08-21 GlobalFoundries, Inc. Method and apparatus for making a processor sideband interface adhere to secure mode restrictions
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8151081B2 (en) * 2007-12-20 2012-04-03 Intel Corporation Method, system and apparatus for memory address mapping for sub-socket partitioning
US7831816B2 (en) * 2008-05-30 2010-11-09 Globalfoundries Inc. Non-destructive sideband reading of processor state information
US7912082B2 (en) * 2008-06-09 2011-03-22 Oracle America, Inc. Shared virtual network interface
US7984286B2 (en) * 2008-06-25 2011-07-19 Intel Corporation Apparatus and method for secure boot environment
US20090327609A1 (en) 2008-06-30 2009-12-31 Bruce Fleming Performance based cache management
US20100153523A1 (en) * 2008-12-16 2010-06-17 Microsoft Corporation Scalable interconnection of data center servers using two ports
US8458498B2 (en) 2008-12-23 2013-06-04 Intel Corporation Method and apparatus of power management of processor
US8601296B2 (en) 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
US8799691B2 (en) * 2009-01-07 2014-08-05 Hewlett-Packard Development Company, L.P. Hierarchical power management
JP5218568B2 (ja) * 2009-01-26 2013-06-26 富士通株式会社 構成変更機能を有する情報処理装置、システム構成変更方法及びシステム構成変更プログラム
JP5118074B2 (ja) 2009-01-27 2013-01-16 日本電信電話株式会社 光ファイバ
US8131991B2 (en) * 2009-02-10 2012-03-06 Sony Corporation System and method for configuring plural software profiles
US8135970B2 (en) 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
US20100235834A1 (en) * 2009-03-16 2010-09-16 Faasse Scott P Providing a management communication channel between a software layer and platform layer for hardware management control
US8171319B2 (en) * 2009-04-16 2012-05-01 International Business Machines Corporation Managing processor power-performance states
US9244797B2 (en) * 2009-05-29 2016-01-26 Dell Products L.P. Methods for managing performance states in an information handling system
US8464038B2 (en) * 2009-10-13 2013-06-11 Google Inc. Computing device with developer mode
US8490179B2 (en) * 2009-10-27 2013-07-16 Hewlett-Packard Development Company, L.P. Computing platform
US20110131427A1 (en) 2009-12-02 2011-06-02 Jorgenson Joel A Power management states
US20110145555A1 (en) * 2009-12-15 2011-06-16 International Business Machines Corporation Controlling Power Management Policies on a Per Partition Basis in a Virtualized Environment
US8555091B2 (en) * 2009-12-23 2013-10-08 Intel Corporation Dynamic power state determination of a graphics processing unit
JP5544878B2 (ja) * 2009-12-25 2014-07-09 富士通株式会社 故障制御装置、プロセッサコア、演算処理装置、情報処理装置および擬似故障制御方法
US9310838B2 (en) * 2010-03-19 2016-04-12 I/O Interconnect, Ltd. Power management method for switching power mode of a computer system based on detection of a human interface device
KR20110114910A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 집적회로 및 그것의 소비전력 측정 방법
US8522066B2 (en) * 2010-06-25 2013-08-27 Intel Corporation Providing silicon integrated code for a system
US8648690B2 (en) * 2010-07-22 2014-02-11 Oracle International Corporation System and method for monitoring computer servers and network appliances
JP5598144B2 (ja) 2010-08-04 2014-10-01 ソニー株式会社 情報処理装置、電源制御方法、およびプログラム
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8812825B2 (en) * 2011-01-10 2014-08-19 Dell Products L.P. Methods and systems for managing performance and power utilization of a processor employing a fully multithreaded load threshold
US9454197B2 (en) * 2011-01-28 2016-09-27 Renesas Electronics Corporation Controller and semiconductor system
US8659341B2 (en) * 2011-05-02 2014-02-25 Analog Devices, Inc. System and method for level-shifting voltage signals using a dynamic level-shifting architecture
US8788777B2 (en) * 2011-05-06 2014-07-22 Marvell World Trade Ltd. Memory on-demand, managing power in memory
US8966305B2 (en) * 2011-06-30 2015-02-24 Advanced Micro Devices, Inc. Managing processor-state transitions
US9026815B2 (en) * 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9031847B2 (en) * 2011-11-15 2015-05-12 Microsoft Technology Licensing, Llc Voice-controlled camera operations
WO2013077891A1 (en) * 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
US8645797B2 (en) * 2011-12-12 2014-02-04 Intel Corporation Injecting a data error into a writeback path to memory
WO2013172843A1 (en) * 2012-05-17 2013-11-21 Intel Corporation Managing power consumption and performance of computing systems

Also Published As

Publication number Publication date
GB201408838D0 (en) 2014-07-02
US9898306B2 (en) 2018-02-20
WO2013078387A1 (en) 2013-05-30
US20170147484A1 (en) 2017-05-25
US10007528B2 (en) 2018-06-26
TWI518586B (zh) 2016-01-21
US9454379B2 (en) 2016-09-27
WO2013078363A1 (en) 2013-05-30
JP2015505388A (ja) 2015-02-19
KR101810822B1 (ko) 2017-12-19
KR20140082832A (ko) 2014-07-02
US9454380B2 (en) 2016-09-27
US20140053024A1 (en) 2014-02-20
WO2013077891A1 (en) 2013-05-30
US9442739B2 (en) 2016-09-13
KR101723009B1 (ko) 2017-04-04
US9594570B2 (en) 2017-03-14
US9535711B2 (en) 2017-01-03
TW201337537A (zh) 2013-09-16
TWI502505B (zh) 2015-10-01
BR112014012398A2 (pt) 2017-06-13
US20130151569A1 (en) 2013-06-13
TWI467363B (zh) 2015-01-01
US20130275737A1 (en) 2013-10-17
US10732986B2 (en) 2020-08-04
CN103946765A (zh) 2014-07-23
IN2014CN02785A (ko) 2015-07-03
WO2013078418A1 (en) 2013-05-30
US20170147358A1 (en) 2017-05-25
WO2013078397A1 (en) 2013-05-30
US20130283032A1 (en) 2013-10-24
JP6155507B2 (ja) 2017-07-05
US20170003724A1 (en) 2017-01-05
WO2013077890A1 (en) 2013-05-30
US20130275796A1 (en) 2013-10-17
BR112014012398B1 (pt) 2021-06-15
US20140059337A1 (en) 2014-02-27
US20180181407A1 (en) 2018-06-28
US20190065211A1 (en) 2019-02-28
US20190317773A1 (en) 2019-10-17
GB2510091B (en) 2020-05-20
US10275260B2 (en) 2019-04-30
US20140059368A1 (en) 2014-02-27
KR20170013402A (ko) 2017-02-06
US10514931B2 (en) 2019-12-24
CN103946765B (zh) 2017-11-17
TW201335841A (zh) 2013-09-01
GB2510091A (en) 2014-07-23
US10078522B2 (en) 2018-09-18
WO2013077889A1 (en) 2013-05-30
US10108433B2 (en) 2018-10-23
US20140258701A1 (en) 2014-09-11
DE112011105867T5 (de) 2014-11-06
DE112011105867B4 (de) 2020-03-19
TW201339967A (zh) 2013-10-01
US11301257B2 (en) 2022-04-12
KR101763102B1 (ko) 2017-08-04
US11221857B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
KR101810822B1 (ko) 인터페이스 기반 에러 인젝션이 있는 컴퓨팅 플랫폼
US7146512B2 (en) Method of activating management mode through a network for monitoring a hardware entity and transmitting the monitored information through the network
US20050015702A1 (en) System and method for testing, simulating, and controlling computer software and hardware
US7454547B1 (en) Data exchange between a runtime environment and a computer firmware in a multi-processor computing system
US20130080754A1 (en) Service Profile Based Peripheral Component Interconnect Device Enumeration And Option ROM Loading
US10402204B1 (en) Multi-platform firmware support
US7484083B1 (en) Method, apparatus, and computer-readable medium for utilizing BIOS boot specification compliant devices within an extensible firmware interface environment
WO2011159892A1 (en) Multiple platform support in computer system firmware
US20030041271A1 (en) Reporting and handling multiple platform variants
US8510543B1 (en) Firmware supporting multiple boot paths
US9727390B1 (en) Invoking a firmware function
US20230305834A1 (en) Methods and apparatus to perform a pseudo-s3 protocol to update firmware and/or activate new firmware with a warm reset
US10866922B1 (en) Firmware debug trace capture using serial peripheral interface
US8078637B1 (en) Memory efficient peim-to-peim interface database
US9208112B1 (en) Permanent allocation of a large host memory
CN116737488B (zh) 一种参数监控方法及电子设备
US11372653B1 (en) Runtime access to firmware platform configuration data
US10430201B1 (en) Multi-platform firmware support

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant