KR20170064757A - Method of loading semiconductor devices - Google Patents

Method of loading semiconductor devices Download PDF

Info

Publication number
KR20170064757A
KR20170064757A KR1020150170614A KR20150170614A KR20170064757A KR 20170064757 A KR20170064757 A KR 20170064757A KR 1020150170614 A KR1020150170614 A KR 1020150170614A KR 20150170614 A KR20150170614 A KR 20150170614A KR 20170064757 A KR20170064757 A KR 20170064757A
Authority
KR
South Korea
Prior art keywords
semiconductor packages
transfer table
information
semiconductor
picked
Prior art date
Application number
KR1020150170614A
Other languages
Korean (ko)
Other versions
KR102446951B1 (en
Inventor
신금수
한광훈
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020150170614A priority Critical patent/KR102446951B1/en
Publication of KR20170064757A publication Critical patent/KR20170064757A/en
Application granted granted Critical
Publication of KR102446951B1 publication Critical patent/KR102446951B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

반도체 패키지들을 수납하기 위한 방법이 개시된다. 먼저, 이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보를 포함하는 제1 보정 소스 정보를 생성한다. 이어, 제1 보정 소스 정보를 이용하여 이송 테이블로부터 반도체 패키지들을 픽업한 후에 반도체 패키지들을 트레이에 수납한다. 이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보는 이송 테이블의 상측에서 이송 테이블을 촬상하는 상부 비전 카메라를 이용하여 획득될 수 있다. 또한, 반도체 패키지들은 이송 테이블에서 복수의 진공홀들이 형성된 흡착 영역에 복수의 행과 열의 형태로 배치될 수 있다. 그리고 반도체 패키지들 각각에 대한 위치 정보는 이송 테이블에 형성된 기준 위치 표시부들을 이용하여 생성될 수 있다. 이에 따라, 반도체 패키지들을 트레이에 정위치시킬 수 있으므로, 반도체 패키지들을 트레이로 이송 및 수납하는 과정에서 제품의 파손을 방지할 수 있다.A method for housing semiconductor packages is disclosed. First, the first correction source information including the alignment state and position information for the semiconductor packages on the transfer table is generated. Then, the semiconductor packages are housed in the tray after picking up the semiconductor packages from the transfer table using the first correction source information. Alignment status and position information for semiconductor packages on the transfer table can be obtained using an upper vision camera that images the transfer table above the transfer table. Further, the semiconductor packages may be arranged in the form of a plurality of rows and columns in a suction region where a plurality of vacuum holes are formed in the transfer table. And position information on each of the semiconductor packages may be generated using reference position indicators formed on the transfer table. Accordingly, since the semiconductor packages can be positively positioned on the tray, it is possible to prevent the product from being damaged in the process of transferring and storing the semiconductor packages to the tray.

Description

반도체 패키지들 수납 방법{Method of loading semiconductor devices}[0001] The present invention relates to a method of loading semiconductor devices,

본 발명의 실시예들은 반도체 패키지들을 수납하는 방법에 관한 것이다. 보다 상세하게는, 반도체 패키지들의 절단 및 분류 공정에서 절단된 반도체 패키지들을 테이블로부터 트레이에 수납하기 위한 반도체 패키지들 수납 방법에 관한 것이다.Embodiments of the present invention are directed to a method of housing semiconductor packages. More particularly, the present invention relates to a semiconductor package accommodation method for accommodating semiconductor packages cut from a table in a tray in a cutting and sorting process of semiconductor packages.

일반적으로 반도체 소자들은 반도체 웨이퍼 상에 일련의 반도체 공정들을 반복적으로 수행함으로써 형성될 수 있다. 이렇게 형성된 반도체 소자들은 다이싱 공정과 다이 본딩 공정 및 몰딩 공정을 통해 다수의 반도체 패키지들로 이루어진 반도체 스트립으로 제조될 수 있다.Generally, semiconductor devices can be formed by repeatedly performing a series of semiconductor processes on a semiconductor wafer. The semiconductor devices thus formed can be manufactured as a semiconductor strip composed of a plurality of semiconductor packages through a dicing process, a die bonding process and a molding process.

반도체 스트립은 절단 및 분류(Sawing & Sorting) 공정을 통해 복수의 반도체 패키지들로 개별화되고, 양품 또는 불량품 판정에 따라 분류될 수 있다. 절단 및 분류 공정은 반도체 스트립을 척 테이블 상에 로드한 후 절단 블레이드를 이용하여 다수의 반도체 패키지들로 개별화되며, 개별화된 반도체 패키지들은 픽업 장치에 의해 일괄적으로 픽업되어 세정 및 건조된다. 이후, 개별화된 반도체 패키지들은 이송 테이블에 적재되어 비전 모듈에 의해 검사될 수 있으며, 검사 결과에 따라 양품 및 불량품으로 분류되어 양품 및 불량품 트레이들로 각각 이송될 수 있다.The semiconductor strip may be individualized into a plurality of semiconductor packages through a sawing & sorting process and may be classified according to good or defective determination. The cutting and sorting process is performed by loading the semiconductor strip onto a chuck table and then singulating into a plurality of semiconductor packages using cutting blades, and the individual semiconductor packages are collectively picked up by a pick-up device, cleaned and dried. Thereafter, the individualized semiconductor packages can be loaded on the transfer table and inspected by the vision module, and can be classified as good and defective according to the inspection result, and can be transferred to the good and defective trays, respectively.

불량품 트레이들은 반도체 패키지들을 적재하기 위한 칩 포켓들을 구비하며, 각 칩 포켓에는 하나의 반도체 패키지가 수납된다. 이때, 반도체 패키지가 칩 포켓 안에 정위치되지 못할 경우 반도체 패키지가 트레이에 정상적으로 적재되지 못해 파손될 수 있다.The defective trays have chip pockets for loading semiconductor packages, and one semiconductor package is housed in each chip pocket. At this time, if the semiconductor package can not be properly positioned in the chip pocket, the semiconductor package can not be normally loaded in the tray and may be damaged.

특히, 반도체 패키지가 이송 테이블 상에 틀어져 안착되는 등 정위치되지 못했을 경우 칩 픽커가 패키지 이송 테이블로부터 반도체 패키지를 정상적으로 픽업하지 못한다. 즉, 반도체 패키지가 틀어진 상태로 칩 픽커에 의해 픽업되기 때문에, 반도체 패키지가 칩 픽커의 픽업 패드에 정위치되지 못한다. 이로 인해, 칩 픽커가 반도체 패키지들을 트레이로 이송하는 도중에 반도체 패키지들을 떨어뜨리거나 트레이에 정위치시키지 못할 수 있다.Particularly, when the semiconductor package is not properly positioned, such as being slidably mounted on the transfer table, the chip picker fails to properly pick up the semiconductor package from the package transfer table. That is, since the semiconductor package is picked up by the chip picker in a wrong state, the semiconductor package can not be positioned on the pick-up pad of the chip picker. As a result, the chip picker may not drop or place the semiconductor packages in the tray while the semiconductor packages are being transported to the tray.

특히, 트레이와 같이 칩 포켓들이 형성된 이송 테이블의 경우 칩 포켓의 크기가 트레이의 칩 포켓보다 작아 상기와 같은 적재 불량 발생 빈도가 낮으나, 칩 포켓들이 없는 다공질의 이송 테이블의 경우 상기와 같은 적재 불량 발생 빈도가 높다.Particularly, in the case of a transfer table formed with chip pockets such as a tray, the size of the chip pocket is smaller than the chip pocket of the tray, so that the occurrence frequency of the loading defect is low. However, in the case of the porous transfer table having no chip pockets, The frequency is high.

본 발명의 실시예들은 이송 테이블에 적재된 반도체 패키지들의 정렬 상태 및 위치에 따라 반도체 패키지들의 픽업 위치를 조절하여 트레이로 이송할 수 있는 개선된 반도체 패키지들을 수납하기 위한 방법을 제공하는 데 그 목적이 있다.Embodiments of the present invention provide a method for accommodating improved semiconductor packages that can be transported to a tray by adjusting the pickup position of the semiconductor packages according to the alignment state and position of the semiconductor packages mounted on the transfer table have.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 패키지들을 수납하기 위한 방법은, 이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보를 포함하는 제1 보정 소스 정보를 생성하는 단계, 상기 제1 보정 소스 정보를 이용하여 상기 이송 테이블로부터 상기 반도체 패키지들을 픽업하는 단계, 및 상기 반도체 패키지들을 트레이에 수납하는 단계를 포함할 수 있다. 여기서, 상기 이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보는 상기 이송 테이블의 상측에서 상기 이송 테이블을 촬상하는 상부 비전 카메라를 이용하여 획득될 수 있다. 또한, 상기 반도체 패키지들은 상기 이송 테이블에서 복수의 진공홀들이 형성된 흡착 영역에 복수의 행과 열의 형태로 배치될 수 있다. 그리고 상기 반도체 패키지들 각각에 대한 위치 정보는 상기 반도체 패키지들의 위치를 산출하기 위한 기준 위치들을 표시하기 위해 상기 이송 테이블에 형성된 기준 위치 표시부들을 이용하여 생성되며, 상기 반도체 패키지들 각각에 대한 정렬 상태 정보는 상기 이송 테이블 상의 상기 반도체 패키지들 각각에 대해 틀어진 방향과 틀어진 각도를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of accommodating semiconductor packages, the method comprising: generating first correction source information including alignment information and position information on semiconductor packages on a transfer table; 1 < / RTI > correction source information to pick up the semiconductor packages from the transport table, and storing the semiconductor packages in a tray. Here, alignment status and positional information on the semiconductor packages on the transfer table can be obtained using an upper vision camera that images the transfer table above the transfer table. In addition, the semiconductor packages may be arranged in a plurality of rows and columns in an absorption region formed with a plurality of vacuum holes in the transfer table. And position information for each of the semiconductor packages is generated using reference position indicators formed on the transfer table to indicate reference positions for calculating positions of the semiconductor packages, May include an angled and angled orientation for each of the semiconductor packages on the transfer table.

본 발명의 실시예들에 따르면, 상기 제1 보정 소스 정보를 생성하는 단계는, 상기 상부 비전 카메라가 상기 기준 위치 표시부들을 촬상하여 상기 기준 위치 표시부들에 대응하는 기준 좌표들을 획득하는 단계, 및 상기 기준 위치 표시부들에 인접하게 위치된 반도체 패키지들을 촬상하여 상기 반도체 패키지들에 대응하는 상대 좌표들을 획득하는 단계를 포함할 수 있다. 여기서, 상기 이송 테이블은 사각 플레이트 형태를 가지며, 상기 기준 위치 표시부들은 상기 진공 패널의 네 모서리들 중 적어도 세 모서리 부위들 상에 배치될 수 있다.According to embodiments of the present invention, the step of generating the first correction source information includes the steps of: the upper vision camera capturing the reference position indicators to obtain reference coordinates corresponding to the reference position indicators, And imaging the semiconductor packages positioned adjacent to the reference position indicators to obtain relative coordinates corresponding to the semiconductor packages. Here, the transfer table has a rectangular plate shape, and the reference position display portions may be disposed on at least three corner portions of four corners of the vacuum panel.

본 발명의 실시예들에 따르면, 상기 반도체 패키지들을 픽업하는 단계는, 상기 이송 테이블 상의 반도체 패키지들을 픽업하는 칩 픽커의 픽업 위치를 보정하기 위한 픽업 보정 정보를 상기 제1 보정 소스 정보를 이용하여 생성하는 단계, 및 상기 픽업 보정 정보를 이용하여 상기 칩 픽커가 상기 이송 테이블로부터 반도체 패키지들을 픽업하는 단계를 포함할 수 있다. 여기서, 상기 칩 픽커는 복수의 반도체 패키지를 픽업하는 복수의 픽업 패드를 구비하며, 상기 픽업 보정 정보는 상기 픽업 패드들 각각에 대해 생성될 수 있다.According to embodiments of the present invention, the step of picking up the semiconductor packages may include the step of picking up pick-up correction information for correcting the pickup position of the chip picker picking up the semiconductor packages on the transfer table, using the first correction source information And using the pick-up correction information, the chip picker picking up the semiconductor packages from the transport table. Here, the chip picker includes a plurality of pickup pads for picking up a plurality of semiconductor packages, and the pickup correction information may be generated for each of the pickup pads.

본 발명의 실시예들에 따르면, 상기 칩 픽커가 상기 반도체 패키지들을 픽업하는 단계는, 상기 이송 테이블이 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들의 행방향으로 이동하는 단계, 상기 칩 픽커가 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들의 열방향으로 이동하는 단계, 및 상기 칩 픽커가 수직 이동하여 상기 반도체 패키지들을 픽업하는 단계를 포함할 수 있다.According to the embodiments of the present invention, the step of picking up the semiconductor packages by the chip picker includes the steps of moving the transfer table in the row direction of the semiconductor packages based on the pickup correction information, Moving in the column direction of the semiconductor packages based on the correction information, and picking up the semiconductor packages by vertically moving the chip picker.

본 발명의 실시예들에 따르면, 상기 반도체 패키지들을 상기 트레이에 수납하는 단계는, 상기 칩 픽커가 픽업한 반도체 패키지들에 대한 정렬 상태 및 위치 정보를 포함하는 제2 보정 소스 정보를 생성하는 단계, 상기 트레이 상에 상기 칩 픽커가 픽업한 반도체 패키지들을 적재할 위치를 보정하기 위한 로딩 보정 정보를 생성하되 상기 제2 보정 소스 정보를 이용하여 생성하는 단계, 및 상기 칩 픽커가 상기 픽업한 반도체 패키지들을 상기 로딩 보정 정보를 이용하여 상기 트레이에 적재하는 단계를 포함할 수 있다. 여기서, 상기 칩 픽커에 픽업된 상기 반도체 패키지들 각각에 대한 정렬 상태 정보는 상기 칩 픽커의 아래에서 상기 픽업 패드들을 촬상하는 하부 비전 카메라를 이용하여 획득될 수 있다.According to embodiments of the present invention, storing the semiconductor packages in the tray may include generating second correction source information including alignment status and position information for the semiconductor packages picked up by the chip picker, Generating loading correction information for correcting a position on which the semiconductor chips picked up by the chip picker are to be loaded on the tray by using the second correction source information; And loading the tray using the loading correction information. Here, the alignment status information for each of the semiconductor packages picked up by the chip picker may be obtained using a lower vision camera for picking up the pick-up pads under the chip picker.

본 발명의 실시예들에 따르면, 상기 칩 픽커에 픽업된 반도체 패키지들에 대한 위치 정보는 상기 픽업 패드들에 픽업된 반도체 패키지들의 중심 좌표들을 포함할 수 있다. 또한, 상기 칩 픽커에 픽업된 반도체 패키지들에 대한 정렬 상태 정보는 상기 픽업 패드에 픽업된 반도체 패키지의 틀어진 방향과 각도를 포함하며, 상기 로딩 보정 정보는 상기 픽업 패드의 중심 좌표와 상기 픽업 패드에 픽업된 반도체 패키지의 중심 좌표를 이용하여 생성될 수 있다.According to embodiments of the present invention, the positional information on the semiconductor packages picked up on the chip picker may include center coordinates of the semiconductor packages picked up on the pick-up pads. In addition, the alignment status information for the semiconductor packages picked up by the chip picker includes the direction and angle of the semiconductor package picked up on the pick-up pad, and the loading correction information corresponds to the center coordinates of the pickup- May be generated using the center coordinates of the picked-up semiconductor package.

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 패키지들을 수납하기 위한 방법은, 이송 테이블 상의 반도체 패키지들의 정렬 상태와 위치에 따라 칩 픽커의 픽업 위치를 보정하는 1차 보정과, 칩 픽커에 픽업된 반도체 패키지들의 정렬 상태와 위치에 따라 칩 픽커의 적재 위치를 보정하는 2차 보정을 실시한다. 이에 따라, 반도체 패키지들을 트레이에 정위치시킬 수 있고, 반도체 패키지들을 트레이로 이송 및 수납하는 과정에서 발생할 수 있는 제품의 파손을 방지하며, 트레이의 적재 불량을 방지할 수 있다.According to embodiments of the present invention as described above, a method for accommodating semiconductor packages includes a first-order correction for correcting a pickup position of a chip picker according to an alignment state and a position of semiconductor packages on a transfer table, A secondary correction for correcting the loading position of the chip picker is performed according to the alignment state and position of the picked-up semiconductor packages. Accordingly, the semiconductor packages can be positively positioned in the tray, the damage of the product, which may occur during the transfer and storage of the semiconductor packages to the tray, can be prevented, and the loading failure of the tray can be prevented.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법이 적용될 수 있는 반도체 패키지 이송 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법을 설명하기 위한 흐름도이다.
도 3은 도 1에 도시된 상부 비전 카메라를 이용하여 반도체 패키지들에 대한 위치 정보를 획득하는 과정을 설명하기 위한 개략도이다.
도 4는 도 1에 도시된 이송 테이블을 설명하기 위한 평면도이다.
도 5는 도 2의 제1 보정 소스 정보를 이용하여 반도체 패키지들을 픽업하는 단계를 설명하기 위한 흐름도이다.
도 6은 도 2의 반도체 패키지들을 트레이에 수납하는 단계를 설명하기 위한 흐름도이다.
도 7은 도 1에 도시된 하부 비전 카메라를 이용하여 반도체 패키지들에 대한 상태 정보를 획득하는 과정을 설명하기 위한 개략도이다.
도 8은 도 6의 로딩 보정 정보를 생성하는 단계를 설명하기 위한 개략도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic block diagram illustrating a semiconductor package transfer apparatus to which a semiconductor package storage method according to an embodiment of the present invention can be applied. FIG.
2 is a flowchart illustrating a method of storing semiconductor packages according to an embodiment of the present invention.
3 is a schematic diagram for explaining a process of acquiring position information on semiconductor packages using the top vision camera shown in FIG.
4 is a plan view for explaining the transfer table shown in Fig.
FIG. 5 is a flowchart for explaining a step of picking up semiconductor packages using the first correction source information of FIG. 2. FIG.
FIG. 6 is a flowchart for illustrating the steps of housing the semiconductor packages of FIG. 2 in a tray.
FIG. 7 is a schematic view for explaining a process of acquiring status information on semiconductor packages using the lower vision camera shown in FIG. 1. FIG.
Fig. 8 is a schematic diagram for explaining the step of generating the loading correction information of Fig. 6; Fig.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Thus, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법이 적용될 수 있는 반도체 패키지 이송 장치를 설명하기 위한 개략적인 구성도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic block diagram illustrating a semiconductor package transfer apparatus to which a semiconductor package storage method according to an embodiment of the present invention can be applied. FIG.

도 1을 참조하면, 상기 반도체 패키지 이송 장치(100)는 개별화된 복수의 반도체 패키지(10)를 양품 및 불량품으로 분류하여 이송하기 위해 사용될 수 있다. 상기 반도체 패키지 이송 장치(100)는 상기 반도체 패키지들(10)을 이송하기 위한 이송 테이블(110), 상기 이송 테이블(110) 상의 반도체 패키지들(10)을 검사하기 위한 상부 비전 카메라(120), 상기 반도체 패키지들(10)을 픽업하여 이송하는 칩 픽커(130), 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)을 검사하기 위한 하부 비전 카메라(140), 및 상기 반도체 패키지들(10)을 외부로 이송하기 위한 트레이(150)를 포함할 수 있다.Referring to FIG. 1, the semiconductor package transfer apparatus 100 may be used to sort and transfer a plurality of individual semiconductor packages 10 into good and defective products. The semiconductor package transfer apparatus 100 includes a transfer table 110 for transferring the semiconductor packages 10, an upper vision camera 120 for inspecting the semiconductor packages 10 on the transfer table 110, A lower vision camera 140 for inspecting the semiconductor packages 10 picked up by the chip picker 130 and a semiconductor chip package 130 for picking up and transporting the semiconductor packages 10, 10 to the outside.

상기 이송 테이블(110)은 상기 반도체 패키지들(10)은 적재하며, 수평 방향으로 이동 가능하게 구비되어 상기 반도체 패키지들(10)을 세정 및 건조 모듈로부터 상기 트레이(150)측으로 이송할 수 있다. 상기 반도체 패키지들은 절단 모듈에 의해 개별화된 후에 상기 세정 및 건조 모듈에 의한 세정 및 건조 공정을 거쳐 상기 이송 테이블(110)에 적재될 수 있다. The transfer table 110 is mounted on the semiconductor packages 10 and is movable in a horizontal direction to transfer the semiconductor packages 10 from the cleaning and drying module to the tray 150 side. The semiconductor packages may be individualized by a cutting module and then loaded on the transfer table 110 through a cleaning and drying process by the cleaning and drying module.

상기 이송 테이블(110)의 상측에는 상기 이송 테이블(110) 상의 반도체 패키지들(10)을 검사하기 위한 상기 상부 비전 카메라(120)가 배치될 수 있다.The upper vision camera 120 for inspecting the semiconductor packages 10 on the transfer table 110 may be disposed above the transfer table 110.

상기 칩 픽커(130)는 수직 및 수평 방향으로 이동 가능하게 구비되며, 복수의 반도체 패키지(10)를 흡착하여 픽업하기 위한 복수의 픽업 패드(132)를 구비할 수 있다. 상기 칩 픽커(130)는 상기 상부 비전 카메라(120)에 의해 양품으로 판정된 반도체 패키지들(10)을 상기 이송 테이블(110)로부터 픽업하여 상기 트레이(150)에 적재한다. 도면에 도시하지는 않았으나, 상기 칩 픽커(130)는 상기 상부 비전 카메라(120)에 의해 불량품으로 판정된 반도체 패키지들(10)을 상기 이송 테이블(110)로부터 픽업하여 용기(미도시)에 수납할 수 있다.The chip picker 130 may be vertically and horizontally movable and may include a plurality of pickup pads 132 for picking up a plurality of semiconductor packages 10 by suction. The chip picker 130 picks up the semiconductor packages 10 determined as good from the transfer table 110 by the upper vision camera 120 and loads the semiconductor packages 10 onto the tray 150. Although not shown in the drawing, the chip picker 130 picks up the semiconductor packages 10 determined to be defective by the upper vision camera 120 from the transfer table 110 and stores them in a container (not shown) .

상기 칩 픽커(130)의 하측에는 상기 하부 비전 카메라(140)가 배치될 수 있다. 상기 하부 비전 카메라(140)는 상기 이송 테이블(110)의 이동 경로와 상기 트레이(150)의 이동 경로 사이에 배치될 수 있으며, 상기 픽업 패드들(132)에 픽업된 반도체 패키지들(10)을 촬상한다.The lower vision camera 140 may be disposed below the chip picker 130. The lower vision camera 140 may be disposed between a movement path of the transfer table 110 and a movement path of the tray 150. The lower vision camera 140 may include semiconductor packages 10 picked up on the pickup pads 132, .

상기 트레이(150)는 수평 이동 가능하게 구비될 수 있으며, 상기 반도체 패키지들(10)을 수납하는 칩 포켓들(152)을 구비할 수 있다. 상기 트레이(150)는 양품으로 판정된 반도체 패키지들(10)을 수납하여 외부로 반출할 수 있다.The tray 150 may be horizontally movable and may include chip pockets 152 for receiving the semiconductor packages 10. The tray 150 can store the semiconductor packages 10 determined to be good and take them out to the outside.

이하, 도면을 참조하여 상기 반도체 패키지 이송 장치(100)에서 반도체 패키지들(10)을 수납하는 방법에 대해 구체적으로 설명한다.Hereinafter, a method of accommodating the semiconductor packages 10 in the semiconductor package transfer apparatus 100 will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법을 설명하기 위한 흐름도이고, 도 3은 도 1에 도시된 상부 비전 카메라를 이용하여 반도체 패키지들에 대한 위치 정보를 획득하는 과정을 설명하기 위한 개략도이며, 도 4는 도 1에 도시된 이송 테이블을 설명하기 위한 평면도이다.FIG. 2 is a flowchart illustrating a method of storing semiconductor packages according to an embodiment of the present invention. FIG. 3 illustrates a process of acquiring position information on semiconductor packages using the upper vision camera shown in FIG. Fig. 4 is a plan view for explaining the transfer table shown in Fig. 1. Fig.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법은, 먼저, 상기 이송 테이블(110) 상의 반도체 패키지들(10) 각각에 대한 정렬 상태 및 위치 정보를 포함하는 제1 보정 소스 정보를 생성한다(단계 S110).Referring to FIGS. 1 to 4, a method of accommodating semiconductor packages according to an embodiment of the present invention includes firstly arranging state and position information on each of the semiconductor packages 10 on the transfer table 110 And generates first correction source information (step S110).

이때, 상기 이송 테이블(110) 상의 반도체 패키지들(10)에 대한 정렬 상태 및 위치 정보는 상기 상부 비전 카메라(120)를 이용하여 획득될 수 있으며, 상기 반도체 패키지들(10) 각각에 대한 위치는 상기 이송 테이블(110)에 형성된 기준 위치 표시부들(114)을 이용하여 산출될 수 있다.At this time, the alignment state and position information on the semiconductor packages 10 on the transfer table 110 can be obtained by using the upper vision camera 120, and the positions for each of the semiconductor packages 10 Can be calculated using reference position indicators 114 formed on the transfer table 110.

구체적으로, 상기 이송 테이블(110)은 복수의 진공홀들이 형성된 흡착 영역(112)을 구비하며, 도 4에 도시된 것처럼 상기 반도체 패키지들(10)은 상기 흡착 영역(112)에 적재된다. 여기서, 상기 이송 테이블(110)은 상기 흡착 영역(112)이 다공성 재질로 이루어질 수 있으며, 상기 반도체 패키지들(10)은 도 4에 도시된 바와 같이 복수의 행과 열의 형태로 배치될 수 있다.Specifically, the transfer table 110 has an adsorption area 112 formed with a plurality of vacuum holes, and the semiconductor packages 10 are loaded on the adsorption area 112 as shown in FIG. Here, the transfer table 110 may be formed of a porous material, and the semiconductor packages 10 may be arranged in a plurality of rows and columns as shown in FIG.

상기 기준 위치 표시부들(114)은 상기 이송 테이블(110)의 모서리 부위들에 구비될 수 있다. 특히, 상기 기준 위치 표시부들(114)은 상기 이송 테이블(110)의 네 모서리들 중 세 모서리 부위들에 형성될 수 있다.The reference position indicating portions 114 may be provided at corner portions of the transfer table 110. In particular, the reference position indicators 114 may be formed at three corners of the four corners of the transfer table 110.

상기 기준 위치 표시부들(114)로는 사각 형태를 갖는 포켓들이 사용될 수 있으나, 상기 기준 위치 표시부들(102)의 범위는 상기 포켓들에 의해 제한되는 것은 아니며, 다양한 형태의 표시부들이 사용될 수 있다. 예를 들면, 십자 또는 사각 형태의 패턴들, 원형 포켓들, 등이 상기 기준 위치 표시부들로서 사용될 수 있으며, 또한 원형, 사각형, 십자형 등 다양한 형태를 갖는 스티커들 또는 마크들이 상기 기준 위치 표시부들로서 사용될 수 있다.The reference position indicators 114 may be rectangular pockets. However, the range of the reference position indicators 102 is not limited to the pockets, and various types of indicators may be used. For example, cross or square patterns, circular pockets, etc. may be used as the reference position indicators, and stickers or marks having various shapes such as circle, square, cross, etc. may be used as the reference position indicators have.

상기 흡착 영역(112) 상에는 다양한 크기를 갖는 반도체 패키지들(10)이 적재될 수 있으며, 상기 반도체 패키지들(10)의 수량 역시 다양하게 변경될 수 있다. 상기 흡착 영역(112) 상에 놓인 반도체 패키지들(10)은 상기 진공홀들을 통해 제공되는 진공압에 의해 파지될 수 있다.The semiconductor packages 10 having various sizes may be stacked on the adsorption region 112, and the number of the semiconductor packages 10 may be variously changed. The semiconductor packages 10 placed on the adsorption region 112 can be held by vacuum pressure provided through the vacuum holes.

본 발명의 일 실시예에 있어서, 상기 반도체 패키지들(10) 각각에 대한 위치 정보는 상기 기준 위치 표시부들(114)에 대한 상대 위치들을 포함할 수 있다. 즉, 상기 반도체 패키지들(10)의 위치 정보는, 상기 기준 위치 표시부들(114)에 대응하는 기준 좌표들을 획득한 후, 상기 기준 위치 표시부들(114)에 대한 상기 반도체 패키지들(10)의 상대 좌표들을 획득함으로써 획득될 수 있다.In one embodiment of the present invention, the position information for each of the semiconductor packages 10 may include relative positions with respect to the reference position indicators 114. That is, the position information of the semiconductor packages 10 is obtained by obtaining reference coordinates corresponding to the reference position indicators 114, Can be obtained by obtaining relative coordinates.

구체적으로, 상기 상부 비전 카메라(120)가 상기 이송 테이블(110) 상의 기준 위치 표시부들(114)을 촬상할 수 있으며, 상기 기준 위치 표시부들(114)의 이미지들은 연산 장치(미도시), 예를 들면 컴퓨팅 장치로 전송될 수 있다. 상기 연산 장치는 상기 기준 위치 표시부들(102)의 중심 좌표들을 산출할 수 있으며, 상기 산출된 중심 좌표들은 상기 반도체 패키지들(10)의 위치 정보를 획득하기 위한 기준 좌표들로서 사용될 수 있다.More specifically, the upper vision camera 120 can capture the reference position indicators 114 on the transfer table 110, and the images of the reference position indicators 114 can be processed by a computing device (not shown) For example, to a computing device. The computing device may calculate center coordinates of the reference position indicators 102 and the calculated center coordinates may be used as reference coordinates for obtaining positional information of the semiconductor packages 10. [

먼저, 상기 상부 비전 카메라(120)는 상기 기준 위치 표시부들(114)에 인접하게 위치된 반도체 패키지들(10)을 촬상하여 상기 반도체 패키지들(10)에 대응하는 상대 좌표들을 획득할 수 있다. 예를 들면, 제1 기준 위치 표시부(114A)와 그에 인접하는 제1 반도체 패키지(10A) 사이의 행방향 거리(dx)와 열방향 거리(dy)를 측정함으로써 상기 제1 반도체 패키지(10A)의 제1 상대 좌표를 획득할 수 있다.First, the upper vision camera 120 may acquire relative coordinates corresponding to the semiconductor packages 10 by imaging the semiconductor packages 10 positioned adjacent to the reference position indicators 114. For example, by measuring the row direction distance dx and the column direction distance dy between the first reference position display portion 114A and the adjacent first semiconductor package 10A, It is possible to obtain the first relative coordinate.

또한, 상기 제1 기준 위치 표시부(114A)로부터 행방향으로 이격된 제2 기준 위치 표시부(114B)와 그에 인접하는 제2 반도체 패키지(10B) 사이의 행방향 이격 거리(dx)와 열방향 이격 거리(dy)를 측정함으로써 상기 제2 반도체 패키지(10B)의 제2 상대 좌표를 획득할 수 있으며, 상기 제1 기준 위치 표시부(114A)로부터 열방향으로 이격된 제3 기준 위치 표시부(114C)와 그에 인접하는 제3 반도체 패키지(10C) 사이의 행방향 이격 거리(dx)와 열방향 이격 거리(dy)를 측정함으로써 상기 제3 반도체 패키지(10C)의 제3 상대 좌표를 획득할 수 있다.The distance dx between the row direction and the column direction between the second reference position display portion 114B spaced from the first reference position display portion 114A in the row direction and the second semiconductor package 10B adjacent thereto, the second relative position of the second semiconductor package 10B can be obtained by measuring the second reference position indicator 114 and the third reference position indicator 114C spaced from the first reference position indicator 114A in the column direction, The third relative coordinates of the third semiconductor package 10C can be obtained by measuring the row-direction spacing distance dx and the column-direction spacing distance dy between the adjacent third semiconductor packages 10C.

상기와 같이 최외각에 배치된 3개의 반도체 패키지들(10A, 10B, 10C)에 대한 상대 좌표들을 획득함으로써 전체 반도체 패키지들(10)에 대한 위치 정보가 산출될 수 있다.By obtaining the relative coordinates of the three semiconductor packages 10A, 10B, and 10C disposed at the outermost positions, the positional information on all the semiconductor packages 10 can be calculated.

추가적으로, 상기 반도체 패키지들(10)의 행방향 개수 및 열방향 개수 그리고 상기 3개의 반도체 패키지들(10A, 10B, 10C)에 대응하는 상대 좌표들 사이의 행방향 거리 및 열방향 거리를 이용하여 상기 반도체 패키지들(10)의 행방향 피치 및 열방향 피치를 산출할 수 있다. 특히, 반도체 패키지들(10)의 크기 및 수량이 변경되는 경우라도 상기 반도체 패키지들(10)의 위치 정보는 상기한 방법에 따라 용이하게 획득될 수 있다.In addition, by using the row direction distance and the column direction distance between the relative positions corresponding to the number of rows and the number of columns of the semiconductor packages 10 and the three semiconductor packages 10A, 10B and 10C, The row direction pitch and the column direction pitch of the semiconductor packages 10 can be calculated. In particular, even when the sizes and the quantities of the semiconductor packages 10 are changed, the position information of the semiconductor packages 10 can be easily obtained according to the above-described method.

이와 같이, 상기 기준 위치 표시부들(114)은 기준 좌표들을 획득하기 위하여 사용될 수 있으며, 상기 기준 좌표들은 이후 반도체 패키지들(10)의 크기 및 수량이 변경되는 경우에도 절대 좌표들로 활용될 수 있다.In this way, the reference position indicators 114 can be used to obtain reference coordinates, and the reference coordinates can be utilized as absolute coordinates even when the size and quantity of the semiconductor packages 10 are changed thereafter .

한편, 상기 반도체 패키지들(10)에 대한 위치 정보와 마찬가지로 상기 반도체 패키지들(10)에 대응하는 정렬 상태 정보 또한 상기 상부 비전 카메라(120)가 촬상한 이미지들을 통해 획득할 수 있다. 상기 연산 장치는 상기 상부 비전 카메라(120)가 촬상한 이미지들을 이용한 이미지 연산을 통해 상기 반도체 패키지들(10)에 대응하는 정렬 상태 정보를 획득할 수 있으며, 상기 반도체 패키지들(10)의 정렬 상태 정보는 상기 이송 테이블(110) 상에서의 상기 반도체 패키지의 틀어짐 유무와 틀어진 각도 및 틀어진 방향에 대한 정보를 포함할 수 있다.Alignment state information corresponding to the semiconductor packages 10 may be acquired through the images captured by the upper vision camera 120, as well as positional information on the semiconductor packages 10. [ The computing device may obtain alignment state information corresponding to the semiconductor packages 10 through image calculation using images captured by the upper vision camera 120, Information may include information on the angle and direction in which the semiconductor package is twisted, which is different from the twisted state of the semiconductor package on the transfer table 110. [

즉, 상기 반도체 패키지들(10)은 상기 이송 테이블(110)에 적재되는 과정에서 일부 반도체 패키지들(10D, 10E, 10F)이 도 4에 도시된 것처럼 틀어진 상태로 적재될 수 있다. 이렇게 틀어진 상태로 적재된 반도체 패키지들(10)은 기 설정된 상기 칩 픽커(130)의 픽업 위치로부터 벗어나 위치하므로, 정상적으로 픽업되기 어렵다.In other words, the semiconductor packages 10 may be stacked on the transfer table 110 while some of the semiconductor packages 10D, 10E, and 10F are turned on as shown in FIG. Since the semiconductor packages 10 mounted in this state are positioned away from the pickup position of the predetermined chip picker 130, it is difficult to pick up the semiconductor packages 10 normally.

이를 방지하기 위해 상기 제1 보정 소스 정보는 상기 이송 테이블(110) 상에서의 상기 반도체 패키지들(10)의 위치 정보와 함께 상기 반도체 패키지들(10)의 정렬 상태 정보를 포함하여 생성된다.In order to prevent this, the first correction source information is generated including the alignment state information of the semiconductor packages 10 together with the position information of the semiconductor packages 10 on the transfer table 110.

이어서, 상기 칩 픽커(130)는 상기 제1 보정 소스 정보를 이용하여 상기 이송 테이블(110)로부터 상기 반도체 패키지들(10)을 픽업한다(단계 S120). Next, the chip picker 130 picks up the semiconductor packages 10 from the transfer table 110 using the first correction source information (step S120).

도 5는 도 2의 제1 보정 소스 정보를 이용하여 반도체 패키지들을 픽업하는 단계를 설명하기 위한 흐름도이다.FIG. 5 is a flowchart for explaining a step of picking up semiconductor packages using the first correction source information of FIG. 2. FIG.

도 1 및 도 5를 참조하면, 먼저, 상기 이송 테이블(10) 상에서의 상기 반도체 패키지들(10)의 정렬 상태 및 위치에 따라 상기 칩 픽커(130)의 픽업 위치를 보정하기 위한 픽업 보정 정보를 생성한다(단계 S122). 이때, 상기 픽업 보정 정보는 상기 제1 보정 소스 정보를 이용하여 생성되며, 상기 픽업 보정 정보는 상기 픽업 패드들(132) 각각에 대해 생성될 수 있다.1 and 5, pickup correction information for correcting the pickup position of the chip picker 130 according to the alignment state and position of the semiconductor packages 10 on the transfer table 10 (Step S122). At this time, the pickup correction information is generated using the first correction source information, and the pickup correction information may be generated for each of the pickup pads 132. [

이어서, 상기 칩 픽커(130)가 상기 픽업 보정 정보를 이용하여 상기 이송 테이블(110) 상의 반도체 패키지들(10)을 픽업한다(단계 S124). Next, the chip picker 130 picks up the semiconductor packages 10 on the transfer table 110 using the pick-up correction information (step S124).

여기서, 상기 칩 픽커(130)가 상기 픽업 보정 정보를 이용하여 상기 반도체 패키지들을 픽업하는 단계(S124)를 살펴보면 다음과 같다.Hereinafter, the step S124 in which the chip picker 130 picks up the semiconductor packages using the pickup correction information will be described.

먼저, 상기 이송 테이블(110)이 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들(10)의 행 방향으로 이동하고, 상기 칩 픽커(130)가 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들(10)의 열 방향으로 이동할 수 있다. 이어, 상기 칩 픽커(130)가 수직 이동하여 상기 반도체 패키지들(10)을 픽업한다.First, the transfer table 110 moves in the row direction of the semiconductor packages 10 based on the pick-up correction information, and the chip picker 130 picks up the semiconductor packages 10 As shown in Fig. Next, the chip picker 130 is vertically moved to pick up the semiconductor packages 10.

이와 같이, 상기 이송 테이블(110) 상의 반도체 패키지들(10)의 위치와 정렬 상태에 대응하여 상기 칩 픽커(130)의 픽업 위치가 보정되므로, 상기 이송 테이블(110) 상의 반도체 패키지들 중 일부분이 도 4에 도시된 것처럼 틀어져 배치되더라도 상기 픽업 패드들(132)이 상기 틀어진 반도체 패키지들(10D, 10E, 10F)을 안정적으로 픽업할 수 있다. 이에 따라, 상기 반도체 패키지 이송 장치(100)는 상기 반도체 패키지들(10)의 픽업 오류로 인한 파손 및 상기 트레이(150)의 적재 불량을 방지할 수 있다.Since the pick-up position of the chip picker 130 is corrected corresponding to the position and alignment of the semiconductor packages 10 on the transfer table 110, a part of the semiconductor packages on the transfer table 110 The pick-up pads 132 can stably pick up the semiconductor packages 10D, 10E, and 10F, even if they are disposed as shown in FIG. Accordingly, the semiconductor package transferring apparatus 100 can prevent damage to the semiconductor packages 10 due to a pick-up error and loading failure of the tray 150.

다시, 도 1 및 도 2를 참조하면, 상기 칩 픽커(130)는 상기 이송 테이블(110)로부터 픽업한 반도체 패키지들(10)을 상기 트레이(150)에 적재한다(단계 S130).1 and 2, the chip picker 130 loads the semiconductor packages 10 picked up from the transfer table 110 onto the tray 150 (step S130).

도 6은 도 2의 반도체 패키지들을 트레이에 수납하는 단계를 설명하기 위한 흐름도이고, 도 7은 도 1에 도시된 하부 비전 카메라를 이용하여 반도체 패키지들에 대한 상태 정보를 획득하는 과정을 설명하기 위한 개략도이며, 도 8은 도 6의 로딩 보정 정보를 생성하는 단계를 설명하기 위한 개략도이다.FIG. 6 is a flowchart for illustrating the steps of housing the semiconductor packages of FIG. 2 in a tray, FIG. 7 is a flowchart for explaining a process of obtaining status information on semiconductor packages using the lower vision camera shown in FIG. And Fig. 8 is a schematic diagram for explaining the step of generating the loading correction information of Fig.

도 6 내지 도 8을 참조하면, 상기 반도체 패키지들(10)을 상기 트레이(150)에 수납하는 단계(S130)는, 먼저, 상기 칩 픽커(10)에 픽업된 반도체 패키지들(10) 각각에 대한 정렬 상태 및 위치 정보를 포함하는 제2 보정 소스 정보를 생성한다(단계 S132).6 to 8, the step of housing the semiconductor packages 10 in the tray 150 may be performed by first removing the semiconductor packages 10 on the semiconductor chips 10 picked up by the chip picker 10, And generates second correction source information including the alignment state and the positional information on the first correction source information (Step S132).

여기서, 상기 픽업된 반도체 패키지들(10)의 정렬 상태와 위치 정보는 상기 칩 픽커(130)에서의 반도체 패키지들(10)의 정렬 상태와 위치 좌표를 나타내며, 상기 하부 비전 카메라(140)를 이용하여 획득될 수 있다. 상기 하부 비전 카메라(140)는 상기 칩 픽커(130)의 아래에서 상기 픽업 패드들(132)을 촬상하며, 상기 연산 장치는 상기 하부 비전 카메라(140)에서 생성된 이미지를 이용하여 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)의 정렬 상태 및 위치 정보를 생성한다. The aligned state and the positional information of the picked up semiconductor packages 10 indicate the alignment state and the positional coordinates of the semiconductor packages 10 in the chip picker 130 and use the lower vision camera 140 ≪ / RTI > The lower vision camera 140 picks up the pick-up pads 132 under the chip picker 130 and the computing device uses the image generated by the lower vision camera 140, 130 of the semiconductor packages 10 picked up.

본 발명의 일 실시예에 있어서, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)에 대한 위치 정보는 상기 픽업 패드들(132)에 픽업된 반도체 패키지들(10)의 중심 좌표들을 포함하고, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)에 대한 정렬 상태 정보는 상기 픽업 패드(132)에 픽업된 반도체 패키지(10)의 틀어진 방향과 각도를 포함할 수 있다. The position information on the semiconductor packages 10 picked up by the chip picker 130 includes the center coordinates of the semiconductor packages 10 picked up on the pick-up pads 132 And the alignment status information for the semiconductor packages 10 picked up by the chip picker 130 may include the direction and angle of the picked up semiconductor package 10 on the pick-up pad 132.

이어서, 상기 제2 보정 소스 정보를 이용하여 상기 칩 픽커(130)의 적재 위치, 즉, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)이 상기 트레이(150)에 적재되는 위치를 보정하기 위한 로딩 보정 정보를 상기 제2 보정 소스 정보를 이용하여 생성한다(단계 S134).Subsequently, the position of the chip picker 130, that is, the position where the semiconductor packages 10 picked up by the chip picker 130 are loaded on the tray 150, is corrected using the second correction source information (Step S134) using the second correction source information.

상기 로딩 보정 정보는 픽업 패드(132)의 중심 좌표와 상기 픽업 패드에 픽업된 반도체 패키지의 중심 좌표를 이용하여 생성될 수 있다. 도 8에 도시된 바와 같이, 반도체 패키지(10G)가 픽업 패드(132A)에 정위치되지 못할 경우 상기 픽업 패드(132A)의 중심점(20)과 상기 픽업 패드(132A)에 픽업된 반도체 패키지(10G)의 중심점(11)이 서로 다르게 위치할 수 있다. 상기 연산 장치는 상기 픽업 패드(132A)의 중심 좌표와 상기 반도체 패키지(10G)의 중심 좌표 간의 차이를 이용하여 상기 로딩 보정 정보를 생성한다.The loading correction information may be generated using the center coordinates of the pickup pad 132 and the center coordinates of the semiconductor package picked up on the pickup pad. 8, when the semiconductor package 10G is not properly positioned on the pickup pad 132A, the center point 20 of the pickup pad 132A and the center point 20 of the semiconductor package 10G picked up on the pickup pad 132A, May be positioned differently from each other. The computing device generates the loading correction information using the difference between the center coordinates of the pickup pad 132A and the center coordinates of the semiconductor package 10G.

이어, 상기 칩 픽커(130)는 상기 픽업한 반도체 패키지들(10)을 상기 로딩 보정 정보를 이용하여 상기 트레이(150)의 칩 포켓들(152)에 적재한다(단계 S136). 즉, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10) 중 정위치되지 못한 반도체 패키지의 정렬 상태와 위치를 보정하여 상기 트레이(150)에 적재한다.The chip picker 130 then loads the picked up semiconductor packages 10 on the chip pockets 152 of the tray 150 using the loading correction information (step S136). That is, the semiconductor package 10 picked up by the chip picker 130 is corrected in the alignment state and position of the unfixed semiconductor package, and is loaded on the tray 150.

이와 같이, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)의 정렬 상태와 위치에 대응하여 상기 칩 픽커(130)의 적재 위치를 보정하므로, 상기 반도체 패키지들(10)이 상기 트레이(150) 상에 정위치되어 적재될 수 있으며, 상기 트레이(150)의 적재 불량을 방지하고, 제품의 파손을 방지할 수 있다.Since the stacking position of the chip picker 130 is corrected corresponding to the alignment state and position of the semiconductor packages 10 picked up by the chip picker 130 as described above, 150 to prevent the stacking failure of the tray 150 and to prevent breakage of the product.

상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지들 수납 방법은 상기 반도체 패키지들(10)을 상기 트레이(150)에 정위치시키기 위해, 상기 이송 테이블(110) 상의 반도체 패키지들(10)의 정렬 상태와 위치에 따라 상기 칩 픽커(130)의 픽업 위치를 보정하는 1차 보정과, 상기 칩 픽커(130)에 픽업된 반도체 패키지들(10)의 정렬 상태와 위치에 따라 상기 칩 픽커(130)의 적재 위치를 보정하는 2차 보정을 실시한다. 이에 따라, 상기 반도체 패키지들(10)을 상기 이송 테이블(110)로부터 상기 트레이(150)로 이송하고 수납하는 과정에서 발생할 수 있는 제품의 파손을 방지하고, 상기 트레이(150)의 적재 불량을 방지할 수 있다.As described above, the semiconductor package receiving method according to an embodiment of the present invention includes the steps of positioning the semiconductor packages 10 on the transfer table 110 in order to position the semiconductor packages 10 in the tray 150 The chip picker 130 may be configured to perform a primary correction for correcting the pickup position of the chip picker 130 according to the alignment state and position of the chip picker 130, A secondary correction for correcting the loading position of the photosensitive drum 130 is performed. Accordingly, it is possible to prevent breakage of the product, which may occur in the process of transferring and storing the semiconductor packages 10 from the transfer table 110 to the tray 150, and to prevent the stacking failure of the tray 150 can do.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

100 : 반도체 패키지 이송 장치 110 : 이송 테이블
112 : 흡착 영역 114 : 기준 위치 표시부
120 : 상부 비전 카메라 130 : 칩 픽커
132 : 픽업 패드 140 : 하부 비전 카메라
150 : 트레이 152 : 칩 포켓100: semiconductor package transfer device 110: transfer table
112: absorption region 114: reference position display section
120: upper vision camera 130: chip picker
132: pickup pad 140: lower vision camera
150: Tray 152: Chip pocket

Claims (6)

이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보를 포함하는 제1 보정 소스 정보를 생성하는 단계;
상기 제1 보정 소스 정보를 이용하여 상기 이송 테이블로부터 상기 반도체 패키지들을 픽업하는 단계; 및
상기 반도체 패키지들을 트레이에 수납하는 단계를 포함하되,
상기 이송 테이블 상의 반도체 패키지들에 대한 정렬 상태 및 위치 정보는 상기 이송 테이블의 상측에서 상기 이송 테이블을 촬상하는 상부 비전 카메라를 이용하여 획득되며,
상기 반도체 패키지들은 상기 이송 테이블에서 복수의 진공홀들이 형성된 흡착 영역에 복수의 행과 열의 형태로 배치되고,
상기 반도체 패키지들 각각에 대한 위치 정보는 상기 반도체 패키지들의 위치를 산출하기 위한 기준 위치들을 표시하기 위해 상기 이송 테이블에 형성된 기준 위치 표시부들을 이용하여 생성되며,
상기 반도체 패키지들 각각에 대한 정렬 상태 정보는 상기 이송 테이블 상의 상기 반도체 패키지들 각각에 대해 틀어진 방향과 틀어진 각도를 포함하는 것을 특징으로 하는 반도체 패키지들 수납 방법.Generating first correction source information including alignment state and position information for semiconductor packages on the transfer table;
Picking up the semiconductor packages from the transport table using the first correction source information; And
Accommodating the semiconductor packages in a tray,
Alignment status and position information for semiconductor packages on the transfer table are obtained using an upper vision camera for imaging the transfer table above the transfer table,
Wherein the semiconductor packages are arranged in a plurality of rows and columns in an absorption region where a plurality of vacuum holes are formed in the transfer table,
Position information for each of the semiconductor packages is generated using reference position indicators formed in the transfer table to indicate reference positions for calculating positions of the semiconductor packages,
Wherein the alignment state information for each of the semiconductor packages includes an angle different from a direction that is different for each of the semiconductor packages on the transfer table. 제1항에 있어서,
상기 제1 보정 소스 정보를 생성하는 단계는,
상기 상부 비전 카메라가 상기 기준 위치 표시부들을 촬상하여 상기 기준 위치 표시부들에 대응하는 기준 좌표들을 획득하는 단계; 및
상기 기준 위치 표시부들에 인접하게 위치된 반도체 패키지들을 촬상하여 상기 반도체 패키지들에 대응하는 상대 좌표들을 획득하는 단계를 포함하고,
상기 이송 테이블은 사각 플레이트 형태를 가지며,
상기 기준 위치 표시부들은 상기 진공 패널의 네 모서리들 중 적어도 세 모서리 부위들 상에 배치되는 것을 특징으로 하는 반도체 패키지들 수납 방법.The method according to claim 1,
Wherein the generating the first correction source information comprises:
The upper vision camera captures the reference position indicators and obtains reference coordinates corresponding to the reference position indicators; And
And imaging the semiconductor packages positioned adjacent to the reference position indicators to obtain relative coordinates corresponding to the semiconductor packages,
Wherein the transfer table has a rectangular plate shape,
Wherein the reference position indicating portions are disposed on at least three corner portions of four corners of the vacuum panel. 제2항에 있어서,
상기 반도체 패키지들을 픽업하는 단계는,
상기 이송 테이블 상의 반도체 패키지들을 픽업하는 칩 픽커의 픽업 위치를 보정하기 위한 픽업 보정 정보를 상기 제1 보정 소스 정보를 이용하여 생성하는 단계; 및
상기 픽업 보정 정보를 이용하여 상기 칩 픽커가 상기 이송 테이블로부터 반도체 패키지들을 픽업하는 단계를 포함하되,
상기 칩 픽커는 복수의 반도체 패키지를 픽업하는 복수의 픽업 패드를 구비하며,
상기 픽업 보정 정보는 상기 픽업 패드들 각각에 대해 생성되는 것을 특징으로 하는 반도체 패키지들 수납 방법.3. The method of claim 2,
Wherein the step of picking up the semiconductor packages comprises:
Generating pickup correction information for correcting a pickup position of a chip picker picking up semiconductor packages on the transfer table using the first correction source information; And
And using the pick-up correction information to pick up the semiconductor packages from the transport table,
Wherein the chip picker has a plurality of pickup pads for picking up a plurality of semiconductor packages,
Wherein the pick-up correction information is generated for each of the pick-up pads. 제3항에 있어서,
상기 칩 픽커가 상기 반도체 패키지들을 픽업하는 단계는,
상기 이송 테이블이 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들의 행방향으로 이동하는 단계;
상기 칩 픽커가 상기 픽업 보정 정보에 근거하여 상기 반도체 패키지들의 열방향으로 이동하는 단계; 및
상기 칩 픽커가 수직 이동하여 상기 반도체 패키지들을 픽업하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지들 수납 방법.The method of claim 3,
Wherein the chip picker picks up the semiconductor packages,
Moving the transfer table in the row direction of the semiconductor packages based on the pickup correction information;
The chip picker moving in the column direction of the semiconductor packages based on the pickup correction information; And
And the chip picker is vertically moved to pick up the semiconductor packages. 제3항에 있어서,
상기 반도체 패키지들을 상기 트레이에 수납하는 단계는,
상기 칩 픽커가 픽업한 반도체 패키지들에 대한 정렬 상태 및 위치 정보를 포함하는 제2 보정 소스 정보를 생성하는 단계;
상기 트레이 상에 상기 칩 픽커가 픽업한 반도체 패키지들을 적재할 위치를 보정하기 위한 로딩 보정 정보를 생성하되 상기 제2 보정 소스 정보를 이용하여 생성하는 단계; 및
상기 칩 픽커가 상기 픽업한 반도체 패키지들을 상기 로딩 보정 정보를 이용하여 상기 트레이에 적재하는 단계를 포함하되,
상기 칩 픽커에 픽업된 상기 반도체 패키지들 각각에 대한 정렬 상태 정보는 상기 칩 픽커의 아래에서 상기 픽업 패드들을 촬상하는 하부 비전 카메라를 이용하여 획득되는 것을 특징으로 하는 반도체 패키지들 수납 방법.The method of claim 3,
Wherein the step of housing the semiconductor packages in the tray comprises:
Generating second correction source information including alignment state and position information for the semiconductor packages picked up by the chip picker;
Generating loading correction information for correcting a position on the tray for loading the semiconductor packages picked up by the chip picker, using the second correction source information; And
Loading the semiconductor packages picked up by the chip picker onto the tray using the loading correction information,
Wherein the alignment status information for each of the semiconductor packages picked up by the chip picker is obtained using a lower vision camera for picking up the pick-up pads under the chip picker. 제5항에 있어서,
상기 칩 픽커에 픽업된 반도체 패키지들에 대한 위치 정보는 상기 픽업 패드들에 픽업된 반도체 패키지들의 중심 좌표들을 포함하고,
상기 칩 픽커에 픽업된 반도체 패키지들에 대한 정렬 상태 정보는 상기 픽업 패드에 픽업된 반도체 패키지의 틀어진 방향과 각도를 포함하며,
상기 로딩 보정 정보는 상기 픽업 패드의 중심 좌표와 상기 픽업 패드에 픽업된 반도체 패키지의 중심 좌표를 이용하여 생성되는 것을 특징으로 하는 반도체 패키지 수납 방법.6. The method of claim 5,
Position information for semiconductor packages picked up on the chip picker includes center coordinates of the semiconductor packages picked up on the pick-up pads,
Alignment status information for the semiconductor packages picked up on the chip picker includes a misaligned direction and an angle of the semiconductor package picked up on the pickup pad,
Wherein the loading correction information is generated by using the center coordinates of the pickup pad and the center coordinates of the semiconductor package picked up on the pickup pad.
KR1020150170614A 2015-12-02 2015-12-02 Method of loading semiconductor devices KR102446951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150170614A KR102446951B1 (en) 2015-12-02 2015-12-02 Method of loading semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170614A KR102446951B1 (en) 2015-12-02 2015-12-02 Method of loading semiconductor devices

Publications (2)

Publication Number Publication Date
KR20170064757A true KR20170064757A (en) 2017-06-12
KR102446951B1 KR102446951B1 (en) 2022-09-23

Family

ID=59219302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170614A KR102446951B1 (en) 2015-12-02 2015-12-02 Method of loading semiconductor devices

Country Status (1)

Country Link
KR (1) KR102446951B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968863B1 (en) * 2017-12-28 2019-04-15 김현춘 Antomatic ACF Cube Pick and Place Apparatus For Anisotropic Conductive Film Attachment
KR102078186B1 (en) * 2019-08-29 2020-02-17 제너셈(주) Movement amount calculating method and semiconductor package transfering apparatus
KR102226102B1 (en) * 2019-11-06 2021-03-11 에이엠티 주식회사 The align method and test method of the device having fine pitch
KR20230029247A (en) * 2021-08-24 2023-03-03 (주) 에스에스피 Automatic calibration method of materials for semiconductor packaging
KR102636291B1 (en) * 2023-08-30 2024-02-14 제너셈(주) Apparatus and method for tray recognition using reference point

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060109108A (en) * 2005-04-15 2006-10-19 (주)에이에스티 The apparatus that compensatimg position of chip over chip tray
KR20080005410A (en) * 2005-04-28 2008-01-11 후지필름 가부시키가이샤 Work position information acquisition method and device
KR20080074530A (en) * 2007-02-09 2008-08-13 한미반도체 주식회사 Sawing and handling apparatus for semiconductor package
KR20110138879A (en) * 2010-06-22 2011-12-28 삼성전기주식회사 Machining error corrector method using optical pick up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060109108A (en) * 2005-04-15 2006-10-19 (주)에이에스티 The apparatus that compensatimg position of chip over chip tray
KR20080005410A (en) * 2005-04-28 2008-01-11 후지필름 가부시키가이샤 Work position information acquisition method and device
KR20080074530A (en) * 2007-02-09 2008-08-13 한미반도체 주식회사 Sawing and handling apparatus for semiconductor package
KR20110138879A (en) * 2010-06-22 2011-12-28 삼성전기주식회사 Machining error corrector method using optical pick up

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968863B1 (en) * 2017-12-28 2019-04-15 김현춘 Antomatic ACF Cube Pick and Place Apparatus For Anisotropic Conductive Film Attachment
KR102078186B1 (en) * 2019-08-29 2020-02-17 제너셈(주) Movement amount calculating method and semiconductor package transfering apparatus
KR102226102B1 (en) * 2019-11-06 2021-03-11 에이엠티 주식회사 The align method and test method of the device having fine pitch
KR20230029247A (en) * 2021-08-24 2023-03-03 (주) 에스에스피 Automatic calibration method of materials for semiconductor packaging
KR102636291B1 (en) * 2023-08-30 2024-02-14 제너셈(주) Apparatus and method for tray recognition using reference point

Also Published As

Publication number Publication date
KR102446951B1 (en) 2022-09-23

Similar Documents

Publication Publication Date Title
KR102446951B1 (en) Method of loading semiconductor devices
US9153470B2 (en) Wafer handler comprising a vision system
TW201843467A (en) Integrated testing and handling mechanism
US9397065B1 (en) Fixture design for pre-attachment package on package component assembly
TWI448680B (en) Vision inspection apparatus
US20220392792A1 (en) Apparatus and method for characterization and optional sorting and assembly of microelectronic components according to warpage
KR20150103577A (en) Device handler and method for handling device
KR101237056B1 (en) Method for Aligning Semiconductor Package Aggregate
KR20170082992A (en) Transfer tool module and device handler having the same
KR102000079B1 (en) Die bonding apparatus
KR101496796B1 (en) Device handler and method for handling device
KR101362652B1 (en) Test handler
KR101692156B1 (en) Substrate cutting apparatus and substrate cutting method
KR102307841B1 (en) System for inspecting picker units
KR20220097135A (en) Semiconductor package sawing and sorting apparatus
KR102155346B1 (en) Device handler
KR20180102475A (en) Device handler, and transferring method for device
KR102579224B1 (en) Flip device handler having the same
KR100819796B1 (en) Sorting method of semiconductor package
TW200841015A (en) Method for testing system-in-package devices
KR20220093802A (en) Semiconductor strip transfer method
KR100957557B1 (en) Method for sorting semiconductor devices
KR102304254B1 (en) Apparatus for inspecting a tray using a image technique
KR102538843B1 (en) Method of testing semiconductor devices
KR102336913B1 (en) Die transfer method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right