KR20170041489A - 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법 - Google Patents

식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20170041489A
KR20170041489A KR1020150140974A KR20150140974A KR20170041489A KR 20170041489 A KR20170041489 A KR 20170041489A KR 1020150140974 A KR1020150140974 A KR 1020150140974A KR 20150140974 A KR20150140974 A KR 20150140974A KR 20170041489 A KR20170041489 A KR 20170041489A
Authority
KR
South Korea
Prior art keywords
layer
magnetic tunnel
etch
tungsten
forming
Prior art date
Application number
KR1020150140974A
Other languages
English (en)
Other versions
KR102323252B1 (ko
Inventor
배진혜
이원준
한윤성
한훈
황규만
고용선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150140974A priority Critical patent/KR102323252B1/ko
Priority to US15/175,463 priority patent/US9660186B2/en
Publication of KR20170041489A publication Critical patent/KR20170041489A/ko
Application granted granted Critical
Publication of KR102323252B1 publication Critical patent/KR102323252B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • H01L43/12
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H01L43/02
    • H01L43/08
    • H01L43/10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 터널 층들을 형성하고, 상기 자기 터널 층들 상에 하드 마스크를 형성하고, 상기 자기 터널 층들을 식각하여 자기 터널 접합을 형성하되, 상기 자기 터널 접합의 측벽들 상에 식각 부산물이 형성되고, 상기 식각 부산물을 케미컬 처리하여 화학적 반응물로 변환하고, 및 상기 화학적 반응물을 검사하는 것을 포함하는 반도체 소자 제조 방법이 설명된다.

Description

식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법{Methods of Inspecting By-products and Methods of Fabricating a Semiconductor Device Using the Methods}
본 발명은 반도체 소자를 제조하는 공정에서 식각 부산물을 검사하는 방법, 및 상기 검사된 식각 부산물을 참조하여 반도체 소자 제조 공정의 공정 조건들을 설정, 수정, 및 보정하여 수행하는 방법에 관한 것이다.
반도체 소자는 다양한 공정을 통하여 제조된다. 예를 들어, 자기 저항 메모리(MRAM, Magneto-resistive Random Access Memory)의 자기 터널 접합(MTJ, Magneto Tunnel Junction)은 이온 빔 스퍼터링 같은 물리적 식각 공정에 의해 형성된다. 금속성 물질을 포함하는 식각 부산물이 자기 터널 접합의 측면 상에 잔존하여 MRAM 소자의 오동작이 야기된다. 따라서, 상기 식각 부산물을 검사 및 분석하는 과정이 필요하다. 상기 식각 부산물은 전자 현미경을 이용하여 분석하여도 시각적으로 보이지 않으므로 복잡한 검사 과정이 필요하여 생산성을 저하시킨다.
본 발명이 해결하고자 하는 과제는 금속을 포함하는 식각 부산물을 시각적으로 빠르게 검사 및 분석할 수 있는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 식각 부산물을 검사 및 분석하여 반도체 소자를 제조하는 공정의 생산성을 높이는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 식각 부산물을 검사 및 분석하여 반도체 소자 제조 공정의 공정 조건들을 설정, 수정, 및 보정하여 수행하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자 제조 방법은 자기 터널 층들을 형성하고, 상기 자기 터널 층들 상에 하드 마스크를 형성하고, 상기 자기 터널 층들을 식각하여 자기 터널 접합을 형성하되, 상기 자기 터널 접합의 측벽들 상에 식각 부산물이 형성되고, 상기 식각 부산물을 케미컬 처리하여 화학적 반응물로 변환하고, 및 상기 화학적 반응물을 검사하는 것을 포함한다.
상기 자기 터널 접합은 씨드 층, 하부 고정 자성층, 비자성 층, 상부 고정 자성층, 하부 터널링 배리어 층, 자유 층, 상부 터널링 배리어 층, 및 캡핑 층을 포함할 수 있다.
상기 하부 터널링 배리어 층은 마그네슘 산화물 (MgO)을 포함할 수 있다. 상기 상부 터널링 배리어 층은 마그네슘 산화물(MgO), 탄탈륨 산화물(TaO), 티타늄 산화물(TiO), 바륨 산화물(BaO), 지르코늄 산화물(ZrO), 알루미늄 산화물(AlO), 스트론튬 산화물(SrO), 하프늄 산화물(HfO), 란타늄 산화물(LaO), 세륨 산화물(CeO), 사마륨 산화물(SmO), 토륨 산화물(ThO), 칼슘 산화물(CaO), 스칸듐 산화물(ScO), 이트륨 산화물(YO), 크롬 산화물(CrO), 텅스텐 산화물(WO), 또는 기타 금속 산화물 중 하나를 포함할 수 있다.
상기 하드 마스크는 텅스텐 (W) 또는 티타늄 질화물 (TiN) 중 하나를 포함할 수 있다.
상기 식각 부산 물은 텅스텐 (W) 또는 티타늄(Ti) 중 하나를 주로 포함할 수 있다. 상기 화학적 반응물은 텅스텐 산화물 (WOx) 또는 티타늄 산화물(TiO3) 중 하나를 주로 포함할 수 있다.
상기 케미컬 처리는 유기 솔벤트, 아민, 및 물이 혼합된 케미컬을 이용하는 것을 포함할 수 있다.
상기 유기 솔벤트는 암모니아, 에탄올, 프로판올, 헥산, 디에틸에터, 이소프로필 알코올, 테트라하이드로퓨란, 또는 아세톤 중 하나를 포함할 수 있다.
상기 아민은 NH2-NH2 또는 NH2OH 중 하나를 포함할 수 있다.
상기 케미컬은 45 ~ 54Vol%의 상기 유기 솔벤트, 45 ~ 54Vol%의 상기 아민, 및 1% 이하의 상기 물을 포함할 수 있다.
상기 화학적 반응물을 검사하는 것은 TEM(Transmission Electron Microscope)을 이용하여 시각적으로 검사하는 것을 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법은 기판 상에 절연 층을 형성하고, 상기 절연 층 상에 자기 터널 접합 및 하드 마스크를 형성하되, 상기 자기 터널 접합 및 상기 하드 마스크의 측면들 상에 식각 부산물이 형성되고, 상기 식각 부산물을 케미컬 처리하여 화학적 반응물로 변환하고, 및 상기 화학적 반응물을 검사하여 상기 자기 터널 접합을 형성하는 공정의 조건들을 수정하는 것을 포함한다.
상기 자기 터널 접합을 형성하는 공정은 아르곤 플라즈마를 이용한 이온 빔 스퍼터링 공정을 포함할 수 있다.
상기 조건들을 수정하는 것은 상기 이온 빔 스퍼터링 공정의 가스 유량, 이온 밀도, 플라즈마 소스 파워, 플라즈마 바이어스 파워, 스퍼터링 압력, 온도, 또는 공정 수행 시간 중 어느 하나 이상을 수정하는 것을 포함할 수 있다.
상기 방법은 상기 식각 부산물을 산화시키고, 및 상기 산화된 식각 부산물을 제거하는 것을 더 포함할 수 있다.
상기 자기 터널 접합을 유기 솔벤트를 이용하여 세정하는 것을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법은 하부 층간 절연 층 상에 타겟 물질 층을 형성하고, 상기 타겟 물질 층 상에 텅스텐(W) 또는 티타늄 질화물(TiN) 중 하나를 포함하는 하드 마스크를 형성하고, 상기 타겟 물질 층을 식각하여 패턴을 형성하되, 상기 패턴의 측벽들 상에는 텅스텐(W) 또는 티타늄(Ti)을 주로 포함하는 식각 부산물이 형성되고, 상기 식각 부산물을 습식 산화시켜 텅스텐 산화물(WOx) 또는 티타늄 산화물(TiO3)로 변환하고, 상기 텅스텐 산화물(WOx) 또는 상기 티타늄 산화물(TiO3)을 전자 현미경을 이용하여 검사하고, 및 상기 식각 부산물을 건식 산화시키는 것을 포함한다.
상기 건식 산화는 챔버 내에서 상기 식각 부산물을 O2 가스를 이용하여 산화시키는 것을 포함할 수 있다.
상기 방법은 상기 건식 산화된 식각 부산물을 할로겐족 원소를 가진 가스를 이용하여 제거하는 것을 더 포함할 수 있다.
상기 방법은 상기 하부 층간 절연 층을 관통하는 하부 전극을 형성하고, 상기 건식 산화된 식각 부산물 상에 라이너 층을 형성하고, 상기 라이너 층 상에 상부 층간 절연 층을 형성하고, 및 상기 상부 층간 절연 층을 관통하여 상기 하드 마스크와 연결되는 상부 전극을 형성하는 것을 더 포함할 수 있다.
상기 방법은 상기 상부 전극 상에 비트 라인을 형성하는 것을 더 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의하면, 반도체 소자 제조 공정에서 텅스텐(W) 또는 티타늄(Ti)을 포함하는 식각 부산물의 형성 정도를 평가할 수 있다.
본 발명의 기술적 사상에 의하면, 반도체 소자 제조 공정에서 발생하는 텅스텐(W) 또는 티타늄(Ti)을 포함하는 식각 부산물을 평가하여 공정 조건들을 최적화할 수 있다.
본 발명의 기술적 사상에 의하면, 반도체 소자 제조 공정에서 발생하는 금속성 식각 부산물을 TEM 같은 전자 현미경을 이용하여 시각적으로 확인할 수 있으므로, 검사에 소요되는 시간이 단축된다.
기타 다양한 효과들이 본문 내에서 언급될 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 설명하는 플로우 차트이고, 및
도 2a 내지 2h는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 개략적으로 설명하기 위한 반도체 소자의 종단면도들이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 설명하는 플로우 차트이고, 및
도 4a 내지 4c는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 개략적으로 설명하기 위한 반도체 소자의 종단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께, 형태는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 설명하는 플로우 차트이고, 도 2a 내지 2h는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 개략적으로 설명하기 위한 반도체 소자의 종단면도들이다.
도 1 및 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자를 제조하는 방법은 기판(10) 상에 하부 층간 절연 층(20)을 형성하고, 및 상기 하부 층간 절연 층(20)을 관통하여 상기 기판(10)과 연결되는 하부 전극(25)을 형성하는 것을 포함할 수 있다. (S10) 상기 기판(10)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, 또는 SiGe 같은 에피택셜 성장 층을 갖는 반도체 웨이퍼를 포함할 수 있다. 상기 하부 층간 절연 층(20)은 TEOS (tetraethylorthosilicate) 또는 HDP (high density plasma) 산화물 같은 실리콘 산화물을 포함할 수 있다. 상기 하부 전극(25)은 폴리실리콘, 금속, 금속 합금, 또는 금속 실리사이드 같은 전도체를 포함할 수 있다. 상기 방법은 CMP 같은 평탄화 공정을 수행하여 상기 하부 층간 절연 층(20) 및 상기 하부 전극(25)의 상면들이 공면이 되도록 평탄화하는 것을 포함할 수 있다.
도 1 및 2b를 참조하면, 상기 방법은 상기 하부 층간 절연 층(20) 및 상기 하부 전극(25) 상에 식각 타겟 물질 층인 자기 터널 층들(30a) 및 하드 마스크(40)를 형성하는 것을 포함할 수 있다. (S20) 상기 자기 터널 층들(30a)은 씨드 층(31), 하부 고정 자성 층(32), 비자성(SAF: synthetic anti-ferromagnetic) 층(33), 상부 고정 자성 층(34), 하부 터널링 배리어 층(35), 자유 층(36), 상부 터널링 배리어 층(37), 및 캡핑 층(38)을 포함할 수 있다. 상기 씨드 층(31)은 탄탈륨(Ta) 층, 티타늄(Ti) 층, 루데늄(Ru) 층, 또는 그 조합들 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 씨드 층(31)은 탄탈륨(Ta) 층 또는 티타늄 층(Ti), 및 루데늄(Ru) 층 중 어느 하나 이상을 포함하는 단일 층 또는 이중 층일 수 있다. 예를 들어, 탄탈륨(Ta) 층 또는 티타늄(Ti) 층 중 어느 하나, 및 루데늄(Ru) 층을 가진 이중 층으로 형성될 수도 있다. 상기 하부 고정 자성 층(32)은 코발트-백금(CoPt) 층, 코발트-팔라듐(CoPd) 층, 코발트-백금(CoPt)과 코발트-팔라듐(CoPd)의 합금 층, 또는 코발트/백금(Co/Pt) 층과 코발트/팔라듐(Co/Pd) 층의 교대(alternating) 적층(stack) 중 어느 하나를 포함할 수 있다. 상기 비자성 층(33)은 루데늄(Ru), 이리듐(Ir), 레늄(Re), 또는 오스뮴(Os) 같은 비자성(anti-ferromagnetic) 금속들 중 어느 하나를 포함할 수 있다. 상기 상부 고정 자성 층(34)은 코발트-철 (CoFe) 기반의 물질을 포함할 수 있다. 예를 들어, 상기 상부 고정 자성 층(34)은 코발트-아이언-보론(CoFeB)를 포함할 수 있다. 다른 실시예에서, 상기 상부 고정 자성 층(34)은 다층의 코발트-아이언-보론(CoFeB) 층 / 탄탈륨(Ta) 층 / 코발트-아이언-보론(CoFeB)층을 포함할 수 있다. 또 다른 실시예에서, 상기 상부 고정 자성 층(34)은 다층의 코발트(Co) 층 / 보론(B) 층 / 코발트-아이언-보론(CoFeB) 층, 또는 코발트(Co) 층 / 텅스텐(W) 층 / 코발트-아이언-보론(CoFeB) 층 / 텅스텐(W) 층 / 코발트-아이언-보론(CoFeB) 층을 포함할 수 있다. (Co/B/CoFeB or Co/W/CoFeB/W/CoFeB) 상기 하부 터널링 배리어 층(35)은 마그네슘 산화물 (MgO)을 포함할 수 있다. 상기 자유 층(36)은 단일 코발트-아이언-보론(CoFeB) 층, 또는 다층의 코발트-아이언-보론(CoFeB) 층 / 텅스텐(W) 층 / 코발트-아이언-보론(CoFeB) 층 중 어느 하나를 포함할 수 있다. 상기 상부 터널링 배리어 층(37)은 마그네슘 산화물(MgO), 탄탈륨 산화물(TaO), 티타늄 산화물(TiO), 바륨 산화물(BaO), 지르코늄 산화물(ZrO), 알루미늄 산화물(AlO), 스트론튬 산화물(SrO), 하프늄 산화물(HfO), 란타늄 산화물(LaO), 세륨 산화물(CeO), 사마륨 산화물(SmO), 토륨 산화물(ThO), 칼슘 산화물(CaO), 스칸듐 산화물(ScO), 이트륨 산화물(YO), 크롬 산화물(CrO), 텅스텐 산화물(WO), 또는 기타 금속 산화물 중 하나를 포함할 수 있다. 확장된 다른 실시예에서, 상기 상부 터널링 배리어 층(37)은 생략될 수도 있다. 상기 캡핑 층(38)은 루데늄(Ru), 이리듐(Ir), 탄탈륨(Ta), 티타늄(Ti) 탄탈륨 질화물(TaN), 또는 티타늄 질화물(TiN) 같은 금속 또는 전도성 금속 화합물 중 어느 하나를 포함할 수 있다. 상기 하드 마스크(40)는 금속 또는 금속 질화물 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 하드 마스크(40)는 텅스텐(W), 루데늄(Ru), 이리듐(Ir), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN) 또는 티타늄 질화물(TiN) 중 어느 하나를 포함할 수 있다. 본 실시예에서, 상기 하드 마스크(40)가 텅스텐(W) 또는 티타늄 질화물(TiN) 중 어느 하나를 포함하는 것으로 가정, 설명된다. 상기 씨드 층(31), 상기 하부 고정 자성 층(32), 상기 비자성 층(33), 상기 상부 고정 자성 층(34), 상기 자유 층(36), 상기 캡핑 층(38), 및 상기 하드 마스크(40)는 스퍼터링(sputtering) 같은 PVD(physical vapor deposition) 공정을 수행하여 형성될 수 있다. 다른 실시예에서, 상기 상부 고정 자성 층(34)은 MOCVD (metallic organic chemical vapor deposition) 공정을 이용하여 형성될 수도 있다. 상기 하부 터널링 배리어 층(35) 및 상기 상부 터널링 배리어 층(37)은 스퍼터링 같은 PVD 공정을 수행하여 마그네슘 (Mg) 층 또는 탄탈륨(Ta) 층을 형성하고, 상기 마그네슘 (Mg) 층 또는 탄탈륨(Ta) 층을 산화시켜 형성될 수 있다. 확장된 다른 실시예에서, 상기 상부 터널링 배리어 층(37)은 위에서 언급된 금속들 중 하나를 형성하고, 그 금속들을 산화시켜 형성될 수도 있다.
도 1 및 2c를 참조하면, 상기 방법은 상기 하드 마스크(40)를 식각 마스크로 이용하는 식각 공정을 수행하여 상기 자기 터널 층들(30a)을 패터닝하여 자기 터널 접합(30)(MTJ: Magnetic Tunnel Junction)을 형성하는 것을 포함할 수 있다. (S30) 상기 자기 터널 접합(30)은 식각된 상기 씨드 층(31), 상기 하부 고정 자성 층(32), 상기 비자성 층(33), 상기 상부 고정 자성 층(34), 상기 하부 터널링 배리어 층(35), 상기 자유 층(36), 상기 상부 터널링 배리어 층(37), 및 상기 캡핑 층(38)을 포함할 수 있다. 예를 들어, 상기 식각 공정은 아르곤 플라즈마를 이용하는 이온 빔 스퍼터링 에칭 공정을 포함할 수 있다. 상기 하드 마스크(40)는 얇아질 수 있다. 상기 자기 터널 접합(30)의 측면들 및 상기 하드 마스크(40)의 측면들 상에는 식각 부산물(50)이 형성될 수 있다. 상기 식각 부산물(50)은 텅스텐(W) 또는 티타늄(Ti)처럼 상기 하드 마스크(40)에 포함된 금속을 주로 포함할 수 있다. 상기 식각 부산물(50)은 상기 자기 터널 접합(30)의 하부 측벽보다 상부 측벽 상에 더 두껍게 형성될 수 있다.
도 1 및 2d를 참조하면, 상기 방법은 상기 기판(10)의 일부를 분리하거나 또는 검사용 기판(10)을 채취하여 검사용 시료를 제조하고 (S40), 및 상기 검사용 시료를 케미컬 처리하여 상기 식각 부산물(50)을 가시적인(visible) 화학적 반응물(51)로 변환하는 것을 포함할 수 있다. (S50) 구체적으로, 상기 방법은 상기 검사용 시료의 상기 식각 부산물(50)을 유기 솔벤트와 아민(amine)이 혼합된 케미컬을 이용하여 화학적 반응을 유도하는 것을 포함할 수 있다. 상기 케미컬은 약 45 ~ 54 Vol%의 유기 솔벤트, 약 45 ~ 54 Vol%의 NH2-NH2, 및 약 0 내지 1 Vol%의 물(H2O)을 포함할 수 있다. 상기 식각 부산물(50)이 텅스텐(W)을 포함하는 경우, 상기 케미컬 처리는 다음 반응식으로 표현될 수 있다.
Figure pat00001
(일반식)
Figure pat00002
상기 텅스텐 산화물(WOx)은 상기 유기 솔벤트에 용해될 수 있다.
또는, 상기 방법은 암모니아, 에탄올, 프로판올, 헥산, 디에틸에터, 이소프로필 알코올, 테트라하이드로퓨란, 또는 아세톤 중 하나를 포함하는 유기 솔벤트, NH2OH, 및 물(H2O)을 포함하는 케미컬로 상기 검사용 시료, 즉 상기 식각 부산물(50)이 형성된 상기 검사용 기판(10)을 케미컬 처리하는 것을 포함할 수 있다. 상기 케미컬은 약 45 ~ 54 Vol%의 유기 솔벤트, 약 45 ~ 54 Vol%의 NH2OH, 및 약 0 내지 1 Vol%의 물(H2O)을 포함할 수 있다. 상기 식각 부산물(50)이 텅스텐(W)을 포함하는 경우, 상기 케미컬 처리는 다음 반응식으로 표현될 수 있다.
Figure pat00003
(일반식)
Figure pat00004
다른 실시예에서, 상기 식각 부산물(50)이 티타늄 질화물(TiN)을 포함하는 경우, 상기 방법은 상기 검사용 시료, 즉 상기 식각 부산물(50)이 형성된 상기 검사용 기판(10)을 NH2-NH2 및 물(H2O), 또는 NH2OH 및 물(H2O)을 포함하는 케미컬을 이용하여 케미컬 처리하는 것을 포함할 수 있다. 상기 NH2-NH2, NH2OH, 물(H2O)은 티타늄 질화물(TiN)에 염기(-OH)를 공여할 수 있다. 예를 들어, 1몰의 티타늄 질화물 (TiN)에 3몰 이상의 염기(-OH)가 제공되어 티타늄 산화물(TiO)이 생성될 수 있다. 예를 들어, 상기 케미컬은 약 45 ~ 54 Vol%의 유기 솔벤트, 약 45 ~ 54 Vol%의 NH2-NH2 또는 NH2OH, 및 약 0 내지 1 Vol%의 물(H2O)을 포함할 수 있다. 상기 유기 솔벤트는 암모니아, 에탄올, 프로판올, 헥산, 디에틸에터, 이소프로필 알코올, 테트라하이드로퓨란, 또는 아세톤 중 하나를 포함할 수 있다. 상기 케미컬 처리는 다음 반응식으로 표현될 수 있다.
Figure pat00005
(일반식)
Figure pat00006
상기 티타늄 산화물(TiO3)은 상기 유기 솔벤트에 용해될 수 있다.
상기 케미컬 처리는 습식 산화 공정을 포함할 수 있다. 따라서, 상기 화학적 반응물(51)은 상기 식각 부산물(50)이 습식 산화된 물질들을 포함할 수 있다. 상기 화학적 반응물(51)은 상기 식각 부산물(50)보다 큰 체적을 가질 수 있다. 즉, 상기 식각 부산물(50)의 체적은 상기 케미컬 처리를 통하여 증가할 수 있다.
상기 방법은 TEM (Transmission Electron Microscope) 같은 전자 현미경을 이용하여 상기 화학적 반응물(51)을 검사 및 분석하는 것을 포함할 수 있다. (S60) 상기 식각 부산물(50)은 TEM을 이용하여 시각적으로 구분이 어려우므로, TEM EDX (Energy Dispersive X-ray spectroscopy) 같은 복잡한 분석 방법을 이용하여 통하여 분석되어야 한다. 그러나, 본 발명의 기술적 사상에 의한 상기 화학적 반응물(51)은 TEM을 이용하여 시각적으로 확인, 검사될 수 있다. 상기 화학적 반응물(51)의 정성적 및 정량적 검사 결과에 따라 반도체 제조 공정이 평가될 수 있고, 및 공정 조건들이 수정, 보정될 수 있다. 구체적으로, 상기 화학적 반응물(51)의 검사 결과를 참조하여 상기 하드 마스크(40)의 종류 및 두께, 상기 식각 공정의 공정 수행 시간, 가스 유량, 이온 밀도, 플라즈마 소스 파워, 바이어스 파워, 및 스퍼터링 압력 같은 다양한 공정 조건들이 수정, 보정될 수 있다.
도 1 및 2e를 참조하면, 상기 방법은 도 2c를 더 참조하여, 산화 공정을 수행하여 상기 식각 부산물(50)을 산화시키는 것을 포함할 수 있다. (S70) 예를 들어, 상기 식각 부산물(50)은 챔버 내에서 산소(O2) 가스에 의하여 건식 산화될 수 있다. 상기 산화 공정의 공정 조건들은 상기 화학적 반응물(51)의 검사 결과를 참조하여 설정, 수정, 또는 보정될 수 있다.
도 1 및 2f를 참조하면, 상기 방법은 상기 자기 터널 접합(30), 상기 하드 마스크(40), 및 상기 하부 층간 절연 층(20)의 표면들 상에 컨포멀하게 라이너 층(60)을 형성하고, 및 상기 라이너 층(60) 상에 상부 층간 절연 층(70)을 형성하는 것을 포함할 수 있다. (S80) 예를 들어, 상기 라이너 층(60)은 상기 자기 터널 접합(30) 및 상기 하드 마스크(40)의 측면들 상의 산화된 식각 부산물(52) 상에 컨포멀하게 형성될 수 있다. 상기 라이너 층(60)은 알루미늄 산화물(Al2O3), 실리콘 질화물(SiN), 실리콘 산화질화물(SiON), 또는 실리콘 탄화 질화물(SiCN) 중 어느 하나를 포함할 수 있다. 상기 상부 층간 절연 층(70)은 실리콘 산화물을 포함할 수 있다.
도 1 및 2g를 참조하면, 상기 방법은 상기 상부 층간 절연 층(70) 및 상기 라이너 층(60)를 관통하여 상기 하드 마스크(40)를 노출하는 홀을 형성하고, 상기 홀 내에 상부 전극(80)을 형성하는 것을 포함할 수 있다. (S90) 상기 상부 전극(80)은 상기 홀의 내벽들 및 상기 노출된 하드 마스크(40) 상에 형성된 전극 배리어 층(81) 및 상기 전극 배리어 층(81) 상에 형성된 전극 플러그(82)를 포함할 수 있다. 상기 전극 배리어 층(81)은 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 포함할 수 있다. 상기 전극 플러그(82)는 텅스텐(W) 같은 금속을 포함할 수 있다. 상기 방법은 상기 상부 전극(80) 및 상기 상부 층간 절연 층(70)의 상면을 공면화하기 위하여 CMP (chemical mechanical polishing) 같은 평탄화 공정을 수행하는 것을 포함할 수 있다.
도 1 및 2h를 참조하면, 상기 방법은 상기 상부 전극(80) 및 상기 상부 층간 절연 층(70)의 상면 상에 비트 라인(90)을 형성하는 것을 포함할 수 있다. (S100) 상기 비트 라인(90)은 비트 라인 배리어 층(91) 및 비트 라인 배선(92)을 포함할 수 있다. 상기 비트 라인 배리어 층(91)은 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 포함할 수 있다. 상기 비트 라인 배선(92)은 텅스텐(W) 같은 금속을 포함할 수 있다. 이후, 상기 방법은 상기 비트 라인(90) 상에 절연성 물질을 형성하는 것을 포함하는 다음 공정을 진행하는 것을 포함할 수 있다. (S110)
도 3은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 설명하는 플로우 차트이고, 도 4a 내지 4c는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 제조하는 방법을 개략적으로 설명하기 위한 반도체 소자의 종단면도들이다.
본 발명의 일 실시예에 의한 반도체 소자를 제조하는 방법은 먼저, 도 3 및 도 2a 내지 2d 또는 2e를 참조하여 설명된 공정들을 수행하여 기판(10) 상에 하부 층간 절연 층(20) 및 하부 전극(25)을 형성하고 (S10), 상기 하부 층간 절연 층(20) 및 상기 하부 전극(25) 상에 자기 터널 층들(30a) 및 하드 마스크(40)를 형성하고 (S20), 식각 공정을 수행하여 자기 터널 접합(30)을 형성하되 상기 자기 터널 접합(30) 및 상기 하드 마스크(40)의 측면들 상에 식각 부산물(50)이 형성되고 (S30), 검사용 시료를 제조하고 (S40), 상기 검사용 시료를 케미컬 처리하여 상기 식각 부산물(50)을 화학적 반응물(51)로 변환하고 (S50), 상기 화학적 반응물(51)을 TEM 같은 전자 현미경을 이용하여 검사 및 분석하고 (S60), 및 상기 식각 부산물(50)을 산화시키는 것(S70)을 포함할 수 있다. 확장된 다른 실시예에서, 상기 식각 부산물(50)을 산화시키는 것(S70)은 생략될 수도 있다.
도 3 및 4a를 참조하면, 상기 방법은 트리밍 공정을 수행하여 상기 산화된 식각 부산물(52)을 제거하는 것을 포함할 수 있다. (S75) 확장된 다른 실시예에서, 상기 방법은 트리밍 공정을 수행하여 상기 식각 부산물(50)을 제거하는 것을 포함할 수 있다. 상기 트리밍 공정은 플로린(F), 클로린(Cl), 또는 브롬(Br) 같은 할로겐족 원소를 포함하는 가스를 이용하여 화학적으로 상기 산화된 식각 부산물(52) 또는 식각 부산물(50)을 부분적 또는 완전히 제거하는 것을 포함하 수 있다. 본 실시예에서, 본 발명의 기술적 사상을 이해하기 쉽도록 상기 산화된 식각 부산물(52) 또는 식각 부산물(50)이 완전히 제거된 것으로 가정, 설명된다. 상기 방법은 상기 잔여 산화된 식각 부산물(52) 또는 상기 잔여 식각 부산물(50), 또는 상기 자기 터널 접합(30)을 유기 솔벤트 등을 이용하여 세정하는 것을 더 포함할 수 있다. 상기 유기 솔벤트는 암모니아, 에탄올, 프로판올, 헥산, 디에틸에터, 이소프로필 알코올, 테트라하이드로퓨란, 또는 아세톤 중 하나를 포함할 수 있다.
도 3 및 4b를 참조하면, 상기 방법은 상기 자기 터널 접합(30), 상기 하드 마스크(40), 및 상기 하부 층간 절연 층(20)의 표면들 상에 컨포멀하게 라이너 층(60)을 형성하고, 및 상기 라이너 층(60) 상에 상부 층간 절연 층(70)을 형성하는 것을 포함할 수 있다.
도 3 및 4c를 참조하면, 상기 방법은 상부 전극(80) 및 비트 라인(90)을 형성하는 것을 포함할 수 있다. 설명되지 않은 구성 요소들은 도 2a 내지 2h를 참조하면 이해될 수 있을 것이다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 20: 하부 층간 절연 층
25: 하부 전극 30: 자기 터널 접합
30a: 자기 터널 층들 31: 씨드 층
32: 하부 고정 자성 층 33: 비자성 층
34: 상부 고정 자성 층 35: 하부 터널링 배리어 층
36: 자유 층 37: 상부 터널링 배리어 층
38: 캡핑 층 40: 하드 마스크
50: 식각 부산물 51: 화학적 반응물
52: 산화된 식각 부산물 60: 라이너 층
70: 상부 층간 절연 층 80: 상부 전극
81: 전극 배리어 층 82: 전극 플러그
90: 비트 라인 91: 비트 라인 배리어 층
92: 비트 라인 배선

Claims (10)

  1. 자기 터널 층들을 형성하고,
    상기 자기 터널 층들 상에 하드 마스크를 형성하고,
    상기 자기 터널 층들을 식각하여 자기 터널 접합을 형성하되, 상기 자기 터널 접합의 측벽들 상에 식각 부산물이 형성되고,
    상기 식각 부산물을 케미컬 처리하여 화학적 반응물로 변환하고, 및
    상기 화학적 반응물을 검사하는 것을 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 자기 터널 접합은 씨드 층, 하부 고정 자성층, 비자성 층, 상부 고정 자성층, 하부 터널링 배리어 층, 자유 층, 상부 터널링 배리어 층, 및 캡핑 층을 포함하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 하드 마스크는 텅스텐 (W) 또는 티타늄 질화물 (TiN) 중 하나를 포함하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 식각 부산 물은 텅스텐 (W) 또는 티타늄(Ti) 중 하나를 주로 포함하고, 및
    상기 화학적 반응물은 텅스텐 산화물 (WOx) 또는 티타늄 산화물(TiO3) 중 하나를 주로 포함하는 반도체 소자 제조 방법.
  5. 제1항에 있어서,
    상기 케미컬 처리는 유기 솔벤트, 아민, 및 물이 혼합된 케미컬을 이용하는 것을 포함하는 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 유기 솔벤트는 암모니아, 에탄올, 프로판올, 헥산, 디에틸에터, 이소프로필 알코올, 테트라하이드로퓨란, 또는 아세톤 중 하나를 포함하는 반도체 소자 제조 방법.
  7. 제5항에 있어서,
    상기 아민은 NH2-NH2 또는 NH2OH 중 하나를 포함하는 반도체 소자 제조 방법.
  8. 제5항에 있어서,
    상기 케미컬은 45 ~ 54Vol%의 상기 유기 솔벤트, 45 ~ 54Vol%의 상기 아민, 및 1% 이하의 상기 물을 포함하는 반도체 소자 제조 방법.
  9. 제1항에 있어서,
    상기 화학적 반응물을 검사하는 것은 TEM을 이용하여 시각적으로 검사하는 것을 포함하는 반도체 소자 제조 방법.
  10. 하부 층간 절연 층 상에 타겟 물질 층을 형성하고,
    상기 타겟 물질 층 상에 텅스텐(W) 또는 티타늄 질화물(TiN) 중 하나를 포함하는 하드 마스크를 형성하고,
    상기 타겟 물질 층을 식각하여 패턴을 형성하되, 상기 패턴의 측벽들 상에는 텅스텐(W) 또는 티타늄(Ti)을 주로 포함하는 식각 부산물이 형성되고,
    상기 식각 부산물을 습식 산화시켜 텅스텐 산화물(WOx) 또는 티타늄 산화물(TiO3)로 변환하고,
    상기 텅스텐 산화물(WOx) 또는 상기 티타늄 산화물(TiO3)을 전자 현미경을 이용하여 검사하고, 및
    상기 식각 부산물을 건식 산화시키는 것을 포함하는 반도체 소자 제조 방법.
KR1020150140974A 2015-10-07 2015-10-07 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법 KR102323252B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150140974A KR102323252B1 (ko) 2015-10-07 2015-10-07 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법
US15/175,463 US9660186B2 (en) 2015-10-07 2016-06-07 Method of inspecting by-products and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150140974A KR102323252B1 (ko) 2015-10-07 2015-10-07 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20170041489A true KR20170041489A (ko) 2017-04-17
KR102323252B1 KR102323252B1 (ko) 2021-11-08

Family

ID=58499960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150140974A KR102323252B1 (ko) 2015-10-07 2015-10-07 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US9660186B2 (ko)
KR (1) KR102323252B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210038821A (ko) * 2019-09-30 2021-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Mram을 위한 스페이서 방식 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361364B2 (en) * 2017-06-14 2019-07-23 International Business Machines Corporation Co-fabrication of magnetic device structures with electrical interconnects having reduced resistance through increased conductor grain size
US10636963B2 (en) * 2017-11-15 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junctions
US10714680B2 (en) 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
KR20200106681A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN111864058B (zh) * 2020-07-29 2023-04-18 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120017317A (ko) * 2010-08-18 2012-02-28 삼성엘이디 주식회사 전기화학적 반응을 이용한 반도체 식각면 상의 식각 부산물 검출 장치 및 검출 방법
KR20150066858A (ko) * 2013-12-09 2015-06-17 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR20150074487A (ko) * 2013-12-24 2015-07-02 삼성전자주식회사 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763732B1 (ko) 2000-09-16 2007-10-04 삼성토탈 주식회사 주사전자현미경 관찰을 위한 폴리올레핀계 다층 필름의처리 방법
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
KR20030078136A (ko) 2002-03-28 2003-10-08 주식회사 하이닉스반도체 마그네틱 램의 제조방법
KR20030088572A (ko) 2002-05-13 2003-11-20 주식회사 하이닉스반도체 마그네틱 램의 제조방법
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
KR100546116B1 (ko) 2002-12-30 2006-01-24 주식회사 하이닉스반도체 마그네틱 램의 형성방법
KR100801731B1 (ko) 2005-12-27 2008-02-11 주식회사 하이닉스반도체 포토 마스크의 부산물 검출방법
EP2001864A1 (en) 2006-03-16 2008-12-17 Novartis Pharma AG Heterocyclic organic compounds for the treatment of in particular melanoma
KR100939111B1 (ko) * 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
KR20100053856A (ko) 2008-11-13 2010-05-24 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
DE102010040069A1 (de) 2010-08-31 2012-03-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren und System zum Extrahieren von Proben nach der Strukturierung von Mikrostrukturbauelementen
KR20130034260A (ko) 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR20130099450A (ko) 2012-02-29 2013-09-06 성균관대학교산학협력단 엠램 식각 방법
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102102783B1 (ko) * 2014-01-06 2020-04-22 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR20150102323A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US9425093B2 (en) * 2014-12-05 2016-08-23 Tokyo Electron Limited Copper wiring forming method, film forming system, and storage medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120017317A (ko) * 2010-08-18 2012-02-28 삼성엘이디 주식회사 전기화학적 반응을 이용한 반도체 식각면 상의 식각 부산물 검출 장치 및 검출 방법
KR20150066858A (ko) * 2013-12-09 2015-06-17 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR20150074487A (ko) * 2013-12-24 2015-07-02 삼성전자주식회사 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210038821A (ko) * 2019-09-30 2021-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Mram을 위한 스페이서 방식 및 방법

Also Published As

Publication number Publication date
US20170104152A1 (en) 2017-04-13
KR102323252B1 (ko) 2021-11-08
US9660186B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
KR102323252B1 (ko) 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법
US11502245B2 (en) Magnetoresistive random access memory cell and fabricating the same
TWI722042B (zh) 磁阻隨機存取記憶體及其製造方法
KR102409755B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
CN105304487B (zh) 垂直全环栅器件系统及其制造方法
US9306156B2 (en) Methods of manufacturing a magnetoresistive random access memory device
US9306158B2 (en) MRAM device and fabrication method thereof
TW201737346A (zh) 半導體裝置與其形成方法
US20240016064A1 (en) Magnetic tunnel junction devices
CN110970553A (zh) 集成电路和形成集成电路的方法
US11411174B2 (en) Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US11081447B2 (en) Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US20210343603A1 (en) Atom probe tomography specimen preparation
US20200343299A1 (en) Semiconductor structure and manufacturing method for the same
CN106206434A (zh) 半导体结构及其制造工艺
US10516102B1 (en) Multiple spacer assisted physical etching of sub 60nm MRAM devices
US20200090944A1 (en) Semiconductor devices
US20240090336A1 (en) Method of fabricating magneto-resistive random access memory (mram)
US20220336732A1 (en) Method of fabricating magneto-resistive random access memory (mram)
JP2007158361A (ja) 磁気トンネル接合素子の製法
US20200098981A1 (en) Methods to form top contact to a magnetic tunnel junction
US20200027966A1 (en) Semiconductor device and manufacture thereof
US20130149795A1 (en) Etching method and method of manufacturing semiconductor device
US11978669B2 (en) Semiconductor structure with a laminated layer
US10867808B1 (en) Manufacturing method of connection structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant